KR20130112213A - 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법 - Google Patents

디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법 Download PDF

Info

Publication number
KR20130112213A
KR20130112213A KR1020120034432A KR20120034432A KR20130112213A KR 20130112213 A KR20130112213 A KR 20130112213A KR 1020120034432 A KR1020120034432 A KR 1020120034432A KR 20120034432 A KR20120034432 A KR 20120034432A KR 20130112213 A KR20130112213 A KR 20130112213A
Authority
KR
South Korea
Prior art keywords
image data
source
output
drivers
carry information
Prior art date
Application number
KR1020120034432A
Other languages
English (en)
Inventor
이우녕
박현상
류성영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120034432A priority Critical patent/KR20130112213A/ko
Priority to US13/836,409 priority patent/US20130257847A1/en
Publication of KR20130112213A publication Critical patent/KR20130112213A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 디스플레이 장치는, 복수의 소스 드라이버들 중 적어도 하나는 상기 영상 데이터 신호들의 출력과 연관된 캐리 정보를 발생하고, 상기 복수의 소스 드라이버들 중 적어도 다른 하나는 상기 캐리 정보에 응답하여 상기 영상 데이터 신호들을 출력한다.

Description

디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법{DISPLAY DEVICE AND IMAGE DATA SIGNAGL OUTPUTTING METHOD THEREOF}
본 발명은 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법에 관한 것이다.
디스플레이 장치는 소형화, 저전력 소모의 장점들을 가지며, 노트북 컴퓨터 및 LCD TV 등에 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(TFT: thin film transistor)를 이용하는 액티브 매트릭스 타입(active matrix type)의 액정 표시 장치는 동영상을 표시하기에 적합하다.
액정 디스플레이 장치는 액정 패널, 복수의 데이터 라인들(data lines)을 구동하는 구동 전압을 발생하는 복수의 소스 드라이버들, 및 복수의 게이트 라인들(gate lines)을 구동하는 복수의 게이트 드라이버들로 구성된다.
본 발명은 전자자 방해를 줄이는 디스플레이 장치 및 그것의 영상 데이터 신호의 출력 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 디스플레이 장치는, 소스 라인들과 게이트 라인들이 교차하는 지점들에 배치된 픽셀들을 갖는 디스플레이 패널; 소스 제어 신호들과 데이터 패킷을 입력받고 상기 소스 라인들에 영상 데이터 신호들을 분산적으로 출력하는 복수의 소스 드라이버들; 게이트 제어 신호들을 입력받고, 상기 소스 라인들을 대응하는 픽셀들에 전기적으로 연결하기 위하여 게이트 라인들을 구동시키는 복수의 게이트 드라이버들; 및 상기 데이터 패킷, 상기 소스 제어 신호들, 및 상기 게이트 제어 신호들을 출력하는 타이밍 제어기를 포함하고, 상기 복수의 소스 드라이버들 중 적어도 하나는 상기 영상 데이터 신호들의 출력과 연관된 캐리 정보를 발생하고, 상기 복수의 소스 드라이버들 중 적어도 다른 하나는 상기 캐리 정보에 응답하여 상기 영상 데이터 신호들을 출력한다.
실시 예에 있어서, 상기 픽셀들 각각은, 상기 게이트 라인들 중 어느 하나에 응답하여 상기 소스 라인들 중 어느 하나와 픽셀 노드 사이를 연결하는 박막 트랜지스터; 상기 픽셀 노드와 공통 전극 사이에 연결되고 전압 차이에 따라 빛의 투과율을 조절하는 액정층을 갖는 액정 커패시터; 및 상기 픽셀 노드와 상기 공통 전극 사이에 연결되는 유지 커패시터를 포함한다.
실시 예에 있어서, 상기 타이밍 제어기는 상기 게이트 라인들을 순차적으로 구동화시킨다.
실시 예에 있어서, 상기 복수의 소스 드라이버들 각각은, 영상 데이터 신호들을 순차적으로 출력한다.
실시 예에 있어서, 상기 적어도 하나의 소스 드라이버는 마지막 영상 데이터 신호가 출력될 때 상기 캐리 정보를 발생한다.
실시 예에 있어서, 상기 복수의 소스 드라이버들 각각은, 어느 하나의 클록에 응답하여 상기 영상 데이터 신호들을 순차적으로 출력하고, 다음 클록에 응답하여 상기 영상 데이터 신호들을 순차적으로 차단한다.
실시 예에 있어서, 상기 적어도 하나의 소스 드라이버는 상기 캐리 정보를 발생하여 상기 적어도 다른 하나의 소스 드라이버로 전달하는 캐리 정보 전달 장치를 포함한다.
실시 예에 있어서, 상기 데이터 패킷은 웨이트 값을 포함하고, 상기 복수의 소스 드라이버들 각각은 동일한 웨이트 값을 갖는 데이터 패킷을 입력받고, 상기 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들을 출력한다.
실시 예에 있어서, 상기 데이터 패킷은 웨이트 값을 포함하고, 상기 복수의 소스 드라이버들 각각은 서로 다른 웨이트 값을 갖는 데이터 패킷을 입력받고, 상기 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들을 출력한다.
실시 예에 있어서, 상기 타이밍 제어기는 상기 소스 제어 신호들 및 상기 데이터 패킷을 전송하기 위하여 상기 복수의 소스 드라이버들 각각에 연결된다.
실시 예에 있어서, 상기 복수의 소스 드라이버들 각각은 상기 소스 드라이버들의 출력 순서를 지시하는 데이터를 입력받는 신호 정보 핀을 더 포함한다.
실시 예에 있어서, 상기 복수의 게이트 드라이버들은 상기 디스플레이 패널의 한쪽에 배치된다.
실시 예에 있어서, 상기 복수의 게이트 드라이버들은 상기 디스플레이 패널의 어느 한쪽과 상기 한쪽에 대향하는 다른 쪽에 배치된다.
본 발명의 실시 예에 따른 디스플레이 장치의 영상 데이터 신호 출력 방법은: 제 1 소스 드라이버에서 제 1 픽셀들로 영상 데이터 신호들을 분산적으로 출력하는 단계; 상기 제 1 소스 드라이버에서 영상 데이터 신호들의 모든 출력이 개시될 때, 캐리 정보를 발생하는 단계; 및 제 2 소스 드라이버에서 상기 캐리 정보에 응답하여 제 2 픽셀들로 영상 데이터 신호들을 분산적으로 출력하는 단계를 포함한다.
실시 예에 있어서, 상기 캐리 정보를 발생하는 단계는, 상기 제 1 소스 드라이버의 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 상기 캐리 정보를 발생하는 단계를 더 포함한다.
상술한 바와 같이 본 발명에 따른 디스플레이 장치 및 그것의 영상 데이터 신호의 출력 방법은, 이웃한 소스 드라이버의 캐리 정보를 근거로 하여 영상 데이터 신호들을 분산적으로 출력함으로써, 피크 전류를 줄이고 전자파 방해를 줄일 수 있다.
도 1은 본 발명에 따른 디스플레이 장치에 대한 제 1 실시 예를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 소스 드라이버를 예시적으로 보여주는 블록도이다.
도 3은 도 1에 도시된 캐리 정보 전달 장치를 예시적으로 보여주는 도면이다.
도 4는 도 1에 도시된 디스플레이 장치로부터 출력되는 영상 데이터 신호의 타이밍을 예시적으로 보여주는 도면이다.
도 5는 본 발명에 따른 타이밍 제어기로부터 출력되는 데이터 패킷에 대한 제 1 실시 예를 보여주는 도면이다.
도 6은 본 발명에 따른 타이밍 제어기로부터 출력되는 데이터 패킷에 대한 제 2 실시 예를 보여주는 도면이다.
도 7은 도 1에 도시된 디스플레이 장치에서 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다.
도 8은 본 발명에 따른 디스플레이 장치의 제 2 실시 예 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다.
도 9는 본 발명에 따른 싱글 뱅크 게이트를 갖는 디스플레이 장치 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다.
도 10a ~ 10e 는 본 발명에 따른 더블 뱅크 게이트를 갖는 디스플레이 장치 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면들이다.
도 11은 데이터 라인을 공유하는 디스플레이 장치를 예시적으로 보여주는 도면이다.
도 12는 본 발명의 도 다른 실시 예에 따른 디스플레이 장치를 예시적으로 보여주는 도면이다.
도 13은 본 발명에 따른 디스플레이 장치의 데이터 출력 방법을 예시적으로 보여주는 흐름도이다.
도 14는 본 발명에 따른 디스플레이 장치를 갖는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 본 발명에 따른 디스플레이 장치에 대한 제 1 실시 예를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 디스플레이 장치(100)는 디스플레이 패널(110), 복수의 소스 드라이버들(SD1~SD4;121~124), 복수의 게이트 드라이버들(GD1~GD4; 131~134), 및 타이밍 제어기(140)를 포함한다.
디스플레이 패널(110)은 게이트 라인들(GL)과 소스 라인들(SL)이 교차하는 지점에 형성된 복수의 픽셀들을 포함한다. 디스플레이 패널은, 액정 디스플레이 패널(liquid crystal display panel; LCD), 전기 영동 디스플레이 패널(electrophoretic display panel), 일렉트로웨팅 디스플레이 패널(electrowetting display panel), 플라즈마 디스플레이 패널(plasma display panel; PDP), 유기 발광 다이오드(ogarnic light-emitting diodes; OLED) 등의 다양한 디스플레이 패널일 수 있다. 아래에서는 설명의 편의를 위하여 디스플레이 패널(110)이 액정 디스플레이 패널이라고 가정하겠다.
복수의 픽셀들은 디스플레이 패널(110)의 영상 디스플레이 영역 내에 매트릭스 형태로 배열되어 있다. 픽셀들 각각은 박막 트랜지스터(T), 유지 커패시터(Cst) 및 액정 커패시터(Clc)를 포함한다. 픽셀들 각각은 적색(Red), 녹색(Green),혹은 청색(Blue)을 디스플레이한다.
박막 트랜지스터(T)는 소스 라인(SL)과 픽셀 노드 사이에 연결된다. 박막 트랜지스터(T)는 게이트 라인(GL)에 제공된 게이트 전압에 따라 구동하고, 소스 라인(SL)의 영상 데이터 신호를 액정 커패시터(Clc)에 제공한다. 실시 예에 있어서, 박막 트랜지스터(T)는 저온 폴리 실리콘 공정을 통해 제작될 수 있다.
액정 커패시터(Clc)는 픽셀 노드와 공통 전극 사이에 연결되고, 전압 차이에 따라 빛의 투과율을 조절하는 액정층을 포함한다. 여기서 공통 전극은 공통 전압(Vcom)을 제공받는다. 실시 예에 있어서, 공통 전압(Vcom)은 액정 표시 장치의 반전 구동 방식에 따라 프레임 단위, 라인 단위, 도트 단위로 두 가지 레벨을 교대로 가질 수 있다.
유지 커패시터(Cst)는 픽셀 노드와 공통 전극 사이에 연결된다.
도시되지 않았지만, 디스플레이 패널(110)은 투광성의 상부 및 하부 기판을 포함할 수 있다. 즉, 디스플레이 패널(110)의 하부 기판에는 박막 트랜지스터(T), 게이트 라인(GL), 소스 라인(SL) 및 액정 커패시터용 픽셀 전극들이 배치될 수 있다. 상부 기판에는 차광 패턴(예를 들어, 블랙 매트릭스), 컬러 필터 및 액정 커패시터(Clc)용 공통 전극(Vcom)이 배치될 수 있다. 여기서 차광 패턴은 디스플레이 패널(110)의 일부를 제외한 모든 영역에 형성되고, 상부 기판과 하부 기판 사이에는 액정층이 존재할 수 있다.
소스 드라이버들(121~124) 각각은 소스 제어 신호들에 응답하여 영상 데이터에 대응하는 영상 데이터 신호들(다른 말로, 계조 전압들(gray scale voltages))을 소스 라인들(SL)을 통하여 디스플레이 패널(110)로 분산적으로 출력한다. 소스 드라이버들 각각(121~124)은 영상 데이터 신호들을 출력하기 위한 복수의 증폭기들(도시되지 않음)을 포함한다. 도 1에 도시된 소스 드라이버들(121~124)의 개수는 4개이지만, 본 발명의 소스 드라이버들의 개수는 여기에 제한되지 않을 것이다.
소스 드라이버들(121~124) 각각은 타이밍 제어기(140)로부터 영상 데이터를 갖는 데이터 패킷 및 소스 제어 신호(예를 들어, 수직 동기 신호)를 입력받을 수 있다.
소스 드라이버들(121~124) 중 적어도 하나는 다른 소스 드라이버에 캐리 정보를 전달하기 위한 캐리 정보 전달 장치(CTD)를 포함한다. 여기서 캐리 정보는 영상 데이터 신호들의 출력에 연관된 카운트 정보일 수 있다. 예를 들어, 카운트 정보에 대응하는 카운트 동작을 수행한 후에 영상 데이터 신호들이 출력되고, 캐리 정보는 영상 데이터 신호들의 출력들이 개시되었다는 정보일 수 있다.
소스 드라이버들(121~124) 중 적어도 하나는 이웃한 소스 드라이버에서 전달된 캐리 정보에 근거로 하여 영상 데이터 신호를 출력할 수 있다.
게이트 드라이버들(131~134) 각각은 게이트 제어 신호들에 응답하여 소스 라인들(SL)의 영상 데이터 신호들을 디스플레이 패널(110)에 순차적으로 출력하도록 게이트 라인들(GL)을 구동시킨다. 도 1에 도시된 게이트 드라이버들(131~134)의 개수는 4개이지만, 본 발명의 소스 드라이버들의 개수는 여기에 제한되지 않을 것이다. 게이트 드라이버들(131~134) 각각은 타이밍 제어기(140)로부터 게이트 제어 신호(예를 들어, 수평 동기 신호)를 입력받을 수 있다.
타이밍 제어기(140)는 외부로부터 입력된 프레임에 대한 타이밍 신호들(예를 들어, 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 클록) 및 영상 데이터를 입력받고, 소스 드라이버들(121~124)을 제어하기 위하여 소스 제어 신호들 및 영상 데이터를 갖는 데이터 패킷을 출력하고, 게이트 드라이버들(131~134)를 제어하기 위하여 게이트 제어 신호들을 출력한다.
도시되지 않았지만, 디스플레이 장치(100)는 디스플레이 패널(110)에 광을 조사하는 백라이트 유닛을 더 포함할 수 있다. 백라이트 유닛은, 예를 들어, CCFL(cold cathode fluorescent light) 혹을 발광 다이오드(LED)와 같은 광원을 포함할 수 있다.
일반적으로 디스플레이 장치는 소스 드라이버들의 출력 시점들이 동일함으로써 피크 전류가 흐르고, 그 결과로서 전자파 장애(electromagnetic interface; EMI)가 크다. 반면에, 본 발명의 디스플레이 장치(100)는 이웃한 소스 드라이버의 캐리 정보를 근거로 영상 데이터 신호들을 출력하는 소스 드라이버들(121~124)을 구비함으로써, 소스 드라이버들의 출력 시점들을 다르게 할 수 있다. 이에 본 발명의 디스플레이 장치(100)는 데이터 출력시 피크 전류를 줄어들고, 전자파 장애를 줄일 수 있다.
도 2는 도 1에 도시된 소스 드라이버(121)를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 소스 드라이버(121)는 직렬병렬 변환기(SPC; 121_1), 쉬프트 레지스터부(121_2), 데이터 래치부(121_3), 디지털 아날로그 변환기(DAT; 121_4) 및 출력 버퍼부(121_5)를 포함한다.
직렬병렬 변환기(121_1)는 적어도 하나의 클록과 영상 데이터를 직렬화된 저전압 차동 신호(low voltage differential signaling) 방식으로 입력받아 병렬 영상 데이터로 변환한다.
쉬프트 레지스터부(121_2)는 직렬병렬 변환기(121_1)로부터 클록을 입력받아 순차적으로 쉬프팅한다. 여기서 클록은 쉬프트 레지스터부(121_2)의 출력을 동기화시키는데 이용될 수 있다.
데이터 래치부(121_3)는 복수의 래치 회로들(도시되지 않음)을 포함한다. 래치 회로들 각각은 쉬프트 레지스터부(121_2)로부터 출력된 클록들과 및 직렬병렬 변환기(121_1)로부터 출력된 병렬화된 RGB 데이터를 입력받는다. 즉, 데이터 래치부(121_2)는 쉬프팅된 클록들을 근거로 하여 래치 회로들의 한 끝에서 다른 한 끝까지 순차적으로 병렬화된 RGB 데이터를 저장한다.
디지털 아날로그 변환기(121_4)는 데이터 래치부(121_3)에 저장된 병렬화된 RGB 데이터(하나의 게이트 라인에 대응하는 데이터)를 감마 기준 전압(VG1~VGk, k는 자연수)을 이용하여 아날로그 데이터(다른 말로, 계조 전압들(gray scale voltages))로 변환한다. 디지털 아날로그 변환기(121_4)는 변환된 아날로그 데이터에 대응하는 정전압 및 부전압을 극성 신호(POL)에 응답하여 교번하여 출력한다. 여기서 정전압은 기준 전압보다 높고, 부전압은 기준 전압보다 낮다.
출력 버퍼부(121_5)는 복수의 출력 버퍼들(도시되지 않음)을 포함한다. 출력 버퍼들 각각은, 디지털 아날로그 변환기(121_4)에서 변환된 아날로그 데이터를 입력받아 대응하는 영상 데이터 신호를 대응하는 픽셀로 출력한다.
실시 예에 있어서, 출력 버퍼들 각각은 2 채널 드라이빙(2 channel driving) 구조일 수 있다.
도 3은 도 1에 도시된 캐리 정보 전달 장치(CTD)를 예시적으로 보여주는 도면이다. 캐리 정보 전달 장치(CTD)는 카운터(121_6) 및 비교기(CNT; 121_7)를 포함한다.
카운터(121_6)는 리셋 신호(RST)에 응답하여 리셋되고, 클록(CK)을 입력받아 카운트 동작을 수행한다. 여기서 리셋 신호(RST)는 타이밍 제어기(도 1 참조,140)로부터 데이터 패킷을 전달받을 때 발생될 수 있다.
비교기(121_7)는 카운터(121_6)의 출력 값과 기준 값을 비교하여 출력 개시 완료 신호(STC)를 발생한다. 여기서 기준 값은 타이밍 제어기(140)로부터 제공된 데이터 패킷에 포함된 웨이트 값에 대응할 수 있다.
본 발명에 따른 캐리 정보 전달 장치(CTD)는 웨이트 값에 대응하는 카운트 동작을 수행한 후에 출력 개시 완료 신호(STC)를 발생한다.
도 4는 도 1에 도시된 디스플레이 장치(100)로부터 출력되는 영상 데이터 신호의 타이밍을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 클록(CLK)에 응답하여 제 1 소스 드라이버(SD1; 221)로부터 영상 데이터 신호들(Y_SD1)이 순차적으로 출력되기 시작한 후에 제 2 소스 드라이버(SD2; 222)로부터 영상 데이터 신호들(Y_SD2)이 순차적으로 출력되고, 제 2 소스 드라이버(222)로부터 영상 데이터 신호들(Y_SD2)이 순차적으로 출력되기 시작한 후에 제 3 소스 드라이버(SD3; 223)로부터 영상 데이터 신호들(Y_SD3)이 순차적으로 출력되고, 제 3 소스 드라이버(223)로부터 영상 데이터 신호들(Y_SD3)이 순차적으로 출력되기 시작한 후에 제 4 소스 드라이버(SD4; 224)로부터 영상 데이터 신호들(Y_SD4)이 순차적으로 출력된다.
도 4에 도시된 바와 같이, 각 소스 드라이버들(221~224)에서 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)의 출력 개시 시점들은 순차적이다. 이에, 영상 데이터 출력시 발생되는 피크 전류(Ipeak)는 제 1 소스 드라이버(221)의 처음 영상 데이터 신호의 출력 개시 시점에서부터 제 4 소스 드라이버(224)의 마지막 영상 데이터 신호의 출력 개시 시점까지 일정할 것이다. 이때 피크 전류(Ipeak)는 동시에 영상 데이터 신호들이 출력되는 종래의 그것(점선 부분)과 비교하여 상대적으로 줄어든다.
또한, 도 4에 도시된 바와 같이, 각 소스 드라이버들(221~224)에서 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)의 출력 종료 시점들은 순차적이다.
제 n 번째 게이트 라인으로 제공되는 게이트 제어 신호들(GS_n)은 클록(CLK)에 응답하여 분산적으로 출력되는 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)에 대응하여 출력될 것이다. 게이트 제어 신호들(GSn)은, 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)의 순차적으로 개시되고 순차적으로 종료됨으로써, 종래의 그것과 비교하여 추가적인 충전 시간(ACT)을 확보할 수 있다. 제 n+1 번째 게이트 라인으로 제공되는 게이트 제어 신호들(GS_n+1)은, 클록(CLK)에 응답하여 제 n 번째 게이트 라인으로 제공되는 게이트 제어 신호들(GS_n)이 출력될 때 출력되지 않고, 게이트 제어 신호들(GS_n)이 출력되지 않을 때 출력된다.
제 n 번째 게이트 제어 신호들(GS_n)이 종료되는 시점부터 제 n+1번째 게이트 제어 신호들(GS_n+1)이 개시되는 시점까지의 구간(CTL)은 충전 손실 시간이다.
본 발명에 따른 디스플레이 장치(100)의 타이밍 제어 방법은 소스 드라이버들(121~124)의 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)을 순차적으로 출력함으로써, 피크 전류를 줄일 뿐 아니라 액정의 충분한 충전 시간을 확보할 수 있다.
도 5는 도 1에 도시된 타이밍 제어기(140)로부터 출력되는 데이터 패킷에 대한 제 1 실시 예를 보여주는 도면이다. 도 5를 참조하면, 타이밍 제어기(140)는 각 소스 드라이버들(121~124)로 순차적으로 데이터 패킷을 전송한다. 각각의 데이터 패킷은 동일한 웨이트 값(WT) 및 동일한 수평 블랭크 기간(HBP)을 포함한다. 즉, 소스 드라이버들(121~124) 각각은, 영상 데이터를 갖는 데이터 패킷을 입력받고, 웨이트 값(WT)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)를 출력하도록 구현될 것이다.
예를 들어, 제 1 소스 드라이버(121)는 n 번째 게이트 라인에 출력될 데이터 패킷을 입력받고, 웨이트 값(WT)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD1)를 출력하고, 웨이트 카운팅 완료 정보를 제 2 소스 드라이버(122)로 전송한다. 제 2 소스 드라이버(122)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 1 소스 드라이버(121)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 웨이트 값(WT)에 대응하는 카운팅 동작을 수행 뒤에 영상 데이터 신호(Y_SD2)를 출력하고, 웨이트 카운팅 완료 정보를 제 3 소스 드라이버(123)로 전송한다.
제 3 소스 드라이버(123)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 2 소스 드라이버(122)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 웨이트 값(WT)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD3)를 출력하고, 웨이트 카운팅 완료 정보를 제 4 소스 드라이버(124)로 전송한다. 제 4 소스 드라이버(124)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 3 소스 드라이버(123)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 웨이트 값(WT)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD4)를 출력한다.
본 발명에 따른 소스 드라이버들(121~124) 각각은 이웃한 소스 드라이버로부터 입력된 카운팅 완료 정보를 입력받은 시점부터 동일한 웨이트 값(WT)에 대응하는 카운트 동작을 수행한 뒤에 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)을 출력한다.
도 6은 도 1에 도시된 타이밍 제어기(140)로부터 출력되는 데이터 패킷에 대한 제 2 실시 예를 보여주는 도면이다. 도 6를 참조하면, 타이밍 제어기(140)는 각 소스 드라이버들(121~124)로 동시에 데이터 패킷을 전송한다. 각각의 데이터 패킷은 서로 다른 웨이트 값(WT1~WT4) 및 서로 다른 수평 블랭크 기간(HBP1~HBP4)을 포함한다. 즉, 소스 드라이버들(121~124) 각각은, 영상 데이터를 갖는 데이터 패킷을 입력받고, 대응하는 웨이트 값(WT1~WT4 중 어느 하나)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들(Y_SD1, Y_SD2, Y_SD3, Y_SD4)를 출력하도록 구현될 것이다.
예를 들어, 제 1 소스 드라이버(121)는 n 번째 게이트 라인에 출력될 데이터 패킷을 입력받고, 제 1 웨이트 값(WT1)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD1)를 출력하고, 웨이트 카운팅 완료 정보를 제 2 소스 드라이버(122)로 전송한다. 제 2 소스 드라이버(122)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 1 소스 드라이버(121)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 제 2 웨이트 값(WT2)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD2)를 출력하고, 웨이트 카운팅 완료 정보를 제 3 소스 드라이버(123)로 전송한다.
제 3 소스 드라이버(123)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 2 소스 드라이버(122)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 제 3 웨이트 값(WT3)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD3)를 출력하고, 웨이트 카운팅 완료 정보를 제 4 소스 드라이버(124)로 전송한다. 제 4 소스 드라이버(124)는 n 번째 게이트 라인에 출력될 데이터 패킷 및 제 3 소스 드라이버(123)로부터 웨이트 카운팅 완료 정보를 입력받아, 웨이트 카운팅 완료 정보를 입력받은 시점부터 제 4 웨이트 값(WT4)에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호(Y_SD4)를 출력한다.
본 발명에 따라 영상 데이터 신호를 순차적으로 출력하기 위하여 소스 드라이버들(121~124) 각각은 이웃한 소스 드라이버로부터 입력된 카운팅 완료 정보를 입력받은 시점부터 서로 다른 웨이트 값에 대응하는 카운트 동작을 수행한다.
도 7은 도 1에 도시된 디스플레이 장치(100)에서 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다. 도 7를 참조하면, 영상 데이터 신호는, 소스 드라이버들(121~124) 각각에서 순차적으로 지연되어 출력될 뿐만 아니라, 이웃한 소스 드라이버로부터 전송된 캐리 정보를 근거로 하여 출력을 시작한다. 여기서 캐리 정보는 이웃한 소스 드라이버로부터 n 번째 게이트 라인에 대응하는 모든 영상 데이터 신호들이 출력을 시작했다는 정보이다.
도 7에 도시된 영상 데이터 신호의 출력 형태는 예시적인 실시 예에 불과하다. 본 발명에 따른 디스플레이 장치(100)는 이웃한 소스 드라이버로부터 전송된 캐리 정보를 근거로 하여 영상 데이터 신호의 출력을 시작하고, 다양한 형태로 영상 데이터 신호를 출력할 수 있다.
도 8은 본 발명에 따른 디스플레이 장치의 제 2 실시 예 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 타이밍 제어기(240)와 각각 소스 드라이버들(221~224) 사이에 영상 데이터 신호의 출력 지연 정보가 전송될 수 있다. 각각의 소스 드라이버들(221~224)은 출력 지연 정보를 전송받기 위한 신호 정보 핀(SIP)을 포함한다.
예를 들어, 제 1 소스 드라이버(221)는 '00'의 출력 지연 정보를 전송받고, 제 2 소스 드라이버(222)는 '01'의 출력 지연 정보를 전송받고, 제 3 소스 드라이버(223)는 '10'의 출력 지연 정보를 전송받고, 제 4 소스 드라이버(224)는 '11'의 출력 지연 정보를 전송받는다. 각 소스 드라이버들(221~224)은 입력된 출력 지연 정보에 따라 영상 데이터 신호를 지연시키고, 도 8에 도시된 바와 같이 출력시킨다.
본 발명에 따른 디스플레이 장치(200)는 입력된 출력 지연 정보를 근거로 하여 영상 데이터 신호의 출력 시점을 지연시킬 수 있다.
도 9는 본 발명에 따른 싱글 뱅크 게이트를 갖는 디스플레이 장치(300) 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 디스플레이 장치(300)는 8개의 소스 드라이버들(SD1~SD8; 321~328) 및 4개의 게이트 드라이버들(GD1~GD4; 331~334)을 포함한다.
본 발명에 따른 디스플레이 장치(300)는 소스 드라이버들(321~328) 각각에서 소스 라인들에 제공되는 영상 데이터 신호들을 순차적으로 지연시킬 뿐만 아니라, 이웃한 소스 드라이버로부터 전송된 캐리 정보를 근거로하여 영상 데이터 신호들의 출력 개시 시점들을 순차적으로 지연한다. 또한, 도 9에 도시된 바와 같이, 제 1 및 제 2 게이트 드라이버들(331~ 332)에 대응하는 게이트 라인들은 순차적으로 구동화시킨다.
도 10a 내지 도 10e는 본 발명에 따른 더블 뱅크 게이트를 갖는 디스플레이 장치(400) 및 그것의 영상 데이터 신호의 출력 형태를 예시적으로 보여주는 도면들이다.
도 10a을 참조하면, 디스플레이 장치(400)는 8개의 소스 드라이버들(SD1~SD8; 421~428), 패널의 왼쪽에 배치된 4개의 게이트 드라이버들(GD1~GD4; 431~434), 패널의 오른쪽에 배치된 4개의 게이트 드라이버들(GD5~GD8; 435~438)을 포함한다. 본 발명에서 소스 드라이버들의 개수 및 게이트 드라이버의 개수는 제한되지 않을 것이다.
본 발명에 따른 디스플레이 장치(400)는 소스 드라이버들(421~424)에서 영상 데이터 신호들을 출력 개시 시점들을 순차적으로 지연시키고, 소스 드라이버들(421~424)에서 출력된 영상 데이터 신호들을 소스 드라이버들(421~424)에서 출력되는 영상 데이터 신호들과 비교하여 대칭적으로 지연시킨다.
또한, 도 10a에 도시된 바와 같이, 제 1 및 제 2 게이트 드라이버들(431~ 432)에 대응하는 게이트 라인들은 순차적으로 구동화된다. 그리고, 대칭적인 위치에 있는 제 5 및 제 6 게이트 드라이버들(435, 436)에 대응하는 게이트 라인들은, 제 1 및 제 2 게이트 드라이버들(431 432)에 대응하는 게이트 라인들이 구동화되는 것과 비교하여 대칭적으로 구동화된다.
지연된 출력 신호들은 다양한 형태로 출력될 수 있다. 예를 들어, 도 10b 및 도 10c에 도시된 바와 같이, 지연된 출력 신호들은 삼각파 모양일 수 있다. 또한, 도 10d 및 도 10e에 도시된 바와 같이, 지연된 출력 신호들은 톱니파 모양일 수 있다.
한편, 본 발명의 소스 드라이버들(421~428) 각각은 순차적으로 지연된 신호들을 출력한다. 그러나 본 발명의 각 소스 드라이버들(421~428) 각각의 출력 신호 형태가 여기에 제한될 필요는 없다. 각 소스 드라이버들(421~428) 각각의 출력 신호들은 삼각파, 톱니파 등 다양한 형태일 수 있다. 각 소스 드라이버들(421~428) 각각의 다양한 출력 신호 형태들은 삼성전자에서 출원되었으며, 이 출원의 참고문헌으로 결합된 US 2009/0058838에서 자세하게 설명될 것이다.
도 1 내지 10에서 타이밍 제어기는 복수의 소스 드라이버들 각각을 별도의 데이터 라인들을 통하여 제어한다. 그러나 본 발명이 반드시 여기에 제한될 필요는 없다. 타이밍 제어기는 공유된 데이터 라인을 갖고 복수의 소스 드라이버들을 제어할 수도 있다.
도 11은 데이터 라인을 공유하는 디스플레이 장치를 예시적으로 보여주는 도면이다. 도 11을 참조하면, 디스플레이 장치(500)는 디스플레이 패널(510), 복수의 소스 드라이버들(SD1~SD4; 521~524), 복수의 게이트 드라이버들(GD1~GD4; 531~534), 및 타이밍 제어기(540)를 포함한다. 타이밍 제어기(540)는 공유된 데이터 라인(531)을 통하여 소스 드라이버들(531~534)로 영상 데이터를 전송할 수 있다.
도 1에 도시된 디스플레이 장치(100)에서 캐리 정보 전파가 시작되는 곳은 제 1 소스 드라이버(121)이다. 그러나 본 발명의 캐리 정보 전파의 시작이 반드시 여기에 제한될 필요는 없다. 본 발명의 캐리 정보 전파는 소스 드라이버들 중 적어도 하나에서 다양한 방법으로 시작될 수 있다.
도 12는 본 발명의 도 다른 실시 예에 따른 디스플레이 장치를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 디스플레이 장치(600)는 복수의 소스 드라이버들(SD1~SD7;621~627), 복수의 게이트 드라이버들(GD1~GD4; 631~634)를 포함한다. 제 4 소스 드라이버(624)는 캐리 정보 전파를 시작하는 곳이다. 즉, 캐리 정보 전파는 제 4 소스 드라이버(624)의 왼쪽으로 진행하는 제 1 캐리 정보 전파와 제 4 소스 드라이버(624)의 오른쪽으로 진행되는 제 2 캐리 정보 전파로 구분된다. 여기서 제 1 캐리 정보 전파와 제 2 캐리 정보 전파는 동시에 수행될 수 있다.
제 1 캐리 정보 전파에서, 출력 신호들은 제 4 소스 드라이버(624)에서 먼저 출력되고, 제 4 소스 드라이버(624)의 캐리 정보에 근거로 하여 제 3 소스 드라이버(623)에서 출력되고, 제 3 소스 드라이버(623)의 캐리 정보에 근거로 하여 제 2 소스 드라이버(622)에서 출력되고, 제 2 소스 드라이버(622)의 캐리 정보에 근거로 제 1 소스 드라이버(621)에서 출력된다.
마찬가지로, 제 2 캐리 정보 전파에서, 출력 신호들은 제 4 소스 드라이버(624)에서 먼저 출력되고, 제 4 소스 드라이버(624)의 캐리 정보에 근거로 하여 제 5 소스 드라이버(625)에서 출력되고, 제 5 소스 드라이버(625)의 캐리 정보에 근거로 하여 제 6 소스 드라이버(626)에서 출력되고, 제 6 소스 드라이버(626)의 캐리 정보에 근거로 제 7 소스 드라이버(627)에서 출력된다.
본 발명에 따른 디스플레이 장치(600)는 중앙에 위치한 소스 드라이버(624)로부터 양쪽으로 캐리 정보를 전파시킬 수 있다.
도 13은 본 발명에 따른 디스플레이 장치의 데이터 출력 방법을 예시적으로 보여주는 흐름도이다. 도 13을 참조하면, 디스플레이 장치의 데이터 출력 방법은 다음과 같다.
제 1 소스 드라이버는 게이트 라인에 연결된 제 1 픽셀들로 분산적으로 영상 데이터 신호들을 출력한다(S110). 이때, 영상 데이터 신호들 중 마지막 영상 데이터 신호의 출력될 때, 제 1 소스 드라이버는 캐리 정보를 발생한다(S120). 여기서 캐리 정보는 제 1 소스 드라이버로부터 모든 영상 데이터 신호들의 출력들이 시작되었음을 지시하는 정보일 수 있다. 제 2 소스 드라이버는 캐리 정보에 응답하여 게이트 라인에 연결된 제 2 픽셀들로 분산적으로 영상 데이터 신호들을 출력한다(S130).
본 발명에 따른 디스플레이 장치의 데이터 출력 방법은, 이웃한 소스 드라이버의 캐리 정보에 응답하여 분산적으로 영상 데이터 신호들을 출력한다.
도 14는 본 발명에 따른 디스플레이 장치를 갖는 데이터 처리 시스템(1000)을 예시적으로 보여주는 블록도이다. 도 14를 참조하면, 데이터 처리 시스템(1000)은 호스트 제어기(1100), 디스플레이 드라이버 집적 회로(1200), 터치 스크린 제어기(1300) 및 영상 프로세서(1400)를 포함한다. 데이터 처리 시스템(1000) 내부에서, 디스플레이 드라이버 집적 회로(1200)는 디스플레이(1500)에 디스플레이 데이터(1004)를 제공하도록 구현되고, 터치 스크린 제어기(1300)는 디스플레이(1500)에 겹치는 터치 패널에 연결되고, 터치 패널(1600)로부터 감지 데이터(1005)를 입력받도록 구현될 것이다. 본 발명의 실시 예에 따른 디스플레이 드라이버 집적 회로(1200)는 이웃한 소스 드라이버의 캐리 정보에 응답하여 분산적으로 영상 데이터 신호들을 출력하도록 구현될 것이다.
한편, 데이터 처리 시스템(1000)에 대한 자세한 것은, 삼성전자에서 출원되었으며 이 출원의 참고문헌으로 결합된 미국 공개 특허 US 2010-0241957에서 설명될 것이다.
본 발명의 데이터 처리 시스템(1000)은 모바일 폰(갤럭시S, 아이폰, 등), 태블릿 PC(갤럭시 탭, 아이패드 등)에 적용가능하다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200, 300, 400, 500: 디스플레이 장치
110: 디스플레이 패널
121~124: 소스 드라이버
131~134: 게이트 드라이버
140, 240: 타이밍 제어기

Claims (10)

  1. 소스 라인들과 게이트 라인들이 교차하는 지점들에 배치된 픽셀들을 갖는 디스플레이 패널;
    소스 제어 신호들과 데이터 패킷을 입력받고 상기 소스 라인들에 영상 데이터 신호들을 분산적으로 출력하는 복수의 소스 드라이버들;
    게이트 제어 신호들을 입력받고, 상기 소스 라인들을 대응하는 픽셀들에 전기적으로 연결하기 위하여 게이트 라인들을 구동시키는 복수의 게이트 드라이버들; 및
    상기 데이터 패킷, 상기 소스 제어 신호들, 및 상기 게이트 제어 신호들을 출력하는 타이밍 제어기를 포함하고,
    상기 복수의 소스 드라이버들 중 적어도 하나는 상기 영상 데이터 신호들의 출력과 연관된 캐리 정보를 발생하고,
    상기 복수의 소스 드라이버들 중 적어도 다른 하나는 상기 캐리 정보에 응답하여 상기 영상 데이터 신호들을 출력하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 픽셀들 각각은,
    상기 게이트 라인들 중 어느 하나에 응답하여 상기 소스 라인들 중 어느 하나와 픽셀 노드 사이를 연결하는 박막 트랜지스터;
    상기 픽셀 노드와 공통 전극 사이에 연결되고 전압 차이에 따라 빛의 투과율을 조절하는 액정층을 갖는 액정 커패시터; 및
    상기 픽셀 노드와 상기 공통 전극 사이에 연결되는 유지 커패시터를 포함하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 타이밍 제어기는 상기 게이트 라인들을 순차적으로 구동시키는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 복수의 소스 드라이버들 각각은, 영상 데이터 신호들을 순차적으로 출력하는 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 복수의 소스 드라이버들 각각은, 어느 하나의 클록에 응답하여 상기 영상 데이터 신호들을 순차적으로 출력하고, 다음 클록에 응답하여 상기 영상 데이터 신호들을 순차적으로 차단하는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 소스 드라이버는 상기 캐리 정보를 발생하여 상기 적어도 다른 하나의 소스 드라이버로 전달하는 캐리 정보 전달 장치를 포함하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 데이터 패킷은 웨이트 값을 포함하고,
    상기 복수의 소스 드라이버들 각각은 동일한 웨이트 값을 갖는 데이터 패킷을 입력받고, 상기 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들을 출력하는 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 데이터 패킷은 웨이트 값을 포함하고,
    상기 복수의 소스 드라이버들 각각은 서로 다른 웨이트 값을 갖는 데이터 패킷을 입력받고, 상기 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 영상 데이터 신호들을 출력하는 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 타이밍 제어기는 상기 소스 제어 신호들 및 상기 데이터 패킷을 전송하기 위하여 상기 복수의 소스 드라이버들 각각에 연결되고,
    상기 복수의 소스 드라이버들 각각은 상기 소스 드라이버들의 출력 순서를 지시하는 데이터를 입력받는 신호 정보 핀을 더 포함하는 디스플레이 장치.
  10. 디스플레이 장치의 영상 데이터 신호 출력 방법에 있어서:
    제 1 소스 드라이버에서 제 1 픽셀들로 영상 데이터 신호들을 분산적으로 출력하는 단계;
    상기 제 1 소스 드라이버에서 영상 데이터 신호들의 모든 출력이 개시될 때, 캐리 정보를 발생하는 단계; 및
    제 2 소스 드라이버에서 상기 캐리 정보에 응답하여 제 2 픽셀들로 영상 데이터 신호들을 분산적으로 출력하는 단계를 포함하고,
    상기 캐리 정보를 발생하는 단계는,
    상기 제 1 소스 드라이버의 웨이트 값에 대응하는 카운팅 동작을 수행한 뒤에 상기 캐리 정보를 발생하는 단계를 더 포함하는 영상 데이터 신호 출력 방법.
KR1020120034432A 2012-04-03 2012-04-03 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법 KR20130112213A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120034432A KR20130112213A (ko) 2012-04-03 2012-04-03 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법
US13/836,409 US20130257847A1 (en) 2012-04-03 2013-03-15 Display device and image data signagl outputting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120034432A KR20130112213A (ko) 2012-04-03 2012-04-03 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법

Publications (1)

Publication Number Publication Date
KR20130112213A true KR20130112213A (ko) 2013-10-14

Family

ID=49234305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034432A KR20130112213A (ko) 2012-04-03 2012-04-03 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법

Country Status (2)

Country Link
US (1) US20130257847A1 (ko)
KR (1) KR20130112213A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080970A (ko) * 2014-12-30 2016-07-08 주식회사 실리콘웍스 통신 시스템 및 그의 데이터 스트림 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470611B (zh) * 2012-08-31 2015-01-21 Au Optronics Corp 電泳顯示系統
NL2012985B1 (en) 2014-06-11 2016-07-04 Hj Forever Patents B V Electronic paper display driver system.
US9874968B2 (en) 2015-01-05 2018-01-23 Synaptics Incorporated Point to point interface communication and reference
JP6563267B2 (ja) * 2015-07-10 2019-08-21 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
KR102564458B1 (ko) * 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN106098017B (zh) * 2016-08-25 2019-02-22 深圳市华星光电技术有限公司 一种降低电磁干扰的驱动方法及驱动装置
KR20220012271A (ko) * 2019-05-14 2022-02-03 에이엠에스 인터내셔널 에이쥐 감소된 픽셀 왜곡에 의한 광 근접 감지
JP7379194B2 (ja) * 2020-02-05 2023-11-14 ラピスセミコンダクタ株式会社 表示装置及びソースドライバ
WO2021251323A1 (ja) * 2020-06-11 2021-12-16 三菱電機株式会社 アレイ基板及び表示装置
TWI747682B (zh) * 2020-12-24 2021-11-21 元太科技工業股份有限公司 電泳顯示裝置與電泳顯示裝置的驅動方法
JP2022152667A (ja) * 2021-03-29 2022-10-12 ラピステクノロジー株式会社 ソースドライバ及び表示装置
CN114283725B (zh) * 2021-12-28 2023-09-08 海宁奕斯伟集成电路设计有限公司 信号处理方法、显示装置、时序控制器和源极驱动器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015613A (ja) * 2001-06-29 2003-01-17 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法
JP5258093B2 (ja) * 2008-08-29 2013-08-07 ルネサスエレクトロニクス株式会社 表示装置及び表示パネルドライバへのデータ送信方法
KR101654834B1 (ko) * 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012013733A (ja) * 2010-06-29 2012-01-19 Renesas Electronics Corp 表示装置の駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080970A (ko) * 2014-12-30 2016-07-08 주식회사 실리콘웍스 통신 시스템 및 그의 데이터 스트림 방법

Also Published As

Publication number Publication date
US20130257847A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
KR20130112213A (ko) 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법
KR102349500B1 (ko) 액정표시장치
CN105427781B (zh) 显示装置
KR101286541B1 (ko) 액정표시장치
JP5925279B2 (ja) 表示装置及びその駆動方法
KR101127593B1 (ko) 액정 표시 장치
KR20180049332A (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
US9830875B2 (en) Gate driver and display apparatus having the same
WO2017101190A1 (zh) 显示器和其驱动方法
US8159431B2 (en) Electrooptic device and electronic apparatus
CN100507648C (zh) 数据传输装置和用其驱动图像显示器的装置
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
US10311821B2 (en) Data driver of liquid crystal display having two individually regulable gamma voltages
JP5730277B2 (ja) タイミングコントローラー及びその駆動方法
KR20170039335A (ko) 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템
US9424787B2 (en) Liquid crystal display device and driving method thereof
JP4988806B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
CN101996593B (zh) 薄膜晶体管液晶显示器驱动装置及方法
US10290274B2 (en) Array substrate
KR102009891B1 (ko) 액정표시 장치
KR20150077742A (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
JP5909067B2 (ja) 表示装置
KR102232869B1 (ko) 데이터 인터페이스 장치 및 방법과, 그를 이용한 영상 표시 시스템 및 그 구동 방법
KR101671519B1 (ko) 액정표시장치와 그 디더링 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid