KR20130108194A - 구성 가능한 집적 라디오 프로세서 - Google Patents

구성 가능한 집적 라디오 프로세서 Download PDF

Info

Publication number
KR20130108194A
KR20130108194A KR1020130031060A KR20130031060A KR20130108194A KR 20130108194 A KR20130108194 A KR 20130108194A KR 1020130031060 A KR1020130031060 A KR 1020130031060A KR 20130031060 A KR20130031060 A KR 20130031060A KR 20130108194 A KR20130108194 A KR 20130108194A
Authority
KR
South Korea
Prior art keywords
cpri
frame
module
bits
subset
Prior art date
Application number
KR1020130031060A
Other languages
English (en)
Other versions
KR101509543B1 (ko
Inventor
티모시 리안
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20130108194A publication Critical patent/KR20130108194A/ko
Application granted granted Critical
Publication of KR101509543B1 publication Critical patent/KR101509543B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W12/00Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/06Authentication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08Access point devices
    • H04W88/085Access point devices with remote components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

기지국에서의, 구성 가능한 라디오 유닛은 다른 유저들/경쟁자들에 의한 원하지 않는 사용 및/또는 액세스를 방지하기 위해서 엔드 유저에 의한 개인화 및 맞춤화를 허용하는 동시에 CPRI 표준을 만족시키는 기저대역 프로세서와의 통신을 고려한다. 라디오 모듈은 CPRI 기본 프레임들 내에 신호 및 제어 정보의 위치, 길이들 및 타입들의 특정한 지정(specific designation)을 고려하여 프로그램 가능하다. 이들 파라미터들의 조절을 고려하여 구성되도록 함으로써, 라디오 모듈은 FPGA 회로들과 같은 추가의 하드웨어 컴포넌트들 없이 프로세서들의 사용을 개인화하는 그것들의 엔드 유저들을 고려하는 동시에 일반적이고 대량으로 생산될 수 있다. 추가하여, 컨테이너 프레임을 생성함으로써, 라디오 모듈은 CPRI 표준과 채용된 통신 기법 사이의 비동기(asynchronous)의 통신을 고려할 수 있다.

Description

구성 가능한 집적 라디오 프로세서{CONFIGURABLE INTEGRATED RADIO PROCESSOR}
관련 출원들에 대한 상호 참조
본 특허 출원은 "Configurable Integrated Radio Processor" 명칭의 2012년 3월 23일에 출원된 미국 가특허출원 번호 61/615,017의 이익을 주장하고, 그것은 전체가 참조로서 본 출원에 통합된다.
기술 분야
본 발명은 통신 시스템에 관한 것으로, 보다 상세하게는 일반적(commonly)으로 제조되는 것이 가능한 구성 가능한 라디오 유닛(radio unit) 및 그 후에 고객의 사양들로 프로그램 되는 것에 관한 것이다.
예를 들어 셀룰러 전화기(cellular telephones)들과 같은 무선 통신 디바이스들은 개인적이고 상업적인 환경(setting)하에서 아주 흔한 것이 되어 가고 있다. 무선 통신 디바이스들은 유저들에게 장거리를 가로질러 다른 이런 디바이스들과 통신하는 능력뿐만 아니라 모든 종류의 정보에 액세스(access)를 제공한다. 예를 들어, 유저는 디바이스상의 인터넷 브라우저를 통하여 인터넷을 액세스할 수 있고 디지털 마켓플레이스(digital marketplace)로부터 미니어처 애플리케이션(miniature application)들(예, "앱들(apps)")을 다운로드 할 수 있고, 이메일들을 발송하고 수신할 수 있고, 또는 VoIP(Voice over Internet Protocol )를 이용하여 전화를 걸 수 있다. 결과적으로, 무선 통신 디바이스들은 유저들에게 통신 채널들 및 정보에 "연결된(connected)"상태 유지를 허용하면서 그들에게 상당한 유동성(mobility)을 제공한다.
무선 통신 디바이스들은 데이터를 발송하고 수신하기 위해서 하나 또는 그 이상의 무선 통신 디바이스들 또는 무선 액세스 포인트(access point)들과 통신한다. 전형적으로, 제 1 무선 통신 디바이스는 인코딩된 정보로 변조된 라디오 주파수(radio frequency) 신호를 생성하고 송신한다. 이 라디오 주파수 신호는 무선 환경으로 송신되고 제 2 무선 통신 디바이스에 의해 수신된다. 제 2 무선 통신 디바이스는 해당 정보를 획득하기 위해서 수신된 신호들을 복조하고 그리고 디코딩한다. 그런다음 제 2 무선 통신 디바이스는 유사한 방식으로 응답할 수 있다. 무선 통신 디바이스들은 AM(amplitude modulation), FM(frequency modulation), QAM(quadrature amplitude modulation), PSK(phase shift keying), QPSK(quadrature phase shift keying) 및/또는 OFDM(orthogonal frequency-division multiplexing) 뿐만 아니라 현재 알려지거나 또는 알려질 임의의 다른 통신 기법들을 포함하는 임의의 주지된 변조 기법을 사용하여 서로간에 또는 액세스 포인트들과 통신할 수 있다.
많은 무선 통신 환경들에서, 제 1 또는 제 2 무선 통신 디바이스중의 하나는 유저 디바이스들과 중앙 통신 인프라스트럭처 사이에서 통신을 제공하는 기지국(base station)으로서 기능한다. 이런 기지국에서, 라디오 유닛(radio unit)은 유저 디바이스들과의 통신을 위해 셀룰러 타워의 높은 지점(point)에 전형적으로 위치된다. 그러나, 신호 프로세싱의 상당한 부분은 실제로 예를 들어, 지하의 벙커(bunker)에서 또는 통신 시설 근처에 라디오 유닛으로부터 상당한 거리에 위치된 기저대역 프로세서(baseband processor)에서 일어난다.
통상의 기지국들에서, 기적대역 모듈 및 라디오 모듈은 공공 라디오 인터페이스(CPRI : Common Public Radio Interface) 또는 다른 인터페이스 하에서 서로와 통신한다. 그러나, 많은 기지국들에서, 각 서비스 제공자(service provider)는 해당 서비스 제공자가 그 자신의 장비를 독점하는 것을 허용하기 위해서 전용 방식(proprietary fashion)으로 동작하는 그 자신의 기저대역 프로세서를 가질 수 있다. 라디오 유닛 및 서비스 제공자의 고유(unique)의 기저대역 프로세서 사이에서의 통신을 용이하게 하기 위해서, 그래서 서비스 제공자는 라디오 유닛에 의해 수신된 정보 교신(information communication)들을 그것 자신의 기저대역 프로세서에 의해 프로세스 될 수 있는 정보로 그리고 역으로(vice versa) 변환하는 FPGA(field-programmable gate array) 또는 다른 프로그램 가능한 회로를 제공해야 한다.
본 발명은 통신 시스템에 관한 것으로, 보다 상세하게는 일반적(commonly)으로 제조되는 것이 가능한 구성 가능한 라디오 유닛(radio unit) 및 그 후에 고객의 사양들로 프로그램 되는 것에 관한 것이다.
일 측면에 따라, CPRI (common public radio interface) 표준을 통하여 기저대역 프로세서(baseband processor)로부터 정보를 수신할 수 있는 구성 가능한 라디오 유닛(configurable radio unit)이 제공되고, 상기 라디오 유닛은
상기 기저대역 프로세서로부터 수신된 상기 정보로부터, 유저 정의된(user-defined) 라인 레이트(line rate) 및 유저 정의된 프레임 길이(frame length) 중 적어도 하나에 기반하여 CPRI 기본 프레임(basic frame)들의 스트림(stream)을 생성하도록 구성된CPRI 프레이머 모듈(CPRI framer module);
직교 신호 정보(quadrature signal information)에 해당하는 상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 유저 정의된 인접한 비트들의 제 1 서브셋(subset)을 추출하도록 구성된 프로토콜 펌프 모듈(protocol pump module);
제어 채널 정보(control channel information)에 해당하는 상기 CPRI 기본 프레임 스트림의 상기 연속적인 CPRI 기본 프레임들로부터 유저 정의된 인접한 비트들의 제 2 서브셋을 추출하도록 구성된 제어 채널 모듈(control channel module);를 포함한다.
바람직하게는, 상기 CPRI 프레이머 모듈은 상기 CPRI 표준에 의해 정의된 표준 라인 레이트와 다른 상기 유저 정의된 라인 레이트에서 동작하도록 구성되고; 및
상기 CPRI 프레이머 모듈은 상기 CPRI 표준에 의해 정의된 표준 프레임 길이와 다른 상기 유저 정의된 프레임 길이에서 동작하도록 구성된다.
바람직하게는, 상기 프로토콜 펌프 모듈은
상기 유저 정의된 인접한 비트들의 제 1 서브셋을 추출하도록 구성된 비트 펌프 모듈(bit pump module); 및
상기 추출된 인접한 비트들의 제 1 서브셋을 직교 데이터 신호의 동위상(in-phae) 및 직교 (quadrature) 샘플들로 구조화하도록 구성된 프로토콜 프레이머 모듈(protocol framer module);를 포함한다.
바람직하게는, 상기 비트 펌프 모듈은 상기 유저 정의된 인접한 비트들의 제 1 서브셋을 정의하기 위해 개시 비트(starting bit) 및 길이로 프로그램 되도록 구성되고, 및
상기 비트 펌프 모듈은 상기 CPRI 기본 프레임들의 각각으로부터 상기 프로그램된 길이와 같은 다수의 비트들을 가지며 그리고 상기 프로그램된 개시 비트에서 시작하는 상기 인접한 비트들의 제 1 서브셋을 추출하도록 구성된다.
바람직하게는, 상기 비트 펌프 모듈은 연속적인 CPRI 기본 프레임들의 각각으로부터 상기 인접한 비트들의 제 1 서브셋을 추출함으로써, 일정한 대역폭의 직렬 데이터 스트림(serial data stream)을 생성한다.
바람직하게는, 상기 라디오 유닛이 상기 기본 프레임 스트림을 기본 프레임 레이트의 정수 배수인 샘플 레이트(sample rate)에서 동작하게 하는 통신 기법(communication scheme)을 채용한 때에는 상기 프로토콜 프레이머 모듈은 상기 비트 펌프 모듈이 상기 연속적인 CPRI 기본 프레임들의 각각으로부터 상기 동위상 및 상기 직교 샘플들의 정수 숫자를 추출하도록 구성된다.
바람직하게는, 상기 라디오 유닛이 상기 기본 프레임 스트림을 상기 기본 프레임 레이트의 정수 배수가 아닌 샘플 레이트에서 동작하게 하는 통신 기법(communication scheme)을 채용한 때에는 상기 프로토콜 프레이머 모듈은 상기 비트 펌프 모듈에 추출된 상기 연속적인 비트들의 제 1 서브셋에 기반하여 상기 동위상 및 상기 직교 샘플들의 정수 배수(integer multiple)로 구조화하기 위한 컨테이너 프레임(container frame)을 생성하도록 구성된다.
바람직하게는, 상기 제어 채널 모듈은
연속적인 CPRI 기본 프레임들로부터 사실상(virtual)의 제어 채널 프레임의 제어 채널 정보로서 상기 유저 정의된 인접한 비트들의 제 2 서브셋을 추출하도록 구성된 비트 펌프 모듈(bit pump module);
상기 사실상의 제어 채널 프레임 내에 수용된 다양한 그룹들의 정보를 프로세스 하도록 구성된 복수개의 데이터 모듈들; 및
상기 사실상의 제어 채널 프레임 내에의 특정 그룹들의 정보 위치들로 프로그램 되고 그리고 상기 위치들이 상기 비트 펌프 모듈로부터 수신된 때 상기 특정 그룹들의 정보를 상기 복수개의 데이터 모듈 중에서 대응하는 것들로 보내도록 구성된 서브 채널 역다중화기(sub-channel demultiplexer)를 포함한다.
일 측면에 따라, CPRI (common public radio interface) 표준을 통하여 기저대역 프로세서(baseband processor)로부터 정보를 수신할 수 있고 그리고 상기 수신된 정보를 선택된 통신 기법(communication scheme)을 이용하는 무선 통신 환경으로 송신을 위해 프로세싱할 수 있는 구성 가능한 라디오 유닛(configurable radio unit)이 제공되고, 상기 라디오 유닛은
상기 기저대역 프로세서로부터 수신된 상기 정보로부터, 표준 CPRI 기본 프레임 레이트를 갖는 CPRI 기본 프레임들의 스트림을 생성하도록 구성된 CPRI 프레이머 모듈(CPRI framer module); 및
직교 신호 정보(quadrature signal information)를 나타내는 상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 인접한 비트들의 서브셋(subset)을 추출하도록 구성된 프로토콜 펌프 모듈(protocol pump module);
상기 선택된 통신 기법은 상기 표준 CPRI 기본 프레임 레이트의 정수 배수(integer multiple)가 아닌 샘플 레이트를 채용한다.
바람직하게는, 상기 프로토콜 펌프는
상기 직교 신호 정보의 정수 숫자의 동위상 및 직교 샘플들을 구조화하고 상기 CPRI 기본 스트림의 각 CPRI 기본 프레임으로부터 추출된 다수의 비트들을 식별하기 위한 컨테이너 프레임을 생성하도록 구성된 프로토콜 프레이머 모듈(protocol framer module); 및
각 CPRI 기본 프레임으로부터 상기 비트들 숫자의 상한(ceiling)과 같은 다수의 비트들을 추출하도록 구성된 비트 펌프 모듈(bit pump module);을 포함한다.
바람직하게는, 상기 프로토콜 프레이머 모듈은 상기 통신 기법 샘플 레이트 및 상기 CPRI 기본 프레임 레이트의 최소 공배수를 결정하고, 상기 결정된 최소 공배수에 기반하여 상기 컨테이너 프레임 크기를 정하고 그리고 복수개의 동위상/직교 심벌들 안에 상기 추출된 인접한 비트들의 서브셋들을 구조화함으로써 컨테이너 프레임을 생성하도록 구성된다.
바람직하게는, 상기 프로토콜 프레이머는 상기 복수개의 동위상/직교 심벌들을 북엔드(bookend)하는 복수개의 리딩 스터핑 비트들(leading stuffing bits) 및 트레일링 스터핑 비트들(trailing stuffing bits)을 갖는 상기 컨테이너 프레임을 생성하고; 및
상기 프로토콜 프레이머는 상기 복수개의 동위상/직교 심벌들의 각각이 적어도 하나의 심벌 스터핑 비트를 포함하도록 상기 복수개의 동위상/직교 심벌들 안에 상기 추출된 인접한 비트들의 서브셋들을 구조화한다.
바람직하게는, 상기 복수개의 동위상/직교 심벌들의 각각은 제 1 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플 및 제 2 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플을 포함한다.
바람직하게는, 상기 프로토콜 프레이머 모듈은 상기 통신 기법 샘플 레이트와 상기 CPRI 기본 프레임 레이트사이에서 슬리핑(slipping)이 감지된때 적어도 하나의 CPRI 기본 프레임의 사이즈에 의해 상기 컨테이너 프레임의 사이즈를 변경하도록 구성된다.
일 측면에 따라, 샘플 레이트(sample rate)가 CPRI 기본 프레임 스트림의 상기 CPRI 기본 프레임 레이트의 정수 배수(integer multiple)와 다른 통신 기법(communication scheme)을 채용한때 CPRI 기본 프레임 스트림내에 수용된 신호 데이터를 송신하기 위한 방법이 제공되고, 상기 방법은
상기 통신 기법 샘플 레이트 및 상기 CPRI 기본 프레임 레이트의 최소 공배수(least common multiple)를 계산하는 단계;
상기 계산된 최소 공배수에 기반하여 컨테이너 프레임을 생성하는 단계;
상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 비트들의 서브셋을 추출하는 단계;
상기 추출된 비트들의 서브셋을 상기 컨테이너 프레임내에 복수개의 동위상(in-phase)/직교(quadrature) 심벌들안으로 구조화(organizing)하는 단계; 및
송신을 위해 상기 컨테이너 프레임(container frame)을 버퍼링하는 단계;를 포함한다.
바람직하게는, 상기 추출된 비트들의 서브셋들을 상기 복수개의 동위상/직교 심벌들 안에 구조화하는 단계는 적어도 하나의 심벌 스터핑 비트(stuffing bit)를 각 동위상/직교 심벌안에 배치하는 단계를 포함하고, 및
상기 컨테이너 프레임을 생성하는 단계는 상기 복수개의 동위상/직교 심벌들을 북엔드(bookend)하는 상기 컨테이너 프레임의 시작단(beginning)에 복수개의 리딩 스터핑 비트들(leading stuffing bits) 및 상기 컨테이너 프레임의 말단(end)에 복수개의 트레일링 스터핑 비트들(trailing stuffing bits)을 배치하는 단계를 포함한다.
바람직하게는, 상기 추출된 비트들의 서브셋들을 상기 복수개의 동위상/직교 심벌들 안에 구조화하는 단계는 상기 복수개의 동위상/직교 심벌들의 각각에 제 1 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플 및 제 2 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플을 배치하는 단계를 포함한다.
바람직하게는, 클럭 슬리핑(clock slipping)을 위해 상기 통신 기법에 연관된 클럭(clock) 및 상기 CPRI 기본 프레임 스트림에 연관된 클럭을 모니터링(monitoring)하는 단계; 및
상기 클럭 슬리핑이 감지된 때 상기 클럭 슬리핑을 보상하는 단계;를 더 포함한다.
바람직하게는, 상기 통신 기법 클럭 중 적어도 하나가 예상되는 것보다 더 느리게 운용되고 그리고 상기 CPRI 클럭이 예상되는 것보다 더 빠르게 운용될 때 오버플로우(overflow) 시나리오이거나 또는 상기 통신 기법 클럭 중 적어도 하나가 예상되는 것보다 더 빨리 운용되고 그리고 상기 CPRI 클럭이 예상되는 것보다 더 느리게 운용될 때 언더플로우(underflow) 시나리오인 클럭 슬리핑 시나리오 결정하는 단계를 더 포함한다.
바람직하게는, 상기 클럭 슬리핑을 보상하는 단계는 오버플로우 시나리오 또는 언더플로우 시나리오가 감지되었는지에 의존하여 적어도 하나의 CPRI 기본 프레임의 사이즈에 의해 상기 컨테이너 프레임의 사이즈를 증가시키거나 또는 감소시키는 것을 포함한다.
본 발명에 따른 구성 가능한 집적 라디오 프로세서에 의하면, 파라미터들의 조절을 고려하여 구성되도록 함으로써, 라디오 모듈은 FPGA 회로들과 같은 추가의 하드웨어 컴포넌트들 없이 프로세서들의 사용을 개인화하는 그것들의 엔드 유저들을 고려하는 동시에 일반적이고 대량으로 생산될 수 있는 효과가 있다.
실시예들은 첨부 도면들을 참고로 하여 설명된다. 도면들에서 같은 참조 번호들은 동일하거나 또는 기능적으로 유사한 엘리먼트(element)들을 나타낸다. 추가적으로, 참조 번호의 가장 왼쪽 숫자(들)는 도면에서 참조 번호가 처음 나타나는 것을 표시한다.
도 1 은 대표적인 무선 통신 환경의 블록 다이어그램(block diagram)을 예시한다.
도 2 는 무선 통신 환경 내에서 구현될 수 있는 대표적인 구성 가능한 라디오 모듈(configurable radio module)의 블럭 다이어그램을 예시한다.
도 3 는 구성 가능한 라디오 모듈내에서 구현될 수 있는 대표적인 프로토콜 펌프 모듈(protocol pump module)의 블럭 다이어그램을 예시한다.
도 4 는 대표적인 컨테이너 프레임 구성(construction)/절개(dissection)를 예시한다.
도 5 는 컨테이너 프레임 내에 포함될 수 있는 대표적인 심벌을 예시한다.
도 6 는 구성 가능한 라디오 모듈 내에서 구현될 수 있는 대표적인 제어 채널 모듈(control channel module)의 블럭 다이어그램을 예시한다.
도 7 은 제어 채널 모듈에 의해 프로세스 될 수 있는 대표적인 제어 채널 프레임(control channel frame)을 예시한다.
도 8 은 CPRI 신호로부터 신호 및 제어 데이터를 추출하기 위한 대표적인 방법을 예시한다.
도 9 는 클럭 슬리핑(clock slipping)을 보상하기 위한 대표적인 방법을 예시한다.
이하의 상세한 설명은 본 발명에 부합하는 대표적인 실시예들을 예시하기 위해 첨부 도면들을 참조한다. 상세한 설명에서 "하나의 대표적인 실시예" "일 대표적인 실시예", " 예시의 대표적인 실시예"등으로 언급하는 것은 설명된 대표적인 실시예가 특정 특징, 구조, 또는 특성을 포함할 수 있는 것을 나타내지만 그러나 모든 대표적인 실시예가 해당 특정 특징, 구조 또는 특성을 반드시 포함하지는 않을 수 있다. 또한, 이러한 어구들이 반드시 동일한 대표적인 실시예를 언급하는 것은 아니다. 또한, 특정 특징, 구조 또는 특성이 일 대표적인 실시예와 연계하여 설명될 때, 명확하게 설명되든지 아니든 간에 다른 대표적인 실시예들과 연계하여 이런 특징, 구조 또는 특성들이 영향을 미치는 것은 관련 기술 분야(들)에 통상의 기술자들의 인식범위 내에 있다.
본 출원에서 설명된 대표적인 실시예들은 한정하는 것이 아니라 예시적인 목적들을 위해 제공된다. 다른 대표적인 실시예들이 가능하고, 본 발명의 사상 및 범위 내에서 해당 대표적인 실시예들에 변형(modification)들이 수행될 수 있다. 그러므로, 상기 상세한 설명은 본 발명을 제한하도록 의도된 것이 아니다. 오히려, 본 발명의 범위는 이하의 청구항들 및 그 등가물들에 따라서만 정의된다.
실시예들은 하드웨어(예, 회로들), 펌웨어, 소프트웨어 또는 그것의 임의 조합으로 구현될 수 있다. 실시예들은 하나 또는 그 이상의 프로세서(processor)들에 의해 판독되고 실행될 수 있는 기계 판독 가능한 매체상에 저장된 명령어들로 또한 구현될 수 있다. 기계 판독 가능한 매체(machine-readable medium)는 기계(예, 컴퓨팅 디바이스)에 의해 판독 가능한 형태로 정보를 저장 또는 송신하는 임의의 메커니즘(mechanism)을 포함할 수 있다. 예를 들어, 기계 판독 가능한 매체는 ROM(read only memory), RAM(random access memory), 자기 디스크 저장 미디어, 광 저장 미디어, 플래쉬 메모리 디바이스들, 전자, 광학, 음향 또는 다른 형태의 진행 신호들(예, 반송파(carrier wave)들, 적외선 신호들, 디지털 신호들 등) 및 다른 것들을 포함할 수 있다. 또한, 펌웨어(firmware), 소프트웨어, 루틴(routine)들, 명령어들은 임의 동작들을 수행하는 것으로 본 출원에서 설명될 수 있다. 그러나, 이런 설명들은 단지 편의를 위한 것이고 그리고 사실 이런 동작들은 컴퓨팅 디바이스들, 프로세서들, 제어기들, 또는 펌웨어, 소프트웨어, 루틴들, 명령어들 등을 실행하는 다른 디바이스들로부터의 결과인 것이 인식되어야 한다. 더구나, 구현 변형들의 임의의 것은 이하에서 설명되는 바와 같이 범용 컴퓨터(general purpose computer)에 의해 실행될 수 있다.
이 논의를 위해서, 용어"모듈(module)"은 소프트웨어, 펌웨어 및 하드웨어(하나 또는 그 이상의 회로, 마이크로칩, 또는 디바이스 또는 그것의 임의 조합과 같은) 및 그것의 임의 조합 중 적어도 하나를 포함하는 것으로 이해되어야 한다. 추가하여, 각 모듈은 실제 디바이스 내에 하나 또는 하나이상의 컴포넌트를 포함할 수 있고 설명된 모듈의 일부를 형성하는 각 컴포넌트는 모듈의 일부를 형성하는 임의의 다른 컴포넌트에 대하여 협력하거나 또는 독자적으로 기능할 수 있다. 반대로, 본원에서 설명된 복수개의 모듈들은 실제 디바이스 내에서 단일 컴포넌트를 나타낼 수 있다. 또한, 모듈 내에 컴포넌트들은 유선 또는 무선 방식의 단일 디바이스에 또는 복수개의 디바이스들 중에 분산될 수 있다.
대표적인 실시예들의 이하의 상세한 설명은 다른 사람들이 관련 기술 분야(들)의 통상의 기술자들의 지식을 적용함으로써 본 발명의 전반적 개념(concept)에서 벗어나지 않고, 과도한 실험 없이, 이런 특정 실시예들 다양한 적용들을 위해 용이하게 개조 및/또는 개작할 수 있는 본 발명의 전반적인 특징을 매우 충실하게 보여줄 것이다. 따라서, 이런 개조들 및 변경들은 본원에서 제시된 교시(teaching) 및 지도(guidance)에 기반한 대표적인 실시예들의 의미 및 복수의 등가물들 내에 있는 것으로 의도된다. 본원에서 어법 또는 용어는 한정적인 것이 아니라 설명의 목적을 위한 것으로 이해될 것이어서 본 출원에서의 용어 또는 어법은 관련 기술분야(들)의 통상의 기술자들에 의해 본원에서의 교시 관점에서 해석될 것이다.
비록 이하의 설명은 무선 통신(구체적으로 셀룰러 통신)에 관하여 설명될 것이지만, 이 설명은 본 발명의 사상 및 범위를 벗어나지 않는 유선, 광 또는 다른 무선 통신 방법을 사용하는 다른 통신들에 또한 적용할 수 있는 것을 관련 기술 분야(들)의 통상의 기술자들은 인식할 것이다.
대표적인 무선 통신 환경(AN EXEMPLARY WIRELESS COMMUNICATIONS ENVIRONMENT)
도 1 는 무선 통신 환경(100)의 대표적인 블럭 다이어그램을 도시한다. 무선 통신 환경(100)은 무선 통신 디바이스들 사이에서 하나 또는 그 이상의 명령어들 및/또는 데이터와 같은 정보의 무선 통신을 제공한다. 무선 통신 디바이스들은 모바일 전화기(mobile telephone)와 같이 독립형(standalone)으로 또는 개별 디바이스로 각각 구현될 수 있거나 또는 예를 들어 휴대용 컴퓨팅 디바이스, 카메라, 또는 GPS(Global Positioning System) 유닛 또는 개인 디지털 보조장치(PDA : personal digital assistant)와 같은 다른 컴퓨팅 디바이스, 비디오 게임 디바이스, 랩탑(laptop), 데스크탑 컴퓨터, 또는 태블릿, 프린터와 같은 컴퓨터 주변장치 또는 휴대용 오디오 및/또는 비디오 플레이어와 같은 다른 전자 디바이스 또는 호스트 디바이스 및/또는 본 발명의 사상 및 범위를 벗어나지 않는 관련 기술분야(들)의 통상의 기술자들에게 자명할 임의의 다른 적절한 전자 디바이스 내에 통합되거나 또는 그것들에 결합될 수 있다.
대표적인 무선 통신 환경(100)는 제 1 무선 통신 디바이스(110) 및 제 2 무선 통신 디바이스(120)를 포함한다. 제 1 무선 송신기(110) 및 제 2 무선 수신기(120)의 각각은 무선 송신 및 무선 수신 둘 모두 각각 가능한 해당 무선 통신 디바이스들 내에 포함될 수 있다.이 논의를 위해서, 제 1 무선 통신 디바이스(110)는 기지국(base station)의 대표적인 실시예를 나타낼 수 있고 그리고 제 2 무선 통신 디바이스(120)는 셀룰러 통신 네트워크내의 유저 단말(user equipment)/가입자 국(subscriber station)의 대표적인 실시예를 나타낼 수 있다.
기지국은 전용 기저대역 모듈 (116) 및 구성 가능한 라디오 모듈(114)를 포함할 수 있다. 기저대역 모듈 (116)은 구성 가능한 라디오 모듈(114)로 아웃고잉(outgoing) 신호들을 포워딩(forwarding)하기 전에 그것들 신호들상에 다양한 신호 프로세싱 기능(function)들을 수행한다. 상기에서 논의된 바와 같이, 통상의 기지국들은 전용 기저대역 모듈과 라디오 유닛사이의 통신을 용이하게 하기 위한 추가 FPGA를 필요로 한다. 이런 FPGA의 요구를 회피하기 위해서, 기지국(110)은 구성 가능한 라디오 모듈(114)를 포함한다.
그것의 구성에 기반하여, 라디오 모듈(114)는 개입 FPGA 없이 전용 기저대역 모듈(116)와 통신할 수 있다. 기적대역 모듈(116)로부터 아웃고잉 신호들을 수신한 후에, 라디오 모듈(114)은 아웃고잉 신호들상에 추가의 프로세싱을 수행하고 그리고 안테나 (111)를 통하여 무선 통신 환경(100)으로 신호들을 송신한다. 안테나 (111)는 안테나들의 정수 어레이(integer array)를 포함할 수 있고 그리고 안테나 (111)는 신호들 송신 및 수신 둘 모두가 가능할 수 있다는 것을 관련 기술 분야(들)의 통상의 기술자들은 인식할 것이다.
제 2 무선 통신 디바이스(120)는 그것의 안테나 (121)를 통하여 무선 통신 환경(100)으로부터 신호들을 수신한다. 다시 한번, 안테나 (121)는 안테나들의 정수 어레이(integer array)를 포함할 수 있고 그리고 안테나 (121)는 신호들 송신 및 수신 둘 모두가 가능할 수 있다는 것을 관련 기술 분야(들)의 통상의 기술자들은 인식할 것이다. 제 2 무선 통신 디바이스(121)는 기지국(110)으로 다시 신호들을 응답할 수 있고, 기지국은 신호들을 수신하고 그리고 프로세스한다.
기지국 및 구성 가능한 라디오 모듈(114)의 상세한 기능성(functionality)은 관련 도면들에 대하여 이하에서 논의된다.
대표적인 구성 가능한 라디오 모듈(EXEMPLARY CONFIGURABLE RADIO MODULE)
도 2 는 무선 통신 환경 내에서 구현될 수 있는 대표적인 구성 가능한 라디오 모듈(configurable radio module)(200)의 블럭 다이어그램을 예시한다. 라디오 모듈(200)은 프로토콜 펌프 모듈(230) 및 제어 채널 모듈(240)를 포함하고 그리고 구성 가능한 라디오 모듈(114)의 대표적인 실시예를 나타낼 수 있다. 라디오 모듈은 관련 기술 분야의 통상의 기술자들에 의해 이해될 것처럼 무선 신호 송신을 필요할 때 신호 프로세싱을 추가로 제공하기 위해서 다양한 다른 물리 계층 디바이스들(예, 증폭기들, 믹서들, 필터들, 디지털/아날로그 컨버터들 등)을 포함할 수 있다.
구성 가능한 라디오 모듈(200)에 관한 이하의 설명은 라디오 모듈(200)이 무선 통신 환경(100)으로 통신을 위하여 기적대역 모듈(116)로부터 정보를 수신하는 다운스트림(downstream) 통신 방향에 관하여 제공될 것이다.그러나, 이하의 기능들은 라디오 모듈(200)이 통신 환경(100)으로부터 수신된 정보를 기저대역 프로세서(116)에 제공하는 업스트림 통신 방향에서의 동작을 위해서 역 순서(reverse order)로 유사하게 수행될 수 있다는 것을 관련 기술 분야(들)에서 통상의 기술자들은 용이하게 인식할 것이다.
라디오 모듈(200)은 데이터 버스(245)를 통하여 서로와 통신할 수 있는 제어기 모듈(250) 및 메모리 모듈 (260)를 포함한다. 메모리 모듈(250)은 라디오 모듈(200)의 엔드 유저에 의해 프로그램 될 수 있는 다양한 동작상의 구성들, 전용 통신 및 프로세싱 기법들을 구현하기 위해서 제어기 모듈(250)이 라디오 모듈(200)의 다양한 컴포넌트들을 제어하는 것을 허용하는 이런 명령어들을 포함하는,을 저장하도록 구성될 수 있다. 제어기 모듈(250)은 이런 프로그램된 통신 및 프로세싱 기법들을 구현하기 위해서 라디오 모듈(200)의 하나 또는 그 이상의 엘리먼트(element)들을 제어하는 것이 가능할 수 있다.
라디오 모듈(200)은 기적대역 모듈(116)로/로부터 데이터를 발송하고 수신하도록 구성된 통신 인터페이스(210)를 포함한다. 통신 인터페이스(210)은 인커밍(incoming)/ 아웃고잉(outgoing) 신호들을 적절한 통신 포맷들로 변환하기 위해서 하나 또는 그 이상의 SERDES(serializer/deserializers)와 같은, 필요한 기능성을 포함할 수 있다. 기적대역 모듈(116)로부터 신호들 수신한 때, 통신 인터페이스(210)는 CPRI 프레이머 모듈(220)로 수신된 정보를 포워딩한다.
CPRI 프레이머 모듈(220)은 수신된 데이터 스트림내에서부터 CPRI 기본 프레임들을 식별하고 그리고 결과의 기본 프레임 데이터 스트림을 프로토콜 펌프 모듈(230)과 제어 채널 모듈(240)의 각각으로 포워딩한다. 프로토콜 펌프 모듈(230)은 기본 프레임 데이터 스트림으로부터 동위상(in-phase)(I) 및 직교(quadrature)(Q) 신호 정보를 추출하고 그리고 디지털 업 컨버젼(up-conversion), 디지털 다운 컨버젼(down-conversion)과 같은 추가 프로세싱 및/또는 무선 통신 환경(100)으로의 송신을 위해서 추출된 I/Q 정보를 I/Q 버스(235)로 포워딩한다. 제어 채널 모듈(240)은 기본 프레임 데이터 스트림으로부터 제어 채널 정보를 추출하고 그리고 이 정보를 데이터 버스(245)로 포워딩한다. 그런 다음 추출된 제어 채널 정보는 제어기 모듈(250)에 의해 프로세스 될 수 있고 및/또는 거기서 도출된 정보는 메모리 모듈(260)에 저장될 수 있다.
1. 프로그램 가능한 프레임 길이(Programmable Frame Length)
기적대역 모듈(116)와 통신할 때, CPRI 표준은 몇 개의 표준 라인 레이트들 및 프레임 길이들을 결정(dictate)한다.
라인 레이트(Mbps) 프레임 길이(바이트)
614.4 16
1228.8 32
2457.6 64
3072.0 80
4915.2 128
6144.0 160
9830.4 256
그러나, 많은 전용 시스템들은 이 표준화된 값들의 리스트(list) 밖에 해당하는 라인 레이트들 및 프레임 길이들을 채용한다. 따라서, 구성 가능한 라디오 모듈(200)의 CPRI 프레이머 모듈(220)은 비표준의 라인 레이트들/프레임 길이들을 구현하기 위해서 프로그램 될 수 있다. 이것은 CPRI 프레이머 모듈(220) 내의 하나 또는 그 이상의 데이터 레지스터들을 설정함으로써 또는 메모리 모듈(260)에 저장된 정보에 따라서 CPRI 프레이머 모듈(220)를 제어하는 제어기 모듈(250)에 의해서 수행될 수 있다.
프로그램된 라인 레이트/프레임 길이를 사용하여, CPRI 프레이머 모듈(220)은 기적대역 모듈(116)로부터 수신된 정보를 수용하는 CPRI 기본 프레임들의 스트림을 생성하고 그런 다음 그것은 추가 프로세싱을 위해서 프로토콜 펌프(230) 및 제어 채널 모듈(240)으로 포워딩한다.
2. 프로토콜 펌프 모듈(Protocol Pump Module)
도 3 는 구성 가능한 라디오 모듈(200) 내에서 구현될 수 있는 대표적인 프로토콜 펌프 모듈(protocol pump module)(300)의 블럭 다이어그램을 예시한다. 프로토콜 펌프 모듈(300)은 비트 펌프 모듈(310) 및 프로토콜 프레이머 모듈(320)을 포함하고 그리고 프로토콜 펌프 모듈(230)의 대표적인 실시예를 나타낼 수 있다. 도 4 는 대표적인 컨테이너 프레임 구성(construction)/절개(dissection)를 예시하고, 프로토콜 펌프 모듈(300)의 기능성을 설명하는데 사용될 것이다.
프로토콜 펌프 모듈(300)은 CPRI 프레이머 모듈(220)로부터 CPRI 기본 프레임들(410)의 스트림을 수신한다. CPRI 기본 프레임 스트림(410)은 복수개의 CPRI 기본 프레임들(412)을 포함한다. 비트 펌프 모듈(310)은 사실상의 데이터스트림(virtual datastream)을 생성하기 위해서 인접한 다수의 비트들을 CPRI 기준 프레임들(412)로부터 추출한다. 통상적으로, 이 인접한 다수의 비트들은 CPRI 기본 프레임 표준들에 의해 위치(location) 및 길이(length) 둘 모두 미리 정의된다. 그러나, 비트 펌프 모듈(310)은 엔드 유저의 설계 의도(design intention)들에 따라서 프로그램 될 수 있고, 그것은 상당한 맞춤화(customization)를 제공한다.
예를 들어, 통상의 시스템에서, 비트 펌프는 각 CPRI 기본 프레임의 비트 32에서 시작하는 12 인접 비트들을 추출하는 것이 필요로 될 수 있고, 그것은 확실히 맞춤화 및/또는 개인화를 허용하지 않고 그리고 결과적으로 전용의 칩을 만드는 것을 지원하지 않는다. 비트 펌프 모듈(310)이 프로그램 가능하도록 허용함으로써, CPRI 기본 프레임들은 사실상 임의의 방식으로 구성될 수 있고 이들 기본 프레임들 내의 비트 레이아웃(bit layout)들은 맞춤화될 수 있다. 예를 들어, 비트 펌프 모듈(310)은 길이 뿐만 아니라 개시 비트에 대해 프로그램 될 수 있다. 그런 다음 비트 펌프 모듈(310)은 개시 비트(starting bit)에서 시작하는 길이가 동일한 각 기본 프레임(412)의 인접한 다수의 비트들을 추출할 것이다.
비트 펌프 모듈(310)이 CPRI 기본 프레임들(412)로부터 지정된 비트 시퀀스들(415)을 추출하고, 비트 펌프 모듈(310)은 추출된 비트 시퀀스들(415)을 프로토콜 프레이머 모듈(320)로 포워딩한다. 프로토콜 프레이머 모듈(320)은 비트 펌프 모듈(310)로부터 고정된 대역폭 데이터 스트림을 수신하고 그리고 데이터 스트림I/Q로부터 I/Q 버스(235)로 공급될 샘플 데이터를 추출한다.
A. 단순 추출(Simple Extraction)
CPRI 표준은 3.84 MHz로 CPRI 기본 프레임 레이트의 주파수를 정의한다. 현재 사용중인 몇 가지 통신 기법들은 그 주파수의 어떤 정수 배수(mutiple)를 사용하고 그것은 I/Q 샘플들의 추출을 비교적 간단하게 한다.
간단한 예에서, 통신 기법은 CPRI 기본 프레임들(412)의 각각에 하나의 I/Q 샘플이 있는 것을 의미하는 3.84 MHz를 사용할 수 있다. 만약 각 샘플이 16 비트들의 데이터로 구성되면, 프로토콜 프레이머 모듈(320)은 각 CPRI 기본 프레임(412)으로부터 단지 32비트들의 데이터(I 샘플에 대하여 16 그리고 Q 샘플에 대하여 16)를 수신하고 그리고 이들 비트들은 I/Q 버스(235)로 포워딩한다. 다른 예에서, 3.84 MHz의 두 배의 CPRI 표준 주파수를 사용하는 통신 기법은 각 CPRI 기본 프레임(412)에서 두 개의 I/Q 샘플들을 가질 것이다. 이 경우에서, 프로토콜 프레이머 모듈(320)은 포워딩하기 위해 64비트(2 I 샘플들 및 2Q 샘플들의 비트들에 상응하는)들의 정보를 수신한다. 또한 이 간단한 경우에서, 샘플 사이즈는 프로그램 가능할 수 있다. 예를 들어, 비록 기본 프레임 당 두개의 샘플들이 존재할 수 있지만, 유저는 샘플들을 16이 아닌 특정 비트들의 수로 구성할 수 있다.
B. 컨테이너 프레임(Container Frame)
그러나, 많은 경우들에서, 사용되고 있는 통신 기법은 CPRI 표준(예, WIMAX, CDMA, GSM, 등)에 의해 정의된 3.84 MHz의 정수 배수인 간단한 레이트를 사용하지 않을 것이다.통신 기법의 주파수가 3.84MHz의 정수 배수가 아닐 때, 통신 기법의 샘플링 레이트는 각 CPRI 기본 프레임(412)에서 I/Q 샘플들의 정수 숫자들이 아닐 것이다.상이한 주파수들을 만족시키기 위해서, 프로토콜 프레이머 모듈(320)은 다음과 같은 컨테이너 프레임(420)을 생성한다.
프로토콜 프레이머 모듈(320)이 I 및 Q 샘플들의 정수 배수를 프로세스하는 것을 보장하기 위해서, 프로토콜 프레이머 모듈(320)은 통신 기법의 샘플 레이트 및 CPRI 표준의 샘플 레이트의 최소 공배수(least common multiple) Nsample를 계산하거나 또는 수신한다. 이 최소 공배수 Nsample은 예를 들어 50,000- 60,000의 규모로 클 수 있다. 해당 최소 공배수Nsample은 컨테이너 프레임(420), 다수의 CPRI 기본 프레임들(412)을 넣는,의 길이에 해당한다. 예를 들어, 최소 공배수는 다음과 같이 계산될 수 있다:
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
여기서, TCPRI는 CPRI 샘플링 주기이고, Tprotocol은 프로토콜 샘플링 주기이고, TLCM은 이들 주기들의 최소 공배수이다.
컨테이너 프레임(420)의 길이가 결정되었기 때문에, 프로토콜 프레이머 모듈(320)은 얼마나 많은 통신 기법 샘플들이 컨테이너 프레임(420)내에 맞을 것인지를 결정할 수 있고, 각 CPRI 기본 프레임들(412)로부터 비트 펌프 모듈(310)에 의해 추출될 필요가 있는 비트 시퀀스들(415) (Nbits_per_frame)의 사이즈를 결정하기 위해서 그 결과는 다시 기본 프레임들의 수로 나누어진다. 예를 들어, 프레임당 비트들의 수는 아래와 같이 계산될 수 있다:
Figure pat00005
Figure pat00006
Figure pat00007

여기서, Nbasic은 기본 프레임들의 수이고, 그리고 Nbits는 추출을 위해 계산된 비트들의 전체 수이다.
일 예에서, 상기 계산들이 수행된 후에, 프로토콜 프레이머 모듈(320)은 각 CPRI 기본 프레임(412)으로부터 1.8 비트들이 컨테이너 프레임(420)을 채우도록 요구된다. 프로토콜 프레이머 모듈(320)은 컨테이너 프레임에 부분 비트들을 할당할 수 없기 때문에, 프로토콜 프레이머 모듈(320)은 대신 CPRI 기본 프레임(412) 당 계산된 비트들의 수의 상한(ceiling)(예로서,[1.8]=2)을 할당한다. 결과적으로, 컨테이너 프레임(420)은 종종 통신 기법 프로토콜에 대하여 요구되는 비트들의 수보다 더 큰 사이즈를 가질 것이다.
이 추가 공간을 수용하기 위해서, 추출된 비트 시퀀스들(415)로부터 컨테이너 프레임(420)을 구성할 때 프로토콜 프레이머 모듈(320)은 스터핑 비트(stuffing bit)들을 추가한다. 다시 말해, 스터핑 비트들이
Figure pat00008
Figure pat00009
일 때 요구될 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 프로토콜 프레이머 모듈(320)은 추출된 비트 시퀀스들(415)로부터 구성된 복수개의 심벌들(440)을 북엔드(bookend)하는 리딩 스터핑 비트들(leading stuffing bits)(430) 및 트레일링 스터핑 비트들(trailing stuffing bits)(450)을 추가할 수 있다.추가하여, 각 심벌(440)내에서 복수개의 I/Q 샘플들(460)에 추가하여, 프로토콜 프레이머 모듈(320)은 필요로 되는 버퍼 공간을 최소화하는 것을 보조하고 그리고 시스템 지연을 줄이기 위해서 심벌 스터핑 비트들(470)을 또한 추가할 수 있다.
상기 구성들을 이용하는 것은 엔드 유저들에게 유효하게 이용가능한 맞춤화(customization)들을 제공한다. 예를 들어, 리딩 스터핑 비트들(430)의 양 및 트레일링 스터핑 비트들(450)의 양은 각각 정의될 수 있다. 추가하여, 스터핑 비트들은 기지국(110) 내의 다른 컴포넌트들에 의한 사용을 위한 "숨겨진(hidden)" 정보를 포함하도록 할 수 있다. 추가로, 컨테이너 프레임(420)내에 수용된 심벌들의 포맷들(440)이 맞춤화될 수 있다.
도 5 는 컨테이너 프레임(420) 내에 포함될 수 있는 심벌 (440)의 일 예제로서의 대표적인 심벌 (500)을 예시한다. 이용 가능한 맞춤화들의 일부로서, 유저는 블럭 사이즈, AxC 사이즈 및 심벌들의 각각을 보충(make up)하는 블럭 반복(block repetition) 뿐만 아니라 심벌 스터핑 비트들(510)의 사이즈를 정의할 수 있다.
CPRI 표준은 안테나캐리어들의 수로서 AxC를 정의한다(하나의 안테나캐리어는 하나의 안테나상에 하나의 캐리어를 위한 I/Q 데이터이다). 심벌 (500)은 그것이 제 1 안테나 캐리어 ch1 및 제 2 안테나 캐리어 ch2를 위해 지정된 데이터를 포함하는 사이즈 2의 AxC 그룹을 가진다. 블럭 사이즈는 안테나 캐리어들 중 하나에 대하여 지정된 인접한 샘플들의 수를 식별한다. 심벌 (500)은 2의 블럭 사이즈를 가지고 따라서 두개의 안테나 채널들의 각각에 대하여 두개의 인접한 샘플들의 블럭(예, chl[0] 및 chl[l], ch2[0] 및 ch2[1], 등)들을 수용한다. 마지막으로, 블럭 반복(block repetition)은 단일 채널에 대한 블럭들이 심벌 내에 수용되는 횟수를 정의하도록 구성될 수 있다. 심벌 (500)은 2와 같은 블럭 반복을 가지며 따라서 두개의 채널 1 블럭들 및 두개의 채널 2 블럭들을 포함한다(예, chl[0]/chl[l] 및 ch1[2]/ch1[3] 채널 1 블럭 등). 이런 식으로, 유저는 상당한 맞춤화가 이용 가능하다.
이런 식으로 컨테이너 프레임들을 모으는 것(assembling)은 상당한 장점들을 제공한다. 예를 들어, 앞에서 언급한 바와 같이, 심벌들의 각각에 스터핑 비트들을 배치하는 것은 요구되는 버퍼링 및 시스템 지연을 감소시킨다. 특별히, 발송을 위해 이용 가능한 패킷들이 있을 때만 정보를 발송할 수 있는 패킷 기반 통신과는 달리, CPRI는 송신을 위해 지정된 각 타임 슬롯 동안에 발송할 정보를 필요로 하는 시간 분할 다중화(time division multiplexing)를 채용한다. 결과적으로, 만약 스터핑 비트들이 컨테이너 프레임(420)의 시작단(beginning) 또는 말단(end)에서만 제공된다면, 지정된 타임 슬롯 동안에 정보 비트들이 실제로 존재하는 것을 보장하기 위해서 매우 큰 버퍼들이 충분히 큰 정보 비트들의 수를 저장 필요가 있을 것이다. 이것은 또한 상응하여 시스템 지연을 상승시킨다. 그러나 각 심벌에 스터핑 비트들을 추가함으로써, 스터핑 비트들은 컨테이너 프레임 전체에 분산될 수 있고, 그것이 실질적으로 필요로 되는 버퍼링의 양을 감소시킨다. 추가하여, 각 심벌 내에 다수의 캐리어들을 배치함으로써 이들 캐리어들은 심벌 스터핑 비트들을 공유할 수 있고, 이것이 또한 버퍼링을 추가로 감소시킨다.
3. 클럭 슬리핑(Clock Slipping)
일부 시나리오들에서, 특별히 통신 기법 주파수가 CPRI 표준 주파수의 정수 배수가 아닐 때 및/또는 샘플 스트림의 샘플 레이트 클럭이 CPRI 클럭과 동일한 기준(reference)에 고정(lock)되지 않을 때 클럭 슬리핑(clock slipping)이 일어날 수 있다. 구체적으로, 비록 컨테이너 프레임의 사이즈가 CPRI 및 통신 프로토콜의 예상되는 주파수들에 기반하여 미리 계산되었을 지라도, 실제 주파수들이 임의 상황들에서 그것들의 예상되는 값으로부터 벗어날 수 있고, 그것이 계산된 값들로부터 경계(boundary)들을 변경한다. CPRI는 TDM에서 동작하기 때문에, 슬리핑은 오버플로우(overflow)(예, 만약 통신 프로토콜이 더 빨리 운용되면) 또는 언더플로우(예, 만약 통신 프로토콜이 느리게 운용되면)가 일어나지 않는 것을 보장하기 위해서 기본적으로 무한대의 버퍼를 필요로 할 수 있기 때문에 슬리핑은 상당한 문제들을 야기할 수 있다.
클럭 슬리핑에 대응하고 그리고 버퍼링 조건(requirement)들을 줄이기 위해서, 프로토콜 프레이머 모듈(320) 은 특정 컨테이너 프레임(420)에 하나 또는 그 이상의 프레임들을 추가하거나 또는 그것으로부터 하나 또는 그 이상의 프레임들을 드랍(drop)할 수 있다. 편차(slippage)는 일반적으로 특정 컨테이너 프레임(420)으로부터 하나의 CPRI 프레임을 추가하거나 또는 드랍 함으로써 특별히 다수의 컨테이너 프레임들 중에서 수행될 때 수정될 수 있다는 것에 유의하여야 한다.
도 4에 관련하여, 클럭 슬리핑 보상의 예시가 제공된다. 만약 통신 기법(예, GSM)이 예상보다 더 느리게 운용되면, 프로토콜 프레이머 모듈(320)은 CPRI 기본 프레임 N의 비트들을 두배(twice) 포함함으로써 컨테이너 프레임(420)의 길이를 연장시킬 수 있다. 반대로, 만약 통신 기법이 예상보다 더 빨리 운용되면, 프로토콜 프레이머 모듈(320)은 CPRI 기본 프레임 N-1에서 컨테이너 프레임(420)을 종료시키고 그리고 다음 컨테이너 프레임을 빨리 시작함으로써 컨테이너 프레임(420)의 길이를 단축시킬 수 있다.
상기의 설명들은 구성 가능한 라디오 유닛(200)의 구성들에 관한 것으로, 적절한 컨테이너 프레임 절개(dissection)을 위해 기적대역 모듈(116)에 대하여 상이한 컨테이너 프레임들(420)의 사이즈들에서의 변화들을 식별하는 것이 필요하다. 일 실시예에서, 프로토콜 프레이머 모듈(320)은 스터핑 비트들의 일부(예, 리딩 스터핑 비트들(430))로서 기적대역 모듈(116)에 대한 명령(instruction)을 포함할 수 있다. 이 방식에서, 특정 컨테이너 프레임(420)의 수신 시에, 기적대역 모듈(116)은 해당하는 컨테이너 프레임이 연장되었는지 또는 단축되었는지를 결정하기 위해서 스터핑 비트들을 분석할 수 있다. 다른 실시예에서, 구성 가능한 라디오 유닛(200)은 프레임들이 추가된 지 또는 드랍(drop)된 지에 관해서 제어 채널상에서 명백하게 통신할 수 있다.
3. 제어 채널 모듈(Control Channel Module)
도 6 는 구성 가능한 라디오 모듈(200) 내에서 구현될 수 있는 대표적인 제어 채널 모듈(control channel module)(600)의 블럭 다이어그램을 예시한다. 제어 채널 모듈(600)은 비트 펌프 모듈(610), 복수개의 서브 채널 역다중화기들(620) 및 데이터의 상이한 타입들에 대하여 대응하는 복수개의 데이터 모듈들(630-650)를 포함하고, 제어 채널 모듈(240)의 대표적인 실시예를 나타낼 수 있다.
비트 펌프 모듈(610)은 프로토콜 펌프 모듈(300)의 비트 펌프 모듈(310)에 대하여 제 2 비트 펌프로서 동작하고 그리고 CPRI 프레이머 모듈(220)로부터 수신된 CPRI 기본 프레임들(412)의 각각으로부터 비트들의 제 2 그룹핑(grouping)을 추출한다. 비트 펌프 모듈(310)에서 처럼, 유저는 유저들 자신의 제어 채널 스펙(specification)에 따라서 CPRI 기본 프레임들(412)의 각각으로부터 비트들의 수 및 특정 위치를 추출하기 위해서 비트 펌프 모듈(610)을 프로그램 할 수 있다. 그런 다음 이들 추출된 비트들은 제어 채널 모듈(600)에 의해 제어 채널로서 프로세스된다.
CPRI 표준은 하이퍼 프레임 구성(Hyper Frame construct)을 이용하여 제어 채널 구조를 정의한다. 모든 CPRI 기본 프레임(412)는 하이퍼 프레임의 일부를 형성하는 컨트롤 워드(control word)를 수용한다. 비트 펌프 모듈(610)은 CPRI 기본 프레임들(412)의 각각으로부터 컨트롤 워드(control word)에 해당하는 비트들을 추출한다. CPRI 기본 프레임들(412)의 각각 내에 이들 컨트롤 워드들의 위치 및 길이는 유저에 의해 설정될 수 있고 그리고 비트 펌프 모듈(610)은 그에 따라서 컨트롤 워드에 해당하는 적절한 비트들을 추출하도록 구성될 수 있다.
도 7 은 제어 채널 모듈(600)에 의해 프로세스 될 수 있는 대표적인 제어 채널 프레임(control channel frame)을 예시하고 그것은 대표적인 하이퍼 프레임을 나타낼 수 있다. 도 7에 도시된 바와 같이, 제어 채널 프레임은 전형적으로 64 로우들(rows) x 4 컬럼들(columns)의 치수들을 갖는 256 컨트롤 워드들의 어레이를 포함한다. 그러나, 제어 채널 프레임의 치수는 유저들의 구성의 일부로서 256과 다른 값으로 개조되고 그리고 또한 설정될 수 있다는 것에 유의하여야 한다. 어레이는 CPRI 기본 프레임들(412)로부터 추출된 컨트롤 워드들의 워드 길이에 동일한 깊이(depth)를 갖는다.
제어 채널 프레임에서, 제 1 컬럼은 비트 펌프 모듈(610)에 추출된 컨트롤 워드들 0-63를 포함하고, 제 2 컬럼은 다음 64 워드들(워드들 64-127)를 포함하고, 제 3 컬럼은 워드들 121-191를 포함하고, 그리고 제 4 컬럼은 워드들 192-255를 포함한다.
비록 일부 제어 정보의 위치들이 CPRI 표준에 의해 요구되지만, 상이한 제어 정보의 몇 개의 다른 단편(piece)들의 위치(location)들은 제어 채널 프레임 내에서 정의될 수 있다. 예를 들어, 컨트롤 워드들 19-60은 유저에 의해 이더넷 제어 정보를 위해서 지정될 수 있다. 컨트롤 워드들이 대응하는 CPRI 기본 프레임들(412)로부터 추출될 때, 서브 채널 역다중화기(620)는 이들 컨트롤 워드들을 그것들의 지정된 목적지(destination)들로 향하게 한다. 위의 예제에서, 서브 채널 역다중화기(620a)는 컨트롤 워드들 19-60을 추가 프로세싱을 위하여 이더넷 데이터 모듈 (630)으로 라우팅한다. 유사한 서브 채널 역다중화기들(620b 및 620c)은 각각 HDLC 데이터 및 Raw 데이터에 대응하는 컨트롤 워드들을 HDLC 데이터 모듈 (640) 그리고 Raw 데이터 모듈 (650)로 라우팅한다.
서브 채널 역다중화기들(620a-620c)은 모든 인커밍 컨트롤 워드들을 그것들의 지정된 목적지들로 라우팅하는 단일의 역다중화기를 설치할 수 있다는 것에 유의하여야 한다. 원하는 바에 따라서 제어 데이터 다른 타입들을 프로세싱하는 데이터 모듈들의 더 많은 타입들 또는 더 작은 데이터 모듈들이 있을 수 있다는 것에 또한 유의하여야 한다.
다양한 제어 채널 정보의 위치들이 고유하게 구성되는 것을 허용함으로써, 상당한 맞춤화가 구성 가능한 라디오 모듈(200)의 엔드 유저에게 제공될 수 있다.
역방향 통신(REVERSE COMMUNICATION)
앞에서 언급된 것처럼, 상기의 논의는 다운스트림 통신, CPRI 신호들이 기적대역 모듈(116)로부터 구성 가능한 수신기 모듈(114)에 의해 수신되는,에 관하여 제공된다. 그러나, 구성 가능한 라디오 모듈(300)은 기적대역 모듈(116)로 정보를 발송하기 위해서 위에서 논의된 것들에 유사한 프로세스(그러나 반대로)들을 수행할 수 있다.
예를 들어, 도 4에 도시된 것에서 실질적으로 반대 방식으로 프로토콜 펌프 모듈(230)은 I/Q 버스 (235)로부터 I/Q 데이터를 수신할 수 있고 그리고 수신된 I/Q 데이터의 상이한 채널들로부터 컨테이너 프레임을 생성할 수 있다.그런 다음 컨테이너 프레임(420)은 CPRI 기본 프레임 스트림 (410)을 생성하기 위해서 CPRI 프레이머 모듈(220)로 제공될 수 있다.
유사하게, 제어 채널 모듈(240)은 데이터 버스(245) 및/또는 다양한 데이터 모듈들(630-650)로부터 정보를 수신할 수 있고 그리고 거기로부터 제어 채널 프레임을 재구성할 수 있다. 그런 다음 제어 채널 프레임은 CPRI 기본 프레임 스트림 (410)을 생성하기 위해서 CPRI 프레이머 모듈(220)로 공급될 수 있다.
프로토콜 펌프 모듈(230) 및 제어 채널 모듈(240)로부터 필요한 정보를 수신하면, CPRI 프레이머 모듈(220) 은 기적대역 모듈(116)로의 송신을 위한 CPRI 기본 프레임 스트림(410)을 생성할 수 있다. 기적대역 모듈(116)은 CPRI 기본 프레임 스트림(410)을 적절하게 수신, 절개, 그리고 프로세스하기 위해서 구성 가능한 수신기 모듈 (114)의 구성과 유사한 구성을 가질 수 있다. 이 방식에서, 전용 CPRI 통신이 구성 가능한 수신기 모듈 (114) 및 기적대역 모듈(116) 둘 모두에서 업스트림 및 다운스트림 방향에서 수행될 수 있다.
CPRI 정보 판독의 대표적인 방법(EXEMPLARY METHOD OF DECIPHERING CPRI INFORMATION)
도 8 은 라디오 모듈에서의 CPRI 신호로부터 신호 및 제어 데이터를 추출하기 위한 대표적인 방법을 예시한다. 방법에서, CPRI 기본 프레임 스트림은 라디오 모듈에 의해 수신된다(810). 라디오 모듈은 현재 통신 기법의 주파수 및 3.84 MHz의 CPRI 주파수사이의 최소 공배수(least common multiple)를 계산한다(820). 그런 다음 라디오 모듈은 계산된 최소 공배수에 기반하여 많은 리딩 스터핑 비트들을 포함하는 컨테이너 프레임을 생성한다(830). 이들 스터핑 비트들은 명령 및/또는 다른 신호들을 포함하여 생성될 수 있다는 것에 유의하여야 한다.
최소 공배수로부터, 라디오 모듈은 CPRI 기본 프레임들의 각각으로부터 얼마나 많은 비트들이 추출되어야만 하는지를 결정할 수 있고 그리고 연속적인 CPRI 기본 프레임들의 각각으로부터 이 숫자와 같은 비트들의 인접한 그룹을 추출할 수 있다(840). 이들 비트들을 이용하여, 라디오 모듈은 컨테이너 프레임 내에 I 및 Q 정보의 심벌들을 형성한다(850). 각 심벌은 하나 또는 그 이상의 채널들에 대하여 I/Q 데이터를 포함할 수 있고, 심벌 스터핑 비트들을 포함할 수 있다. 일단 컨테이너 프레임이 추출된 비트들로 채워지면, 트레일링 스터핑 비트들이 컨테이너 프레임을 완성하기 위해서 부가된다(860). 그런 다음 이 컨테이너 프레임이 송신을 위해 버퍼링 된다(870).
상기에서와 같이 동시에, 제어 채널 정보에 해당하는 인접한 비트들의 제 2 그룹이 CPRI 기본 프레임 스트림의 CPRI 기본 프레임들의 각각으로부터 추출될 수 있다. 이들 추출된 비트들은 제어 채널 프레임에 해당될 수 있다. 제어 채널 프레임 내에서의 다양한 데이터가 특정 위치에 구성됨으로써, 이 데이터는 추가 프로세싱을 위하여 대응하는 지정된 목적지들로 제어 정보의 다양한 단편들을 제공하기 위해서 라디오 모듈에 의해 역다중화될 수 있다(890).
상기의 방법은 추가적으로 또는 대안적으로 상기에서 논의된 구성 가능한 라디오 모듈(300)의 임의 기능성들 뿐만 아니라 그것의 임의 개조들을 포함할 수 있는 것을 관련 기술분야(들)에서의 숙련된 기술자들은 인식할 것이다. 추가로, 대표적인 방법에 대한 위에서의 설명은 구성 가능한 라디오 모듈(300)의 방법 또는 설명에 한정하여 해석되지 않아야 한다.
클럭 슬리핑(clock slipping) 보상의 대표적인 방법(EXEMPLARY METHOD OF COMPENSATING FOR CLOCK SLIPPING)
도 9 는 라디오 모듈에서 클럭 슬리핑(clock slipping)을 보상하기 위한 대표적인 방법을 예시한다. 상기에서 논의된 바와 같이, 통신 기법 클럭 및/또는 CPRI 클럭이 서로 벗어나는 몇 개의 시나리오들이 있을 수 있다. 이런 환경들에서, CPRI 및 통신 기법들의 실제 클럭 속도들이 예상되는 값들에 비교된다(900).
만약 비교가 오버플로우 시나리오를 나타내면(예, 통신 기법 클럭이 예상되는 것보다 더 느리게 운용되거나 및/또는 CPRI 클럭이 예상되는 것보다 더 빠르게 운용되거나)(910Y), 컨테이너 프레임의 길이는 하나 또는 그 이상의 기본 프레임들에 의해서 증가될 수 있다(920). 반면에(910N) 만약 비교가 언더플로우 시나리오를 나타내면(예, 통신 기법 클럭이 예상되는 것보다 더 빠르게 운용되거나 및/또는 CPRI 클럭이 예상되는 것보다 더 느리게 운용되거나)(930Y), 컨테이너 프레임의 길이는 하나 또는 그 이상의 기본 프레임들에 의해서 감소될 수 있다(940).
일단 컨테이너 프레임 길이가 조정되었거나 또는 비교가 오버플로우 또는 언더플로우 시나리오가 나타나지 않으면(930N), 예상되는 값과 실제 값의 주파수가 클럭 슬리핑을 지속적으로 모니터하기 위해서 다시 비교된다(900).
상기의 방법은 추가적으로 또는 대안적으로 상기에서 논의된 구성 가능한 라디오 모듈(300)의 임의 기능성들 뿐만 아니라 그것의 임의 개조들을 포함할 수 있는 것을 관련 기술분야(들)에서의 숙련된 기술자들은 인식할 것이다. 추가로, 대표적인 방법에 대한 위에서의 설명은 구성 가능한 라디오 모듈(300)의 방법 또는 설명에 한정하여 해석되지 않아야 한다.
결론(Conclusion)
요약 섹션(Abstract section)이 아니라 상세한 설명 섹션이 청구항들을 해석하는데 사용되는 의도인 것을 인식할 것이다. 요약 섹션은 본 발명의 모든 대표적인 실시예들이 아니라 하나 또는 그 이상의 실시예들을 개시할 수 있고 따라서, 어떤 방식으로든 본 발명 및 첨부된 청구항들을 한정하는 의도는 아니다.
본 발명은 기능 빌딩 블럭, 그것의 명시된 기능들 및 관계들의 구현예들을 예시하는, 들의 도움으로 상기에서 설명되었다. 이러한 기능 블록들의 경계들은 설명의 편의를 위해 명세서 내에서 임의로 정의되었다. 그것의 명시된 기능들 및 관계들이 적절하게 수행되는 한 대안적인 범위들이 정의될 수 있다.
형태와 세부사항에서의 다양한 변경들이 본 발명의 사상 및 범위로부터 벗어나지 않고 본 출원에서 행해질 수 있음은 관련 기술 분야(들)의 통상의 기술자들에게 명백해질 것이다. 따라서, 본 발명은 상기 설명된 대표적인 실시예들에 한정되지 않아야 하고 단지 다음의 청구항들 및 그것들의 등가물들에 의해서만 정의되어야 한다.

Claims (15)

  1. CPRI (common public radio interface) 표준을 통하여 기저대역 프로세서(baseband processor)로부터 정보를 수신할 수 있는 구성 가능한 라디오 유닛(configurable radio unit)에 있어서, 상기 라디오 유닛은
    상기 기저대역 프로세서로부터 수신된 상기 정보로부터, 유저 정의된(user-defined) 라인 레이트(line rate) 및 유저 정의된 프레임 길이(frame length) 중 적어도 하나에 기반하여 CPRI 기본 프레임(basic frame)들의 스트림(stream)을 생성하도록 구성된 CPRI 프레이머 모듈(CPRI framer module);
    직교 신호 정보(quadrature signal information)에 해당하는 상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 유저 정의된 인접한 비트들의 제 1 서브셋(subset)을 추출하도록 구성된 프로토콜 펌프 모듈(protocol pump module); 및
    제어 채널 정보(control channel information)에 해당하는 상기 CPRI 기본 프레임 스트림의 상기 연속적인 CPRI 기본 프레임들로부터 유저 정의된 인접한 비트들의 제 2 서브셋을 추출하도록 구성된 제어 채널 모듈(control channel module);를 포함하는, 구성 가능한 라디오 유닛.
  2. 청구항 1 에 있어서, 상기 CPRI 프레이머 모듈은 상기 CPRI 표준에 의해 정의된 표준 라인 레이트와 다른 상기 유저 정의된 라인 레이트에서 동작하도록 구성되고; 및
    상기 CPRI 프레이머 모듈은 상기 CPRI 표준에 의해 정의된 표준 프레임 길이와 다른 상기 유저 정의된 프레임 길이에서 동작하도록 구성되는, 구성 가능한 라디오 유닛.
  3. 청구항 1 또는 청구항 2 에 있어서, 상기 프로토콜 펌프 모듈은
    상기 유저 정의된 인접한 비트들의 제 1 서브셋을 추출하도록 구성된 비트 펌프 모듈(bit pump module); 및
    상기 추출된 인접한 비트들의 제 1 서브셋을 직교 데이터 신호의 동위상(in-phase) 및 직교 (quadrature) 샘플들로 구조화하도록 구성된 프로토콜 프레이머 모듈(protocol framer module);를 포함하는, 구성 가능한 라디오 유닛.
  4. 청구항 3 에 있어서, 상기 비트 펌프 모듈은 상기 유저 정의된 인접한 비트들의 제 1 서브셋을 정의하기 위해 개시 비트(starting bit) 및 길이로 프로그램 되도록 구성되고, 및
    상기 비트 펌프 모듈은 상기 CPRI 기본 프레임들의 각각으로부터 상기 프로그램된 길이와 같은 다수의 비트들을 가지며 그리고 상기 프로그램된 개시 비트에서 시작하는 상기 인접한 비트들의 제 1 서브셋을 추출하도록 구성되는, 구성 가능한 라디오 유닛.
  5. 청구항 4 에 있어서, 상기 비트 펌프 모듈은 연속적인 CPRI 기본 프레임들의 각각으로부터 상기 인접한 비트들의 제 1 서브셋을 추출함으로써, 일정한 대역폭의 직렬 데이터 스트림(serial data stream)을 생성하는, 구성 가능한 라디오 유닛.
  6. 청구항 3 내지 청구항 5 중 어느 하나의 청구항에 있어서, 상기 라디오 유닛이 상기 기본 프레임 스트림을 기본 프레임 레이트의 정수 배수인 샘플 레이트(sample rate)에서 동작하게 하는 통신 기법(communication scheme)을 채용한 때에는 상기 프로토콜 프레이머 모듈은 상기 비트 펌프 모듈이 상기 연속적인 CPRI 기본 프레임들의 각각으로부터 상기 동위상 및 상기 직교 샘플들의 정수 숫자를 추출하도록 구성되는, 구성 가능한 라디오 유닛.
  7. 청구항 6 에 있어서, 상기 라디오 유닛이 상기 기본 프레임 스트림을 상기 기본 프레임 레이트의 정수 배수가 아닌 샘플 레이트에서 동작하게 하는 통신 기법(communication scheme)을 채용한 때에는 상기 프로토콜 프레이머 모듈은 상기 비트 펌프 모듈에 추출된 상기 연속적인 비트들의 제 1 서브셋에 기반하여 상기 동위상 및 상기 직교 샘플들의 정수 배수(integer multiple)로 구조화하기 위한 컨테이너 프레임(container frame)을 생성하도록 구성되는, 구성 가능한 라디오 유닛.
  8. 청구항 1 내지 청구항 7 중 어느 하나의 청구항에 있어서, 상기 제어 채널 모듈은
    연속적인 CPRI 기본 프레임들로부터 사실상(virtual)의 제어 채널 프레임의 제어 채널 정보로서 상기 유저 정의된 인접한 비트들의 제 2 서브셋을 추출하도록 구성된 비트 펌프 모듈(bit pump module);
    상기 사실상의 제어 채널 프레임 내에 수용된 다양한 그룹들의 정보를 프로세스 하도록 구성된 복수개의 데이터 모듈들; 및
    상기 사실상의 제어 채널 프레임 내에 특정 그룹들의 정보 위치들로 프로그램 되고 그리고 상기 위치들이 상기 비트 펌프 모듈로부터 수신된 때 상기 특정 그룹들의 정보를 상기 복수개의 데이터 모듈 중에서 대응하는 것들로 보내도록 구성된 서브 채널 역다중화기(sub-channel demultiplexer)를 포함하는, 구성 가능한 라디오 유닛.
  9. CPRI (common public radio interface) 표준을 통하여 기저대역 프로세서(baseband processor)로부터 정보를 수신할 수 있고 그리고 상기 수신된 정보를 선택된 통신 기법(communication scheme)을 이용하는 무선 통신 환경으로 송신을 위해 프로세싱 할 수 있는 구성 가능한 라디오 유닛(configurable radio unit)에 있어서, 상기 라디오 유닛은
    상기 기저대역 프로세서로부터 수신된 상기 정보로부터, 표준 CPRI 기본 프레임 레이트를 갖는 CPRI 기본 프레임들의 스트림을 생성하도록 구성된 CPRI 프레이머 모듈(CPRI framer module); 및
    직교 신호 정보(quadrature signal information)를 나타내는 상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 인접한 비트들의 서브셋(subset)을 추출하도록 구성된 프로토콜 펌프 모듈(protocol pump module);
    상기 선택된 통신 기법은 상기 표준 CPRI 기본 프레임 레이트의 정수 배수(integer multiple)가 아닌 샘플 레이트를 채용하는, 구성 가능한 라디오 유닛.
  10. 샘플 레이트(sample rate)가 CPRI 기본 프레임 스트림의 상기 CPRI 기본 프레임 레이트의 정수 배수(integer multiple)와 다른 통신 기법(communication scheme)을 채용한 때 CPRI 기본 프레임 스트림내에 수용된 신호 데이터를 송신하기 위한 방법에 있어서, 상기 방법은
    상기 통신 기법 샘플 레이트 및 상기 CPRI 기본 프레임 레이트의 최소 공배수(least common multiple)를 계산하는 단계;
    상기 계산된 최소 공배수에 기반하여 컨테이너 프레임을 생성하는 단계;
    상기 CPRI 기본 프레임 스트림의 연속적인 CPRI 기본 프레임들로부터 비트들의 서브셋을 추출하는 단계;
    상기 추출된 비트들의 서브셋을 상기 컨테이너 프레임 내에 복수개의 동위상(in-phase)/직교(quadrature) 심벌들 안에 구조화(organizing)하는 단계; 및
    송신을 위해 상기 컨테이너 프레임(container frame)을 버퍼링하는 단계;를 포함하는, 방법.
  11. 청구항 10 에 있어서, 상기 추출된 비트들의 서브셋들을 상기 복수개의 동위상/직교 심벌들 안에 구조화하는 단계는 적어도 하나의 심벌 스터핑 비트(stuffing bit)를 각 동위상/직교 심벌 안에 배치하는 단계를 포함하고, 및
    상기 컨테이너 프레임을 생성하는 단계는 상기 복수개의 동위상/직교 심벌들을 북엔드(bookend)하는 상기 컨테이너 프레임의 시작단(beginning)에 복수개의 리딩 스터핑 비트들(leading stuffing bits) 및 상기 컨테이너 프레임의 말단(end)에 복수개의 트레일링 스터핑 비트들(trailing stuffing bits)을 배치하는 단계를 포함하는, 방법.
  12. 청구항 10 또는 청구항 11 에 있어서, 상기 추출된 비트들의 서브셋들을 상기 복수개의 동위상/직교 심벌들 안에 구조화하는 단계는 상기 복수개의 동위상/직교 심벌들의 각각에 제 1 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플 및 제 2 통신 채널에 대하여 지정된 적어도 하나의 데이터 샘플을 배치하는 단계를 포함하는, 방법.
  13. 청구항 10 내지 청구항 12의 어느 하나의 청구항에 있어서, 클럭 슬리핑(clock slipping)을 위해 상기 통신 기법에 연관된 클럭(clock) 및 상기 CPRI 기본 프레임 스트림에 연관된 클럭을 모니터링(monitoring)하는 단계; 및
    상기 클럭 슬리핑이 감지된 때 상기 클럭 슬리핑을 보상하는 단계;를 더 포함하는, 방법
  14. 청구항 13 에 있어서, 상기 통신 기법 클럭 중 적어도 하나가 예상되는 것보다 더 느리게 운용되고 그리고 상기 CPRI 클럭이 예상되는 것보다 더 빠르게 운용될 때 오버플로우(overflow) 시나리오이거나 또는 상기 통신 기법 클럭 중 적어도 하나가 예상되는 것보다 더 빨리 운용되고 그리고 상기 CPRI 클럭이 예상되는 것보다 더 느리게 운용될 때 언더플로우(underflow) 시나리오인 클럭 슬리핑 시나리오 결정하는 단계를 더 포함하는, 방법.
  15. 청구항 14에 있어서, 상기 클럭 슬리핑을 보상하는 단계는 오버플로우 시나리오 또는 언더플로우 시나리오가 감지되었는지에 의존하여 적어도 하나의 CPRI 기본 프레임의 사이즈에 의해 상기 컨테이너 프레임의 사이즈를 증가시키거나 또는 감소시키는 것을 포함하는, 방법.
KR20130031060A 2012-03-23 2013-03-22 구성 가능한 집적 라디오 프로세서 KR101509543B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261615017P 2012-03-23 2012-03-23
US61/615,017 2012-03-23
US13/526,237 US9125054B2 (en) 2012-03-23 2012-06-18 Configurable integrated radio processor
US13/526,237 2012-06-18

Publications (2)

Publication Number Publication Date
KR20130108194A true KR20130108194A (ko) 2013-10-02
KR101509543B1 KR101509543B1 (ko) 2015-04-07

Family

ID=47891356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130031060A KR101509543B1 (ko) 2012-03-23 2013-03-22 구성 가능한 집적 라디오 프로세서

Country Status (5)

Country Link
US (1) US9125054B2 (ko)
EP (1) EP2642779B1 (ko)
KR (1) KR101509543B1 (ko)
CN (1) CN103327654B (ko)
TW (1) TWI504218B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513416B1 (ko) * 2014-04-21 2015-04-22 주식회사 이노와이어리스 Cran에서 iq 데이터 처리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572527B2 (ja) * 2010-11-09 2014-08-13 パナソニック株式会社 通信処理装置及び通信処理方法
US9838217B2 (en) * 2012-06-20 2017-12-05 Telefonaktiebolaget Lm Ericsson (Publ) Encapsulating CPRI frames
US9143423B2 (en) 2013-07-09 2015-09-22 Analog Devices, Inc. JESD test sequencer generator
EP3028459A4 (en) 2013-07-29 2017-03-29 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9338824B2 (en) * 2014-02-03 2016-05-10 Verizon Patent And Licensing Inc. Mediation of information carried via a common public radio interface
US9743402B2 (en) * 2014-08-06 2017-08-22 Honeywell International Inc. Polymorphism and priority inversion to handle different types of life style and life safety traffic in wireless sensor network for a connected home
US11121785B2 (en) 2019-01-10 2021-09-14 Exfo Inc. Detection and tracking of interferers in a RF spectrum with multi-lane processing
US10735109B1 (en) 2019-01-11 2020-08-04 Exfo Inc. Automated analysis of RF spectrum
US11540234B2 (en) 2019-12-05 2022-12-27 Exfo Inc. Automated narrow peak interference severity estimation
CN114531215A (zh) * 2020-11-23 2022-05-24 深圳市中兴微电子技术有限公司 一种数据传输方法、装置、存储介质及电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557614A (en) * 1993-12-22 1996-09-17 Vlsi Technology, Inc. Method and apparatus for framing data in a digital transmission line
US5483538A (en) 1994-05-25 1996-01-09 The Grass Valley Group, Inc. Audio frame synchronization for embedded audio demultiplexers
US6292484B1 (en) * 1997-06-11 2001-09-18 Data Race, Inc. System and method for low overhead multiplexing of real-time and non-real-time data
US6124895A (en) * 1997-10-17 2000-09-26 Dolby Laboratories Licensing Corporation Frame-based audio coding with video/audio data synchronization by dynamic audio frame alignment
US8379736B2 (en) * 2003-05-30 2013-02-19 Intellectual Ventures Holding 73 Llc Ultra-wideband communication system and method
US8331377B2 (en) * 2004-05-05 2012-12-11 Qualcomm Incorporated Distributed forward link schedulers for multi-carrier communication systems
JP2007312185A (ja) 2006-05-19 2007-11-29 Nec Corp 無線基地局システム
US8237863B2 (en) * 2008-01-12 2012-08-07 Huaya Microelectronics Adaptive gain and offset control in a digital video decoder
JP5146037B2 (ja) * 2008-03-19 2013-02-20 富士通株式会社 無線制御装置、無線装置、および通信システム
US8005152B2 (en) 2008-05-21 2011-08-23 Samplify Systems, Inc. Compression of baseband signals in base transceiver systems
KR101674209B1 (ko) 2010-01-27 2016-11-08 삼성전자주식회사 디지털 장치와 rf 장치간에 이더넷 데이터를 송수신하는 방법 및 그 장치
JP5041035B2 (ja) 2010-06-04 2012-10-03 住友電気工業株式会社 無線装置及び無線基地局装置
US8185672B2 (en) 2011-01-14 2012-05-22 Texas Instruments Incorporated Transmission of data bursts on a constant data rate channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513416B1 (ko) * 2014-04-21 2015-04-22 주식회사 이노와이어리스 Cran에서 iq 데이터 처리 장치

Also Published As

Publication number Publication date
EP2642779B1 (en) 2019-05-08
EP2642779A3 (en) 2017-10-25
EP2642779A2 (en) 2013-09-25
US20130250865A1 (en) 2013-09-26
CN103327654B (zh) 2017-03-01
US9125054B2 (en) 2015-09-01
KR101509543B1 (ko) 2015-04-07
TWI504218B (zh) 2015-10-11
TW201340666A (zh) 2013-10-01
CN103327654A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
KR101509543B1 (ko) 구성 가능한 집적 라디오 프로세서
CN112583553B (zh) 信号传输方法及装置
Patel et al. Comparative Study of 2G, 3G and 4G
CN101444056B (zh) 通用陆地无线电接入的可变反馈
US7398106B2 (en) Dynamic readjustment of power
US8036156B2 (en) Dynamic reconfiguration of resources through page headers
US20140185601A1 (en) Radio Over Ethernet for Radio Access Network and Cloud-RAN
CN105939186B (zh) 无线通信中早期位的使用
KR20170141659A (ko) 다중 사용자 무선 통신 장치, 시스템 및 방법
CN102763467B (zh) 用于比例缩放无线通信中信号的发射功率的方法和装置
CN103458534A (zh) 用于提供并发服务的方法和设备
CN108811074B (zh) 信息传输方法及装置
CN111066254A (zh) 用于双连接的rffe
WO2020259336A1 (zh) 准共站址信息指示方法、设备和系统
CN109716797A (zh) 信道状态信息参考信号发送方法与接收方法及设备
CN109804589A (zh) 将分配给扩展循环前缀符号的时隙与分配给普通循环前缀符号的时隙对齐
WO2014139562A1 (en) Scalable bandwidth design for ofdm
WO2018171689A1 (zh) 一种信息传输方法及通信设备
CN102577534B (zh) 用于比例缩放无线通信中信号的发射功率的方法和装置
CN104509039A (zh) 用于在多个通信信道之间共享串行通信端口的系统和方法
US9363072B2 (en) Computing system with synchronization mechanism and method of operation thereof
WO2018053801A1 (zh) 一种资源映射方法、发送端以及接收端
US20060227805A1 (en) Buffers handling multiple protocols
US9497701B2 (en) Method, apparatus and computer program
US10582414B2 (en) Method and system for processing lower NFFT LTE rates over CPRI link

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee