KR20130079871A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130079871A
KR20130079871A KR1020120000620A KR20120000620A KR20130079871A KR 20130079871 A KR20130079871 A KR 20130079871A KR 1020120000620 A KR1020120000620 A KR 1020120000620A KR 20120000620 A KR20120000620 A KR 20120000620A KR 20130079871 A KR20130079871 A KR 20130079871A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
void
semiconductor layer
light
Prior art date
Application number
KR1020120000620A
Other languages
English (en)
Inventor
김종국
정종필
황정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120000620A priority Critical patent/KR20130079871A/ko
Publication of KR20130079871A publication Critical patent/KR20130079871A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 및 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;을 포함하며, 상기 기판과 상기 발광구조물 사이에 보이드(viod)를 포함하는 질화물 반도체층이 위치하며, 상기 발광구조물과 대향하는 상기 기판의 면 상에 광추출 패턴을 포함할 수 있다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의한 질화물 반도체 발광소자는 이종기판인 사파이어 기판 위에 유기 화학적으로 증착된 질화물 반도체층을 포함한다.
질화물 반도체 발광소자는 전극층의 위치에 따라 수평형 타입(Lateral Type)과 수직형 타입(Vertical type)으로 구분할 수 있다.
종래기술에 의한 수평형(Lateral) 발광소자는 PSS(Patterned Sapphire Substrate)를 구비하는 사파이어 기판 위에 GaN 에피층을 성장한 후 메사(MESA) 구조를 통해 각각 p 전극, n 전극을 형성한다.
종래기술에 의한 수평형 발광소자에서 발광하는 빛의 분포는 GaN 윗면으로 나오는 빛이 약 30%이고 사파이어 기판 밑으로 나오는 빛이 약 70%로 거의 많은 부분의 빛이 기판 밑면으로 특정한 각(angle)을 가지고 나오게 된다.
이는 사파이어 기판과 공기(air) 간의 굴절률 차이로 인한 전반사가 발생하여 생기는 현상으로 PSS(Patterned Sapphire Substrate)가 존재하더라도 임계각을 벗어난 빛은 많은 부분 밖으로 빠져나올 수 없음을 의미한다.
또한, 종래기술에 의하면 광방출 중 PSS 및 칩 측면 쪽으로 방출시 긴 방출경로로 인해 빛이 흡수, 산란되어 소실되는 광(photon)이 발생한다.
실시예는 광효율이 증대된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 기판; 및 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;을 포함하며, 상기 기판과 상기 발광구조물 사이에 보이드(viod)를 포함하는 질화물 반도체층이 위치하며, 상기 발광구조물과 대향하는 상기 기판의 면 상에 광추출 패턴을 포함할 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면 광반사 및 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2a는 실시예에 따른 발광소자의 부분 확대도.
도 2b는 실시예에 따른 발광소자의 보이드의 사시도.
도 3은 실시예에 따른 발광소자의 사진 예시도.
도 4 내지 도 7은 실시예에 따른 발광소자의 제조방법의 공정예시도.
도 8은 실시예에 따른 발광소자 패키지의 단면도.
도 9는 실시예에 따른 조명 유닛의 사시도.
도 10은 실시예에 따른 백라이트 유닛의 사시도.
실시 예의 설명에 있어서, 각 층상부영역(Vb)막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 실시예에 따른 발광소자(100)의 단면도이고, 도 2a는 실시예에 따른 발광소자의 부분(A) 확대도이며, 도 3은 실시예에 따른 발광소자의 사진 예시도이다.
실시예에 따른 발광소자(100)는 기판(105)과, 상기 기판(105) 상에 보이드(void)(V)를 포함하는 질화물 반도체층(107)과, 상기 질화물 반도체층(107) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114) 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함한다.
실시예는 광효율이 증대된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
이를 위해, 실시예는 에피구조 내에 보이드를 형성시켜 광반사 및 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
예를 들어, 실시예는 상기 보이드(V)의 하부영역(Va)은 밑면이 평평(flat)하지 않을 수 있다.
종래기술 중 보이드를 프리즘 형태로 만드는 것이 있는데, 이는 바닥이 평탄하다. 또한, 종래기술에서 ELOG(Epitaxial Leteral Overgrowth)라는 선택적 성장(selective growth)의 경우에 발생하는 보이드의 경우 바닥이 평탄하다. 이러한 이유는 보이드를 형성시키기 위해 성장을 멈추고 에피를 외부로 꺼낸 후 외부에서 평탄한 에피면 위에 패펀을 형성시켰기 때문이다.
반면, 실시예에 따른 발광소자는 에피 성장 중에 직접 보이드를 형성시키고 메꾸기 때문에 밑면 형상이 플랫(flat)하지 않다. 즉, 보이드(V)가 시드(seed)로 만들어져 커지고, 성장조건을 바꾸면서 다시 메꾸어지는 것이다. 실시예에 의하면 성장구조뿐 아니라 성장비용도 줄일 수 있고, 외부로 꺼내어 패턴을 만들면서 생길 수 있는 불량발생 문제점도 줄일 수 있다.
또한, 실시예에서 상기 보이드(V)는 수직 단면이 하부영역(Va) 및 상부영역(Vb)을 구비하고 상기 상부영역(Vb)은 소정의 각(angle)을 구비할 수 있다. 상기 상부 영역(Va)은 상측으로 모서리를 구비할 수 있다.
예를 들어, 상기 보이드의 상부영역(Vb)의 경사면은 상기 하부영역(Va)의 경사면과 소정의 각(angle)을 구비할 수 있다.
또한, 도 2b와 같이 실시예에서 상기 질화물 반도체층(107)에 포함되는 상기 보이드(void)의 수평단면은 육각형일 수 있다.
또한, 상기 질화물 반도체층(107)에 포함되는 상기 보이드(void)(V)의 수직단면은 다이아몬드 형상일 수 있으나 이에 한정되는 것은 아니다.
종래 기술에서 보이드를 형성하기 위해 소정의 패턴을 만들어 선택성장(selective growth)을 하는 경우 각(angle)을 갖기보다는 대부분 곧바로 패턴을 메꾸는 방식을 사용한다.
반면, 실시예는 성장모드를 그대로 유지하여 상업적으로 유효하게 요구되는 우수한 결정성을 가질 수 있도록 할 수 있으며, 그러한 성장모드에서 보이드의 상부영역(Va)이 소정의 각(angle)을 갖을 수 있다.
또한, 실시예에서 상기 보이드(V)의 수평단면의 지름(D2)은 약 1 ㎛ 내지 약 5 ㎛의 크기를 가질 수 있다. 상기 보이드(V)의 크기는 수평크기 일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 보이드(V)의 크기가 1 ㎛ 미만으로 너무 작을 경우 450nm 파장의 빛에서 산란을 효과적으로 만들기 어렵고, 5 ㎛ 초과의 큰 보이드는 결정성을 우수하게 유지하기 어렵다. 이에 따라 현실적으로 사용가능한 적절한 보이드의 크기는 약 1 ㎛ 내지 약 5 ㎛의 크기를 가질 수 있다. 종래기술에서 보이드의 수평크기는 약 0.4㎛ 이하인 반면 실시예에서의 보이드는 약 1 ㎛ 내지 약 5 ㎛의 크기를 가짐으로써 광산란을 통해 광추출 효율이 현저히 개선될 수 있다.
또한, 실시예에서 상기 보이드(V)는 상기 활성층(114)으로부터 상기 기판(105)까지의 수직두께(D3)를 기준으로 중간영역 이하의 상기 질화물 반도체층(107)에 형성될 수 있다.
예를 들어, 상기 보이드(V)와 활성층(114) 사이의 거리가 상기 보이드(V)와 상기 기판(105) 사이의 거리와 같거나 큰 상기 질화물 반도층(107)에 위치할 수 있다.
한편, 보이드를 외부에서 형성시키는 종래기술은 어느 부분이건 성장을 멈추고 패턴을 만들어 보이드를 형성시키고 재성장하면 되기 때문에 종래기술에서 보이드 위치의 제한이 있다고 보기는 어렵다.
반면, 실시예에 따른 발광소자에서는 보이드(V)를 상기 제1 도전형 반도체층(112)의 수직두께를 기준으로 중간영역 이하의 제1 도전형 반도체층(112) 영역에 형성시킴으로써 보이드 형성시 발생하는 결정결함 문제를 충분히 회복시켜서 상업적으로 유효한 품질이 만들어질 수 있다.
또한, 실시예에 의하면 상기 보이드(V)는 상기 활성층(114)으로 부터 상기 기판(105) 방향으로 이격된 거리(D1)가 약 1 ㎛ 이상 이격되어 배치될 수 있다.
이를 통해, 실시예에서 보이드(V) 형성시 발생하는 결정결함 문제를 충분히 회복시켜서 상업적으로 유효한 품질이 만들어질 수 있다.
실시예에 따른 발광소자에 의하면 에피구조 내에 보이드(void)를 형성시켜 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
VF3(20mA) Vbr(-10μA) IR(-5V) WD(nm) IV(chip)
Ref 3.01 12.9 0.06 446.8 120.3
실시예 3.03 13.5 0.06 446.9 124.7
표 1은 종래기술(Ref)에 비해 광추출 개선예시 데이터이다.
예를 들어, 실시예에 의하면 종래기술에 비해 에피구조 내에 보이드(void)를 형성시켜 광산란을 통한 광추출 개선으로, 약 4%의 광도향상을 얻을 수 있다.
도 1에서 미설명 부호는 이하 제조방법에서 설명하기로 한다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 에피구조 내에 보이드를 형성시켜 광반사 및 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
이하, 도 4 내지 도 7을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.
먼저, 도 4와 같이 기판(105)을 준비한다. 상기 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 기판(105) 상에 질화물 반도체층(107)을 형성하고, 상기 질화물 반도체층(107) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.
상기 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
실시예는 도 5와 같이, 상기 기판(105) 상에 보이드(V)를 포함하는 질화물 반도체층(107)을 형성할 수 있다.
실시예에서 상기 보이드(V)는 수직 단면이 하부영역(Va) 및 상부영역(Vb)을 구비하고 상기 상부영역(Vb)은 소정의 각(angle)을 구비할 수 있다. 상기 상부 영역(Vb)은 상측으로 모서리를 구비할 수 있다.
상기 보이드의 하부영역(Va)은 제1 질화물 반도체층(107a)에 형성될 수 있고, 상기 보이드의 상부영역(Vb)는 제2 질화물 반도체층(107b)에 형성될 수 있다.
실시예는 성장모드를 그대로 유지하여 상업적으로 유효하게 요구되는 우수한 결정성을 가질 수 있도록 할 수 있으며, 그러한 성장모드에서 보이드(V)의 상부영역(Vb)이 소정의 각(angle)을 갖을 수 있다.
실시예는 상기 보이드(V)의 하부영역(Va)은 밑면이 평평(flat)하지 않을 수 있다. 실시예에 따른 발광소자는 에피 성장 중에 직접 보이드를 형성시키고 메꾸기 때문에 밑면 형상이 플랫(flat)하지 않을 수 있다. 즉, 실시예에서 보이드(V)가 시드(seed)로 만들어져 커지고, 성장조건을 바꾸면서 다시 메꾸어지는 것이다. 실시예에 의하면 성장구조뿐 아니라 성장비용도 줄일 수 있고, 외부로 꺼내어 패턴을 만들면서 생길 수 있는 불량발생 문제점도 줄일 수 있다.
또한, 실시예에서 상기 보이드(V)는 약 1 ㎛ 내지 약 5 ㎛의 크기를 가질 수 있다. 상기 보이드(V)의 크기는 수평크기 일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 보이드(V)의 크기가 1 ㎛ 미만으로 너무 작을 경우 450nm 파장의 빛에서 산란을 효과적으로 만들기 어렵고, 5 ㎛ 초과의 큰 보이드는 결정성을 우수하게 유지하기 어렵다. 이에 따라 현실적으로 사용가능한 적절한 보이드의 크기는 약 1 ㎛ 내지 약 5 ㎛의 크기를 가질 수 있다.
또한, 실시예에서 상기 보이드(V)는 상기 활성층(114)으로 부터 기판(105)의 수직두께를 기준으로 중간영역 이하의 질화물 반도체층(107) 영역에 형성시킴으로써 보이드 형성시 발생하는 결정결함 문제를 충분히 회복시켜서 상업적으로 유효한 품질이 만들어질 수 있다.
또한, 실시예에 의하면 상기 보이드(V)는 상기 활성층(114)으로 부터 약 1 ㎛ 이상 이격되어 배치될 수 있다. 이를 통해, 실시예에서 보이드(V) 형성시 발생하는 결정결함 문제를 충분히 회복시켜서 상업적으로 유효한 품질이 만들어질 수 있다.
실시예에 따른 발광소자에 의하면 에피구조 내에 보이드(void)를 형성시켜 광산란을 통한 광추출 개선으로, 광도향상을 시킬 수 있다. 예를 들어, 실시예에 의하면 종래기술에 비해 에피구조 내에 보이드(void)를 형성시켜 광산란을 통한 광추출 개선으로, 약 4%의 광도향상을 얻을 수 있다.
이하, 상기 보이드(V)를 포함하는 질화물 반도체층(107)을 형성공정을 상세히 설명한다.
예를 들어, 상기 보이드(Void) 구조는 성장 온도를 낮춘 상태에서 제1 질화물 반도체층(107a)에 Si을 과다하게 도핑함으로써 만들어질 수 있고, 이 후 성장온도를 충분히 높여서 제2 질화물 반도체층(107b)에 보이드(V)를 머지(merge) 시킬 수 있다. 예를 들어, 보이드(V) 형성을 위해, 온도를 통상의 온도, 예를 들어 약 1000℃~1100℃보다 약 50℃ 내지 500℃ 낮추고, Si 도핑은 약 5E17 cm-3 이상이 필요할 수 있으나 이에 한정되는 것은 아니다.
또는, 실시예에서 온도의 통상의 온도를 유지하되, Si 도핑을 약 1E19 cm-3 이상으로 함으로써 보이드(void) 형성이 가능할 수 있다.
다음으로, 실시예에서 하부 보이드(Va) 형성 후 상부 보이드(Vb)를 머지(merge)하여 보이드를 메꾸어 주어야 하는데, 이때는 수평성장(lateral growth)을 유도하는 성장조건이 필요하다. 이를 위해서는 성장온도를 통상적인 GaN 성장온도보다 약 50℃ 내지 100℃ 이상 높이거나, 성장속도를 약 20% 이상 낮추는 것 등이 필요하다.
예를 들어, 약 1150℃ 내지 1200℃에서 성장하고, 성장속도는 약 2㎛/hr 내지 2.5㎛/hr로 제어할 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 보이드(V)를 포함하는 질화물 반도체층(107) 상에 제1 도전형 반도체층(112)을 형성한다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(112) 상에 전류확산층(122)을 형성한다. 상기 전류확산층(122)은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다. 상기 전류확산층(122)은 50nm ~ 200nm의 두께일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 실시예는 상기 전류확산층(122) 상에 전자주입층(124)을 형성할 수 있다. 상기 전자주입층(124)은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층(124)은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다. 상기 전자주입층(124)은 약 1000Å 이하의 두께로 형성할 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예는 전자주입층(124) 상에 스트레인 제어층(미도시)을 형성할 수 있다. 예를 들어, 전자주입층(124) 상에 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층을 형성할 수 있다.
상기 스트레인 제어층은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.
또한, 상기 스트레인제어층은 제1 Inx1GaN 및 제2 Inx2GaN 등의 조성을 갖는 적어도 6주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(114)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.
이후, 상기 스트레인 제어층 상에 활성층(114)을 형성한다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
실시예에서 상기 활성층(114) 상에는 전자차단층(126)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층(126)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층(126)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 전자차단층(126)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층(126)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
이후, 상기 제2 도전형 반도체층(116) 상에 투광성 오믹층(130)을 형성한다.
예를 들어, 상기 투광성 오믹층(130)을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 투광성 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
다음으로, 상기 투광성 오믹층(130), 발광구조물(110) 등의 일부를 제거하여 제1 도전형 반도체층(112)을 노출시킨다.
다음으로, 투광성 오믹층(130) 상에 제2 전극(142), 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(141)을 형성한다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면 광반사 및 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
도 8은 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1 에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213), 제4 전극층(214)와 와이어를 통해 전기적으로 예시되어 있다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 9는 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 9의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
도 10은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 10의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면 광반사 및 광산란을 통한 광추출 개선으로 광도향상을 시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자, 105: 기판
V: 보이드, 107: 질화물 반도체층
112: 제1 도전형 반도체층, 114: 활성층
116: 제2 도전형 반도체층

Claims (7)

  1. 기판; 및
    상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;을 포함하며,
    상기 기판과 상기 발광구조물 사이에 보이드(viod)를 포함하는 질화물 반도체층이 위치하며,
    상기 발광구조물과 대향하는 상기 기판의 면 상에 광추출 패턴을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 보이드는
    하부영역 및 상부영역을 포함하고, 상기 상부영역의 경사면은 상기 하부영역의 경사면과 소정의 각(angle)을 구비하는 발광소자.
  3. 제1 항에 있어서,
    상기 질화물 반도체층에 포함되는 상기 보이드(void)의 수평단면은 육각형인 발광소자.
  4. 제1 항에 있어서,
    상기 보이드는,
    상기 보이드와 활성층사이의 거리가 상기 보이드와 상기 기판 사이의 거리와 같거나 큰 상기 질화물 반도층에 위치하는 발광소자.
  5. 제1 항에 있어서,
    상기 보이드는
    상기 활성층으로 부터 상기 기판 방향으로 1 ㎛ 이상 이격되어 상기 질화물 반도체층에 배치되는 발광소자.
  6. 제1 항에 있어서,
    상기 질화물 반도체층에 포함되는 상기 보이드(void)의 수직단면은 다이아몬드 형상인 발광소자.
  7. 제3 항에 있어서,
    상기 보이드의 수평단면의 직경은 1 ㎛ 내지 5 ㎛의 크기를 가지는 발광소자.
KR1020120000620A 2012-01-03 2012-01-03 발광소자 KR20130079871A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000620A KR20130079871A (ko) 2012-01-03 2012-01-03 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000620A KR20130079871A (ko) 2012-01-03 2012-01-03 발광소자

Publications (1)

Publication Number Publication Date
KR20130079871A true KR20130079871A (ko) 2013-07-11

Family

ID=48992181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000620A KR20130079871A (ko) 2012-01-03 2012-01-03 발광소자

Country Status (1)

Country Link
KR (1) KR20130079871A (ko)

Similar Documents

Publication Publication Date Title
TWI605612B (zh) 發光裝置
KR101894025B1 (ko) 발광소자
KR102328457B1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
KR20130019279A (ko) 발광소자
KR101865936B1 (ko) 발광소자
KR20120138275A (ko) 발광소자
KR101956048B1 (ko) 발광소자
KR20130006843A (ko) 발광소자
US9018652B2 (en) Light emitting device
KR101500029B1 (ko) 발광소자
KR101786084B1 (ko) 발광소자의 제조방법
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130076335A (ko) 발광소자
KR101823687B1 (ko) 발광소자
KR101231477B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101886153B1 (ko) 발광소자
KR102302855B1 (ko) 발광소자 및 조명시스템
KR20130079871A (ko) 발광소자
KR101814052B1 (ko) 발광소자
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20130018069A (ko) 발광소자
KR20130079867A (ko) 발광소자
KR20130074072A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application