KR20130073685A - Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer - Google Patents

Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer Download PDF

Info

Publication number
KR20130073685A
KR20130073685A KR1020110141668A KR20110141668A KR20130073685A KR 20130073685 A KR20130073685 A KR 20130073685A KR 1020110141668 A KR1020110141668 A KR 1020110141668A KR 20110141668 A KR20110141668 A KR 20110141668A KR 20130073685 A KR20130073685 A KR 20130073685A
Authority
KR
South Korea
Prior art keywords
temperature
layer
electron block
source gas
block layer
Prior art date
Application number
KR1020110141668A
Other languages
Korean (ko)
Other versions
KR101910563B1 (en
Inventor
최승규
윤준호
김은진
곽우철
송재훈
안순호
김재헌
정정환
백용현
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110141668A priority Critical patent/KR101910563B1/en
Publication of KR20130073685A publication Critical patent/KR20130073685A/en
Application granted granted Critical
Publication of KR101910563B1 publication Critical patent/KR101910563B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A nitride compound semiconductor device and a method for growing the electron blocking layer are provided to prevent overflower by increasing the band gap. CONSTITUTION: A nitride compound semiconductor device includes an n-type nitride semiconductor layer (23) and an active layer (25). The nitride compound semiconductor device includes a p-type electron blocking layer (27) and a p-type nitride semiconductor layer (29). The p-type electron blocking layer contains Al. Al composition ratio changes from the active layer to the p-type nitride semiconductor layer. The Al composition ratio decreases from the active layer to the p-type nitride semiconductor layer.

Description

전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법{NITRIDE SEMICONDUCTOR DEVICE HAVING ELECTRON BLOCKING LAYER AND METHOD OF GROWING ELECTRON BLOCKING LAYER}A nitride semiconductor device having an electron block layer and a method for growing an electron block layer {NITRIDE SEMICONDUCTOR DEVICE HAVING ELECTRON BLOCKING LAYER AND METHOD OF GROWING ELECTRON BLOCKING LAYER}

본 발명은 질화물 반도체 소자에 관한 것으로, 특히 전자 블록층을 갖는 질화물 반도체 소자 및 상기 전자 블록층 성장 방법에 관한 것이다.The present invention relates to a nitride semiconductor device, and more particularly to a nitride semiconductor device having an electron block layer and a method for growing the electron block layer.

일반적으로, 질화물 반도체를 이용하는 발광 소자는 n형 반도체층, 활성층 및 p형 반도체층을 포함한다. 상기 활성층은 전자와 홀이 결합하여 광을 방출한다. 상기 활성층 내에서 전자와 홀의 재결합율은 발광 소자의 발광 효율에 직접적인 영향을 미친다. 활성층 내 전자와 홀의 재결합율을 향상시키기 위해 전자의 오버 플로우를 방지할 필요가 있으며, 이를 위해 p형 AlGaN층의 전자 블록층이 채택되고 있다. 상기 전자 블록층은 활성층에 비해 밴드갭이 상대적으로 넓어 전자를 활성층 내에 가두어 전자와 홀의 재결합율을 증가시킨다.In general, light emitting devices using nitride semiconductors include n-type semiconductor layers, active layers and p-type semiconductor layers. The active layer combines electrons and holes to emit light. The recombination rate of electrons and holes in the active layer directly affects the luminous efficiency of the light emitting device. In order to improve the recombination rate of electrons and holes in the active layer, it is necessary to prevent the overflow of electrons, and the electron block layer of the p-type AlGaN layer is adopted for this purpose. The electron block layer has a relatively wider bandgap than the active layer to trap electrons in the active layer, thereby increasing the recombination rate of electrons and holes.

한편, 전자 블록층 내의 Mg의 도핑량은 홀의 이동도에 영향을 미친다. 전자 블록층 내에 Mg을 도핑하지 않은 경우, 전자 블록층은 전자의 오버 플로우를 방지하지만, 활성층 내로의 홀의 주입 또한 방해한다. 홀의 주입 효율을 높이기 위해 전자 블록층 내 Mg의 도핑 농도를 증가시킬 필요가 있지만, Mg의 도핑량을 증가시킬 경우, 전자 블록층의 결정 품질이 나빠질 수 있어 도핑량을 증가시키는데 한계가 있다.On the other hand, the doping amount of Mg in the electron block layer affects the mobility of the holes. If Mg is not doped in the electron block layer, the electron block layer prevents the overflow of electrons, but also prevents the injection of holes into the active layer. It is necessary to increase the doping concentration of Mg in the electron block layer in order to increase the injection efficiency of the hole. However, when the doping amount of Mg is increased, the crystal quality of the electron block layer may deteriorate, thereby limiting the increase in the doping amount.

한편, 밴드갭이 상대적으로 넓은 전자 블록층을 채택함에 따라 활성층과 전자블록층 사이에 밴드갭 불연속이 발생하고, 이에 따라 활성층과 전자블록층의 계면에 이차원 전자가스층이 형성된다. 이차원 전자가스층은 활성층 내 전자의 분산을 도와 전자와 홀의 재결합율을 향상시킨다. 그러나, 전자가스층이 전도대 아래로 내려가면, 전자블록층의 에너지 장벽을 감소시켜 전자의 오버 플로우 방지 기능이 약해질 수 있다.Meanwhile, when the electron block layer having a relatively wide band gap is adopted, a band gap discontinuity occurs between the active layer and the electron block layer, thereby forming a two-dimensional electron gas layer at an interface between the active layer and the electron block layer. The two-dimensional electron gas layer helps to disperse electrons in the active layer, thereby improving the recombination rate of electrons and holes. However, if the electron gas layer is lowered below the conduction band, the function of preventing the overflow of electrons may be weakened by reducing the energy barrier of the electron block layer.

본 발명이 해결하고자 하는 과제는, 전자의 오버플로우를 방지함과 아울러 홀의 주입을 원활하게 할 수 있는 전자 블록층 및 그 제조 방법을 제공하는 것이다.The problem to be solved by the present invention is to provide an electron block layer and a method of manufacturing the same, which can prevent electron overflow and facilitate the injection of holes.

본 발명이 해결하고자 하는 또 다른 과제는 전자 블록층의 결정 품질을 떨어뜨리지 않으면서 Mg 도핑 농도를 증가시킬 수 있는 전자 블록층 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide an electron block layer manufacturing method capable of increasing the Mg doping concentration without degrading the crystal quality of the electron block layer.

본 발명의 일 태양에 따른 질화물 반도체 소자는, n형 질화물 반도체층; 활성층; p형 전자 블록층; 및 p형 질화물 반도체층을 포함하며, 상기 p형 전자 블록층은 Al을 함유하고, 상기 활성층측에서 상기 p형 반도체층측을 향해 Al 조성비가 변한다. 특히, Al 조성비를 p형 반도체층측에 비해 활성층측에서 더 높게 함으로써전자블록층의 밴드갭을 활성층측에서 상대적으로 넓게 할 수 있어 전자의 오버플로우를 방지하며, 또한, p형 질화물 반도체층측에서 홀의 주입 효율을 증가시킬 수 있다. 나아가, p형 질화물 반도체층측에서 Al 조성비를 상대적으로 낮게 함으로써 p형 질화물 반도체층측의 Mg 도핑 농도를 상대적으로 높게 형성할 수 있으며, 따라서 전자 블록층 내에서 홀의 이동도를 향상시킬 수 있다.A nitride semiconductor device according to an aspect of the present invention, n-type nitride semiconductor layer; Active layer; p-type electron block layer; And a p-type nitride semiconductor layer, wherein the p-type electron block layer contains Al, and the Al composition ratio is changed from the active layer side toward the p-type semiconductor layer side. In particular, the Al composition ratio is higher at the active layer side than at the p-type semiconductor layer side, so that the bandgap of the electron block layer can be made relatively wide at the active layer side, thereby preventing electrons from overflowing, and at the p-type nitride semiconductor layer side, Injection efficiency can be increased. Further, by lowering the Al composition ratio on the p-type nitride semiconductor layer side, the Mg doping concentration on the p-type nitride semiconductor layer side can be formed relatively high, and thus the mobility of holes in the electron block layer can be improved.

상기 p형 전자 블록층은 Mg을 포함하되, 상기 Mg 도핑 농도는 상기 활성층측에서 상기 p형 반도체층측을 향해 증가할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 상기 Mg 도핑 농도는 상기 전자 블록층의 두께를 따라 일정할 수도 있다.The p-type electron block layer may include Mg, and the Mg doping concentration may increase from the active layer side toward the p-type semiconductor layer side. However, the present invention is not limited thereto, and the Mg doping concentration may be constant along the thickness of the electron block layer.

상기 전자 블록층은 AlGaN층 또는 InAlGaN층일 수 있다. 상기 전자 블록층이 InAlGaN층인 경우, 상기 전자 블록층 내의 In 조성비는 상기 활성층측에서 상기 p형 반도체층측을 향해 증가할 수 있다.The electron block layer may be an AlGaN layer or an InAlGaN layer. When the electron block layer is an InAlGaN layer, an In composition ratio in the electron block layer may increase from the active layer side toward the p-type semiconductor layer side.

본 발명의 다른 태양에 따르면, 질화물 반도체 소자의 p형 전자 블록층을 성장시키는 방법이 제공된다. 이 방법은, 기판이 배치된 챔버 온도를 제1 온도로 상승시키고, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하면서 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시켜 상기 기판 상에 전자 블록층을 성장시키는 것을 포함한다.According to another aspect of the present invention, a method of growing a p-type electron block layer of a nitride semiconductor element is provided. The method raises the chamber temperature at which the substrate is placed to a first temperature and lowers the chamber temperature from the first temperature to the second temperature while supplying Ga source gas, Al source gas, N source gas and Mg source gas. Growing an electron block layer on the substrate.

상기 전자 블록층을 형성하기 전에 상기 챔버 내에서 상기 기판 상에 활성층이 미리 성장될 수 있다. 상대적으로 높은 온도에서 전자 블록층을 성장시키기 시작함에 따라, 상기 활성층 상에 결정 품질이 양호한 전자 블록층을 성장시킬 수 있다.Before forming the electron block layer, an active layer may be previously grown on the substrate in the chamber. As the electron block layer starts to grow at a relatively high temperature, it is possible to grow an electron block layer of good crystal quality on the active layer.

한편, 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, 상기 Ga 소스 가스 및 Al 소스 가스는 일정한 유량으로 공급될 수 있다. 또한, 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스는 일정한 유량으로 공급될 수 있다. Ga 소스 가스 및 Al 소스 가스를 일정한 유량으로 공급하더라도, 챔버 온도가 하강함에 따라 전자 블록층 내의 Al 조성비가 감소한다. 또한, Mg 소스 가스를 일정한 유량으로 공급하더라도 Al 조성비가 감소하므로 Mg 도핑 농도가 증가한다.Meanwhile, while decreasing the chamber temperature from the first temperature to the second temperature, the Ga source gas and the Al source gas may be supplied at a constant flow rate. In addition, while the chamber temperature is lowered from the first temperature to the second temperature, the Mg source gas may be supplied at a constant flow rate. Even when the Ga source gas and the Al source gas are supplied at a constant flow rate, the Al composition ratio in the electron block layer decreases as the chamber temperature decreases. In addition, even when the Mg source gas is supplied at a constant flow rate, the Al composition ratio decreases, thereby increasing the Mg doping concentration.

몇몇 실시예들에 있어서, 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스의 유량이 감소할 수 있다. 즉, 제1 온도에서 더 많은 유량의 Mg 소스 가스를 공급하고, 온도가 하강함에 따라 Mg 소스 가스의 유량을 감소시킬 수 있다. 이에 따라, 전자 블록층의 두께에 걸쳐 Mg을 대체로 일정하게 고농도로 도핑할 수 있다.In some embodiments, the flow rate of Mg source gas may decrease while lowering the chamber temperature from the first temperature to the second temperature. That is, it is possible to supply a higher flow rate of the Mg source gas at the first temperature, and decrease the flow rate of the Mg source gas as the temperature decreases. Accordingly, Mg can be doped at a substantially high concentration over the thickness of the electron block layer.

몇몇 실시예들에 있어서, 상기 전자 블록층은 AlGaN층일 수 있다.In some embodiments, the electron block layer may be an AlGaN layer.

다른 실시예들에 있어서, 상기 방법은 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, In 소스 가스를 공급하는 것을 더 포함할 수 있으며, 이에 따라 InAlGaN층의 전자 블록층이 형성된다.In other embodiments, the method may further comprise supplying an In source gas while lowering the chamber temperature from the first temperature to the second temperature, thereby forming an electron block layer of the InAlGaN layer. .

한편, 상기 제1 온도는 1050℃ 이상일 수 있다. 제1 온도가 1050℃ 미만에서는 양호한 결정질의 전자 블록층을 성장시키기 어렵다. 상기 제1 온도의 상한은 전자 블록층을 성장시킬 수 있는 한 제한되지 않으며, 약 1200℃이다. 한편, 제2 온도는 900℃ 이하일 수 있다. 제2 온도가 900℃를 초과하면, 전자 블록층 내에 도핑되는 Mg의 도핑 농도를 증가시키기 어렵다. 상기 제2 온도의 하한은 전자 블록층을 성장시킬 수 있는 한 제한되지 않으며, 약 800℃이다.On the other hand, the first temperature may be at least 1050 ℃. If the first temperature is lower than 1050 ° C, it is difficult to grow a good crystalline electron block layer. The upper limit of the first temperature is not limited as long as the electron block layer can be grown, and is about 1200 ° C. On the other hand, the second temperature may be 900 ° C or less. If the second temperature exceeds 900 ° C., it is difficult to increase the doping concentration of Mg doped in the electron block layer. The lower limit of the second temperature is not limited as long as the electron block layer can be grown, and is about 800 ° C.

본 발명의 또 다른 태양에 따르면 질화물 반도체 소자 제조 방법이 제공된다. 이 질화물 반도체 소자 제조 방법은 앞서 설명한 전자 블록층 성장 방법을 포함한다.According to another aspect of the present invention, a method of manufacturing a nitride semiconductor device is provided. This nitride semiconductor element manufacturing method includes the above-described electron block layer growth method.

본 발명의 실시예들에 따르면, 상대적으로 높은 온도에서 상대적으로 낮은 온도로 온도를 하강시키면서 전자블록층을 성장시킴으로써, 활성층측의 전자 블록층의 밴드갭을 증가시켜 전자의 오버플로우를 방지할 수 있으며, 전자 블록층 내에 함유되는 p형 불순물의 도핑 농도를 증가시킬 수 있다. 더욱이, 상대적으로 높은 온도에서 전자블록층을 성장시키기 시작함으로써 전자블록층 전체의 결정 품질을 개선할 수 있다.According to embodiments of the present invention, by growing the electron block layer while lowering the temperature from a relatively high temperature to a relatively low temperature, it is possible to prevent the overflow of electrons by increasing the band gap of the electron block layer on the active layer side In addition, the doping concentration of the p-type impurity contained in the electron block layer may be increased. Moreover, by starting to grow the electron block layer at a relatively high temperature, it is possible to improve the crystal quality of the entire electron block layer.

도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전자 블록층 성장 방법을 설명하기 위한 챔버 온도 프로파일을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 전자 블록층 성장 방법을 설명하기 위한 소스 가스의 유량을 나타낸다.
도 4는 본 발명의 일 실시예에 따른 전자 블록층 성장 방법을 설명하기 위한 Mg 소스 가스의 유량을 나타낸다.
도 5는 본 발명의 일 실시예에 따라 성장된 전자 블록층의 밴드갭을 설명하기 위한 다이어그램이다.
도 6은 종래의 전자 블록층 성장 방법 및 본 발명의 전자 블록층 성장 방법을 적용한 실험예를 설명하기 위한 개략적인 온도 프로파일을 나타낸다.
도 7은 종래의 전자 블록층 성장 방법 및 본 발명의 전자 블록층 성장 방법을 적용한 실험 결과를 설명하기 위한 그래프이다.1 is a cross-sectional view illustrating a nitride semiconductor device according to an embodiment of the present invention.
2 shows a chamber temperature profile for explaining an electron block layer growth method according to an embodiment of the present invention.
3 shows a flow rate of a source gas for explaining the electron block layer growth method according to an embodiment of the present invention.
4 shows a flow rate of the Mg source gas for explaining the electron block layer growth method according to an embodiment of the present invention.
5 is a diagram for describing a band gap of an electron block layer grown according to an embodiment of the present invention.
6 shows a schematic temperature profile for explaining an experimental example to which the conventional electron block layer growth method and the electron block layer growth method of the present invention are applied.
7 is a graph for explaining an experimental result to which the conventional electron block layer growth method and the electron block layer growth method of the present invention are applied.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of constituent elements can be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a nitride semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 상기 질화물 반도체 소자는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 전자 블록층(27) 및 제2 도전형 반도체층(29)을 포함한다. 또한, 상기 활성층(25)은 우물층(25w) 및 장벽층(25b)을 포함할 수 있다.Referring to FIG. 1, the nitride semiconductor device includes a substrate 21, a first conductive semiconductor layer 23, an active layer 25, an electron block layer 27, and a second conductive semiconductor layer 29. . In addition, the active layer 25 may include a well layer 25w and a barrier layer 25b.

상기 기판(21)은 질화갈륨 계열의 에피층을 성장시키기 위한 기판으로서, 예컨대, 사파이어 기판, 탄화 실리콘 기판, 스피넬 기판, 실리콘 기판 등일 수 있다.The substrate 21 is a substrate for growing a gallium nitride-based epitaxial layer, and may be, for example, a sapphire substrate, a silicon carbide substrate, a spinel substrate, or a silicon substrate.

상기 제1 도전형 반도체층(23), 활성층(25), 전자 블록층(27) 및 제2 도전형 반도체층(29)은 발광 다이오드를 제공하기 위한 에피층들로서, 예컨대 AlInGaN 계열의 화합물 반도체층일 수 있으며, 상기 기판(21)을 배치한 챔버 내에서 금속유기화학기상 성장법에 의해 성장될 수 있다.The first conductive semiconductor layer 23, the active layer 25, the electron block layer 27, and the second conductive semiconductor layer 29 are epitaxial layers for providing light emitting diodes, for example, AlInGaN-based compound semiconductor layers. It may be grown by a metal organic chemical vapor deposition method in the chamber in which the substrate 21 is disposed.

또한, 상기 제1 도전형 반도체층(23) 및/또는 제2 도전형 반도체층(29)은 단일층일 수 있으나, 이에 한정되지 않으며, 다중층일 수 있다. 상기 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 n형 및 p형이다. 상기 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 각각 오믹 콘택(도시하지 않음)이 제공될 수 있다.In addition, the first conductivity type semiconductor layer 23 and / or the second conductivity type semiconductor layer 29 may be a single layer, but is not limited thereto. The first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 are n-type and p-type, respectively. Ohmic contacts (not shown) may be provided to the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27, respectively.

한편, 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(29) 사이에 위치하며, 장벽층(25b)과 우물층(25w)을 갖는 단일양자우물 구조 또는 다중양자우물 구조를 가질 수 있다. 도시한 바와 같이, 장벽층(25b)이 최상층일 수 있으나, 이에 반드시 한정되는 것은 아니며, 우물층(25w)이 최상층일 수도 있다.Meanwhile, the active layer 25 is positioned between the first conductive semiconductor layer 23 and the second conductive semiconductor layer 29, and has a single quantum well structure having a barrier layer 25b and a well layer 25w. It may have a multi-quantum well structure. As shown, the barrier layer 25b may be the uppermost layer, but is not necessarily limited thereto, and the well layer 25w may be the uppermost layer.

전자 블록층(27)은 상기 활성층(25)과 제2 도전형 반도체층(29) 사이에 위치한다. 상기 전자 블록층(27)은 활성층(25)측에서 제2 도전형 반도체층(29)을 향해 Al 조성비가 감소하는 AlGaN 또는 InAlGaN으로 형성된다. 상기 전자 블록층(27)이 InAlGaN으로 형성될 경우, In의 조성비는 활성층(25)측에서 제2 도전형 반도체층(29)을 향해 증가한다. 상기 Al 조성비 및 In 조성비는 선형으로 경사질 수 있으나, 반드시 이에 한정되는 것은 아니며, 계단형으로 변할 수도 있다.The electron block layer 27 is positioned between the active layer 25 and the second conductive semiconductor layer 29. The electron block layer 27 is formed of AlGaN or InAlGaN in which the Al composition ratio decreases toward the second conductive semiconductor layer 29 on the active layer 25 side. When the electron block layer 27 is formed of InAlGaN, the composition ratio of In increases toward the second conductive semiconductor layer 29 on the active layer 25 side. The Al composition ratio and the In composition ratio may be inclined linearly, but are not necessarily limited thereto, and may be changed into a stepped shape.

나아가, 상기 전자 블록층(27)에 p형 불순물로서 Mg이 도핑된다. Mg 도핑 농도는 상기 전자 블록층(27)의 두께에 걸쳐 일정할 수도 있으나, 활성층(25)측에서 제2 도전형 반도체층(29)을 향해 증가할 수도 있다.Furthermore, Mg is doped as the p-type impurity in the electron block layer 27. The Mg doping concentration may be constant over the thickness of the electron block layer 27, but may be increased toward the second conductivity-type semiconductor layer 29 on the active layer 25 side.

상기 질화물 반도체 소자는 기판(21)을 챔버 내에 배치하고, 금속유기화학 기상 성장법을 사용하여 제1 도전형 반도체층(23), 활성층(25), 전자 블록층(27) 및 제2 도전형 반도체층(29)을 성장시켜 제조될 수 있다. 여기서, 상기 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(29)은 통상의 기술을 사용하여 성장될 수 있다.The nitride semiconductor device includes a substrate 21 disposed in a chamber, and a first conductivity type semiconductor layer 23, an active layer 25, an electron block layer 27, and a second conductivity type using a metal organic chemical vapor deposition method. It may be manufactured by growing the semiconductor layer 29. The first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 29 may be grown using conventional techniques.

한편, 종래 기술에 있어서, 전자 블록층(27)은 통상 일정한 온도에서 성장되어 왔다. 이에 반해, 본 발명은 전자 블록층(27)을 성장하는 동안 온도를 변화시키는 것을 특징으로 한다. 따라서, 이하에서는, 전자 블록층(27) 성장 방법에 대해 상세히 설명한다.On the other hand, in the prior art, the electron block layer 27 has usually been grown at a constant temperature. In contrast, the present invention is characterized in that the temperature is changed during the growth of the electron block layer 27. Therefore, below, the electronic block layer 27 growth method is explained in full detail.

도 2는 본 발명의 일 실시예에 따른 전자 블록층 성장 방법을 설명하기 위한 챔버 온도 프로파일을 나타내고, 도 3은 Ga 소스 가스 및 Al 소스 가스의 유량을 나타내며, 도 4는 Mg 소스 가스의 유량을 나타낸다.2 shows a chamber temperature profile for explaining an electron block layer growth method according to an embodiment of the present invention, FIG. 3 shows the flow rates of the Ga source gas and the Al source gas, and FIG. 4 shows the flow rates of the Mg source gas. Indicates.

도 2 내지 도 4를 참조하면, 챔버 내에 배치된 기판(21) 상에 T0의 온도에서 활성층(25), 예컨대 장벽층(25b)이 성장된 후, 챔버 내의 온도를 t1 시간 동안, 예를 들어 약 3분 30초 동안, T1(제1 온도)까지 상승시킨다. 상기 기판(21) 상에는 제1 도전형 반도체층(23)이 미리 성장될 수 있으며, 활성층(25)은 상기 제1 도전형 반도체층(23) 상에 성장될 수 있다. 한편, 상기 제1 온도(T1)는 종래 전자 블록층을 성장시키기 위한 온도보다 상대적으로 높은 온도로 설정된다. 예컨대, 상기 제1 온도(T1)는 1050℃ 내지 1200℃ 범위 내일 수 있다.2 to 4, after the active layer 25, for example the barrier layer 25b is grown on the substrate 21 disposed in the chamber at a temperature of T0, the temperature in the chamber is set to t1 time, for example, For about 3 minutes 30 seconds, the temperature is raised to T1 (first temperature). The first conductive semiconductor layer 23 may be previously grown on the substrate 21, and the active layer 25 may be grown on the first conductive semiconductor layer 23. On the other hand, the first temperature (T1) is set to a temperature relatively higher than the temperature for growing the conventional electronic block layer. For example, the first temperature T1 may be in the range of 1050 ° C to 1200 ° C.

T1까지 챔버 온도를 상승시키는 동안, 도 3에 도시한 바와 같이, TMG와 같은 Ga 소스 가스 및 TMA와 같은 Al 소스 가스의 유량을 증가시킬 수 있다. 나아가, 장벽층(25b) 성장 동안 공급하던 N 소스 가스를 계속해서 공급하거나 유량을 달리하여 공급할 수 있다. 또한, 도 4(a) 또는 도 4(b)에 도시한 바와 같이, Cp2Mg와 같은 Mg 소스 가스의 유량을 증가시킬 수 있다.While raising the chamber temperature to T1, it is possible to increase the flow rate of Ga source gas such as TMG and Al source gas such as TMA, as shown in FIG. Furthermore, the N source gas supplied during the growth of the barrier layer 25b may be continuously supplied or may be supplied at different flow rates. In addition, as shown in Fig. 4A or 4B, the flow rate of the Mg source gas such as Cp2Mg can be increased.

챔버 온도가 T1에 도달된 후, t2 시간 동안, 예컨대 약 4분 동안, Ga 소스 가스 및 Al 소스 가스를 일정하게 공급하면서 챔버 온도를 T1(제1 온도)에서 T2(제2 온도)로 하강시키면서 전자 블록층(도 1의 27)을 성장시킨다. 상기 제2 온도(T2)는 800℃ 내지 900℃ 범위 내의 온도일 수 있다. 한편, 도 4(a)에 도시한 바와 같이, Mg 소스 가스는 일정한 유량으로 공급될 수 있으나, 도 4(b)에 도시한 바와 같이, T1 온도에서 상대적으로 높은 유량으로 공급되고, 온도가 T2로 하강함에 따라 유량이 감소할 수 있다.After the chamber temperature reaches T1, the chamber temperature is lowered from T1 (first temperature) to T2 (second temperature) while constantly supplying Ga source gas and Al source gas for t2 hours, for example, about 4 minutes. The electron block layer (27 in Fig. 1) is grown. The second temperature T2 may be a temperature in the range of 800 ° C to 900 ° C. On the other hand, as shown in Figure 4 (a), Mg source gas can be supplied at a constant flow rate, as shown in Figure 4 (b), is supplied at a relatively high flow rate at the temperature T1, the temperature is T2 As it descends, the flow rate may decrease.

챔버 온도가 상대적으로 높은 온도에서, 전자 블록층(27) 내 Al의 조성비가 상대적으로 높으며 또한 전자 블록층(27)의 결정 품질이 개선된다. 한편, Mg 소스 가스를 일정하게 공급할 경우, 상대적으로 높은 온도에서 Mg의 도핑 농도가 낮아진다. 따라서, 온도를 T2까지 하강함으로써 전자 블록층(27)의 상부에 도핑되는 Mg의 도핑 농도를 증가시킬 수 있다.At a temperature where the chamber temperature is relatively high, the composition ratio of Al in the electron block layer 27 is relatively high and the crystal quality of the electron block layer 27 is improved. On the other hand, when the Mg source gas is constantly supplied, the doping concentration of Mg is lowered at a relatively high temperature. Therefore, by lowering the temperature to T2, it is possible to increase the doping concentration of Mg doped in the upper portion of the electron block layer 27.

나아가, 도 4(b)에 도시한 바와 같이, 상대적으로 높은 온도, 즉 T1에 가까울수록 Mg 소스 가스의 유량을 더 높게 함으로써 전자 블록층(27)의 전 영역에 걸쳐 상대적으로 높은 농도로 일정하게 Mg을 도핑할 수 있다.Furthermore, as shown in FIG. 4 (b), the higher the flow rate of the Mg source gas is, the higher the temperature is, the closer to T1, the higher the concentration is maintained at a relatively high concentration over the entire area of the electron block layer 27. Mg may be doped.

한편, 본 실시예에 있어서, AlGaN층의 전자 블록층(27)을 성장시키는 것에 대해 설명하였지만, InAlGaN층의 전자 블록층을 성장시킬 수도 있다. 즉, 소스 가스를 공급할 때, TMI와 같은 In 소스 가스를 함께 공급하여 InAlGaN 전자 블록층을 성장시킬 수 있다. 이때, 챔버 온도를 T1에서 T2로 하강시킴에 따라, 전자 블록층(27) 내 In의 조성비는 전자 블록층(27)의 두께 방향을 따라 증가한다. 더욱이, In의 조성비가 증가함에 따라, Mg의 도핑 농도를 더욱 증가시킬 수 있다.On the other hand, in the present embodiment, the growth of the electron block layer 27 of the AlGaN layer has been described, but the electron block layer of the InAlGaN layer can also be grown. That is, when the source gas is supplied, the InAlGaN electron block layer may be grown by supplying an In source gas such as TMI. At this time, as the chamber temperature is lowered from T1 to T2, the composition ratio of In in the electron block layer 27 increases along the thickness direction of the electron block layer 27. Moreover, as the composition ratio of In increases, the doping concentration of Mg can be further increased.

상기 전자 블록층(27)의 성장이 완료된 후, t3 시간 동안, 예컨대 5분 동안, 다시 온도를 T3까지 상승시킨 후, 제2 도전형 반도체층(29)이 성장된다. 상기 제2 도전형 반도체층(29)은 p형 GaN층으로 성장될 수 있다.After the growth of the electron block layer 27 is completed, the second conductivity-type semiconductor layer 29 is grown after the temperature is raised to T3 again for t3 hours, for example, for 5 minutes. The second conductive semiconductor layer 29 may be grown as a p-type GaN layer.

본 실시예에 따르면, 전자 블록층(27)을 성장하는 동안, 상대적으로 높은 온도(제1 온도)까지 챔버 온도를 상승시킨 후, 챔버 온도를 하강하기 때문에, 결정 품질이 양호한 전자 블록층(27)을 성장시킬 수 있으며, 전자 블록층(27) 내 p형 불순물의 도핑 농도를 증가시킬 수 있다.According to the present embodiment, during the growth of the electron block layer 27, the chamber temperature is raised to a relatively high temperature (first temperature) and then the chamber temperature is lowered, so that the electron block layer 27 having good crystal quality is obtained. ) Can be grown, and the doping concentration of the p-type impurity in the electron block layer 27 can be increased.

도 5는 본 발명의 일 실시예에 따라 성장된 전자 블록층의 밴드갭을 설명하기 위한 밴드 다이어그램이다. 여기서는 전도대(conduction band)만을 도시하였다.FIG. 5 is a band diagram for describing a band gap of an electron block layer grown according to an exemplary embodiment of the present invention. Only conduction bands are shown here.

전자 블록층(27)은 Al을 함유하여 GaN 장벽층(25b) 및 제2 질화물 반도체층(29)에 비해 상대적으로 높은 밴드갭을 갖는다. 더욱이, 본 발명에 따른 전자 블록층(27)은 활성층(25)측에서 제2 도전형 반도체층(29)측을 향해 Al의 조성비가 감소하며, 이에 따라 밴드갭이 감소하는 경향을 나타낸다. 전자 블록층(27)을 InAlGaN층으로 형성할 경우, In의 조성비가 활성층(25)측에서 제2 도전형 반도체층(29)측을 향해 증가하기 때문에, 밴드갭의 감소량을 더 크게 할 수 있다.The electron block layer 27 contains Al and has a relatively high band gap compared to the GaN barrier layer 25b and the second nitride semiconductor layer 29. Furthermore, the composition ratio of Al toward the second conductive semiconductor layer 29 from the active layer 25 side decreases in the electron block layer 27 according to the present invention, and thus the band gap tends to decrease. When the electron block layer 27 is formed of an InAlGaN layer, since the composition ratio of In increases from the active layer 25 side toward the second conductive semiconductor layer 29 side, the amount of reduction in the band gap can be further increased. .

본 발명에 따르면, 상대적으로 높은 제1 온도(T1)에서 전자 블록층(27)을 성장하기 시작하기 때문에, 활성층(25)에 가까운 전자 블록층(27) 내 Al의 조성비를 더욱 증가시킬 수 있다. 따라서, 장벽층(25b)과 전자블록층(27) 계면에서 밴드갭 장벽을 증가시킬 수 있어 전자의 오버플로우를 효율적으로 방지할 수 있다.According to the present invention, since the electron block layer 27 starts to grow at a relatively high first temperature T1, the composition ratio of Al in the electron block layer 27 close to the active layer 25 can be further increased. . Therefore, the bandgap barrier can be increased at the interface between the barrier layer 25b and the electron block layer 27, so that the overflow of electrons can be effectively prevented.

도 6은 종래의 전자 블록층 성장 방법 및 본 발명의 전자 블록층 성장 방법을 적용한 실험예를 설명하기 위한 개략적인 온도 프로파일을 나타낸다.6 shows a schematic temperature profile for explaining an experimental example to which the conventional electron block layer growth method and the electron block layer growth method of the present invention are applied.

도 6(a)를 참조하면, 종래의 전자 블록층 성장 방법(실험예 1)은 AlGaN의 전자 블록층을 960℃의 일정한 챔버 온도하에서 성장시킨 것이며, 이에 대해, 본 발명에 따른 전자 블록층 성장 방법(실험예 2)은 1100℃까지 챔버 온도를 상승시킨 후, 840℃까지 온도를 하강하면서 성장시킨 것이다. 실험예 1 및 실험예 2는, 전자 블록층(27) 성장 조건을 제외하면, 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(29)을 동일한 조건하에서 성장하였다. 장벽층(25b) 성장 온도에서 전자 블록층(27)을 성장시키기 위한 온도까지의 온도 상승 및 전자 블록층(27)을 성장 시킨 후 제2 도전형 반도체층(29)을 성장시키기 위한 온도까지의 온도 상승은 편의상 수직 점선으로 나타내었다.Referring to FIG. 6 (a), the conventional electron block layer growth method (Experimental Example 1) is obtained by growing an electron block layer of AlGaN under a constant chamber temperature of 960 ° C., and in contrast, the electron block layer growth according to the present invention. In the method (Experimental Example 2), the chamber temperature was raised to 1100 ° C, and then grown while lowering the temperature to 840 ° C. Experimental Example 1 and Experimental Example 2, except for the growth conditions of the electron block layer 27, the first conductivity-type semiconductor layer 23, the active layer 25 and the second conductivity-type semiconductor layer 29 is grown under the same conditions It was. The temperature rise from the growth temperature of the barrier layer 25b to the temperature for growing the electron block layer 27 and the temperature for growing the second conductive semiconductor layer 29 after growing the electron block layer 27. The temperature rise is indicated by a vertical dotted line for convenience.

도 6(b)를 참조하면, 상기 실험예 1 및 2에서 전자 블록층(27)을 성장시키는 동안 Mg 소스 가스의 유량은 일정하게 유지되었다. 이에 반해, 실험예 3은 전자 블록층(27)을 성장시키는 동안 Mg 소스 가스의 유량을 감소시켰으며, 그 이외의 성장 조건은 실험예 2와 동일하였다.Referring to FIG. 6 (b), the flow rate of the Mg source gas was kept constant during the growth of the electron block layer 27 in Experimental Examples 1 and 2. In contrast, Experimental Example 3 reduced the flow rate of the Mg source gas during the growth of the electron block layer 27, the other growth conditions were the same as in Experimental Example 2.

도 7은 종래의 전자 블록층 성장 방법 및 본 발명의 전자 블록층 성장 방법을 적용한 실험 결과를 설명하기 위한 그래프이다.7 is a graph for explaining an experimental result to which the conventional electron block layer growth method and the electron block layer growth method of the present invention are applied.

도 7을 참조하면, 일정한 온도에서 전자 블록층(27)을 성장시킨 종래의 질화물 반도체 소자(실험예 1)에 비해, 종래 기술의 전자 블록층 성장 온도보다 상대적으로 높은 온도에서 온도를 하강시키면서 전자 블록층(27)을 성장한 질화물 반도체 소자들(실험예 2, 3)이 상대적으로 높은 광출력 및 상대적으로 낮은 순방향 전압을 나타내었다. 또한, 전자 블록층(27)을 성장시키는 동안 Mg 소스 가스의 유량을 감소시킨 실험예 3이 Mg 소스 가스의 유량을 일정하게 유지한 실험예 2에 비해 순방향 전압을 더욱 낮출 수 있음을 확인할 수 있다.Referring to FIG. 7, compared to the conventional nitride semiconductor device (Experimental Example 1) in which the electron block layer 27 is grown at a constant temperature, the electrons are lowered at a temperature relatively higher than the electron block layer growth temperature of the prior art. The nitride semiconductor devices (Experimental Examples 2 and 3) on which the block layer 27 was grown showed relatively high light output and relatively low forward voltage. In addition, it can be seen that Experimental Example 3, in which the flow rate of the Mg source gas was reduced while the electron block layer 27 was grown, can further lower the forward voltage compared to Experimental Example 2 in which the flow rate of the Mg source gas was kept constant. .

Claims (19)

n형 질화물 반도체층;
활성층;
p형 전자 블록층; 및
p형 질화물 반도체층을 포함하되,
상기 p형 전자 블록층은 Al을 함유하고, 상기 활성층측에서 상기 p형 반도체층측을 향해 Al 조성비가 변하는 질화물 반도체 소자.an n-type nitride semiconductor layer;
Active layer;
p-type electron block layer; And
Including a p-type nitride semiconductor layer,
The p-type electron block layer contains Al, and the Al composition ratio is changed from the active layer side toward the p-type semiconductor layer side. 청구항 1에 있어서,
상기 Al 조성비는 상기 활성층측에서 상기 p형 반도체층측을 향해 감소하는 질화물 반도체 소자.The method according to claim 1,
The Al composition ratio decreases from the active layer side toward the p-type semiconductor layer side. 청구항 1에 있어서,
상기 p형 전자 블록층은 Mg을 포함하되, 상기 Mg 도핑 농도는 상기 활성층측에서 상기 p형 반도체층측을 향해 증가하는 질화물 반도체 소자.The method according to claim 1,
The p-type electron block layer includes Mg, wherein the Mg doping concentration increases from the active layer side toward the p-type semiconductor layer side. 청구항 1에 있어서,
상기 활성측의 p형 전자블록층 부분과 상기 p형 반도체층측의 p형 전자블록층 부분은 다른 성장 온도에서 성장된 것을 특징으로 하는 질화물 반도체 소자.The method according to claim 1,
And the p-type electron block layer portion on the active side and the p-type electron block layer portion on the p-type semiconductor layer side are grown at different growth temperatures. 청구항 1에 있어서,
상기 p형 전자 블록층은 Mg을 포함하되, 상기 Mg 도핑 농도는 상기 전자 블록층의 두께를 따라 일정한 질화물 반도체 소자.The method according to claim 1,
The p-type electron block layer includes Mg, wherein the Mg doping concentration is constant along the thickness of the electron block layer. 청구항 1 내지 5의 어느 한 항에 있어서,
상기 전자 블록층은 AlGaN층인 질화물 반도체 소자.The method according to any one of claims 1 to 5,
The electron block layer is an AlGaN layer nitride semiconductor device. 청구항 1 내지 5의 어느 한 항에 있어서,
상기 전자 블록층은 InAlGaN층이고,
상기 전자 블록층 내의 In 조성비는 상기 활성층측에서 상기 p형 반도체층측을 향해 증가하는 질화물 반도체 소자.The method according to any one of claims 1 to 5,
The electron block layer is an InAlGaN layer,
An In composition ratio in the electron block layer increases from the active layer side toward the p-type semiconductor layer side. 질화물 반도체 소자의 p형 전자 블록층을 성장시키는 방법에 있어서,
기판이 배치된 챔버 온도를 제1 온도로 상승시키고,
Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하면서 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시켜 상기 기판 상에 전자 블록층을 성장시키는 것을 포함하는 전자 블록층 형성 방법.In the method of growing a p-type electron block layer of a nitride semiconductor element,
Raise the chamber temperature at which the substrate is placed to a first temperature,
Growing the electron block layer on the substrate by lowering the chamber temperature from the first temperature to the second temperature while supplying a Ga source gas, an Al source gas, an N source gas, and an Mg source gas; . 청구항 8에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, 상기 Ga 소스 가스 및 Al 소스 가스는 일정한 유량으로 공급되는 전자 블록층 형성 방법.The method according to claim 8,
The Ga source gas and the Al source gas are supplied at a constant flow rate while lowering the chamber temperature from the first temperature to the second temperature. 청구항 8에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스는 일정한 유량으로 공급되는 전자 블록층 형성 방법.The method according to claim 8,
While lowering the chamber temperature from the first temperature to the second temperature, the Mg source gas is supplied at a constant flow rate. 청구항 8에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스의 유량이 감소하는 전자 블록층 형성 방법.The method according to claim 8,
While decreasing the chamber temperature from the first temperature to the second temperature, the flow rate of the Mg source gas decreases. 청구항 8에 있어서,
상기 제1 온도는 1050℃ 내지 1200℃ 범위 내의 온도이고, 상기 제2 온도는 800℃ 내지 900℃ 범위 내의 온도인 전자 블록층 형성 방법.The method according to claim 8,
Wherein the first temperature is a temperature in the range of 1050 ° C. to 1200 ° C., and the second temperature is a temperature in the range of 800 ° C. to 900 ° C. 청구항 8 내지 12의 어느 한 항에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, In 소스 가스를 공급하는 것을 더 포함하는 전자 블록층 형성 방법.The method according to any one of claims 8 to 12,
And supplying an In source gas while the chamber temperature is lowered from the first temperature to the second temperature. 질화물 반도체 소자 제조 방법에 있어서,
챔버 내에 배치된 기판 상에 활성층을 성장시키고,
상기 기판이 배치된 챔버 온도를 제1 온도로 상승시키고,
Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하면서 상기 챔버 온도를 제1 온도에서 제2 온도로 하강시켜 상기 기판 상에 전자 블록층을 성장시키는 것을 포함하는 질화물 반도체 소자 제조 방법.In the nitride semiconductor device manufacturing method,
Growing an active layer on a substrate disposed in the chamber,
Raise the chamber temperature at which the substrate is disposed to a first temperature,
A method of manufacturing a nitride semiconductor device comprising growing an electron block layer on the substrate by lowering the chamber temperature from a first temperature to a second temperature while supplying a Ga source gas, an Al source gas, an N source gas, and an Mg source gas. . 청구항 14에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, 상기 Ga 소스 가스 및 Al 소스 가스는 일정한 유량으로 공급되는 질화물 반도체 소자 제조 방법.The method according to claim 14,
The Ga source gas and the Al source gas are supplied at a constant flow rate while the chamber temperature is lowered from the first temperature to the second temperature. 청구항 14에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스는 일정한 유량으로 공급되는 질화물 반도체 소자 제조 방법.The method according to claim 14,
A method of manufacturing a nitride semiconductor device, wherein the Mg source gas is supplied at a constant flow rate while the chamber temperature is lowered from the first temperature to the second temperature. 청구항 14에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, Mg 소스 가스의 유량이 감소하는 질화물 반도체 소자 제조 방법.The method according to claim 14,
And a flow rate of the Mg source gas decreases while lowering the chamber temperature from the first temperature to the second temperature. 청구항 14에 있어서,
상기 제1 온도는 1050℃ 내지 1200℃ 범위 내의 온도이고, 상기 제2 온도는 800℃ 내지 900℃ 범위 내의 온도인 질화물 반도체 소자 제조 방법.The method according to claim 14,
The first temperature is a temperature in the range of 1050 ℃ to 1200 ℃, the second temperature is a temperature in the range of 800 ℃ to 900 ℃. 청구항 14 내지 18의 어느 한 항에 있어서,
상기 챔버 온도를 제1 온도에서 제2 온도로 하강시키는 동안, In 소스 가스를 공급하는 것을 더 포함하는 질화물 반도체 소자 제조 방법.The method according to any one of claims 14 to 18,
And supplying an In source gas while lowering the chamber temperature from the first temperature to the second temperature.
KR1020110141668A 2011-12-23 2011-12-23 Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer KR101910563B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141668A KR101910563B1 (en) 2011-12-23 2011-12-23 Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141668A KR101910563B1 (en) 2011-12-23 2011-12-23 Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer

Publications (2)

Publication Number Publication Date
KR20130073685A true KR20130073685A (en) 2013-07-03
KR101910563B1 KR101910563B1 (en) 2019-01-04

Family

ID=48988084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141668A KR101910563B1 (en) 2011-12-23 2011-12-23 Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer

Country Status (1)

Country Link
KR (1) KR101910563B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263228A1 (en) * 2012-10-22 2015-09-17 Iljin Led Co., Ltd Nitride semiconductor light-emitting device having excellent brightness and esd protection properties

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850950B1 (en) * 2006-07-26 2008-08-08 엘지전자 주식회사 Nitride based light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263228A1 (en) * 2012-10-22 2015-09-17 Iljin Led Co., Ltd Nitride semiconductor light-emitting device having excellent brightness and esd protection properties

Also Published As

Publication number Publication date
KR101910563B1 (en) 2019-01-04

Similar Documents

Publication Publication Date Title
KR102494071B1 (en) Method of fabricating light emitting diode
US11049995B2 (en) High-efficiency long-wavelength light-emitting device
KR100998540B1 (en) ?-nitride semiconductor light emitting device
KR100931509B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR20210134531A (en) Semiconductor light emitting device
CN110233190B (en) Light emitting device
KR20100006548A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
KR20030006990A (en) Nitride semiconductor device and method for manufacturing the same
WO2004114421A1 (en) A light emitting device using nitride semiconductor and fabrication method of the same
KR20160013552A (en) Light emitting device and lighting system
KR20130061306A (en) Nitride semiconductor device having improved esd characteristics
KR20140094807A (en) Light Emitting device using electron barrier layer
KR102131697B1 (en) Semiconductor device having enhanced esd characteristics and method of fabricating the same
KR20130063378A (en) Nitride semiconductor device and method of fabricating the same
KR100288851B1 (en) Method for making a III-Nitride semiconductor light-emitting device using delta-doping technique
KR101635609B1 (en) Light emitting diode and method of fabricating the same
KR101910563B1 (en) Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer
KR101669638B1 (en) METHOD OF GROWING n-TYPE NITRIDE SEMICONDUCTOR, LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME
KR102553985B1 (en) Group III nitride semiconductor
KR100906972B1 (en) Nitride based light emitting device
KR20160043751A (en) Light emitting device and lighting system
KR101172059B1 (en) Nitride compound semiconductor LED and fabricating method thereof
KR102224109B1 (en) Light emitting device, Method for fabricating the same and Lighting system
KR20150017103A (en) Method of grawing electron blocking layer and method of fabricating nitride semiconductor device having the same
KR101387543B1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant