KR20130072152A - Package for semiconductor and semiconductor light-emitting apparatus - Google Patents
Package for semiconductor and semiconductor light-emitting apparatus Download PDFInfo
- Publication number
- KR20130072152A KR20130072152A KR1020120148448A KR20120148448A KR20130072152A KR 20130072152 A KR20130072152 A KR 20130072152A KR 1020120148448 A KR1020120148448 A KR 1020120148448A KR 20120148448 A KR20120148448 A KR 20120148448A KR 20130072152 A KR20130072152 A KR 20130072152A
- Authority
- KR
- South Korea
- Prior art keywords
- port
- electrode
- package
- semiconductor
- side protrusion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 286
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 239000011347 resin Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 7
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 4
- 239000004677 Nylon Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920001778 nylon Polymers 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 238000012986 modification Methods 0.000 description 61
- 230000004048 modification Effects 0.000 description 61
- 238000010586 diagram Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
본 발명은, 반도체용 패키지 및 반도체 발광 장치에 관한 것이다.The present invention relates to a semiconductor package and a semiconductor light emitting device.
종래, LED 등의 발광 소자, 조도 센서, CMOS 나 CCD 등의 이미지 센서 소자 등의 반도체 소자를 수용하기 위한 반도체용 패키지가 알려져 있다.Background Art Conventionally, semiconductor packages for accommodating semiconductor elements such as light emitting elements such as LEDs, illuminance sensors, and image sensor elements such as CMOS and CCDs are known.
예를 들어, 특허문헌 1 의 반도체용 패키지는, 반도체 소자가 탑재되는 기대와, 반도체 소자와 전기적으로 접속되는 리드 프레임과, 기대와 리드 프레임을 일체로 고정시키는 수지를 구비하여 구성되어 있다.For example, the package for semiconductors of
그런데, 반도체용 패키지에 반도체 소자를 탑재할 때, 혹은 반도체용 패키지를 반도체 기판에 실장할 때, 혹은 반도체용 패키지의 리드 프레임을 커팅할 때에는, 반도체용 패키지의 일부에 응력이 가해진다. 예를 들어, 반도체용 패키지에 반도체 소자를 탑재할 때에는, 반도체용 패키지에 대하여 반도체 소자를 탑재하는 방향으로부터 가압력이 작용하여, 반도체용 패키지를 유지하는 지지점이 되는 반도체용 패키지의 양 단부 (端部) (기대와 리드 프레임의 접속부) 에 응력이 집중된다. 그 결과, 기대와 리드 프레임의 접속부에 크랙이 발생한다는 문제가 생긴다.By the way, when mounting a semiconductor element in a semiconductor package, when mounting a semiconductor package to a semiconductor substrate, or cutting the lead frame of a semiconductor package, a stress is applied to a part of semiconductor package. For example, when mounting a semiconductor element in a semiconductor package, pressing force acts from the direction in which a semiconductor element is mounted with respect to a semiconductor package, and both ends of the semiconductor package which become a support point holding a semiconductor package are shown. ), Stress is concentrated on the connection between the base and the lead frame. As a result, there arises a problem that a crack occurs in the connection portion between the base and the lead frame.
특허문헌 1 에 기재된 반도체용 패키지에서는, 기대와 리드 프레임 사이에 충전 수지가 개재되어 있고, 리드 프레임의 기대와 대향하는 부분이 평면에서 보아 직선상으로 되어 있다. 그 때문에, 반도체용 패키지의 양 단부에 응력이 집중되면, 리드 프레임의 기대와 대향하는 부분을 따라 응력이 전달된다. 이로써, 상기 리드 프레임의 기대와 대향하는 부분과 충전 수지의 계면을 따라 크랙이 발생하는 경우가 있다.In the package for semiconductors of
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로서, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있는 반도체용 패키지 및 반도체 발광 장치를 제공하는 것을 목적으로 한다.This invention is made | formed in view of such a situation, Comprising: It aims at providing the semiconductor package and semiconductor light emitting device which can suppress a crack generate | occur | producing in a semiconductor package.
상기의 목적을 달성하기 위하여, 본 발명은 이하를 채용하였다.In order to achieve the above object, the present invention employs the following.
(1) 본 발명의 일 양태에 관련된 반도체용 패키지는, 반도체 소자를 수용하기 위한 반도체용 패키지로서, 상기 반도체 소자가 탑재되는 탑재면을 갖는 포트부와, 상기 탑재면의 법선 방향에서 보아 상기 포트부와 간극을 두고 나란히 배치됨과 함께 상기 반도체 소자와 전기적으로 접속되는 접속면을 갖는 전극부와, 상기 탑재면과 상기 접속면을 노출시킨 상태에서, 상기 포트부와 상기 전극부를 고정시키는 충전 수지를 구비하고, 상기 포트부에는, 상기 전극부를 향하여 돌출되는 포트부측 돌출부가 형성되어 있고, 상기 포트부의 상기 포트부측 돌출부가 형성된 측의 부분과 상기 전극부 사이의 상기 간극이, 상기 충전 수지로 충전되어 있다.(1) A semiconductor package according to an aspect of the present invention is a semiconductor package for accommodating a semiconductor element, the port portion having a mounting surface on which the semiconductor element is mounted, and the port as viewed from the normal direction of the mounting surface. An electrode portion having a connection surface electrically connected to the semiconductor element and arranged side by side with a portion and a gap; and a filling resin for fixing the port portion and the electrode portion in a state where the mounting surface and the connection surface are exposed; And a port portion protruding portion protruding toward the electrode portion is formed in the port portion, and the gap between the portion on the side where the port portion protruding portion is formed on the port portion and the electrode portion is filled with the filling resin. have.
(2) 상기 (1) 의 양태에 관련된 반도체용 패키지는, 상기 전극부에는, 상기 포트부를 향하여 돌출되는 전극부측 돌출부가 형성되어 있어도 된다.(2) In the semiconductor package according to the aspect (1) above, the electrode portion may have an electrode portion protruding portion projecting toward the port portion.
(3) 상기 (2) 의 양태에 관련된 반도체용 패키지는, 상기 탑재면의 법선 방향에서 보아, 상기 포트부측 돌출부와 상기 전극부측 돌출부가, 상기 포트부측 돌출부의 돌출 방향과 직교하는 방향에 있어서 서로 상기 간극을 두고 인접해서 배치되어 있어도 된다.(3) The semiconductor package according to the aspect (2) described above, in the direction normal to the mounting surface, the port portion protrusion and the electrode portion protrusion are mutually perpendicular in the direction perpendicular to the protrusion direction of the port portion protrusion. The gap may be disposed adjacent to each other.
(4) 상기 (2) 또는 (3) 의 양태에 관련된 반도체용 패키지는, 상기 포트부에는, 복수의 상기 포트부측 돌출부가 형성되어 있고, 상기 탑재면의 법선 방향에서 보아 인접하는 2 개의 상기 포트부측 돌출부 사이에는 상기 전극부측 돌출부가 배치되어 있어도 된다.(4) In the semiconductor package according to the aspect (2) or (3), a plurality of the port portion side protrusions are formed in the port portion, and the two ports are adjacent to each other in the normal direction of the mounting surface. The electrode portion side protrusion may be disposed between the side protrusions.
(5) 상기 (4) 의 양태에 관련된 반도체용 패키지는, 상기 포트부에는, 상기 전극부를 향하여 돌출되는 방향의 길이가 서로 동등한 2 개의 상기 포트부측 돌출부가 형성되어 있고, 상기 2 개의 포트부측 돌출부 중, 일방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 일단부에 형성되어 있고, 타방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 타단부에 형성되어 있어도 된다.(5) In the semiconductor package according to the aspect (4), the port portion is provided with two port portion side protrusions equal in length to each other in the direction projecting toward the electrode portion, and the two port portion side protrusions are provided. Among the port portion side protrusions, one of the port portion side protrusions is formed at one end portion of the portion where the port portion opposes the electrode portion, and the other port portion side protrusion portion is formed at the other end portion of the portion where the port portion opposes the electrode portion. You may be.
(6) 상기 (4) 또는 (5) 의 양태에 관련된 반도체용 패키지는, 상기 복수의 포트부측 돌출부의 상기 전극부를 향하여 돌출되는 방향의 길이는, 상기 전극부측 돌출부의 상기 포트부를 향하여 돌출되는 방향의 길이보다 길어도 된다.(6) In the semiconductor package according to the aspect (4) or (5), the length of the direction in which the plurality of port portion side protrusions protrude toward the electrode portion is the direction in which the electrode portion side protrusions protrude toward the port portion. It may be longer than the length of.
(7) 상기 (4) 의 양태에 관련된 반도체용 패키지는, 상기 포트부에는, 상기 전극부를 향하여 돌출되는 방향의 길이가 서로 상이한 2 개의 상기 포트부측 돌출부가 형성되어 있고, 상기 2 개의 포트부측 돌출부 중, 일방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 일단부에 형성되어 있고, 타방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 타단부에 형성되어 있어도 된다.(7) In the package for a semiconductor according to the aspect (4), the port portion is provided with two port portion side protrusions having different lengths in a direction projecting toward the electrode portion, and the two port portion side protrusions. Among the port portion side protrusions, one of the port portion side protrusions is formed at one end portion of the portion where the port portion opposes the electrode portion, and the other port portion side protrusion portion is formed at the other end portion of the portion where the port portion opposes the electrode portion. You may be.
(8) 상기 (2) ∼ (7) 중 어느 하나의 양태에 관련된 반도체용 패키지는, 상기 포트부측 돌출부, 상기 전극부측 돌출부의 적어도 일방의 선단부의 적어도 일부는, 상기 탑재면의 법선 방향에서 보아 곡선 형상이어도 된다.(8) In the semiconductor package according to any one of the above (2) to (7), at least a portion of at least one of the tip portions of the port portion side protrusion and the electrode portion side protrusion is viewed in the normal direction of the mounting surface. It may be curved.
(9) 상기 (1) ∼ (8) 중 어느 하나의 양태에 관련된 반도체용 패키지는, 상기 탑재면의 주위에는, 상기 탑재면에 탑재되는 상기 반도체 소자로부터 사출되는 광을 상기 탑재면의 상방을 향하여 반사시키는 반사면이 형성되어 있어도 된다.(9) The semiconductor package according to any one of the above items (1) to (8) includes light emitted from the semiconductor element mounted on the mounting surface around the mounting surface. The reflecting surface which reflects toward may be formed.
(10) 상기 (9) 의 양태에 관련된 반도체용 패키지는, 상기 탑재면과 상기 접속면은 서로 상이한 높이에 배치되어 있고, (10) In the semiconductor package according to the aspect (9), the mounting surface and the connection surface are disposed at different heights from each other.
상기 포트부의 상기 포트부측 돌출부가 형성된 측의 부분은 상기 접속면의 높이까지 튀어나와 있어도 된다.The part of the side in which the said port part side protrusion part was formed may protrude up to the height of the said connection surface.
(11) 상기 (1) ∼ (10) 중 어느 하나의 양태에 관련된 반도체용 패키지는, 상기 포트부의 상기 탑재면과는 반대측의 면이 상기 충전 수지로부터 노출되어 있어도 된다.(11) In the package for semiconductors which concerns on any one of said (1)-(10), the surface on the opposite side to the said mounting surface of the said port part may be exposed from the said filling resin.
(12) 상기 (1) ∼ (11) 중 어느 하나의 양태에 관련된 반도체용 패키지는, 상기 충전 수지가, 나일론, 액정 폴리머, 실리콘 수지, 에폭시 수지로 이루어지는 군에서 선택된 적어도 1 종 이상이어도 된다.(12) The package for semiconductors in any one of said (1)-(11) may be at least 1 sort (s) or more selected from the group which the said filler resin becomes from a nylon, a liquid crystal polymer, a silicone resin, and an epoxy resin.
(13) 본 발명의 다른 양태에 관련된 반도체 발광 장치는, 상기 (1) ∼ (12) 중 어느 하나의 양태에 관련된 반도체용 패키지와, 상기 탑재면에 탑재된 반도체 소자와, 상기 반도체 소자를 봉지하는 봉지 수지를 포함한다.(13) A semiconductor light emitting device according to another aspect of the present invention includes a semiconductor package according to any one of (1) to (12), a semiconductor element mounted on the mounting surface, and the semiconductor element. It includes sealing resin.
본 발명에 의하면, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있는 반도체용 패키지 및 반도체 발광 장치를 제공할 수 있다.According to the present invention, it is possible to provide a semiconductor package and a semiconductor light emitting device which can suppress the occurrence of cracks in the semiconductor package.
도 1a 는, 본 발명의 제 1 실시형태의 반도체 발광 장치를 나타내는 모식도이다.
도 1b 는, 동(同) 실시형태의 반도체 발광 장치를 나타내는 모식도이다.
도 1c 는, 동 실시형태의 반도체 발광 장치를 나타내는 모식도이다.
도 2a 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 2b 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 2c 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 3 은, 동 실시형태에 있어서의, 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.
도 4 는, 비교예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.
도 5 는, 본 발명의 제 2 실시형태의 반도체 발광 장치를 나타내는 사시도이다.
도 6 은, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 평면도이다.
도 7 은, 동 실시형태에 있어서의, 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.
도 8 은, 본 발명의 제 3 실시형태의 반도체 발광 장치를 나타내는 사시도이다.
도 9 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 평면도이다.
도 10 은, 동 실시형태에 있어서의, 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.
도 11 은, 본 발명의 제 4 실시형태의 반도체 발광 장치를 나타내는 사시도이다.
도 12a 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 12b 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 12c 는, 동 실시형태에 있어서의, 반도체용 패키지를 나타내는 모식도이다.
도 13a 는, 본 발명의 반도체용 패키지의 변형예를 나타내는 평면도이다.
도 13b 는, 본 발명의 반도체용 패키지의 변형예를 나타내는 평면도이다.
도 13c 는, 본 발명의 반도체용 패키지의 변형예를 나타내는 평면도이다.
도 14a 는, 동 실시형태에 있어서의, 반도체용 패키지의 변형예를 나타내는 평면도이다.
도 14b 는, 동 실시형태에 있어서의, 반도체용 패키지의 변형예를 나타내는 평면도이다.
도 15a 는, 본 발명의 포트부측 돌출부와 전극부측 돌출부의 접속부의 변형예를 나타내는 평면도이다.
도 15b 는, 본 발명의 포트부측 돌출부와 전극부측 돌출부의 접속부의 변형예를 나타내는 평면도이다.
도 15c 는, 본 발명의 포트부측 돌출부와 전극부측 돌출부의 접속부의 변형예를 나타내는 평면도이다.
도 16a 는, 동 실시형태에 있어서의, 접속부의 변형예를 나타내는 평면도이다.
도 16b 는, 동 실시형태에 있어서의, 접속부의 변형예를 나타내는 평면도이다.
도 16c 는, 동 실시형태에 있어서의, 접속부의 변형예를 나타내는 평면도이다.1: A is a schematic diagram which shows the semiconductor light-emitting device of 1st Embodiment of this invention.
1B is a schematic diagram illustrating a semiconductor light emitting device of the same embodiment.
1C is a schematic diagram illustrating a semiconductor light emitting device of the same embodiment.
FIG. 2A is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
FIG. 2B is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
FIG. 2C is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
3 is an enlarged view of a portion of the side in which the port portion side protrusion of the port portion is formed in the embodiment.
It is an enlarged view of the part of the side in which the port part side protrusion part of the port part of the comparative example was formed.
5 is a perspective view showing a semiconductor light emitting device of a second embodiment of the present invention.
FIG. 6 is a plan view showing a package for a semiconductor in the embodiment. FIG.
FIG. 7 is an enlarged view of a portion at the side where the port portion protruding portion of the port portion is formed in the embodiment. FIG.
8 is a perspective view illustrating a semiconductor light emitting device of a third embodiment of the present invention.
9 is a plan view illustrating a package for a semiconductor in the embodiment.
FIG. 10 is an enlarged view of a portion on the side where the port portion side protrusion of the port portion is formed in the embodiment. FIG.
11 is a perspective view showing a semiconductor light emitting device of a fourth embodiment of the present invention.
FIG. 12A is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
FIG. 12B is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
FIG. 12C is a schematic diagram illustrating a semiconductor package in the embodiment. FIG.
It is a top view which shows the modification of the semiconductor package of this invention.
It is a top view which shows the modification of the semiconductor package of this invention.
13C is a plan view illustrating a modification of the semiconductor package of the present invention.
14A is a plan view showing a modification of the package for a semiconductor in the embodiment.
14B is a plan view illustrating a modification of the semiconductor package in the embodiment.
It is a top view which shows the modification of the connection part of the port part side protrusion part and the electrode part side protrusion part of this invention.
It is a top view which shows the modification of the connection part of the port part side protrusion part and the electrode part side protrusion part of this invention.
It is a top view which shows the modification of the connection part of the port part side protrusion part and the electrode part side protrusion part of this invention.
FIG. 16A is a plan view showing a modification of the connecting portion in the embodiment. FIG.
FIG. 16B is a plan view illustrating a modification of the connecting portion in the embodiment. FIG.
16C is a plan view illustrating a modification of the connecting portion in the same embodiment.
이하, 도면을 참조하면서 본 발명의 실시형태를 설명하지만, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.EMBODIMENT OF THE INVENTION Hereinafter, although embodiment of this invention is described referring drawings, this invention is not limited to the following embodiment.
또한, 이하의 모든 도면에 있어서는, 도면을 보기 쉽게 하기 위하여, 각 구성 요소의 치수나 비율 등은 적절히 상이하게 하였다. 또한, 이하의 설명 및 도면 중, 동일 또는 상당하는 요소에는 동일한 부호를 붙여, 중복되는 설명은 생략한다.In addition, in all the following drawings, in order to make drawing clear, a dimension, a ratio, etc. of each component were changed suitably. In addition, in the following description and drawings, the same code | symbol is attached | subjected to the same or corresponding element, and the overlapping description is abbreviate | omitted.
(제 1 실시형태)(First Embodiment)
도 1 은, 본 발명의 제 1 실시형태의 반도체 발광 장치 (1) 를 나타내는 모식도이다. 도 1a 는 반도체 발광 장치 (1) 의 사시도이고, 도 1b 는 반도체 발광 장치 (1) 의 평면도이며, 도 1c 는 반도체 발광 장치 (1) 의 저면도이다.FIG. 1: is a schematic diagram which shows the semiconductor light-emitting
또한, 이하의 설명에 있어서는, XYZ 직교 좌표계를 설정하여, 이 XYZ 직교 좌표계를 참조하면서 각 부재의 위치 관계에 대하여 설명한다. 그리고, 수평면 내의 소정 방향을 X 축 방향, 수평면 내에 있어서 X 축 방향과 직교하는 방향을 Y 축 방향, X 축 방향 및 Y 축 방향 각각과 직교하는 방향 (즉 연직 방향) 을 Z 축 방향으로 한다. 도면에서는, 수평면 내에 있어서 직방체 형상의 반도체 발광 장치 (1) 의 폭 방향을 X 방향, 반도체 발광 장치 (1) 의 길이 방향을 Y 방향, 반도체 소자 (20) 의 탑재면 (11a) 의 법선 방향을 Z 방향으로 하여 도시하고 있다.In addition, in the following description, the positional relationship of each member is demonstrated, referring to this XYZ rectangular coordinate system by setting an XYZ rectangular coordinate system. The direction orthogonal to the X-axis direction in the horizontal plane in the X-axis direction, and the direction orthogonal to each of the Y-axis direction, the X-axis direction, and the Y-axis direction (ie, the vertical direction) in the horizontal plane is the Z-axis direction. In the figure, the width direction of the rectangular parallelepiped semiconductor light-emitting
도 1a ∼ 도 1c 에 나타내는 바와 같이, 반도체 발광 장치 (1) 는, 반도체용 패키지 (10) 와, 반도체 소자 (20) 와, 봉지 수지 (30) 를 구비하여 구성되어 있다. 반도체 발광 장치 (1) 는, 직방체 형상이며, 상방으로 광을 사출하도록 구성되어 있다. 예를 들어, 반도체 발광 장치 (1) 는, 액정 표시 장치의 백라이트 광원, 조명 분야 등의 라이트 유닛에 적용된다.As shown to FIG. 1A-FIG. 1C, the semiconductor
또한, 반도체 발광 장치 (1) 의 형상은, 직방체 형상에 한정되지 않고, 코너부를 R 가공하거나, 평면에서 보아 타원 형상으로 하거나 하는 등, 여러 가지의 형상을 채용할 수 있다.In addition, the shape of the semiconductor light-emitting
반도체용 패키지 (10) 는, 반도체 소자 (20) 를 수용하기 위한 것이다. 반도체용 패키지 (10) 는, 포트부 (11) 와, 전극부 (12) 와, 충전 수지 (13) 를 구비하여 구성되어 있다. 예를 들어, 반도체 소자 (20) 로는, LED 등의 발광 소자, 조도 센서, CMOS 나 CCD 등의 이미지 센서 소자 등의 여러 가지의 반도체 소자가 사용된다.The
포트부 (11) 는, 반도체 소자 (20) 를 탑재하는 탑재면 (11a) 을 갖는다. 포트부 (11) 는, 반도체 소자 (20) 가 탑재되는 기대가 되는 것이다. 탑재면 (11a) 에는, 반도체 소자 (20) 에 접속된 와이어 (22) 의 일단이 접속된다. 예를 들어, 포트부 (11) 는, 철 (Fe), 주석 (Sn), 크롬 (Cr), 아연 (Zn), 니켈 (Ni), 알루미늄 (Al), 은 (Ag), 금 (Au), 구리 (Cu) 등의 금속, 또는 이들 금속 중 적어도 1 개를 함유하는 합금으로 이루어진다.The
도 2a ∼ 도 2c 는, 본 발명의 제 1 실시형태의 반도체용 패키지 (10) 를 나타내는 모식도이다. 도 2a 는 반도체용 패키지 (10) 의 평면도이고, 도 2b 는 도 2a 의 A-A 선을 따른 단면도이며, 도 2c 는 도 2a 의 B-B 선을 따른 단면도이다.FIG. 2: A is a schematic diagram which shows the
도 2a 에 나타내는 바와 같이, 전극부 (12) 는, 탑재면 (11a) 의 법선 방향 (+Z 방향) 에서 보아, 포트부 (11) 와 간극 (40) 을 두고 나란히 배치되어 있다. 전극부 (12) 는, 반도체용 패키지 (10) 의 길이 방향에 있어서 포트부 (11) 의 일방측 (+Y 방향측) 에 1 개 배치되어 있다. 전극부 (12) 는, 반도체 소자 (20) 와 전기적으로 접속하는 접속면 (12a) 을 갖는다. 접속면 (12a) 에는, 반도체 소자 (20) 에 접속된 와이어 (21) 의 일단이 접속된다 (도 1a 참조).As shown to FIG. 2A, the
충전 수지 (13) 는, 탑재면 (11a) 과 접속면 (12a) 을 상방으로 노출시킨 상태에서, 포트부 (11) 와 전극부 (12) 를 고정시킨다. 충전 수지 (13) 는, 포트부 (11) 와 전극부 (12) 가 도통하지 않도록 포트부 (11) 와 전극부 (12) 를 소정 간격만큼 이간시킨 상태에서 절연하여 고정시키는 것이다.The filling
충전 수지 (13) 는 직방체 형상이며, 탑재면 (11a) 과 접속면 (12a) 을 노출시키는 부분에 Y 방향으로 긴 부분을 갖는 긴 구멍이 형성되어 있다. 예를 들어, 충전 수지 (13) 는, 사출기에 의해, 포트부 (11) 의 반도체 소자 (20) 의 탑재면 (11a) 이나 전극부 (12) 의 접속면 (12a) 을 제외한 부분을 수지가 덮도록 설치된 형틀 내에 수지 재료를 사출한다. 이로써, 충전 수지 (13) 는, 포트부 (11) 및 전극부 (12) 의 일부를 매설하도록 형성된다.The filling
충전 수지 (13) 의 형성 재료로는, 내열성이 우수한 수지 재료를 사용한다. 예를 들어, 충전 수지 (13) 의 형성 재료로는, 나일론 (지방족 골격을 함유하는 폴리아미드), 액정 폴리머, 실리콘 수지, 에폭시 수지로 이루어지는 군에서 선택된 적어도 1 종 이상의 수지 재료를 사용한다.As a forming material of the filling
또한, 충전 수지 (13) 의 형상은, 직방체 형상에 한정되지 않고, 코너부를 R 가공하거나, 평면에서 보아 타원 형상으로 하거나 하는 등, 여러 가지의 형상을 채용할 수 있다.In addition, the shape of the filling
포트부 (11) 에는, 전극부 (12) 를 향하여 돌출되는 포트부측 돌출부 (111) 가 형성되어 있다. 한편, 전극부 (12) 에는, 포트부 (11) 를 향하여 돌출되는 전극부측 돌출부 (121) 가 형성되어 있다.In the
본 실시형태에 있어서, 포트부 (11) 에는, 2 개의 포트부측 돌출부 (111) 가 형성되어 있다. 탑재면 (11a) 의 법선 방향 (+Z 방향) 에서 보아, 인접하는 2 개의 포트부측 돌출부 (111) 사이에는 1 개의 전극부측 돌출부 (121) 가 배치되어 있다. 반도체 발광 장치 (1) 의 폭 방향 (X 방향) 에서 보아, 2 개의 포트부측 돌출부 (111) 의 선단부와 전극부측 돌출부 (121) 의 선단부가 서로 겹치도록 배치되어 있다.In the present embodiment, two port
전극부 (12) 의 전극부측 돌출부 (121) 가 형성된 측과는 반대측에는, 전극부 (12) 본체로부터 Y 방향으로 연장된 2 개의 다리부 (122) 가 형성되어 있다. 이들 다리부 (122) 의 일부는, 충전 수지 (13) 의 일부를 관통하여 외부로 노출되어 있다. 예를 들어, 다리부 (122) 는, 반도체 발광 장치 (1) 를 도시 생략된 반도체 기판에 탑재할 때의 접속 단자로서 기능한다.On the side opposite to the side where the electrode
도 2b, 도 2c 에 나타내는 바와 같이, 포트부 (11) 의 탑재면 (11a) 과 전극부 (12) 의 접속면 (12a) 은 서로 상이한 높이에 배치되어 있다. 본 실시형태에 있어서, 탑재면 (11a) 은 접속면 (12a) 보다 낮은 위치에 배치되어 있다. 포트부 (11) 의 포트부측 돌출부 (111) 가 형성된 측의 부분은, 접속면 (12a) 의 높이까지 튀어나와 있다.As shown to FIG. 2B and FIG. 2C, the mounting
포트부 (11) 는, 탑재면 (11a) 의 주위를 둘러싸는 측벽부 (11b) 와, 측벽부 (11b) 의 외측 가장자리부에 형성된 수평 가장자리부 (11c) 를 갖는다. 측벽부 (11b) 는, 탑재면 (11a) 의 전체 둘레 가장자리에 고리형으로 형성되어 있다. 예를 들어, 측벽부 (11b) 의 표면에는, 금, 은, 알루미늄, 니켈 등의 금속 재료에 의한 도금 처리가 실시되어 있다. 이로써, 측벽부 (11b) 의 표면은, 반도체 소자 (20) 로부터 사출되는 광을 탑재면 (11a) 의 상방을 향하여 반사시키는 반사면으로서 기능한다. 수평 가장자리부 (11c) 는 접속면 (12a) 과 동일한 높이에 배치되어 있다. 포트부 (11) 의 형상은, 탑재면 (11a) 과 측벽부 (11b) 에 의해 오목상을 이루고 있다.The
이와 같이, 포트부 (11) 는 반도체 소자 (20) 를 탑재하는 부분이 오목상으로 형성되어 있다.As described above, the
예를 들어, 포트부 (11) 를 오목상으로 하는 방법으로는, 포트부 (11) 의 탑재면 (11a) 이 되는 부분에 드로잉 가공을 실시하는 방법을 들 수 있다.For example, as a method of making the
포트부 (11) 의 탑재면 (11a) 과 반대측의 면 (11d) (이하, 포트부 (11) 의 이면 (11d) 이라고 한다) 은, 충전 수지 (13) 로부터 노출되어 있다. 포트부 (11) 의 이면 (11d) 은, 충전 수지 (13) 의 이면 (13a) 과 면일하게 표출되어 있다.The
도 3 은, 본 실시형태의 반도체용 패키지 (10) 에 있어서의 포트부 (11) 의 포트부측 돌출부 (111) 가 형성된 측의 부분의 확대도이다. 도 3 에 있어서, 부호 CL 은, 반도체용 패키지 (10) 의 Y 방향을 따른 중심선이다. 부호 L 은, 포트부측 돌출부 (111) 의 전극부 (12) 를 향하여 돌출되는 방향의 길이 (포트부측 돌출부 (111) 가 포트부 (11) 로부터 전극부 (12) 를 향하여 돌출되는 Y 방향과 평행한 길이) 이다. 또한, 도 3 에 있어서는, 편의상, 포트부 (11) 및 전극부 (12) 만을 도시하고 반도체용 패키지 (10) 의 다른 구성 요소의 도시를 생략하고 있다.3 is an enlarged view of a portion on the side where the port
도 3 에 나타내는 바와 같이, 포트부 (11) 에는, 전극부 (12) 를 향하여 돌출되는 방향의 길이 (L) 가 서로 동등한 2 개의 포트부측 돌출부 (111) 가 형성되어 있다. 2 개의 포트부측 돌출부 (111) 중, 일방의 포트부측 돌출부 (111) (도면 중 상측의 포트부측 돌출부 (111)) 는, 포트부 (11) 가 전극부 (12) 와 대향하는 부분의 일단부 (-X 방향측의 단부) 에 형성되어 있다. 타방의 포트부측 돌출부 (111) (도면 중 하측의 포트부측 돌출부 (111)) 는, 포트부 (11) 가 전극부 (12) 와 대향하는 부분의 타단부 (+X 방향측의 단부) 에 형성되어 있다.As shown in FIG. 3, the
전극부 (12) 에는, 포트부 (11) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121) 가 형성되어 있다. 전극부측 돌출부 (121) 는, 전극부 (12) 가 포트부 (11) 와 대향하는 부분의 중앙부에 형성되어 있다. 전극부측 돌출부 (121) 는, 선단부가 2 개의 포트부측 돌출부 (111) 사이에 배치되어 있다. 본 실시형태에 있어서는, 탑재면 (11a) 의 법선 방향에서 보아, 포트부측 돌출부 (111) 와 전극부측 돌출부 (121) 가, 포트부측 돌출부 (111) 의 돌출 방향과 직교하는 방향 (X 방향) 에 있어서 서로 간극 (40) 을 두고 인접해서 형성되어 있다. 바꾸어 말하면, X 방향에서 보아, 2 개의 포트부측 돌출부 (111) 의 선단부와 전극부측 돌출부 (121) 의 선단부가 서로 겹치도록 배치되어 있다. 본 실시형태에 있어서는, 포트부 (11) 와 전극부 (12) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.The
도 4 는, 비교예의 반도체용 패키지에 있어서의 포트부 (1011) 와 전극부 (1012) 의 접속부의 확대도이다. 또한, 도 4 에 있어서는, 편의상, 포트부 (1011) 및 전극부 (1012) 만을 도시하고 반도체용 패키지의 다른 구성 요소의 도시를 생략하고 있다.4 is an enlarged view of a connection portion of the
도 4 에 나타내는 바와 같이, 비교예에 있어서는, 포트부 (1011) 와 전극부 (1012) 사이의 간극 (1040) 이 도시 생략된 충전 수지로 충전되어 있다. 포트부 (1011) 의 전극부 (1012) 와 대향하는 측의 부분 (1011a) 과, 전극부 (1012) 의 포트부 (1011) 와 대향하는 측의 부분 (1012a) 은, 각각 평면에서 보아 직선상으로 되어 있다.As shown in FIG. 4, in the comparative example, the
그런데, 반도체용 패키지에 반도체 소자를 탑재할 때에는, 반도체용 패키지에 대하여 반도체 소자를 탑재하는 방향으로부터 가압력이 작용하여, 반도체용 패키지를 유지하는 지점이 되는 반도체용 패키지의 양 단부 (포트부 (1011) 와 전극부 (1012) 의 접속부) 에 응력이 집중된다. 그 결과, 포트부 (1011) 와 전극부 (1012) 의 접속부에 크랙이 발생한다는 문제가 생긴다.By the way, when mounting a semiconductor element in a semiconductor package, both ends (port part 1011) of a semiconductor package which becomes a point which a pressing force acts from the direction in which a semiconductor element is mounted with respect to a semiconductor package, and is a point which hold | maintains a semiconductor package is carried out. ) And the connection portion of the electrode portion 1012). As a result, there arises a problem that a crack occurs in the connection portion between the
예를 들어, 비교예의 반도체용 패키지에서는, 포트부 (1011) 와 전극부 (1012) 사이의 간극 (1040) 에 충전 수지가 개재되어 있고, 포트부 (1011) 의 전극부 (1012) 와 대향하는 측의 부분 (1011a) 과, 전극부 (1012) 의 포트부 (1011) 와 대향하는 측의 부분 (1012a) 은, 각각 평면에서 보아 직선상으로 되어 있다. 그 때문에, 반도체용 패키지의 양 단부에 응력이 집중되면, 포트부 (1011) 의 전극부 (1012) 와 대향하는 측의 부분 (1011a) 및, 전극부 (1012) 의 포트부 (1011) 와 대향하는 측의 부분 (1012a) 을 따라, 응력이 전달된다.For example, in the package for a semiconductor of a comparative example, filling resin is interposed in the
이로써, 이들, 포트부 (1011) 의 전극부 (1012) 와 대향하는 측의 부분 (1011a) 과 충전 수지의 계면 및, 전극부 (1012) 의 포트부 (1011) 와 대향하는 측의 부분 (1012a) 과 충전 수지의 계면을 따라, 크랙이 발생하는 경우가 있다.As a result, the interface of the
크랙은, 포트부 (1011) 와 충전 수지의 계면 및 전극부 (1012) 와 충전 수지의 계면을 따라 형성되기 쉽다. 크랙은, 충전 수지의 폭 방향 일단측 (-X 방향측) 에서부터 폭 방향 타단측 (+X 방향측) 을 향하여 직선적으로 형성되기 때문에, 비교예의 반도체용 패키지와 같이 포트부 (1011) 와 충전 수지의 계면, 및 전극부 (1012) 와 충전 수지의 계면이, 모두 직선상으로 형성되어 있으면, 크랙이 충전 수지의 폭 방향을 따라 용이하게 형성되어 버린다.The crack is likely to be formed along the interface between the
이에 반해, 본 실시형태의 반도체용 패키지 (10) 와 같이, 포트부 (11) 와 충전 수지 (13) 의 계면 및 전극부 (12) 와 충전 수지 (13) 의 계면이 충전 수지 (13) 의 폭 방향 (X 방향) 에 대하여 사행하여 형성되어 있으면, 크랙이 충전 수지 (13) 의 폭 방향을 따라 형성되기 어려워진다. 또한, 본 실시형태의 반도체용 패키지 (10) 에서는, 포트부측 돌출부 (111) 와 전극부측 돌출부 (121) 가 충전 수지 (13) 의 폭 방향을 따라 서로 간극 (40) 을 두고 인접해서 형성되어 있다. 이 때문에, 충전 수지 (13) 의 일부에 크랙이 발생하고, 크랙이 충전 수지 (13) 의 폭 방향으로 성장하려고 해도, 그 성장 방향에 배치된 강성이 높은 포트부 (11) 나 전극부 (12) 에 의해 크랙의 성장이 억제되어, 충전 수지 (13) 의 폭 방향 전체에 크랙이 형성되는 것이 억제된다.On the other hand, like the
이와 같이, 본 실시형태의 반도체용 패키지 (10) 에 의하면, 반도체 소자 (20) 의 탑재시 등에 반도체용 패키지 (10) 에 응력이 가해져도 반도체용 패키지 (10) 에 크랙이 잘 형성되지 않는다. 그 때문에, 수율이 높은 반도체용 패키지 (10) 가 제공된다.Thus, according to the
또한, 본 실시형태의 반도체용 패키지 (10) 에 의하면, 다음과 같은 효과도 얻어진다.Moreover, according to the
본 실시형태의 반도체용 패키지 (10) 에 있어서는, 서로 동일한 길이 (L) 를 갖는 2 개의 포트부측 돌출부 (111) 가, 포트부 (11) 가 전극부 (12) 와 대향하는 부분의 양 단부에 형성되어 있다. 이 때문에, 포트부 (11) 와 전극부 (12) 의 접속부의 강도 밸런스를 높일 수 있다.In the
또한, 탑재면 (11a) 의 주위를 둘러싸는 측벽부 (11b) 의 표면에는, 금속 재료에 의한 도금 처리가 실시되어 있다. 이 때문에, 반도체 소자 (20) 로부터 비스듬하게 사출되는 광을 탑재면 (11a) 의 상방을 향하여 반사시킬 수 있다.Moreover, the plating process by a metal material is given to the surface of the
만일, 탑재면이 접속면과 동일한 높이에 배치되는 구성이면, 반도체 소자 (20) 로부터 비스듬하게 사출되는 광은 충전 수지 (13) 에 의해 탑재면 (11a) 의 상방을 향하여 반사되는데, 장기간 사용한 경우, 충전 수지 (13) 가 열화에 의해 변색되어, 광의 취출 효율이 나빠질 가능성이 있다.If the mounting surface is arranged at the same height as the connection surface, the light emitted obliquely from the
이에 반해, 본 실시형태에 있어서는, 탑재면 (11a) 이 접속면 (12a) 보다 낮은 위치에 배치되어 있기 때문에, 반도체 소자 (20) 로부터 비스듬하게 사출된 광은, 금속 재료에 의한 도금 처리가 실시된 측벽부 (11b) 에 의해 탑재면 (11a) 의 상방을 향하여 반사되는데, 측벽부 (11b) 는 도금 처리가 실시되어 있기 때문에, 장시간 사용한 경우의 변색을 억제할 수 있다. 따라서, 반도체 소자 (20) 로부터 사출되는 광을 효율적으로 취출할 수 있다.On the other hand, in this embodiment, since the mounting
포트부 (11) 의 이면 (11d) 이 충전 수지 (13) 로부터 노출되어 있기 때문에, 반도체 소자 (20) 의 구동 중에 발생하는 열이 포트부 (11) 를 통하여 외부로 방열된다. 이 때문에, 반도체 소자 (20) 에 발생하는 열이 충전 수지 (13) 내에 갇히는 것을 억제할 수 있다. 따라서, 반도체 소자 (20) 에 발생하는 열을 외부로 효율적으로 방열할 수 있다.Since the
또한, 충전 수지 (13) 로서, 나일론, 액정 폴리머, 실리콘 수지, 에폭시 수지로 이루어지는 군에서 선택된 적어도 1 종 이상의 수지 재료를 사용하기 때문에, 내열성이 우수한 반도체용 패키지 (10) 를 제공할 수 있다.Moreover, since at least 1 type or more types of resin material selected from the group which consists of nylon, a liquid crystal polymer, a silicone resin, and an epoxy resin are used as the filling
또한, 본 실시형태의 반도체 발광 장치 (1) 에 의하면, 상기 반도체용 패키지 (10) 를 구비하기 때문에, 반도체용 패키지 (10) 에 크랙이 발생하는 것을 억제할 수 있는 반도체 발광 장치 (1) 를 제공할 수 있다.In addition, according to the semiconductor
(제 2 실시형태)(Second Embodiment)
도 5 는, 도 1a 에 대응한, 본 발명의 제 2 실시형태의 반도체 발광 장치 (2) 를 나타내는 사시도이다. 본 실시형태의 반도체 발광 장치 (2) 는, 반도체용 패키지 (10) 대신에 반도체용 패키지 (10A) 를 구비하고 있는 점이 상기 서술한 제 1 실시형태에 관련된 반도체 발광 장치 (1) 와 상이하다. 그 밖의 점은 상기 서술한 구성과 동일하기 때문에, 도 1a 와 동일한 요소에는 동일한 부호를 붙여, 상세한 설명은 생략한다.FIG. 5: is a perspective view which shows the semiconductor light-emitting
도 5 에 나타내는 바와 같이, 반도체 발광 장치 (2) 는, 반도체용 패키지 (10A) 와, 반도체 소자 (20) 와, 봉지 수지 (30) 를 구비하여 구성되어 있다.As shown in FIG. 5, the semiconductor
반도체용 패키지 (10A) 는, 포트부 (11A) 와, 전극부 (12A) 와, 충전 수지 (13A) 를 구비하여 구성되어 있다.The
도 6 은, 도 2a 에 대응한, 본 실시형태의 반도체용 패키지 (10A) 를 나타내는 평면도이다. 또한, 도 6 에 있어서, 부호 CP 는, 평면에서 본 반도체용 패키지 (10A) 의 중심점이다.FIG. 6: is a top view which shows the
도 6 에 나타내는 바와 같이, 전극부 (12A) 는, 탑재면 (11Aa) 의 법선 방향 (+Z 방향) 에서 보아, 포트부 (11A) 와 간극 (40) 을 두고 나란히 배치되어 있다. 전극부 (12A) 는, 반도체용 패키지 (10A) 의 길이 방향에 있어서 포트부 (11A) 의 양측 (+Y 방향측, -Y 방향측) 에 1 개씩 배치되어 있어, 합계 2 개 배치되어 있다. 전극부 (12) 는, 반도체 소자 (20) 와 전기적으로 접속하는 접속면 (12Aa) 을 갖는다.As shown in FIG. 6, the
도 5 로 되돌아가, +Y 방향측에 배치된 전극부 (12A) 의 접속면 (12Aa) 에는, 반도체 소자 (20) 에 접속된 와이어 (21) 의 일단이 접속된다. 한편, -Y 방향측에 배치된 전극부 (12A) 의 접속면 (12Aa) 에는, 반도체 소자 (20) 에 접속된 와이어 (22) 의 일단이 접속된다.Returning to FIG. 5, one end of the
충전 수지 (13A) 는, 탑재면 (11Aa) 과 접속면 (12Aa) 을 상방으로 노출시킨 상태에서, 포트부 (11A) 와 전극부 (12A) 를 고정시킨다.The filling
포트부 (11A) 에는, 전극부 (12) 를 향하여 돌출되는 2 개의 포트부측 돌출부 (111A, 112A) 가 형성되어 있다. 한편, 전극부 (12A) 에는, 포트부 (11A) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121A) 가 형성되어 있다.In the
탑재면 (11Aa) 의 법선 방향 (+Z 방향) 에서 보아, 포트부측 돌출부 (111A) 와 포트부측 돌출부 (112A) 사이에는 전극부측 돌출부 (121A) 가 배치되어 있다. 반도체 발광 장치 (1) 의 폭 방향 (X 방향) 에서 보아, 포트부측 돌출부 (111A) 의 선단부와 전극부측 돌출부 (121A) 의 선단부가 서로 겹치도록, 포트부측 돌출부 (112A) 의 선단부와 전극부측 돌출부 (121A) 의 선단부가 서로 겹치도록 배치되어 있다.As seen from the normal direction (+ Z direction) of the mounting surface 11Aa, the electrode
전극부 (12A) 의 전극부측 돌출부 (121A) 가 형성된 측과는 반대측에는, 전극부 (12A) 본체로부터 Y 방향으로 연장된 다리부 (122A) 가 형성되어 있다. 포트부측 돌출부 (112A) 의 선단부와 다리부 (122A) 의 일부는, 충전 수지 (13) 의 일부를 관통하여 외부로 노출되어 있다. 예를 들어, 포트부측 돌출부 (112A) 및 다리부 (122A) 는, 반도체 발광 장치 (2) 를 반도체 기판에 탑재할 때의 접속 단자로서 기능한다. 본 실시형태에 있어서는, 포트부 (11A) 와 전극부 (12A) 의 접속부가 중심점 (CP) 에 대하여 점대칭으로 되어 있다.A
도 7 은, 도 3 에 대응한, 포트부 (11A) 의 포트부측 돌출부 (111A, 112A) 가 형성된 측의 부분의 확대도이다. 도 7 에 있어서, 부호 CL 은, 반도체용 패키지 (10A) 의 Y 방향을 따른 중심선이다. 부호 L1 은, 포트부측 돌출부 (111A) 의 전극부 (12A) 를 향하여 돌출되는 방향의 길이 (포트부측 돌출부 (111A) 가 포트부 (11A) 로부터 전극부 (12A) 를 향하여 돌출되는 Y 방향과 평행한 길이) 이다. 부호 L2 는, 포트부측 돌출부 (112A) 의 전극부 (12A) 를 향하여 돌출되는 방향의 길이 (포트부측 돌출부 (112A) 가 포트부 (11A) 로부터 전극부 (12A) 를 향하여 돌출되는 Y 방향과 평행한 길이) 이다. 또한, 도 7 에 있어서는, 편의상, 포트부 (11A) 및 전극부 (12A) 만을 도시하고 반도체용 패키지 (10A) 의 다른 구성 요소의 도시를 생략하고 있다.FIG. 7: is an enlarged view of the part of the side in which the port part
도 7 에 나타내는 바와 같이, 포트부 (11A) 에는, 전극부 (12A) 를 향하여 돌출되는 방향의 길이가 서로 상이한 2 개의 포트부측 돌출부 (111A, 112A) 가 형성되어 있다. 여기서는, 2 개의 포트부측 돌출부 중, 상대적으로 전극부 (12A) 를 향하여 돌출되는 방향의 길이가 짧은 쪽을 제 1 포트부측 돌출부 (111A) 로 하고, 상대적으로 전극부 (12A) 를 향하여 돌출되는 방향의 길이가 긴 쪽을 제 2 포트부측 돌출부 (112A) 로 한다.As shown in FIG. 7, the
도 6 으로 되돌아가, 반도체용 패키지 (10A) 의 +Y 방향측의 접속부에 있어서, 제 1 포트부측 돌출부 (111A) 는, 포트부 (11A) 가 전극부 (12A) 와 대향하는 부분의 일단부 (-X 방향측의 단부) 에 형성되어 있다. 제 2 포트부측 돌출부 (112A) 는, 포트부 (11A) 가 전극부 (12A) 와 대향하는 부분의 타단부 (+X 방향측의 단부) 에 형성되어 있다. 한편, 반도체용 패키지 (10A) 의 -Y 방향측의 접속부에 있어서, 제 1 포트부측 돌출부 (111A) 는, 포트부 (11A) 가 전극부 (12A) 와 대향하는 부분의 일단부 (+X 방향측의 단부) 에 형성되어 있다. 제 2 포트부측 돌출부 (112A) 는, 포트부 (11A) 가 전극부 (12A) 와 대향하는 부분의 타단부 (-X 방향측의 단부) 에 형성되어 있다.Returning to FIG. 6, in the connecting portion on the + Y direction side of the
전극부 (12A) 에는, 포트부 (11A) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121A) 가 형성되어 있다. 전극부측 돌출부 (121A) 는, 선단부가 제 1 포트부측 돌출부 (111A) 와 제 2 포트부측 돌출부 (112A) 사이에 배치되어 있다. 본 실시형태에 있어서는, X 방향에서 보아, 제 1 포트부측 돌출부 (111A) 의 선단부와 전극부측 돌출부 (121A) 의 선단부가 서로 겹치도록, 또한, 제 2 포트부측 돌출부 (112A) 의 선단부와 전극부측 돌출부 (121A) 의 선단부가 서로 겹치도록, 배치되어 있다. 또한, 본 실시형태에 있어서는, 포트부 (11A) 와 전극부 (12A) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있지 않다.In the
본 실시형태의 반도체용 패키지 (10A) 에 의하면, 포트부 (11A) 와 전극부 (12A) 의 접속부가 도 7 에 나타내는 중심선 (CL) 에 대하여 선대칭으로 되어 있지 않고 -X 방향측과 +X 방향측에서 비대칭으로 되어 있다. 이 때문에, 포트부 (11A) 와 전극부 (12A) 의 접속부가 중심선에 대하여 -X 방향측과 +X 방향측에서 대칭으로 되어 있는 구성에 비해, 충전 수지 (13) 를 사출 형성할 때에 형성되는 웰드 라인의 위치가 중심선 (CL) 으로부터 어긋나기 쉬워진다. 웰드 라인의 위치가 중심선 (CL) 을 따라 형성되면, 반도체용 패키지 (10A) 의 충전 수지 (13) 의 두께가 얇기 때문에, 강도가 열등하다.According to the
그러나, 본 실시형태에 있어서는, 웰드 라인이 형성되는 부분을 포트부 (11A) 와 전극부 (12A) 의 접속부의 비대칭성에 기초하여 조정하면, 이 접속부 전체로서 접합 강도를 크게 할 수 있다. 예를 들어, 본 실시형태에 있어서는 웰드 라인이 형성되는 부분을 중심선 (CL) 으로부터 어긋나게 함으로써, 반도체용 패키지 (10A) 의 충전 수지 (13) 의 두께가 두꺼워지기 때문에, 강도를 크게 할 수 있다.However, in this embodiment, if the part in which a weld line is formed is adjusted based on the asymmetry of the connection part of the
또한, 웰드 라인이 형성되는 부분을 상기 접속부에 있어서 간극 (40) 이 형성되어 있지 않은 부분 (제 2 포트부측 돌출부 (112A)) 에 평면에서 보아 겹치도록 배치하면, 웰드 라인이 형성되는 부분을 상기 접속부에 있어서 간극 (40) 이 형성된 부분 (제 1 포트부측 돌출부 (111A) 와 전극부 (12A) 의 접속 부분) 에 평면에서 보아 겹치도록 배치하는 구성에 비해, 상기 접속부 전체로서 접합 강도를 크게 할 수 있다.Further, when the portion where the weld line is formed is arranged so as to overlap in plan view with the portion (second port
또한, 제 2 포트부측 돌출부 (112A) 가 충전 수지 (13) 의 일부를 관통하고 있어, 도중에 간극 (40) 이 형성되는 구성으로 되어 있지 않다. 요컨대, 반도체용 패키지 (10A) 의 폭 방향 (X 방향) 에서 보아, 간극 (40) 부분이 없는 구성으로 되어 있다. 이 때문에, 반도체용 패키지 (10A) 의 양 단부에 응력이 집중된 경우에, 이 응력이 간극 (40) 부분을 따라 전달되는 것을 억제할 수 있다.Moreover, 112 A of 2nd port part side protrusions penetrate a part of filling
따라서, 반도체용 패키지 (10A) 에 크랙이 발생하는 것을 억제할 수 있는 반도체용 패키지 (10A) 를 제공할 수 있다.Therefore, the
(제 3 실시형태)(Third Embodiment)
도 8 은, 도 1a 에 대응한, 본 발명의 제 3 실시형태의 반도체 발광 장치 (3) 를 나타내는 사시도이다. 본 실시형태의 반도체 발광 장치 (3) 는, 반도체용 패키지 (10) 대신에 반도체용 패키지 (10B) 를 구비하고 있는 점이 상기 서술한 제 1 실시형태에 관련된 반도체 발광 장치 (1) 와 상이하다. 그 밖의 점은 상기 서술한 구성과 동일하기 때문에, 도 1a 와 동일한 요소에는 동일한 부호를 붙여, 상세한 설명은 생략한다.FIG. 8: is a perspective view which shows the semiconductor light-emitting
도 8 에 나타내는 바와 같이, 반도체 발광 장치 (3) 는, 반도체용 패키지 (10B) 와, 반도체 소자 (20) 와, 봉지 수지 (30) 를 구비하여 구성되어 있다.As shown in FIG. 8, the semiconductor
반도체용 패키지 (10B) 는, 포트부 (11B) 와, 전극부 (12B) 와, 충전 수지 (13B) 를 구비하여 구성되어 있다.The
도 9 는, 도 2a 에 대응한, 본 실시형태의 반도체용 패키지 (10B) 를 나타내는 평면도이다.9 is a plan view of the
도 9 에 나타내는 바와 같이, 전극부 (12B) 는, 탑재면 (11Ba) 의 법선 방향 (+Z 방향) 에서 보아, 포트부 (11B) 와 간극 (40) 을 두고 나란히 배치되어 있다. 전극부 (12B) 는, 반도체용 패키지 (10B) 의 길이 방향에 있어서 포트부 (11B) 의 양측 (+Y 방향측, -Y 방향측) 에 1 개씩 배치되어 있어, 합계 2 개 배치되어 있다. 전극부 (12B) 는, 반도체 소자 (20) 와 전기적으로 접속하는 접속면 (12Ba) 을 갖는다.As shown in FIG. 9, the
도 8 로 되돌아가, +Y 방향측에 배치된 전극부 (12B) 의 접속면 (12Ba) 에는, 반도체 소자 (20) 에 접속된 와이어 (21) 의 일단이 접속된다. 한편, -Y 방향측에 배치된 전극부 (12B) 의 접속면 (12Ba) 에는, 반도체 소자 (20) 에 접속된 와이어 (22) 의 일단이 접속된다.8, one end of the
충전 수지 (13B) 는, 탑재면 (11Ba) 과 접속면 (12Ba) 을 상방으로 노출시킨 상태에서, 포트부 (11B) 와 전극부 (12B) 를 고정시킨다.The filling
포트부 (11B) 에는, 전극부 (12B) 를 향하여 돌출되는 2 개의 포트부측 돌출부 (111B) 가 형성되어 있다. 한편, 전극부 (12B) 에는, 포트부 (11B) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121B) 가 형성되어 있다. 탑재면 (11Ba) 의 법선 방향 (+Z 방향) 에서 보아, 2 개의 포트부측 돌출부 (111B) 사이에는 전극부측 돌출부 (121B) (전극부 (12B)) 가 배치되어 있다.In the
전극부 (12B) 의 전극부측 돌출부 (121B) 가 형성된 측과는 반대측에는, 전극부 (12B) 본체로부터 Y 방향으로 연장된 다리부 (122B) 가 형성되어 있다. 포트부측 돌출부 (111B) 의 선단부와 다리부 (122B) 는, 충전 수지 (13) 의 일부를 관통하여 외부로 노출되어 있다. 예를 들어, 다리부 (122B) 는, 반도체 발광 장치 (3) 를 반도체 기판에 탑재할 때의 접속 단자로서 기능한다.The
도 10 은, 도 3 에 대응한, 반도체용 패키지 (10B) 에 있어서의 포트부 (11B) 의 포트부측 돌출부 (111B) 가 형성된 측의 부분의 확대도이다. 도 10 에 있어서, 부호 CL 은, 반도체용 패키지 (10B) 의 Y 방향을 따른 중심선이다. 부호 L3 은, 포트부측 돌출부 (111B) 의 전극부 (12B) 를 향하여 돌출되는 방향의 길이 (포트부측 돌출부 (111B) 가 포트부 (11B) 로부터 전극부 (12B) 를 향하여 돌출되는 Y 방향과 평행한 길이) 이다. 부호 L4 는, 전극부측 돌출부 (121B) 의 포트부 (11B) 를 향하여 돌출되는 방향의 길이 (전극부측 돌출부 (121B) 가 전극부 (12B) 로부터 포트부 (11B) 를 향하여 돌출되는 Y 방향과 평행한 길이) 이다. 또한, 도 10 에 있어서는, 편의상, 포트부 (11B) 및 전극부 (12B) 만을 도시하고 반도체용 패키지 (10B) 의 다른 구성 요소의 도시를 생략하고 있다.FIG. 10: is an enlarged view of the part of the side in which the port part
도 10 에 나타내는 바와 같이, 포트부 (11B) 에는, 전극부 (12B) 를 향하여 돌출되는 방향의 길이가 서로 동등한 2 개의 포트부측 돌출부 (111B) 가 형성되어 있다. 2 개의 포트부측 돌출부 (111B) 중, 일방의 포트부측 돌출부 (111B) (도면 중 상측의 포트부측 돌출부 (111B)) 는, 포트부 (11B) 가 전극부 (12B) 와 대향하는 부분의 일단부 (-X 방향측의 단부) 에 형성되어 있다. 타방의 포트부측 돌출부 (111B) (도면 중 하측의 포트부측 돌출부 (111B)) 는, 포트부 (11B) 가 전극부 (12B) 와 대향하는 부분의 타단부 (+X 방향측의 단부) 에 형성되어 있다.As shown in FIG. 10, the
전극부 (12B) 에는, 포트부 (11B) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121B) 가 형성되어 있다. 전극부측 돌출부 (121B) 는, 전극부 (12B) 가 포트부 (11B) 와 대향하는 부분의 중앙부에 형성되어 있다. 전극부측 돌출부 (121B) 는, 전체가 2 개의 포트부측 돌출부 (111B) 사이에 배치되어 있다. 본 실시형태에 있어서는, 2 개의 포트부측 돌출부의 전극부 (12B) 를 향하여 돌출되는 방향의 길이 (L3) 는, 전극부측 돌출부 (121B) 의 포트부 (11B) 를 향하여 돌출되는 방향의 길이 (L4) 보다 길게 되어 있다 (L3>L4). 본 실시형태에 있어서는, 포트부 (11B) 와 전극부 (12B) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.The
본 실시형태의 반도체용 패키지 (10B) 에 의하면, 2 개의 포트부측 돌출부 (111B) 가 충전 수지 (13B) 의 일부를 관통하고 있어, 도중에 간극 (40) 이 형성되는 구성으로 되어 있지 않다. 요컨대, 반도체용 패키지 (10B) 의 폭 방향 (-X 방향 및 +X 방향의 쌍방향) 에서 보아, 간극 (40) 부분이 없는 구성으로 되어 있다. 이 때문에, 반도체용 패키지 (10B) 의 양 단부에 응력이 집중된 경우에, 이 응력이 간극 (40) 부분을 따라 전달되는 것을 보다 확실하게 억제할 수 있다.According to the
(제 4 실시형태)(Fourth Embodiment)
도 11 은, 도 1a 에 대응한, 본 발명의 제 4 실시형태의 반도체 발광 장치 (4) 를 나타내는 사시도이다. 본 실시형태의 반도체 발광 장치 (4) 는, 반도체용 패키지 (10) 대신에 반도체용 패키지 (10C) 를 구비하고 있는 점이 상기 서술한 제 1 실시형태에 관련된 반도체 발광 장치 (1) 와 상이하다. 그 밖의 점은 상기 서술한 구성과 동일하기 때문에, 도 1a 와 동일한 요소에는 동일한 부호를 붙여, 상세한 설명은 생략한다.FIG. 11: is a perspective view which shows the semiconductor light-emitting device 4 of 4th Embodiment of this invention corresponding to FIG. 1A. The semiconductor light emitting device 4 of the present embodiment differs from the semiconductor
도 11 에 나타내는 바와 같이, 반도체 발광 장치 (4) 는, 반도체용 패키지 (10C) 와, 반도체 소자 (20) 와, 봉지 수지 (30) 를 구비하여 구성되어 있다.As shown in FIG. 11, the semiconductor light emitting device 4 includes a
반도체용 패키지 (10C) 는, 포트부 (11C) 와, 전극부 (12) 와, 충전 수지 (13C) 를 구비하여 구성되어 있다.The
도 12a ∼ 도 12c 는, 도 2a ∼ 도 2c 에 대응한, 본 실시형태의 반도체용 패키지 (10C) 를 나타내는 모식도이다. 도 12a 는, 도 2a 에 대응한, 본 실시형태의 반도체용 패키지 (10C) 를 나타내는 평면도이다. 도 12b 는 도 12c 의 C-C 선을 따른 단면도이며, 도 12c 는 도 12a 의 D-D 선을 따른 단면도이다.12A to 12C are schematic views showing the
도 12a ∼ 도 12c 에 나타내는 바와 같이, 포트부 (11C) 의 탑재면 (11Ca) 주위에는, 반사면 (11CR) 이 형성되어 있다. 반사면 (11CR) 은, 반도체 소자 (20) 로부터 사출되는 광을 탑재면 (11Ca) 의 상방을 향하여 반사시킨다. 예를 들어, 반사면 (11CR) 은, 포트부 (11C) 의 측벽부 (11Cb) 에 있어서 비스듬한 상방으로 돌출된 부분의 내벽면이다. 또한, 이 내벽면에 금, 은, 알루미늄, 니켈 등의 금속 재료에 의한 도금 처리를 실시해도 된다.12A to 12C, the reflecting surface 11CR is formed around the mounting surface 11Ca of the
본 실시형태의 반도체용 패키지 (10C) 에 의하면, 탑재면 (11Ca) 주위에 반사면 (11CR) 이 형성되어 있기 때문에, 반도체 소자 (20) 로부터 비스듬한 방향으로 사출되는 광을 탑재면 (11Ca) 의 상방을 향하여 반사시킬 수 있다. 따라서, 반도체 소자 (20) 로부터 사출되는 광을 효율적으로 취출할 수 있다.According to the
(반도체용 패키지의 제 1 변형예)(1st modification of the package for semiconductors)
도 13a 는, 도 2a 에 대응한, 본 발명의 반도체용 패키지의 제 1 변형예를 나타내는 평면도이다. 또한, 도 13a 에 있어서, 부호 CL1 은, 반도체용 패키지 (10D) 의 Y 방향을 따른 중심선이다. 부호 CL2 는, 반도체용 패키지 (10D) 의 X 방향을 따른 중심선이다.FIG. 13A is a plan view illustrating a first modification of the semiconductor package of the present invention corresponding to FIG. 2A. FIG. In addition, in FIG. 13A, code | symbol CL1 is the centerline along the Y direction of the
도 13a 에 나타내는 바와 같이, 본 변형예의 반도체용 패키지 (10D) 는, 포트부 (11D) 와, 전극부 (12) 와, 충전 수지 (13D) 를 구비하여 구성되어 있다.As shown to FIG. 13A, the
상기 서술한 제 1 실시형태에 관련된 반도체용 패키지 (10) 에 있어서는, 전극부 (12) 가 반도체용 패키지 (10) 의 길이 방향에 있어서 포트부 (11) 의 일방측 (+Y 방향측) 에 1 개만 배치되어 있었다.In the
이에 반해, 본 변형예에 관련된 반도체용 패키지 (10D) 에 있어서는, 전극부 (12) 가 반도체용 패키지 (10D) 의 길이 방향에 있어서 포트부 (11D) 의 양측 (+Y 방향측, -Y 방향측) 에 1 개씩 배치되어 있어, 합계 2 개 배치되어 있다. 또한, 포트부 (11D) 와 전극부 (12) 의 접속부가 중심선 (CL1) 에 대하여 선대칭으로 되어 있는 것에 더해, 포트부 (11D) 와 전극부 (12) 의 접속부가 중심선 (CL2) 에 대해서도 선대칭으로 되어 있다.In contrast, in the
본 변형예의 반도체용 패키지 (10D) 에 있어서도, 반도체용 패키지 (10D) 에 크랙이 발생하는 것을 억제할 수 있다.In the
(반도체용 패키지의 제 2 변형예)(2nd modification of the package for semiconductors)
도 13b 는, 도 6 에 대응한, 본 발명의 반도체용 패키지의 제 2 변형예를 나타내는 평면도이다. 또한, 도 13b 에 있어서, 부호 CP 는, 평면에서 본 반도체용 패키지 (10E) 의 중심점이다. 부호 CL2 는, 반도체용 패키지 (10E) 의 X 방향을 따른 중심선이다.FIG. 13B is a plan view illustrating a second modification of the semiconductor package of the present invention corresponding to FIG. 6. In addition, in FIG. 13B, code | symbol CP is the center point of the
도 13b 에 나타내는 바와 같이, 본 변형예의 반도체용 패키지 (10E) 는, 포트부 (11E) 와, 전극부 (12A, 12E) 와, 충전 수지 (13E) 를 구비하여 구성되어 있다.As shown to FIG. 13B, the
상기 서술한 제 2 실시형태에 관련된 반도체용 패키지 (10A) 에 있어서는, 포트부 (11A) 와 전극부 (12A) 의 접속부가 중심점 (CP) 에 대하여 점대칭으로 되어 있었다.In the
이에 반해, 본 변형예에 관련된 반도체용 패키지 (10E) 에 있어서는, 포트부 (11E) 와 전극부 (12A, 12E) 의 접속부가 중심점 (CP) 에 대하여 점대칭으로 되어 있지 않다. 그러나, 포트부 (11E) 와 전극부 (12A, 12E) 의 접속부가 중심선 (CL2) 에 대하여 선대칭으로 되어 있다.In contrast, in the
본 변형예의 반도체용 패키지 (10E) 에 있어서도, 반도체용 패키지 (10E) 에 크랙이 발생하는 것을 억제할 수 있다.Also in the
(반도체용 패키지의 제 3 변형예)(Third modification of the package for semiconductor)
도 13c 는, 도 6 에 대응한, 본 발명의 반도체용 패키지의 제 3 변형예를 나타내는 평면도이다.FIG. 13C is a plan view illustrating a third modification example of the semiconductor package of the present invention corresponding to FIG. 6.
도 13c 에 나타내는 바와 같이, 본 변형예에 관련된 반도체용 패키지 (10F) 는, 포트부 (11F) 와, 전극부 (12, 12A) 와, 충전 수지 (13F) 를 구비하여 구성되어 있다. 반도체용 패키지 (10F) 는, 제 1 실시형태에 관련된 전극부 (12) 및 제 2 실시형태에 관련된 전극부 (12A) 의 2 개의 전극부를 구비하고 있다.As shown to FIG. 13C, the
본 변형예의 반도체용 패키지 (10F) 에 있어서도, 반도체용 패키지 (10F) 에 크랙이 발생하는 것을 억제할 수 있다.Also in the
(반도체용 패키지의 제 4 변형예)(4th modification of the package for semiconductors)
도 14a 는, 도 6 에 대응한, 본 발명의 반도체용 패키지의 제 4 변형예를 나타내는 평면도이다.14A is a plan view showing a fourth modification of the package for semiconductor of the present invention, corresponding to FIG. 6.
도 14a 에 나타내는 바와 같이, 본 변형예에 관련된 반도체용 패키지 (10G) 는, 포트부 (11G) 와, 전극부 (12A) 와, 충전 수지 (13G) 를 구비하여 구성되어 있다. 반도체용 패키지 (10G) 는, 제 2 실시형태에 관련된 반도체용 패키지에 반사면을 적용한 것이다.As shown to FIG. 14A, the
본 변형예에 있어서, 포트부 (11G) 의 탑재면 (11Ga) 주위에는, 반사면 (11GR) 이 형성되어 있다. 반사면 (11GR) 은, 반도체 소자 (20) 로부터 사출되는 광을 탑재면 (11Ga) 의 상방을 향하여 반사시킨다.In this modification, the reflecting surface 11GR is formed around the mounting surface 11Ga of the
본 변형예의 반도체용 패키지 (10G) 에 있어서도, 반도체 소자 (20) 로부터 사출되는 광을 효율적으로 취출할 수 있다.Also in the
(반도체용 패키지의 제 5 변형예)(Fifth modification of the package for semiconductor)
도 14b 는, 도 9 에 대응한, 본 발명의 반도체용 패키지의 제 5 변형예를 나타내는 평면도이다.FIG. 14B is a plan view illustrating a fifth modification of the semiconductor package of the present invention corresponding to FIG. 9.
도 14b 에 나타내는 바와 같이, 본 변형예에 관련된 반도체용 패키지 (10H) 는, 포트부 (11H) 와, 전극부 (12B) 와, 충전 수지 (13H) 를 구비하여 구성되어 있다. 반도체용 패키지 (10H) 는, 제 3 실시형태에 관련된 반도체용 패키지에 반사면을 적용한 것이다.As shown in FIG. 14B, the
본 변형예에 있어서, 포트부 (11H) 의 탑재면 (11Ha) 주위에는, 반사면 (11HR) 이 형성되어 있다. 반사면 (11HR) 은, 반도체 소자 (20) 로부터 사출되는 광을 탑재면 (11Ha) 의 상방을 향하여 반사시킨다.In the present modification, a reflecting surface 11HR is formed around the mounting surface 11Ha of the
본 변형예의 반도체용 패키지 (10H) 에 있어서도, 반도체 소자 (20) 로부터 사출되는 광을 효율적으로 취출할 수 있다.Also in the
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 1 변형예)(1st modification of the connection part of the port part side protrusion part and electrode part side protrusion part)
도 15a 는, 본 발명의 반도체용 패키지에 있어서의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 1 변형예를 나타내는 평면도이다. 도 15a 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다. 또한, 도 15a 에 있어서, 부호 CL 은, 반도체용 패키지의 Y 방향을 따른 중심선이다.Fig. 15A is a plan view showing a first modification of the connecting portion of the port portion side protrusion and the electrode portion side protrusion in the semiconductor package of the present invention. FIG. 15A is an enlarged view of a portion on the side where the port portion protruding portion of the port portion of the present modified example corresponding to FIG. 3 is formed. FIG. In addition, in FIG. 15A, code | symbol CL is a centerline along the Y direction of the package for semiconductors.
도 15a 에 나타내는 바와 같이, 포트부 (11J) 에는, 전극부 (12) 를 향하여 돌출되는 2 개의 포트부측 돌출부 (111J) 가 형성되어 있다. 전극부 (12J) 에는, 포트부 (11) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121J) 가 형성되어 있다. 전극부측 돌출부 (121J) 는, 전극부 (12J) 가 포트부 (11J) 와 대향하는 부분의 중앙부에 형성되어 있다. 본 변형예에 있어서는, 포트부 (11J) 와 전극부 (12J) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.As shown in FIG. 15A, two port
상기 서술한 제 1 실시형태에 관련된 전극부 (12) 에 있어서는, 전극부측 돌출부 (121) 의 선단부가 평면에서 보아 직각의 모서리부를 갖고 있었다.In the
이에 반해, 본 변형예에 관련된 전극부 (12J) 에 있어서는, 전극부측 돌출부 (121J) 의 선단부가 평면에서 보아 곡선 형상이다.On the other hand, in the
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다. 또한, 본 변형예의 구성에 의하면, 반도체용 패키지의 양 단부에 응력이 집중된 경우에, 이 응력이 전극부측 돌출부 (121J) 의 곡선 형상의 선단부를 따라 전달되기 때문에, 이 선단부의 일부에 응력이 집중되는 것을 억제할 수 있다. 따라서, 전극부측 돌출부 (121J) 의 선단부의 일부에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors. In addition, according to the structure of this modification, when stress is concentrated in the both ends of the package for semiconductors, since this stress is transmitted along the curved tip of the electrode
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 2 변형예)(2nd modification of the connection part of the port part side protrusion part and electrode part side protrusion part)
도 15b 는, 본 발명의 반도체용 패키지에 있어서의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 2 변형예를 나타내는 평면도이다. 도 15b 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다. 또한, 도 15b 에 있어서, 부호 CL 은, 반도체용 패키지의 Y 방향을 따른 중심선이다.15B is a plan view illustrating a second modification of the connection portion of the port portion side protrusion and the electrode portion side protrusion in the semiconductor package of the present invention. FIG. 15B is an enlarged view of a portion on the side of the port portion protruding portion of the port portion of the present modified example corresponding to FIG. 3. In addition, in FIG. 15B, code | symbol CL is a centerline along the Y direction of the package for semiconductors.
도 15b 에 나타내는 바와 같이, 포트부 (11K) 에는, 전극부 (12K) 를 향하여 돌출되는 2 개의 포트부측 돌출부 (111K) 가 형성되어 있다. 전극부 (12K) 에 있어서의, 포트부 (11K) 와 대향하는 측의 부분은 평면에서 보아 직선상으로 되어 있다. 본 변형예에 있어서는, 포트부 (11K) 와 전극부 (12K) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.As shown in FIG. 15B, two port
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors.
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 3 변형예)(Third modification of the connecting portion of the port portion side protrusion and the electrode portion side protrusion)
도 15c 는, 본 발명의 반도체용 패키지에 있어서의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 3 변형예를 나타내는 평면도이다. 도 15c 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다. 또한, 도 15c 에 있어서, 부호 CL 은, 반도체용 패키지의 Y 방향을 따른 중심선이다.Fig. 15C is a plan view showing a third modification example of the connection portion of the port portion side protrusion and the electrode portion side protrusion in the semiconductor package of the present invention. FIG. 15C is an enlarged view of a portion of the side in which the port portion protruding portion of the port portion of the present modified example corresponding to FIG. 3 is formed. FIG. 15C, code | symbol CL is a centerline along the Y direction of the package for semiconductors.
도 15c 에 나타내는 바와 같이, 포트부 (11L) 에는, 전극부 (12L) 를 향하여 돌출되는 2 개의 포트부측 돌출부 (111L) 가 형성되어 있다. 전극부 (12L) 에는, 포트부 (11L) 를 향하여 돌출되는 2 개의 전극부측 돌출부 (121L) 가 형성되어 있다. 2 개의 포트부측 돌출부 (111L) 와 2 개의 전극부측 돌출부 (121L) 는, 서로 대향하고 있다. 본 변형예에 있어서는, 포트부 (11L) 와 전극부 (12L) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.As shown in FIG. 15C, two port
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors.
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 4 변형예)(Fourth modification of the connection part of the port part side protrusion part and the electrode part side protrusion part)
도 16a 는, 본 발명의 반도체용 패키지에 있어서의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 4 변형예를 나타내는 평면도이다. 도 16a 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다. 또한, 도 16a 에 있어서, 부호 CL 은, 반도체용 패키지의 Y 방향을 따른 중심선이다.It is a top view which shows the 4th modified example of the connection part of the port part side protrusion part and the electrode part side protrusion part in the semiconductor package of this invention. FIG. 16A is an enlarged view of a portion on the side where the port portion side protrusion of the port portion of the present modification corresponds to FIG. 3. In addition, in FIG. 16A, code | symbol CL is a centerline along the Y direction of the package for semiconductors.
도 16a 에 나타내는 바와 같이, 포트부 (11M) 에는, 전극부 (12M) 를 향하여 돌출되는 1 개의 포트부측 돌출부 (111M) 가 형성되어 있다. 포트부측 돌출부 (111M) 는, 포트부 (11M) 가 전극부 (12M) 와 대향하는 부분의 중앙부에 형성되어 있다. 전극부 (12M) 에 있어서의, 포트부 (11M) 와 대향하는 측의 부분은 평면에서 보아 직선상으로 되어 있다. 본 변형예에 있어서는, 포트부 (11M) 와 전극부 (12M) 의 접속부가 중심선 (CL) 에 대하여 선대칭으로 되어 있다.As shown to FIG. 16A, one port part
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors.
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 5 변형예)(Fifth modification of the connecting portion of the port portion protrusion and the electrode portion side protrusion)
도 16b 는, 본 발명의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 5 변형예를 나타내는 평면도이다. 도 16b 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.It is a top view which shows the 5th modified example of the connection part of the port part side protrusion part and the electrode part side protrusion part of this invention. FIG. 16B is an enlarged view of a portion on the side where the port portion protruding portion of the port portion of the present modified example corresponding to FIG. 3 is formed. FIG.
도 16b 에 나타내는 바와 같이, 포트부 (11N) 에는, 전극부 (12N) 를 향하여 돌출되는 1 개의 포트부측 돌출부 (111N) 가 형성되어 있다. 포트부측 돌출부 (111N) 는, 포트부 (11N) 가 전극부 (12N) 와 대향하는 부분의 -X 방향측의 단부에 형성되어 있다. 전극부 (12N) 에는, 포트부 (11N) 를 향하여 돌출되는 1 개의 전극부측 돌출부 (121N) 가 형성되어 있다. 전극부측 돌출부 (121N) 는, 전극부 (12N) 가 포트부 (11N) 와 대향하는 부분의 +X 방향측의 단부에 형성되어 있다. 본 변형예에 있어서는, 포트부측 돌출부 (111N) 와 전극부측 돌출부 (121N) 가 충전 수지의 폭 방향 (X 방향) 을 따라 서로 간극 (40) 을 두고 인접해서 형성되어 있다.As shown in FIG. 16B, one port
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors.
(포트부측 돌출부와 전극부측 돌출부의 접속부의 제 6 변형예)(6th modification of the connection part of the port part side protrusion part and electrode part side protrusion part)
도 16c 는, 본 발명의 포트부측 돌출부와 전극부측 돌출부의 접속부의 제 6 변형예를 나타내는 평면도이다. 도 16c 는, 도 3 에 대응한, 본 변형예의 포트부의 포트부측 돌출부가 형성된 측의 부분의 확대도이다.It is a top view which shows the 6th modification of the connection part of the port part side protrusion part and the electrode part side protrusion part of this invention. FIG. 16C is an enlarged view of a portion on the side of the port portion protruding portion of the port portion of the present modified example corresponding to FIG. 3.
도 16c 에 나타내는 바와 같이, 포트부 (11P) 의 전극부 (12P) 와 대향하는 측의 부분은, 전극부 (12P) 를 향하여 볼록해지는 곡선 형상으로 되어 있다. 전극부 (12P) 의 포트부 (11P) 와 대향하는 측의 부분은, 포트부 (11P) 를 향하여 오목해지는 곡선 형상으로 되어 있다. 본 변형예에 있어서는, 포트부 (11P) 의 전극부 (12P) 와 대향하는 측의 부분과 전극부 (12P) 의 포트부 (11P) 와 대향하는 측의 부분이 충전 수지의 폭 방향 (X 방향) 을 따라 서로 간극 (40) 을 두고 인접해서 형성되어 있다.As shown to FIG. 16C, the part of the side of the
본 변형예의 구성에 있어서도, 반도체용 패키지에 크랙이 발생하는 것을 억제할 수 있다.Also in the structure of this modification, it can suppress that a crack generate | occur | produces in a package for semiconductors.
이상, 첨부 도면을 참조하면서 본 발명에 관련된 바람직한 실시형태예에 대하여 설명하였지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 상기 서술한 예에 있어서 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례 로서, 본 발명의 주지로부터 일탈하지 않는 범위에 있어서 설계 요구 등에 기초하여 여러 가지 변경이 가능하고, 적절히 조합하여 사용할 수 있다.As mentioned above, although the preferred embodiment which concerns on this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to this example. All the shapes, the combinations, and the like of the respective constituent members shown in the above-described examples are examples, and various modifications are possible based on design requirements and the like without departing from the spirit of the present invention and can be used in combination as appropriate.
1, 2, 3, 4 : 반도체 발광 장치,
10, 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H : 반도체용 패키지,
11, 11A, 11B, 11C, 11D, 11E, 11F, 11G, 11H, 11J, 11K, 11L, 11M, 11N, 11P : 포트부,
11a, 11Aa, 11Ba, 11Ca, 11Ga, 11Ha : 탑재면,
11d, 11Cd : 탑재면과는 반대측의 면,
11CR, 11GR, 11HR : 반사면,
12, 12A, 12B, 12J, 12K, 12L, 12M, 12N, 12P : 전극부,
12a, 12Aa, 12Ba : 접속면,
13, 13A, 13B, 13C, 13D, 13E, 13F, 13G, 13H : 충전 수지,
20 : 반도체 소자,
30 : 봉지 수지,
40 : 간극,
111, 111A, 111B, 111C, 111D, 111E, 111F, 111G, 111H, 111J, 111K, 111L, 111M, 111N, 111P : 포트부측 돌출부,
121, 121A, 121B, 121C, 121D, 121E, 121F, 121G, 121H, 121J, 121K, 121L, 121M, 121N, 121P : 전극부측 돌출부,
L, L1, L2, L3 : 포트부측 돌출부의 전극부를 향하여 돌출되는 방향의 길이,
L4 : 전극부측 돌출부의 포트부를 향하여 돌출되는 방향의 길이1, 2, 3, 4: semiconductor light emitting device,
10, 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H: package for semiconductor,
11, 11A, 11B, 11C, 11D, 11E, 11F, 11G, 11H, 11J, 11K, 11L, 11M, 11N, 11P: port part,
Mounting surface: 11a, 11Aa, 11Ba, 11Ca, 11Ga, 11Ha,
11d, 11Cd: surface opposite to mounting surface,
11CR, 11GR, 11HR: reflective surface,
12, 12A, 12B, 12J, 12K, 12L, 12M, 12N, 12P: electrode part,
12a, 12Aa, 12Ba: connection surface,
Filling resin: 13, 13A, 13B, 13C, 13D, 13E, 13F, 13G, 13H,
20: semiconductor device,
30: bag resin,
40: gap,
111, 111A, 111B, 111C, 111D, 111E, 111F, 111G, 111H, 111J, 111K, 111L, 111M, 111N, 111P: port side projections,
121, 121A, 121B, 121C, 121D, 121E, 121F, 121G, 121H, 121J, 121K, 121L, 121M, 121N, 121P: protrusion on the electrode side,
L, L1, L2, L3: lengths in the direction of protruding toward the electrode portion of the protruding portion of the port portion side,
L4: Length in the direction which protrudes toward the port part of the electrode part side protrusion part.
Claims (13)
상기 반도체 소자가 탑재되는 탑재면을 갖는 포트부와 ;
상기 탑재면의 법선 방향에서 보아 상기 포트부와 간극을 두고 나란히 배치됨과 함께 상기 반도체 소자와 전기적으로 접속되는 접속면을 갖는 전극부와 ;
상기 탑재면과 상기 접속면을 노출시킨 상태에서, 상기 포트부와 상기 전극부를 고정시키는 충전 수지를 구비하고,
상기 포트부에는, 상기 전극부를 향하여 돌출되는 포트부측 돌출부가 형성되어 있고,
상기 포트부의 상기 포트부측 돌출부가 형성된 측의 부분과 상기 전극부 사이의 상기 간극이, 상기 충전 수지로 충전되어 있는, 반도체용 패키지.A package for a semiconductor for accommodating a semiconductor element,
A port portion having a mounting surface on which the semiconductor element is mounted;
An electrode portion arranged side by side with a gap in the normal direction of the mounting surface and having a connection surface electrically connected to the semiconductor element;
Filling resin which fixes the said port part and the said electrode part in the state which exposed the said mounting surface and the said connection surface,
The port portion has a port portion protruding portion protruding toward the electrode portion,
A package for a semiconductor, wherein the gap between the portion of the port portion on which the port portion side protrusion is formed and the electrode portion is filled with the filling resin.
상기 전극부에는, 상기 포트부를 향하여 돌출되는 전극부측 돌출부가 형성되어 있는, 반도체용 패키지.The method of claim 1,
The electrode part is provided with the electrode part side protrusion which protrudes toward the said port part, The package for semiconductors.
상기 탑재면의 법선 방향에서 보아, 상기 포트부측 돌출부와 상기 전극부측 돌출부가, 상기 포트부측 돌출부의 돌출 방향과 직교하는 방향에 있어서 서로 상기 간극을 두고 인접해서 배치되어 있는, 반도체용 패키지.3. The method of claim 2,
The semiconductor package according to the normal direction of the mounting surface, wherein the port portion protruding portion and the electrode portion protruding portion are disposed adjacent to each other with the gap in a direction orthogonal to the protruding direction of the port portion protruding portion.
상기 포트부에는, 복수의 상기 포트부측 돌출부가 형성되어 있고,
상기 탑재면의 법선 방향에서 보아 인접하는 2 개의 상기 포트부측 돌출부 사이에는 상기 전극부측 돌출부가 배치되어 있는, 반도체용 패키지.The method according to claim 2 or 3,
The port portion is provided with a plurality of the port portion side protrusions,
The electrode part side protrusion part is arrange | positioned between two said port part side protrusion parts which adjoin looking at the normal line direction of the said mounting surface.
상기 포트부에는, 상기 전극부를 향하여 돌출되는 방향의 길이가 서로 동등한 2 개의 상기 포트부측 돌출부가 형성되어 있고,
상기 2 개의 포트부측 돌출부 중, 일방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 일단부에 형성되어 있고, 타방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 타단부에 형성되어 있는, 반도체용 패키지.The method of claim 4, wherein
The port portion is provided with two port portion side protrusions equal in length to each other in a direction projecting toward the electrode portion.
The said port part side protrusion part is formed in the one end part of the part in which the said port part opposes the said electrode part among the said two port part side protrusion parts, and the said port part side protrusion part is the part in which the said port part opposes the said electrode part The package for a semiconductor formed in the other end of the package.
상기 복수의 포트부측 돌출부의 상기 전극부를 향하여 돌출되는 방향의 길이는, 상기 전극부측 돌출부의 상기 포트부를 향하여 돌출되는 방향의 길이보다 긴, 반도체용 패키지.The method according to claim 4 or 5,
The length of the direction which protrudes toward the said electrode part of the said some port part side protrusion part is longer than the length of the direction which protrudes toward the said port part of the said electrode part side protrusion part.
상기 포트부에는, 상기 전극부를 향하여 돌출되는 방향의 길이가 서로 상이한 2 개의 상기 포트부측 돌출부가 형성되어 있고,
상기 2 개의 포트부측 돌출부 중, 일방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 일단부에 형성되어 있고, 타방의 상기 포트부측 돌출부는 상기 포트부가 상기 전극부와 대향하는 부분의 타단부에 형성되어 있는, 반도체용 패키지.The method of claim 4, wherein
The port portion is provided with two port portion side protrusions different in length from each other in a direction projecting toward the electrode portion,
The said port part side protrusion part is formed in the one end part of the part in which the said port part opposes the said electrode part among the said two port part side protrusion parts, and the said port part side protrusion part is the part in which the said port part opposes the said electrode part The package for a semiconductor formed in the other end of the package.
상기 포트부측 돌출부, 상기 전극부측 돌출부의 적어도 일방의 선단부의 적어도 일부는, 상기 탑재면의 법선 방향에서 보아 곡선 형상인, 반도체용 패키지.8. The method according to any one of claims 2 to 7,
At least a part of at least one tip portion of the port portion side protrusion and the electrode portion side protrusion is curved in the normal direction of the mounting surface.
상기 탑재면의 주위에는, 상기 탑재면에 탑재되는 상기 반도체 소자로부터 사출되는 광을 상기 탑재면의 상방을 향하여 반사시키는 반사면이 형성되어 있는, 반도체용 패키지.The method according to any one of claims 1 to 8,
A package for a semiconductor, wherein a reflection surface for reflecting light emitted from the semiconductor element mounted on the mounting surface to the upper side of the mounting surface is formed around the mounting surface.
상기 탑재면과 상기 접속면은 서로 상이한 높이에 배치되어 있고,
상기 포트부의 상기 포트부측 돌출부가 형성된 측의 부분은 상기 접속면의 높이까지 튀어나와 있는, 반도체용 패키지.The method of claim 9,
The mounting surface and the connection surface are arranged at different heights from each other,
The part of the side in which the said port part side protrusion part was formed protrudes to the height of the said connection surface, The package for semiconductors.
상기 포트부의 상기 탑재면과는 반대측의 면이 상기 충전 수지로부터 노출되어 있는, 반도체용 패키지.11. The method according to any one of claims 1 to 10,
The semiconductor package whose surface opposite to the said mounting surface of the said port part is exposed from the said filling resin.
상기 충전 수지가, 나일론, 액정 폴리머, 실리콘 수지, 에폭시 수지로 이루어지는 군에서 선택된 적어도 1 종 이상인, 반도체용 패키지.12. The method according to any one of claims 1 to 11,
The package for semiconductors whose said filling resin is at least 1 sort (s) chosen from the group which consists of a nylon, a liquid crystal polymer, a silicone resin, and an epoxy resin.
상기 탑재면에 탑재된 반도체 소자와 ;
상기 반도체 소자를 봉지하는 봉지 수지를 포함하는, 반도체 발광 장치.The package for semiconductors in any one of Claims 1-12;
A semiconductor element mounted on the mounting surface;
A semiconductor light emitting device comprising a sealing resin for sealing the semiconductor element.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011280278A JP5885493B2 (en) | 2011-12-21 | 2011-12-21 | Semiconductor package and semiconductor light emitting device |
JPJP-P-2011-280278 | 2011-12-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130072152A true KR20130072152A (en) | 2013-07-01 |
Family
ID=48908969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120148448A KR20130072152A (en) | 2011-12-21 | 2012-12-18 | Package for semiconductor and semiconductor light-emitting apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5885493B2 (en) |
KR (1) | KR20130072152A (en) |
TW (1) | TWI577051B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150014214A (en) * | 2013-07-29 | 2015-02-06 | 삼성전기주식회사 | Molding composition for semiconductor package and semiconductor package using the same |
WO2019112345A1 (en) * | 2017-12-08 | 2019-06-13 | 엘지이노텍 주식회사 | Light-emitting element package and light source device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6603982B2 (en) | 2013-07-31 | 2019-11-13 | 日亜化学工業株式会社 | Lead frame, lead frame with resin, resin package, light emitting device, and method for manufacturing resin package |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3736366B2 (en) * | 2001-02-26 | 2006-01-18 | 日亜化学工業株式会社 | Surface mount type light emitting device and light emitting device using the same |
DE10243247A1 (en) * | 2002-09-17 | 2004-04-01 | Osram Opto Semiconductors Gmbh | Leadframe-based component housing, leadframe tape, surface-mountable electronic component and method of manufacture |
US7371181B2 (en) * | 2003-08-01 | 2008-05-13 | Delphi Technologies, Inc. | Sealing system for constant velocity joint |
JP2005197329A (en) * | 2004-01-05 | 2005-07-21 | Stanley Electric Co Ltd | Surface-mounting semiconductor device and its lead-frame structure |
US7005325B2 (en) * | 2004-02-05 | 2006-02-28 | St Assembly Test Services Ltd. | Semiconductor package with passive device integration |
JP4698234B2 (en) * | 2005-01-21 | 2011-06-08 | スタンレー電気株式会社 | Surface mount semiconductor device |
JP2007214522A (en) * | 2006-02-10 | 2007-08-23 | Intekkusu Kk | Light source device and illuminator using same |
-
2011
- 2011-12-21 JP JP2011280278A patent/JP5885493B2/en not_active Expired - Fee Related
-
2012
- 2012-12-18 KR KR1020120148448A patent/KR20130072152A/en not_active Application Discontinuation
- 2012-12-19 TW TW101148323A patent/TWI577051B/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150014214A (en) * | 2013-07-29 | 2015-02-06 | 삼성전기주식회사 | Molding composition for semiconductor package and semiconductor package using the same |
WO2019112345A1 (en) * | 2017-12-08 | 2019-06-13 | 엘지이노텍 주식회사 | Light-emitting element package and light source device |
US11257989B2 (en) | 2017-12-08 | 2022-02-22 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting device package and light source device |
Also Published As
Publication number | Publication date |
---|---|
JP5885493B2 (en) | 2016-03-15 |
JP2013131638A (en) | 2013-07-04 |
TW201332160A (en) | 2013-08-01 |
TWI577051B (en) | 2017-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015092639A (en) | Light emitting device package and light unit having the same | |
KR100454777B1 (en) | Chip type light emitting diode and method of manufacture thereof | |
KR20130072152A (en) | Package for semiconductor and semiconductor light-emitting apparatus | |
KR20130115266A (en) | Led-element mounting lead frame, resin-attached lead frame, method of manufacturing semiconductor device, and semiconductor-element mounting lead frame | |
CN109196667B (en) | Semiconductor light emitting element and method for manufacturing the same | |
JP2012028694A (en) | Semiconductor device | |
KR100999699B1 (en) | Light emitting device package | |
TWI517313B (en) | Semiconductor device package assembly, semiconductor device assembly, and method of manufacturing semiconductor device | |
KR20110103929A (en) | Light emitting diode package and light unit having the same | |
JP6349648B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
US20130099267A1 (en) | Light emitting device package and manufacturing method thereof | |
JP6019988B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP2017224731A (en) | Light emitting device | |
JP2015135918A (en) | Light-emitting device and manufacturing method therefor | |
JP6268793B2 (en) | Multi-sided body of lead frame, multi-sided body of lead frame with resin, multi-sided body of optical semiconductor device, lead frame, lead frame with resin, optical semiconductor device | |
KR20130072151A (en) | Manufacturing method of package for semiconductor, package for semiconductor and semiconductor light-emitting apparatus | |
JP5884789B2 (en) | Lead frame, multi-sided body of lead frame, lead frame with resin, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP6115058B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP6155584B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP2016219580A (en) | Semiconductor device | |
JPH0422391Y2 (en) | ||
KR100840208B1 (en) | Light emitting diode package | |
JP6172253B2 (en) | Lead frame, multi-sided body of lead frame, lead frame with resin, multi-sided body of lead frame with resin, optical semiconductor device | |
JP2006270129A (en) | Laser device | |
JP2020031168A (en) | Semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |