KR20130069303A - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20130069303A
KR20130069303A KR1020120037395A KR20120037395A KR20130069303A KR 20130069303 A KR20130069303 A KR 20130069303A KR 1020120037395 A KR1020120037395 A KR 1020120037395A KR 20120037395 A KR20120037395 A KR 20120037395A KR 20130069303 A KR20130069303 A KR 20130069303A
Authority
KR
South Korea
Prior art keywords
electrode
metal layer
conductive material
transparent conductive
pixel
Prior art date
Application number
KR1020120037395A
Other languages
Korean (ko)
Other versions
KR101993884B1 (en
Inventor
김강일
이정일
손정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US13/461,593 priority Critical patent/US8891050B2/en
Priority to CN201210183301.3A priority patent/CN103163693B/en
Publication of KR20130069303A publication Critical patent/KR20130069303A/en
Application granted granted Critical
Publication of KR101993884B1 publication Critical patent/KR101993884B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method for fabricating the same are provided to form an electrode having a double structure consisting of a transparent conduction material layer and an opaque metal layer, to prevent a chuck smudge, and to improve the transmittance of a pixel region. CONSTITUTION: A switching device is arranged in the cross region of a data line and a gate line. A pixel electrode and a common electrode are alternatively arranged in a pixel region and are parallel to the data line. The pixel electrode and the common electrode have double structure consisting of a transparent conduction material layer(280) and an opaque metal layer(281). The laminated transparency conduction material layer and the opaque metal layer have a transmittance of 70% or less.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 투명성 도전물질 층과 불투명 금속층을 이용하여 다층 반투명 전극을 형성함으로써, 척(Chuck) 얼룩 방지와 화소 투과율을 개선한 액정표시장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, by forming a multi-layer translucent electrode using a transparent conductive material layer and an opaque metal layer, thereby improving chuck staining and improving pixel transmittance. It is about.

통상적으로 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러필터 어레이가 형성되는 컬러필터 기판과 박막 트랜지스터(TFT: Thin Film Transistor) 어레이가 형성되는 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.In general, a liquid crystal display (LCD) displays an image by adjusting a light transmittance of a liquid crystal having dielectric anisotropy using an electric field. In the liquid crystal display, a color filter substrate on which a color filter array is formed and a thin film transistor array substrate on which a thin film transistor (TFT) array is formed are bonded to each other with a liquid crystal interposed therebetween.

최근에는 액정표시장치의 협소한 시야각 문제를 해결하기 위해 여러가지 새로운 방식을 채용한 액정표시장치가 개발되고 있다. 광시야각 특성을 갖는 액정표시장치는 횡전계 방식(IPS:in-plane switching mode), OCB 방식(optically compensated birefrigence mode) 및 FFS(Fringe Field Swithching) 방식 등이 있다.Recently, in order to solve the narrow viewing angle problem of the liquid crystal display, a liquid crystal display adopting various new methods has been developed. Liquid crystal displays having a wide viewing angle include an in-plane switching mode (IPS), an optically compensated birefrigence mode (OCB), and a fringe field spooling (FFS).

이중 상기 횡전계 방식 액정표시장치는 화소전극과 공통전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성이 있다.In the transverse electric field type liquid crystal display, a horizontal electric field is generated between the electrodes by disposing a pixel electrode and a common electrode on the same substrate. As a result, the long axes of the liquid crystal molecules are arranged in a horizontal direction with respect to the substrate, and thus have a wide viewing angle characteristic as compared with the conventional twisted nematic (TN) type liquid crystal display.

도 1은 종래 횡전계 방식 액정표시장치의 구조를 도시한 도면이다.1 is a view showing the structure of a conventional transverse electric field type liquid crystal display device.

도 1을 참조하면, 횡전계 방식 액정표시장치는 어레이 기판(34)과 컬러필터 기판(32)을 포함한다. 상기 어레이 기판(34)은 제1기판(10a) 상에 박막 트랜지스터(미도시), 화소 전극(21) 및 공통 전극(22)이 형성되고, 제1기판(10a)의 전면에 제1배향막(20)을 형성하여 완성한다. 상기 어레이 기판(34)과 대향하는 컬러필터기판(32)은 제2기판(10b) 상에 컬러필터층(미도시) 등을 형성하고, 상기 컬러필터층 상에는 제2배향막(30)을 형성하여 완성한다.Referring to FIG. 1, a transverse electric field type liquid crystal display device includes an array substrate 34 and a color filter substrate 32. In the array substrate 34, a thin film transistor (not shown), a pixel electrode 21, and a common electrode 22 are formed on the first substrate 10a, and a first alignment layer () is formed on the entire surface of the first substrate 10a. 20) to form and complete. The color filter substrate 32 facing the array substrate 34 is formed by forming a color filter layer (not shown) on the second substrate 10b and forming a second alignment layer 30 on the color filter layer. .

상기 어레이 기판(34)과 컬러필터기판(32)은 액정층(25)을 사이에 두고 합착되는데, 화소 전극(21)과 공통 전극(22)들은 동일한 기판 상에 교대로 배치되기 때문에 상기 화소 전극(21)과 공통 전극(22)에 공급되는 전압 차로 인하여 수평전계가 발생된다. 수평전계에 의해 액정층(25)의 액정분자의 장축은 제1기판(10a)과 제2기판(10b)에 대해 평행하게 배열되어, 종래 TN 모드에 대해 광시야각을 구현한다.The array substrate 34 and the color filter substrate 32 are bonded to each other with the liquid crystal layer 25 interposed therebetween. Since the pixel electrode 21 and the common electrodes 22 are alternately disposed on the same substrate, the pixel electrode The horizontal electric field is generated due to the voltage difference supplied to the 21 and the common electrode 22. The long axis of the liquid crystal molecules of the liquid crystal layer 25 is arranged in parallel to the first substrate 10a and the second substrate 10b by the horizontal electric field, thereby realizing a wide viewing angle with respect to the conventional TN mode.

상기 어레이 기판(34)은 액정층(25)에 입사되는 광을 편광하는 제1 편광판(50a)을 포함하고, 상기 컬러필터 기판(32)는 액정층(25)을 통과한 광을 편광하는 제2 편광판(50b)을 포함한다. 상기 제 1 편광판(50a)과 제 2 편광판(50b)의 조합으로 컬러필터 기판(32)을 통과하는 광을 조절한다.The array substrate 34 includes a first polarizing plate 50a for polarizing light incident on the liquid crystal layer 25, and the color filter substrate 32 is a polarizing agent for polarizing light passing through the liquid crystal layer 25. 2 polarizing plate 50b is included. The light passing through the color filter substrate 32 is controlled by the combination of the first polarizing plate 50a and the second polarizing plate 50b.

일반적으로 상기 화소 전극(21)은 투명성 도전물질로 형성하고, 상기 공통 전극(22)은 불투명 금속을 사용하는데, 화소 전극(21)과 공통 전극(22)의 전극 폭(W1)과 전극 간 거리(L1)에 따라 화소 영역의 투과율이 결정된다. 화소 영역을 투과하는 광의 평균 파장은 380nm~530nm이다.In general, the pixel electrode 21 is formed of a transparent conductive material, and the common electrode 22 uses an opaque metal. The electrode width W1 of the pixel electrode 21 and the common electrode 22 and the distance between the electrodes are generally used. The transmittance of the pixel region is determined according to L1. The average wavelength of light passing through the pixel region is 380 nm to 530 nm.

특히, 최근에는 고해상도 요구에 따라 화소 면적은 줄어들고, 상대적으로 박막 트랜지스터가 형성되는 비투과 영역이 증가하여, 좁아진 화소 영역에서는 높은 투과율이 요구된다. 하지만, 현재 노광 장비 특성상 일정 폭 이하의 화소 전극 또는 공통 전극을 형성하기에는 물리적 한계가 있다.In particular, in recent years, the pixel area is reduced according to the demand for high resolution, and the non-transmissive area in which the thin film transistor is formed is increased, so that a high transmittance is required in the narrowed pixel area. However, there are physical limitations in forming a pixel electrode or a common electrode having a predetermined width or less due to the characteristics of current exposure equipment.

도 2는 종래 기술에 따라 액정표시장치의 전극 형성시 척(Chuck) 얼룩 불량이 발생되는 문제점을 설명하기 위한 도면이다.FIG. 2 is a diagram illustrating a problem in which chuck stain defects occur when forming electrodes of a liquid crystal display according to the related art.

도 2를 참조하면, 액정표시장치의 제조 공정에서는 척(80: Chuck) 상에 포토 공정을 진행하기 위해 기판(84)을 안착시키고, 기판(84) 상에는 포토레지스트를 코팅한다.Referring to FIG. 2, in a manufacturing process of a liquid crystal display, a substrate 84 is mounted on a chuck 80 to perform a photo process, and a photoresist is coated on the substrate 84.

즉, 상기 기판(84) 상에 투명성 도전 물질층(85)이 형성되고, 상기 투명성 도전 물질층(85) 상에는 포토레지스트가 코팅된다.That is, a transparent conductive material layer 85 is formed on the substrate 84, and a photoresist is coated on the transparent conductive material layer 85.

그런 다음, 마스크 공정에 따라 노광 및 현상 공정을 진행하여 상기 투명성 도전 물질층(85) 상에 포토레지스트패턴(90)을 형성하고, 식각 공정을 진행하여 상기 기판(84) 상에 형성된 투명성 도전 물질층(85)을 패터닝한다. Then, the photoresist pattern 90 is formed on the transparent conductive material layer 85 by performing an exposure and development process according to a mask process, and the transparent conductive material formed on the substrate 84 by an etching process. Pattern layer 85.

화소 영역의 투과율을 향상시키기 위해 화소 전극(21)과 공통 전극(22)은 투명성 도전 물질층으로 형성될 수 있다. 하지만, 척 얼룩 불량의 발생으로 포토레지스트의 폭(W)을 4.3㎛ 이하로 형성하기 어렵다. In order to improve transmittance of the pixel area, the pixel electrode 21 and the common electrode 22 may be formed of a transparent conductive material layer. However, it is difficult to form the width W of the photoresist to 4.3 μm or less due to occurrence of chuck unevenness.

왜냐하면, ITO와 같은 투명성 도전물질층은 투과율이 83% 정도인데, 노광 공정에 따라 광이 포토레지스트에 조사되면, 포토레지스트의 노광 영역에서는 투명성 도전물질층(85)과 기판(84)을 투과한 후, 척(80)에서 재반사가 일어나 포토레지스트의 하부에서 재노광이 발생하여 척 얼룩 불량이 발생되기 때문이다. 이와 같은 척 얼룩 불량은 불규칙한 형태의 포토레지스트 패턴을 야기한다.This is because the transparent conductive material layer such as ITO has a transmittance of about 83%. When light is irradiated to the photoresist in accordance with the exposure process, the transparent conductive material layer 85 and the substrate 84 that pass through the photoresist are exposed in the exposure area of the photoresist. This is because re-reflection occurs at the chuck 80 and re-exposure is generated at the bottom of the photoresist, thereby causing chuck unevenness. Such poor chuck stains result in irregularly shaped photoresist patterns.

따라서, 일반적으로 척 얼룩 불량으로 인하여 포토레지스트패턴(90)의 폭(W)을 4.3㎛이하로 줄이기 어렵고, 더군다나 포토레지스트패턴(90)들 간의 거리도 9.8㎛ 이상으로 할 수 없어 화소 영역의 투과율을 높이는데도 한계가 있다.
Therefore, in general, it is difficult to reduce the width W of the photoresist pattern 90 to 4.3 µm or less due to poor chuck unevenness, and furthermore, the distance between the photoresist patterns 90 cannot be set to 9.8 µm or more, so that the transmittance of the pixel region is reduced. There is a limit to increase.

본 발명은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여, 척 얼룩을 방지하면서 화소 영역의 투과율을 개선한 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, in which electrodes are formed in a double layer structure of a transparent conductive material layer and an opaque metal layer to prevent chuck unevenness and improve transmittance of the pixel region.

또한, 본 발명은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여 미세 폭을 갖는 화소 전극을 구현할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which may implement a pixel electrode having a fine width by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 액정표시장치는, 기판과, 상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자와, 상기 화소 영역에서 상기 데이터 라인과 평행하면서 서로 교대로 배치되어 있는 화소전극과 공통전극을 포함하고, 상기 화소전극과 공통전극은 투명성 도전물질층과 불투명 금속층이 적층된 구조로 형성되고, 상기 적층된 투명성 도전 물질층과 불투명 금속층의 투과율은 70% 이하인 것을 특징으로 한다.According to an aspect of the present invention, a liquid crystal display device includes a substrate, a gate line and a data line cross-arranged to define a pixel area on the substrate, and an intersection of the gate line and the data line. A switching element disposed in an area, and a pixel electrode and a common electrode arranged alternately in parallel with the data line in the pixel area, wherein the pixel electrode and the common electrode are formed by laminating a transparent conductive material layer and an opaque metal layer. And a transmittance of the laminated transparent conductive material layer and the opaque metal layer is 70% or less.

또한, 본 발명의 액정표시장치 제조방법은, 기판을 제공하는 단계와, 상기 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 게이트 전극, 게이트 라인 및 제 1 공통 라인을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 제 2 마스크 공정에 따라 채널층, 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계와, 상기 소스 전극과 드레인 전극이 형성된 기판 상에 보호막을 형성한 다음. 제 3 마스크 공정에 따라 드레인 전극의 일부를 노출하는 콘택홀 공정을 진행하는 단계와, 상기 보호막이 형성된 기판 상에 투명성 도전물질층과 불투명 금속층을 형성한 다음, 제 4 마스크 공정에 따라 식각 공정을 진행하여 제 2 공통라인, 다수개의 슬릿바 구조를 갖는 화소 전극 및 공통 전극을 형성하는 단계를 포함하고, 상기 화소전극과 공통전극은 투명성 도전물질층과 불투명 금속층이 적층된 이중막 구조로 형성되며, 상기 적층된 투명성 도전 물질층과 불투명 금속층의 투과율은 70% 이하인 것을 특징으로 한다.
In addition, the method of manufacturing a liquid crystal display of the present invention may include providing a substrate, forming a metal film on the substrate, and then forming a gate electrode, a gate line, and a first common line according to a first mask process; Forming a gate insulating layer on the substrate on which the gate electrode is formed, and forming a channel layer, a source electrode, a drain electrode, and a data line according to a second mask process; and a passivation layer on the substrate on which the source electrode and the drain electrode are formed. Then form. Performing a contact hole process exposing a part of the drain electrode according to the third mask process, forming a transparent conductive material layer and an opaque metal layer on the substrate on which the protective film is formed, and then performing an etching process according to the fourth mask process And proceeding to form a second common line, a pixel electrode having a plurality of slit bar structures, and a common electrode, wherein the pixel electrode and the common electrode are formed of a double layer structure in which a transparent conductive material layer and an opaque metal layer are stacked. The transmittance of the laminated transparent conductive material layer and the opaque metal layer is 70% or less.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여, 척 얼룩을 방지하면서 화소 영역의 투과율을 개선한 효과가 있다.The liquid crystal display of the present invention and the method of manufacturing the same have an effect of improving the transmittance of the pixel region while preventing the chuck stain by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여 미세 폭을 갖는 화소 전극을 구현할 수 있는 효과가 있다.
The liquid crystal display of the present invention and a method of manufacturing the same have the effect of forming a pixel electrode having a fine width by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

도 1은 종래 횡전계 방식 액정표시장치의 구조를 도시한 도면이다.
도 2는 종래 기술에 따라 액정표시장치의 전극 형성시 척 얼룩 불량이 발생되는 문제점을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 화소 구조를 도시한 도면이다.
도 4는 도 3의 Ⅰ-Ⅰ'선을 절단한 단면도이다.
도 5는 본 발명의 투명성 도전물질층과 불투명 금속층을 적층한 후, 미세 폭을 갖는 전극을 형성하는 과정을 설명하기 위한 도면이다.
도 6은 투명성 도전물질층과 불투명 금속층의 단일막 또는 이중막에 따라 투과율 특성을 도시한 그래프이다.
도 7a 및 도 7b는 본 발명의 미세 폭을 갖는 전극 형성을 위하여 진행하는 식각 공정을 도시한 도면이다.
1 is a view showing the structure of a conventional transverse electric field type liquid crystal display device.
2 is a view for explaining a problem that chuck unevenness occurs when forming an electrode of a liquid crystal display according to the prior art.
3 is a diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention.
4 is a cross-sectional view taken along line II ′ of FIG. 3.
5 is a view for explaining a process of forming an electrode having a fine width after laminating a transparent conductive material layer and an opaque metal layer of the present invention.
FIG. 6 is a graph illustrating transmittance characteristics according to a single film or a double film of a transparent conductive material layer and an opaque metal layer.
7A and 7B illustrate an etching process that proceeds to form an electrode having a fine width of the present invention.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 화소 구조를 도시한 도면이다.3 is a diagram showing a pixel structure of a transverse electric field type liquid crystal display device according to the present invention.

도 3을 참조하면, 본 발명의 횡전계 방식 액정표시장치는, 화소 영역(sub-pixel region)은 게이트 라인(101)과 데이터 라인(103)이 교차 배열되어 정의되고, 상기 게이트 라인(101)과 데이터 라인(103)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.Referring to FIG. 3, in the transverse electric field type liquid crystal display device of the present invention, a pixel region (sub-pixel region) is defined such that a gate line 101 and a data line 103 are cross-aligned, and the gate line 101 is formed. The thin film transistor TFT, which is a switching element, is disposed in an area where the data line 103 crosses.

또한, 상기 게이트 라인(101)과 평행하면서 화소 영역을 사이에 두고 대향되어 있는 제 1 공통 라인(105)이 배치되어 있고, 상기 화소 영역에는 3.5㎛ 이하의 미세 폭을 갖는 제 2 화소 전극(161)과 공통 전극(171)이 소정 간격 교대로 배치되어 있다.In addition, a first common line 105 parallel to the gate line 101 and opposed to each other with a pixel region interposed therebetween is disposed, and the second pixel electrode 161 having a fine width of 3.5 μm or less is disposed in the pixel region. ) And the common electrode 171 are alternately arranged at predetermined intervals.

상기 제 2 화소 전극(161)들은 다수개의 슬릿바(slit bar) 구조로 형성되고, 박막 트랜지스터의 드레인 전극과 전기적으로 연결된 제 1 화소 전극(160)으로 부터 화소 영역으로 분기되어 있다. 또한, 상기 공통 전극(171)들도 다수개의 슬릿바 구조로 형성되고, 상기 제 1 공통 라인(105)과 전기적으로 연결된 제 2 공통 라인(170)으로부터 화소 영역으로 분기되어 있다.The second pixel electrodes 161 are formed in a plurality of slit bar structures, and are branched from the first pixel electrode 160 electrically connected to the drain electrode of the thin film transistor. In addition, the common electrodes 171 also have a plurality of slit bar structures, and are branched from the second common line 170 electrically connected to the first common line 105 to the pixel area.

상기 제 2 화소 전극(161)과 공통 전극(171)들은 게이트 라인(101)과 평행한 화소 영역의 중심선(A-A')을 기준으로 상하 서로 대칭되도록 절곡되어 있다.The second pixel electrode 161 and the common electrode 171 are bent to be symmetrical with each other up and down on the basis of the center line A-A 'of the pixel area parallel to the gate line 101.

상기 제 1 화소 전극(160), 제 2 화소 전극(161), 제 2 공통 라인(170) 및 공통 전극(171)은 투명성 도전물질층(ITO, IZO, ITZO 등)과 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금(MoTi) 중 어느 하나의 금속층이 적층 형성되어 있다.The first pixel electrode 160, the second pixel electrode 161, the second common line 170, and the common electrode 171 may be formed of a transparent conductive material layer (ITO, IZO, ITZO, etc.), molybdenum (Mo), or titanium. Metal layers of any one of (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), and alloys (MoTi) formed from a combination thereof are laminated.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인(101)을 게이트 전극으로 사용하고, 상기 게이트 전극 상에 채널층, 소스전극 및 드레인 전극이 형성되어 있다.The thin film transistor TFT uses the gate line 101 as a gate electrode, and a channel layer, a source electrode, and a drain electrode are formed on the gate electrode.

특히, 본 발명에서는 화소 영역에 형성되는 제 2 화소 전극(161)과 공통 전극(171)을 형성하기 위한 포토레지스트패턴의 폭을 3.5㎛을 갖도록 형성하고, 포토레지스트패턴들의 거리를 14.3㎛ 이상이 되도록 하였다.Particularly, in the present invention, the width of the photoresist pattern for forming the second pixel electrode 161 and the common electrode 171 formed in the pixel area is 3.5 μm, and the distance between the photoresist patterns is 14.3 μm or more. It was made.

상기와 같은 폭을 갖는 포토레지스트패턴을 마스크로 하여 제 2 화소 전극(161)과 공통 전극(171)을 형성할 경우, 전극들의 식각 CD는 1.5㎛ 정도이므로 3.5㎛ 이하의 폭을 갖는 전극을 형성할 수 있다.When the second pixel electrode 161 and the common electrode 171 are formed using the photoresist pattern having the above width as a mask, since the etching CD of the electrodes is about 1.5 μm, an electrode having a width of 3.5 μm or less is formed. can do.

또한, 본 발명의 제 2 화소 전극(161)과 공통 전극(171)은 투명성 도전물질층과 불투명 금속층이 적층 형성되어 있지만, 불투명 금속층의 두께를 얇게 형성하여 투과율이 확보될 수 있도록 하였다.In addition, although the transparent conductive material layer and the opaque metal layer are formed by laminating the second pixel electrode 161 and the common electrode 171 of the present invention, the thickness of the opaque metal layer is thinly formed to ensure transmittance.

예를 들어, 제 2 화소 전극(161)과 공통 전극(171)이 ITO층과 MoTi층으로 적층될 때, MoTi층의 두께를 50Å로 증착할 경우, 전극 영역의 투과율이 70%가 형성되고, 척 얼룩은 발생되지 않는다. 하지만, 전극 영역의 투과율을 70% 이상으로 할 경우 척 얼룩이 발생되기 때문에 투과율 특성만을 높게 설정할 수는 없다.For example, when the second pixel electrode 161 and the common electrode 171 are laminated with the ITO layer and the MoTi layer, when the thickness of the MoTi layer is deposited at 50 kPa, the transmittance of the electrode region is 70%, Chuck stains do not occur. However, when the transmittance of the electrode region is 70% or more, chuck unevenness may occur, and thus only the transmittance characteristic cannot be set high.

즉, 투명성 도전물질층과 불투명 금속층을 적층하여 형성하지만, 실질적으로 투과율을 갖는 반투명성 전극이 형성된다. 또한, 투명성 도전물질층과 불투명 금속층의 위치는 고정된 것이 아니므로 서로 바뀔 수 있다.That is, although the transparent conductive material layer and the opaque metal layer are formed by laminating, a semi-transparent electrode having a substantially transmittance is formed. In addition, since the positions of the transparent conductive material layer and the opaque metal layer are not fixed, they may be interchanged.

일반적으로 전극의 투과율이 높을수록 좋지만, 종래 기술에서와 같이, 투과율이 높은 투명성 도전 물질층으로 전극을 형성하면, 척 얼룩 불량으로 인해 미세 폭을 갖는 전극을 형성할 수 없다. 본 발명에서는 화소 전극과 공통 전극을 형성하기 위해 적층하는 금속층들의 총 투과율이 70%~50%의 범위가 되도록 형성되는 것이 바람직하다. In general, the higher the transmittance of the electrode, the better. However, as in the prior art, when the electrode is formed of a transparent conductive material layer having a high transmittance, an electrode having a fine width cannot be formed due to chuck unevenness. In the present invention, it is preferable that the total transmittance of the metal layers stacked to form the pixel electrode and the common electrode is in a range of 70% to 50%.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여, 척 얼룩을 방지하면서 화소 영역의 투과율을 개선한 효과가 있다.The liquid crystal display of the present invention and the method of manufacturing the same have an effect of improving the transmittance of the pixel region while preventing the chuck stain by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여 미세 폭을 갖는 화소 전극을 구현할 수 있는 효과가 있다.The liquid crystal display of the present invention and a method of manufacturing the same have the effect of forming a pixel electrode having a fine width by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

도 4는 도 3의 Ⅰ-Ⅰ'선을 절단한 단면도이다.4 is a cross-sectional view taken along line II ′ of FIG. 3.

도 4를 참조하면, 투명성 절연물질로 된 하부기판(100) 상에 금속막을 스퍼터링 방식으로 증착한 다음, 제 1 마스크 공정에 따라 식각 공정을 진행한다. 제 1 마스크 공정에서는 증착된 금속막 상에 감광성 물질인 포토레지스트를 형성한 다음, 투과 영역과 비투과 영역을 구비한 마스크를 이용하여 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성한다.Referring to FIG. 4, a metal film is deposited on the lower substrate 100 made of a transparent insulating material by sputtering, and then an etching process is performed according to a first mask process. In the first mask process, a photoresist as a photosensitive material is formed on the deposited metal film, and then a photoresist pattern is formed by performing an exposure and development process using a mask having a transmissive region and a non-transmissive region.

그런 다음, 상기 포토레지스트 패턴을 마스크로 이용하여 금속막을 식각하여, 게이트 라인, 게이트 전극(101) 및 제 1 공통 라인(도 3의 도면부호 105)을 형성한다. 상기 게이트 전극(101)은 게이트 라인을 전극을 이용한다.Next, the metal film is etched using the photoresist pattern as a mask to form a gate line, a gate electrode 101, and a first common line (105 in FIG. 3). The gate electrode 101 uses a gate line as an electrode.

상기 게이트 라인(도 3의 101)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금을 적어도 하나 이상 적층하여 형성할 수 있다.The gate line 101 in FIG. 3 is formed from molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), and a combination thereof. At least one alloy may be laminated and formed.

상기와 같이, 게이트 전극(101) 등이 하부 기판(100) 상에 형성되면, 게이트 절연막(102), 비정질 실리콘막 및 도핑된 비정질 실리콘막(n+ 또는 p+)으로 구성된 채널층(114) 및 소스/드레인 전극(117a, 117b)을 회절 마스크 또는 하프 톤 마스크를 이용한 제 2 마스크 공정으로 형성한다. 이때, 데이터 라인도 함께 형성된다.As described above, when the gate electrode 101 or the like is formed on the lower substrate 100, the channel layer 114 and the source including the gate insulating layer 102, the amorphous silicon film, and the doped amorphous silicon film (n + or p +) are sourced. Drain electrodes 117a and 117b are formed by a second mask process using a diffraction mask or a halftone mask. At this time, the data line is also formed.

상기 소스/드레인 전극(117a, 117b)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.The source / drain electrodes 117a and 117b may be formed of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), or a combination thereof. Any of the alloys formed may be used. In addition, a transparent conductive material such as indium tin oxide (ITO) may be used. In some cases, at least two metal films may be stacked.

그런 다음, 채널층(114)이 형성된 하부기판(100) 상에 보호막(109)을 형성하고, 제 3 마스크 공정에 따라 드레인 전극(117b)의 일부를 노출하는 콘택홀 공정을 진행한다.Thereafter, the passivation layer 109 is formed on the lower substrate 100 on which the channel layer 114 is formed, and a contact hole process of exposing a part of the drain electrode 117b is performed according to the third mask process.

상기와 같이, 콘택홀 공정이 완료되면 하부기판(100)의 전면에 투명성 도전물질층과 불투명 금속층을 적층하고, 제 4 마스크 공정에 따라 드레인 전극(117b)과 전기적으로 콘택되는 제 1 화소 전극(160), 제 2 화소 전극(161) 및 공통 전극(171)을 형성한다.As described above, when the contact hole process is completed, a transparent conductive material layer and an opaque metal layer are stacked on the entire surface of the lower substrate 100, and the first pixel electrode electrically contacted with the drain electrode 117b according to the fourth mask process. 160, a second pixel electrode 161, and a common electrode 171 are formed.

상기 투명성 도전물질층은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 일 수 있고, 불투명 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금(MoTi) 일 수 있다. 상기 투명성 도전물질층과 불투명 금속층은 서로 바뀌어 적층될 수 있다.The transparent conductive material layer may be indium tin oxide (ITO) or indium zinc oxide (IZO), and the opaque metal layer may include molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu). , Chromium (Cr), aluminum (Al), or an alloy (MoTi) formed from a combination thereof. The transparent conductive material layer and the opaque metal layer may be stacked interchangeably.

상기와 같이, 투명성 도전물질층과 금속층이 적층 형성되면, 도 5에 도시한 바와 같이, 노광 공정에 따라 포토레지스트패턴의 폭(W2)을 3.5㎛ 이하로 형성한다. 이때, 종래 기술에서는 투명성 도전물질층으로만 전극이 형성되기 때문에 포토레지스트패턴의 폭을 4.3㎛ 이하로 형성할 경우, 척 얼룩 불량이 발생되지만, 본 발명에서는 노광 영역에 불투명 금속층이 존재하므로 척 얼룩이 발생되지 않는다. As described above, when the transparent conductive material layer and the metal layer are laminated, as illustrated in FIG. 5, the width W2 of the photoresist pattern is formed to be 3.5 μm or less in accordance with the exposure process. At this time, in the prior art, since the electrode is formed only of the transparent conductive material layer, when the width of the photoresist pattern is formed to be 4.3 μm or less, the chuck unevenness may occur. It does not occur.

도 5에서와 같이 3.5㎛ 이하의 폭을 갖는 포토레지스트패턴을 이용하여 식각 공정을 진행하여, 화소 영역에 제 1 화소 전극(160), 제 2 화소 전극(161) 및 공통 전극(171)을 형성한다. 상기 제 1 화소 전극(160)은 제 1 화소패턴부(160a)와 제 2 화소패턴부(160b)로 적층되어 있고, 제 2 화소 전극(161)은 제 1 화소전극패턴(161a)과 제 2 화소전극패턴(161b)으로 적층되며, 공통 전극(171)은 제 1 공통전극패턴(171a)과 제 2 공통전극패턴(171b)으로 적층되어 있다.As shown in FIG. 5, an etching process is performed using a photoresist pattern having a width of 3.5 μm or less to form the first pixel electrode 160, the second pixel electrode 161, and the common electrode 171 in the pixel area. do. The first pixel electrode 160 is stacked with a first pixel pattern portion 160a and a second pixel pattern portion 160b, and the second pixel electrode 161 is formed with a first pixel electrode pattern 161a and a second pixel pattern. The common electrode 171 is stacked with the pixel electrode pattern 161b, and the common electrode 171 is stacked with the first common electrode pattern 171a and the second common electrode pattern 171b.

상기 제 2 화소 전극(161)과 공통 전극(171)은 식각 공정시 식각액의 침투로 인하여 3.5㎛ 폭을 갖는 포토레지스트패턴보다 더 좁은 미세 전극 폭으로 형성된다.The second pixel electrode 161 and the common electrode 171 are formed to have a narrower electrode width than the photoresist pattern having a width of 3.5 μm due to the penetration of the etchant during the etching process.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여, 척 얼룩을 방지하면서 화소 영역의 투과율을 개선한 효과가 있다. The liquid crystal display of the present invention and the method of manufacturing the same have an effect of improving the transmittance of the pixel region while preventing the chuck stain by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여 미세 폭을 갖는 화소 전극을 구현할 수 있는 효과가 있다.
The liquid crystal display of the present invention and a method of manufacturing the same have the effect of forming a pixel electrode having a fine width by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

도 5는 본 발명의 투명성 도전물질층과 불투명 금속층을 적층한 후, 미세 폭을 갖는 전극을 형성하는 과정을 설명하기 위한 도면이고, 도 6은 투명성 도전물질층과 불투명 금속층의 단일막 또는 이중막에 따라 투과율 특성을 도시한 그래프이며, 7a 및 도 7b는 본 발명의 미세 폭을 갖는 전극 형성을 위하여 진행하는 식각 공정을 도시한 도면이다.5 is a view illustrating a process of forming an electrode having a fine width after laminating a transparent conductive material layer and an opaque metal layer of the present invention, and FIG. 6 is a single layer or a double layer of a transparent conductive material layer and an opaque metal layer. 7A and 7B are diagrams illustrating an etching process that proceeds to form an electrode having a fine width according to the present invention.

도 5 내지 도 7b를 참조하면, 본 발명의 화소 전극들(화소전극과 공통전극)을 형성하는 공정을 보면, 박막 트랜지스터 및 절연층이 적층 형성된 어레이층(270)을 구비한 기판(185: 하부기판일 수 있다)이 척(180)에 안착되면, 기판(185) 상에는 도 5에서 설명한 바와 같이, 투명성 도전물질층(280)과 불투명 금속층(281)을 순차적으로 형성한다. 상기 투명성 도전물질층(280)과 불투명 금속층(281)의 형성 순서는 바뀔 수 있다.5 to 7B, in the process of forming the pixel electrodes (the pixel electrode and the common electrode) according to the present invention, the substrate 185 including the array layer 270 having the thin film transistor and the insulating layer laminated thereon may be formed. When the substrate is disposed on the chuck 180, the transparent conductive material layer 280 and the opaque metal layer 281 are sequentially formed on the substrate 185 as described with reference to FIG. 5. The order of forming the transparent conductive material layer 280 and the opaque metal layer 281 may be changed.

상기 불투명 금속층(281) 상에는 폭(W2)이 3.5㎛인 포토레지스트 패턴(190)이 형성되어 있다. 상기 포토레지스트 패턴(190)은 노광 광량 24.1mJ을 사용하여 형성될 수 있다. 본 발명의 포토레지스트패턴들(190)의 거리(L2)는 14.3㎛로 하면서 투명성 도전물질층에 적층된 불투명 금속층의 투과율은 척 얼룩 불량이 발생되지 않는 대략 70%까지 확보한다. 이때, 불투명 금속층이 MoTi인 경우에는 50Å~100Å의 두께로 형성될 경우 투과율이 대략 70%를 갖는다A photoresist pattern 190 having a width W2 of 3.5 μm is formed on the opaque metal layer 281. The photoresist pattern 190 may be formed using an exposure light amount of 24.1 mJ. While the distance L2 of the photoresist patterns 190 of the present invention is 14.3 μm, the transmittance of the opaque metal layer laminated on the transparent conductive material layer is secured to about 70% where chuck unevenness does not occur. In this case, when the opaque metal layer is MoTi, the transmittance is about 70% when formed to a thickness of 50 kPa to 100 kPa.

여기서, 투명성 도전물질층(280)은 ITO, ITZO 또는 IZO로 사용되므로 83%의 투과율을 갖는다. 하지만, 불투명 금속층(281)은 광을 차단하기 때문에 투과율이 낮은 것이 보통이나, 본 발명에서는 불투명 금속층(예를 들어 MoTi)에서도 투과율 70%가 나올 수 있도록 얇게 형성한다. 예를 들어, 불투명 금속층이 MoTi일 경우 50Å의 두께에서 투과율 73%가 되고, 투명성 도전 물질층(280)과 불투명 금속층(281)의 조합으로 70%의 투과율을 확보한다. 투명성 도전 물질층(280)의 두께는 500Å일 수 있다.Here, the transparent conductive material layer 280 is used as ITO, ITZO or IZO, and thus has a transmittance of 83%. However, since the opaque metal layer 281 blocks light, it is common that the transmittance is low. However, in the present invention, the opaque metal layer 281 is formed to be thin so that 70% of the transmittance can be obtained even in the opaque metal layer (for example, MoTi). For example, when the opaque metal layer is MoTi, the transmittance is 73% at a thickness of 50 GPa, and the transmittance of 70% is secured by the combination of the transparent conductive material layer 280 and the opaque metal layer 281. The transparent conductive material layer 280 may have a thickness of 500 μm.

바람직하게는 투명성 도전 물질층(280)과 불투명 금속층(281)의 조합에 의한 투과율은 최소 50%이거나 그보다는 커야한다. 만약 투과율이 50%이하인 경우에는 화소 영역에서의 휘도가 감소하거나 광시야각을 구현하기 어렵기 때문이다.Preferably, the transmittance by the combination of the transparent conductive material layer 280 and the opaque metal layer 281 should be at least 50% or greater. If the transmittance is less than 50%, it is because the luminance in the pixel area is reduced or it is difficult to implement a wide viewing angle.

도 6에서는 ITO 단일막(500Å)과, ITO(500Å)/Cu(200Å), ITO(500Å)/Cu(100Å), ITO(500Å)/MoTi(150Å), ITO(500Å)/MoTi(150Å), ITO(500Å)/MoTi(100Å), ITO(500Å)/MoTi(150Å)으로 구성된 이중막 구조에 대한 광파장 대비 투과율 특성들을 도시하였다.In Fig. 6, a single film of ITO (500 mV), ITO (500 mV) / Cu (200 mV), ITO (500 mV) / Cu (100 mV), ITO (500 mV) / MoTi (150 mV), ITO (500 mV) / MoTi (150 mV) The transmittance vs. light wavelength characteristics of the double-layered structure composed of, ITO (500 /) / MoTi (100 Å), ITO (500 /) / MoTi (150 Å) are shown.

즉, 위에서 언급한 바와 같이, 투명성 도전물질층(280)과 불투명 금속층(281)이 적층된 경우, 두께와 노광시 조사되는 광파장에 따라 70%의 투과율이 나오는 설계 범위를 설정하여 공정을 진행하면, 3.5㎛ 이하의 전극 폭을 미세 전극을 형성하면서 척 얼룩 불량을 개선할 수 있다.That is, as mentioned above, when the transparent conductive material layer 280 and the opaque metal layer 281 are laminated, the process is set by setting the design range of 70% transmittance depending on the thickness and light wavelength irradiated upon exposure. , Defective chuck stain can be improved while forming a fine electrode with an electrode width of 3.5 μm or less.

구체적으로 투명성 도전물질층(280)과 불투명 금속층(281)이 적층된 상태에서 70% 정도의 투과율을 갖도록 하고 반사율이 50% 이하가 되도록 하면 척 얼룩이 발생하지 않으면서 불투명 금속층(281)을 사용으로 인한 투과율 저하를 방지할 수 있다. 따라서, 투과율을 70% 이상으로 할 경우 척 얼룩 발생 확율이 높으므로 투과율은 70% 이하가 되도록 하는 것이 바람직하다.Specifically, when the transparent conductive material layer 280 and the opaque metal layer 281 are laminated to have a transmittance of about 70% and the reflectance is 50% or less, the opaque metal layer 281 is used without chucking. It is possible to prevent the lowering of transmittance. Therefore, when the transmittance is 70% or more, the probability of occurrence of chuck unevenness is high, so the transmittance is preferably 70% or less.

그런 다음, 폭(W2)이 3.5㎛ 이하이고, 패턴들 간의 거리(L2)를 14.3㎛ 이상으로 형성된 포토레지스트패턴을 마스크로 하여 식각 공정을 진행하여, 화소 전극들을 형성한다.Then, an etching process is performed using a photoresist pattern having a width W2 of 3.5 μm or less and a distance L2 between the patterns of 14.3 μm or more as a mask to form pixel electrodes.

도 7a 및 도 7b를 참조하면, 포토레지스트패턴(PR)과 식각되는 전극패턴(EP)이 식각 용액으로 식각되는 시간에 따라 식각 CD(Critical Dimension) 바이어스가 증가하는 것을 볼 수 있다. 도면에서 도시하였지만, 설명하지 않은 AL은 어레이층이다.Referring to FIGS. 7A and 7B, the etching of the CD (critical dimension) bias increases with the time of etching the photoresist pattern PR and the electrode pattern EP to be etched into the etching solution. Although shown in the figure, AL which is not described is an array layer.

따라서, 3.5㎛ 이하의 포토레지스트패턴(PR)을 이용하여 식각 공정을 할 경우, 식각 CD에 의해 실제 형성되는 전극들의 폭은 더 좁게 형성될 수 있다.Therefore, when the etching process is performed using the photoresist pattern PR of 3.5 μm or less, the widths of the electrodes actually formed by the etching CD may be narrower.

따라서, 본 발명에서는 미세 전극 폭을 갖는 전극을 형성할 때, 투명성 도전물질층과 불투명 금속층을 적층하고, 노광 공정을 진행함으로써, 노광 공정시 광이 척에 반사되어 재노광으로 발생되는 척 얼룩을 방지할 수 있는 이점이 있다.Accordingly, in the present invention, when forming an electrode having a fine electrode width, the transparent conductive material layer and the opaque metal layer are laminated, and the exposure process is performed, whereby the chuck unevenness generated by re-exposure is reflected by the light during the exposure process. There is an advantage that can be prevented.

또한, 본 발명에서는 투명성 도전물질층과 불투명 금속층을 적층하고, 이들에 대한 전체 투과율을 조절함으로써, 불투명 금속층 사용으로 인하여 투과율이 저하되는 것을 최소화하면서 미세 전극 패턴을 형성한 효과가 있다.In addition, in the present invention, by stacking a transparent conductive material layer and an opaque metal layer and adjusting the total transmittance therewith, there is an effect of forming a fine electrode pattern while minimizing a decrease in transmittance due to the use of the opaque metal layer.

본 발명에서는 투명성 도전물질층과 불투명 금속층이 적층되어 형성된 전극이 투과율이 70%~50%가 되도록 하면서, 반사율이 50% 이하가 되도록 하여 투과율을 확보하면서 척 얼룩 불량이 발생되지 않도록 하였다.In the present invention, the electrode formed by stacking the transparent conductive material layer and the opaque metal layer has a transmittance of 70% to 50%, and a reflectance of 50% or less, thereby ensuring transmittance so that chuck unevenness does not occur.

만약, 불투명 금속층이 MoTi일 경우, 증착 시간이 증가함에 따라 투과율은 하락하고, 반사율은 증가하는 것을 볼 수 있다. 따라서, 이와 같은 투과율 및 반사율 특성을 고려하여 투과율이 50% 이상인 경우와 반사율이 25% 이하인 경우를 설정하면, 투명성 도전물질층의 투과율이 83% 이상이므로 전체적으로 척 얼룩이 발생되지 않는 70%대의 투과율 특성을 확보할 수 있다. 본 발명에서는 투명성 도전물질층과 불투명 금속층이 적층되어 형성된 전극이 투과율이 70%~50%가 되도록 하여 투과율을 확보하면서 척 얼룩 불량이 발생되지 않도록 하였다.If the opaque metal layer is MoTi, the transmittance decreases and the reflectance increases as the deposition time increases. Therefore, in consideration of the transmittance and reflectance characteristics, if the transmittance is set to 50% or more and the reflectance is 25% or less, the transmittance characteristic of the 70% band where chuck unevenness does not occur as a whole because the transmittance of the transparent conductive material layer is 83% or more. Can be secured. In the present invention, the electrode formed by laminating the transparent conductive material layer and the opaque metal layer has a transmittance of 70% to 50%, thereby preventing chuck stains from occurring while ensuring transmittance.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여, 척 얼룩을 방지하면서 화소 영역의 투과율을 개선한 효과가 있다.The liquid crystal display of the present invention and the method of manufacturing the same have an effect of improving the transmittance of the pixel region while preventing the chuck stain by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

본 발명의 액정표시장치 및 그 제조방법은, 전극들을 투명성 도전물질층과 불투명 금속층의 이중층 구조로 형성하여 미세 폭을 갖는 화소 전극을 구현할 수 있는 효과가 있다.
The liquid crystal display of the present invention and a method of manufacturing the same have the effect of forming a pixel electrode having a fine width by forming electrodes in a double layer structure of a transparent conductive material layer and an opaque metal layer.

101: 게이트 라인 103: 데이터 라인
105: 제 1 공통 라인 170: 제 2 공통 라인
160: 제 1 화소전극 161: 제 2 화소전극
171: 공통전극
101: gate line 103: data line
105: first common line 170: second common line
160: first pixel electrode 161: second pixel electrode
171: common electrode

Claims (12)

기판과,
상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인과,
상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자와,
상기 화소 영역에서 상기 데이터 라인과 평행하면서 서로 교대로 배치되어 있는 화소전극과 공통전극을 포함하고,
상기 화소전극과 공통전극은 투명성 도전물질층과 불투명 금속층이 적층된 구조로 형성되고, 상기 적층된 투명성 도전 물질층과 불투명 금속층의 투과율은 70% 이하인 것을 특징으로 하는 액정표시장치.
A substrate;
Gate lines and data lines cross-arranged to define pixel regions on the substrate;
A switching element disposed in an intersection region of the gate line and the data line;
A pixel electrode and a common electrode which are alternately arranged in parallel with the data line in the pixel area;
And the pixel electrode and the common electrode have a structure in which a transparent conductive material layer and an opaque metal layer are stacked, and transmittance of the stacked transparent conductive material layer and the opaque metal layer is 70% or less.
제1항에 있어서, 상기 화소전극과 공통 전극의 전극 폭은 3.5㎛이하 인 것을 특징으로 하는 액정표시장치.
The liquid crystal display device of claim 1, wherein an electrode width of the pixel electrode and the common electrode is 3.5 μm or less.
제1항에 있어서, 상기 투명성 도전 물질층은 ITO, ITZO 또는 IZO 중 어느 하나인 것을 특징으로 하는 액정표시장치.
The liquid crystal display device of claim 1, wherein the transparent conductive material layer is any one of ITO, ITZO, and IZO.
제1항에 있어서, 상기 불투명 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금(MoTi) 중 어느 하나의 금속층인 것을 특징으로 하는 액정표시장치.
The method of claim 1, wherein the opaque metal layer is formed from molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), or a combination thereof. Liquid crystal display device characterized in that the metal layer of any one of the alloy (MoTi).
제1항에 있어서, 상기 화소전극과 공통전극의 전극간 거리는 14.3 ㎛ 이상인 것을 특징으로 하는 액정표시장치.
The liquid crystal display of claim 1, wherein a distance between the electrodes of the pixel electrode and the common electrode is 14.3 µm or more.
제1항에 있어서, 상기 화소전극과 공통전극의 투과율은 70% 내지 50%인 것을 특징으로 하는 액정표시장치.
The liquid crystal display of claim 1, wherein transmittances of the pixel electrode and the common electrode are 70% to 50%.
기판을 제공하는 단계와,
상기 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 게이트 전극, 게이트 라인 및 제 1 공통 라인을 형성하는 단계와,
상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 제 2 마스크 공정에 따라 채널층, 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계와,
상기 소스 전극과 드레인 전극이 형성된 기판 상에 보호막을 형성한 다음. 제 3 마스크 공정에 따라 드레인 전극의 일부를 노출하는 콘택홀 공정을 진행하는 단계와,
상기 보호막이 형성된 기판 상에 투명성 도전물질층과 불투명 금속층을 형성한 다음, 제 4 마스크 공정에 따라 식각 공정을 진행하여 제 2 공통라인, 다수개의 슬릿바 구조를 갖는 화소 전극 및 공통 전극을 형성하는 단계를 포함하고,
상기 화소전극과 공통전극은 투명성 도전물질층과 불투명 금속층이 적층된 이중막 구조로 형성되며, 상기 적층된 투명성 도전 물질층과 불투명 금속층의 투과율은 70% 이하인 것을 특징으로 하는 액정표시장치 제조방법.
Providing a substrate;
Forming a metal film on the substrate, and then forming a gate electrode, a gate line, and a first common line according to a first mask process;
Forming a gate insulating film on the substrate on which the gate electrode is formed, and forming a channel layer, a source electrode, a drain electrode, and a data line according to a second mask process;
After forming a protective film on the substrate on which the source electrode and the drain electrode are formed. Performing a contact hole process exposing a part of the drain electrode according to the third mask process;
Forming a transparent conductive material layer and an opaque metal layer on the substrate on which the protective film is formed, and then performing an etching process according to a fourth mask process to form a second common line, a pixel electrode having a plurality of slit bar structures, and a common electrode Including steps
The pixel electrode and the common electrode are formed in a double layer structure in which a transparent conductive material layer and an opaque metal layer are stacked, and the transmittance of the laminated transparent conductive material layer and the opaque metal layer is 70% or less.
제7항에 있어서, 상기 화소전극과 공통 전극의 전극 폭은 3.5㎛이하 인 것을 특징으로 하는 액정표시장치 제조방법.
The method of claim 7, wherein an electrode width of the pixel electrode and the common electrode is 3.5 μm or less.
제7항에 있어서, 상기 화소 전극들과 공통전극들은 서로 교대로 화소 영역에 배치되며, 상기 화소전극과 공통전극의 거리는 14.3 ㎛ 이상인 것을 특징으로 하는 액정표시장치 제조방법.
The method of claim 7, wherein the pixel electrodes and the common electrodes are alternately disposed in the pixel area, and a distance between the pixel electrode and the common electrode is 14.3 μm or more.
제7항에 있어서, 상기 투명성 도전물질층은 ITO, ITZO 또는 IZO 중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.
The method of claim 7, wherein the transparent conductive material layer is one of ITO, ITZO, and IZO.
제7항에 있어서, 상기 불투명 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금(MoTi) 중 어느 하나의 금속층인 것을 특징으로 하는 액정표시장치 제조방법.
The method of claim 7, wherein the opaque metal layer is formed from molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), or a combination thereof. Method of manufacturing a liquid crystal display device, characterized in that the metal layer of any one of the alloy (MoTi).
제7항에 있어서, 상기 화소전극과 공통전극의 투과율은 70% 내지 50%인 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 7, wherein transmittances of the pixel electrode and the common electrode are 70% to 50%.
KR1020120037395A 2011-12-15 2012-04-10 Liquid crystal display device and method for fabricating the same KR101993884B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/461,593 US8891050B2 (en) 2011-12-15 2012-05-01 Liquid crystal display device and method for fabricating the same
CN201210183301.3A CN103163693B (en) 2011-12-15 2012-06-05 Liquid crystal disply device and its preparation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110135654 2011-12-15
KR20110135654 2011-12-15

Publications (2)

Publication Number Publication Date
KR20130069303A true KR20130069303A (en) 2013-06-26
KR101993884B1 KR101993884B1 (en) 2019-06-27

Family

ID=48864721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037395A KR101993884B1 (en) 2011-12-15 2012-04-10 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101993884B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050091291A (en) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050091291A (en) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof

Also Published As

Publication number Publication date
KR101993884B1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
US7839475B2 (en) Liquid crystal display device and method for fabricating the same
US8125609B2 (en) In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof
KR101921163B1 (en) In-Plane switching mode liquid crystal display device and method of fabricating the same
KR101870986B1 (en) Method for fabricating thin film transistor array substrate
US7920244B2 (en) Liquid crystal display device and method of fabricating the same
US20080017884A1 (en) Display substrate, display apparatus having the display substrate and method for manufacturing the display apparatus
US8891050B2 (en) Liquid crystal display device and method for fabricating the same
KR20130075528A (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR101080349B1 (en) Liquid crystal display and manufacturing method thereof
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR101971991B1 (en) Liquid crystal display device and method for fabricating the same
KR102061643B1 (en) Liquid crystal display device
KR101993884B1 (en) Liquid crystal display device and method for fabricating the same
KR101820532B1 (en) Thin film transistor array substrate and method for fabricating the same
KR20120003771A (en) Thin film transistor array substrate and method for fabricating the same
KR101337178B1 (en) Array substrate for LCD and the fabrication method thereof
KR101838746B1 (en) Thin film transistor array substrate and liquid crystal display apparatus including the same
KR20120075102A (en) Thin film transistor array substrate and method for fabricating the same
KR101981584B1 (en) Array substrate for In-Plane switching mode liquid crystal display device and method of fabricating the same
KR20060098175A (en) An array substrate for in-plane switching mode lcd and method of fabricating of the same
WO2013011910A1 (en) Liquid crystal display device and method for manufacturing lqiuid crystal display device
KR20120130492A (en) Thin film transistor array substrate and method for fabricating the same
KR20060069076A (en) Method for manufacturing panel for liquid crystal display including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right