KR20130065095A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR20130065095A KR20130065095A KR1020110131814A KR20110131814A KR20130065095A KR 20130065095 A KR20130065095 A KR 20130065095A KR 1020110131814 A KR1020110131814 A KR 1020110131814A KR 20110131814 A KR20110131814 A KR 20110131814A KR 20130065095 A KR20130065095 A KR 20130065095A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- conductive semiconductor
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Abstract
Description
실시 예는 발광 소자, 및 이를 포함하는 발광 소자 패키지, 조명 장치, 및 표시 장치에 관한 것이다.Embodiments relate to a light emitting device, and a light emitting device package, a lighting device, and a display device including the same.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode, LED)는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이러한 발광 소자의 구조에 대해서는 공개특허 10-2009-0002241호를 참조할 수 있다.Light Emitting Diodes (LEDs) using Group 3-5 or 2-6 compound semiconductor materials of semiconductors can realize various colors such as red, green, blue and ultraviolet rays through the development of thin film growth technology and device materials. Efficient white light can be realized by using fluorescent materials or combining colors, and has the advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. For the structure of such a light emitting device can be referred to Patent Publication No. 10-2009-0002241.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.
실시 예는 발광 효율을 향상시키고, 동작 전압을 감소시킬 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of improving luminous efficiency and reducing operating voltage.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층을 포함하며, 상기 전자 차단층은 적어도 하나의 제1 수평 수송층을 포함하며, 상기 적어도 하나의 제1 수평 수송층은 AlN의 조성을 갖는 제1층, GaN의 조성을 갖는 제2층, 및 AlxGa(1-x)N(0<x<1)의 조성을 갖는 제3층을 포함한다.The light emitting device according to the embodiment is disposed between a first conductivity type semiconductor layer, a second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer, the first conductivity type semiconductor layer, and the second conductivity type semiconductor layer. And an electron blocking layer disposed between the active layer and the second conductive semiconductor layer, wherein the electron blocking layer includes at least one first horizontal transport layer, and the at least one first horizontal transport layer includes: A first layer having a composition of AlN, a second layer having a composition of GaN, and a third layer having a composition of Al x Ga (1-x) N (0 <x <1).
상기 제1층은 상기 활성층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 제2층은 상기 제1층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 제3층은 상기 제2층과 상기 제2 도전형 반도체층 사이에 위치할 수 있다. 상기 적어도 하나의 제1 수평 수송층은 초격자 구조일 수 있다.The first layer is located between the active layer and the second conductivity type semiconductor layer, the second layer is located between the first layer and the second conductivity type semiconductor layer, and the third layer is located between the second layer and the second layer. The second conductive semiconductor layer may be positioned between the second conductive semiconductor layer. The at least one first horizontal transport layer may have a superlattice structure.
상기 제3층의 조성은 AlxGa(1-x)N(0<x≤0.22)이고, 상기 제3층의 알루미늄의 함유량(x)은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 증가할 수 있다. 상기 제2층은 언도프트층(undoped layer)일 수 있다. 상기 제3층은 p형 도펀트가 도핑될 수 있다.The composition of the third layer is Al x Ga (1-x) N (0 <x≤0.22), and the content (x) of aluminum in the third layer is from the first conductivity type semiconductor layer to the second conductivity type. As it progresses toward the semiconductor layer, it may increase. The second layer may be an undoped layer. The third layer may be doped with a p-type dopant.
상기 전자 차단층은 상기 제3층과 상기 제2 도전형 반도체층 사이에 위치하고, AlyGa(1-y)N(0<y<1)의 조성을 가지며, 알루미늄(Al)의 함유량(y)이 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 감소하는 제1 수직 수송층을 더 포함할 수 있다.The electron blocking layer is positioned between the third layer and the second conductive semiconductor layer, and has a composition of Al y Ga (1-y) N (0 <y <1), and the content of aluminum (Al) (y). The semiconductor device may further include a first vertical transport layer that decreases from the first conductive semiconductor layer toward the second conductive semiconductor layer.
상기 제1 수직 수송층의 조성은 AlyGa(1-y)N(0<y≤0.22)일 수 있다. 상기 전자 차단층은 상기 제1 수평 수송층과 상기 제1 수직 수송층 사이에 위치하고, AlN의 조성을 갖는 제4층, 상기 제4층과 상기 제1 수직 수송층 사이에 위치하고, GaN의 조성을 갖는 제5층, 및 상기 제5층과 상기 제1 수직 수송층 사이에 위치하고, AlaGa(1-a)N(0<a≤0.22)의 조성을 갖는 제6층을 포함하는 제2 수직 수송층을 더 포함할 수 있다.The composition of the first vertical transport layer may be Al y Ga (1-y) N (0 < y ≦ 0.22). The electron blocking layer is located between the first horizontal transport layer and the first vertical transport layer, a fourth layer having a composition of AlN, a fifth layer having a composition of GaN, between the fourth layer and the first vertical transport layer, And a second vertical transport layer between the fifth layer and the first vertical transport layer, the second vertical transport layer including a sixth layer having a composition of Al a Ga (1-a) N (0 <a ≦ 0.22). .
상기 제6층의 알루미늄의 함유량(x)은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 증가할 수 있다. 상기 제5층은 언도프트층(undoped layer)이고, 상기 제6층은 p형 도펀트가 도핑될 수 있다.The content x of the aluminum of the sixth layer may increase as the direction of the second conductive semiconductor layer moves from the first conductive semiconductor layer. The fifth layer may be an undoped layer, and the sixth layer may be doped with a p-type dopant.
상기 전자 차단층은 상기 제1 수직 수송층과 상기 제2 도전형 반도체층 사이에 위치하고, AlyGa(1-z)N(0<z<1)의 조성을 가지며, 알루미늄(Al)의 함유량(z)이 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 감소하는 제2 수직 수송층을 더 포함할 수 있다. 상기 제2 수직 수송층의 조성은 AlzGa(1-z)N(0<z≤0.22)일 수 있다. 상기 제2 수직 수송층의 알루미늄 함유량(z)의 최대값은 상기 제1 수직 수송층의 알루미늄 함유량(y)의 최대값보다 작거나 같을 수 있다.The electron blocking layer is positioned between the first vertical transport layer and the second conductive semiconductor layer, and has a composition of Al y Ga (1-z) N (0 <z <1), and the content of aluminum (Al) (z). ) May further include a second vertical transport layer that decreases from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer. The composition of the second vertical transport layer may be Al z Ga (1-z) N (0 < z ≦ 0.22). The maximum value of the aluminum content (z) of the second vertical transport layer may be less than or equal to the maximum value of the aluminum content (y) of the first vertical transport layer.
상기 발광 소자의 일 실시 예는 상기 제1 도전형 반도체층 아래에 배치되는 기판, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 전도층 상에 배치되는 제2 전극을 더 포함할 수 있다.An embodiment of the light emitting device may include a substrate disposed under the first conductive semiconductor layer, a conductive layer disposed on the second conductive semiconductor layer, a first electrode disposed on the first conductive semiconductor layer, And a second electrode disposed on the conductive layer.
상기 발광 소자의 다른 실시 예는 상기 제2 도전형 반도체층 아래에 배치되는 오믹층, 상기 오믹층 아래에 배치되는 반사층, 및 상기 제1 도전형 반도체층 상에 배치되는 제1 전극을 더 포함할 수 있다.Another embodiment of the light emitting device may further include an ohmic layer disposed under the second conductive semiconductor layer, a reflective layer disposed under the ohmic layer, and a first electrode disposed on the first conductive semiconductor layer. Can be.
실시 예는 발광 효율을 향상시키고, 동작 전압을 감소시킬 수 있다.The embodiment can improve the luminous efficiency and reduce the operating voltage.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 전자 차단층의 제1 실시 예를 나타낸다.
도 3은 도 2에 도시된 전자 차단층의 에너지 밴드 다이어그램을 나타낸다.
도 4는 도 1에 도시된 전자 차단층의 제2 실시 예를 나타낸다.
도 5는 도 4에 도시된 전자 차단층의 에너지 밴드 다이어그램을 나타낸다.
도 6은 도 1에 도시된 전자 차단층의 제3 실시 예를 나타낸다.
도 7은 도 6에 도시된 전자 차단층의 에너지 밴드 다이어그램을 나타낸다.
도 8은 다른 실시 예에 따른 발광 소자를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.1 is a cross-sectional view of a light emitting device according to an embodiment.
FIG. 2 illustrates a first embodiment of the electron blocking layer illustrated in FIG. 1.
FIG. 3 shows an energy band diagram of the electron blocking layer shown in FIG. 2.
4 illustrates a second embodiment of the electron blocking layer illustrated in FIG. 1.
FIG. 5 shows an energy band diagram of the electron blocking layer shown in FIG. 4.
FIG. 6 illustrates a third embodiment of the electron blocking layer illustrated in FIG. 1.
FIG. 7 shows an energy band diagram of the electron blocking layer shown in FIG. 6.
8 illustrates a light emitting device according to another embodiment.
9 illustrates a light emitting device package according to an embodiment.
10 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
11 illustrates a display device including a light emitting device package according to an exemplary embodiment.
이하 실시 예들을 첨부한 도면을 참조하여 설명한다. Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.
실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. 이하 첨부된 도면을 참고로 실시 예에 따른 발광 소자를 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not fully reflect its actual size. Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110)과, 제1 도전형 반도체층(122), 활성층(124), 전자 차단층(Electron Blocking Layer, 125), 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)과, 전도층(130)과, 제1 전극(142)과, 제2 전극(144)을 포함한다.1 is a sectional view of a
기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 반도체 물질 성장에 적합한 물질로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203)이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 향상시키기 위하여 요철이 형성될 수 있다.The
기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 제1 도전형 반도체층(122)과 기판(110) 사이에 버퍼층(미도시)이 배치될 수 있다. 버퍼층은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.예컨대 버퍼층은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.A buffer layer (not shown) may be disposed between the first conductivity
또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 개재될 수 있다. 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일할 수 있다.In addition, an undoped semiconductor layer (not shown) may be interposed to improve crystallinity of the first
발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 전자 차단층(125), 활성층(124) 및 제1 도전형 반도체층(122)이 부분적으로 식각된 구조일 수 있다.The
전도층(130)은 제2 도전형 반도체층 상에 배치되며, 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The
전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The
제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제2 전극(144)은 전도층(130) 상에 배치된다.The
제1 도전형 반도체층(122)은 기판(110) 상에 배치되며, 질화물 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. The first conductivity
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)으로부터 제공되는 전자(electron)와 제2 도전형 반도체층(126)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The
활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, 활성층(124)은 1회 이상 교대로 배치되는 양자 우물층(QW1 내지 QWn, n≥1인 자연수, 도 3 참조) 및 양자 장벽층(QB1 내지 QBm, m≥1인 자연수, 도 3 참조)을 포함하는 양자 우물 구조일 수 있다. 예컨대, 활성층(124)은 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다. 양자 장벽층(QB1 내지 QBm, m≥1인 자연수, 도 3 참조)의 에너지 밴드 갭은 양자 우물층(QW1 내지 QWn, n≥1인 자연수, 도 3 참조)의 에너지 밴드 갭보다 클 수 있다.The
제2 도전형 반도체층(126)은 활성층(124) 상에 배치되며, 질화물 반도체층일 수 있다. 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second
전자 차단층(125)은 활성층(124)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입되는 전자가 제2 도전형 반도체층으로 넘어가는(overflow) 것을 차단하여 누설 전류를 방지한다.The
전자 차단층(125)의 에너지 밴드 갭은 양자 장벽층의 에너지 밴드 갭보다 클 수 있다. The energy band gap of the
도 2는 도 1에 도시된 전자 차단층(125)의 제1 실시 예(125-1)를 나타내며, 도 3은 도 2에 도시된 전자 차단층(125-1)의 에너지 밴드 다이어그램을 나타낸다.FIG. 2 shows a first embodiment 125-1 of the
도 2 및 도 3을 참조하면, 전자 차단층(125-1)은 초격자 구조(superlattice)를 갖는 적어도 하나의 전류 확산층(201-1 내지 201-n, n≥1인 자연수)을 포함한다.2 and 3, the electron blocking layer 125-1 includes at least one current spreading layer 201-1 to 201-n having a superlattice, a natural number of n ≧ 1.
전류 확산층(201-1 내지 201-n, n≥1인 자연수)은 제1 수평 수송층(lateral transport layer, 210-1 내지 210-n, n≥1인 자연수), 및 제1 수직 수송층(vertical transport layer, 220-1 내지 220-n, n≥1인 자연수)을 포함할 수 있다.The current spreading layers 201-1 to 201-n (natural numbers of n≥1) may include a first lateral transport layer (210-1 to 210-n, natural numbers of n≥1), and a first vertical transport layer (vertical transport). layer, 220-1 to 220-n, and a natural number of n≥1).
제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)은 제2 전극(144)으로부터 제1 전극(142)으로 흐르는 전류를 수평 방향(lateral direction)으로 분산시키는 역할을 할 수 있다. 수평 방향(102)은 제2 도전형 반도체층(126)으로부터 제1 도전형 반도체층(122)으로 향하는 방향과 수직인 방향일 수 있다. The first horizontal transport layers 210-1 to 210-n, and a natural number of n ≧ 1, may serve to distribute a current flowing from the
제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)은 AlN의 조성을 갖는 제1층(212-1 내지 212-n, n≥1인 자연수), GaN의 조성을 갖는 제2층(214-1 내지 214-n, n≥1인 자연수), 및 AlxGa(1-x)N(0<x≤0.22)의 조성을 갖는 제3층(216-1 내지 216-n, n≥1인 자연수)을 포함할 수 있다.The first horizontal transport layer 210-1 to 210-n (a natural number of n≥1) is a first layer having a composition of AlN (212-1 to 212-n, a natural number of n≥1), and a second layer having a composition of GaN (214-1 to 214-n, a natural number with n≥1), and a third layer 216-1 to 216-n, n≥ with a composition of Al x Ga (1-x) N (0 <x≤0.22) 1 natural number).
제1층(212-1 내지 212-n, n≥1인 자연수)의 두께는 1nm ~ 3nm일 수 있으며, 제2층(214-1 내지 214-n, n≥1인 자연수)의 두께는 2nm ~ 4nm일 수 있으며, 제3층(216-1 내지 216-n, n≥1인 자연수)의 두께는 5nm이하일 수 있다. 또한 제2층(214-1 내지 214-n, n≥1인 자연수)의 두께는 제1층(212-1 내지 212-n, n≥1인 자연수)의 두께보다 크고, 제3층(216-1 내지 216-n, n≥1인 자연수)의 두께보다 작을 수 있으나, 이에 한정되는 것은 아니다.The thicknesses of the first layers 212-1 to 212-n and n ≧ 1 may be 1 nm to 3 nm, and the thicknesses of the second layers 214-1 to 214-n and n ≧ 1 may be 2 nm. It may be ~ 4nm, the thickness of the third layer (216-1 to 216-n, n≥1 natural number) may be 5nm or less. In addition, the thicknesses of the second layers 214-1 to 214-n and n≥1 are greater than the thicknesses of the first layers 212-1 to 212-n and n≥1 and the
제2층(214-1 내지 214-n, n≥1인 자연수)은 언도프트(undoped layer)일 수 있으며, 제3층(216-1 내지 216-n, n≥1인 자연수)은 p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑된 p-AlxGa(1-x)N(0<x≤0.22)일 수 있다. 또한 제3층(216-1 내지 216-n, n≥1인 자연수)에 포함되는 알루미늄(Al)의 함유량(x)은 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126) 방향으로 진행할수록 선형적 또는 비선형적으로 증가할 수 있다.The second layer (214-1 to 214-n, n≥1 natural number) may be an undoped layer, and the third layer (216-1 to 216-n, n≥1 natural number) is p-type The dopant (eg, Mg, Zn, Ca, Sr, Ba) may be doped p-Al x Ga (1-x) N (0 <x≤0.22). In addition, the content (x) of aluminum (Al) contained in the third layers 216-1 to 216-n, a natural number of n≥1, is from the first
제1층(212-1 내지 212-n, n≥1인 자연수), 제2층(214-1 내지 214-n, n≥1인 자연수), 및 제3층(216-1 내지 216-n, n≥1인 자연수) 사이의 조성 및 분극의 영향에 의하여 제1층(212-1 내지 212-n, n≥1인 자연수)과 제3층(216-1 내지 216-n, n≥1인 자연수) 사이에는 수직 방향(101)으로 홀의 이동도(mobility)는 낮고, 수평 방향(102)으로 홀의 이동도가 높은 2차원 홀 가스(Dimension Hole Gas) 영역(10)이 형성될 수 있다. First layer 212-1 through 212-n, n≥1 natural number, second layer 214-1 through 214-n, n≥1 natural number, and third layer 216-1 through 216-n , the first layer (212-1 to 212-n, n≥1 natural number) and the third layer (216-1 to 216-n, n≥1 by the influence of the composition and polarization between n≥1 natural number) Phosphorus), a two-dimensional
수직 방향(101)은 제2 도전형 반도체층(126)으로부터 제1 도전형 반도체층(122)으로 향하는 방향일 수 있고, 수평 방향(102)은 수직 방향(101)과 수직인 방향일 수 있다.The
홀의 낮은 이동도 때문에 일반적으로 대면적 고출력의 발광 소자에서는 수평 방향으로 홀이 분산되기 어려워 발광 효율이 떨어지나, 실시 예는 제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)에 의하여 2차원 홀 가스 영역(10)이 형성되고, 이로 인하여 수평 방향(102)으로 홀이 분산되기 용이하기 때문에, 발광 효율을 향상시킬 수 있다. In general, due to the low mobility of the holes, the light emitting efficiency of the large-area high-output light emitting device is difficult to disperse the holes in the horizontal direction, so that the luminous efficiency is reduced. As a result, the two-dimensional
제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 조성은 AlyGa(1-y)N(0<y≤0.22)일 수 있으며, 알루미늄(Al)의 함유량(y)은 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126) 방향으로 진행할수록 선형적 또는 비선형적으로 감소할 수 있다.The composition of the first vertical transport layers 220-1 to 220-n, a natural number of n ≧ 1, may be Al y Ga (1-y) N (0 < y ≦ 0.22), and the content of aluminum (Al) may be ) May decrease linearly or nonlinearly from the first
제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 두께는 5nm이하일 수 있다. 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 두께는 제3층(216-1 내지 216-n, n≥1인 자연수)의 두께와 동일할 수 있으나, 이에 한정되는 것은 아니다.The thickness of the first vertical transport layers 220-1 to 220-n and a natural number of n ≧ 1 may be 5 nm or less. The thickness of the first vertical transport layers 220-1 to 220-n, and natural numbers of n≥1 may be the same as the thickness of the third layers 216-1 to 216-n, natural numbers of n≥1, but is not limited thereto. It doesn't happen.
제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 알루미늄(Al) 함유량(y)은 점차 감소하기 때문에, 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)은 경사가 완만한 배리어(barrier)를 가질 수 있다. 따라서 실시 예는 홀 주입 측면에서 수직 방향(101)으로 홀이 용이하게 이동할 수 있고, 이로 인하여 홀 주입 효율을 향상되어 발광 효율을 향상시키고, 동작 전압을 감소시킬 수 있다.Since the aluminum (Al) content (y) of the first vertical transport layers 220-1 to 220-n (n = 1 natural number) gradually decreases, the first vertical transport layers 220-1 to 220-n, n≥1. Phosphorus natural number) may have a barrier with a gentle slope. Therefore, the embodiment can easily move the hole in the
결국 상술한 바와 같이, 실시 예는 제2 도전형 반도체층(126)으로부터 활성층(124)으로 넘어가는 홀의 수직 방향 및 수평 방향의 수송을 향상시켜, 발광 효율을 향상시키고, 동작 전압을 감소시킬 수 있다.As a result, as described above, the embodiment may improve transport in the vertical and horizontal directions of holes passing from the second conductivity-
도 4는 도 1에 도시된 전자 차단층(125)의 제2 실시 예(125-2)를 나타내며, 도 5는 도 4에 도시된 전자 차단층(125-2)의 에너지 밴드 다이어그램을 나타낸다. 도 2 및 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.4 shows a second embodiment 125-2 of the
도 4 및 도 5를 참조하면, 전자 차단층(125-2)은 초격자 구조(superlattice)를 갖는 적어도 하나의 전류 확산층(301-1 내지 301-n, n≥1인 자연수)을 포함한다.4 and 5, the electron blocking layer 125-2 includes at least one current spreading layer 301-1 to 301-n having a superlattice, a natural number of n ≧ 1.
전류 확산층(301-1 내지 301-n, n≥1인 자연수)은 제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수), 제2 수평 수송층(310-1 내지 310-n, n≥1인 자연수) 및 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)을 포함할 수 있다.The current spreading layers 301-1 to 301-n, and a natural number of n≥1, include the first horizontal transport layers 210-1 to 210-n and a natural number of n≥1, and the second horizontal transport layers 310-1 to 310-n. , n ≧ 1, and a first vertical transport layer 220-1 to 220-n, and n ≧ 1.
제2 수평 수송층(310-1 내지 310-n, n≥1인 자연수)의 조성 및 두께는 도 2 및 도 3에 도시된 제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)의 조성 및 두께와 동일할 수 있다.The composition and thickness of the second horizontal transport layers 310-1 to 310-n, and n≥1 are natural numbers of the first horizontal transport layers 210-1 to 210-n, and n≥1 shown in FIGS. 2 and 3. May be the same as the composition and thickness.
즉 전자 차단층(125-2)은 제1 실시 예에 따른 전자 차단층(125-1)의 제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)과 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수) 사이에 제2 수평 수송층(310-1 내지 310-n, n≥1인 자연수)이 개재된 구조를 가질 수 있다.That is, the electron blocking layer 125-2 may include the first horizontal transport layers 210-1 to 210-n of the electron blocking layer 125-1, a natural number of n≥1, and the first vertical transport layer ( The second horizontal transport layer 310-1 to 310-n and a natural number of n ≧ 1) may be interposed between 220-1 to 220-n and a natural number of n≥1.
제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수)에는 2차원 홀 가스 영역(10)이 형성되고, 제2 수평 수송층(310-1 내지 310-n, n≥1인 자연수)에는 2차원 홀 가스 영역(20) 형성될 수 있다. 제1 실시 예와 비교할 때, 제2 실시 예는 2차원 홀 가스 영역들(10, 20)에 의하여 수평 방향(102)으로 홀이 더욱 용이하게 분산되기 때문에, 발광 효율을 더 향상시킬 수 있다.A two-dimensional
도 6은 도 1에 도시된 전자 차단층(125)의 제3 실시 예(125-3)를 나타내며, 도 7은 도 6에 도시된 전자 차단층(125-3)의 에너지 밴드 다이어그램을 나타낸다. 도 2 및 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.FIG. 6 shows a third embodiment 125-3 of the
도 6 및 도 7을 참조하면, 전류 확산층(401-1 내지 401-n, n≥1인 자연수)은 제1 수평 수송층(210-1 내지 210-n, n≥1인 자연수), 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수) 및 제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)을 포함할 수 있다.6 and 7, the current diffusion layers 401-1 to 401-n, and natural numbers of n≥1, may include a first horizontal transport layer 210-1 to 210-n, natural numbers of n≥1, and a first vertical direction. And transport layers 220-1 to 220-n (natural numbers of n ≧ 1) and second vertical transport layers (410-1 to 410-n, natural numbers of n ≧ 1).
제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)의 조성 및 두께는 도 2 및 도 3에 도시된 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 조성 및 두께와 동일할 수 있다.The composition and thickness of the second vertical transport layers 410-1 to 410-n, and n≥1 are natural numbers of the first vertical transport layers 220-1 to 220-n, and n≥1 shown in FIGS. 2 and 3. May be the same as the composition and thickness.
즉 전자 차단층(125-3)은 제1 실시 예에 따른 전자 차단층(125-1)에 추가적으로 제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)을 더 포함하는 구조를 가질 수 있다.That is, the electron blocking layer 125-3 further includes a second vertical transport layer 410-1 to 410-n, a natural number of n≥1, in addition to the electron blocking layer 125-1 according to the first embodiment. It can have
제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)의 조성은 AlzGa(1-z)N(0<z≤0.22)일 수 있으며, 알루미늄(Al)의 함유량(z)은 선형적 또는 비선형적으로 감소할 수 있다.The composition of the second vertical transport layers 410-1 to 410-n, a natural number of n ≧ 1, may be Al z Ga (1-z) N (0 < z ≦ 0.22), and the content of aluminum (Al) (z ) May decrease linearly or nonlinearly.
제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)의 알루미늄 함유량(z)의 최대값(zmax)은 제1 수직 수송층(220-1 내지 220-n, n≥1인 자연수)의 알루미늄 함유량(y)의 최대값(ymax)보다 작거나 같을 수 있다(zmax≤ymax). 이로 인하여 제1 및 제2 실시 예와 비교할 때, 수직 방향으로 홀의 이동 측면에서 제3 실시 예의 전자 차단층(125-3)은 더욱 완만한 경사를 갖는 배리어(barrier)를 가질 수 있다.The maximum value z max of the aluminum content z of the second vertical transport layers 410-1 to 410-n, a natural number of n≥1, is equal to the first vertical transport layers 220-1 to 220-n, n≥1. May be less than or equal to the maximum value y max of the aluminum content y of the natural number) (z max ≦ y max ). As a result, in comparison with the first and second embodiments, the electron blocking layer 125-3 of the third embodiment may have a barrier having a more gentle slope in terms of movement of holes in the vertical direction.
제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)의 두께는 5nm이하일 수 있다. 제2 수직 수송층(410-1 내지 410-n, n≥1인 자연수)의 두께는 제3층(216-1 내지 216-n, n≥1인 자연수)의 두께와 동일할 수 있으나, 이에 한정되는 것은 아니다.The thickness of the second vertical transport layers 410-1 to 410-n, a natural number of n ≧ 1, may be 5 nm or less. The thickness of the second vertical transport layers 410-1 to 410-n, a natural number of n≥1 may be the same as the thickness of the third layers 216-1 to 216-n, a natural number of n≥1, but is not limited thereto. It doesn't happen.
제1 및 제2 실시 예와 비교할 때, 제3 실시 예는 더욱 완만한 경사를 갖는 배리어(barrier)를 가지기 때문에 수직 방향(101)으로 홀이 더욱 용이하게 이동할 수 있고, 이로 인하여 홀 주입 효율을 향상되어 발광 효율을 더욱 향상시키고, 동작 전압을 더욱 감소시킬 수 있다. Compared with the first and second embodiments, since the third embodiment has a barrier having a gentler slope, the hole can be moved more easily in the
도 8은 다른 실시 예에 따른 발광 소자(200)를 나타낸다. 도 8을 참조하면, 발광 소자(200)는 제2 전극층(405), 보호층(430), 발광 구조물(120), 패시베이션층(440), 및 제1 전극(450)을 포함한다.8 illustrates a
제2 전극층(405)은 제1 전극(450)과 함께 발광 구조물(120)에 전원을 제공한다. 제2 전극층(405)은 지지 기판(422), 접합층(424), 배리어층(barrier layer, 426), 반사층(428), 및 오믹층(429)을 포함할 수 있다.The
지지 기판(422)은 발광 구조물(120)을 지지하며, 전도성 물질로 형성할 수 있다. 예를 들어, 지지 기판(422)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.The support substrate 422 supports the
배리어층(426)은 지지 기판(422) 상에 배치되며, 지지 기판(110)의 금속 이온이 반사층(428)과 오믹층(429)으로 확산하는 것을 차단한다. 예컨대, 배리어층(426)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. The
접합층(424)은 지지 기판(422)과 배리어층(426) 사이에 배치된다. 접합층(424)은 본딩층으로서, 반사층(428)과 오믹층(429)이 지지 기판(422)에 접합될 수 있도록 한다. 접합층(424)은 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The
반사층(428)은 배리어층(426) 상에 배치된다. 반사층(428)은 발광 구조물(120)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(428)은 반사 물질, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(428)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(428)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹층(429)은 반사층(428) 상에 배치된다. 오믹층(429)은 발광 구조물(120)의 제2 도전형 반도체층(126)에 오믹 접촉되어 발광 구조물(120)에 전원이 원활히 공급되도록 한다. 오믹층(429)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다. 예컨대, 오믹층(429)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The
보호층(430)은 제2 전극층(405) 상에 배치된다. 보호층(430)은 발광 구조물(120)과 배리어층(426) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(430)은 전도성을 갖는 물질 또는 비전도성을 갖는 물질일 수 있다. 예컨대, 전도성 보호층은 투명 전도성 산화막으로 형성되거나 금속 물질, 예컨대, Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 또한 비전도성 보호층은 반사층(428) 또는 오믹층(429)보다 전기 전도성이 낮은 물질, 제2 도전형의 반도체층(126)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다.The
발광 구조물(120)은 제2 전극층(405) 상에 배치된다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 전자 차단층(125), 및 제2 도전형 반도체층(126)을 포함할 수 있으며, 도 1에서 설명한 바와 동일할 수 있다. 전자 차단층(125)은 제1 내지 제3 실시 예들 중 어느 하나일 수 있다. 중복을 피하기 위하여 발광 구조물(120)에 대한 설명을 생략한다.The
패시베이션층(440)은 발광 구조물(120)을 전기적으로 보호하기 위하여 발광 구조물(120)의 측면 상에 형성될 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(440)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 제1 도전형의 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(미도시)가 형성될 수 있다. 제1 전극(450)은 발광 구조물(120) 상면에 배치된다.The
상술한 바와 같이, 도 8에 도시된 실시 예는 제1 내지 제3 실시 예에 따른 전자 차단층(125-1 내지 125-3)에 의하여 발광 효율을 향상시키고, 동작 전압을 감소시킬 수 있다. As described above, the embodiment illustrated in FIG. 8 may improve the luminous efficiency and reduce the operating voltage by the electron blocking layers 125-1 to 125-3 according to the first to third embodiments.
도 9는 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 9를 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.9 illustrates a light emitting device package according to an embodiment. 9, the light emitting device package may include a
패키지 몸체(510)는 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)가 형성된 구조이다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.The
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예에 따른 발과 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 10을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.10 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. Referring to FIG. 10, the lighting apparatus according to the embodiment includes a
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예일 수 있다.The
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 11을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.11 illustrates a display device including a light emitting device package according to an exemplary embodiment. Referring to FIG. 11, the display device 800 includes a bottom cover 810, a reflector 820 disposed on the bottom cover 810, light emitting modules 830 and 835 that emit light, and a reflector 820. ) An optical sheet including a light guide plate 840 which is disposed in front of the light guide plate and guides light emitted from the light emitting modules 830 and 835 to the front of the display device, and prism sheets 850 and 860 disposed in front of the light guide plate 840. And a display panel 870 disposed in front of the optical sheet, an image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870, and in front of the display panel 870. It may include a color filter 880 disposed. Here, the bottom cover 810, the reflection plate 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.The light emitting module comprises a light emitting device package 835 on a substrate 830. The substrate 830 may be a PCB or the like. The light emitting device package 835 may be a light emitting device package according to an embodiment.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 can house components within the display device 800. [ Also, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be provided on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 in a state of being coated with a highly reflective material .
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), polyethylene (PE), or the like.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 may be formed of a light-transmissive and elastic polymeric material on one side of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, as shown in the drawings, the plurality of patterns may be provided with a floor and a valley repeatedly as stripes.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley on one side of the supporting film may be perpendicular to the direction of the floor and the valley on one side of the supporting film in the first prism sheet 850. This is for evenly distributing the light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of polyester and polycarbonate-based materials, and the light incidence angle can be maximized by refracting and scattering light incident from the backlight unit. The diffusion sheet includes a support layer including a light diffusing agent, a first layer formed on the light exit surface (first prism sheet direction) and a light incidence surface (in the direction of the reflection sheet) . ≪ / RTI >
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 1860 form an optical sheet, which optical sheet is made of another combination, for example, a micro lens array or a diffusion sheet and a micro lens array. Or a combination of one prism sheet and a micro lens array.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The display panel 870 may include a liquid crystal display (LCD) panel, and may include other types of display devices that require a light source in addition to the liquid crystal display panel 860.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. In addition, the above description has been made with reference to the embodiments, which are merely exemplary and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated above in the range without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible.
110,420: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
125: 전자 차단층 126: 제2 도전형 반도체층
130 : 전도층 142, 450: 제1 전극
144 : 제2 전극 210-1 내지 210-n: 제1 수평 수송층
212-1 내지 212-n: 제1층 214-1 내지 214-n: 제2층
216-1 내지 216-n: 제3층 220-1 내지 220-n: 제1 수직 수송층
310-1 내지 310-n: 제2 수평 수송층 410-1 내지 410-n: 제2 수직 수송층
405: 제2 전극층 422: 지지 기판
424: 접합층 426: 배리어층
428: 반사층 429: 오믹층
430: 보호층 440: 패시베이션층
QW1 내지 QW3: 양자 우물층들 QB1 내지 QB2: 양자 장벽층들.110,420: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
125: electron blocking layer 126: second conductivity type semiconductor layer
130:
144: second electrode 210-1 to 210-n: first horizontal transport layer
212-1 to 212-n: first layer 214-1 to 214-n: second layer
216-1 to 216-n: third layer 220-1 to 220-n: first vertical transport layer
310-1 to 310-n: second horizontal transport layer 410-1 to 410-n: second vertical transport layer
405: second electrode layer 422: support substrate
424: bonding layer 426: barrier layer
428: reflective layer 429: ohmic layer
430: protective layer 440: passivation layer
QW1 to QW3: quantum well layers QB1 to QB2: quantum barrier layers.
Claims (16)
상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층;
상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치되는 활성층; 및
상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층을 포함하며,
상기 전자 차단층은,
적어도 하나의 제1 수평 수송층을 포함하며,
상기 적어도 하나의 제1 수평 수송층은,
AlN의 조성을 갖는 제1층;
GaN의 조성을 갖는 제2층; 및
AlxGa(1-x)N(0<x<1)의 조성을 갖는 제3층을 포함하는 발광 소자.A first conductive semiconductor layer;
A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer;
An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; And
An electron blocking layer disposed between the active layer and the second conductive semiconductor layer,
Wherein the electron blocking layer
At least one first horizontal transport layer,
The at least one first horizontal transport layer,
A first layer having a composition of AlN;
A second layer having a composition of GaN; And
A light emitting device comprising a third layer having a composition of Al x Ga (1-x) N (0 <x <1).
상기 제1층은 상기 활성층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 제2층은 상기 제1층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 제3층은 상기 제2층과 상기 제2 도전형 반도체층 사이에 위치하는 발광 소자.The method of claim 1,
The first layer is located between the active layer and the second conductivity type semiconductor layer, the second layer is located between the first layer and the second conductivity type semiconductor layer, and the third layer is located between the second layer and the second layer. A light emitting device positioned between the second conductive semiconductor layer.
상기 적어도 하나의 제1 수평 수송층은 초격자 구조인 발광 소자.The method of claim 1,
The at least one first horizontal transport layer is a light emitting device having a superlattice structure.
상기 제3층의 조성은 AlxGa(1-x)N(0<x≤0.22)이고, 상기 제3층의 알루미늄의 함유량(x)은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 증가하는 발광 소자. The method of claim 1,
The composition of the third layer is Al x Ga (1-x) N (0 <x≤0.22), and the content (x) of aluminum in the third layer is from the first conductivity type semiconductor layer to the second conductivity type. A light emitting device that increases in the direction of the semiconductor layer.
상기 제2층은 언도프트층(undoped layer)인 발광 소자.The method of claim 1,
The second layer is an undoped layer.
상기 제3층은 p형 도펀트가 도핑되는 발광 소자. The method of claim 1,
The third layer is a light emitting device doped with a p-type dopant.
상기 제3층과 상기 제2 도전형 반도체층 사이에 위치하고, AlyGa(1-y)N(0<y<1)의 조성을 가지며, 알루미늄(Al)의 함유량(y)이 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 감소하는 제1 수직 수송층을 더 포함하는 발광 소자.The method of claim 1, wherein the electron blocking layer,
Located between the third layer and the second conductivity-type semiconductor layer, has a composition of Al y Ga (1-y) N (0 <y <1), the content (y) of aluminum (Al) is the first conductive The light emitting device of claim 1, further comprising a first vertical transport layer that decreases from the semiconductor semiconductor layer toward the second conductive semiconductor layer.
상기 제1 수직 수송층의 조성은 AlyGa(1-y)N(0<y≤0.22)인 발광 소자.The method of claim 7, wherein
The composition of the first vertical transport layer is Al y Ga (1-y) N (0 <y≤0.22).
상기 제1 수평 수송층과 상기 제1 수직 수송층 사이에 위치하고, AlN의 조성을 갖는 제4층;
상기 제4층과 상기 제1 수직 수송층 사이에 위치하고, GaN의 조성을 갖는 제5층; 및
상기 제5층과 상기 제1 수직 수송층 사이에 위치하고, AlaGa(1-a)N(0<a≤0.22)의 조성을 갖는 제6층을 포함하는 제2 수직 수송층을 더 포함하는 발광 소자.The method of claim 8, wherein the electron blocking layer,
A fourth layer disposed between the first horizontal transport layer and the first vertical transport layer and having a composition of AlN;
A fifth layer located between the fourth layer and the first vertical transport layer and having a composition of GaN; And
And a second vertical transport layer disposed between the fifth layer and the first vertical transport layer, the second vertical transport layer comprising a sixth layer having a composition of Al a Ga (1-a) N (0 <a ≦ 0.22).
상기 제6층의 알루미늄의 함유량(x)은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 증가하는 발광 소자.10. The method of claim 9,
The content (x) of aluminum in the sixth layer increases as the direction progresses from the first conductive semiconductor layer toward the second conductive semiconductor layer.
상기 제5층은 언도프트층(undoped layer)이고, 상기 제6층은 p형 도펀트가 도핑되는 발광 소자. 10. The method of claim 9,
And the fifth layer is an undoped layer, and the sixth layer is doped with a p-type dopant.
상기 제1 수직 수송층과 상기 제2 도전형 반도체층 사이에 위치하고, AlyGa(1-z)N(0<z<1)의 조성을 가지며, 알루미늄(Al)의 함유량(z)이 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층 방향으로 진행할수록 감소하는 제2 수직 수송층을 더 포함하는 발광 소자.The method of claim 7, wherein the electron blocking layer,
Located between the first vertical transport layer and the second conductivity-type semiconductor layer, has a composition of Al y Ga (1-z) N (0 <z <1), the content (z) of aluminum (Al) is The light emitting device further comprising a second vertical transport layer that decreases from the conductive semiconductor layer toward the second conductive semiconductor layer.
상기 제2 수직 수송층의 조성은 AlzGa(1-z)N(0<z≤0.22)인 발광 소자.The method of claim 12,
The composition of the second vertical transport layer is Al z Ga (1-z) N (0 < z ≤ 0.22).
상기 제2 수직 수송층의 알루미늄 함유량(z)의 최대값은 상기 제1 수직 수송층의 알루미늄 함유량(y)의 최대값보다 작거나 같은 발광 소자.The method of claim 12,
The maximum value of the aluminum content (z) of the second vertical transport layer is less than or equal to the maximum value of the aluminum content (y) of the first vertical transport layer.
상기 제1 도전형 반도체층 아래에 배치되는 기판;
상기 제2 도전형 반도체층 상에 배치되는 전도층;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
상기 전도층 상에 배치되는 제2 전극을 더 포함하는 발광 소자.15. The method according to any one of claims 1 to 14,
A substrate disposed under the first conductive semiconductor layer;
A conductive layer disposed on the second conductive semiconductor layer;
A first electrode disposed on the first conductive semiconductor layer; And
And a second electrode disposed on the conductive layer.
상기 제2 도전형 반도체층 아래에 배치되는 오믹층;
상기 오믹층 아래에 배치되는 반사층; 및
상기 제1 도전형 반도체층 상에 배치되는 제1 전극을 더 포함하는 발광 소자.15. The method according to any one of claims 1 to 14,
An ohmic layer disposed under the second conductive semiconductor layer;
A reflective layer disposed below the ohmic layer; And
The light emitting device further comprising a first electrode disposed on the first conductive semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110131814A KR101888605B1 (en) | 2011-12-09 | 2011-12-09 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110131814A KR101888605B1 (en) | 2011-12-09 | 2011-12-09 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130065095A true KR20130065095A (en) | 2013-06-19 |
KR101888605B1 KR101888605B1 (en) | 2018-09-20 |
Family
ID=48861809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110131814A KR101888605B1 (en) | 2011-12-09 | 2011-12-09 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101888605B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520535B2 (en) | 2014-08-20 | 2016-12-13 | LG Innotek., Ltd. | Light emitting device and lighting system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835116B1 (en) | 2007-04-16 | 2008-06-05 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
-
2011
- 2011-12-09 KR KR1020110131814A patent/KR101888605B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520535B2 (en) | 2014-08-20 | 2016-12-13 | LG Innotek., Ltd. | Light emitting device and lighting system |
Also Published As
Publication number | Publication date |
---|---|
KR101888605B1 (en) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9620682B2 (en) | Light emitting device | |
KR101799451B1 (en) | A light emitting device | |
KR101871372B1 (en) | Light emitting device | |
KR101805192B1 (en) | Light emitting device | |
KR20120138080A (en) | Light emitting device | |
KR20130007266A (en) | Light emitting device and light emitting device package including the same | |
US9773948B2 (en) | Light emitting device | |
KR101799450B1 (en) | A light emitting device and a light emitting device package | |
KR101954205B1 (en) | A light emitting device | |
KR101843420B1 (en) | Light emitting device, method for fabricating the same, and light emitting device package | |
KR20130065096A (en) | Light emitting device | |
KR20130139017A (en) | Light emitting device | |
KR20130070857A (en) | Light emitting device and illumination system for using the same | |
KR101850433B1 (en) | Light emitting device | |
KR101888605B1 (en) | Light emitting device | |
KR101838022B1 (en) | Light emitting device | |
KR101861636B1 (en) | Light emitting device | |
KR102239624B1 (en) | A light emitting device package | |
KR102024294B1 (en) | Light emitting device package | |
KR102076242B1 (en) | A light emitting device | |
KR101874904B1 (en) | A light emitting device | |
KR101827974B1 (en) | A light emitting device | |
KR20140073352A (en) | Light Emitting Device | |
KR20140090804A (en) | Light Emitting Device | |
KR20130064251A (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |