KR20130060275A - 비트열 생성기 - Google Patents
비트열 생성기 Download PDFInfo
- Publication number
- KR20130060275A KR20130060275A KR1020137005274A KR20137005274A KR20130060275A KR 20130060275 A KR20130060275 A KR 20130060275A KR 1020137005274 A KR1020137005274 A KR 1020137005274A KR 20137005274 A KR20137005274 A KR 20137005274A KR 20130060275 A KR20130060275 A KR 20130060275A
- Authority
- KR
- South Korea
- Prior art keywords
- rate
- state
- sub
- state machine
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 120
- 230000007704 transition Effects 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 55
- 238000004590 computer program Methods 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 description 82
- 238000010586 diagram Methods 0.000 description 17
- 101150071746 Pbsn gene Proteins 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100371175 Homo sapiens TSPO gene Proteins 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 102100031269 Putative peripheral benzodiazepine receptor-related protein Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/582—Parallel finite field implementation, i.e. at least partially parallel implementation of finite field arithmetic, generating several new bits or trits per step, e.g. using a GF multiplier
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
도 2는 복수의 상태 머신의 상태 머신을 위한 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하기 위한 장치의 블록도.
도 3는 비트열 생성기의 블록도.
도 4는 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하기 위한 장치를 포함한 의사랜덤 비트열 생성기의 블록도.
도 5는 선형 피드백 시프트 레지스터의 블록도.
도 6은 동작의 병렬 판독 모드에서 선형 피드백 시프트 레지스터의 블록도.
도 7은 상태 머신의 블록도.
도 8은 상태 머신의 블록도.
도 9는 비트열을 생성하기 위한 방법의 흐름도.
도 10은 복수의 상태 머신의 상태 머신을 위한 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하기 위한 방법의 흐름도.
Claims (25)
- 생성 함수(generating function) 및 상기 생성 함수의 초기 상태에 의해 정의되는 비트열(bit sequence)(122, s(i))을 생성하는 비트열 생성기(100, 300, 400)로서,
복수의 상태 머신 -상기 복수의 상태 머신의 각각의 상태 머신(110, 310)은 타임-인터리브 비트열(time-interleaved bit sequence)(112, wm(j))을 생성하도록 구성되고, 상태 머신(110, 310)은 선행 시간 단계 동안에 상기 상태 머신(110, 310)에 의해 생성된 적어도 일 비트를 기반으로, 생성될 상기 비트열(122, s(i))의 생성 함수를 기반으로, 상기 생성 함수의 초기 상태를 기반으로 그리고 상기 복수의 상태 머신(110, 310)의 다른 상태 머신(110, 310)에 의해 생성되는 타임-인터리브 비트열(112, wm(j))로부터 독립적으로, 현재 시간 단계 동안에 상기 타임-인터리브 비트열(112, wm(j))의 비트를 생성함- 과,
상기 생성 함수와 상기 생성 함수의 초기 상태에 의해 정의되는 상기 비트열(122, s(i))을 획득하기 위하여 반복 방식으로 각각의 생성된 타임-인터리브 비트열(112, wm(j))로부터 일 비트를 연속적으로 선택하도록 구성된 멀티플렉서(120)를 포함하는
비트열 생성기.
- 제 1 항에 있어서,
상기 복수의 상태 머신의 상태 머신(110, 310)은 각각의 시간 단계 동안에 대응하는 타임-인터리브 비트열(112, wm(j))의 사전정의된 수의 비트(R)를 생성하도록 구성되는
비트열 생성기.
- 제 2 항에 있어서,
상기 복수의 상태 머신의 상태 머신(110, 310)은 서브 비트 레이트(sub bit rate)로 상기 타임-인터리브 비트열(112, wm(j))의 사전정의된 수의 비트(R)를 생성하도록 구성되고, 상기 멀티플렉서(120)는 상기 서브 비트 레이트의 정수배인 풀(full) 비트 레이트로 상기 생성된 비트열을 제공하도록 구성되는
비트열 생성기.
- 제 3 항에 있어서,
상기 정수배는 상기 타임-인터리브 비트열(112, wm(j))의 사전정의된 수의 비트(R)와 상기 복수의 상태 머신(110, 310)의 상태 머신의 수(M)의 곱(product)인
비트열 생성기.
- 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 복수의 상태 머신의 상기 상태 머신(110, 310)의 상태는 병렬 방식으로 동일한 시간 단계 동안에 상기 상태 머신(110, 310)에 의해 생성된 사전정의된 수의 상태 비트(N)에 의해 정의되고, 상기 사전정의된 수의 상태 비트(N)는 동일한 시간 단계 동안에 상기 타임-인터리브 비트열(112, wm(j))의 적어도 사전정의된 수의 비트(R)를 포함하는
비트열 생성기.
- 제 5 항에 있어서,
상기 상태 머신(110, 310)은 중간 비트 레이트(f/M)로 직렬 방식으로 상기 타임-인터리브 비트열(112, wm(j))을 제공하기 위해 시간 단계 동안에 생성된 상기 상태 비트에 의해 포함된 상기 타임-인터리브 비트열(112, wm(j))의 비트를 각각의 시간 단계 동안에 선택하도록 구성된 시리얼라이저(serializer)(330)를 포함하고, 상기 중간 비트 레이트(f/M)는 동일한 시간 단계 동안에 생성된 상기 타임-인터리브 비트열(112, wm(j))의 사전정의된 수의 비트(R)와 상기 서브 비트 레이트(f/(RM))를 곱한 값과 동일한
비트열 생성기.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 복수의 상태 머신의 상태 머신(110, 310)은 서브-레이트 천이 행렬(T)과 서브-레이트 초기 상태(ym(0))를 기반으로 상기 타임-인터리브 비트열(112, wm(j))을 생성하고, 상기 서브-레이트 천이 행렬(T)과 상기 서브-레이트 초기 상태(ym(0))는 상기 생성 함수와 상기 생성 함수의 초기 상태를 기반으로 하는
비트열 생성기.
- 제 7 항에 있어서,
상기 서브-레이트 천이 행렬(T)은 상기 복수의 상태 머신의 모든 상태 머신(110, 310)에 대해 동일하고, 상기 서브-레이트 초기 상태(ym(0))는 상기 복수의 상태 머신의 모든 상태 머신(110, 310)에 대해 상이한
비트열 생성기.
- 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 복수의 상태 머신은 두 개의 상태 머신(110, 310)만을 포함하거나, 또는 세 개 이상의 상태 머신(110, 310)을 포함하는
비트열 생성기.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
생성될 상기 비트열(122, s(i))은 의사랜덤(pseudorandom) 비트열인
비트열 생성기.
- 복수의 상태 머신의 상태 머신에 대한 서브-레이트 천이 행렬(212, T)과 서브-레이트 초기 상태(214, ym(0))를 계산하는 장치(200)로서,
풀-레이트(full-rate) 비트열의 생성 함수(202), 상기 생성 함수의 초기 상태(204) 및 상기 복수의 상태 머신의 상태 머신의 수(M)를 기반으로 상기 상태 머신에 대한 상기 서브-레이트 초기 상태(214, ym(0))를 계산하도록 구성되고, 상기 생성 함수(202)와 상기 상태 머신의 수(206, M)를 기반으로 상기 상태 머신에 대한 상기 서브-레이트 천이 행렬(212, T)을 계산하도록 구성된 프로세서(210)를 포함하는
장치.
- 제 11 항에 있어서,
상기 프로세서(210)는 상기 생성 함수(202)의 초기 상태(204)로부터 독립적으로 상기 서브-레이트 천이 행렬(212, T)을 계산하도록 구성되는
장치.
- 제 11 항 또는 제 12 항에 있어서,
상기 프로세서(210)는 상기 생성 함수(202)를 기반으로 풀-레이트 천이 행렬(G)을 결정하도록 구성되고, 상기 프로세서(210)는 상기 풀-레이트 천이 행렬(G)과 상기 상태 머신의 수(M)를 기반으로 상기 서브-레이트 천이 행렬(212, T)을 계산하도록 구성되며, 상기 프로세서(210)는 상기 풀-레이트 천이 행렬(G), 상기 생성 함수(202)의 초기 상태(204) 및 상기 상태 머신의 수(206, M)를 기반으로 상기 서브-레이트 초기 상태(214)를 계산하도록 구성되는
장치.
- 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 프로세서(210)는 상기 복수의 상태 머신의 각각의 상태 머신에 대한 상기 서브-레이트 초기 상태(214, ym(0))를 계산하도록 구성되어, 상기 계산된 서브-레이트 초기 상태(214, ym(0))는 서로 상이한
장치.
- 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 프로세서(210)는 상기 서브-레이트 천이 행렬(212, T)이 상기 복수의 상태 머신의 모든 상태 머신에 대해 동일하도록 상기 서브-레이트 천이 행렬(212, T)을 계산하도록 구성되는
장치.
- 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 서브-레이트 천이 행렬(212, T)은 사전정의된 수의 로우(rows)(N)를 가진 정방 행렬이고, 상기 사전정의된 수의 로우(N)는 상기 생성 함수의 차수(P)와 동일하거나 또는 이보다 큰
장치.
- 청구항 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
청구항 제 11 항 내지 제 18 항 중 어느 한 항에 따른 복수의 상태 머신의 상태 머신에 대한 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하는 장치를 포함하되,
상기 비트열 생성기의 복수의 상태 머신의 상태 머신은 상기 상태 머신에 대한 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하는 장치에 의해 계산된 상기 서브-레이트 천이 행렬과 상기 서브-레이트 초기 상태를 기반으로 대응하는 타임-인터리브 비트열을 생성하는
비트열 생성기.
- 제 1 항 내지 제 10 항 또는 제 19 항 중 어느 한 항에 있어서,
상태 머신(800)을 포함하되,
상기 상태 머신(800)은,
제 1 클록 레이트를 가진 중간 레이트 입력 신호를 위한 입력부(802)와,
상기 중간 레이트 입력 신호를, 상기 제 1 클록 레이트의 일부인 제 2 클록 레이트를 가진 서브-레이트 입력 신호로 변환하기 위한 디시리얼라이저(deserializer)(840)와,
이전 서브-레이트 내부 상태와 상기 서브-레이트 입력 신호에 따라 서브-레이트 내부 상태를 갱신하고, 상기 이전 서브-레이트 내부 상태 또는 갱신된 서브-레이트 내부 상태에 따라 서브-레이트 출력 신호를 제공하도록 구성되는 서브-레이트 유한 상태 머신(sub-rate finite state machine)(810)과,
상기 제 1 클록 레이트를 가진 중간 레이트 출력 신호를 획득하도록 상기 서브-레이트 출력 신호를 직렬화하도록 구성된 시리얼라이저(serializer)(830)를 포함하되,
상기 서브-레이트 유한 상태 머신(810)은 상기 제 2 클록 레이트로 상기 서브-레이트 내부 상태를 갱신하도록 구성되는
비트열 생성기.
- 제 1 항 내지 제 10 항 또는 제 19 항 중 어느 한 항에 있어서,
워드-스트림(word stream)을 생성하기 위한 상태 머신을 포함하되,
상기 워드-스트림의 각각의 워드는 타임-인터리브 비트열의 복수의 후속 비트를 포함하고,
상기 상태 머신은,
대응하는 입력과 대응하는 출력을 포함한 복수의 클록 레지스터(710)와,
상기 레지스터(710)의 입력 및 출력에 연결되며, 상기 레지스터의 복수의 레지스터 출력 신호와 상기 생성 함수를 기반으로 상기 레지스터의 입력에 복수의 피드백 신호를 제공하도록 구성된 피드백 회로(730) -상기 레지스터 출력 신호는 상기 레지스터의 상태를 표시함- 를 포함하고,
상기 상태 머신(700)은 상기 복수의 레지스터 출력 신호에 의해 정의된 제 1 워드가 상기 타임-인터리브 비트열의 제 1 후속 비트 세트를 포함하고, 상기 복수의 레지스터 출력 신호에 의해 정의된 후속하는 제 2 워드가 상기 타임-인터리브 비트열의 제 2 후속 비트 세트를 포함하도록 구성되는
비트열 생성기.
- 청구항 제 1 항 내지 제 10 항 또는 제 19 항 내지 제 21 항 중 어느 한 항에 따른 비트열 생성기를 포함하거나, 또는 청구항 제 11 항 내지 제 18 항 중 어느 한 항에 따른 복수의 상태 머신의 상태 머신에 대한 개별 초기 상태 및 개별 천이 행렬을 계산하는 장치를 포함하는
자동 테스트 장비.
- 생성 함수 및 상기 생성 함수의 초기 상태에 의해 정의되는 비트열을 생성하는 방법(900)에 있어서,
복수의 타임-인터리브 비트열을 생성하는 단계(910) -상기 복수의 타임-인터리브 비트열의 타임-인터리브 비트열의 비트는 선행 시간 단계 동안에 생성된 적어도 일 비트를 기반으로, 생성될 비트열의 상기 생성 함수를 기반으로, 상기 생성 함수의 초기 상태를 기반으로 그리고 상기 복수의 타임-인터리브 비트열의 다른 생성된 타임-인터리브 비트열로부터 독립적으로, 현재 시간 단계 동안에 생성됨(910)- 와,
상기 생성 함수 및 상기 생성 함수의 초기 상태에 의해 정의되는 비트열을 획득하기 위하여 반복 방식으로 각각의 생성된 타임-인터리브 비트열로부터 일 비트를 연속적으로 선택하는 단계(920)를 포함하는
비트열 생성 방법.
- 복수의 상태 머신의 상태 머신의 서브-레이트 천이 행렬과 서브-레이트 초기 상태를 계산하는 방법(1000)에 있어서,
풀-레이트 비트열의 생성 함수, 상기 생성 함수의 초기 상태 및 상기 복수의 상태 머신의 상태 머신의 수를 기반으로 상기 상태 머신에 대한 상기 서브-레이트 초기 상태를 계산하는 단계(1010)와,
상기 생성 함수 및 상기 상태 머신의 수를 기반으로 상기 상태 머신에 대한 상기 서브-레이트 천이 행렬을 계산하는 단계(1020)를 포함하는
방법.
- 컴퓨터 또는 마이크로제어기 상에서 컴퓨터 프로그램을 실행할 때, 청구항 제 23 항 또는 제 24 항에 따른 방법을 수행하는 상기 프로그램 코드를 가진 컴퓨터 프로그램.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2010/061310 WO2012016588A1 (en) | 2010-08-03 | 2010-08-03 | Bit sequence generator |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130060275A true KR20130060275A (ko) | 2013-06-07 |
KR101402392B1 KR101402392B1 (ko) | 2014-06-03 |
Family
ID=43806849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020137005274A Active KR101402392B1 (ko) | 2010-08-03 | 2010-08-03 | 비트열 생성기 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9575726B2 (ko) |
JP (1) | JP2013534336A (ko) |
KR (1) | KR101402392B1 (ko) |
CN (1) | CN103098018B (ko) |
TW (1) | TW201214277A (ko) |
WO (1) | WO2012016588A1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098018B (zh) * | 2010-08-03 | 2015-11-25 | 爱德万测试公司 | 比特序列生成器 |
US8861725B2 (en) * | 2012-07-10 | 2014-10-14 | Infineon Technologies Ag | Random bit stream generator with enhanced backward secrecy |
US9588860B2 (en) * | 2013-12-26 | 2017-03-07 | Semtech Canada Corporation | Systems and methods for random number generation using a fractional rate clock |
CN105453466B (zh) * | 2013-12-30 | 2020-01-21 | 华为技术有限公司 | 极化码的速率匹配方法及装置 |
CN103713880B (zh) * | 2014-01-03 | 2017-02-22 | 浪潮(北京)电子信息产业有限公司 | 一种序列生成器及其设计方法 |
JP6323065B2 (ja) * | 2014-02-26 | 2018-05-16 | セイコーエプソン株式会社 | マイクロコンピューター及び電子機器 |
CN103929278B (zh) * | 2014-05-14 | 2017-06-06 | 中国电子科技集团公司第五十四研究所 | 一种基于交织器伪随机码的构造方法 |
US10700888B2 (en) | 2018-08-06 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | CMOS quarter-rate multiplexer for high-speed serial links |
CN111414149B (zh) * | 2019-01-04 | 2022-03-29 | 瑞昱半导体股份有限公司 | 背景模型更新的方法与相关装置 |
RU2717629C1 (ru) * | 2019-10-08 | 2020-03-24 | федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Генератор случайной последовательности |
CN111694546B (zh) * | 2020-06-12 | 2021-07-06 | 成都海光集成电路设计有限公司 | 伪随机二进制序列码生成方法以及装置 |
US20220066498A1 (en) * | 2020-08-31 | 2022-03-03 | Stmicroelectronics International N.V. | High throughput linear feedback shift register |
CN115735191A (zh) * | 2021-06-25 | 2023-03-03 | 京东方科技集团股份有限公司 | 随机序列生成的方法、装置、设备和介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69326681T2 (de) * | 1993-04-06 | 2000-02-10 | Hewlett Packard Co | Verfahren und Apparat zum Erzeugen von linearen Rückführungsschieberegistersequenzen |
US5864491A (en) | 1997-11-10 | 1999-01-26 | Telefonaktiebolaget L M Ericsson | Apparatus and associated method for generating a pseudo random number |
JP3539870B2 (ja) * | 1998-07-14 | 2004-07-07 | 株式会社日立製作所 | 乱数生成システム及び乱数生成方法 |
US7194496B2 (en) * | 2003-05-02 | 2007-03-20 | Spirent Communications Of Rockville, Inc. | System and method for producing functions for generating pseudo-random bit sequences |
US7219113B2 (en) * | 2003-09-26 | 2007-05-15 | International Business Machines Corporation | Pseudo-random binary sequence checker with automatic synchronization |
US7613757B1 (en) * | 2006-01-20 | 2009-11-03 | L-3 Communications, Corp. | System and method for parallel PN generation |
JP4678335B2 (ja) * | 2006-05-30 | 2011-04-27 | Fdk株式会社 | 物理乱数生成装置 |
JP2009237249A (ja) * | 2008-03-27 | 2009-10-15 | Hitachi Displays Ltd | 表示装置 |
WO2010034326A1 (en) | 2008-09-24 | 2010-04-01 | Verigy (Singapore) Pte. Ltd. | State machine and generator for generating a description of a state machine feedback function |
WO2010034327A1 (en) | 2008-09-24 | 2010-04-01 | Verigy (Singapore) Pte. Ltd. | Apparatus and method for emulating a full-rate finite state machine |
CN103098018B (zh) * | 2010-08-03 | 2015-11-25 | 爱德万测试公司 | 比特序列生成器 |
-
2010
- 2010-08-03 CN CN201080068440.0A patent/CN103098018B/zh active Active
- 2010-08-03 KR KR1020137005274A patent/KR101402392B1/ko active Active
- 2010-08-03 JP JP2013522111A patent/JP2013534336A/ja active Pending
- 2010-08-03 WO PCT/EP2010/061310 patent/WO2012016588A1/en active Application Filing
- 2010-08-03 US US13/814,234 patent/US9575726B2/en active Active
-
2011
- 2011-07-27 TW TW100126586A patent/TW201214277A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN103098018A (zh) | 2013-05-08 |
TW201214277A (en) | 2012-04-01 |
US20150268933A1 (en) | 2015-09-24 |
WO2012016588A1 (en) | 2012-02-09 |
US9575726B2 (en) | 2017-02-21 |
CN103098018B (zh) | 2015-11-25 |
JP2013534336A (ja) | 2013-09-02 |
KR101402392B1 (ko) | 2014-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101402392B1 (ko) | 비트열 생성기 | |
US8880574B2 (en) | State machine and generator for generating a description of a state machine feedback function | |
JP3022439B2 (ja) | 擬似乱数発生方法および装置 | |
TW201636829A (zh) | 具有改進的排程效率之密碼編譯雜湊電路 | |
US9166795B2 (en) | Device and method for forming a signature | |
CN105824602B (zh) | 输入-相依随机数产生装置及其方法 | |
US9619206B2 (en) | Pseudo-random bit sequence generator | |
KR20040048471A (ko) | 직렬 유한체 승산기 | |
JP2005509930A (ja) | カスタムループアクセラレータ等で使用する記憶システム | |
Sunandha et al. | Implementation of modified Dual-CLCG method for pseudorandom bit generation | |
RU2427885C1 (ru) | Быстродействующий генератор случайных перестановок и сочетаний | |
US20220405059A1 (en) | High clock-efficiency random number generation system and method | |
JP2009124499A (ja) | ランダムエラー発生装置、m系列発生回路及びその設計方法 | |
US12182535B2 (en) | High clock-efficiency random number generation system and method | |
JP4436830B2 (ja) | 構成可能なマルチステップ線形フィードバックシフトレジスタ | |
CN116382634B (zh) | 伪随机码生成电路、方法 | |
US7502814B2 (en) | Device and method for generating a pseudorandom sequence of numbers | |
Sekhar et al. | An Efficient Pseudo Random Number Generator for Cryptographic Applications | |
Mishra et al. | Pseudorandom bit generation using a modified Dual-CLCG method: a systematic review | |
Provost et al. | Implementation and error performance evaluation of an iterative decoding algorithm | |
CN120276707A (en) | Flexible optimized random number generation method based on FPGA lookup table | |
Mishra et al. | ADVANCE PARALLEL LFSR FOR CRYPTOGRAPHY | |
JP2000151367A (ja) | 符号系列生成器 | |
CN110633070A (zh) | 伪随机数发生器及伪随机数生成方法 | |
Rawate et al. | Optimization of FPGA Architecture for Uniform Random Number Generator using LUT-SR Family |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0105 | International application |
Patent event date: 20130228 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20130228 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140501 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140526 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20140526 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20170427 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20180425 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190425 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20190425 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20200423 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20220427 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20230425 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20240429 Start annual number: 11 End annual number: 11 |