KR20130050774A - Light emitting diodes and method for fabricating the same - Google Patents

Light emitting diodes and method for fabricating the same Download PDF

Info

Publication number
KR20130050774A
KR20130050774A KR1020110116011A KR20110116011A KR20130050774A KR 20130050774 A KR20130050774 A KR 20130050774A KR 1020110116011 A KR1020110116011 A KR 1020110116011A KR 20110116011 A KR20110116011 A KR 20110116011A KR 20130050774 A KR20130050774 A KR 20130050774A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting diode
pad electrode
semiconductor layer
Prior art date
Application number
KR1020110116011A
Other languages
Korean (ko)
Other versions
KR101267437B1 (en
Inventor
곽준섭
김용덕
박민주
손광정
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020110116011A priority Critical patent/KR101267437B1/en
Publication of KR20130050774A publication Critical patent/KR20130050774A/en
Application granted granted Critical
Publication of KR101267437B1 publication Critical patent/KR101267437B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode and a manufacturing method thereof are provided to maximize light extraction efficiency by maximally reducing the width of a current blocking layer. CONSTITUTION: A light emitting layer(30) is formed on a first conductive semiconductor layer(20). A second conductive semiconductor layer(40) is formed on the light emitting layer. A current blocking layer(50) is formed between the upper side and the lower side of the second conductive semiconductor layer. A transparent electrode layer(60) is formed on the second conductive semiconductor layer. A pad electrode(70) is formed on at least one side of the transparent electrode layer.

Description

발광 다이오드 및 그 제조방법 {Light emitting diodes and method for fabricating the same}Light emitting diodes and method for manufacturing the same {Light emitting diodes and method for fabricating the same}

본 발명은 발광 다이오드 및 그 제조방법에 관한 것이며, 더욱 상세하게는 자기 정렬(Self-Align)된 전류 억제층과 패드 전극을 포함하는 발광 다이오드 및 이의 제조방법에 관한 것이다.
The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly to a light emitting diode comprising a self-aligned current suppression layer and a pad electrode and a method of manufacturing the same.

일반적으로 발광 다이오드(Light Emitting Diode: LED)는 전자와 홀의 재결합에 기초하여 발광하는 반도체 소자로서 광통신, 전자기기에서 여러 형태의 광원으로 널리 사용되고 있다. 화합물 발광 다이오드 중 GaN 화합물은 높은 열적 안정성과 폭넓은 밴드갭을 가지고 있고, In, Al 등 타 원소들과 조합되어 녹색, 청색 및 백생광을 방출하는 발광 다이오드 소자를 제조할 수 있고, 방출 파장 조절이 용이하여 LED를 포함하는 고출력 전자 소자 개발 분야에서 주목 받아 왔다. In general, a light emitting diode (LED) is a semiconductor device that emits light based on recombination of electrons and holes, and is widely used as a light source of various types in optical communication and electronic devices. Among the compound light emitting diodes, GaN compound has high thermal stability and wide bandgap, and can be combined with other elements such as In and Al to produce light emitting diode devices emitting green, blue and white light, and controlling emission wavelength This ease has attracted attention in the field of high power electronic device development including LEDs.

발광 다이오드에 전류를 인가하였을 때, n-전극에서 다중 양자 우물(MQW) 을 거치는 전기 에너지가 발생시킨 광자들은 투명 전극 층을 따라 고르게 분포되어 발광 다이오드의 외부로 빛의 형태로 방출 되게 되는데, 이때 p-전극부분에서 방출되는 빛들은 p-전극의 금속 특성 때문에 흡수 및 반사 된다. 이것은 발광 다이오드의 광 추출 효율을 낮추게 되고, 낮은 광 추출 효율은 발광 다이오드의 전반적인 발광 효율을 낮추는 원인이다. When a current is applied to the light emitting diode, photons generated by the electrical energy passing through the multi-quantum well (MQW) at the n-electrode are evenly distributed along the transparent electrode layer and emitted in the form of light to the outside of the light emitting diode. Light emitted from the p-electrode part is absorbed and reflected due to the metal properties of the p-electrode. This lowers the light extraction efficiency of the light emitting diode, and low light extraction efficiency is the cause of lowering the overall light emitting efficiency of the light emitting diode.

이러한 문제점을 해결하기 위해서, 투명 전극 아래 p-GaN 층 상에 절연층으로 이루어진 전류 억제층(Current Block Layer: CBL)을 형성하고, 투명 전극 위에 p-전극이 형성된 발광 다이오드는 p-전극 쪽으로 흘러드는 전류를 다른 경로로 바꾸어 진행 시키며 이 전류 성분들은 p-전극이 아닌 다른 부분에서 빛의 형태로 방출 되게 되어 광 추출 효율을 높이게 된다. To solve this problem, a current blocking layer (CBL) formed of an insulating layer is formed on the p-GaN layer under the transparent electrode, and the light emitting diode having the p-electrode formed on the transparent electrode flows toward the p-electrode. By shifting the current to another path, these current components are emitted in the form of light from the part other than the p-electrode, thereby increasing the light extraction efficiency.

종래의 전류 억제층을 차용한 발광 다이오드는 p-GaN 층 상에 얇은 전류 억제층을 SiO2 등의 절연막을 증착하여 형성하고 있다. 이러한 종래의 전류 억제층은 p-GaN층 위에 일종의 layer 형태로 두께를 가진 형태가 되는 데, 구조상 얇고 선폭이 좁은 단점이 있어 손상되기가 쉽다는 단점이 있었다. 더불어 증착 및 식각을 위해 몇 번의 복잡한 공정이 발생하기 때문에 공정상의 비용발생이 있다는 것도 단점이었다.
In a light emitting diode using a conventional current suppression layer, a thin current suppression layer is formed by depositing an insulating film such as SiO 2 on a p-GaN layer. The conventional current suppression layer has a thickness in the form of a layer on the p-GaN layer, but has a disadvantage in that it is easy to be damaged due to its thin structure and narrow line width. In addition, there are disadvantages in terms of process cost since several complicated processes occur for deposition and etching.

본 발명은 상기 언급한 문제점을 해결하기 위한 것으로, 전류의 분포를 조절하여 기존의 발광 다이오드가 가지고 있는 광 추출 효율의 한계를 극복하여 광 출력 파워를 증가할 수 있고, 더불어 기존의 공정상의 비용을 줄일 수 있으며, 또한 발광 다이오드의 제작 후 손상 가능성을 줄여 신뢰성을 높이는 것이 가능한 발광 다이오드 및 이의 제조 방법을 제공하기 위한 것이다.
The present invention is to solve the above-mentioned problems, by adjusting the distribution of the current to overcome the limitations of the light extraction efficiency of the conventional light emitting diodes to increase the light output power, and in addition to the existing process costs The present invention provides a light emitting diode and a method of manufacturing the same, which can reduce the damage and increase the reliability by reducing the possibility of damage after fabrication of the light emitting diode.

본 발명에 실시예에 따른 발광 다이오드는 기판; 상기 기판 상에 형성된 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 형성된 발광층; 상기 발광층 상에 형성된 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층의 상부면과 하부면 사이에 형성된 전류 억체층; 상기 제2 도전형의 반도체층 상에 형성된 투명 전극층; 및 상기 투명 전극층의 적어도 일부 상에 형성된 패드 전극을 포함한다. The light emitting diode according to the embodiment of the present invention comprises a substrate; A first conductive semiconductor layer formed on the substrate; A light emitting layer formed on the first conductive semiconductor layer; A second conductive semiconductor layer formed on the light emitting layer; A current blocking layer formed between an upper surface and a lower surface of the second conductive semiconductor layer; A transparent electrode layer formed on the second conductive semiconductor layer; And a pad electrode formed on at least a portion of the transparent electrode layer.

이때, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이며, 상기 반도체층과 상기 발광층은 질화갈륨계 재료로 이루어진다. 상기 발광층은 다중 양자 우물(Multi Quantum Well)일 수 있다. In this case, the first conductivity type is n type, the second conductivity type is p type, and the semiconductor layer and the light emitting layer are made of a gallium nitride-based material. The emission layer may be a multi quantum well.

한편, 상기 투명 전극층은 ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 중에서 선택된 어느 하나를 포함하고, 상기 패드 전극은 금속으로 형성된 p-패드 전극이다. The transparent electrode layer may include any one selected from ITO, ZnO, ITO, ZnO, IGZO, SnO 2, AZO, CIO, and IZO, and the pad electrode is a p-pad electrode formed of a metal.

상기 전류 억제층은 절연성으로 이온 주입 방법에 의해서 형성되는데, 상기 전류 억제층과 상기 패드 전극은 자기 정렬(Self-Align)되어 패턴 형태를 갖는다. 이러한 상기 전류 억제층은 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 선택된 적어도 하나의 반응성 이온, 또는 기체 분자들을 플라즈마를 이용하여 이온 주입하여 형성되고, 상기 전류 억제층의 폭은 상기 패드 전극의 폭과 동일하거나 크고, 그 형상은 상기 패드 전극의 형상에 대응되도록 형성된다. The current suppression layer is insulative and formed by an ion implantation method. The current suppression layer and the pad electrode are self-aligned to have a pattern shape. The current suppression layer is at least selected from Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P One reactive ion or gas molecules are ion-implanted using plasma, and the width of the current suppression layer is equal to or larger than the width of the pad electrode, and the shape corresponds to the shape of the pad electrode.

아울러, 상기 발광 다이오드는 상기 패드 전극과 분리되고, 상기 제1 도전형 반도체층 상에 형성된 제1 전극을 더 포함할 수 있다.
In addition, the light emitting diode may be separated from the pad electrode and further include a first electrode formed on the first conductivity type semiconductor layer.

본 발명의 다른 실시예에 따른 발광 다이오드의 제조 방법은 기판 상에 제1 도전형 반도체층, 발광층, 제2 도전형 반도체층을 차례로 형성하는 단계; 상기 제2 도전형 반도체층 상에 투명 전극층을 형성하는 단계; 상기 투명 전극층의 일부 상에 개구부를 포함하는 제1 마스크 패턴을 형성하는 단계; 상기 제1 마스크 패턴의 개구부를 통하여 이온 주입하여 상기 제2 도전형 반도쳉의 상부면과 하부면 사이에 전류 억제층을 형성하는 단계; 및 상기 제1 마스크 패턴의 개구부를 통하여 도전성 물질을 증착하여 패드 전극을 형성하는 단계를 포함한다. A method of manufacturing a light emitting diode according to another embodiment of the present invention includes the steps of sequentially forming a first conductive semiconductor layer, a light emitting layer, a second conductive semiconductor layer on a substrate; Forming a transparent electrode layer on the second conductivity type semiconductor layer; Forming a first mask pattern including an opening on a portion of the transparent electrode layer; Ion implanting through an opening of the first mask pattern to form a current suppression layer between an upper surface and a lower surface of the second conductivity type semiconductor pendulum; And depositing a conductive material through the opening of the first mask pattern to form a pad electrode.

상기 발광 다이오드의 제조 방법은 상기 제1 마스크 패턴을 제거하는 단계를 더 포함할 수 있고, 상기 패드 전극은 리프트 오프 방법으로 형성될 수 있다. The manufacturing method of the light emitting diode may further include removing the first mask pattern, and the pad electrode may be formed by a lift-off method.

한편, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이고, 상기 반도체층과 상기 발광층은 질화갈륨계 재료로 이루어지고, 상기 발광층은 다중 양자 우물(Multiple Quantum Well: MQW)일 수 있다. 상기 투명 전극층은 ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 중에서 선택된 어느 하나를 포함하고, 상기 패드 전극은 금속으로 형성된 p-패드 전극일 수 있다. Meanwhile, the first conductivity type is n-type, the second conductivity type is p-type, the semiconductor layer and the emission layer are made of gallium nitride-based material, and the emission layer is a multiple quantum well (MQW). Can be. The transparent electrode layer may include any one selected from ITO, ZnO, ITO, ZnO, IGZO, SnO 2, AZO, CIO, and IZO, and the pad electrode may be a p-pad electrode formed of a metal.

상기 전류 억제층은 절연성으로, 상기 전류 억제층과 상기 패드 전극은 자기 정렬(Self-Align)되어 패턴 형태를 갖는다. 이러한 전류 억제층은 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 선택된 적어도 하나의 반응성 이온, 또는 기체 분자들을 플라즈마를 이용하여 이온 주입하여 형성되고, 상기 전류 억제층의 폭은 상기 패드 전극의 폭과 동일하거나 크고, 그 형상은 상기 패드 전극의 형상에 대응되도록 형성된다. The current suppression layer is insulative, and the current suppression layer and the pad electrode are self-aligned to have a pattern shape. The current suppression layer is at least one selected from Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P Is formed by ion implantation of reactive ions or gas molecules using plasma, and the width of the current suppression layer is equal to or larger than the width of the pad electrode, and the shape thereof corresponds to the shape of the pad electrode.

본 발명에 따른 발광 다이오드의 제조 방법은 상기 제1 도전형 반도체층의 상부면 일부를 노출하는 단계와 상기 패드 전극과 분리되고, 상기 제1 도전형 반도체층의 노출면 상에 제1 전극을 형성하는 단계를 더 포함할 수 있다.
In the method of manufacturing a light emitting diode according to the present invention, exposing a portion of an upper surface of the first conductive semiconductor layer and separating the pad electrode, and forming a first electrode on an exposed surface of the first conductive semiconductor layer. It may further comprise the step.

본 발명에 의한 발광 다이오드 및 이의 제조 방법에 따르면, 기존의 발광 다이오드에서 차용되어 사용된 전류 억제층처럼 SiO2 등의 절연층 형태로 p-GaN 위에 증착되는 형태가 아닌, 자기 정렬 방식을 접목한 이온 주입 방법을 이용하여 p-GaN 내부에 형성 되게 되므로 외부 손상의 염려 없이 광 추출 효율을 증대 시킬 수 있는 효과가 있을 뿐 아니라, 전류 억제 층의 너비를 최대로 줄여 광 추출 효율을 극대화 시킬 수 있는 효과가 있다. 더불어 이온 주입 방법은 하나의 단순한 공정이므로 SiO2 등을 증착 시킬 때 발생하는 공정의 복잡함을 대체하여 공정상의 비용을 줄이는 효과를 기대할 수 있을 뿐 아니라, 자기 정렬 방식을 이용하여 전류 억제 층 및 p 전극을 형성 시 하나의 PR mask를 이용하여 공정을 진행하므로 Photo lithography 공정을 줄여 비용을 절감 할 수 있다.
According to the light emitting diode according to the present invention and a method of manufacturing the same, the self-aligning method is applied to the insulating layer such as SiO 2 as the current suppressing layer borrowed from the conventional light emitting diode, rather than being deposited on the p-GaN. Since it is formed inside p-GaN using ion implantation method, it is not only effective to increase light extraction efficiency without fear of external damage, but also to maximize light extraction efficiency by reducing the width of current suppression layer to the maximum. It works. In addition, since ion implantation is a simple process, SiO 2 It is not only expected to reduce the process cost by replacing the complexity of the process that occurs when depositing the light, etc., but also by using one PR mask when forming the current suppression layer and the p-electrode using the self-aligning method. As a result, the cost can be reduced by reducing the photo lithography process.

도 1는 본 발명에 따른 전류 억제층이 형성된 발광 다이오드의 단면도이다.
도 2는 본 발명의 실시예에 따른 전류 억제층의 깊이 따른 발광 다이오드의 광학 출력 파워의 변화를 나타내는 그래프이다.
도 3는 전류 억제층이 없는 발광 다이오드의 광출력 파워 레벨(a)과 본 발명의 실시예에 따른 발광 다이오드의 광출력 파워 레벨(b)를 나타내는 평면도이다.
도 4는 본 발명의 실시예에 따른 발광 다이오드에서 전류 억체층의 너비에 대한 효과를 나타내는 그래프이다.
도 5는 본 발명의 실시예에 따른 발광 다이오드의 제조 방법을 나타내는 공정 단면도이다. 1 is a cross-sectional view of a light emitting diode having a current suppressing layer according to the present invention.
2 is a graph showing a change in optical output power of a light emitting diode according to a depth of a current suppression layer according to an embodiment of the present invention.
3 is a plan view showing the light output power level (a) of the light emitting diode without the current suppressing layer and the light output power level (b) of the light emitting diode according to the embodiment of the present invention.
4 is a graph showing the effect on the width of the current suppression layer in the light emitting diode according to an embodiment of the present invention.
5 is a cross-sectional view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

특정 실시예의 후술되는 상세한 설명은 본 발명의 특정 실시예의 여러 설명을 제공한다. 그러나, 본 발명은 청구범위에 의해 한정되고 커버되는 다수의 여러 방법으로 구현될 수 있다. 본 상세한 설명은 동일한 참조 번호가 동일하거나 기능적으로 유사한 요소를 나타내는 도면을 참조하여 설명된다.
The following detailed description of specific embodiments provides several descriptions of specific embodiments of the present invention. However, the present invention can be implemented in many different ways, which are defined and covered by the claims. The detailed description is described with reference to the drawings, wherein like reference numerals refer to the same or functionally similar elements.

종래의 절연층을 p-GaN층 상에 증착하여 전류 억제층을 형성하는 방법의 문제점을 개선하기 위하여 이온주입 방식을 이용한 전류 억제 층의 형성 방법을 고려할 수 있다. 다만, 이온 주입 방식을 이용하여 형성하는 전류 억제층은 투명 전극층이 p-GaN 층 위에 형성되기 전에 PR mask를 이용하여 형성하기 때문에 공정 상 전류 억제층과 p-패드 전극(pad electrode)간의 배열(align)이 맞지 않는 문제가 발생 할 수 있어서 p-패드 전극보다 전류 억제 층의 면적을 상대적으로 넓게 만들어 형성할 필요가 있다. 그러나, 이는 전류 억제 층과 p-패드 전극 간의 너비가 동일할 때 기대되는 가장 높은 광 추출 효율보다 낮은 광 추출 효율을 나타낼 수 있다. In order to improve the problem of the conventional method of depositing an insulating layer on a p-GaN layer to form a current suppression layer, a method of forming a current suppression layer using an ion implantation method may be considered. However, since the current suppression layer formed by using the ion implantation method is formed by using a PR mask before the transparent electrode layer is formed on the p-GaN layer, the process between the current suppression layer and the p-pad electrode in the process ( The problem of misalignment may occur, so it is necessary to make the area of the current suppression layer relatively wider than that of the p-pad electrode. However, this may exhibit lower light extraction efficiency than the highest light extraction efficiency expected when the width between the current suppression layer and the p-pad electrode is the same.

본 발명에 따른 발광 다이오드는 p-전극 부분에서 발생하는 빛이 전극에 흡수 되거나 반사되는 영향 때문에 외부로 빛을 발생시키는 효율이 떨어지는 문제점을 해결하고자 자기 정렬(Self-Align) 방식으로 p-형 질화갈륨계 반도체층에 이온 주입하여 형성한 전류 억제층을 이용하여 발광 효율을 늘리는 것을 큰 특징으로 한다. 특히, 자기 정렬 방식은 이온 주입으로 형성되는 전류 억제층과 p-패드 전극의 선폭을 동등하게 맞추는 방식을 특징으로 하는 방식인데, 전류 억제층과 p-패드 전극의 선폭을 동등하게 맞추었을 때 발광효율의 최대를 기대할 수 있는 효과가 있다.
The light emitting diode according to the present invention has a p-type nitride in a self-aligned manner in order to solve the problem that the light generated from the p-electrode portion is absorbed or reflected by the electrode, and thus the efficiency of generating light to the outside decreases. It is a feature that the luminous efficiency is increased by using a current suppression layer formed by ion implantation into the gallium-based semiconductor layer. In particular, the self-aligning method is characterized in that the line widths of the current suppression layer and the p-pad electrode formed by ion implantation are equally matched. The maximum efficiency can be expected.

도 1는 본 발명에 따른 전류 억제층(Current Block Layer: CBL)이 형성된 발광 다이오드(LED)의 단면도로서, 자기 정렬 (Self-align) 방식을 이용하여 이온 주입 방법(Ion Implantation)으로 형성된 전류 억제층(CBL)을 포함하는 발광 다이오드의 구조를 나타낸다. 1 is a cross-sectional view of a light emitting diode (LED) in which a current block layer (CBL) is formed according to the present invention, and a current suppression formed by an ion implantation method using a self-aligning method is shown. The structure of the light emitting diode including the layer CBL is shown.

본 발명에 따른 발광 다이오드는 기판(10), 상기 기판(10) 에 형성된 제1 도전형의 반도체층(20), 상기 제1 도전형의 반도체층(20) 상에 형성된 발광층(30), 상기 발광층(30) 상에 형성된 제2 도전형의 반도체층(40), 상기 제2 도전형의 반도체층(40)의 상부면과 하부면 사이에 형성된 전류 억체층(50); 상기 제2 도전형의 반도체층(40) 상에 형성된 투명 전극층(60); 및 상기 투명 전극층의 적어도 일부 상에 형성된 패드 전극(70)을 포함할 수 있다. The light emitting diode according to the present invention includes a substrate 10, a first conductive semiconductor layer 20 formed on the substrate 10, a light emitting layer 30 formed on the first conductive semiconductor layer 20, and A second conductive semiconductor layer 40 formed on the light emitting layer 30, and a current suppression layer 50 formed between the upper and lower surfaces of the second conductive semiconductor layer 40; A transparent electrode layer 60 formed on the second conductive semiconductor layer 40; And a pad electrode 70 formed on at least a portion of the transparent electrode layer.

기판(10)은 상부에 반도체층으로 구성된 적층 구조를 형성하기 위한 하부 지지체로서 사파이어 기판, SiC 기판 등이 사용되는데, 이에 제한되지는 아니한다. The substrate 10 may be a sapphire substrate, a SiC substrate, or the like as a lower support for forming a laminated structure composed of a semiconductor layer on the top, but is not limited thereto.

제1 도전형의 반도체층(20)은 n-형 질화갈륨계 반도체층일 수 있는데, 예를 들어 화학증착방법(CVD), 분자석 에피택시(MBE), 스프터링, 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n-형 GaN층을 형성할 수 있다. 기판(10) 상에 버퍼층 또는 언도프트(undoped) 반도체층(미도시)을 더 포함할 수 있다. 또한 제1 도전체의 반도체층(20)은 단일막일 수도 있고, 복수의 층이 적층된 적층구조일 수도 있다. The first conductive semiconductor layer 20 may be an n-type gallium nitride-based semiconductor layer, for example, chemical vapor deposition (CVD), molecular stone epitaxy (MBE), sputtering, hydroxide vapor phase epitaxy (HVPE). The n-type GaN layer can be formed using a method such as). The substrate 10 may further include a buffer layer or an undoped semiconductor layer (not shown). In addition, the semiconductor layer 20 of the first conductor may be a single layer or may have a stacked structure in which a plurality of layers are stacked.

제1 도전형 반도체층(20) 상에 위치하는 발광층(30)은 질화갈륨계 재료로 이루어진 에너지 밴드가 서로 다른 질화물 반도체층을 교대로 여러번 적층하여 이루어지는 다중 양자 우물(Multiple Quantum Well)일 수 있는데, 이에 제한되지는 아니한다. The light emitting layer 30 disposed on the first conductive semiconductor layer 20 may be a multiple quantum well formed by alternately stacking nitride semiconductor layers having different energy bands of gallium nitride-based materials. However, it is not limited thereto.

그 위에 제2 도전형 반도체층(40)이 배치되는데, 이는 p-형 질화갈륨계 반도체층일 수 있다. 제2 도전체의 반도체층(40)은 단일막일 수도 있고, 복수의 층이 적층된 적층구조일 수도 있다.A second conductive semiconductor layer 40 is disposed thereon, which may be a p-type gallium nitride based semiconductor layer. The semiconductor layer 40 of the second conductor may be a single film or may be a laminated structure in which a plurality of layers are stacked.

전류 억제층(50)은 패턴된 개구부를 갖는 마스크를 이용하여 개구부를 통하여 이온 주입되어 패턴 형상을 갖도록 형성되는데, 절연성일 수 있다. 전류 억제층(50)은 제2 도전형 반도체층(40)의 상부면과 하부면 사이의 내부에 형성되는데, 제2 반도체층(40)의 전체 두께에 걸쳐서 형성될 수도 있고, 제2 반도체층(40)의 두께보다 얇은 층으로 형성될 수도 있다. 다만 제2 도전형 반도체층(40)의 상부면 보다 위에 형성되거나 하부면 보다 아래에 형성되면, 투명 전극층(60) 또는 발광층(30) 영역을 차지하게 되어서 발광 효율이 떨어지게 된다. 이러한 전류 억제층(50)이 형성된 영역으로는 전류가 흐르지 않고, 그 이외의 영역으로 전류가 확산하게 된다. 전류 억제층(50)은 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 선택된 적어도 하나의 반응성 이온, 또는 기체 분자들을 플라즈마를 이용하여 이온 주입하여 형성된다. 본 발명에서와 같이 이온 주입을 이용하여 제2 도전형 반도체층(40) 내부에 전류 억제층(50)을 형성하는 경우는 종래의 p-GaN 층 상에 형성된 SiO2 절연층 등의 전류 억제층과 같이 외부를 향해서 두께를 가지지 않게 되어 외부 손상의 염려가 적다. The current suppression layer 50 is formed to have a pattern shape by being ion implanted through the opening using a mask having a patterned opening, and may be insulating. The current suppression layer 50 is formed between an upper surface and a lower surface of the second conductivity type semiconductor layer 40, and may be formed over the entire thickness of the second semiconductor layer 40, or the second semiconductor layer. It may be formed in a layer thinner than the thickness of 40. However, when formed above the upper surface of the second conductive semiconductor layer 40 or below the lower surface, the light emitting efficiency is reduced by occupying the transparent electrode layer 60 or the light emitting layer 30. The current does not flow to the region where the current suppression layer 50 is formed, and the current diffuses to the other region. The current suppression layer 50 is selected from Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P At least one reactive ion, or gas molecules, is formed by ion implantation using a plasma. When the current suppression layer 50 is formed inside the second conductivity-type semiconductor layer 40 using ion implantation as in the present invention, a current suppression layer such as a SiO 2 insulating layer formed on a conventional p-GaN layer As it does not have a thickness toward the outside, there is little fear of external damage.

제2 도전형 반도체층(40) 상에는 투명 전극층(60)이 형성되는데, ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 중에서 선택된 어느 하나를 포함할 수 있고, 아울러 매우 얇게 형성되어 투광성을 나타내는 금속막으로 구성되는 것도 가능하다. 투명 전극층(60)은 투명 전도성의 단일막으로 구성될 수도 있고, 투명 전도막의 적층 구조일 수도 있다. The transparent electrode layer 60 is formed on the second conductive semiconductor layer 40, and may include any one selected from ITO, ZnO, ITO, ZnO, IGZO, SnO 2, AZO, CIO, and IZO, and may be formed very thinly. It is also possible to be composed of a metal film exhibiting light transmittance. The transparent electrode layer 60 may be composed of a single layer of transparent conductivity, or may be a laminated structure of a transparent conductive film.

투명 전극층(60) 상부면의 일부에는 패드 전극(70)이 형성된다. 패드 전극(70)은 p-패드 전극(p-pad electrode)으로, 티탄, 크롬, 니켈, 알루미늄, 백금, 금, 텅스텐 등에서 선택된 적어도 하나의 금속으로 이루어질 수 있다. 패드 전극(70)은 전류 억제층(50)을 형성할 때 사용된 마스크를 그대로 사용하여 자기 정렬(Self-Align) 방식에 의해서 서로 동일 또는 유사한 패턴 형태를 갖도록 형성된다. 따라서, 전류 억제층(50)의 폭은 패드 전극(70)의 폭과 동일하거나 크고, 전류 억제층(50)의 형상은 패드 전극(70)의 형상에 대응되도록 형성된다. The pad electrode 70 is formed on a part of the upper surface of the transparent electrode layer 60. The pad electrode 70 is a p-pad electrode, and may be made of at least one metal selected from titanium, chromium, nickel, aluminum, platinum, gold, tungsten, and the like. The pad electrodes 70 are formed to have the same or similar pattern form with each other by a self-aligning method using the mask used when forming the current suppression layer 50 as it is. Therefore, the width of the current suppression layer 50 is equal to or larger than the width of the pad electrode 70, and the shape of the current suppression layer 50 is formed to correspond to the shape of the pad electrode 70.

투명 전극층(60) 아래에 위치하는 제2 도전형 반도체층(40)에 이온 주입을 통하여 절연성인 전류 억체층(50)을 형성하고, 투명 전극층(60) 위에 p-패드 전극(70)이 형성된 발광 다이오드는 p-패드 전극 쪽으로 흘러드는 전류를 다른 경로로 바꾸어 진행 시키며 이 전류 성분들은 p-패드 전극이 아닌 다른 부분에서 빛의 형태로 방출 되게 되어 광 추출 효율을 높이게 된다.An insulating current suppression layer 50 is formed in the second conductive semiconductor layer 40 under the transparent electrode layer 60 through ion implantation, and the p-pad electrode 70 is formed on the transparent electrode layer 60. The light emitting diode converts the current flowing to the p-pad electrode into another path, and these current components are emitted in the form of light from a part other than the p-pad electrode, thereby increasing the light extraction efficiency.

한편, 본 발명에 따른 발광 다이오드는 상기 패드 전극(70)과 분리되고, 상기 제1 도전형 반도체층(20) 상에 형성된 제1 전극(80)을 더 포함할 수 있다. 제1 전극(80)은 n-전극이다.
Meanwhile, the light emitting diode according to the present invention may further include a first electrode 80 separated from the pad electrode 70 and formed on the first conductive semiconductor layer 20. The first electrode 80 is an n-electrode.

도 2는 본 발명의 실시예에 따른 전류 억제층의 깊이 따른 발광 다이오드의 광학 출력 파워의 변화를 나타내는 그래프로서, 일정한 전류 인가 하에, p-GaN 내부에 이온 주입 방법 (Ion Implantation)을 이용하여 형성된 전류 억제층(Current Blocking Layer: CBL)의 깊이의 따라 상승하는 발광 다이오드의 광 출력 파워(Optical output power) 변화를 나타낸다. 이때 깊이는 p-GaN 상부 표면으로부터의 깊이를 의미한다. 전류 억제 층이 없는 일반 발광 다이오드(도 2에서 이온 주입 깊이 "0"에 대응)보다, 250nm의 깊이로 이온 주입을 하여 형성한 전류 억제 층이 형성된 발광 다이오드는 약 6%만큼 광 출력 파워가 증가 하였다. p-GaN 내부에 형성된 전류 억제층이 발광층에 가까워질수록 전류가 p-패드 전극의 경로를 따라 발광층으로 주입되는 양이 줄어들게 되고, 줄어든 전류의 양은 다른 경로를 통해 발광층으로 주입된다. p-패드 전극은 광을 흡수하거나 반사하는 성질을 가지고 있기 때문에, 상기와 같은 방식으로 전류(광자)들이 다른 경로로 이동되어 발광층으로 주입되는 양이 많을수록 광 출력 파워가 증가하게 된다.
FIG. 2 is a graph illustrating a change in optical output power of a light emitting diode according to a depth of a current suppression layer according to an embodiment of the present invention, and is formed using an ion implantation method (Ion Implantation) inside p-GaN under a constant current application A change in the optical output power of the light emitting diode that increases with the depth of the current blocking layer (CBL) is shown. Depth here means depth from the p-GaN top surface. The light output diode with the current suppression layer formed by ion implantation at a depth of 250 nm is increased by about 6% than the general light emitting diode without the current suppression layer (corresponding to the ion implantation depth "0" in FIG. 2). It was. As the current suppressing layer formed inside the p-GaN approaches the light emitting layer, the amount of current injected into the light emitting layer along the path of the p-pad electrode decreases, and the reduced amount of current is injected into the light emitting layer through another path. Since the p-pad electrode has a property of absorbing or reflecting light, the light output power increases as the amount of current (photons) moved to another path and injected into the light emitting layer in the same manner as described above.

도 3는 전류 억제층이 없는 발광 다이오드의 광출력 파워 레벨(a)과 본 발명의 실시예에 따른 발광 다이오드의 광출력 파워 레벨(b)를 비교하여 나타낸 것으로, 도2의 그래프와 더불어 이온 주입 방법으로 전류 억제층이 형성된 발광다이오드의 전체적인 광출력 파워가 늘어나면서 광추출 효율이 증가했음을 보여준다. 3 is a view illustrating a comparison between the light output power level (a) of a light emitting diode without a current suppression layer and the light output power level (b) of a light emitting diode according to an embodiment of the present invention. As a result, the light extraction efficiency of the light emitting diode in which the current suppression layer is formed is increased.

발광 다이오드에 전류를 인가하였을 때, n-전극에서 다중 양자 우물(MQW) 을 거치는 전기 에너지가 발생시킨 광자들은 투명 전극층을 따라 고르게 분포되어 발광 다이오드의 외부로 빛의 형태로 방출 되게 되는데, 이때 p-전극부분에서 방출되는 빛들은 p-전극의 금속특성 때문에 흡수 및 반사 된다. 이것은 발광 다이오드의 광 추출 효율을 낮추는 원인이 된다. 이것을 해소 하는 것이 전류 억제층이다. When a current is applied to the light emitting diode, photons generated by the electrical energy passing through the multi-quantum well (MQW) at the n-electrode are evenly distributed along the transparent electrode layer and emitted in the form of light to the outside of the light emitting diode. Light emitted from the electrode part is absorbed and reflected due to the metal properties of the p-electrode. This causes the light extraction efficiency of the light emitting diode to be lowered. Eliminating this is a current suppression layer.

전류 억제층이 없는 종래의 발광 다이오드(Non-CBL)와 이온 주입 방법으로 전류 억제층이 형성된 발광 다이오드(With CBL)의 MQW 발광층으로 주입된 전류 레벨을 비교해 보면, 종래의 발광 다이오드에 비해 전류 억제층이 형성된 발광 다이오드(With CBL)이 전류 억제층에 의해서 전류가 제한되어서 MQW 층에서 p 전극 부분으로 흘러 들어가는 전류양이 줄어들고, 동시에 p-패드 전극 부분으로 흘러 들어가지 않고 다른 영역으로 전류가 주입되어 종래의 발광 다이오드에 비해 본 발명에 따른 전류 억제층이 형성된 발광 다이오드의 면적 대부분에서 높은 전류 레벨을 나타낸다. 이는 p-패드 전극이 있는 부분으로 주입되던 전류가 전류 억제층에 의해 다른 부분으로 분포되는 것에 기인된다. 본 발명에 따른 발광 다이오드에서 투명 전극 아래 p-GaN 층에 이온 주입을 통하여 절연층을 형성하고, 투명 전극 위에 p-패드 전극이 형성된 발광 다이오드는 p-패드 전극 쪽으로 흘러드는 전류를 다른 경로로 바꾸어 진행 시키며 이 전류 성분들은 p-패드 전극이 아닌 다른 부분에서 빛의 형태로 방출 되게 되어 광 추출 효율을 높이게 된다.
Comparing the current level injected into the MQW light emitting layer of the conventional light emitting diode (Non-CBL) without the current suppression layer and the light emitting diode (With CBL) having the current suppression layer formed by the ion implantation method, the current suppression compared to the conventional light emitting diode The layered light emitting diode (With CBL) is limited in current by the current suppression layer to reduce the amount of current flowing from the MQW layer to the p-electrode portion, while simultaneously injecting current into another region without flowing into the p-pad electrode portion. This results in a higher current level in most of the area of the light emitting diode in which the current suppressing layer according to the present invention is formed as compared to the conventional light emitting diode. This is due to the fact that the current injected into the portion with the p-pad electrode is distributed to other portions by the current suppression layer. In the light emitting diode according to the present invention, an insulating layer is formed by ion implantation into the p-GaN layer under the transparent electrode, and the light emitting diode having the p-pad electrode formed on the transparent electrode changes the current flowing toward the p-pad electrode in another path. These current components are emitted in the form of light from the non-p-pad electrode to increase the light extraction efficiency.

도 4는 본 발명의 실시예에 따른 발광 다이오드에서 전류 억체층의 너비에 대한 효과를 나타내는 그래프로서, 이온 주입 방식으로 형성된 전류 억제층의 너비에 따른 발광 다이오드의 광출력 파워를 비교한 것이다. 동일한 너비를 갖는 p-패드 전극을 포함하는 발광 다이오드에서 이온 주입으로 형성된 전류 억제층의 너비가 커짐에 따라 전체적인 광출력 파워가 줄어드는 결과를 보여주고 있으며, 이는 자기 정렬(Self-Align) 방식을 적용하여 p-패드 전극과 동일한 너비를 가지는 전류 억제층을 형성함으로써 p-패드 전극보다 넓은 너비의 전류 억제층 적용시 발생되는 광추출 효율의 감소를 최소화하고, 전류 억제층을 통해 향상 시키는 광추출 효율이 최대가 될 수 있음을 알 수 있다.
4 is a graph showing the effect of the width of the current suppression layer in the light emitting diode according to an embodiment of the present invention, comparing the light output power of the light emitting diode according to the width of the current suppression layer formed by the ion implantation method. As the width of the current suppression layer formed by ion implantation increases in the light emitting diode including the p-pad electrode having the same width, the overall optical output power decreases, which is a self-aligning method. By forming a current suppression layer having the same width as the p-pad electrode to minimize the reduction of the light extraction efficiency generated when the current suppression layer having a wider width than the p-pad electrode, light extraction efficiency to improve through the current suppression layer It can be seen that this can be the maximum.

도 5는 본 발명의 실시예에 따른 발광 다이오드의 제조 방법을 나타내는 공정 단면도이다. 5 is a cross-sectional view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

우선, 사파이어 기판 등의 기판(10) 상에 제1 도전형 반도체층(20), 발광층(30), 제2 도전형 반도체층(40)을 차례로 형성하여 반도체 적층 구조를 구성한다(도 5a). 이때, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이고, 상기 제1 내지 제2 도전형 반도체층과 발광층은 질화갈륨계 재료로 이루어지고, 상기 발광층은 다중 양자 우물(Multiple Quantum Well: MQW)일 수 있다. First, a first conductive semiconductor layer 20, a light emitting layer 30, and a second conductive semiconductor layer 40 are sequentially formed on a substrate 10 such as a sapphire substrate to form a semiconductor laminated structure (FIG. 5A). . In this case, the first conductivity type is n type, the second conductivity type is p type, the first to second conductivity type semiconductor layer and the light emitting layer is made of gallium nitride-based material, the light emitting layer is a multi-quantum well ( Multiple Quantum Well: MQW).

이후에 ICP(Inductively Coupled Plasma) 등의 식각 장비를 이용하여 제1 도전형 반도체층(20)의 일부 영역(90)이 노출되도록 제2 도전형 반도체층(40)과 발광층(30)을 식각한다(도 5b). Subsequently, the second conductive semiconductor layer 40 and the light emitting layer 30 are etched using an etching apparatus such as an inductively coupled plasma (ICP) to expose a portion 90 of the first conductive semiconductor layer 20. (FIG. 5B).

이 후 p-형 질화갈륨계 반도체층과 같은 제2 도전형 반도체층(40) 상부에 투명 전극층(60)을 증착 한다(도 5c). 이 때, 투명 전극층(60)은 ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 등과 같은 투명산화물(Transparent Conducting Oxide: TCO)들 중 적어도 하나를 증착함을 원칙으로 한다. 또한 복수의 투명산화물층의 적층 또는 투명산화물층과 투광성의 얇은 금속층으로 구성된 적층구조로 형성할 수도 있다. Thereafter, the transparent electrode layer 60 is deposited on the second conductive semiconductor layer 40 such as the p-type gallium nitride based semiconductor layer (FIG. 5C). In this case, the transparent electrode layer 60 may be deposited at least one of transparent conducting oxides (TCOs) such as ITO, ZnO, IGZO, SnO 2 , AZO, CIO, and IZO. In addition, a plurality of transparent oxide layers may be formed or a laminate structure composed of a transparent oxide layer and a light-transmitting thin metal layer.

이후에 상기 투명 전극층(60)의 일부 상에 원하는 형상의 패턴을 갖는 개구부를 포함하는 제1 마스크 패턴(100)을 형성한다(도 5d). 이때 제1 도전형 반도체층의 노출된 영역(90) 상에도 제1 마스크 패턴이 도포되어 제1 도전형 반도체층의 노출된 영역을 보호하거나, 제1 도전형 반도체층의 노출된 영역 상에 패턴을 형성할 수 있다. 제1 마스크 패턴(100)은 이온 주입 방식의 전류 억제층(50)의 형성을 위하여 Photo lithograph 공정 등을 이용하여 PR 마스크로 형성될 수 있다. Thereafter, a first mask pattern 100 including an opening having a pattern having a desired shape is formed on a portion of the transparent electrode layer 60 (FIG. 5D). In this case, the first mask pattern is also applied on the exposed region 90 of the first conductive semiconductor layer to protect the exposed region of the first conductive semiconductor layer or the pattern on the exposed region of the first conductive semiconductor layer. Can be formed. The first mask pattern 100 may be formed as a PR mask using a photo lithograph process to form the current suppression layer 50 of the ion implantation method.

다음으로, 제1 마스크 패턴(100)의 개구부를 통하여 이온 주입하여 상기 제2 도전형 반도체층(40)의 상부면과 하부면 사이에 전류 억제층(50)을 형성한다(도 5e). 이온 주입(Ion Implantation) 방법을 이용해 이온 주입을 실시 할 때 반응성 이온, 또는 기체 분자들을 이용하게 되는데 이때 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 적어도 하나의 반응성 이온들을 플라즈마를 이용하여 이온 주입을 하여 절연층을 형성하게 된다. 이 절연층이 전류 억제층(50)이 된다.Next, ion implantation is performed through the opening of the first mask pattern 100 to form a current suppression layer 50 between the top and bottom surfaces of the second conductivity-type semiconductor layer 40 (FIG. 5E). When ion implantation is performed using ion implantation, reactive ions or gas molecules are used. In this case, Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, At least one reactive ion among He, Si, Al, In, B, N, Se, S, and P is ion-implanted using plasma to form an insulating layer. This insulating layer becomes the current suppressing layer 50.

기존에 전류 억제층을 형성하는 방법에서는 p-GaN 층 상에 별도의 절연층을 형성하고 식각하는 등의 복잡한 공정을 요구하였으나, 본 발명에서는 이온 주입이라는 하나의 공정으로 전류 억제층을 형성하는 것이어서, 공정상의 비용을 상당부분 줄일 수 있다는 장점이 있다. 또한 기존의 발광 다이오드에서 차용되어 사용 된 전류 억제층처럼 SiO2 등의 절연층 형태로 p-GaN 위에 증착되는 형태가 아니라 p-GaN 내부에 이온이 주입이 되어 형성을 시키는 방식으로 두께를 가지지 않게 되어 전류 억제층이 끊기는 등의 외부 손상의 염려가 적은 효과가 있다. In the conventional method of forming a current suppression layer, a complicated process of forming and etching a separate insulating layer on the p-GaN layer was required, but in the present invention, the current suppression layer is formed by one process of ion implantation. This has the advantage of significantly reducing the cost of the process. Also, like the current suppression layer borrowed from the conventional light emitting diode, SiO 2 It does not have a thickness in such a way that an ion is injected into the p-GaN to form a layer instead of being deposited on the p-GaN in the form of an insulating layer such as an insulating layer. have.

다음으로, 전류 억제층(50)을 형성하기 위하여 사용된 상기 제1 마스크 패턴(100)을 그대로 이용하여 그 개구부를 통하여 도전성 물질을 증착함으로써 패드 전극(70)을 형성한다(도 5f). 이 때, 제1 마스크 패턴은 전류 억제층(50)과 패드 전극(70)을 형성하는데 계속 하여 사용되어, 전류 억제층(50)과 패트 전극(70)은 동일하거나 유사한 너비 및 형태를 지니게 되며, 이러한 방식을 자기 정렬(Self-Align) 방식이라 한다. 패드 전극(70)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W) 등에서 선택된 적어도 하나의 금속으로 형성된 p-패드 전극일 수 있다. Next, the pad electrode 70 is formed by depositing a conductive material through the opening using the first mask pattern 100 used to form the current suppression layer 50 as it is (FIG. 5F). At this time, the first mask pattern is continuously used to form the current suppression layer 50 and the pad electrode 70 so that the current suppression layer 50 and the pad electrode 70 have the same or similar width and shape. This method is called a self-aligning method. The pad electrode 70 is formed of at least one metal selected from titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and the like. It may be a pad electrode.

본 발명에 따른 발광 다이오드에서 자기 정렬 방식에 의해서 형성된 전류 억제 층은 p-패드 전극과 동일한 너비와 형상을 갖는 것이 가능하여, 앞서 도 4에서 살펴본 바와 같은 p-패드 전극 보다 넓은 너비의 전류 억제 층 적용 시 발생하는 광 추출 효율의 감소를 최소화 한다. 또한, 전류 억제층 형성 시, 사용하는 마스크를 p-패드 전극 형성 등의 공정에서 계속하여 사용 하므로 Photo lithography 공정을 줄여 공정상의 비용을 줄일 수 있는 장점이 있다.In the light emitting diode according to the present invention, the current suppression layer formed by the self-alignment method may have the same width and shape as the p-pad electrode, so that the current suppression layer has a wider width than the p-pad electrode as shown in FIG. 4. Minimize the reduction in light extraction efficiency that occurs during application. In addition, when the current suppression layer is formed, the mask used is continuously used in a process such as forming a p-pad electrode, thereby reducing the process cost by reducing the photo lithography process.

이후에 투명 전극층(60)과 제1 도전형 반도체층의 노출된 영역(90) 상에 형성된 제1 마스크 패턴(100)을 제거한다. 패드 전극(70)은 제1 마스크 패턴(100)을 제거하는 리프트 오프 방법으로 형성될 수 있다. Thereafter, the first mask pattern 100 formed on the transparent electrode layer 60 and the exposed region 90 of the first conductive semiconductor layer is removed. The pad electrode 70 may be formed by a lift-off method of removing the first mask pattern 100.

다음으로, 투명 전극층(60), 패드 전극(70) 및 제1 도전형 반도체층의 노출된 영역(90)의 일부를 도포하고, 원하는 형상의 패턴을 갖는 개구부를 포함하는 제2 마스크 패턴(110)을 형성한다(도 5g). 제2 마스크 패턴의 개구부를 이용하여 패드 전극(70)과 분리된 제1 전극(80)을 제1 도전형 반도체층의 노출면(90) 상에 형성한다(도 5h).
Next, the second mask pattern 110 including the transparent electrode layer 60, the pad electrode 70, and a part of the exposed region 90 of the first conductivity-type semiconductor layer and including an opening having a pattern having a desired shape. ) (Fig. 5g). A first electrode 80 separated from the pad electrode 70 is formed on the exposed surface 90 of the first conductivity type semiconductor layer by using the opening of the second mask pattern (FIG. 5H).

본 발명의 실시예들에 따른 발광 다이오드 및 그 제조방법에 의하면, 자기 정렬 방식을 적용한 이온 주입 방법으로 제2 도전형 반도체층 내부에 형성된 전류 차단층에 의하여 외부 손상의 염려 없이 효율적인 전류 흐름을 조절하여 광추출 효율을 증가시킬 수 있다. 특히, 자기 정렬 방식에 의해서 전류 차단층의 폭과 형상이 패드 전극과 동일하거나 유사하여 광추출 효율을 극대화 할 수 있으며, 광출력 파워를 증가시킬 수 있다. According to the light emitting diode according to the embodiments of the present invention and a method of manufacturing the same, an efficient method of controlling current flow without fear of external damage by a current blocking layer formed inside a second conductive semiconductor layer by an ion implantation method using a self-aligning method The light extraction efficiency can be increased. In particular, the width and shape of the current blocking layer by the self-aligned method is the same or similar to the pad electrode can maximize the light extraction efficiency, it is possible to increase the light output power.

이상에서 설명한 것은 본 발명에 따른 발광 다이오드 및 그 제조 방법의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 사상이 있다고 할 것이다.
What has been described above is merely an exemplary embodiment of a light emitting diode and a method of manufacturing the same according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the scope of the present invention to those of ordinary skill in the art to which a variety of modifications can be made to the spirit of the present invention.

10: 기판 20: 제1 도전형 반도체층
30: 발광층 40: 제2 도전형 반도체층
50: 전류 억제층 60: 투명 전극층
70: 패드 전극 80: 제1 전극
90: 노출 영역 100: 제1 마스크 패턴
110: 제2 마스크 패턴10: substrate 20: first conductive semiconductor layer
30: light emitting layer 40: second conductive semiconductor layer
50: current suppression layer 60: transparent electrode layer
70: pad electrode 80: first electrode
90: exposed area 100: first mask pattern
110: second mask pattern

Claims (28)

기판;
상기 기판 상에 형성된 제1 도전형 반도체층;
상기 제1 도전형의 반도체층 상에 형성된 발광층;
상기 발광층 상에 형성된 제2 도전형 반도체층;
상기 제2 도전형 반도체층의 상부면과 하부면 사이에 형성된 전류 억체층;
상기 제2 도전형 반도체층 상에 형성된 투명 전극층; 및
상기 투명 전극층의 적어도 일부 상에 형성된 패드 전극을 포함하는 발광 다이오드.
Board;
A first conductive semiconductor layer formed on the substrate;
A light emitting layer formed on the first conductive semiconductor layer;
A second conductivity type semiconductor layer formed on the light emitting layer;
A current blocking layer formed between an upper surface and a lower surface of the second conductive semiconductor layer;
A transparent electrode layer formed on the second conductive semiconductor layer; And
A light emitting diode comprising a pad electrode formed on at least a portion of the transparent electrode layer.
제 1항에 있어서, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the first conductivity type is n-type and the second conductivity type is p-type.
제 1항에 있어서, 상기 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 발광층은 질화갈륨계 재료로 이루어진 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the first conductive semiconductor layer, the second conductive semiconductor layer, and the light emitting layer are made of a gallium nitride-based material.
제 1항에 있어서, 상기 발광층은 다중 양자 우물(Multiple Quantum Well)인 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the light emitting layer is a multiple quantum well.
제 1항에 있어서, 상기 투명 전극층은 ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the transparent electrode layer comprises any one selected from ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, and IZO.
제 1항에 있어서, 상기 패드 전극은 금속으로 형성된 p-패드 전극인 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the pad electrode is a p-pad electrode formed of a metal.
제 1항에 있어서, 상기 전류 억제층은 절연성인 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, wherein the current suppression layer is insulating.
제 1항 내지 제7항 중 어느 한 항에 있어서, 상기 전류 억제층은 이온 주입 방법에 의해서 형성된 것을 특징으로 하는 발광 다이오드.
The light emitting diode according to any one of claims 1 to 7, wherein the current suppression layer is formed by an ion implantation method.
제 8항에 있어서, 상기 전류 억제층과 상기 패드 전극은 자기 정렬(Self-Align)되어 패턴 형태를 갖는 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 8, wherein the current suppressing layer and the pad electrode are self-aligned to have a pattern shape.
제 8항에 있어서, 상기 전류 억제층은 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 선택된 적어도 하나의 반응성 이온, 또는 기체 분자들을 플라즈마를 이용하여 이온 주입하는 것을 특징으로 하는 발광 다이오드.
The method of claim 8, wherein the current suppression layer is Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S And ion-implanted at least one reactive ion selected from P, or gas molecules using a plasma.
제 9항에 있어서, 상기 전류 억제층의 폭은 상기 패드 전극의 폭과 동일하거나 큰 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 9, wherein a width of the current suppressing layer is equal to or larger than a width of the pad electrode.
제 9항에 있어서, 상기 전류 억제층은 상기 패드 전극의 형상에 대응되도록 형성된 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 9, wherein the current suppression layer is formed to correspond to the shape of the pad electrode.
제 1항에 있어서, 상기 패드 전극과 분리되고, 상기 제1 도전형 반도체층 상에 형성된 제1 전극을 더 포함하는 것을 특징으로 하는 발광 다이오드.
The light emitting diode of claim 1, further comprising a first electrode separated from the pad electrode and formed on the first conductive semiconductor layer.
기판 상에 제1 도전형 반도체층, 발광층, 제2 도전형 반도체층을 차례로 형성하는 단계;
상기 제2 도전형 반도체층 상에 투명 전극층을 형성하는 단계;
상기 투명 전극층의 일부 상에 개구부를 포함하는 제1 마스크 패턴을 형성하는 단계;
상기 제1 마스크 패턴의 개구부를 통하여 이온 주입하여 상기 제2 도전형 반도체의 상부면과 하부면 사이에 전류 억제층을 형성하는 단계; 및
상기 제1 마스크 패턴의 개구부를 통하여 도전성 물질을 증착하여 패드 전극을 형성하는 단계를 포함하는 발광 다이오드 제조 방법.
Sequentially forming a first conductive semiconductor layer, a light emitting layer, and a second conductive semiconductor layer on the substrate;
Forming a transparent electrode layer on the second conductivity type semiconductor layer;
Forming a first mask pattern including an opening on a portion of the transparent electrode layer;
Ion implanting through an opening of the first mask pattern to form a current suppression layer between an upper surface and a lower surface of the second conductivity type semiconductor; And
And depositing a conductive material through the opening of the first mask pattern to form a pad electrode.
제 14항에 있어서, 상기 제1 마스크 패턴을 제거하는 단계를 더 포함하는 발광 다이오드 제조 방법.
The method of claim 14, further comprising removing the first mask pattern.
제 14항에 있어서, 상기 패드 전극은 리프트 오프 방법으로 형성되는 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the pad electrode is formed by a lift off method.
제 14항에 있어서, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the first conductivity type is n-type and the second conductivity type is p-type.
제 14항에 있어서, 상기 반도체층과 상기 발광층은 질화갈륨계 재료로 이루어진 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the semiconductor layer and the light emitting layer are made of a gallium nitride-based material.
제 14항에 있어서, 상기 발광층은 다중 양자 우물(Multiple Quantum Well)인 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the light emitting layer is a multiple quantum well.
제 14항에 있어서, 상기 투명 전극층은 ITO, ZnO, ITO, ZnO, IGZO, SnO2, AZO, CIO, IZO 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
The method of claim 14, wherein the transparent electrode layer comprises any one selected from ITO, ZnO, ITO, ZnO, IGZO, SnO 2, AZO, CIO, and IZO.
제 14항에 있어서, 상기 패드 전극은 금속으로 형성된 p-패드 전극인 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the pad electrode is a p-pad electrode formed of a metal.
제 14항에 있어서, 상기 전류 억제층은 절연성인 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, wherein the current suppression layer is insulative.
제 14항 내지 제 22항 중 어느 한 항에 있어서, 상기 전류 억제층과 상기 패드 전극은 자기 정렬(Self-Align)되어 패턴 형태를 갖는 것을 특징으로 하는 발광 다이오드 제조 방법.
The method of claim 14, wherein the current suppressing layer and the pad electrode are self-aligned to have a pattern shape.
제 23항에 있어서, 상기 전류 억제층은 Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S, P 중 선택된 적어도 하나의 반응성 이온, 또는 기체 분자들을 플라즈마를 이용하여 이온 주입하는 것을 특징으로 하는 발광 다이오드 제조 방법.
The method of claim 23, wherein the current suppression layer is Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Si, Al, In, B, N, Se, S , Ion-implanted at least one reactive ion or gas molecules selected from P using plasma.
제 23항에 있어서, 상기 전류 억제층의 폭은 상기 패드 전극의 폭과 동일하거나 큰 것을 특징으로 하는 발광 다이오드 제조 방법.
24. The method of claim 23, wherein the width of the current suppression layer is equal to or larger than the width of the pad electrode.
제 23항에 있어서, 상기 전류 억제층은 상기 패드 전극의 형상에 대응되도록 형성된 것을 특징으로 하는 발광 다이오드 제조 방법.
24. The method of claim 23, wherein the current suppression layer is formed to correspond to the shape of the pad electrode.
제 14항에 있어서, 상기 제1 도전형 반도체층의 일부를 노출하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
15. The method of claim 14, further comprising exposing a portion of the first conductivity type semiconductor layer.
제 27항에 있어서, 상기 패드 전극과 분리되고, 상기 제1 도전형 반도체층의 노출된 상부면 상에 제1 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.28. The method of claim 27, further comprising forming a first electrode on the exposed top surface of the first conductivity type semiconductor layer, separate from the pad electrode.
KR1020110116011A 2011-11-08 2011-11-08 Light emitting diodes and method for fabricating the same KR101267437B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116011A KR101267437B1 (en) 2011-11-08 2011-11-08 Light emitting diodes and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116011A KR101267437B1 (en) 2011-11-08 2011-11-08 Light emitting diodes and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130050774A true KR20130050774A (en) 2013-05-16
KR101267437B1 KR101267437B1 (en) 2013-05-31

Family

ID=48661048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116011A KR101267437B1 (en) 2011-11-08 2011-11-08 Light emitting diodes and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101267437B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070208B1 (en) * 2013-10-31 2020-03-02 엘지전자 주식회사 Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999787B1 (en) * 2009-12-29 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
KR101054112B1 (en) * 2011-01-24 2011-08-03 (주)더리즈 Semiconductor light-emitting device and method of manufacturing thereof

Also Published As

Publication number Publication date
KR101267437B1 (en) 2013-05-31

Similar Documents

Publication Publication Date Title
KR102519668B1 (en) Semiconductor light-emitting device and method for manufacturing the same
TWI420698B (en) Method for manufacturing semiconductor light emitting device
US10014442B2 (en) Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
TW201427075A (en) Light emitting device with excellent current spreading effect and method of manufacturing the same
KR20100050430A (en) Light emitting device with fine pattern
KR20110055110A (en) Semiconductor light emitting device and method manufacturing thereof
US20110140077A1 (en) Light emitting device
US20170358705A1 (en) Light emitting device and light emitting device package having same
KR20130042784A (en) Nitride semiconductor light emitting device
KR101219290B1 (en) Method for fabricating light emitting diodes
KR100616591B1 (en) Nitride semiconductor light emitting diode and fabrication method thereof
US9178110B2 (en) Light-emitting device and method for manufacturing same
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR20110043282A (en) Light emitting device and method for fabricating the same
KR100751632B1 (en) Light emitting device
KR20180007621A (en) High Efficiency Light Emitting Diode Having Optical Functionalized Electrodes
US10510926B2 (en) Ultraviolet light emitting diode and light emitting diode package
KR101267437B1 (en) Light emitting diodes and method for fabricating the same
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
KR20160086603A (en) Light emitting device
KR102234117B1 (en) Light emitting device and lighting system
KR20150006162A (en) Light emitting diode
KR102432015B1 (en) Uv light emitting device and light emitting device package
KR20170000086A (en) Light emitting device
TW202416557A (en) Light emitting devices and methods for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190614

Year of fee payment: 7