KR20130050198A - 포락선 검출 장치 - Google Patents

포락선 검출 장치 Download PDF

Info

Publication number
KR20130050198A
KR20130050198A KR1020110115414A KR20110115414A KR20130050198A KR 20130050198 A KR20130050198 A KR 20130050198A KR 1020110115414 A KR1020110115414 A KR 1020110115414A KR 20110115414 A KR20110115414 A KR 20110115414A KR 20130050198 A KR20130050198 A KR 20130050198A
Authority
KR
South Korea
Prior art keywords
signal
mixer
bias voltage
terminal
envelope
Prior art date
Application number
KR1020110115414A
Other languages
English (en)
Inventor
정태진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020110115414A priority Critical patent/KR20130050198A/ko
Priority to US13/613,335 priority patent/US8854124B2/en
Publication of KR20130050198A publication Critical patent/KR20130050198A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/08—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements
    • H03D1/10—Demodulation of amplitude-modulated oscillations by means of non-linear two-pole elements of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 포락선 검출 장치에 관한 것으로, 본 발명은 디지털 변조 신호의 포락선을 검출하는 장치에 있어서, 상기 디지털 변조 신호를 입력받고, 바이어스 전압이 인가되면 상기 디지털 변조 신호를 제곱한 제곱 신호를 출력하는 혼합기, 상기 혼합기에 상기 바이어스 전압을 인가하는 바이어스 전압 인가부 및 상기 혼합기에 연결되어, 상기 제곱 신호에 포함된 직류 성분을 차단하는 직류 차단 커패시터를 포함하는 것을 일 특징으로 한다. 이러한 본 발명에 의하면, 수신 감도가 좋고 동적 범위가 넓은 특성을 가지면서도, 간단한 구조를 갖는 포락선 검출 장치를 제공할 수 있으며, 송신기에서의 반송파 신호 전송 또는 수신기에서의 별도의 신호 생성 없이도, 변조 신호의 포락선을 검출할 수 있게 되므로, 송수신기 구현에 소요되는 비용을 절감할 수 있다.

Description

포락선 검출 장치{ENVELOPE DETECTOR}
본 발명은 포락선 검출 장치에 관한 것으로, 보다 상세하게는 디지털 변조된 신호의 포락선을 검출하는 장치에 관한 것이다.
RF 신호를 이용하는 무선통신 시스템은 송신기와 수신기로 구성된다. 송신기는 전송하고자 하는 디지털 신호를 RF 신호로 변조하여 수신기로 전송하며, 수신기는 RF 신호를 수신하여 원래의 디지털 신호를 복원한다.
이하에서는 도 1을 참조하여, 일반적으로 사용되는 헤테로다인(Heterodyne) 수신기에서의 신호 처리 과정을 살펴본다. 수신 안테나(100)를 통해 수신된 RF 신호는 대역통과필터(BPF;Band Pass Filter)(110)와 저잡음 증폭기(120)를 거쳐, 혼합기(130)의 RF 단자에 입력된다. RF 신호는 혼합기(130)에서 국부발진기(150) 신호와 혼합되어 RF 신호의 주파수와 LO 신호의 주파수의 차이인 중간주파수(IF) 대역으로 주파수 하향 변환된다. IF 신호는 대역통과필터(140), 증폭기(150)를 통과한 후, 포락선 검출기(Envelope Detector)(160)에 입력된다. 포락선 검출기(160)는 포락선 검출기(160)에 입력되는 입력 신호의 전력 레벨 및 변조 신호의 포락선을 검출한다. 저역 통과 필터(170)는 포락선 검출기(160)에서 출력된 신호의 고조파 성분을 제거하며, 저역 통과 필터(170)를 통과한 신호는 판정회로 및 증폭기(180)를 거쳐 원래의 디지털 신호로 복원된다.
위와 같은 신호 처리 과정에서, 포락선 검출기(160)는 전송된 변조 신호의 변조 방식에 따라, 다양한 방식으로 변조 신호의 포락선을 검출할 수 있다.
이하에서는 도 2 내지 도 4를 참조하여 종래의 포락선 검출 방식을 살펴본다. 도 2에 도시된 검출기(200)는 다이오드(210)와 커패시터(230), 저항(250)으로 구성되는 가장 간단하고 흔히 사용되는 검출기이다. 도 2에 도시된 검출기(200)는 검출 감도(Detection Sensitivity)가 비교적 낮다는 단점이 있다
도 3에 도시된 검출기(300)는 ASK 포락선 검출기로서, 혼합기(310)를 사용하여 포락선을 검출한다. 포락선 검출에 사용되는 혼합기(310)는 수동소자인 다이오드를 사용하는 수동혼합기, 능동소자인 FET(Field Effect Transistor) 또는 BJT(Bipolar Junction Transistor)를 사용하는 능동혼합기 모두를 포함한다. 혼합기(310)를 사용하여 포락선을 검출하는 경우, 국부 발진기(350)는 반송파와 동일한 주파수와 위상을 갖는 정현파를 발생시켜 혼합기(310)로 입력한다. 국부 발진기(350)에서 발생된 정현파는 혼합기(310)에서 혼합기(310)로 입력된 변조 신호와 곱해지며, 그 결과 기저 대역 신호 및 반송파 주파수의 2배 주파수를 갖는 주파수 성분이 혼합기(310)에서 출력된다. 이러한 방식을 동기 검파(Coherent Detection) 방식이라 하며, 동기 검파 방식은 검출 감도 특성이 우수하고 동적 범위(Dynamic Range)가 넓다는 장점이 있다. 한편, 동기 검파를 위해서는, 혼합기의 입력 단자(330)에 입력되는 신호의 주파수, 위상과 국부발진기(350) 신호의 주파수, 위상이 같아야 하는데, 이러한 동기 문제를 해결하기가 쉽지 않다.
도 4에 도시된 검출기(400)는 도 3과 유사한 방식을 사용하되, 입력 신호와 국부발진기 신호의 동기 문제를 해결하기 위해 국부발진기를 별도로 사용하지 않고, 입력 신호를 분기하여 사용한다. 입력 신호는 입력 단자(430)로 입력됨과 동시에, 증폭기 체인(450)을 이용하여 혼합기에 입력됨으로써, 도 3의 국부발진기(350)를 사용하는 것과 같은 효과를 갖는다.
도 3과 도 4에 도시된 검출기(300, 400)는 모두 혼합기의 일 단자에 입력 신호 외 다른 신호 전력을 공급한다는 점에서 유사하며, 국부발진기(350) 또는 증폭기 체인(450)을 포함하고 있어, 수신기의 부피를 증대시키고, 수신기 제작 비용을 증가시킨다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 수신 감도가 좋고 동적 범위가 넓은 특성을 가지면서도, 간단한 구조를 갖는 포락선 검출 장치를 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 송신기에서의 반송파 신호 전송 또는 수신기에서의 별도의 신호 생성 없이도, 변조 신호의 포락선을 검출할 수 있는 장치를 제공함으로써, 송수신기 구현에 소요되는 비용을 절감하는 것을 다른 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 본 발명은 디지털 변조 신호의 포락선을 검출하는 장치에 있어서, 상기 디지털 변조 신호를 입력받고, 바이어스 전압이 인가되면 상기 디지털 변조 신호를 제곱한 제곱 신호를 출력하는 혼합기, 상기 혼합기에 상기 바이어스 전압을 인가하는 바이어스 전압 인가부 및 상기 혼합기에 연결되어, 상기 제곱 신호에 포함된 직류 성분을 차단하는 직류 차단 커패시터를 포함하는 것을 일 특징으로 한다.
전술한 바와 같은 본 발명에 의하면, 수신 감도가 좋고 동적 범위가 넓은 특성을 가지면서도, 간단한 구조를 갖는 포락선 검출 장치를 제공할 수 있다.
또한, 본 발명에 의하면 송신기에서의 반송파 신호 전송 또는 수신기에서의 별도의 신호 생성 없이도, 변조 신호의 포락선을 검출할 수 있게 되므로, 송수신기 구현에 소요되는 비용을 절감할 수 있다.
도 1은 일반적인 헤테로다인 수신기의 구성을 나타낸 블록도,
도 2는 종래의 단일 다이오드를 이용한 포락선 검출기 회로,
도 3은 종래의 외부 국부 발진기와 혼합기를 이용한 동기식 포락선 검출기의 구성도,
도 4는 종래의 증폭기 체인과 이중 평형 혼합기를 이용한 포락선 검출기의 구성도,
도 5는 본 발명의 일 실시 예에 따른 포락선 검출 장치의 구성도,
도 6은 본 발명의 일 실시 예에 따른 포락선 검출 장치를 보다 자세하게 나타낸 구성도,
도 7은 ASK 변조 신호 발생을 위한 NRZ(Non-Return-to-Zero) 형식의 데이터 신호의 파형을 나타낸 그래프,
도 8은 반송파에 의해 변조된 ASK 변조 신호의 파형을 나타낸 그래프,
도 9는 본 발명의 일 실시 예에 따른 포락선 검출 장치에 포함된 저역 통과 필터를 통과한 신호의 파형을 나타낸 그래프,
도 10은 본 발명의 일 실시 예에 따른 포락선 검출 장치에 포함된 판정부를 통과한 신호의 파형을 나타낸 그래프,
도 11은 본 발명에 사용되는 다이오드 이중평형혼합기(Diode Double Balanced Mixer)의 일 실시 예를 도시한 회로도,
도 12 및 도 13은 본 발명의 일 실시 예에 따라, 다이오드 이중 평형 혼합기 내부 단자에서 측정되는 신호의 파형을 나타낸 그래프,
도 14 및 도 15는 본 발명의 일 실시 예에 따라, 다이오드 이중 평형 혼합기의 출력 단자에서 측정되는 신호의 파형을 나타낸 그래프,
도 16은 본 발명의 일 실시 예에 따른 포락선 검출 장치에 입력되는 신호 및 출력되는 신호의 파형을 나타낸 그래프이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 5는 본 발명의 일 실시 예에 따른 포락선 검출 장치의 구성도이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 포락선 검출 장치(500)는 혼합기(510), 바이어스 전압 인가부(530), 직류 차단 커패시터(550)를 포함한다.
혼합기(510)는 디지털 변조 신호를 입력받고, 바이어스 전압이 인가되면 디지털 변조 신호를 제곱한 제곱 신호를 출력한다. 혼합기(510)로는 다이오드 이중 평형 혼합기가 사용될 수 있으나, 이에 한정되는 것은 아니다. 또한 혼합기(510)는 디지털 변조 신호를 입력받는 제1 단자(513), 저항을 통해 접지와 연결되거나 개방된 제2 단자(515), 바이어스 전압이 인가되면 제곱 신호를 출력하는 제3 단자(517)를 포함할 수 있다.
디지털 변조 신호는 송신기에서 정한 변조 방식에 따라 디지털 변조된 신호를 의미하며, 임의의 반송파 주파수를 갖는 신호이다. 또한, 디지털 변조 신호는 포락선 검출 장치(500)로 입력되기 전에, 도 1에서 전술한 바와 같은 신호 처리 과정을 거치는 것이 일반적이므로, 포락선 검출 장치(500)의 혼합기(510)로 입력되는 신호는 중간 주파수 대역으로 주파수 변환된 IF 신호인 것이 바람직하다.
혼합기(510)에서 출력되는 제곱 신호는 디지털 변조 신호를 제곱한 신호로써, 기저대역신호와 반송파의 2배 주파수를 갖는 고주파 신호의 합을 의미하며, 혼합기(510) 내, 외부의 영향으로 인한 직류 성분을 포함할 수 있다. 제곱 신호를 수식을 참조하여 설명하면 다음과 같다.
예를 들어, ASK 변조된 신호에 잡음이 없다고 가정하면, ASK 변조 신호 s(t)는 다음과 같이 나타낼 수 있다.
Figure pat00001
이때, 혼합기(510)로 입력된 위 변조 신호를 제곱하면 다음과 같다.
Figure pat00002
Figure pat00003

따라서, 위 수학식을 참조하면, 혼합기(510)의 내, 외부의 영향으로 인해 포함되는 직류성분을 제외하면, 변조 신호를 제곱한 신호는 기저대역신호와, 반송파 주파수의 2배 주파수를 갖는 고주파 신호의 합으로 나타남을 확인할 수 있다.
종래의 혼합기는 하나의 입력 단자에서 변조 신호를 입력받고, 다른 하나의 입력 단자에서 변조 신호의 반송파와 동일한 주파수를 갖는 정현파 신호를 입력받는 것이 일반적이다. 그러나, 본 발명은 두 개의 입력 단자 중 하나의 단자에서만 디지털 변조 신호를 입력받는다. 다른 하나의 단자는 개방시키거나, 도면에 도시된 바와 같이 저항을 통해 접지와 연결되므로, 해당 단자로는 신호가 입력되지 않는다. 따라서, 본 발명에 의하면 종래의 포락선 검출 장치에 포함되는 국부 발진기 또는 증폭기 체인 없이도 포락선을 검출할 수 있어, 간단한 구조를 갖는 포락선 검출 장치를 구현할 수 있으며 장치 구현에 소요되는 비용도 절감할 수 있다.
바이어스 전압 인가부(530)는 혼합기(510)에 바이어스 전압을 인가한다. 바이어스 전압 인가부(530)는 혼합기(510)의 제3 단자에 연결되어 혼합기(510)에 바이어스 전압을 인가하는 것이 바람직하다. 혼합기(510)에 인가되는 바이어스 전압은 혼합기(510)가 다이오드 이중 평형 혼합기인 경우, 혼합기의 다이오드를 turn-on 시키는 역할을 한다. 따라서, 바이어스 전압이 인가되면, 혼합기의 제3 단자는 입력되는 디지털 변조 신호를 제곱한 제곱 신호를 출력한다. 제곱 신호를 출력하는 혼합기 내부의 동작에 대한 구체적인 내용은 도 11 내지 도 16을 통해 자세하게 후술하기로 한다.
직류 차단 커패시터(550)는 혼합기(510)에 연결되어, 제곱 신호에 포함된 직류 성분을 차단한다. 제곱 신호에는 디지털 변조 신호를 수학적으로 제곱한 신호 외에도, 바이어스 전압에 의한 직류 성분과, 혼합기(510)에 의해 자체적으로 발생하는 DC offset이 포함될 수 있는데, 직류 차단 커패시터(550)는 이러한 성분을 제거한다. 따라서, 직류 차단 커패시터(550)를 통과한 신호는, 기저대역신호 및 반송파 주파수의 2배 주파수를 갖는 고주파 신호의 합이 될 것이다.
도 6은 본 발명의 일 실시 예에 따른 포락선 검출 장치를 보다 자세하게 나타낸 구성도이다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 포락선 검출 장치(600)는 제1 단자, 제2 단자, 제3 단자를 포함하는 혼합기(610), 바이어스 전압 인가부(630), 직류 차단 커패시터(650)를 포함하며, 저역 통과 필터(670), 판정부(690)를 더 포함할 수 있다.
혼합기(610)는 디지털 변조 신호를 입력받고, 바이어스 전압이 인가되면 디지털 변조 신호를 제곱한다. 혼합기(610)의 제1 단자(613)는 디지털 변조 신호를 입력받으며, 제2 단자(615)는 도면에 도시된 바와 같이 저항을 통해 접지와 연결되어 있을 수도 있고, 개방되어 있을 수 있다. 그리고 제3 단자(617)는 바이어스 전압이 인가되면 제곱 신호를 출력한다. 혼합기(610)로는 다이오드 이중 평형 혼합기가 사용될 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시 예에 따른 바이어스 전압 인가부(630)는 전원부(631), 커패시터(633), 초크 코일(635)을 포함한다.
전원부(631)는 혼합기의 제3 단자에 직류 전원을 공급하며, 커패시터(633)는 직류 전압 공급시에 발생하는 고조파를 제거함으로써, 혼합기(610)로 직류 전압이 잡음없이 인가될 수 있도록 한다.
초크 코일(635)은 전원 인가시에 잡음 성분의 유입을 방해하는 코일로, 자속의 변화에 의한 인덕턴스의 변화를 이용해 잡음 성분을 제거하는 특징을 갖는다. 커패시터(633)와 초크 코일(635)는 바이어스 전압 인가시에 안정도를 높여주는 역할을 하며, 동일한 기능을 갖는 다른 소자로도 대체 가능하다.
직류 차단 커패시터(650)는 제3 단자에 연결되어, 제3 단자로부터 출력되는 제곱 신호에 포함된 직류 성분을 차단하고, 교류 신호 성분만을 통과시킨다. 또한, 바이어스 전압 인가부(630)에서 인가되는 직류 전압이 손실 없이 혼합기(610)로 입력될 수 있도록 한다.
본 발명의 일 실시 예에 따른 포락선 검출 장치(600)는 저역 통과 필터(670)를 더 포함할 수 있다. 저역 통과 필터(670)는 직류 성분이 차단된 제곱 신호를 입력받고, 직류 성분이 차단된 제곱 신호의 고주파 성분을 제거한다. 전술한 바와 같이 직류 차단 커패시터(650)를 통과한 신호는 기저 대역 신호와 고주파 신호의 합이므로, 이 신호가 저역 통과 필터(670)를 통과하게 되면, 기저 대역 신호만 남게 되어, 기저 대역 신호로부터 변조 신호의 포락선을 검출할 수 있다.
본 발명의 일 실시 예에 따른 포락선 검출 장치(600)는 판정부(690)를 더 포함할 수 있다. 판정부(690)는 임계 레벨을 이용하여, 저역 통과 필터(670)를 통과한 신호로부터 송신 신호를 복원한다. 보다 구체적으로, 판정부(690)는 (+)임계 레벨(Positive Threshold Level)과 (-)임계 레벨(Negative Threshold Level)을 이용하여 1, 0 값을 갖는 디지털 신호를 복원하게 된다. 예를 들면, 파형의 표본 값이 (+)임계 레벨보다 크면 정보의 심벌은 1이 되고, (-)임계 레벨보다 작으면 0으로 판정하는 식이다. 판정부(690)는 기저대역 신호를 증폭하는 증폭기를 포함할 수 있다.
이하에서는, 도 7 내지 도 10을 참조하여, 본 발명의 일 실시 예에 의한 변조 신호의 포락선 검출 과정을 살펴본다.
도 7은 ASK 변조 신호 발생을 위한 NRZ(Non-Return-to-Zero)형식의 데이터 신호의 파형을 나타낸 그래프이다. 전송하고자 하는 이진 데이터는 그래프 위에 표기된 바와 같이 [1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1] 값을 갖는다.
도 8은 반송파에 의해 변조된 ASK 변조 신호의 파형을 나타낸 그래프이다. ASK 변조신호의 진폭은 전송하고자 하는 비트 스트림(bit stream)에 대응되며, ASK변조신호의 포락선 내에는 반송파 주파수가 실려있다. 본 발명은 도 8에 도시된 바와 같은 변조 신호를 입력받아, 포락선을 검출한다.
도 9는 본 발명의 일 실시 예에 따른 포락선 검출 장치에 포함된 저역 통과 필터를 통과한 신호의 파형을 나타낸 그래프이다. 도 8에 도시된 신호는 혼합기와 직류 차단 커패시터 및 저역 통과 필터를 통과한 ASK 변조 신호의 파형이다. 즉, 도 8에 도시된 신호는 바이어스 전압과 혼합기의 DC offset이 제거된 제곱 신호에서 반송파 주파수의 2배 주파수를 갖는 고주파 성분이 제거된, 기저대역 신호에 해당한다.
도 10은 본 발명의 일 실시 예에 따른 포락선 검출 장치에 포함된 판정부를 통과한 신호의 파형을 나타낸 그래프이다. 판정부는 도 9에 도시된 (+)임계 레벨(Positive Threshold Level)과 (-)임계 레벨(Negative Threshold Level)을 이용하여, 정보의 심벌을 판정한다. 판정 결과에 따라 복원된 디지털 신호는 도 10과 같다. 다만, 도 10에 도시된 비트 스트림은 [1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0]인데, 이는 송신시의 비트 스트림과 비교하면 0.04[usec] 정도 지연된 것이다.(도 9의 포락선도 마찬가지의 딜레이를 가짐.) 그러나 포락선 검출 장치에서의 지연을 감안하여, 순차 번호 ① 내지 ⑩을 송신 신호인 도 7과 비교하면, 입력된 변조 신호의 포락선이 정확히 검출되었으며, 송신 신호도 정확히 복원되었음을 확인할 수 있다.
도 11은 본 발명에 사용되는 다이오드 이중평형혼합기(Diode Double Balanced Mixer)의 일 실시 예를 도시한 회로도이다. 도 11을 참조하면, 다이오드 이중평형혼합기는 제1 단자(1110), 제2 단자(1130), 제3 단자(1150)를 포함하며, T1,T2 로 표시된 트랜스포머와 D1 내지 D4로 표시된 4개의 다이오드로 구성되어 있다. 이때, 디지털 변조 신호는 제1 단자(1110)로 입력될 수도 있고, 제2 단자(1130)로 입력될 수도 있다. 두 단자 중 디지털 변조 신호가 입력되지 않은 나머지 단자는 저항을 통해 접지와 연결하거나, 개방시킬 수 있다. 제3 단자(1150)로는 바이어스 전압이 인가되며, 바이어스 전압이 외부로부터 인가되면, 제3 단자(1150)를 통해 제곱 신호가 출력될 수 있다.
이하에서는 도 11 내지 도 15를 참조하여, 제1 단자(1110)에 변조되지 않은 1GHz의 정현파 신호를 인가하는 경우의 실시 예를 통해, 혼합기의 동작을 살펴본다.
도 12 및 도 13은 본 발명의 일 실시 예에 따라, 다이오드 이중 평형 혼합기 내부 단자에서 측정되는 신호의 파형을 나타낸 그래프이고, 도 14 및 도 15는 본 발명의 일 실시 예에 따라, 다이오드 이중 평형 혼합기의 출력 단자에서 측정되는 신호의 파형을 나타낸 그래프이다.
도 12는 1GHz의 정현파 신호를 제1 단자(1110)에 인가하고, 제3 단자(1150)에 바이어스 전압 -0.5(V)를 인가하고, 제2 단자(1130)를 임의의 값을 갖는 저항을 통해 접지에 연결한 경우, 단자 T2-S1과 단자 T2-S3에서 생성되는 전압 파형을 나타낸다. 제3 단자(1150)에 인가하는 바이어스 전압이 -0.5(V)인 경우, 다이오드 D1과 D4는 트랜스포머 T1의 접지 단자 T1-S2를 통하여 순방향으로 바이어스가 되고, 다이오드 D2 와 D3 는 역방향으로 바이어스된다.
즉, 검출하고자 하는 입력 신호가 제1 단자(1110)에 입력되면, 트랜스포머T1의 2차측 단자 T1-S1과 T1-S3 단자에 위상이 180˚다른 신호가 발생 되고, 다이오드 D1 과 D4를 통해 트랜스포머 T2의 2차측 단자 T2-S1, T2-S3에도 T1-S1, T1-S3 단자에서 발생되는 신호와 같은 주파수의 신호가 발생 된다. 결과적으로, 제3 단자(1150)로 입력 신호의 제곱 신호가 출력되는 혼합기 동작 특성이 얻어진다.
도 14는 도 12의 조건 하에서 제3 단자(1150)에서 측정되는 신호의 파형을 나타낸다. 도 14에는 바이어스 전압 성분(1410)과, 1GHz의 2배에 해당하는 주파수를 갖는 정현파(1450), 혼합기 자체의 DC offset(약 10mV)(1430)가 포함되어 있다. 즉, 전술한 바와 같이 제3 단자(1150)에서 출력되는 신호는 입력 신호를 제곱한 신호뿐 아니라, 혼합기 내, 외부의 영향으로 인한 직류 성분을 포함하고 있음을 그래프를 통해 확인할 수 있다.
도 13은 도 12와 다른 조건은 동일하나, 제3 단자(1150)에 인가하는 바이어스 전압이 +0.5(V)인 경우이다. 도면에 도시된 바와 같이, 바이어스 전압을 +0.5(V)로 설정한 경우, 다이오드 D2 와 D3가 순방향 바이어스, D1 과 D4는 역방향 바이어스가 된다. 이 경우에도, 다이오드 D2 와 D3를 통해 트랜스포머 T2의 2차측 단자 T2-S1, T2-S3에서 트랜스포머 T1의 2차측 단자 T1-S1, T1-S3에서 발생되는 신호와 동일한 주파수의 신호가 발생되므로, 제3 단자(1150)로 입력 신호의 제곱 신호가 출력되는 혼합기 동작 특성을 얻을 수 있다.
도 15는 도 13의 조건 하에서 제3 단자(1150)에서 측정되는 신호의 파형을 나타낸다. 도 14에서 살펴본 바와 마찬가지로, 제3 단자(1150)에서 출력되는 신호는 입력 신호를 제곱한 신호인 2GHz의 주파수를 갖는 정현파(1550), 바이어스 전압 성분(1510)과, 혼합기 자체의 DC offset(1530)을 포함한다. 그러나, 다이오드의 바이어스 방향이 도 14의 경우와는 반대이므로, 도 14와 비교하면 파형과 위상이 반전되어 나타난다.
도 16은 본 발명의 일 실시 예에 따른 포락선 검출 장치에 입력되는 신호 및 출력되는 신호의 파형을 나타낸 그래프이다. 도 16의 그래프는 혼합기의 제1 단자에 입력되는 1GHz의 정현파(1610)와, 본 발명의 일 실시 예에 따른 포락선 검출 장치의 직류 차단 커패시터에서 출력되는 신호(1650)이다. 도면에 도시된 바와 같이, 직류 차단 커패시터를 통과하면, 도 14 및 도 15에 나타나던 바이어스 전압 및 DC offset 성분이 제거되고, 입력된 정현파의 2배 주파수를 갖는 신호만이 출력되는 것을 확인할 수 있다.
따라서, 본 발명에 의한 포락선 검출 장치는 국부 발진기를 사용하거나 별도의 신호를 부가하지 않고도, 종래의 혼합기의 동작 특성을 구현해내고 있어, 비용 절감과 수신기의 소형화에 적합하다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (6)

  1. 디지털 변조 신호의 포락선을 검출하는 장치에 있어서,
    상기 디지털 변조 신호를 입력받고, 바이어스 전압이 인가되면 상기 디지털 변조 신호를 제곱한 제곱 신호를 출력하는 혼합기;
    상기 혼합기에 상기 바이어스 전압을 인가하는 바이어스 전압 인가부; 및
    상기 혼합기에 연결되어, 상기 제곱 신호에 포함된 직류 성분을 차단하는 직류 차단 커패시터를 포함하는 포락선 검출 장치.
  2. 제1항에 있어서,
    상기 혼합기는,
    상기 디지털 변조 신호를 입력받는 제1 단자;
    저항을 통해 접지와 연결되거나 개방된 제2 단자;
    상기 바이어스 전압이 인가되면 상기 제곱 신호를 출력하는 제3 단자를 포함하는
    포락선 검출 장치.
  3. 제2항에 있어서,
    상기 바이어스 전압 인가부는,
    상기 제3 단자를 통해 상기 혼합기에 직류 전원을 공급하는 전원부;
    고조파를 제거하기 위한 커패시터; 및
    초크 코일을 포함하는 포락선 검출 장치.
  4. 제1항에 있어서,
    상기 혼합기는 다이오드 이중 평형 혼합기인
    포락선 검출 장치.
  5. 제1항에 있어서,
    상기 직류 성분이 차단된 제곱 신호를 입력받고, 상기 직류 성분이 차단된 제곱 신호의 고주파 성분을 제거하는 저역 통과 필터를 더 포함하는 포락선 검출 장치.
  6. 제5항에 있어서,
    임계 레벨을 이용하여, 상기 저역 통과 필터를 통과한 신호로부터 송신 신호를 복원하는 판정부를 더 포함하는 포락선 검출 장치.
KR1020110115414A 2011-11-07 2011-11-07 포락선 검출 장치 KR20130050198A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110115414A KR20130050198A (ko) 2011-11-07 2011-11-07 포락선 검출 장치
US13/613,335 US8854124B2 (en) 2011-11-07 2012-09-13 Envelope detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115414A KR20130050198A (ko) 2011-11-07 2011-11-07 포락선 검출 장치

Publications (1)

Publication Number Publication Date
KR20130050198A true KR20130050198A (ko) 2013-05-15

Family

ID=48223299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115414A KR20130050198A (ko) 2011-11-07 2011-11-07 포락선 검출 장치

Country Status (2)

Country Link
US (1) US8854124B2 (ko)
KR (1) KR20130050198A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726132B2 (en) 2020-05-28 2023-08-15 The University Of Akron Monitoring power systems utilizing phase locked loop and RF emissions, and high frequency envelope detector for same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307347A (en) 1979-06-28 1981-12-22 Rca Corporation Envelope detector using balanced mixer
US5563550A (en) * 1995-08-28 1996-10-08 Lockheed Martin Corporation Recovery of data from amplitude modulated signals with self-coherent demodulation
WO2000028664A2 (en) 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
JP2003309777A (ja) 2002-04-16 2003-10-31 Alps Electric Co Ltd テレビジョンチューナ
KR100617139B1 (ko) 2004-12-07 2006-08-31 엘지전자 주식회사 이동통신 단말기의 주파수 직접변환 수신기 및 이를이용한 주파수 직접변환방법
US7639821B2 (en) * 2005-01-06 2009-12-29 Lockheed Martin Corporation System and method for improved detection of AM signals
ATE515828T1 (de) 2006-03-31 2011-07-15 Nokia Siemens Networks Spa Sender mit unterdrücktem träger,und verfahren dazu
KR101219944B1 (ko) 2006-08-14 2013-01-08 엘지이노텍 주식회사 이중 평형 혼합기
US7786720B2 (en) 2008-06-26 2010-08-31 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer power detector method and apparatus

Also Published As

Publication number Publication date
US20130113551A1 (en) 2013-05-09
US8854124B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
US7907005B2 (en) Demodulation circuit for ASK coded or amplitude modulated signals as wells as NFC and RFID devices comprising the same
JP6557718B2 (ja) 万能の復調能力を備えた対数増幅器
KR102332682B1 (ko) 주파수 복조 능력이 내재된 주파수 선택적 대수 증폭기
US20090215423A1 (en) Multi-port correlator and receiver having the same
US20110075763A1 (en) Local wireless signal transmitting/receiving apapratus and method using digital radio frequency processing technology
US8975914B2 (en) Isolation receiver
Choi et al. A 5.8-GHz DSRC Transceiver With a 10-$\mu {\hbox {A}} $ Interference-Aware Wake-Up Receiver for the Chinese ETCS
EP3647808A1 (en) Radar apparatus and leakage correction method
US9325557B2 (en) Radio communication apparatus and pulse signal transmission method in radio communication apparatus
KR20130050198A (ko) 포락선 검출 장치
US9397870B2 (en) Signal receiving device for measuring characteristic of wireless communication channel, and method of measuring characteristic of wireless communication channel
US8879988B2 (en) Receiver for a telecommunications system
Hussain et al. Low-power receiver architecture for 5G and IoT-oriented wireless information and power transfer applications
JP4918710B2 (ja) Ｓｓｂ無線通信方式及び無線機
Barras et al. A low-power baseband ASIC for an energy-collection IR-UWB receiver
JP2004320083A (ja) 復調装置、受信装置、無線通信システム、復調方法、受信方法及び無線通信方法
US11621701B2 (en) Filter that minimizes in-band noise and maximizes detection sensitivity of exponentially-modulated signals
Lopez-Diaz et al. Multi-gigabit data transmission at 240 GHz with complex baseband power detection
US7994852B2 (en) Electronic circuit and electronic device
JPH0779176A (ja) スペクトラム拡散無線機
KR20110038233A (ko) Ｒｆ 신호의 전력 검출장치
KR20020042079A (ko) 주파수 편이 키잉 복조 회로
JP2007134789A (ja) 送信装置、受信装置、無線システム、通信方法
Frenzel Jr Principles of Electronic Communication Systems
JP2006129062A (ja) 超広帯域パルス受信回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid