KR20130042500A

KR20130042500A - 준-주기적 펄스 시퀀스를 이용하여 신호를 송신 및 수신하기 위한 시스템 및 방법

Info

Publication number: KR20130042500A
Application number: KR20127034058A
Authority: KR
Inventors: 페트루 크리스티안 부디아누; 준 쉬; 데이비드 조나단 줄리안
Original assignee: 퀄컴 인코포레이티드
Priority date: 2010-05-27
Filing date: 2011-05-26
Publication date: 2013-04-26
Also published as: US8774252B2; WO2011150272A1; JP2013532419A; CN102918774A; US9130816B2; US20110292972A1; US20140219395A1; EP2577877A1

Abstract

펄스 변조를 통해서 서로 통신하는 송신 디바이스 및 수신 디바이스의 동기화를 위한 시스템 및 방법이 개시된다. 동기화 기술은 수신 디바이스에 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 전송하는 송신 디바이스를 수반한다. 준-주기적 펄스 시퀀스는, 실질적으로 주기적인 펄스 시퀀스에 기초하고, 몇몇 비주기적 펄스들을 포함할 수 있고 또는 몇몇 주기적 펄스들을 포함하지 않을 수 있다. 송신 디바이스는, 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함하는 프리앰블, 및 데이터를 포함할 수 있는 데이터 페이로드를 각각 포함하는 프레임들을 송신할 수 있다. 수신 디바이스는, 신호를 수신하고, 신호의 샘플들을 발생시키고, 그리고 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 펄스와 연관된 샘플에 기초하여 샘플들을 분석함으로써 수신된 신호 내의 준-주기적 펄스 시퀀스들을 검출한다. 추가로, 수신 디바이스는, 시퀀스의 검출에 기초하여 프레임들을 검출하고, 그로부터 데이터를 추출할 수 있다.

Description

준-주기적 펄스 시퀀스를 이용하여 신호를 송신 및 수신하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR TRANSMITTING AND RECEIVING SIGNAL WITH QUASI-PERIODIC PULSE SEQUENCE}

관련 출원에 대한 상호-참조

본 출원은, 본원에 그 전체가 인용에 의해 포함되는, 2010년 5월 27일자로 출원되고, 발명의 명칭이 "System and Method for Transmitting and Receiving Signal with Quasi-Periodic Pulse Sequence"인 미국 가출원 일련 번호 제61/348,899호를 우선권으로 주장한다.

본 개시물은 일반적으로 통신 시스템들에 관한 것이며, 더욱 구체적으로는 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함하는 신호를 송신 및 수신하기 위한 시스템 및 방법에 관한 것이다.

통신 시스템들에서, 신호들은 종종 소스 통신 디바이스로부터 무선 매체를 통해서 타겟 통신 디바이스에 송신된다. 이러한 통신 디바이스들은 통상적으로 무선 매체를 통해서 긴 거리들에 신호들을 송신하기 위한 송신기를 채용한다. 대부분의 경우들에서, 송신기는, 신호들이 송신되는 중이든 송신되는 중이 아니든 연속적으로 동작된다. 일부 경우들에서, 연속적인 방식으로 송신기를 동작시키는 것은 용인가능할 수 있다. 그러나, 이는, 다른 경우들, 특히 관련 전원이 제한된 경우에서는, 통신 디바이스가 긴 시간 동안 연속적으로 동작되지 않을 수 있기 때문에, 바람직하지 않을 수 있다.

예를 들어, 수많은 통신 디바이스들은, 셀룰러 전화기들, 개인 휴대 정보 단말기들(PDAs), 핸드헬드 제품들, 및 다른 디바이스들과 같이 휴대가능하다. 휴대용 통신 디바이스들은 통상적으로 다양한 의도된 동작들을 수행하기 위해 제한된 전원, 예를 들어, 배터리에 의존한다. 제한된 전원은 통상적으로 휴대용 디바이스에 의해 이용된 전력의 양에 의존하는 연속적인 사용 수명을 갖는다. 일반적으로, 연속적인 사용 수명을 가능한 한 많이 연장하는 것이 바람직하다. 이에 따라, 휴대용 통신 디바이스들은 점점 더 적은 전력을 소모하도록 더욱 빈번하게 설계된다.

보다 전력 효율적인 방식으로 송신기를 동작하기 위한 하나의 기술은 신호들을 송신하기 위해 펄스-기반 변조 기술들(예를 들어, 펄스-위치 변조)를 이용하는 것이다. 이러한 시스템들에서, 송신기는 펄스 신호의 송신 동안 비교적 높은 전력 모드에서 동작될 수 있다. 그러나, 송신기가 펄스 신호를 송신하는데 이용되고 있지 않은 경우, 송신기는 전력을 절약하기 위해 비교적 낮은 전력 모드에서 동작된다. 유사하게, 이러한 시스템들에서, 수신기는 펄스 신호의 수신 동안 비교적 높은 전력 모드에서 동작될 수 있고, 신호를 수신하지 않을 때에는 비교적 낮은 전력 모드에서 동작될 수 있다.

펄스들이 도착하는 것으로 예상되는 시기를 수신기가 알게 하기 위해, 송신기와 수신기 사이에서 펄스 신호의 송신을 동기화하기 위한 기술들이 통상적으로 채용된다. 하나의 이러한 기술은 펄스 시퀀스들을 송신기가 수신기로 송신하기 위한 것이며, 이는 시퀀스들의 선험적 지식을 갖는다. 펄스 시퀀스들이 선험적 방식으로 송신되는 경우, 신호들의 수신은 신호들의 송신과 동기화될 수 있다. 이는, 수신기로 하여금 펄스들이 수신되거나 수신되지 않는 것으로 예상되는 시기를 알게 하도록 허용하여, 이에 따라 비교적 높은 전력 모드 그리고 낮은 전력 모드로 동작할 수 있다.

본 개시물의 양상은 신호를 송신하는 방법에 관한 것이며, 이 방법은, 실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키는 단계, 및 준-주기적 펄스 시퀀스를 포함하는 신호를 송신하는 단계를 포함한다. 또 다른 양상에서, 준-주기적 펄스 시퀀스는 제 1 레이트의 펄스들의 시퀀스를 포함하고, 여기서 실질적으로 주기적인 펄스 시퀀스는 제 1 레이트와는 상이한 제 2 레이트의 펄스들의 시퀀스를 포함한다.

다른 양상에 따르면, 제 1 레이트는 제 2 레이트 보다 크다. 다른 양상에서, 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스 + 하나 또는 둘 이상의 비-주기적 펄스들에 기초한다.

또 다른 양상에 따르면, 제 1 레이트는 제 2 레이트 보다 작다. 다른 양상에서, 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스 - 하나 또는 둘 이상의 주기적인 펄스들에 기초한다.

또 다른 양상에 따르면, 준-주기적 펄스 시퀀스의 펄스들은 펄스 인터벌들 내에 각각 위치되고, 추가로, 준-주기적 펄스 시퀀스의 각각의 펄스는 각각의 펄스 인터벌내의 타임 호핑 인터벌 내에서 위치된다. 다른 양상에서, 제 1 레이트는 통신 채널을 정의하는데 이용되며, 상기 통신 채널을 통해 신호가 송신된다. 또 다른 양상에서, 이 방법은 준-주기적 펄스 시퀀스를 포함하는 프리앰블, 및 데이터 페이로드를 포함하는 프레임을 발생시키는 단계를 더 포함하고, 여기서 송신된 신호는 결국 프레임을 포함한다.

개시물의 다른 양상은, 신호를 수신하는 단계, 수신된 신호의 샘플들을 발생시키는 단계, 및 수신된 신호의 샘플들을 분석함으로써 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하는 단계를 포함하는, 신호를 프로세싱하는 방법에 관한 것이며, 여기서 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초한다. 다른 양상에서, 준-주기적 펄스 시퀀스를 검출하는 단계는, 수신된 신호 내의 제 1 펄스와 연관된, 발생된 샘플들의 제 1 샘플을 결정하는 단계, 및 실질적으로 주기적인 펄스 시퀀스와 연관된 기간(period) 및 제 1 샘플에 기초하여, 발생된 샘플들에 관한 샘플들의 제 1 분석을 수행하는 단계를 포함한다. 다른 양상에서, 샘플들의 제 1 분석을 수행하는 단계는, 제 1 샘플로부터 정수배(integer multiple)의 기간에 있는 발생된 샘플들에 관한 샘플들을 분석하는 단계를 포함한다.

또 다른 양상에서, 준-주기적 펄스 시퀀스를 검출하는 단계는, 샘플들의 제 1 분석이 준-주기적 펄스 시퀀스의 검출을 초래하는지의 여부를 결정하는 단계, 제 1 분석이 준-주기적 펄스 시퀀스의 검출을 초래하지 않는 경우에, 수신된 신호 내의 제 2 펄스와 연관된, 발생된 샘플들의 제 2 샘플을 결정하는 단계, 및 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 제 2 샘플에 기초하여, 발생된 샘플들에 관한 샘플들의 제 2 분석을 수행하는 단계를 더 포함한다.

또 다른 양상에서, 이 방법은 준-주기적 펄스 시퀀스의 검출에 기초하여 프레임을 검출하는 단계를 더 포함한다. 다른 양상에서, 프레임을 검출하는 단계는 준-주기적 펄스 시퀀스의 검출과 연관된 타이밍 정보에 기초한다. 또 다른 양상에서, 준-주기적 펄스 시퀀스가 프레임의 프리앰블 내에 위치되며, 여기서 프레임은 데이터 페이로드를 포함하고, 이 방법은 데이터 페이로드로부터 데이터를 추출하는 단계를 더 포함한다.

본 개시물의 다른 양상들, 이점들 및 신규의 특징들은, 첨부된 도면들과 관련하여 고려될 때 본 개시물의 이하의 상세한 설명으로부터 명백하게 될 것이다.

도 1은 본 개시물의 양상에 따라서 예시적인 송신기의 블록도를 예시한다.
도 2는 본 개시물의 다른 양상에 따라서 예시적인 프레임의 신호 도면을 도시한다.
도 3은 본 개시물의 다른 양상에 따라서 예시적인 준-주기적 펄스 시퀀스의 그래프를 예시한다.
도 4는 본 개시물의 다른 양상에 따라서 다른 예시적인 준-주기적 펄스 시퀀스의 그래프를 예시한다.
도 5는 본 개시물의 다른 양상에 따라서 하나 또는 둘 이상의 준-주기적 시퀀스들을 포함하는 신호를 송신하는 예시적인 방법의 흐름도를 예시한다.
도 6은 본 개시물의 다른 양상에 따라서 신호를 송신하기 위한 예시적인 장치의 블록도를 예시한다.
도 7은 본 개시물의 다른 양상에 따라서 예시적인 수신기의 블록도를 예시한다.
도 8은 본 개시물의 다른 양상에 따라서 수신된 신호 내의 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 검출하는 예시적인 방법의 흐름도를 예시한다.
도 9는 본 개시물의 다른 양상에 따라서 신호를 프로세싱하기 위한 예시적인 장치의 블록도를 예시한다.
도 10은 본 개시물의 다른 양상에 따라서 예시적인 통신 디바이스의 블록도를 예시한다.
도 11a 내지 도 11d는 본 개시물의 다른 양상에 따라서 다양한 펄스 변조 기술들의 타이밍 도면들을 예시한다.
도 12는 본 개시물의 다른 양상에 따라서 다양한 채널들을 통해서 서로 통신하는 다양한 통신 디바이스들의 블록도를 예시한다.

본 개시물의 다양한 양상들이 이하 설명된다. 본원의 교시들은 매우 다양한 형태들로 구체화될 수 있고, 본원에 개시되는 임의의 특정 구조, 기능 또는 이들 모두는 단지 전형적 사례라는 것이 명백해야 한다. 본원의 교시들에 기초하여, 당업자는 본원에 개시된 양상이 임의의 다른 양상들에 대해 독립적으로 구현될 수 있고 둘 또는 셋 이상의 이러한 양상들이 다양한 방식들로 조합될 수 있다는 것을 인식해야 한다. 예를 들어, 본원에 설명된 임의의 수의 양상들을 이용하여 장치가 구현되거나 또는 방법이 실행될 수 있다. 또한, 여기에 설명된 하나 또는 둘 이상의 양상들뿐만 아니라 또는 이들 이외에 다른 구조, 다른 기능, 또는 다른 구조와 다른 기능을 이용하여 이러한 장치가 구현되거나 또는 이러한 방법이 실행될 수 있다.

도 1은 본 개시물의 양상에 따라서 예시적인 송신기(100)의 블록도를 예시한다. 요약하면, 송신기(100)는 프리앰블 및 데이터 페이로드를 포함하는 송신 프레임을 발생시키고 송신하도록 적응된다. 프리앰블은 하나 또는 둘 이상의 프레임들을 검출하기 위한 수신기의 동기화를 위해 이용되는 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함한다. 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초한다. 몇몇 양상에서, 준-주기적 펄스 시퀀스는 제 1 레이트의 펄스들의 시퀀스를 포함하고, 실질적으로 주기적인 펄스 시퀀스는 제 1 레이트와는 상이한 제 2 레이트의 주기적 펄스들의 시퀀스를 포함한다. 제 1 레이트가 제 2 레이트 보다 큰 경우, 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스 + 하나 또는 둘 이상의 준-주기적 펄스들에 기초한다. 한편, 제 1 레이트가 제 2 레이트 보다 작은 경우, 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스 - 하나 또는 둘 이상의 주기적 펄스들에 기초한다. 준-주기적 펄스 시퀀스의 펄스들은 주기적 펄스 인터벌들 내에 각각 상주하고, 이들 각각의 인터벌들은 정의된 개수의 타임 호핑 인터벌들을 포함한다. 이에 따라, 펄스 인터벌들의 기간 P0는 제 1 레이트(예를 들어, 제 1 레이트 = 1/P0)와 관련된다. 각각의 펄스는 초광대역(UWB; ultra-wideband) 펄스일 수 있다.

실질적으로 주기적인 펄스 시퀀스의 펄스들의 기간 P가 펄스 인터벌들의 기간 P0 보다 작은 경우(예를 들어, 제 1 레이트가 제 2 레이트 보다 작은 경우), 하나 또는 둘 이상의 주기적 펄스들의 송신은 각각의 펄스 인터벌 내에서 억제되고, 여기서 2개 또는 3개 이상의 펄스들이 기간 P를 따라서 위치될 것이다. 이는, 각각의 펄스 인터벌 당 오직 하나의 펄스만이 송신되는 것을 보장한다. 유사하게, 실질적으로 주기적인 펄스 시퀀스의 펄스들의 기간 P는 펄스 인터벌들의 기간 P0 보다 큰 경우(예를 들어, 제 1 레이트가 제 2 레이트 보다 큰 경우), 더미(dummy) 또는 비-주기적 펄스의 송신이 각각의 펄스 인터벌 내에 삽입되며, 이 펄스 인터벌에서는 기간 P에 펄스의 부재(absence)가 존재한다. 이는, 각각의 펄스 인터벌이 단일 펄스를 포함하는 것을 보장한다.

더욱 구체적으로, 송신기(100)는 데이터 소스(102), 채널 컨트롤러(104), 펄스 시퀀스 발생기(106), 프레임 발생기(108), 펄스 변조기(110), 라디오 주파수(RF) 회로(112), 및 안테나(114)를 포함한다. 데이터 소스(102)는 송신된 프레임의 데이터 페이로드에 대한 데이터를 발생시키도록 적응된다. 채널 컨트롤러(104)는 프레임의 송신을 위해 활성 채널을 할당하도록 적응된다. 활성 채널은 준-주기적 펄스 시퀀스의 펄스들에 대해 기간 P를 정의한다. 펄스 시퀀스 발생기 (106)는 활성 채널에 기초하여 하나 또는 둘 이상의 준-주기적 시퀀스를 발생시키도록 적응된다.

프레임 발생기(108)는 프리앰블 및 데이터 페이로드를 포함하는 송신 프레임을 형성하도록 적응된다. 이와 관련하여, 프레임 발생기(108)는 펄스 시퀀스 발생기(106)에 의해 발생된 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 송신 프레임의 프리앰블에 위치시키도록 적응된다. 추가적으로, 프레임 발생기(108)는 데이터 소스(102)로부터의 데이터를 송신 프레임의 데이터 페이로드에 위치시키도록 적응된다. 펄스 변조기(110)는 펄스 변조된 프레임을 발생시키기 위해 데이터 프레임을 변조한다. RF 모듈(112)은 안테나(114)를 통해서 원격 디바이스로의 무선 송신을 위해 펄스 변조된 프레임을 포함하는 출력 RF 신호를 발생시킨다.

펄스 시퀀스 발생기(106)는, 회로, 프로세서, 주문형 반도체(ASIC), 프로그래머블 로직 어레이(PLA), 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는, 준-주기적 펄스 시퀀스를 발생시키기 위한 수단의 일 예시일 뿐이다. RF 회로(112)는, 송신기, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는, 신호를 송신하기 위한 수단의 일 예시일 뿐이다. 유사하게, 프레임 발생기(108)는, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자장치들로서 구현될 수 있는 프레임을 발생시키기 위한 수단의 일 예시일 뿐이다.

도 2는 본 개시물의 다른 양상들에 따른 예시적인 송신 프레임(200)의 신호 도면을 예시한다. 이전에 논의된 바와 같이, 송신 프레임(200)은 프리앰블(202) 및 데이터 페이로드(204)를 포함한다. 프리앰블은 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함한다. 준-주기적 펄스 시퀀스들은 연속적인 방식으로 배열될 수 있다. 준-주기적 펄스 시퀀스들은 송신된 프레임과의 동기화를 통해서 및/또는 송신된 프레임의 획득을 통해서 관련 수신기를 보조한다. 데이터 페이로드(204)는 수신기로의 송신을 위해 데이터에 대해 예약된다. 송신 프레임(200)은, 비어있는(empty) 데이터 페이로드(204)(예를 들어, 데이터 페이로드 내에 어떠한 데이터도 존재하지 않음)를 포함할 수 있다.

도 3은 본 개시물의 다른 양상에 따라서 예시적인 준-주기적 펄스 시퀀스의 그래프를 예시한다. 이 예시에서, N개(예를 들어, 64개)의 주기적 펄스 인터벌들이 존재하고, 이 인터벌들에서는 준-주기적 펄스 시퀀스의 펄스들이 각각 전송된다. 각각의 펄스 인터벌은 제로(0) 비트 값에 대해 예약된 8개의(8) 타임 호핑 인터벌들을 포함하고, 다른 8개의(8) 타임 호핑 인터벌들은 1(1) 비트 값에 대해 예약된다. 따라서, 펄스 인터벌의 기간 P0는 이에 따라 16개의 타임 호핑 인터벌들이다. 또한, 이 예시에 따르면, 실질적으로 주기적인 펄스 시퀀스의 펄스들의 기간 P는 14개의 타임 호핑 인터벌들이다. 따라서, 펄스들의 기간 P는 펄스 인터벌들의 기간 P0 보다 작고(또는 반대로, 주기적 펄스들의 레이트는 펄스 인터벌들의 레이트 보다 큼), 이는 일부 펄스 인터벌들 내에서 2개의 펄스들의 송신의 스케줄링을 초래한다.

예를 들어, 이 예시를 고려하면, 제 1 펄스는 펄스 인터벌 1(1)의 비트 제로(0) 값의 타임 호핑 인터벌 4(4)에서 송신된다. 펄스 기간이 14개의 타임 호핑 인터벌들이기 때문에, 제 2 펄스는 펄스 인터벌 2(2)의 비트 제로(0) 값의 타임 호핑 인터벌 2(2)에서 송신된다. 제 3 펄스는 펄스 인터벌 3(3)의 비트 제로(0) 값의 타임 호핑 인터벌 제로(0)에서 송신된다. 제 4 펄스는 펄스 인터벌 3(3)의 비트 1(1) 값의 타임 호핑 인터벌 6(6)에서 송신되도록 스케줄링된다. 이에 따라, 제 4 펄스가 송신되는 경우, 이는 단일의 펄스 인터벌 내에서 2개 또는 3개 이상의 펄스들이 송신되는 규칙을 위반할 것이다. 따라서, 이 예시에서, 제 4 펄스의 송신은 억제된다. 제 4 펄스의 송신을 억제하는 대신에, 제 3 펄스의 송신이 억제될 수 있다는 것을 이해해야 한다. 준-주기적 펄스 시퀀스의 송신은 시퀀스의 길이에 대해 이러한 방식으로 연속하고, 만약 존재하는 경우, 후속 펄스 시퀀스들에 대해서도 이러한 방식으로 연속한다.

도 4는 본 개시물의 다른 양상에 따라서 다른 예시적인 준-주기적 펄스 시퀀스의 그래프를 예시한다. 이 예시에서, 실질적으로 주기적인 펄스 시퀀스의 펄스들의 기간 P는 펄스 인터벌들의 기간 P0 보다 크다(또는 반대로, 주기적 펄스들의 레이트는 펄스 인터벌들의 레이트 보다 작다). 이에 따라, 펄스가 기간 P에 따라서 송신되도록 스케줄링되지 않은 각각의 펄스 인터벌에 대해, 더미 또는 비-주기적 펄스(예를 들어, 수신기에 의한 동기화를 위해 이용되지 않는 펄스)가 이러한 펄스 인터벌 내에 송신된다. 이 특정 예시에서, 펄스들의 기간 P에는 18개의 타임 호핑 인터벌들이 있고, 기간 P0의 펄스 인터벌은 16개이다.

이 예시를 고려하면, 제 1 펄스는 펄스 인터벌 1(1)의 비트 1(1) 값의 타임 호핑 인터벌 1(1)에서 송신된다. 펄스 기간에는 18개의 타임 호핑 인터벌들이 있기 때문에, 제 2 펄스는 펄스 인터벌 2(2)의 비트 1(1) 값의 타임 호핑 인터벌 3(3)에서 송신된다. 제 3 펄스는 펄스 인터벌 3(3)의 비트 1(1) 값의 타임 호핑 인터벌 5(5)에서 송신된다. 제 4 펄스가 펄스 인터벌 4(4)의 비트 1(1) 값의 타임 호핑 인터벌 7(7)에서 송신된다. 제 5 펄스가 펄스 인터벌 6(6)의 비트 제로(0) 값의 타임 호핑 인터벌 1(1)에서 송신되기 때문에, 펄스 인터벌 5(5) 내에서 송신될 펄스의 부재(absence)가 존재한다. 이에 따라, 각각의 펄스 인터벌 마다 펄스를 송신하는 규칙에 따르기 위해, 펄스 인터벌 5(5) 내의 어디든 더미 펄스가 송신된다. 이 예시에서, 더미 또는 비-주기적 펄스가 펄스 인터벌 5(5)의 비트 제로(0) 값의 타임 호핑 인터벌 7(7)에서 송신된다. 준-주기적 펄스 시퀀스의 송신은 시퀀스의 길이에 대해 이러한 방식으로 연속하고, 만약 존재하는 경우, 후속하는 펄스 시퀀스들에 대해 이러한 방식으로 연속한다.

도 5는 본 개시물의 다른 양상에 따라서 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함하는 프리앰블을 갖는 프레임을 송신하는 예시적인 방법(500)의 흐름도를 예시한다. 이 방법(500)은 펄스 인터벌들의 기간 P0 보다 큰 또는 그 보다 작은 기간 P를 갖는 기본적인 실질적으로 주기적인 펄스 시퀀스를 총칭한다. 방법(500)에 따르면, 송신중인 현재 펄스 시퀀스를 나타내는 변수 j는 1(1)로 설정된다(블록 502). 추가적으로, 현재 펄스 인터벌(상기 현재 펄스 인터벌 내에서 현재 펄스 시퀀스의 펄스가 송신됨)을 나타내는 변수 k가 또한 1(1)로 설정된다(블록 504).

다음으로, 펄스 인터벌(1) 내에서 펄스가 송신된다(블록 506). 그후, 변수 k가 새로운 또는 현재 펄스 인터벌을 식별하기 위해 1(1)만큼 증분된다(블록 508). 그후, 송신될 다음 펄스가 이전 펄스 인터벌(k-1), 현재 펄스 인터벌(k), 또는 다음 펄스 인터벌(k+1)에 포함되는지의 여부에 대한 결정이 이루어진다(블록 510). 블록(512)에 의하여 결정됨에 따라서, 이전 펄스 인터벌(k-1) 내에서 다음 펄스가 송신될 것으로 스케줄링되는 경우, 다음 펄스의 송신은 억제 또는 취소된다(블록 514). 이는 이전 펄스 인터벌(k-1) 내의 2개의 펄스들의 송신을 방지한다. 블록(514)으로부터, 방법(500)은 블록(522)으로 진행한다.

한편, 블록(512)에 의하여 결정됨에 따라서, 다음 펄스가 현재 펄스 인터벌(k) 내에 송신되도록 스케줄링되는 경우, 다음 펄스의 송신은 현재 펄스 기간(k) 내에서 수행된다(블록 516). 그후, 방법(500)은 블록(522)으로 진행한다. 그러나, 블록(512)에 의하여 결정됨에 따라서, 다음 펄스가 다음 펄스 인터벌(k+1) 내에서 송신되도록 스케줄링되는 경우, 현재 펄스 인터벌(k) 내에서 더미 펄스가 송신된다(블록 518). 이는 각각의 펄스 인터벌 마다 펄스가 송신되는 것을 보장하기 위한 것이다. 그후, 다음 펄스 인터벌(k+1)을 현재 펄스 인터벌(k)로서 식별하도록, 변수 k는 증분된다(블록 520). 다음으로, 다음 펄스의 송신이 "새로운" 현재 펄스 기간(k) 내에서 수행된다(블록 516). 그후, 방법(500)은 블록(522)으로 진행한다.

블록(522)에서, 변수 k가 펄스 시퀀스 내의 펄스 인터벌들의 개수인 N(예를 들어, 64)보다 큰지의 여부에 대한 결정이 이루어진다. 블록(522)에 대해 결정됨에 따라서 변수 k가 N 보다 크지 않은 경우(이는, 현재 펄스 시퀀스(j)의 펄스들 모두가 송신되지 않았다는 것을 의미함), 방법(500)은 이전에 논의된 바와 같이 다음 펄스의 송신과 연관된 프로세스를 반복하기 위해 블록(508)으로 진행한다. 한편, 블록(522)에 대해 결정됨에 따라서 변수 k가 N 보다 큰 경우(이는, 현재 펄스 시퀀스(j)의 펄스들 모두가 송신되었다는 것을 의미함), 변수 j는 송신될 다음 펄스 시퀀스를 식별하도록 증분된다(블록 524).

블록(526)에서, 변수 j가 M 보다 큰지의 여부에 대한 결정이 이루어지며(블록 526), 여기서 M은 프레임의 프리앰블 내의 펄스 시퀀스들의 수이다. 블록(526)에 대해 결정됨에 따라서 변수 j가 M 보다 크지 않은 경우(이는, 현재 프레임 내의 펄스 시퀀스들 모두가 송신되지 않았다는 것을 의미함), 방법(500)은 다음 펄스 시퀀스의 송신과 연관된 프로세스를 반복하기 위해 블록(504)으로 진행한다. 한편, 블록(526)에 대해 결정됨에 따라서 변수 j가 M 보다 큰 경우(이는, 현재 프레임의 펄스 시퀀스들 모두가 송신되었다는 것을 의미함), 현재 프레임에 대한 펄스 시퀀스들의 송신은 종료된다(블록 528).

도 6은 본 개시물의 다른 양상에 따라서 신호를 송신하기 위한 예시적인 장치(600)의 블록도를 예시한다. 장치(600)는 준-주기적 펄스 시퀀스 발생기(602), 및 송신 회로(604)를 포함한다. 준-주기적 펄스 시퀀스 발생기(602)는 실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키도록 적응된다. 그리고, 송신 회로(602)는 준-주기적 펄스 시퀀스를 포함하는 신호를 송신하도록 적응된다. 이에 따라, 준-주기적 펄스 시퀀스를 발생시키기 위한 수단은 발생기, 프로세서 또는 회로를 포함할 수 있고, 신호를 송신하기 위한 수단은 송신기를 포함할 수 있다.

도 7은 본 개시물의 다른 양상에 따라서 예시적인 수신기(700)의 블록도를 예시한다. 요약하면, 수신기(700)는 수신된 신호의 하나 또는 둘 이상의 프레임들에서 하나 또는 둘 이상의 준-주기적 시퀀스들을 검출하고, 하나 또는 둘 이상의 준-주기적 시퀀스들의 검출로부터 도출되는 타이밍 정보를 이용하여 하나 또는 둘 이상의 프레임들을 검출하며, 그리고 검출된 하나 또는 둘 이상의 프레임들로부터 데이터(만약 존재하는 경우)를 추출하고, 그 데이터(만약 존재하는 경우)를 데이터 싱크에 제공하도록 적응된다.

특히, 수신기(700)는 안테나(702), RF 회로(704), 샘플 발생기(706), 준-주기적 펄스 시퀀스 검출기(708), 프레임 검출기(710), 데이터 추출기(712), 및 데이터 싱크(714)를 포함한다. 안테나(702)는 무선 매체를 통해서 원격의 디바이스로부터 송신된 수신 신호(received signal)를 픽업한다. 수신 신호는 하나 또는 둘 이상의 프레임들을 포함하고, 여기서 각각의 프레임은 프리앰블 및 데이터 페이로드를 포함한다. 프리앰블은 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 포함하고, 데이터 페이로드는 펄스 변조 데이터(pulse modulated data)를 가질 수 있다. RF 회로(704)는 수신 신호를 프로세싱(예를 들어, 증폭, 필터링, 하향변환, 및/또는 등)한다. 샘플 발생기(706)는 프로세싱된 수신 신호의 샘플들을 발생시킨다.

이하 더욱 상세하게 논의되는 바와 같이, 준-주기적 펄스 시퀀스 검출기(708)는, 수신 신호의 각각의 프레임 내에서 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 검출하고, 상기 검출에 기초하여 타이밍 정보를 발생시키도록 적응된다. 프레임 검출기(710)는 준-주기적 시퀀스 검출기(708)에 의해 제공된 타이밍 정보에 기초하여 수신 신호의 프레임들을 검출하도록 적응된다. 데이터 추출기(712)는, 프레임의 데이터 페이로드 부분 내의 수신 신호의 샘플들을 분석함으로써 각각의 프레임으로부터 데이터를 추출하고, 프로세싱을 위해 데이터 싱크(714)에 추출된 데이터를 제공한다.

RF 회로(704)는, 수신기, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는 신호를 수신하기 위한 수단의 일 예시일 뿐이다. 샘플 발생기는, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는 수신 신호의 샘플들을 발생시키기 위한 수단의 일 예시일 뿐이다. 프레임 검출기(710)는, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는 프레임을 검출하기 위한 수단의 일 예시일 뿐이다. 데이터 추출기(712)는, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는 프레임으로부터 데이터를 추출하기 위한 수단의 일 예시일 뿐이다.

유사하게, 준-주기적 시퀀스 검출기(708)는, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있는 준-주기적 펄스 시퀀스를 검출하기 위한 수단의 일 예시일 뿐이다. 이하 더욱 상세하게 논의되는 바와 같이, 준-주기적 펄스 시퀀스를 검출하기 위한 수단은, (1) 수신 신호 내의 펄스와 연관된, 발생된 샘플 수신 신호의 제 1 샘플을 결정하기 위한 수단; (2) 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 제 1 샘플에 기초하여 샘플들에 관한 분석을 수행하기 위한 수단; (3) 샘플들의 제 1 분석이 준-주기적 펄스 시퀀스의 검출을 초래하는지의 여부를 결정하기 위한 수단; (4) 제 1 분석이 준-주기적 펄스 시퀀스의 검출을 초래하지 않은 경우 수신 신호 내의 제 2 펄스와 연관된, 발생된 샘플들의 제 2 샘플을 결정하기 위한 수단; 그리고 (5) 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 제 2 샘플에 기초하여, 발생된 샘플들에 관한 샘플들에 관한 제 2 분석을 수행하기 위한 수단을 포함할 수 있다. 이들 수단들은, 회로, 프로세서, ASIC, PLA, 이들의 임의의 조합, 또는 다른 전자 장치들로서 구현될 수 있다.

도 8은, 본 개시물의 다른 양상에 따라서 수신 신호 내의 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 검출하는 예시적인 방법(800)의 흐름도를 예시한다. 방법(800)은 준-주기적 시퀀스 검출기(708) 또는 몇몇 다른 디바이스에 의해 구현될 수 있다. 방법(800)에 따르면, 검출기(708)는, 샘플 발생기(706)에 의해 발생된 샘플들로부터, 수신 신호 내의 펄스와 연관된 샘플을 검출한다(블록 802). 다음으로, 검출기(708)는 그 샘플을 기준 샘플로서 설정한다(블록 804). 검출기(708)는 그후 실질적으로 주기적인 펄스 시퀀스의 기간 P 및 기준 샘플에 기초하여 펄스들을 검출하기 위해 샘플들을 분석한다(블록 806). 예를 들어, 분석될 수 있는 샘플들은 a + bP로 주어지고, 여기서 실질적으로 주기적인 펄스 시퀀스의 펄스들의 샘플들과 관련하여, a는 기준 샘플을 나타내고, P는 기간이며, b는 1 내지 N-1까지의 정수이고, 여기서 N은 준-주기적 펄스 시퀀스에서의 펄스들의 개수이다. 펄스의 검출은 콘볼루션 알고리즘과 같은 보정 알고리즘에 의해 달성될 수 있다.

블록(808)에서, 검출기(708)는, 블록(806)에 의한 분석에 기초하여 준-주기적 펄스 시퀀스가 검출되었는지의 여부를 결정한다. 준-주기적 펄스 시퀀스가 검출되지 않은 경우(이는, 검출된 초기 또는 기준 펄스가 의도된 준-주기적 펄스 시퀀스의 일부가 아닌 경우일 수 있음), 검출기(708)는 그후 수신 신호 내의 다른 펄스와 연관된 다른 샘플을 선택한다(블록 810). 블록(810)으로부터, 방법(800)은 블록(804)으로 진행하고, 그후 의도된 준-주기적 펄스 시퀀스를 검출하도록 시도하기 위해 블록(806)으로 진행한다. 한편, 블록(808)에서, 검출기(708)가 준-주기적 펄스 시퀀스가 검출되었던 것으로 결정하는 경우, 그후 검출기는 검출된 준-주기적 펄스 시퀀스와 연관된 타이밍 정보를 대응하는 프레임의 검출을 위해 프레임 검출기(710)에 제공한다(블록 812).

도 9는 본 개시물의 다른 양상에 따라서 다른 예시적인 수신기(900)의 블록도를 예시한다. 수신기(900)는 신호 수신 회로(902), 샘플 발생 회로(904), 및 준-주기적 펄스 시퀀스 검출기(906)를 포함한다. 신호 수신 회로(902)는 실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 포함하는 신호를 수신하도록 적응된다. 샘플 발생 회로(904)는 수신 신호의 샘플들을 발생하도록 적응된다. 그리고, 준-주기적 펄스 시퀀스 검출기(906)는 수신 신호의 샘플들을 분석함으로써 수신 신호 내의 준-주기적 펄스 시퀀스를 검출하도록 적응된다.

도 10은 본 개시물의 다른 양상에 따라서 예시적인 통신 디바이스(1000)의 블록도를 예시한다. 통신 디바이스(1000)는 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 송신하고 검출하는 것으로 앞서 논의된 임의의 장치들을 사용하는 통신 디바이스의 일 예시적인 구현일 수 있다. 특히, 통신 디바이스(1000)는 안테나(1002), 임피던스 매칭 필터(1004), 저 잡음 증폭기(LNA; 1006), 수신 신호 프로세싱 모듈(1008), 데이터 싱크(1010), 데이터 소스(1012), 송신 신호 프로세싱 모듈(1014), 및 전력 증폭기(PA; 1016)를 포함한다.

수신기로서 동작하는 통신 디바이스(1000)에 관하여, RF 신호가 안테나(1002)에 의해 픽 업되고, 임피던스 매칭 필터(1004)에 의해 LNA(1006)에 공급된다(apply). LNA(1006)는 수신 RF 신호를 증폭한다. 펄스 복조기(1008)는, 예를 들어, 그의 샘플들을 발생시키고, 샘플들을 분석함으로써 준-주기적 펄스 시퀀스들을 검출하고, 준-주기적 펄스 시퀀스들의 검출에 기초하여 프레임들을 검출하고, 그리고 프레임들로부터 데이터를 추출함으로써 수신 신호를 프로세싱한다. 그후, 추출된 데이터는 데이터 싱크(1010)에 제공된다. 다음으로, 데이터 싱크(1010)는 수신 데이터에 기초하여 하나 또는 둘 이상의 정의된 동작들을 수행할 수 있다. 예를 들어, 데이터 프로세서는 마이크로프로세서, 마이크로컨트롤러, 축약된 명령 세트 컴퓨터(RISC) 프로세서, 디스플레이, 게임, 오디오 데이터를 프로세싱하도록 적응된 오디오 디바이스(예컨대, 헤드셋)(스피커들과 같은 트랜스듀서를 포함), 의료용 디바이스, 슈(shoe), 와치, 데이터에 응답하는 로봇식 또는 의료용 디바이스, 표시를 발생시키도록 적응된 사용자 인터페이스, 예컨대, 디스플레이, 하나 또는 둘 이상의 발광 다이오드(LED), 등을 포함할 수 있다.

트랜시버로서 동작하는 통신 디바이스(1000)에 관하여, 데이터 소스(1012)에 의해 데이터가 발생된다. 송신 신호(1014)는, 각각의 프레임의 프리앰블 내에 하나 또는 둘 이상의 준-주기적 펄스 시퀀스들을 삽입하고, 각각의 프레임의 데이터 페이로드 내에 데이터 소스(1012)로부터의 데이터를 삽입하고, 그리고 각각의 프레임을 펄스 변조시킴으로써, 프레임들을 포함하는 RF 송신 신호를 형성한다. PA(1016)는 RF 송신 신호를 증폭시킨다. 안테나(1002)는 임피던스 매칭 필터(1004)를 통해서 PA(1016)로부터 RF 송신 신호를 수신하고, 목적지 통신 디바이스로의 송신을 위해 무선 매체로 그 RF 송신 신호를 방사한다. 데이터 소스(1012)는, 파라미터를 센싱하고 센싱된 파라미터를 나타내는 신호를 제공하도록 적응된 센서를 포함하는 센싱 디바이스, 마이크로프로세서, 마이크로컨트롤러, RISC 프로세서, 키보드, 포인팅 디바이스(예컨대, 마우스 또는 트랙볼), 오디오 디바이스(예컨대, 헤드셋)(마이크로폰과 같은 트랜스듀서를 포함), 게임, 의료용 디바이스, 슈(shoe), 데이터를 발생시키는 로봇식 또는 의료용 디바이스, 사용자 인터페이스, 예컨대, 터치-센싱 디스플레이, 사용자 디바이스 등에 의해 발생될 수 있다.

도 11a는 본원에 설명된 통신 시스템들, 디바이스들, 및 장치들 중 임의의 것에서 채용될 수 있는 펄스 변조의 일 예시로서 상이한 펄스 반복 주파수들(PRF)을 이용하여 정의된 상이한 채널들(채널 1 및 채널 2)을 나타낸다. 구체적으로, 채널 1에 대한 펄스들은 펄스-투-펄스 지연 주기(1102)에 대응하는 펄스 반복 주파수(PRF)를 갖는다. 반대로, 채널 2에 대한 펄스들은 펄스-투-펄스 지연 주기(1104)에 대응하는 펄스 반복 주파수(PRF)를 갖는다. 이에 따라, 이 기술은 2개의 채널들 사이에서 펄스 충돌들에 대해 비교적 낮은 가능성으로 의사-직교 채널들을 정의하는데 이용될 수 있다. 특히, 펄스 충돌들에 대한 낮은 가능성은 펄스들에 대한 낮은 듀티 사이클의 이용을 통해서 달성될 수 있다. 예를 들어, 펄스 반복 주파수들(PRF)의 적절한 선택을 통해서, 주어진 채널에 대한 실질적으로 모든 펄스들이 임의의 다른 채널에 대한 펄스들과는 상이한 타임들에 송신될 수 있다.

주어진 채널에 대해 정의된 펄스 반복 주파수(PRF)는 그 채널에 의해 지원된 데이터 레이트 또는 레이트들에 의존할 수 있다. 예를 들어, 매우 낮은 데이터 레이트(예를 들어, Kbps 또는 초당 수 킬로비트들 정도)를 지원하는 채널은 대응하는 낮은 펄스 반복 주파수(PRF)를 채용할 수 있다. 반대로, 비교적 높은 데이터 레이트(예를 들어, Mbps 또는 초당 수 메가비트들 정도)를 지원하는 채널은 대응하는 더 높은 펄스 반복 주파수(PRF)를 채용할 수 있다.

도 11b는 본 명세서에 설명된 임의의 통신 시스템들에 채용될 수 있는 변조의 예시로서 상이한 펄스 위치들 또는 오프셋들로 정의된 상이한 채널들(채널 1 및 채널 2)을 예시한다. 채널 1에 대한 펄스들은 제 1 펄스 오프셋에 따라서(예를 들어, 도시되지 않은 타임에서의 주어진 포인트에 관련하여) 라인(1106)으로 나타낸 것과 같은 타임에서의 포인트에서 발생된다. 반대로, 채널 2에 대한 펄스들은 제 2 펄스 오프셋에 따라서 라인(1108)으로 나타낸 것과 같은 타임에서의 포인트에서 발생된다. (화살표들 (1110)로 나타낸 바와 같이) 펄스들 사이의 펄스 오프셋 차이를 고려해 볼 때, 이 기술은 2개의 채널들 사이의 펄스 충돌들의 가능성을 감소시키기 위해 이용될 수 있다. 채널들에 대해 정의된 (예를 들어, 본원에 논의된 것과 같은) 임의의 다른 시그널링 파라미터들 및 디바이스들 간의 타이밍의 정확도(예를 들어, 상대적 클록 드리프트)에 의존하여, 상이한 펄스 오프셋들의 이용이 직교 채널 또는 의사-직교 채널을 제공하는데 이용될 수 있다.

도 11c는 본원에 설명된 임의의 통신 시스템들에 채용될 수 있는 상이한 타이밍 호핑 시퀀스들을 이용하여 정의된 상이한 채널들(채널 1 및 채널 2)을 예시한다. 예를 들어, 채널 1에 대한 펄스들(1112)은 하나의 타임 호핑 인터벌에 따른 타임들에서 발생될 수 있는 반면, 채널 2에 대한 펄스들(1114)은 다른 타임 호핑 인터벌에 따른 타임들에서 발생될 수 있다. 사용된 특정 시퀀스들 및 디바이스들 간의 타이밍의 정확도에 의존하여, 이러한 기술이 직교 채널 또는 의사-직교 채널을 제공하는데 이용될 수 있다. 예를 들어, 타임 호핑된 펄스 위치들은 이웃 채널들로부터 반복 펄스 충돌들의 가능성을 감소시키기 위해 주기적이지 않을 수 있다.

도 11d는 본원에 설명된 임의의 통신 시스템들에 채용될 수 있는 펄스 변조의 예시로서 상이한 타임 슬롯들로 정의된 상이한 채널들을 예시한다. 채널 L1에 대한 펄스들은 특정 타임 인스턴스들에서 발생된다. 유사하게, 채널 L2에 대한 펄스들은 다른 타임 인스턴스들에서 발생된다. 동일한 방식으로, 채널 L3에 대한 펄스들이 여전히 다른 타임 인스턴스들에서 발생된다. 일반적으로, 상이한 채널들에 속하는 타임 인스턴스들은 동시에 일어나지 않고, 또는 다양한 채널들 사이에서의 간섭을 감소 또는 제거하기 위해 직교할 수 있다.

다른 기술들이 펄스 변조 스킴들에 따라서 채널들을 정의하는데 이용될 수 있는 것으로 인식되어야 한다. 예를 들어, 채널은 상이한 확산 의사-랜덤 넘버 시퀀스들, 또는 일부 다른 적절한 파라미터 또는 파라미터들에 기초하여 정의될 수 있다. 또한, 채널은 둘 또는 셋 이상의 파라미터들의 조합에 기초하여 정의될 수 있다.

도 12는 개시물의 다른 양상에 따라서 다양한 채널들을 통해서 서로 통신하는 다양한 초광대역(UWB) 통신 디바이스들의 블록도를 예시한다. 예를 들어, UWB 디바이스 1(1202)은 2개의 공존하는 UWB 채널1 및 UWB 채널2를 통해서 UWB 디바이스 2(1204)와 통신한다. UWB 디바이스(1202)는 단일 채널 3을 통해서 UWB 디바이스 3(1206)과 통신한다. 그리고, UWB 디바이스 3(1206)은 결국 단일 채널 4을 통해서 UWB 디바이스 4(1208)와 통신한다. 다른 구성들이 가능하다. 통신 디바이스들은 수많은 상이한 애플리케이션들에 대해 이용될 수 있고, 예를 들어, 헤드셋, 마이크로폰, 바이오메트릭 센서, 심박수측정기, 보수계, EKG 디바이스, 와치, 슈, 리모트 컨트롤, 스위치, 타이어 압력 모니터, 게이밍 디바이스, 또는 다른 통신 디바이스들에서 구현될 수 있다. 의료용 디바이스는 스마트 밴드-에이드, 센서들, 바이탈 사인 모니터들, 및 그 외의 것들을 포함할 수 있다. 본원에 설명된 통신 디바이스들은, 예를 들어,자동차, 스포츠, 및 생리적(의료용) 응답들을 센싱하기 위한 것과 같은 임의의 유형의 센싱 애플리케이션에 이용될 수 있다.

본 개시물의 임의의 전술한 양상들은 수많은 상이한 디바이스들에서 구현될 수 있다. 예를 들어, 앞서 논의된 바와 같이 의료용 애플리케이션들뿐만 아니라, 본 개시물의 양상들은 건강 및 신체단련 애플리케이션들에 적용될 수 있다. 추가적으로, 본 개시물의 양상들은 상이한 유형들의 애플리케이션들에 대한 슈즈(shoes)에서 구현될 수 있다. 본원에 설명된 것과 같은 개시물의 임의의 양상을 통합할 수 있는 다른 다수의 애플리케이션들이 존재한다.

본 개시물의 다양한 양상들이 앞서 설명되었다. 본원에서의 교시들은 광범위한 형태로 구체화될 수 있고, 본원에 개시되는 임의의 특정 구조, 기능, 또는 이들 모두는 단지 전형적인 사례라는 것이라는 것이 명백해야 한다. 본원의 교시들에 기초하여, 당업자는, 본원에 개시된 양상이 임의의 다른 양상들에 대해 독립적으로 구현될 수 있고, 둘 또는 셋 이상의 이들 양상들이 다양한 방식들로 조합될 수 있다는 것을 인식해야 한다. 예를 들어, 본원에 설명된 임의의 수의 양상들을 이용하여 장치가 구현되거나 또는 방법이 실행될 수 있다. 또한, 본원에 설명된 하나 또는 둘 이상의 양상들에 더해 또는 그 이외에 다른 구조, 기능, 또는 구조와 기능을 이용하여 이러한 장치가 구현되거나 또는 이러한 방법이 실행될 수 있다. 전술한 개념들 중 일부의 예시로서, 몇몇 양상들에서 동시 채널들(concurrent channels)이 펄스 반복 주파수들에 기초하여 확립될 수 있다. 몇몇 양상들에서, 동시 채널들은 펄스 위치 또는 오프셋들에 기초하여 확립될 수 있다. 몇몇 양상들에서, 동시 채널들은 타임 호핑 인터벌에 기초하여 확립될 수 있다. 몇몇 양상들에서, 동시 채널들은 펄스 반복 주파수들, 펄스 위치들 또는 오프셋들, 및 타임 호핑 인터벌들에 기초하여 확립될 수 있다.

당업자는 정보 및 신호들이 임의의 다양한 서로 다른 기술들 및 기법들을 이용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들 또는 그들의 임의의 조합에 의해 표현될 수 있다.

당업자는, 본원에 개시된 양상들과 관련하여 설명된, 다양한 예시적인 로지컬 블록들, 모듈들, 프로세서들, 수단, 회로들, 및 알고리즘 단계들이, 전자 하드웨어(예를 들어, 디지털 구현, 아날로그 구현, 또는 이 둘의 조합(소스 코딩 또는 몇몇다른 기술을 이용하여 설계될 수 있음)), ("소프트웨어" 또는 "소프트웨어 모듈"로서, 편의를 위해, 본원에서 지칭될 수 있는) 명령들을 통합하는 다양한 형태들의 프로그램 또는 설계 코드, 또는 이 둘 모두의 조합들로서 구현될 수 있다는 것을 추가로 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명백하게 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그 기능의 관점에서 일반적으로 앞서 설명되었다. 이러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 전체 시스템에 부과된 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 각각의 특정 애플리케이션에 대해 다양한 방식으로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 개시물의 범위로부터의 일탈을 야기하는 것으로서 해석되지 않아야 한다.

본원에 설명된 양상들과 관련하여 설명된 다양한 예시적인 로지컬 블록들, 모듈들, 및 회로들은 집적 회로("IC"), 액세스 단말기, 또는 액세스 포인트 내에서 구현될 수 있고 또는 이들에 의해 실행될 수 있다. IC는, 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA), 또는 다른 프로그래머블 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전기적 컴포넌트들, 광학적 컴포넌트들, 기계적 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합을 포함할 수 있고, IC 내에서, IC 외부에서, 또는 이 둘 모두에서 상주하는 코드들 또는 명령들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 이 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.

임의의 개시된 프로세스에서 단계들의 임의의 특정 순서 또는 계층구조는 샘플 접근방식의 일 예시임이 이해된다. 설계 선호사항들에 기초하여, 프로세스들에서 단계들의 특정 순서 또는 계층구조가 본 개시물의 범위 내에 유지되는 동안 재배열될 수 있다는 것을 이해된다. 수반하는 방법 청구항들은 다양한 단계들의 엘리먼트들을 샘플 순서로 제시하며, 제시된 특정 순서 또는 계층구조로 제한되는 것을 의미하지 않는다.

본원에 개시된 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은, 직접적으로 하드웨어에서, 프로세서에 의해 실행된 소프트웨어 모듈에서, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈(예를 들어, 장치 및 관련 데이터에 의해 실행가능한 명령들을 포함) 및 다른 데이터는 데이터 메모리, 예를 들어, RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 컴퓨터 판독가능 저장 매체 내에 상주할 수 있다. 샘플 저장 매체는, 예를 들어 ("프로세서"로서 편의를 위해 본원에 지칭될 수 있는)컴퓨터/프로세서와 같은 머신에 커플링될 수 있어, 이러한 프로세서는 저장 매체로부터 정보(예를 들어, 코드)를 판독하고 저장 매체에 정보를 기록할 수 있다. 샘플 저장 매체는 프로세서에 통합일 수 있다. 프로세서 및 저장 매체는 ASIC내에 상주할 수 있다. ASIC는 사용자 장비 내에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 장비 내에 이산 컴포넌트들로서 상주할 수 있다. 또한, 몇몇 양상들에서, 임의의 적절한 컴퓨터-프로그램 물건은 본 개시물의 하나 또는 둘 이상의 양상들에 관한 코드들을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 몇몇 양상들에서, 컴퓨터 프로그램 물건은 패키징 재료들을 포함할 수 있다. 컴퓨터 판독가능 매체는 비-일시적 데이터를 저장할 수 있다. 추가적으로, 컴퓨터 판독가능 매체는 또한 일시적 데이터, 예를 들어, 신호 데이터를 저장할 수 있다.

본 발명이 다양한 양상들과 관련하여 설명되지만, 본 발명이 추가적인 변형들을 할 수 있다는 것이 이해될 것이다. 본 출원은, 본 발명에 관한 기술에 속하는 알려진 관행 내에서 이루어지는 것으로서, 일반적으로 본 발명의 원리들을 따르며 본 개시물로부터의 이러한 이탈을 포함하는 본 발명의 임의의 다양한 변형들, 용도들 또는 적응을 커버하도록 의도된다.

Claims

신호를 송신하는 방법으로서,
실질적으로 주기적인 펄스 시퀀스(substantially periodic pulse sequence)에 기초하여 준-주기적 펄스 시퀀스(quasi-periodic pulse sequence)를 발생시키는 단계; 및
상기 준-주기적 펄스 시퀀스를 포함하는 상기 신호를 송신하는 단계를 포함하는, 신호를 송신하는 방법.
제 1 항에 있어서,
상기 준-주기적 펄스 시퀀스는 제 1 레이트의 펄스들의 시퀀스를 포함하고,
상기 실질적으로 주기적인 펄스 시퀀스는 제 2 레이트의 주기적 펄스들의 시퀀스를 포함하는, 신호를 송신하는 방법.
제 2 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 큰, 신호를 송신하는 방법.
제 3 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 + 하나 또는 둘 이상의 비-주기적 펄스들에 기초하는, 신호를 송신하는 방법.
제 2 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 작은, 신호를 송신하는 방법.
제 5 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 - 하나 또는 둘 이상의 주기적 펄스들에 기초하는, 신호를 송신하는 방법.
제 1 항에 있어서,
상기 준-주기적 펄스 시퀀스의 펄스들은 펄스 인터벌들 내에 각각 위치되고,
추가로, 상기 준-주기적 펄스 시퀀스의 각각의 펄스는 각각의 펄스 인터벌 내의 타임 호핑 인터벌 내에 위치되는, 신호를 송신하는 방법.
제 2 항에 있어서,
상기 제 1 레이트는, 통신 채널을 정의하기 위해 이용되며, 상기 통신 채널을 통해 신호가 송신되는, 신호를 송신하는 방법.
제 1 항에 있어서,
상기 준-주기적 펄스 시퀀스를 포함하는 프리앰블, 및 데이터 페이로드를 포함하는 프레임을 발생시키는 단계를 더 포함하고,
상기 송신된 신호는 상기 프레임을 포함하는, 신호를 송신하는 방법.
신호를 송신하기 위한 장치로서,
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키도록 적응된 펄스 시퀀스 발생기; 및
상기 준-주기적 펄스 시퀀스를 포함하는 상기 신호를 송신하도록 적응된 송신기를 포함하는, 신호를 송신하기 위한 장치.
제 10 항에 있어서,
상기 준-주기적 펄스 시퀀스는 제 1 레이트의 펄스들의 시퀀스를 포함하고,
상기 실질적으로 주기적인 펄스 시퀀스는 제 2 레이트의 주기적 펄스들의 시퀀스를 포함하는, 신호를 송신하기 위한 장치.
제 11 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 큰, 신호를 송신하기 위한 장치.
제 12 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 + 하나 또는 둘 이상의 비-주기적 펄스들에 기초하는, 신호를 송신하기 위한 장치.
제 11 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 작은, 신호를 송신하기 위한 장치.
제 14 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 - 하나 또는 둘 이상의 주기적 펄스들에 기초하는, 신호를 송신하기 위한 장치.
제 10 항에 있어서,
상기 준-주기적 펄스 시퀀스의 펄스들은 펄스 인터벌들 내에 각각 위치되고,
추가로, 상기 준-주기적 펄스 시퀀스의 각각의 펄스는 각각의 펄스 인터벌 내의 타임 호핑 인터벌 내에 위치되는, 신호를 송신하기 위한 장치.
제 11 항에 있어서,
상기 제 1 레이트는, 통신 채널을 정의하기 위해 이용되며, 상기 통신 채널을 통해 상기 신호가 송신되는, 신호를 송신하기 위한 장치.
제 10 항에 있어서,
상기 준-주기적 펄스 시퀀스를 포함하는 프리앰블, 및 데이터 페이로드를 포함하는 프레임을 발생시키도록 적응된 프레임 발생기를 더 포함하고,
상기 송신된 신호는 상기 프레임을 포함하는, 신호를 송신하기 위한 장치.
신호를 송신하기 위한 장치로서,
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키기 위한 수단; 및
상기 준-주기적 펄스 시퀀스를 포함하는 상기 신호를 송신하기 위한 수단을 포함하는, 신호를 송신하기 위한 장치.
제 19 항에 있어서,
상기 준-주기적 펄스 시퀀스는 제 1 레이트의 펄스들의 시퀀스를 포함하고,
상기 실질적으로 주기적인 펄스 시퀀스는 제 2 레이트의 주기적 펄스들의 시퀀스를 포함하는, 신호를 송신하기 위한 장치.
제 20 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 큰, 신호를 송신하기 위한 장치.
제 21 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 + 하나 또는 둘 이상의 비-주기적 펄스들에 기초하는, 신호를 송신하기 위한 장치.
제 20 항에 있어서,
상기 제 1 레이트는 상기 제 2 레이트 보다 작은, 신호를 송신하기 위한 장치.
제 23 항에 있어서,
상기 준-주기적 펄스 시퀀스는 상기 실질적으로 주기적인 펄스 시퀀스 - 하나 또는 둘 이상의 주기적 펄스들에 기초하는, 신호를 송신하기 위한 장치.
제 19 항에 있어서,
상기 준-주기적 펄스 시퀀스의 펄스들은 펄스 인터벌들 내에 각각 위치되고,
추가로, 상기 준-주기적 펄스 시퀀스의 각각의 펄스는 각각의 펄스 인터벌 내의 타임 호핑 인터벌 내에 위치되는, 신호를 송신하기 위한 장치.
제 20 항에 있어서,
상기 제 1 레이트는, 통신 채널을 정의하기 위해 이용되며, 상기 통신 채널을 통해 상기 신호가 송신되는, 신호를 송신하기 위한 장치.
제 19 항에 있어서,
상기 준-주기적 펄스 시퀀스를 포함하는 프리앰블, 및 데이터 페이로드를 포함하는 프레임을 발생시키기 위한 수단을 더 포함하고,
상기 송신된 신호는 상기 프레임을 포함하는, 신호를 송신하기 위한 장치.
컴퓨터 프로그램 물건으로서,
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키고; 그리고
상기 준-주기적 펄스 시퀀스를 포함하는 상기 신호를 송신하게 하도록, 장치에 의해 실행가능한 명령들을 포함하는 컴퓨터 판독가능 매체를 포함하는, 컴퓨터 프로그램 물건.
헤드셋으로서,
오디오 데이터를 발생시키도록 적응된 트랜스듀서;
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키도록 적응된 펄스 시퀀스 발생기; 및
상기 오디오 데이터 및 상기 준-주기적 펄스 시퀀스를 포함하는 신호를 송신하도록 적응된 송신기를 포함하는, 헤드셋.
데이터를 발생시키도록 적응된 사용자 인터페이스;
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키도록 적응된 펄스 시퀀스 발생기; 및
상기 데이터 및 상기 준-주기적 펄스 시퀀스를 포함하는 신호를 송신하도록 적응된 송신기를 포함하는, 와치.
센싱 디바이스로서,
센싱된 파라미터에 기초하여 데이터를 발생시키도록 적응된 센서;
실질적으로 주기적인 펄스 시퀀스에 기초하여 준-주기적 펄스 시퀀스를 발생시키도록 적응된 펄스 시퀀스 발생기; 및
상기 데이터 및 상기 준-주기적 펄스 시퀀스를 포함하는 신호를 송신하도록 적응된 송신기를 포함하는, 센싱 디바이스.
신호를 프로세싱하는 방법으로서,
상기 신호를 수신하는 단계;
상기 수신된 신호의 샘플들을 발생시키는 단계; 및
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하는 단계 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ― 를 포함하는, 신호를 프로세싱하는 방법.
제 32 항에 있어서,
상기 준-주기적 펄스 시퀀스를 검출하는 단계는:
상기 수신된 신호의 제 1 펄스와 연관된, 상기 발생된 샘플들의 제 1 샘플을 결정하는 단계; 및
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간(period) 및 상기 제 1 샘플에 기초하여 상기 발생된 샘플들에 관한 샘플들의 제 1 분석을 수행하는 단계를 포함하는, 신호를 프로세싱하는 방법.
제 33 항에 있어서,
상기 준-주기적 펄스 시퀀스를 검출하는 단계는:
상기 샘플들의 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하는지의 여부를 결정하는 단계;
상기 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하지 않는 경우, 상기 수신된 신호의 제 2 펄스와 연관된, 상기 발생된 샘플들의 제 2 샘플을 결정하는 단계; 및
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 상기 제 2 샘플에 기초하여 상기 발생된 샘플들에 관한 샘플들의 제 2 분석을 수행하는 단계를 더 포함하는, 신호를 프로세싱하는 방법.
제 33 항에 있어서,
상기 제 1 분석을 수행하는 단계는, 상기 제 1 샘플로부터 정수배(integer multiple)의 기간에 있는 상기 발생된 샘플들에 관한 샘플들을 분석하는 단계를 포함하는, 신호를 프로세싱하는 방법.
제 32 항에 있어서,
상기 준-주기적 펄스 시퀀스의 상기 검출에 기초하여 프레임을 검출하는 단계를 더 포함하는, 신호를 프로세싱하는 방법.
제 36 항에 있어서,
상기 프레임을 검출하는 단계는, 상기 준-주기적 펄스 시퀀스의 검출과 연관된 타이밍 정보에 기초하는, 신호를 프로세싱하는 방법.
제 36 항에 있어서,
상기 프레임의 데이터 페이로드 부분 내에서의 상기 수신된 신호의 샘플들을 분석함으로써 상기 프레임으로부터 데이터를 추출하는 단계를 더 포함하는, 신호를 프로세싱하는 방법.
신호를 프로세싱하기 위한 장치로서,
상기 신호를 수신하도록 적응된 수신기;
상기 수신된 신호의 샘플들을 발생시키도록 적응된 샘플 발생기; 및
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하도록 적응된 준-주기적 시퀀스 검출기 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ― 를 포함하는, 신호를 프로세싱하기 위한 장치.
제 39 항에 있어서,
상기 준-주기적 시퀀스 검출기는:
상기 수신된 신호의 제 1 펄스와 연관된, 상기 발생된 샘플들의 제 1 샘플을 결정하고; 그리고
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 상기 제 1 샘플에 기초하여, 상기 발생된 샘플들에 관한 샘플들의 제 1 분석을 수행하도록 적응되는, 신호를 프로세싱하기 위한 장치.
제 40 항에 있어서,
상기 준-주기적 시퀀스 검출기는:
상기 샘플들의 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하는지의 여부를 결정하고;
상기 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하지 않는 경우, 상기 수신된 신호의 제 2 펄스와 연관된, 상기 발생된 샘플들의 제 2 샘플을 결정하고; 그리고
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 상기 제 2 샘플에 기초하여 상기 발생된 샘플들에 관한 샘플들의 제 2 분석을 수행하도록 추가로 적응되는, 신호를 프로세싱하기 위한 장치.
제 40 항에 있어서,
상기 준-주기적 시퀀스 검출기는 상기 제 1 샘플로부터 정수배의 기간에 있는 상기 발생된 샘플들에 관한 샘플들을 분석하도록 더 적응되는, 신호를 프로세싱하기 위한 장치.
제 39 항에 있어서,
상기 준-주기적 펄스 시퀀스의 상기 검출에 기초하여 프레임을 검출하도록 적응된 프레임 검출기를 더 포함하는, 신호를 프로세싱하기 위한 장치.
제 43 항에 있어서,
상기 프레임 검출기는 상기 준-주기적 펄스 시퀀스의 상기 검출과 연관된 타이밍 정보에 기초하여 상기 프레임을 검출하도록 적응되는, 신호를 프로세싱하기 위한 장치.
제 43 항에 있어서,
상기 프레임의 데이터 페이로드 부분 내의 상기 수신된 신호의 샘플들을 분석함으로써 상기 프레임으로부터 데이터를 추출하도록 적응된 데이터 추출기를 더 포함하는, 신호를 프로세싱하기 위한 장치.
신호를 프로세싱하기 위한 장치로서,
상기 신호를 수신하기 위한 수단;
상기 수신된 신호의 샘플들을 발생시키기 위한 수단; 및
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하기 위한 수단 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ― 을 포함하는, 신호를 프로세싱하기 위한 장치.
제 46 항에 있어서,
상기 준-주기적 펄스 시퀀스를 검출하기 위한 수단은:
상기 수신된 신호 내에서 제 1 펄스와 연관된, 상기 발생된 샘플들의 제 1 샘플을 결정하기 위한 수단; 및
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 상기 제 1 샘플에 기초하여, 상기 발생된 샘플들에 관한 샘플들의 제 1 분석을 수행하기 위한 수단을 포함하는, 신호를 프로세싱하기 위한 장치.
제 47 항에 있어서,
상기 준-주기적 펄스 시퀀스를 검출하기 위한 수단은:
상기 샘플들의 상기 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하는지의 여부를 결정하기 위한 수단;
상기 제 1 분석이 상기 준-주기적 펄스 시퀀스의 검출을 초래하지 않는 경우, 상기 수신된 신호의 제 2 펄스와 연관된, 상기 발생된 샘플들의 제 2 샘플을 결정하기 위한 수단; 및
상기 실질적으로 주기적인 펄스 시퀀스와 연관된 기간 및 상기 제 2 샘플에 기초하여, 상기 발생된 샘플들에 관한 샘플들의 제 2 분석을 수행하기 위한 수단을 더 포함하는, 신호를 프로세싱하기 위한 장치.
제 47 항에 있어서,
상기 제 1 분석을 수행하기 위한 수단은, 상기 제 1 샘플로부터 정수배의 기간에 있는 상기 발생된 샘플들에 관한 샘플들을 분석하기 위한 수단을 포함하는, 신호를 프로세싱하기 위한 장치.
제 46 항에 있어서,
상기 준-주기적 펄스 시퀀스의 상기 검출에 기초하여 프레임을 검출하기 위한 수단을 더 포함하는, 신호를 프로세싱하기 위한 장치.
제 50 항에 있어서,
상기 프레임을 검출하기 위한 수단은, 상기 준-주기적 펄스 시퀀스의 상기 검출과 연관된 타이밍 정보에 기초하여 상기 프레임을 검출하도록 적응되는, 신호를 프로세싱하기 위한 장치.
제 50 항에 있어서,
상기 프레임의 데이터 페이로드 부분 내의 상기 수신된 신호의 샘플들을 분석함으로써 상기 프레임으로부터 데이터를 추출하기 위한 수단을 더 포함하는, 신호를 프로세싱하기 위한 장치.
컴퓨터 프로그램 물건으로서,
신호를 수신하고;
상기 수신된 신호의 샘플들을 발생시키고; 그리고
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하게 하도록 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ―
장치에 의해 실행가능한 명령들을 포함하는 컴퓨터 판독가능 매체를 포함하는, 컴퓨터 프로그램 물건.
헤드셋으로서,
신호를 수신하도록 적응된 수신기;
상기 수신된 신호의 샘플들을 발생시키도록 적응된 샘플 발생기;
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하도록 적응된 준-주기적 시퀀스 검출기 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ―; 및
상기 수신된 신호에 기초하여 오디오를 발생시키도록 적응된 트랜스듀서를 포함하는, 헤드셋.
와치로서,
신호를 수신하도록 적응된 수신기;
상기 수신된 신호의 샘플들을 발생시키도록 적응된 샘플 발생기;
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하도록 적응된 준-주기적 시퀀스 검출기 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ―; 및
상기 수신된 신호에 기초하여 표시를 발생시키도록 적응된 사용자 인터페이스를 포함하는, 와치.
센싱 디바이스로서,
신호를 수신하도록 적응된 수신기;
상기 수신된 신호의 샘플들을 발생시키도록 적응된 샘플 발생기;
상기 수신된 신호의 상기 샘플들을 분석함으로써 상기 수신된 신호 내의 준-주기적 펄스 시퀀스를 검출하도록 적응된 준-주기적 시퀀스 검출기 ― 상기 준-주기적 펄스 시퀀스는 실질적으로 주기적인 펄스 시퀀스에 기초함 ―; 및
상기 수신된 신호에 기초하여 파라미터를 센싱하도록 적응된 센서를 포함하는, 센싱 디바이스.