KR20130039781A - 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법 - Google Patents

디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법 Download PDF

Info

Publication number
KR20130039781A
KR20130039781A KR1020110104349A KR20110104349A KR20130039781A KR 20130039781 A KR20130039781 A KR 20130039781A KR 1020110104349 A KR1020110104349 A KR 1020110104349A KR 20110104349 A KR20110104349 A KR 20110104349A KR 20130039781 A KR20130039781 A KR 20130039781A
Authority
KR
South Korea
Prior art keywords
frame
pixel data
mix
light
display
Prior art date
Application number
KR1020110104349A
Other languages
English (en)
Inventor
윤성철
노종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110104349A priority Critical patent/KR20130039781A/ko
Priority to US13/617,339 priority patent/US9066078B2/en
Publication of KR20130039781A publication Critical patent/KR20130039781A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/139—Format conversion, e.g. of frame-rate or size
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2213/00—Details of stereoscopic systems
    • H04N2213/007—Aspects relating to detection of stereoscopic image format, e.g. for adaptation to the display format

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명의 실시 예에 따른 디스플레이 컨트롤러는 3D 디스플레이 포멧에 따라 복수의 제1레프트 픽셀 데이터를 포함하는 제1레프트 프레임과 복수의 제1라이트 픽셀 데이터를 포함하는 제1라이트 프레임을 믹스하여 제1믹스 프레임과 제2믹스 프레임을 출력하는 제1머저와, 상기 제1믹스 프레임과 상기 제2믹스 프레임을 블렌딩하여 제1블렌딩 프레임을 출력하는 제1알파 블렌더를 포함한다.

Description

디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법{Display controller, device having the same and method of controlling the same}
본 발명의 개념에 따른 실시 예는 디스플레이 시스템에 관한 것으로, 특히 머저(merger)를 이용하여 3D 깊이의 입체적인 인식(stereoscopic perception of 3d depth)을 보는 사람(viewer)에게 제공하기 위한 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법에 관한 것이다.
스테레오스코픽(stereoscopic)은 2개의 오프셋 이미지들을 보는 사람(viewer)의 왼쪽 눈과 오른쪽 눈에 떨어져서 나타냄(presenting)으로써 이미지에서 영상의 깊이(illusion of depth)를 생성하거나 향상시키기 위한 기술이다.
상기 2개의 오프셋 이미지들은 3D 깊이의 입체적인 인식(the stereoscopic perception of 3D depth)을 주기 위해 상기 보는 사람의 뇌에서 결합된다.
3D 디스플레이는 상기 보는 사람에게 3D 깊이의 입체적인 인식을 제공할 수 있는 디스플레이 장치이다.
상기 3D 디스플레이는 상기 2개의 오프셋 이미지들을 디스플레이하기 위해 다양한 형식들을 제공한다. 상기 2개의 오프셋 이미지들은 상기 3D 디스플레이에 디스플레이하기 위해서 상기 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식(format)에 따라 포멧(format)되어야 한다.
본 발명이 이루고자 하는 기술적인 과제는 머저(merger)를 이용함으로써 3D 깊이의 입체적인 인식(stereoscopic perception of 3d depth)을 보는 사람(viewer)에게 제공할 수 있는 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 컨트롤러는 3D 디스플레이 포멧에 따라 복수의 제1레프트 픽셀 데이터를 포함하는 제1레프트 프레임과 복수의 제1라이트 픽셀 데이터를 포함하는 제1라이트 프레임을 믹스하여 제1믹스 프레임과 제2믹스 프레임을 출력하는 제1머저와, 상기 제1믹스 프레임과 상기 제2믹스 프레임을 블렌딩하여 제1블렌딩 프레임을 출력하는 제1알파 블렌더를 포함한다.
상기 3D 디스플레이 포멧은 픽셀 배리어 형식, 서브 픽셀 배리어 형식 및 라인 배리어 형식 중 어느 하나이다.
상기 3D 디스플레이 포멧이 상기 라인 배리어 형식일 때, 상기 디스플레이 컨트롤러는 상기 제1레프트 프레임과 상기 제1라이트 프레임 각각의 라인을 카운트하는 라인 카운터를 더 포함하며, 상기 제1머저는 상기 라인 카운터에 의해 카운트되는 카운터 값에 따라 각각의 상기 제1레프트 프레임의 라인과 상기 제1라이트 프레임의 라인을 선택하고 선택된 라인들을 믹스하여 상기 제1믹스 프레임과 상기 제2믹스 프레임을 출력하며, 상기 제1믹스 프레임은 상기 제1믹스 프레임의 홀수 번째 라인에는 상기 복수의 제1레프트 픽셀 데이터를 포함하며, 상기 제1믹스 프레임의 짝수 번째 라인에는 상기 복수의 제1라이트 픽셀 데이터를 포함하고, 상기 제2믹스 프레임은 상기 제2믹스 프레임의 홀수 번째 라인에는 상기 복수의 제1라이트 픽셀 데이터를 포함하며, 상기 제2믹스 프레임의 짝수 번째 라인에는 상기 복수의 제1레프트 픽셀 데이터를 포함한다.
상기 제1알파 블렌더의 알파 값은 0 또는 1이다.
상기 제1믹스 프레임과 상기 제2믹스 프레임 각각은 상기 복수의 제1레프트 픽셀 데이터 중 일부와 상기 복수의 제1라이트 픽셀 데이터 중 일부를 포함한다.
상기 제1믹스 프레임과 상기 제2믹스 프레임 각각은 상기 복수의 제1레프트 픽셀 데이터 중 적어도 2개 이상의 픽셀 데이터를 평균한 픽셀 데이터와 상기 복수의 제1라이트 픽셀 데이터 중 적어도 2개 이상의 픽셀 데이터를 평균한 픽셀 데이터를 포함한다.
실시 예에 따라 상기 디스플레이 컨트롤러는 상기 3D 디스플레이 포멧에 따라 복수의 제2레프트 픽셀 데이터를 포함하는 제2레프트 프레임과 복수의 제2라이트 픽셀 데이터를 포함하는 제2라이트 프레임을 믹스하여 제3믹스 프레임과 제4믹스 프레임을 출력하는 제2머저와, 상기 제1블렌딩 프레임과 상기 제3믹스 프레임을 블렌딩하여 제2블렌딩 프레임을 출력하는 제2알파 블렌더를 더 포함할 수 있다.
상기 제2알파 블렌더의 알파 값은 0에서 1 사이의 범위를 가진다.
본 발명의 실시 예에 따른 프로세서는 상기 디스플레이 컨트롤러와, 상기 디스플레이 컨트롤러를 제어하는 CPU(central processing unit)을 포함한다.
본 발명의 실시 예에 따른 디스플레이 컨트롤러의 동작 방법은 복수의 제1레프트 픽셀 데이터를 포함하는 제1레프트 프레임(left frame)과 복수의 제1라이트 픽셀 데이터를 포함하는 제1라이트 프레임을 수신하는 단계와, 3D 디스플레이 포멧에 따라 상기 제1레프트 프레임과 상기 제1라이트 프레임을 믹스하여 제1믹스 프레임과 제2믹스 프레임을 출력하는 단계를 포함한다.
실시 예에 따라 상기 디스플레이 컨트롤러의 제어 방법은 제1알파 블렌더를 이용하여 상기 제1믹스 프레임과 상기 제2믹스 프레임을 블렌딩(blending)하여 제1블렌딩 프레임을 출력하는 단계를 더 포함할 수 있다.
상기 제1알파 블렌더의 알파 값은 0 또는 1이다.
실시 예에 따라 상기 디스플레이 컨트롤러의 제어 방법은 상기 3D 디스플레이 포멧에 따라 복수의 제2레프트 픽셀 데이터를 포함하는 제2레프트 프레임과 복수의 제2라이트 픽셀 데이터를 포함하는 제2라이트 프레임을 믹스하여 제3믹스 프레임과 제4믹스 프레임을 출력하는 단계와, 상기 제1블렌딩 프레임과 상기 제3믹스 프레임을 블렌딩(blending)하여 제2블렌딩 프레임을 출력하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법은 머저(merger)를 이용함으로써, 별도의 칩을 이용하지 않고 3D 디스플레이에서 디스플레이될 픽셀 데이터의 포멧에 따라 보는 사람에게 3D 깊이의 입체적인 인식을 제공할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 디스플레이 컨트롤러를 포함하는 3D 디스플레이 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 3D 디스플레이 블록도를 나타낸다.
도 3은 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 일 실시 예를 나타낸다.
도 4는 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 다른 실시 예를 나타낸다.
도 5는 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 또 다른 실시 예를 나타낸다.
도 6은 도 1에 도시된 프로세서의 블록도를 나타낸다.
도 7은 도 1에 도시된 디스플레이 컨트롤러의 블록도를 나타낸다.
도 8은 도 7에 도시된 머저(merger)의 동작의 일 실시 예를 설명하기 위한 타이밍도를 나타낸다.
도 9는 도 7에 도시된 머저의 동작의 다른 실시 예를 설명하기 위한 타이밍도를 나타낸다.
도 10은 도 1에 도시된 디스플레이 컨트롤러의 동작을 설명하기 위한 흐름도를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 아니 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 디스플레이 컨트롤러를 포함하는 3D 디스플레이 시스템의 블록도를 나타낸다.
도 1을 참조하면, 3D 디스플레이 시스템(100)은 이동 전화기, 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 손으로 들고다닐 수 있는 게임 콘솔(handheld game console), 또는 e-북(e-book)과 같이 손으로 들고다닐 수 있는 장치(handheld device)로 구현될 수 있다.
3D 디스플레이 시스템(100)은 프로세서(1), 메모리(110), 입력 장치(120), 및 3D 디스플레이(130)를 포함한다.
프로세서(1)는 3D 디스플레이 시스템(100)의 동작을 제어한다. 실시 예에 따라 프로세서(1)는 어플리케이션 프로세서(application processor)라고 불릴 수 있다. 프로세서(1)는 하나의 집적 회로로 구현될 수 있다.
프로세서(1)는 프로그램 명령들(program instructions)을 읽고 실행하는 유닛이다.
예컨대, 프로세서(1)는 상기 프로그램 명령들(예컨대, 입력 장치(120)를 통하여 입력된 입력 신호에 의해 생성된 프로그램 명령들)을 실행하고, 메모리(110)에 저장된 데이터를 리드(read)한다.
실시 예에 따라, 메모리(110)의 일부는 3D 디스플레이(130)에 3D 이미지를 디스플레이하기 위해 복수의 프레임들을 저장할 수 있다.
즉, 메모리(110)의 일부는 프레임 버퍼로서 기능을 수행할 수 있다.
입력 장치(120)는 터치 패드(touch pad) 또는 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(key pad), 또는 키보드로 구현될 수 있다.
도 2는 도 1에 도시된 3D 디스플레이의 블록도를 나타낸다.
도 1과 도 2를 참조하면, 3D 디스플레이(130)는 보는 사람(125)에게 왼쪽 이미지(LI)와 오른쪽 이미지(RI)를 나타내기 위한 디스플레이 장치이다.
3D 디스플레이(130)는 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic light emitting diode) 디스플레이, 또는 액티브 매트릭스 OLED(active matrix OLED) 디스플레이로 구현될 수 있다.
3D 디스플레이(130)는 시차 배리어(parallax barrier; 131)와 픽셀 어레이(pixel array; 133)를 포함한다.
시차 배리어(131)는 보는 사람(125)에게 3D 깊이의 입체적인 인식(the stereoscopic perception of 3D depth)을 주기 위해 사용된다.
시차 배리어(131)는 픽셀 어레이(133)로부터 발산되는 빛을 필터링하기 위해 복수의 배리어 구성요소들(barrier elements)을 포함한다.
3D 디스플레이(130)는 왼쪽 이미지(LI)와 오른쪽 이미지(RI)를 보는 사람(125)에게 제공하기 위해 다양한 3D 디스플레이 형식들을 지원한다.
예컨대, 상기 다양한 3D 디스플레이 형식들은 픽셀 배리어 형식(pixel barrier format), 서브 픽셀 배리어 형식 및 라인 배리어 형식일 수 있다.
본 명세서에서 3D 디스플레이 형식은 3D 디스플레이(130)에서 디스플레이될 픽셀 데이터의 형식을 의미한다.
도 3은 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 일 실시 예를 나타내며, 도 4는 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 다른 실시 예를 나타내며, 도 5는 도 1에 도시된 3D 디스플레이에서 디스플레이될 픽셀 데이터의 형식의 또 다른 실시 예를 나타낸다.
도 3은 픽셀 배리어 형식을 나타내며, 도 4는 서브 픽셀 배리어 형식을 나타내며, 도 5는 라인 배리어 형식을 나타낸다.
도 3 내지 도 5를 참조하면, 각 박스는 픽셀 데이터를 나타낸다.
상기 픽셀 데이터는 컬러 구성요소(color component) 또는 서브 픽셀(sub pixel)이라고 호칭될 수 있다.
여기서 'LR', 'LG' 및 'LB' 각각은 왼쪽 이미지(LI)를 형성하는 레드 구성요소, 그린 구성요소, 블루 구성요소를 의미하며, 'RR', 'RG' 및 'RB' 각각은 오른쪽 이미지(RI)를 형성하는 레드 구성요소, 그린 구성요소, 및 블루 구성요소를 의미한다.
실시 예에 따라 레드 구성요소, 그린 구성요소, 및 블루 구성요소에 대신에 하나의 루마 구성요소(luma component)와 두 개의 크로미넌스 구성요소들(chrominance components)이 사용될 수 있다.
각 픽셀 컬러는 상기 복수의 픽셀 데이터(LR, LG, 및 LB)를 이용하여 나타낼 수 있다.
예컨대, 상기 픽셀 컬러는 24비트 컬러로 나타낼 수 있다. 이 때, 픽셀 데이터(LR), 픽셀 데이터(LG), 및 픽셀 데이터(LB) 각각은 8비트로 나타낼 수 있다.
상기 픽셀 컬러가 빨간 색일 때, 픽셀 데이터(LR)의 각 비트는 모두 1이며, 픽셀 데이터(LG)의 각 비트와 픽셀 데이터(LB)의 각 비트는 모두 0이다.
실시 예에 따라, 상기 픽셀 컬러는 16비트 컬러로 나타낼 수 있다. 이 때, 픽셀 데이터(LR)와 픽셀 데이터(LG) 각각은 5비트, 픽셀 데이터(LB)는 6비트로 나타낼 수 있다.
도 1 내디 도 5를 참조하면, 3D 디스플레이(130)는 픽셀 어레이(133)를 이용하여 도 3, 도4, 또는 도 5와 같이 복수의 픽셀 데이터(LR, LG, LB, RR, RG, 및 RB)를 포함한다.
디스플레이 컨트롤러(10)는 3D 디스플레이(130)에 도 3, 도 4, 또는 도 5와 같은 형태로 복수의 픽셀 데이터를 공급하여야 한다.
복수의 레프트 픽셀 데이터(LR, LG, 및 LB)는 시차 배리어(131)에 의해 왼쪽 이미지(LI)를 형성하고 복수의 라이트 픽셀 데이터(RR, RG, 및 RB)는 시차 배리어(131)에 의해 오른쪽 이미지(RI)를 형성한다.
도 2를 참조하면, 왼쪽 이미지(LI)와 오른쪽 이미지(RI)를 보는 사람(125)의 오른쪽 눈(127)과 왼쪽 눈(129) 각각에 나타냄으로써, 왼쪽 이미지(LI)와 오른쪽 이미지(RI)는 보는 사람(125)의 뇌에서 결합된다. 따라서 보는 사람(125)은 3D 깊이의 입체적인 인식(the stereoscopic perception of 3D depth)을 받을 수 있다.
3D 디스플레이 형식(예컨대, 픽셀 배리어 형식, 서브 픽셀 배리어 형식, 또는 라인 배리어 형식)에 따라 왼쪽 이미지(LI)와 오른쪽 이미지(RI)를 나타내기 위해서 디스플레이 컨트롤러(10)는 3D 디스플레이 형식에 따른 프레임을 3D 디스플레이(130)에 제공해야 한다.
또한, 3D 디스플레이 형식에 따라 상기 복수의 배리어 구성요소들은 다양하게 배열될 수 있다.
픽셀 어레이(133)는 복수의 픽셀들을 포함한다.
상기 복수의 픽셀들은 픽셀 데이터를 포함하는 빛을 발산한다.
상기 발산된 빛은 시차 배리어(131)에 의해 필터링된다.
시차 배리어(131)는 상기 발산된 빛을 필터하기 위해 이미지 필터로서 동작한다.
시차 배리어(131)가 사용되는 디스플레이 시스템(100)은 오토스테레오스코픽(autostereoscopic) 시스템이라고 불린다.
실시 예에 따라 시차 배리어(131) 대신에 3D 안경(미도시)이 사용될 수 있다.
도 6은 도 1에 도시된 프로세서의 블록도를 나타낸다.
도 1 내지 도 6을 참조하면, 프로세서(1)는 중앙 처리 유닛(central processing unit(CPU); 3), 시스템 주변 유닛(5), 메모리 인터페이스 유닛(9), 및 디스플레이 컨트롤러(10)를 포함한다.
CPU(3)는 프로그램 명령들을 읽고 실행하는 동작을 수행하는 프로세서(1)의 부분이다. CPU(3)는 디스플레이 컨트롤러(10)의 동작을 제어한다.
시스템 주변 유닛(5)은 실시간 클럭(real-time clock (RTC)), 위상 동기 루프(phase-locked loop (PLL)), 및 워치독 타이머(watch dog timer)를 포함한다.
위상 동기 루프(PLL)는 프로세서(1)의 구동에 필요한 클럭을 생성하는데 사용된다.
메모리 인터페이스 유닛(9)은 메모리(110)의 일부로부터 복수의 프레임들을 받기 위해 사용된다.
디스플레이 컨트롤러(10)는 왼쪽 이미지(LI)와 오른쪽 이미지(RI)를 보는 사람(125)의 오른쪽 눈(127)과 왼쪽 눈(129) 각각에 나타내도록 복수의 제어신호들과 복수의 픽셀들을 포함하는 프레임을 3D 디스플레이(130)에 공급할 수 있다.
도 7은 도 1에 도시된 디스플레이 컨트롤러의 블록도를 나타낸다.
도 1 내지 도 7을 참조하면, 디스플레이 컨트롤러(10)는 타이밍 생성기(13)와 3D 포멧터(3D formatter; 20)를 포함한다.
타이밍 생성기(13)는 3D 디스플레이 포멧에 따라 복수의 제어신호들(CS)을 생성한다.
예컨대, 복수의 제어신호들(CS)은 3D 디스플레이(130)에 디스플레이되는 복수의 픽셀 데이터의 동기화를 위해 사용되는 수평 동기화 신호와 수직 동기화 신호를 나타낸다.
3D 포멧터(20)는 메모리(110)의 일부에 저장된 복수의 프레임들(LF1과 RF1) 을 수신하고, 3D 디스플레이 포멧에 따라 블렌딩 프레임(BF1)을 출력한다.
제1레프트 프레임(LF1)은 복수의 레프트 픽셀 데이터(LR, LG, 및 LB)를 포함하며, 제1라이트 프레임(RF1)은 복수의 라이트 픽셀 데이터(RR, RG, 및 RB)를 포함한다.
제1레프트 프레임(LF1)과 제1라이트 프레임(RF1)은 3D 디스플레이 포멧(예컨대, 픽셀 배리어 형식, 서브 픽셀 배리어 형식, 또는 라인 배리어 형식)에 따라 믹스되어야 한다.
복수의 프레임들(LF1과 RF1)을 수신하기 위해 메모리 인터페이스 유닛(9)이 이용될 수 있다.
3D 포멧터(20)는 제1머저(merger; 21), 제어 레지스터 블록(23), 및 제1알파 블렌더(35)를 포함한다.
제1머저(21)는 3D 디스플레이 포멧에 따라 제1레프트 프레임(LF1)과 제1라이트 프레임(RF1)을 믹스하여 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)을 출력한다.
예컨대, 3D 디스플레이 포멧이 픽셀 배리어 형식일 때, 제1믹스 프레임(MF1)은 도 3과 같이 도시된다. 즉, 제1믹스 프레임(MF1)은 제1레프트 프레임(LF1)에 포함된 복수의 레프트 픽셀 데이터 각각과 제1라이트 프레임(RF1)에 포함된 복수의 라이트 픽셀 데이터 각각의 순서를 바꿈으로써 생성된다.
제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)은 상보적이다. 즉, 제1믹스 프레임(MF1)이 순서대로 복수의 픽셀 데이터(LR, LG, LB, RR, RG, 및 RB)을 가질 때, 제2믹스 프레임(MF2)는 순서대로 복수의 픽셀 데이터(RR, RG, RB, LR, LG, 및 LB)를 가진다.
3D 디스플레이 포멧이 서브 픽셀 배리어 형식일 때, 제1믹스 프레임(MF1)은 도 4와 같이 도시된다. 제1믹스 프레임(MF1)이 순서대로 복수의 픽셀 데이터(LR, RG, LB, RR, LG, 및 RB)을 가질 때, 제2믹스 프레임(MF2)는 순서대로 복수의 픽셀 데이터(RR, LG, RB, LR, RG, 및 LB)를 가진다.
3D 디스플레이 포멧이 라인 배리어 형식일 때, 제1믹스 프레임(MF1)은 도 5와 같이 도시된다. 제1믹스 프레임(MF1)은 홀수 번째 라인(Line1과 Line3)에서 복수의 레프트 픽셀 데이터(LR, LG, LB, LR, LG, LB, LR, LG, 및 LB)을 포함하며, 짝수 번째 라인(Line2와 Line4)에서 복수의 라이트 픽셀 데이터(RR, RG, RB, RR, RG, RB, RR, RG, 및 RB)를 포함한다.
또한, 제1머저(21)는 제1레프트 프레임(LF1)의 입력을 나타내는 제1입력 유효 신호(input valid signal; ILV1)과 제1라이트 프레임(RF1)의 입력을 나타내는 제2입력 유효 신호(IRV1)를 메모리(110)의 일부로부터 수신한다.
제1머저(21)는 제1믹스 프레임(MF1)의 출력을 나타내는 제1출력 유효 신호(OV1)와 제2믹스 프레임(MF2)의 출력을 나타내는 제2출력 유효 신호(OV2)를 출력한다.
제어 레지스터 블록(23)은 복수의 제어 레지스터들(25, 27, 29, 및 31)을 포함한다.
복수의 제어 레지스터들(25, 27, 29, 및 31) 각각은 특수 기능 레지스터(special function register; SFR)이라고 호칭될 수 있다.
복수의 제어 레지스터들(25, 27, 29, 및 31) 각각은 제1머저(21)의 동작을 제어하기 위해 사용된다.
예컨대, 제1제어 레지스터(25)를 비트 값 '1'로 셋팅함으로써, 3D 디스플레이 포멧에 따라 제1레프트 프레임(LF1)과 제1라이트 프레임(RF1)을 믹스하여 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)가 출력되는 믹스 동작이 수행된다.
제2제어 레지스터(27)는 제1믹스 프레임(MF1)이 레프트 픽셀 데이터(예컨대, LR)를 먼저 포함할지 아니면 라이트 픽셀 데이터(예컨대, RR)를 먼저 포함할지를 결정하기 위해 사용된다.
예컨대, 제2제어 레지스터(27)를 비트 값 '1'로 셋팅함으로써, 제1믹스 프레임(MF1)은 첫번째로 레프트 픽셀 데이터(예컨대, LR)를 포함한다.
제2제어 레지스터(27)가 비트 값 '0'으로 셋팅될 때, 제1믹스 프레임(MF1)은 첫번째로 라이트 픽셀 데이터(예컨대, RR)를 포함한다.
실시 예에 따라 제1머저(21)는 보간 동작을 수행한다.
상기 보간 동작은 고화질(high display quality)을 유지하기 위해 제1레프트 프레임(LF1)에 포함된 복수의 레프트 픽셀 데이터 중 적어도 두 개 이상의 픽셀 데이터를 평균하고, 제1라이트 프레임(RF1)에 포함된 복수의 라이트 픽셀 데이터 중 적어도 두 개 이상의 픽셀 데이터를 평균하는 동작을 의미한다.
제1머저(21)는 상기 보간 동작 수행 후, 각각이 복수의 레프트 픽셀 데이터 중 적어도 두 개 이상의 픽셀 데이터를 평균한 픽셀 데이터(예컨대, (LR+LG)/2)와 복수의 라이트 픽셀 데이터 중 적어도 두 개 이상의 픽셀 데이터를 평균한 픽셀 데이터(예컨대, (RR+RG)/2)를 포함하는 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)을 출력할 수 있다.
제3제어 레지스터(29)는 상기 보간 동작을 수행하기 위해 사용된다.
예컨대, 제3제어 레지스터(29)를 비트 값 '1'로 셋팅함으로써, 상기 보간 동작이 수행될 수 있다.
3D 디스플레이 포멧이 라인 배리어 형식일 때, 3D 포멧터(20)는 제1레프트 프레임(LF1)과 제1라이트 프레임(RF1) 각각의 라인을 카운트하는 라인 카운터(33)를 더 포함할 수 있다.
제1머저(21)는 라인 카운터(33)에 의해 카운트되는 카운터 값에 따라 각각의 제1레프트 프레임(LF1)의 라인과 제1라이트 프레임(RF1)의 라인을 선택하고 선택된 라인들을 믹스하여 제1믹스 프레임(MF1)과 상기 제2믹스 프레임(MF2)을 출력할 수 있다.
제4제어 레지스터(31)는 라인 배리어 형식을 지원하기 위해 사용된다.
예컨대, 제4제어 레지스터(31)를 비트 값 '1'로 셋팅함으로써, 제1머저(21)는 라인 배리어 형식을 지원하는 제1믹스 프레임(MF1)과 상기 제2믹스 프레임(MF2)을 출력할 수 있다.
제1알파 블렌더(35)는 수학식 1을 이용하여 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)을 블렌딩(blending)하여 제1블렌딩 프레임(BF1)을 출력한다.
[수학식 1]
C=Aα+B(1-α)
여기서 상기 C는 제1블렌딩 프레임(BF1)을 나타내고, 상기 A는 제1믹스 프레임(MF1)을 나타내고, 상기 B는 제2믹스 프레임(MF2)을 나타내며, 상기 α는 제1알파 블렌더(35)의 알파를 나타낸다.
제1알파 블렌더(35)의 알파 값은 0 또는 1이다.
따라서 제1블렌딩 프레임(BF1)은 제1믹스 프레임(MF1) 또는 제2믹스 프레임(MF2)이다.
디스플레이 컨트롤러(10)는 제1블렌딩 프레임(BF1)을 3D 디스플레이(130)에 공급할 수 있다.
실시 예에 따라 3D 포멧터(20)는 제2머저(41), 제어 레지스터 블록(43), 라인 카운터(53), 및 복수의 알파 블렌더들(55와 57)을 더 포함할 수 있다.
제2머저(41)는 3D 디스플레이 포멧에 따라 복수의 레프트 픽셀 데이터를 포함하는 제2레프트 프레임(LF2)과 복수의 라이트 픽셀 데이터를 포함하는 제2라이트 프레임(RF2)을 믹스하여 제3믹스 프레임(MF3)과 제4믹스 프레임(MF4)을 출력한다.
제3믹스 프레임(MF3)과 제4믹스 프레임(MF4) 각각은 도 3, 도 4, 또는 도 5와 같이 도시된다.
제2알파 블렌더(55)는 제3믹스 프레임(MF3)과 제1블렌딩 프레임(BF1)을 블렌딩하여 제2블렌딩 프레임(BF2)을 출력한다.
제2알파 블렌더(55)의 알파 값은 0에서 1 사이이다.
제3알파 블렌더(57)는 제4믹스 프레임(MF4)과 제2블렌딩 프레임(BF2)을 블렌딩하여 제3블렌딩 프레임(BF3)을 출력한다.
디스플레이 컨트롤러(10)는 제3블렌딩 프레임(BF3)을 3D 디스플레이(130)에공급할 수 있다.
제3알파 블렌더(57)의 알파 값은 0에서 1 사이다.
복수의 프레임들(LF2과 RF2), 복수의 입력 유효 신호들(ILV2와 IRV2), 복수의 믹스 프레임들(MF3와 MF4), 및 복수의 출력 유효 신호들(OV3와 OV4)은 복수의 프레임들(LF1과 RF1), 복수의 입력 유효 신호들(ILV1와 IRV1), 복수의 믹스 프레임들(MF1와 MF2), 및 복수의 출력 유효 신호들(OV1와 OV2)과 유사하므로 이에 대한 설명은 생략한다.
제어 레지스터 블록(43)에 포함된 복수의 제어 레지스터들(45, 47, 49, 및 51)과 라인 카운터(53)는 제어 레지스터 블록(23)에 포함된 복수의 제어 레지스터들(25, 27, 29, 및 31)과 라인 카운터(33)와 동작 및 기능이 유사하므로 이에 대한 설명은 생략한다.
실시 예에 따라 3D 포멧터(20)는 제4알파 블렌더(59)를 더 포함할 수 있다.
제4알파 블렌더(59)는 제3블렌딩 프레임(MF3)과 제3프레임(F3)을 블렌딩하여 제4블렌딩 프레임(BF4)을 출력한다.
제3프레임(F3)은 2차원 영상 또는 이미지이며, 메모리(110)의 일부로부터 출력된다.
디스플레이 컨트롤러(10)는 제4블렌딩 프레임(BF4)을 3D 디스플레이(130)에공급할 수 있다.
제4알파 블렌더(59)의 알파 값은 0에서 1 사이다.
도 7에서는 설명의 편의상 두 개의 머저들(21과 41)과 4개의 알파 블렌더들(35, 55, 57, 및 59)을 도시하였으나 실시 예에 따라 머저의 개수와 알파 블렌더의 개수는 다양할 수 있다.
도 6을 참조하면, 실시 예에 따라 프로세서(1)는 멀티 미디어 가속 유닛(multimedia acceleration unit; 6)과 접속 유닛(connectivity unit; 7)을 더 포함할 수 있다.
CPU(3), 시스템 주변 유닛(5), 멀티 미디어 가속 유닛(6), 접속 유닛(7), 메모리 인터페이스 유닛(9) 및 디스플레이 컨트롤러(10) 각각은 시스템 버스(11)를 통해 데이터나 명령을 주고 받는다.
멀티 미디어 가속 유닛(6)은 그래픽 엔진을 포함한다. 실시 예에 따라, 멀티 미디어 가속 유닛(6)은 카메라 인터페이스, 그래픽 계산을 수행하기 위해 비디오 디스플레이 회로(circuitry)와 집적된 그래픽 엔진, 및 압축되지 않은 디지털 데이터를 전송하기 위한 오디오/비디오 인터페이스인 HDMI(High-Definition Multimedia Interface)을 포함할 수 있다.
실시 예에 따라 멀티 미디어 가속 유닛(6)은 HDMI 대신에 NTSC(national television system committee)/PAL(phase alternate line)에 따른 인터페이스를 포함할 수 있다.
접속 유닛(7)은 오디오 인터페이스(Audio IF), ATA(Advanced Technology Attachment)와 같은 스토리지 인터페이스(storage IF), 및 접속 인터페이스 (connectivity IF)를 포함할 수 있다. 예컨대, 접속 유닛(7)은 입력 장치(120)와 통신을 수행하도록 한다.
도 8은 도 7에 도시된 머저(merger)의 동작의 일 실시 예를 설명하기 위한 타이밍도를 나타낸다.
도 1 내지 도 8을 참조하면, 제1제어 레지스터(25)의 비트 값과 제2제어 레지스터(27)의 비트 값은 '1'이며, 제3제어 레지스터(29)의 비트 값과 제4제어 레지스터(31)의 비트 값은 '0'이라 가정한다.
클럭 신호(CLK)는 위상 동기 루프(PLL)에 의해 생성될 수 있다.
제1입력 유효 신호(ILV1)가 하이일 때, 제1머저(21)는 메모리(110)의 일부로부터 레프트 프레임(LF1)을 수신한다.
여기서 'X0~X8' 각각은 레프트 픽셀 데이터(예컨대, LR, LG, 또는 LB), 또는 복수의 레프트 픽셀 데이터(예컨대, LR, LG, 및 LB)를 포함하는 레프트 픽셀 컬러를 의미한다.
유사하게, 제2입력 유효 신호(IRV1)가 하이일 때, 제1머저(21)는 메모리(110)의 일부로부터 라이트 프레임(RF1)을 수신한다.
여기서 'Y0~Y8' 각각은 라이트 픽셀 데이터(예컨대, RR, RG, 또는 RB), 또는 복수의 라이트 픽셀 데이터(예컨대, RR, RG, 및 RB)를 포함하는 픽셀 컬러를 의미한다.
제1출력 유효 신호(OV1)가 하이일 때, 제1머저(21)는 믹스 동작을 수행하여 제1믹스 프레임(MF1)을 출력한다.
제1믹스 프레임(MF1)은 레프트 픽셀 데이터(예컨대, LR, LG, 또는 LB)과 라이트 픽셀 데이터(예컨대, RR, RG, 또는 RB)를 포함하거나, 레프트 픽셀 컬러와 라이트 픽셀 컬러를 포함한다.
예컨대, 제1믹스 프레임(MF1)이 레프트 픽셀 컬러와 라이트 픽셀 컬러를 포함할 때, 제1믹스 프레임(MF1)은 도 3에 도시된 픽셀 베리어 형식을 나타낸다.
제1믹스 프레임(MF1)이 레프트 픽셀 데이터(예컨대, LR, LG, 또는 LB)와 라이트 픽셀 데이터(예컨대, RR, RG, 또는 RB)를 포함할 때, 제1믹스 프레임(MF1)은 도 4에 도시된 서브 픽셀 베리어 형식을 나타낸다.
제2출력 유효 신호(OV2)가 하이일 때, 제1머저(21)는 믹스 동작을 수행하여 제2믹스 프레임(MF2)을 출력한다.
제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)는 상보적이다. 즉, 제1믹스 프레임(MF1)이 순서대로 'X0', 'Y1', 'X2', 'Y3', 'X4', 및 'Y5'을 포함할 때, 제2믹스 프레임(MF2)는 순서대로 'Y0', 'X1', 'Y2', X3', 'Y4', 및 'X5'를 포함한다.
도 9는 도 7에 도시된 머저의 동작의 다른 실시 예를 설명하기 위한 타이밍도를 나타낸다.
도 1 내지 도 7, 및 도 9를 참조하면, 제1제어 레지스터(25)의 비트 값, 제2제어 레지스터(27)의 비트 값, 및 제3제어 레지스터(29)의 비트 값은 '1'이며, 제4제어 레지스터(31)의 비트 값은 '0'이라 가정한다.
클럭 신호(CLK), 복수의 입력 유효 신호들(ILV1과 IRV1), 복수의 프레임(LF1과 RF1), 및 복수의 출력 유효 신호들(OV1과 OV2)는 도 8의 클럭 신호(CLK), 복수의 입력 유효 신호들(ILV1과 IRV1), 복수의 프레임(LF1과 RF1), 및 복수의 출력 유효 신호들(OV1과 OV2)와 유사하므로 이에 대한 설명은 생략한다.
여기서 'X0~X8' 각각은 레프트 픽셀 데이터(예컨대, LR, LG, 또는 LB) 또는 복수의 레프트 픽셀 데이터(예컨대, LR, LG, 및 LB)를 포함하는 레프트 픽셀 컬러를 의미한다.
'Y0~Y8' 각각은 라이트 픽셀 데이터(예컨대, RR, RG, 또는 RB) 또는 복수의 라이트 픽셀 데이터(예컨대, RR, RG, 및 RB)를 포함하는 라이트 픽셀 컬러를 의미한다.
따라서 보간 동작을 수행하기 위해 사용되는 제3제어 레지스터(29)의 비트 값이 '1'로 셋팅되어 있으므로 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2) 각각은 평균 픽셀 데이터 또는 평균 픽셀 컬러를 포함한다.
여기서 '(X0+X1)/2~(Y4+Y5)/2' 각각은 평균 픽셀 데이터 또는 평균 픽셀 컬러를 의미한다.
도 10은 도 1에 도시된 디스플레이 컨트롤러의 동작을 설명하기 위한 흐름도를 나타낸다.
도 1 내지 도 10을 참조하면, 디스플레이 컨트롤러(10)는 레프트 프레임(LF1)과 제1라이트 프레임(RF1)을 수신한다(S10).
디스플레이 컨트롤러(10)는 3D 디스플레이 포멧에 따라 제1레프트 프레임(LF1)과 제1라이트 프레임(RF1)을 믹스하여 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)을 출력한다(S20).
디스플레이 컨트롤러(10)는 알파 블렌더(35)를 이용하여 제1믹스 프레임(MF1)과 제2믹스 프레임(MF2)을 블렌딩(blending)하여 제1블렌딩 프레임(BF1)을 출력한다(S30).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100; 3D 디스플레이 시스템 110; 메모리
1; 프로세서 120; 입력 장치
3; 중앙 처리 유닛 130; 3D 디스플레이
5; 시스템 주변 유닛 131; 시차 배리어
9; 메모리 인터페이스 유닛 133; 픽셀 어레이
10; 디스플레이 컨트롤러
13; 타이밍 생성기
20; 3D 포멧터

Claims (10)

  1. 3D 디스플레이 포멧에 따라 복수의 제1레프트 픽셀 데이터를 포함하는 제1레프트 프레임과 복수의 제1라이트 픽셀 데이터를 포함하는 제1라이트 프레임을 믹스(mix)하여 제1믹스 프레임과 제2믹스 프레임을 출력하는 제1머저(merger); 및
    상기 제1믹스 프레임과 상기 제2믹스 프레임을 블렌딩(blending)하여 제1블렌딩 프레임을 출력하는 제1알파 블렌더(alpha blender)를 포함하는 디스플레이 컨트롤러.
  2. 제1항에 있어서, 상기 3D 디스플레이 포멧은,
    픽셀 배리어 형식(pixel barrier format), 서브 픽셀 배리어 형식 및 라인 배리어 형식 중 어느 하나인 디스플레이 컨트롤러.
  3. 제2항에 있어서, 상기 3D 디스플레이 포멧이 상기 라인 배리어 형식일 때,
    상기 디스플레이 컨트롤러는, 상기 제1레프트 프레임과 상기 제1라이트 프레임 각각의 라인을 카운트하는 라인 카운터를 더 포함하며,
    상기 제1머저는 상기 라인 카운터에 의해 카운트되는 카운터 값에 따라 각각의 상기 제1레프트 프레임의 라인과 상기 제1라이트 프레임의 라인을 선택하고 선택된 라인들을 믹스하여 상기 제1믹스 프레임과 상기 제2믹스 프레임을 출력하며,
    상기 제1믹스 프레임은 상기 제1믹스 프레임의 홀수 번째 라인에는 상기 복수의 제1레프트 픽셀 데이터를 포함하며, 상기 제1믹스 프레임의 짝수 번째 라인에는 상기 복수의 제1라이트 픽셀 데이터를 포함하고,
    상기 제2믹스 프레임은 상기 제2믹스 프레임의 홀수 번째 라인에는 상기 복수의 제1라이트 픽셀 데이터를 포함하며, 상기 제2믹스 프레임의 짝수 번째 라인에는 상기 복수의 제1레프트 픽셀 데이터를 포함하는 디스플레이 컨트롤러.
  4. 제1항에 있어서, 상기 제1알파 블렌더의 알파 값은 0 또는 1인 디스플레이 컨트롤러.
  5. 제1항에 있어서, 상기 제1믹스 프레임과 상기 제2믹스 프레임 각각은,
    상기 복수의 제1레프트 픽셀 데이터 중 일부와 상기 복수의 제1라이트 픽셀 데이터 중 일부를 포함하는 디스플레이 컨트롤러.
  6. 제1항에 있어서, 상기 제1믹스 프레임과 상기 제2믹스 프레임 각각은,
    상기 복수의 제1레프트 픽셀 데이터 중 적어도 2개 이상의 픽셀 데이터를 평균한 픽셀 데이터와 상기 복수의 제1라이트 픽셀 데이터 중 적어도 2개 이상의 픽셀 데이터를 평균한 픽셀 데이터를 포함하는 디스플레이 컨트롤러.
  7. 제1항에 있어서, 상기 디스플레이 컨트롤러는,
    상기 3D 디스플레이 포멧에 따라 복수의 제2레프트 픽셀 데이터를 포함하는 제2레프트 프레임과 복수의 제2라이트 픽셀 데이터를 포함하는 제2라이트 프레임을 믹스하여 제3믹스 프레임과 제4믹스 프레임을 출력하는 제2머저; 및
    상기 제1블렌딩 프레임과 상기 제3믹스 프레임을 블렌딩하여 제2블렌딩 프레임을 출력하는 제2알파 블렌더를 더 포함하는 디스플레이 컨트롤러.
  8. 제7항에 있어서, 상기 제2알파 블렌더의 알파 값은 0에서 1 사이의 범위를 가지는 디스플레이 컨트롤러.
  9. 제1항에 기재된 디스플레이 컨트롤러; 및
    상기 디스플레이 컨트롤러를 제어하는 CPU(central processing unit)을 포함하는 프로세서.
  10. 복수의 제1레프트 픽셀 데이터를 포함하는 제1레프트 프레임과 복수의 제1라이트 픽셀 데이터를 포함하는 제1라이트 프레임을 수신하는 단계; 및
    3D 디스플레이 포멧에 따라 상기 제1레프트 프레임과 상기 제1라이트 프레임을 믹스하여 제1믹스 프레임과 제2믹스 프레임을 출력하는 단계를 포함하는 디스플레이 컨트롤러의 제어 방법.
KR1020110104349A 2011-10-13 2011-10-13 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법 KR20130039781A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110104349A KR20130039781A (ko) 2011-10-13 2011-10-13 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법
US13/617,339 US9066078B2 (en) 2011-10-13 2012-09-14 Display controller and related method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104349A KR20130039781A (ko) 2011-10-13 2011-10-13 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법

Publications (1)

Publication Number Publication Date
KR20130039781A true KR20130039781A (ko) 2013-04-23

Family

ID=48085688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104349A KR20130039781A (ko) 2011-10-13 2011-10-13 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법

Country Status (2)

Country Link
US (1) US9066078B2 (ko)
KR (1) KR20130039781A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210012095A (ko) * 2019-07-23 2021-02-03 삼성전자주식회사 이미지 데이터의 레이어를 블렌딩하기 위한 전자 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076426A (ja) * 1998-06-17 2000-03-14 Sony Corp データ結合方法及び装置、並びにデータ結合プログラムを供給するプログラム供給媒体
NZ505513A (en) * 2000-06-30 2002-05-31 Marc Dawson Anaglyphic 3-D colour imaging with selective colour filtering
JP4173684B2 (ja) 2002-04-25 2008-10-29 シャープ株式会社 立体画像作成装置
KR101594364B1 (ko) 2009-06-04 2016-02-16 엘지전자 주식회사 입체 영상 처리 장치 및 방법
JP2011114863A (ja) 2009-11-23 2011-06-09 Samsung Electronics Co Ltd ３Ｄ映像の提供方法、３Ｄ映像の変換方法、ＧＵＩ提供方法及びこれを適用した３Ｄディスプレイ装置、そして３Ｄ映像の提供システム｛Ｍｅｔｈｏｄｆｏｒｐｒｏｖｉｄｉｎｇ３Ｄｉｍａｇｅ、ｍｅｔｈｏｄｆｏｒｃｏｎｖｅｒｔｉｎｇ３Ｄｉｍａｇｅ、ＧＵＩｐｒｏｖｉｄｉｎｇｍｅｔｈｏｄｒｅｌａｔｅｄｔｏ３Ｄｉｍａｇｅａｎｄ３Ｄｄｉｓｐｌａｙａｐｐａｒａｔｕｓａｎｄｓｙｓｔｅｍｆｏｒｐｒｏｖｉｄｉｎｇ３Ｄｉｍａｇｅ｝

Also Published As

Publication number Publication date
US9066078B2 (en) 2015-06-23
US20130093761A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US8130227B2 (en) Distributed antialiasing in a multiprocessor graphics system
US11436787B2 (en) Rendering method, computer product and display apparatus
JP4798358B2 (ja) 画像処理システム、表示装置および画像処理方法
CN104052983A (zh) 使用显示控制器窗口的高效自动立体支持
CN107665105B (zh) 显示设备接口转换装置、多屏显示系统及多屏显示方法
US8654144B2 (en) 3D/2D multiprimary color image device and method for controlling the same
CN112740278B (zh) 用于图形处理的方法及设备
KR20120088100A (ko) 디스플레이 컨트롤러 및 디스플레이 시스템
WO2015188525A1 (zh) 一种超高清三维转换装置及超高清三维显示系统
WO2021110036A1 (zh) 多视点3d显示屏、多视点3d显示设备
US9239697B2 (en) Display multiplier providing independent pixel resolutions
US10140962B2 (en) Display unit, display panel and driving method thereof, and display device
KR20120053548A (ko) 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
US8467616B2 (en) Image processing method
KR20130039781A (ko) 디스플레이 컨트롤러, 이를 포함하는 장치 및 이의 제어 방법
US20130120527A1 (en) Electronic apparatus and display control method
JP5701687B2 (ja) 画像処理装置、画像処理方法
JP7198277B2 (ja) ヘッドマウントディスプレイ、画像表示方法およびコンピュータプログラム
US20110085029A1 (en) Video display apparatus and video display method
US9094678B1 (en) System, method, and computer program product for inverting a polarity of each cell of a display device
JP2013156578A (ja) 電子機器及び表示制御方法
US20200359006A1 (en) Display device and display system
US9165490B2 (en) 3D/2D multi-primary color image device and method for controlling the same
CN104851411B (zh) 一种显示驱动方法、装置和显示系统
US7724253B1 (en) System and method for dithering depth values

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid