KR20130039237A

KR20130039237A - Printed circuit board and method of manufacturing the same

Info

Publication number: KR20130039237A
Application number: KR1020110103763A
Authority: KR
Inventors: 오화섭; 조현철; 오창건; 윤영민; 원귀영
Original assignee: 삼성전기주식회사
Priority date: 2011-10-11
Filing date: 2011-10-11
Publication date: 2013-04-19
Also published as: CN103052255A

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to improve heat radiation efficiency and signal transmission performance by applying a multilayer via and a metal post. CONSTITUTION: A base substrate(150) includes an open part for a multilayer via. A metal layer(173a,120) is formed on both sides of the base substrate. The base substrate is composed of a plurality of layers(150a,150b,150c). The multilayer via includes a metal post(140a) formed on the open part for the multilayer via and a via(1 71a) formed on the metal post. The multilayer via is a signal transmission via or a heat radiation via.

Description

Printed circuit board and method of manufacturing the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
The present invention relates to a printed circuit board and a manufacturing method thereof.

최근 전자기기가 다기능화됨에 따라, 반도체 소자의 구동 중 발열에 대한 문제가 중요 이슈로 떠오르고 있다.Recently, as electronic devices are becoming more multifunctional, a problem of heat generation during driving of semiconductor devices has emerged as an important issue.

특히, 휴대폰에 적용되는 일부 SIP(System in Package) 제품의 경우, 반도체 작동 중 발생되는 열이 높기 때문에, 열을 효율적으로 방출해야 해당 기능을 정상으로 작동할 수 있다. In particular, some SIP (System in Package) products that are applied to mobile phones, because the heat generated during the operation of the semiconductor is high, the heat must be efficiently discharged to function properly.

이에, 문헌 1에서 개시하고 있는 바와 같이, 방열 기능을 향상시킨 코어리스(Coreless) 기판 기술을 개발하고 있는 실정이다. Accordingly, as disclosed in Document 1, there is a situation in which a coreless substrate technology having improved heat dissipation function is being developed.

[문헌 1] KR 10-0908986 B 2009. 7. 6[Document 1] KR 10-0908986 B 2009. 7. 6

코어리스 기판 구조는 방열 특성을 만족하면서 미세 회로 구현도 가능하고, 박판화 및 전기적 특성 향상 등 여러 가지 장점이 있어 적용되는 제품이 증가하는 추세이다.The coreless substrate structure is capable of realizing fine circuits while satisfying heat dissipation characteristics, and has a number of advantages such as thinning and improved electrical characteristics.

따라서, 코어리스 기판과 관련하여, 제조 공정을 보다 용이하게 하고 신뢰성 면에서 향상될 수 있도록 연구하고 있다.
Therefore, with respect to the coreless substrate, research is being made to make the manufacturing process easier and improved in terms of reliability.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 방열 효율을 향상시킨 다층 비아가 적용된 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.The present invention is to solve the above problems of the prior art, an aspect of the present invention is to provide a printed circuit board and a method of manufacturing the multilayer via is applied to improve the heat dissipation efficiency.

본 발명의 다른 측면은 비아의 신뢰성을 향상시킨 인쇄회로기판을 제공하는 것이다.
Another aspect of the present invention is to provide a printed circuit board having improved reliability of vias.

본 발명의 실시예에 의한 인쇄회로기판은, 양면에 메탈층이 형성되고, 다층 비아용 개구부를 갖는 베이스 기판; 및According to an embodiment of the present invention, a printed circuit board includes: a base substrate having metal layers formed on both surfaces thereof and having openings for multilayer vias; And

상기 다층 비아용 개구부에 형성된 메탈 포스트 및 상기 메탈 포스트 상에 형성된 비아를 포함하는 다층 비아;A multilayer via including a metal post formed in the opening for the multilayer via and a via formed on the metal post;

를 포함하고, 상기 다층 비아는 동일층에 형성되되, 상기 양면에 형성된 메탈층 사이에 형성될 수 있다.
Including, the multilayer via is formed on the same layer, it may be formed between the metal layer formed on both sides.

여기에서, 상기 베이스 기판은 절연 재질로 이루어질 수 있다.Here, the base substrate may be made of an insulating material.

또한, 상기 다층 비아가 형성된 상기 베이스 기판은 복수 개의 층으로 형성될 수 있다.In addition, the base substrate on which the multilayer via is formed may be formed of a plurality of layers.

또한, 상기 다층 비아는 신호 전달용 비아 또는 방열 비아일 수 있다.In addition, the multilayer via may be a signal transmission via or a heat dissipation via.

또한, 상기 방열 비아는 상기 신호 전달용 비아 보다 면적이 클 수 있다.
In addition, the heat dissipation via may have a larger area than the via for signal transmission.

다른 본 발명의 실시예에 의한 인쇄회로기판의 제조방법은, Another method of manufacturing a printed circuit board according to an embodiment of the present invention,

일면에 제1 메탈층이 형성된 캐리어를 준비하는 단계;Preparing a carrier having a first metal layer formed on one surface thereof;

상기 제1 메탈층 상에 메탈 포스트를 형성하는 단계;Forming a metal post on the first metal layer;

상기 메탈 포스트를 포함하여 상기 제1 메탈층 상에 상기 메탈 포스트의 상부를 노출시키는 제1 개구부를 갖는 베이스 기판을 형성하는 단계;Forming a base substrate including the metal post, the base substrate having a first opening exposing an upper portion of the metal post on the first metal layer;

상기 베이스 기판 상에 상기 제1 개구부에 대응되는 영역에 제2 개구부를 갖는 회로용 도금 레지스트를 형성하는 단계; 및Forming a plating resist for a circuit having a second opening in a region corresponding to the first opening on the base substrate; And

상기 제1 개구부 및 제2 개구부에 비아 및 상기 비아 상에 제2 메탈층을 형성하는 단계;를 포함하고, 다층 비아는 상기 메탈 포스트와 상기 비아를 포함하며 동일층에 형성될 수 있다.
And forming a via and a second metal layer on the via in the first and second openings, wherein the multilayer via includes the metal post and the via and may be formed on the same layer.

여기에서, 상기 제1 메탈층 상에 메탈 포스트를 형성하는 단계는,Here, the forming of the metal post on the first metal layer,

일면에 제1 메탈층이 형성되고, 상기 제1 메탈층 상에 오픈부를 갖는 포스트용 도금 레지스트가 형성된 캐리어를 준비하는 단계; 및Preparing a carrier having a first metal layer formed on one surface thereof, and a plating resist for a post having an open portion formed on the first metal layer; And

상기 오픈부에 메탈 포스트를 형성하는 단계;Forming a metal post on the open portion;

를 포함할 수 있다. It may include.

또한, 상기 메탈 포스트를 형성하는 단계 이후에,In addition, after the forming of the metal post,

상기 포스트용 도금 레지스트를 제거하는 단계;를 더 포함할 수 있다. The method may further include removing the post plating plating resist.

또한, 상기 제2 메탈층을 형성하는 단계 이후에,In addition, after the forming of the second metal layer,

상기 회로용 도금 레지스트를 제거하는 단계;를 더 포함할 수 있다.The method may further include removing the circuit plating resist.

상기 캐리어를 제거하는 단계;를 더 포함할 수 있다.Removing the carrier; may further include.

상기 캐리어를 제거하는 단계; 및Removing the carrier; And

상기 제1 메탈층을 패터닝하는 단계;를 더 포함할 수 있다.And patterning the first metal layer.

또한, 상기 베이스 기판을 형성하는 단계에서,Further, in the forming of the base substrate,

상기 베이스 기판은 절연 재질로 이루어질 수 있다.The base substrate may be made of an insulating material.

또한, 상기 회로용 도금 레지스트를 형성하는 단계에서,Further, in the step of forming the plating resist for the circuit,

상기 회로용 도금 레지스트는 드라이 필름으로 이루어질 수 있다.The circuit plating resist may be formed of a dry film.

상기 메탈 포스트를 형성하는 단계로부터 상기 제2 메탈층을 형성하는 단계를 반복 수행하여, 상기 다층 비아가 형성된 상기 베이스 기판을 다층으로 형성할 수 있다.The forming of the second metal layer may be repeated from the forming of the metal post to form the base substrate on which the multilayer via is formed, in a multilayer manner.

또한, 상기 방열 비아는 상기 신호 전달용 비아 보다 면적이 크도록 형성할 수 있다.
In addition, the heat dissipation via may be formed to have a larger area than the via for signal transmission.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 메탈 포스트 및 비아로 구성된 다층 비아를 적용하기 때문에, 다양한 형상의 비아를 구현할 수 있으며, 이로 인해 인쇄회로기판의 설계 자유도가 향상된다는 효과를 기대할 수 있다.The printed circuit board and the method of manufacturing the same according to the embodiment of the present invention apply multi-layered vias composed of metal posts and vias, so that various shapes of vias can be realized, thereby improving design freedom of the printed circuit board. You can expect

또한, 본 발명의 실시예는 다층 비아를 적용하기 때문에, 비아의 면적을 넓게 형성하는 것이 가능하며, 이로 인해 방열 효율 및 신호 전달 능력을 향상시킬 수 있다.In addition, since the embodiment of the present invention applies a multilayer via, it is possible to form a wide area of the via, thereby improving heat dissipation efficiency and signal transmission capability.

또한, 본 발명의 실시예는 다층 비아를 형성하기 때문에, 비아 상부에 딤플(Dimple) 및 돌출 형상을 개선할 수 있다는 장점이 있다.In addition, since the embodiment of the present invention forms a multilayer via, there is an advantage in that dimples and protrusion shapes are improved on the vias.

또한, 본 발명의 실시예는 짝수층 및 홀수층의 다층 기판 확장이 용이하다는 장점이 있다.
In addition, the embodiment of the present invention has the advantage that it is easy to extend the multi-layer substrate of the even and odd layers.

도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 2 내지 도 20은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.1 is a cross-sectional view showing the configuration of a printed circuit board according to an embodiment of the present invention;
2 to 20 are cross-sectional views illustrating a method of manufacturing the printed circuit board of FIG. 1.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판Printed circuit board

도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.1 is a cross-sectional view showing the configuration of a printed circuit board according to an embodiment of the present invention.

도 1에서는 설명의 편의를 위해, 다층 인쇄회로기판을 예로 들어 도시하였지만, 단층 인쇄회로기판 또는 다층 인쇄회로기판 모두 가능하다.
In FIG. 1, for convenience of description, a multilayer printed circuit board is illustrated as an example, but a single layer printed circuit board or a multilayer printed circuit board is possible.

도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 양면에 메탈층(173a, 120)이 형성되고, 다층 비아용 개구부를 갖는 베이스 기판(150a) 및 다층 비아용 개구부에 형성된 메탈 포스트(140a) 및 메탈 포스트(140a) 상에 형성된 비아(171a)를 포함하는 다층 비아를 포함할 수 있다.As shown in FIG. 1, the printed circuit board 100 has metal layers 173a and 120 formed on both sides thereof, a base substrate 150a having an opening for multilayer vias, and a metal post 140a formed in an opening for multilayer vias. ) And vias 171a formed on the metal posts 140a.

상기 다층 비아는 동일층에 형성되되, 양면에 형성된 메탈층(173a, 120) 사이에 형성되어, 서로 간에 연결된 구조를 가질 수 있다.
The multilayer via may be formed on the same layer, but may be formed between the metal layers 173a and 120 formed on both surfaces thereof, and may have a structure connected to each other.

또한, 베이스 기판(150a)은 절연 재질로 이루어질 수 있다.In addition, the base substrate 150a may be made of an insulating material.

도 1에서 도시하는 바와 같이, 상술한 다층 비아의 메탈 포스트(140a) 및 메탈 포스트 상의 비아(171a)는 동일 절연층에 형성되는 것이다.
As shown in FIG. 1, the metal post 140a of the multilayer via described above and the via 171a on the metal post are formed in the same insulating layer.

또한, 메탈 포스트(140a) 및 비아(171a)는 구리로 이루어질 수 있으며, 이에 한정되지 않고, 신호 전달 및 방열 특성을 향상시킬 수 있는 전도성 재질이면 모두 가능하다.
In addition, the metal posts 140a and the vias 171a may be made of copper, and the metal posts 140a and the vias 171a may be formed of any conductive material that can improve signal transmission and heat dissipation characteristics.

한편, 다층 비아가 형성된 베이스 기판(150a)은 복수 개의 층(150, 150a, 150b, 150c)으로 형성되어, 도 1에서 도시하는 바와 같이, 다층 인쇄회로기판으로 구현할 수도 있다.Meanwhile, the base substrate 150a on which the multilayer vias are formed may be formed of a plurality of layers 150, 150a, 150b, and 150c, and may be implemented as a multilayer printed circuit board as illustrated in FIG. 1.

이러한 경우, 도 1에서 도시하는 바와 같이, 다층 비아가 형성된 절연층이 복수의 층으로 구현되는 구조인 것이다.
In this case, as shown in FIG. 1, the insulating layer having the multilayer via is formed of a plurality of layers.

도 1에서 도시하는 다층 비아는 신호 전달용 비아 또는 방열 비아일 수 있다.The multilayer via shown in FIG. 1 may be a signal transmission via or a heat dissipation via.

이때, 상기 방열 비아는 신호 전달용 비아 보다 면적이 클 수 있다.
In this case, the heat dissipation via may have a larger area than the via for signal transmission.

본 발명의 실시예는 다층 비아를 적용함에 따라, 구리 포스트 단독으로 비아를 형성하는 구조에 비해 구리 포스트 도금 및 연마의 편차로 인한 두께 조절의 어려움을 개선할 수 있다는 효과를 기대할 수 있다.Embodiment of the present invention can be expected to improve the difficulty of the thickness control due to the deviation of the copper post plating and polishing, compared to the structure of forming the vias by the copper post alone, by applying the multilayer via.

이를 보다 상세히 설명하면, 구리 포스트를 이용한 비아 바(Via bar)를 형성 할 경우, 도금을 수행해야 할 면적이 넓기 때문에 고전류 밀도를 적용해야 하며, 이러한 경우 도금두께 편차가 크게 유발되게 된다. 그러나, 본 발명의 실시예는 메탈 포스트 형성 시, 일반적인 구리 포스트의 도금 두께에 비해 도금 두께를 낮게 형성하고, 연마를 통해 일정 두께의 메탈 포스트를 형성한 후, 메탈 포스트 상부에 비아를 형성한 다층 비아를 적용하기 때문에, 도금 두께 편차를 줄일 수 있는 것이다.
In more detail, when forming a via bar using a copper post, a high current density should be applied because the area to be plated is large, and in this case, the plating thickness variation will be greatly induced. However, in the embodiment of the present invention, when forming a metal post, the plating thickness is lower than that of a general copper post, and a metal post having a predetermined thickness through polishing is formed, and then a via is formed on the metal post. Since vias are applied, the plating thickness variation can be reduced.

또한, 본 발명의 실시예는 레이저 가공을 통해 단층 비아를 위한 비아홀을 형성한 후 도금 공정을 수행하는 공정에 비해, 도금을 통해 채워야 하는 비아홀의 면적이 상대적으로 작기 때문에, 도금 공정이 용이하며, 도금 공정 중에 발생할 수 있는 보이드 문제를 해결할 수 있다. In addition, the embodiment of the present invention is easy to the plating process because the via hole to be filled through the plating is relatively small, compared to the process of forming the via hole for the single-layer via through laser processing, and then performing the plating process, Void problems that can occur during the plating process can be solved.

이때, 단층 비아는 하나의 절연층에 하나의 비아만으로 형성된 구조의 비아를 의미하는 것으로 정의하기로 한다.In this case, the single layer via is defined as meaning a via having a structure formed of only one via in one insulating layer.

또한, 본 발명의 실시예는 메탈 포스트 및 비아를 포함하는 구조의 다층 비아를 적용하기 때문에, 비아의 면적을 넓히거나, 다양한 형상의 비아를 형성하는 것이 용이하다는 장점이 있다.
In addition, since the embodiment of the present invention applies a multilayer via having a structure including a metal post and via, it is easy to increase the area of the via or to form vias having various shapes.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 2 내지 도 20은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
2 to 20 are cross-sectional views illustrating a method of manufacturing the printed circuit board of FIG. 1.

먼저, 도 2에서 도시하는 바와 같이, 일면에 제1 메탈층(120)이 형성된 캐리어(110)를 준비할 수 있다.
First, as shown in FIG. 2, the carrier 110 having the first metal layer 120 formed on one surface may be prepared.

다음, 도 3에서 도시하는 바와 같이, 제1 메탈층(120) 상에 메탈 포스트(140a)를 형성할 수 있다.
Next, as shown in FIG. 3, a metal post 140a may be formed on the first metal layer 120.

보다 상세히 설명하면, 도 2에서 도시하는 바와 같이, 일면에 제1 메탈층(120)이 형성되고, 제1 메탈층(120) 상에 오픈부(131a)를 갖는 포스트용 도금 레지스트(130a)가 형성된 캐리어(110)를 준비할 수 있다.In more detail, as shown in FIG. 2, a first metal layer 120 is formed on one surface, and a post plating resist 130a having an open portion 131a is formed on the first metal layer 120. The formed carrier 110 may be prepared.

또한, 도 3에서 도시하는 바와 같이, 오픈부(131a)에 메탈 포스트(140a)를 형성할 수 있다.
In addition, as shown in FIG. 3, the metal post 140a may be formed in the open portion 131a.

다음, 도 4에서 도시하는 바와 같이, 연마 공정을 통해 메탈 포스트(140a) 상부를 평탄화시킬 수 있다.
Next, as shown in FIG. 4, the upper portion of the metal post 140a may be planarized through a polishing process.

다음, 도 5에서 도시하는 바와 같이, 포스트용 도금 레지스트(130a)를 제거할 수 있다.Next, as shown in FIG. 5, the post plating plating resist 130a can be removed.

이때, 포스트용 도금 레지스트(130a)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있다.
At this time, the post plating resist 130a may be removed using a stripping solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH).

다음, 도 6 및 도 7에서 도시하는 바와 같이, 메탈 포스트(140a)를 포함하여 제1 메탈층(120) 상에 메탈 포스트(140a)의 상부를 노출시키는 제1 개구부(미도시)를 갖는 베이스 기판(150a)을 형성할 수 있다.
Next, as shown in FIGS. 6 and 7, a base having a first opening (not shown) exposing an upper portion of the metal post 140a on the first metal layer 120 including the metal post 140a. The substrate 150a may be formed.

상기 제1 개구부는 YAG 레이저, CO2 레이저 등의 레이저 드릴을 이용하여 가공할 수 있으며, 이에 한정되지 않는다.The first opening may be processed using a laser drill such as a YAG laser, a CO2 laser, and the like, but is not limited thereto.

본 발명의 실시예에서는 다층 비아를 적용하기 때문에, 레이저 드릴의 샷(Shot) 수를 줄일 수 있으며, 이로 인해 공정 비용을 절감할 수 있다는 효과를 기대할 수 있다.
In the embodiment of the present invention, since the multilayer via is applied, the number of shots of the laser drill can be reduced, and thus, the effect of reducing the process cost can be expected.

상기 베이스 기판(150a)은 절연 재질로 이루어질 수 있다.The base substrate 150a may be made of an insulating material.

상기 절연 재질은 수지 절연 재질이 사용될 수 있다. 상기 수지 절연 재질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The insulating material may be a resin insulating material. As the resin insulating material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin in which a reinforcing material such as glass fiber or an inorganic filler is impregnated therein, for example, a prepreg may be used. Resin and the like may be used, but is not particularly limited thereto.

다음, 도 7에서 도시하는 바와 같이, 베이스 기판(150a) 상에 제1 개구부에 대응되는 영역에 제2 개구부를 갖는 회로용 도금 레지스트(160)를 형성할 수 있다.
Next, as shown in FIG. 7, a plating plating circuit 160 having a second opening may be formed in a region corresponding to the first opening on the base substrate 150a.

상술한 도금 레지스트는 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있으며, 감광성 레지스트를 무전해 도금층(미도시)에 도포한 후, 회로형성영역에 해당하는 부분에 자외선을 노광하고, 노광된 부분을 현상액을 이용하여 제거함으로써 오픈부를 형성하는 것이다.
The above-mentioned plating resist may be a photosensitive resist such as a dry film or a positive liquid photoresist (P-LPR), and after the photosensitive resist is applied to an electroless plating layer (not shown) The open portion is formed by exposing ultraviolet rays to a portion corresponding to the circuit formation region and removing the exposed portion using a developer.

다음, 도 8에서 도시하는 바와 같이, 제1 개구부 및 제2 개구부(161)에 비아(171a) 및 비아(171a) 상의 제2 메탈층(173a)을 형성할 수 있다. Next, as shown in FIG. 8, the vias 171a and the second metal layer 173a on the vias 171a may be formed in the first and second openings 161.

이때, 도 8에서 도시하는 바와 같이, 비아(171a)와 제2 메탈층(173a)은 동시에 형성될 수 있다. In this case, as shown in FIG. 8, the via 171a and the second metal layer 173a may be simultaneously formed.

즉, 다층 비아는 메탈 포스트(140a)와 비아(171a)를 포함하며 동일층에 형성되는 구조이다.That is, the multilayer via includes a metal post 140a and a via 171a and is formed on the same layer.

이때, 상기 다층 비아는 신호 전달용 비아 또는 방열 비아일 수 있다.In this case, the multilayer via may be a signal transmission via or a heat dissipation via.

또한, 상기 방열 비아는 상기 신호 전달용 비아 보다 면적이 크도록 형성될 수 있다. 이로 인해, 인쇄회로기판의 방열 효율을 향상시킬 수 있다.
In addition, the heat dissipation via may be formed to have a larger area than the via for signal transmission. As a result, the heat radiation efficiency of the printed circuit board can be improved.

다음, 도 9에서 도시하는 바와 같이, 회로용 도금 레지스트(160)를 제거할 수 있다. Next, as shown in FIG. 9, the circuit plating resist 160 can be removed.

이때, 회로용 도금 레지스트(160)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있다.
In this case, the circuit plating resist 160 may be removed using a stripping solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH).

다음, 도 10 내지 도 20에서 도시하는 바와 같이, 메탈 포스트를 형성하는 단계로부터 제2 메탈층을 형성하는 단계를 반복 수행하여, 다층 비아가 형성된 베이스 기판을 다층으로 형성할 수 있다. Next, as shown in FIGS. 10 to 20, the step of forming the second metal layer from the forming of the metal post may be repeated to form the base substrate on which the multilayer vias are formed in multiple layers.

도 10 내지 도 20의 절차는 도 2 내지 도 9에서 도시한 절차와 동일하여 상세한 설명은 생략하기로 한다.
The procedures of FIGS. 10 to 20 are the same as those of FIGS. 2 to 9, and thus detailed descriptions thereof will be omitted.

다만, 도 14 이후에 도시하는 바와 같이, 제1 메탈층(120)을 기준으로 제1 메탈층(120)의 하부에 베이스 기판을 형성하는 경우는 다음과 같다.However, as shown in FIG. 14 and later, a base substrate is formed below the first metal layer 120 based on the first metal layer 120 as follows.

먼저, 도 15에서 도시하는 바와 같이, 캐리어(110)를 제거할 수 있다.First, as shown in FIG. 15, the carrier 110 can be removed.

다음, 도 16에서 도시하는 바와 같이, 제1 메탈층(120)을 패터닝할 수 있다.
Next, as shown in FIG. 16, the first metal layer 120 may be patterned.

다음, 도 17 및 도 18에서 도시하는 바와 같이, 메탈 포스트(140c) 및 베이스 기판(150c)을 형성할 수 있다.Next, as shown in FIGS. 17 and 18, the metal post 140c and the base substrate 150c may be formed.

도 17 및 도 18의 공정은 도 5 및 도 6의 공정과 동일하여 상세한 설명은 생략하기로 한다.
The process of FIGS. 17 and 18 is the same as the process of FIGS. 5 and 6, and thus a detailed description thereof will be omitted.

다음, 도 19 및 도 20에서 도시하는 바와 같이, 상하부측의 베이스 기판(150b, 150c)에 오픈부(151b, 151c)를 형성한 후, 비아(171b, 171c) 및 비아 상의 메탈층(173b, 173c)을 형성하여 다층 인쇄회로기판을 완성한다.
Next, as shown in FIGS. 19 and 20, after the open portions 151b and 151c are formed in the base substrates 150b and 150c on the upper and lower sides, the vias 171b and 171c and the metal layers 173b and the vias are formed. 173c) to complete the multilayer printed circuit board.

상술한 패터닝된 메탈층(120, 173a, 173b, 173c)은 해당 위치에 따라 층간 전기 접속 역할, 방열 역할 또는 랜드 역할을 수행할 수 있다.
The above-described patterned metal layers 120, 173a, 173b, and 173c may serve as interlayer electrical connection, heat dissipation, or land, depending on the location.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, it is for explaining the present invention in detail, and a printed circuit board and a method of manufacturing the same according to the present invention are not limited thereto. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 인쇄회로기판
120, 173a, 173b, 173c : 메탈층
130a, 130b, 160 : 도금 레지스트
131a, 131b : 오픈부
140a, 140b, 140c : 메탈 포스트
150, 150a, 150b, 150c : 베이스 기판
161 : 개구부
171a, 170b, 170c : 비아100: printed circuit board
120, 173a, 173b, 173c: metal layer
130a, 130b, 160: plating resist
131a, 131b: open portion
140a, 140b, 140c: Metal Post
150, 150a, 150b, 150c: base substrate
161: opening
171a, 170b, 170c: via

Claims

A base substrate having metal layers formed on both surfaces thereof and having openings for multilayer vias; And
A multilayer via including a metal post formed in the opening for the multilayer via and a via formed on the metal post;
Wherein the multilayer via is formed on the same layer, and is formed between the metal layers formed on both sides of the printed circuit board.

The method according to claim 1,
The base substrate is a printed circuit board made of an insulating material.

The method according to claim 1,
The base substrate on which the multilayer via is formed is formed of a plurality of layers.

The method according to claim 1,
The multilayer via is a signal transmission via or a heat dissipation via.

The method of claim 4,
The heat dissipation via has a larger area than the via for signal transmission.

Preparing a carrier having a first metal layer formed on one surface thereof;
Forming a metal post on the first metal layer;
Forming a base substrate including the metal post, the base substrate having a first opening exposing an upper portion of the metal post on the first metal layer;
Forming a plating resist for a circuit having a second opening in a region corresponding to the first opening on the base substrate; And
Forming vias and second metal layers on the vias in the first and second openings;
And a multilayer via including the metal post and the via and formed on the same layer.

The method of claim 6,
Forming a metal post on the first metal layer,
Preparing a carrier having a first metal layer formed on one surface thereof, and a plating resist for a post having an open portion formed on the first metal layer; And
Forming a metal post on the open portion;
And a step of forming the printed circuit board.

The method of claim 7,
After forming the metal post,
Removing the post plating plating resist;
Further comprising the steps of:

The method of claim 6,
After the step of forming the second metal layer,
Removing the plating plating resist for the circuit;
Further comprising the steps of:

The method of claim 6,
After the step of forming the second metal layer,
Removing the carrier;
Further comprising the steps of:

The method of claim 6,
After the step of forming the second metal layer,
Removing the carrier; And
Patterning the first metal layer;
Further comprising the steps of:

The method of claim 6,
In the step of forming the base substrate,
The base substrate is a manufacturing method of a printed circuit board made of an insulating material.

The method of claim 6,
In the step of forming the plating resist for the circuit,
The circuit plating resist is a manufacturing method of a printed circuit board made of a dry film.

The method of claim 6,
After the step of forming the second metal layer,
And repeating the forming of the second metal layer from the forming of the metal post, thereby forming the base substrate on which the multilayer via is formed in multiple layers.

The method of claim 6,
The multilayer via is a signal transmission via or a heat dissipation via.

The method according to claim 15,
The heat dissipation via is formed on the printed circuit board to have a larger area than the via for signal transmission.