KR20130034539A - Liquid crystal display panel - Google Patents

Liquid crystal display panel Download PDF

Info

Publication number
KR20130034539A
KR20130034539A KR1020110098600A KR20110098600A KR20130034539A KR 20130034539 A KR20130034539 A KR 20130034539A KR 1020110098600 A KR1020110098600 A KR 1020110098600A KR 20110098600 A KR20110098600 A KR 20110098600A KR 20130034539 A KR20130034539 A KR 20130034539A
Authority
KR
South Korea
Prior art keywords
auxiliary
line
liquid crystal
crystal display
electrode
Prior art date
Application number
KR1020110098600A
Other languages
Korean (ko)
Other versions
KR101880711B1 (en
Inventor
심석호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110098600A priority Critical patent/KR101880711B1/en
Publication of KR20130034539A publication Critical patent/KR20130034539A/en
Application granted granted Critical
Publication of KR101880711B1 publication Critical patent/KR101880711B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

PURPOSE: A liquid crystal display panel is provided to uniformize an RC delay value between signal lines by forming a dummy region facing a driver attachment location, extending the signal line on the dummy region, and additionally forming a compensation electrode which overlaps with the signal line. CONSTITUTION: The end of a data line(135) arranged in a display area(112) is extended to a sub line(155). The sub line is formed in a dummy area. A sub electrode(150) which overlaps with the sub line is formed on a top layer or a bottom layer of the sub line. The sub electrode forms a capacitor with each data line and adds parasitic capacitance. An RC delay of the data line is increased according to the increase of an overlap area between the sub electrode and the sub line. A signal delay of each signal line is uniformized.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}Liquid Crystal Display Panel {LIQUID CRYSTAL DISPLAY PANEL}

본 발명은 액정표시패널에 관한 것으로, 특히 대면적 액정표시장치에서 네로우 배젤(narrow bezel)을 구현하면서, 배선간 신호지연을 균일하게 개선한 액정표시패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel in which a narrow bezel is implemented in a large area liquid crystal display device and the signal delay between wirings is uniformly improved.

현재 표시장치 분야에서는 기존의 브라운관 디스플레이(CRT, Cathode Ray Tube)와 같은 낮은 해상도와 무거운 중량 및, 큰 부피와 같은 단점들을 개선한 새로운 영상 표시장치의 개발이 진행되고 있으며, 이에 따라, 액정표시장치(LCD, Liquid Crystal Display Device), 유기전계발광소자(OLED, Organic Light Emitting Diode), 플라즈마 표시장치(PDP, Plasma Panel Display Device)등과 같은 다양한 평판표시장치들이 주목받고 있다. Currently, in the field of display devices, new image display devices have been developed to improve disadvantages such as low resolution, heavy weight, and large volume, such as conventional cathode ray tubes (CRTs). Various flat panel display devices such as a liquid crystal display device (LCD), an organic light emitting diode (OLED), a plasma display device (PDP), and the like are attracting attention.

이중, 액정표시장치는 소형 포터블 기기에서부터 대형 TV에 이르기까지 폭넓게 사용되고 있는 가장 대표적인 평판 표시 장치 중 하나이다. Among them, the liquid crystal display is one of the most representative flat panel display devices that are widely used from small portable devices to large TVs.

액정표시장치는 두 전극 사이에 유전율 이방성 및 굴절율 이방성을 가지는 액정 물질이 배열되도록 하고, 두 전극 사이에 전계를 형성하여 이의 세기 조절을 통해 배면으로부터 입사되는 빛의 투과량을 제어함으로써, 표시하고자 하는 화상을 구현한다. The liquid crystal display device displays an image to be displayed by arranging a liquid crystal material having dielectric anisotropy and refractive index anisotropy between two electrodes, and forming an electric field between the two electrodes to control the amount of light incident from the rear surface through controlling its intensity. Implement

도 1은 종래의 액정표시장치 구조를 개략적으로 도시한 평면도이다. 도시한 바와 같이, 액정표시장치는 액정표시패널(10) 및 이를 제어하는 드라이버(20,30)을 포함한다. 1 is a plan view schematically illustrating a structure of a conventional liquid crystal display device. As illustrated, the liquid crystal display includes a liquid crystal display panel 10 and drivers 20 and 30 for controlling the liquid crystal display panel 10.

액정표시패널(10)은 영상을 구현하는 표시영역(12)과, 이의 가장자리 영역인 비표시영역(13)으로 이루어진다. The liquid crystal display panel 10 includes a display area 12 that implements an image and a non-display area 13 that is an edge area thereof.

표시영역(12)에는 제1 방향으로 배치되는 다수의 게이트배선(25)과, 제1 방향과 수직하는 제2 방향으로 배치되는 다수의 데이터배선(35)이 형성되고, 게이트배선(25) 및 데이터배선(35)이 교차하는 지점에 화소(P)를 정의한다. 화소(P)에는 스위칭 소자로서 박막트랜지스터가 구비된다. In the display area 12, a plurality of gate wires 25 arranged in a first direction and a plurality of data wires 35 arranged in a second direction perpendicular to the first direction are formed, and the gate wires 25 and The pixel P is defined at the point where the data lines 35 intersect. The pixel P is provided with a thin film transistor as a switching element.

또한, 비표시영역(13)에는 다수의 게이트 드라이버(20) 및 데이터 드라이버(30)가 배치되며, 게이트 드라이버(20)는 표시영역(12)상의 게이트배선(25)과 연결되고 데이터 드라이버(30)은 데이터배선(35)과 연결된다. 게이트 드라이버(20) 및 데이터 드라이버(30)은 IC가 박막필름에 실장된 형태로 액정표시패널(10)에 부착되거나, 액정표시패널(10) 자체에 직접 실장될 수 있다. In addition, a plurality of gate drivers 20 and data drivers 30 are disposed in the non-display area 13, and the gate driver 20 is connected to the gate wiring 25 on the display area 12 and the data driver 30 is provided. ) Is connected to the data line 35. The gate driver 20 and the data driver 30 may be attached to the liquid crystal display panel 10 in the form of an IC mounted on a thin film, or may be directly mounted on the liquid crystal display panel 10 itself.

이러한 구조의 액정표시장치는 액정표시패널(10)의 대형화 및 IC의 다채널화에 따라, 하나의 드라이버IC에 더 많은 게이트배선 및 데이터배선이 연결되는 형태로 발전하고 있으며 각 IC에서 중앙부의 출력단자와 연결되는 신호배선이 외곽부의 출력단자와 연결되는 신호배선보다 길이가 점점 더 짧아지게 된다. 따라서 각 배선간 RC 딜레이의 편차가 발생되며, 이는 화질저하의 원인이 된다.As the liquid crystal display device having such a structure increases in size and the multi-channel IC of the liquid crystal display panel 10, more gate wirings and data wirings are connected to one driver IC. The signal wiring connected to the terminal becomes shorter and shorter than the signal wiring connected to the output terminal of the outer portion. Therefore, the deviation of the RC delay between the wiring occurs, which causes the deterioration of image quality.

전술한 신호배선간 저항 편차에 따른 화질저하 문제를 개선하기 위해, 각 드라이버와 배선을 서로 연결하는 링크배선의 배선폭을 조절하거나, 지그재그(zig-zag)형상으로 형성하는 방법 등이 제안되었다.In order to solve the problem of deterioration in image quality due to the above-described resistance variation between signal lines, a method of controlling the wiring width of the link wiring connecting each driver and the wiring to each other or forming a zig-zag shape has been proposed.

도 2는 종래 신호배선간 저항편차를 감소시키는 방법의 일 예를 도시한 도면이다.2 is a diagram illustrating an example of a method of reducing resistance deviation between signal lines in the related art.

도시한 바와 같이, 종래 신호배선간 저항편차를 감소시키는 방법으로서 액정표시패널(10)의 표시영역(12)상에 형성되는 복수의 데이터배선(35)과, 데이터 드라이버(30)의 각 출력단자와 데이터배선(35)을 서로 연결하는 링크배선(45)을 비표시영역(13)상에 형성하고 본딩된 데이터 드라이버(30)에 연결한다. 또한, 데이터 드라이버(30)의 중앙단자와 연결되는 링크배선(45a)을 가장자리단자에 연결되는 링크배선(45b)보다 그 길이를 짧게 형성함으로서 신호배선간의 저항을 개선하는 구조이다.As shown in the figure, a plurality of data lines 35 formed on the display area 12 of the liquid crystal display panel 10 and the respective output terminals of the data driver 30 are conventionally used to reduce resistance variations between signal lines. And a link wiring 45 for connecting the data wiring 35 with each other are formed on the non-display area 13 and connected to the bonded data driver 30. In addition, the length of the link wiring 45a connected to the center terminal of the data driver 30 is shorter than that of the link wiring 45b connected to the edge terminal, thereby improving the resistance between the signal wirings.

이러한 구조는, 데이터드라이버(30)의 중앙단자와 전기적으로 연결되는 데이터배선(35a)은 외곽단자와 연결되는 데이터배선(35b)과 그 RC 딜레이가 동일한 값을 가지도록 하는 것이다. This structure is such that the data line 35a electrically connected to the center terminal of the data driver 30 has the same value as the RC line and the data line 35b connected to the outer terminal.

특히, 도시한 바와 같이 신호배선간 링크배선(45)을 지그재그(zig-zag)구조를 가지도록 형성하고, 중앙부와 외곽부의 그 꺽임형상의 개수를 다르게 하여 저항값을 조절하면, 제한된 폭의 비표시영역(13)을 보다 효율적으로 이용할 수 있다.In particular, as shown, the link wiring 45 between the signal wirings is formed to have a zig-zag structure, and the resistance value is adjusted by varying the number of bending shapes in the center portion and the outer portion. The display area 13 can be used more efficiently.

그러나, 액정표시장치의 대형화와, 액정표시패널의 비표시영역 공간을 점점 더 좁게 구현하는 네로우 베젤(narrow bezel)추세에 따라 링크배선이 형성되는 비표시영역(13)의 최소 마진(margin)폭(BW)을 확보하기 어렵게 되어 전술한 링크배선의 구조변경만으로는 배선저항의 편차를 보상하는 데 한계가 있다.However, the margin of the margin of the non-display area 13 in which the link wiring is formed in accordance with the enlargement of the liquid crystal display device and the narrow bezel trend that makes the non-display area space of the liquid crystal display panel narrower. Since the width BW becomes difficult to secure, there is a limit in compensating for variations in wiring resistance only by changing the structure of the above-described link wiring.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 대면적 액정표시장치에서 네로우 베젤(narrow bezel)을 구현하면서도, 각 드라이버의 출력단자의 위치에 따라 배선간 RC 딜레이 차에 의한 신호편차를 개선한 액정표시패널을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and implements a narrow bezel in a large-area liquid crystal display, while reducing the signal deviation due to the RC delay difference between wirings according to the position of the output terminal of each driver. It is an object of the present invention to provide an improved liquid crystal display panel.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시패널은, 복수의 신호배선이 매트릭스 형태로 형성되어 복수의 화소를 정의하는 표시영역; 상기 표시영역을 둘러싸고, 일 모서리에 구비된 드라이버의 중앙단자 및 가장자리 단자와 상기 복수의 신호배선을 연결하는 링크배선이 형성되는 비표시영역; 및, 상기 표시영역을 중심으로 상기 비표시영역과 대향하고, 상기 복수의 신호배선이 연장된 제1 및 제2 보조배선이 형성된 더미영역을 포함하고, 상기 더미영역상에 상기 제1 및 제2 보조배선과 중첩되어 제1 및 제2 캐패시터를 형성하는 보조전극으로 이루어진다.In order to achieve the above object, a liquid crystal display panel according to a preferred embodiment of the present invention, a plurality of signal wirings are formed in a matrix form to define a plurality of pixels; A non-display area surrounding the display area and having link wirings connecting the central terminal and the edge terminal of the driver provided at one corner to the plurality of signal wirings; And a dummy area facing the non-display area about the display area and having first and second auxiliary wires extending from the plurality of signal wires, wherein the first and second dummy wires are formed on the dummy area. The auxiliary electrode overlaps with the auxiliary wiring to form first and second capacitors.

상기 더미영역은, 상기 보조전극과 전기적으로 연결되는 공통배선이 더 형성되는 것을 특징으로 한다.The dummy region may further include a common wiring electrically connected to the auxiliary electrode.

상기 제1 보조배선 및 제2 보조배선은 각각 상기 드라이버의 중앙단자 및 외곽단자와 전기적으로 연결되고, 상기 제1 캐패시터는 상기 제2 캐패시터보다 캐패시턴스(capacitance)가 큰 것을 특징으로 한다.The first auxiliary line and the second auxiliary line are electrically connected to the central terminal and the outer terminal of the driver, respectively, and the first capacitor has a larger capacitance than the second capacitor.

상기 보조전극은, 상기 제1 보조배선을 중심으로 하는 삼각형 또는 역삼각형 형상인 것을 특징으로 한다.The auxiliary electrode may have a triangular or inverted triangular shape centering on the first auxiliary line.

상기 제1 보조배선은 상기 제2 보조배선보다 선 폭이 더 굵은 것을 특징으로 한다.The first auxiliary line is characterized in that the line width is thicker than the second auxiliary line.

상기 제1 및 제2 보조배선은 'ㄷ'자형이 반복되는 지그재그 형상(zig-zag)인 것을 특징으로 한다.The first and second auxiliary wirings are characterized in that a zig-zag (zig-zag) in which the 'c' shape is repeated.

상기 제1 보조배선은 상기 제2 보조배선보다 더 많은 지그재그 형상을 갖는 것을 특징으로 한다.The first auxiliary line has a more zigzag shape than the second auxiliary line.

상기 보조전극은, 상기 복수의 화소에 형성되는 화소전극과 동일 금속인 것을 특징으로 한다.The auxiliary electrode is made of the same metal as the pixel electrode formed on the plurality of pixels.

상기 복수의 신호배선은, 영상신호가 인가되는 데이터배선인 것을 특징으로 한다.The plurality of signal wires may be data wires to which a video signal is applied.

본 발명의 바람직한 실시예에 따르면, 액정표시패널에서 드라이버가 부착되는 위치에 대향하는 더미영역을 형성하고, 더미영역상에 신호배선을 연장하며 이와 중첩되는 보상전극을 더 형성함으로서, 신호배선간 RC 딜레이(RC DELAY) 값이 균일하도록 하여 화질을 개선한 액정표시패널을 제공하는 효과가 있다. According to a preferred embodiment of the present invention, by forming a dummy region facing the position to which the driver is attached in the liquid crystal display panel, extending the signal wiring on the dummy region and further forming a compensation electrode overlapping the RC between signal wirings There is an effect of providing a liquid crystal display panel having an improved image quality by having a uniform delay value.

도 1은 종래의 액정표시장치 구조를 개략적으로 도시한 평면도이다.
도 2는 종래 신호배선간 저항편차를 감소시키는 방법의 일 예를 도시한 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 액정표시패널의 구조를 도시한 도면이다.
도 4a는 본 발명의 실시예에 따른 액정표시패널의 일부를 확대하여 도시한 도면이고, 도 4b는 도 4a의 액정표시패널의 신호배선간 RC 딜레이 변화를 도시한 그래프이다.
도 5는 본 발명의 다른 형태의 실시예에 따른 액정표시패널의 일부를 확대하여 도시한 도면이다. 1 is a plan view schematically illustrating a structure of a conventional liquid crystal display device.
2 is a diagram illustrating an example of a method of reducing resistance deviation between signal lines in the related art.
3 is a diagram illustrating a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention.
4A is an enlarged view of a portion of a liquid crystal display panel according to an exemplary embodiment of the present invention, and FIG. 4B is a graph illustrating a change in RC delay between signal lines of the liquid crystal display panel of FIG. 4A.
5 is an enlarged view of a portion of a liquid crystal display panel according to another embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시패널 및 이를 포함하는 액정표시장치에 대하여 설명한다. 본 명세서의 실시예에 대해 참조된 도면은 구성요소의 연결형태 및 배치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다.Hereinafter, a liquid crystal display panel and a liquid crystal display device including the same according to an exemplary embodiment of the present invention will be described with reference to the drawings. The drawings referred to for the embodiments of the present specification are not intended to limit the connection form and arrangement of the components to the illustrated forms, and in particular, the scales of some components in order to facilitate understanding of the technical structure and shape of the present invention. Is exaggerated or reduced.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시패널의 구조를 도시한 도면이다.3 is a diagram illustrating a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention.

도시한 바와 같이, 본 발명의 액정표시패널은 본 발명의 액정표시장치는 액정표시패널(100) 및 이를 구동하는 드라이버(120, 130)으로 이루어진다. As illustrated, the liquid crystal display panel of the present invention includes a liquid crystal display panel 100 and drivers 120 and 130 for driving the liquid crystal display panel.

액정표시패널(100)은 각종 신호배선 및 전극이 형성된 두 기판을 대향하도록 합착하고 두 기판 사이에 액정을 개재한 것으로, 화상을 구현하는 표시영역(112)과, 이의 가장자리 영역인 비표시영역(113)으로 이루어진다.The liquid crystal display panel 100 is formed by bonding two substrates on which various signal wirings and electrodes are formed to face each other and interposing liquid crystals between the two substrates. The liquid crystal display panel 100 implements an image and a non-display region that is an edge region thereof. 113).

표시영역(112)에는 제1 방향으로 다수의 게이트배선(125)과, 제1 방향과 수직하는 제2 방향으로 다수의 데이터배선(135)이 배치되고, 게이트배선(135) 및 데이터배선(135)이 교차하는 지점에 화소(P)를 정의한다.The display area 112 includes a plurality of gate wirings 125 in a first direction and a plurality of data wirings 135 in a second direction perpendicular to the first direction, and the gate wiring 135 and the data wiring 135. The pixel P is defined at the point where () crosses each other.

화소(P)에는 스위칭 소자로서 박막트랜지스터가 형성되어 있으며, 박막트랜지스터는 게이트 전극과 소스전극 및 드레인 전극을 포함한다. 게이트 전극은 전술한 게이트배선(GL)과 연결되며, 소스전극은 데이터전극과 연결되고, 드레인 전극은 화소전극과 연결된다. 또한 화소전극과 대향하도록 배치되며 공통전압원과 연결되는 공통전극이 형성된다. A thin film transistor is formed in the pixel P as a switching element, and the thin film transistor includes a gate electrode, a source electrode, and a drain electrode. The gate electrode is connected to the aforementioned gate wiring GL, the source electrode is connected to the data electrode, and the drain electrode is connected to the pixel electrode. In addition, a common electrode disposed to face the pixel electrode and connected to the common voltage source is formed.

비표시영역(113)에는 액정표시패널(100)의 적어도 하나의 모서리에 다수의 게이트 드라이버(120) 및 데이터 드라이버(130)이 본딩되며, 링크배선(145)을 통해 각각 표시영역(112)의 게이트배선(125) 및 데이터배선(135)과 연결된다. 이러한 게이트 드라이버(120) 및 데이터 드라이버(130)은 주사신호 및 데이터신호를 생성하는 드라이버IC를 포함하며, 각 IC의 실장방식에 따라, 테이프 캐리어 패키지(TCP), 칩 온 글래스(COG) 또는 칩 온 필름(COF) 등의 구조가 적용될 수 있다. A plurality of gate drivers 120 and data drivers 130 are bonded to at least one corner of the liquid crystal display panel 100 in the non-display area 113, and each of the display areas 112 is connected to each other through the link wiring 145. The gate line 125 and the data line 135 are connected to each other. The gate driver 120 and the data driver 130 include a driver IC for generating a scan signal and a data signal, and according to a mounting method of each IC, a tape carrier package (TCP), a chip on glass (COG), or a chip A structure such as an on film (COF) may be applied.

또한, 비표시영역(113)에는 게이트 및 데이터드라이버(125, 135)와 게이트 및 데이터배선(125, 135)를 서로 전기적으로 접속시키는 링크배선(145)이 형성되며, 특히, 비표시영역(113)에서 데이터 드라이버(130)이 배치되고 링크배선(145)이 형성되는 영역은 링크영역(Link Area, LA)으로 정의된다. In addition, the non-display area 113 is provided with a link wiring 145 for electrically connecting the gate and data drivers 125 and 135 and the gate and data wirings 125 and 135 to each other. ), The area where the data driver 130 is disposed and the link wiring 145 is formed is defined as a link area LA.

한편, 게이트 드라이버(120)은 외부로부터 입력되는 제어신호에 따라 화소(P)에 구비되는 박막트랜지스터를 수평라인별 순차적으로 턴-온(turn-on) 또는 턴-오프(turn-off)하는 것으로, 통상적인 복수의 쉬프트 레지스터로 구성된다. 복수의 쉬프트 레지스터는 각각 외부시스템으로부터 입력되는 다수의 신호에 응답하여 생성한 주사신호를 게이트배선(125)을 통해 순차적으로 화소에 공급한다. Meanwhile, the gate driver 120 sequentially turns on or turns off the thin film transistors provided in the pixels P according to a control signal input from the outside for each horizontal line. It consists of a plurality of conventional shift registers. The shift registers sequentially supply scan signals generated in response to a plurality of signals input from an external system to the pixels through the gate wiring 125.

데이터 드라이버(130)은 전술한 게이트 드라이버(120)과 동기하여 외부로부터 입력되는 제어시신호에 응답하여 화상을 구현하기 위한 데이터의 기준전압들을 선택하고, 선택된 기준전압을 데이터배선(135)을 통해 화소(P)에 공급한다. 이를 위해, 데이터 드라이버(130)은 기준전압들을 생성 및 공급하는 기준전압생성수단(미도시)과 연결된다. The data driver 130 selects reference voltages of data for realizing an image in response to a control signal input from the outside in synchronization with the above-described gate driver 120, and selects the selected reference voltage through the data wiring 135. Supply to the pixel P. To this end, the data driver 130 is connected to a reference voltage generating means (not shown) for generating and supplying reference voltages.

전술한 게이트 드라이버(120) 및 데이터 드라이버(130)은 하나의 드라이버IC에 다수의 링크배선(145)이 연결되는 형태이며, 특히 네로우 베젤(slim bezel)화에 따라 링크영역(LA)의 폭(BW1)이 매우 좁게 형성되어 하나의 드라이버에 연결되는 링크배선(145)간에 그 배선저항이 매우 큰 편차를 가지게 된다. 이러한 배선 저항차는 액정표시패널이 표시하는 화상에 영향을 주어 크로스 토크(cross talk)의 원인이 되며, 특히 게이트배선(125)보다 데이터배선(135)에서 더 큰 문제가 된다. The gate driver 120 and the data driver 130 described above have a form in which a plurality of link wires 145 are connected to one driver IC, and in particular, the width of the link area LA according to the narrow bezel is formed. (BW1) is formed very narrowly, and the wiring resistance of the link wiring 145 connected to one driver has a very large deviation. This wiring resistance difference affects an image displayed by the liquid crystal display panel, causing cross talk, and in particular, a larger problem in the data wiring 135 than in the gate wiring 125.

이에, 본 발명의 실시예에 따른 액정표시패널(100)은 전술한 표시영역(112)을 사이에 두고, 데이터드라이버(130)가 본딩되는 위치의 반대편 액정표시패널(100)의 링크영역(LA)과 대향하는 더미영역(Dummy Area, DA)이 정의되며, 그 상부로 신호배선간 저항차 보상패턴이 형성되어 있다. Accordingly, in the liquid crystal display panel 100 according to the exemplary embodiment of the present invention, the link region LA of the liquid crystal display panel 100 opposite to the position where the data driver 130 is bonded with the display region 112 interposed therebetween. ) And a dummy area (DA) facing each other) is defined, and a resistance difference compensation pattern between signal wirings is formed thereon.

전술한 더미영역(DA)은 종래 정전기 발생방지 회로 등이 더 형성되어 있을 수 있으나, 기타 유효 회로패턴이 형성되어 있지 않은 영역으로, 비표시영역(113)에서 상부의 링크영역(LA)과의 균형을 맞추기 위해 소정의 폭(BW2)만큼 확보되어 있는 비 활용 영역이다. The above-mentioned dummy area DA may be further formed with a conventional static electricity generation prevention circuit, but the other effective circuit patterns are not formed, and the non-display area 113 may be connected to the upper link area LA. In order to balance, it is an unutilized area secured by the predetermined width BW2.

상세하게는, 더미영역(DA)상에는 표시영역(112)에 배치된 데이터 배선(135)의 끝단이 연장되는 보조배선(155)이 형성되어 있으며, 그 보조배선(155)의 상부층 또는 하부층 중 적어도 하나의 층에 보조배선(155)과 중첩되는 보조전극(150)이 더 형성되어 있다. In detail, an auxiliary line 155 is formed on the dummy area DA to extend an end of the data line 135 disposed in the display area 112, and at least one of an upper layer and a lower layer of the auxiliary line 155. An auxiliary electrode 150 overlapping the auxiliary line 155 is further formed in one layer.

전술한 보조전극(150)은 각 데이터 배선과 캐패시터를 형성함으로 기생 캐패시턴스(capacitance) 추가하는 것으로, 보조배선(155)과의 중첩면적이 클수록 이에 비례하여 데이터배선(135)의 RC 딜레이를 더 크게 가지도록 하여, 각 신호배선의 신호지연을 균일하게 한다.The auxiliary electrode 150 adds a parasitic capacitance by forming each data line and a capacitor. The larger the overlapped area with the auxiliary line 155, the larger the RC delay of the data line 135 is. The signal delay of each signal wiring is made uniform.

이를 위해, 하나의 데이터 드라이버(130)를 기준으로 하여, 이에 전기적으로 연결된 보조배선(155)은 데이터 드라이버(130)의 출력단자의 중앙에서 외곽으로 갈수록 보조전극(150)과의 중첩영역이 작아지는 형태가 되며, 이에 따라 보조전극(150)은 삼각형 또는 역삼각형의 구조를 가지게 된다.To this end, the auxiliary wiring 155 electrically connected thereto based on one data driver 130 has a smaller overlapping area with the auxiliary electrode 150 toward the outside from the center of the output terminal of the data driver 130. The auxiliary electrode 150 has a triangular or inverted triangular structure.

또한, 각 보조배선(155)간의 더미영역상의 보조배선(155)은 지그재그(zig-zag)구조 또는 기타 꺾임구조를 가질 수 있으며, 이하 더미영역(DA)의 일부를 확대한 도면을 참조하여 본 발명의 실시예에 따른 액정표시패널의 더미영역상의 배선구조를 설명한다. In addition, the auxiliary wirings 155 on the dummy area between the auxiliary wirings 155 may have a zig-zag structure or other bending structure. Hereinafter, a part of the dummy area DA is enlarged with reference to the drawing. A wiring structure on a dummy region of a liquid crystal display panel according to an embodiment of the present invention will be described.

도 4a는 본 발명의 실시예에 따른 액정표시패널의 일부를 확대하여 도시한 도면이고, 도 4b는 도 4a의 액정표시패널의 신호배선간 RC 딜레이 변화를 도시한 그래프이다.4A is an enlarged view of a portion of a liquid crystal display panel according to an exemplary embodiment of the present invention, and FIG. 4B is a graph illustrating a change in RC delay between signal lines of the liquid crystal display panel of FIG. 4A.

도시한 바와 같이, 본 발명의 실시예에 따른 액정표시패널은, 표시영역(112)상에 수평방향으로 복수의 게이트배선(125)이 형성되어 데이터배선(135)과 직교하는 영역에 복수의 화소(P)를 정의한다. 각 화소(P)에는 게이트전극이 게이트배선(125)과 접속되고 소스전극이 데이터배선(1315)과 접속되는 박막트랜지스터(T)가 구비된다. 또한, 화소(P)는 공통전극(미도시)과 중첩되며 박막트랜지스터(T)와 접속되는 화소전극(115)을 포함한다. As illustrated, in the liquid crystal display panel according to the exemplary embodiment of the present invention, a plurality of pixels are formed in a region in which a plurality of gate wirings 125 are formed in the horizontal direction on the display area 112 and orthogonal to the data wirings 135. Define (P). Each pixel P includes a thin film transistor T having a gate electrode connected to the gate wiring 125 and a source electrode connected to the data wiring 1315. In addition, the pixel P includes a pixel electrode 115 overlapping the common electrode (not shown) and connected to the thin film transistor T.

또한, 표시영역(112)상의 데이터배선(135)은 수직방향으로 상부에서 링크배선(도 3의 145)와 접속되며, 하부에서 표시영역(112)과 인접한 비표시영역(113)인 더미영역(DA)으로 연장되어 보조배선(155)을 형성한다. In addition, the data line 135 on the display area 112 is connected to the link line (145 in FIG. 3) at the top in the vertical direction, and a dummy area (not shown) 113 which is adjacent to the display area 112 at the bottom. Extended to DA to form an auxiliary wiring 155.

여기서, 데이터배선(135)은 그 위치에 따라 서로 다른 데이터 드라이버의 단자와 전기적으로 연결되는 데, 제1 및 제2 데이터배선(135a, 135b)은 데이터 드라이버의 중앙단자와 전기적으로 연결되며, 제3 및 제4 데이터배선(135c, (135d)는 외곽단자와 전기적으로 연결된다.Here, the data line 135 is electrically connected to terminals of different data drivers according to its position, and the first and second data lines 135a and 135b are electrically connected to the central terminal of the data driver. The third and fourth data wires 135c and 135d are electrically connected to the outer terminals.

또한, 각 제1 내지 제4 데이터배선들(135a,b,c,d)은 더미영역(DA)으로 연장되어 제1 내지 제4 보조배선들(155a,b,c,d)을 이루게 된다. 이러한 제1 내지 제4 보조배선들(155a,b,c,d)은 동일한 길이를 가지게 되고, 이에 따라, 데이터 드라이버에서 링크배선을 거쳐 제1 내지 제4 보조배선들(155a,b,c,d)까지 서로 다른 길이를 가지게 된다. 결국 제1 보조배선(155a)의 신호지연이 가장 크게 되고, 제4 보조배선(155d)의 신호지연이 가장 작은 특성을 가지게 된다.In addition, each of the first to fourth data wires 135a, b, c, and d extends to the dummy area DA to form the first to fourth auxiliary wires 155a, b, c, and d. The first to fourth auxiliary wires 155a, b, c, and d have the same length, and thus, the first to fourth auxiliary wires 155a, b, c, d) will have different lengths. As a result, the signal delay of the first auxiliary line 155a is greatest, and the signal delay of the fourth auxiliary line 155d has the smallest characteristic.

또한, 더미영역(DA)상에는 각 보조배선들(155a,b,c,d)과 서로 다른 면적으로 중첩되는 보조전극(150)이 형성된다. 보조전극(150)은 상부가 하부보다 그 길이가 긴 역삼각형 구조로 형성되되, 불필요한 면적을 최소화하는 형상으로 보조배선(150)에 대하여 중첩되어 기생 캐패시턴스(capacitance)를 형성하도록 한다. 즉, 보조배선(150)에 따라 서로 다른 캐패시턴스를 가지도록 하여 링크배선(미도시)의 길이에 따른 RC 딜레이 차를 균일하게 맞추어 주게 된다. In addition, the auxiliary electrode 150 is formed on the dummy area DA to overlap with the auxiliary wirings 155a, b, c, and d in different areas. The auxiliary electrode 150 is formed in an inverted triangle structure whose upper portion is longer than the lower portion, and overlaps with respect to the auxiliary wiring 150 in a shape of minimizing unnecessary area to form parasitic capacitance. That is, by having a different capacitance according to the auxiliary wiring 150 to match the RC delay difference according to the length of the link wiring (not shown) uniformly.

도면을 참조하면, 제1 보조배선(155a)은 보조전극(150)과 제1 영역만큼 중첩하여 제1 캐패시턴스(C1)를 갖게 되며, 제2 보조배선(155b)는 보조전극(150)과 제 1 영역보다 작은 제2 영역만큼 중첩하여 제1 캐패시턴스(C1)보다 작은 제2 캐패시턴스(C2)를 갖게 된다(C1>C2). 또한, 제3 보조배선(155c)는 보조전극(150)과 제2 영역보다 작은 제3 영역만큼 중첩하여 제2 캐패시턴스보다 작은 제3 캐패시턴스(C3)를 갖게 되며(C2>C3), 제4 보조배선(155d)는 보조전극(150)과 제3 영역보다 작은 제4 영역만큼 중첩하여 제3 캐패시턴스보다 작은 제4 캐패시턴스(C4)를 갖게 된다(C3>C4). Referring to the drawings, the first auxiliary line 155a overlaps the auxiliary electrode 150 by the first region to have a first capacitance C1, and the second auxiliary line 155b is formed of the auxiliary electrode 150 and the first electrode. The second capacitance C2 is smaller than the first capacitance C1 by overlapping the second region smaller than the first region (C1> C2). In addition, the third auxiliary line 155c overlaps the auxiliary electrode 150 with a third area smaller than the second area to have a third capacitance C3 smaller than the second capacitance (C2> C3). The wiring 155d overlaps the auxiliary electrode 150 with a fourth region smaller than the third region to have a fourth capacitance C4 smaller than the third capacitance (C3> C4).

따라서, 보조배선(150)은 연결되는 데이터배선(135)의 RC 딜레이가 작을수록 큰 기생 캐패시턴스를 갖게 됨으로서, 전체 신호배선의 신호지연을 균일하게 보상하게 된다.Therefore, the auxiliary wiring 150 has a larger parasitic capacitance as the RC delay of the data wiring 135 to be connected becomes smaller, thereby compensating the signal delay of the entire signal wiring uniformly.

도면에서는 보조전극(150)을 역삼각형 구조의 일 예를 도시하였으나, 제1 보조배선(155a)부터 제4 보조배선(155d)까지 순차적으로 작은 캐패시턴스가 형성되도록 삼각형 또한 마름모 구조를 갖도록 형성될 수도 있다.In the drawing, the auxiliary electrode 150 is an example of an inverted triangular structure, but the triangle may also be formed to have a rhombus structure so that small capacitances are sequentially formed from the first auxiliary line 155a to the fourth auxiliary line 155d. have.

또한, 보조전극(150)은 보조배선(155)으로의 영상신호에 대응하여 캐패시턴스를 형성하기 위해 적절한 전압이 인가될 수 있으며, 이는 액정표시패널에 인가되는 제어신호 들 중, 공통전극에 인가되는 공통전압인 것이 바람직하다. In addition, an appropriate voltage may be applied to the auxiliary electrode 150 to form capacitance in response to the image signal to the auxiliary line 155, which is applied to the common electrode among control signals applied to the liquid crystal display panel. It is preferable that it is a common voltage.

이를 위해, 더미영역(DA)내에 표시영역(112)에 형성되는 공통배선과 동일 공정에서 보조공통배선(165)을 더 형성하고, 콘택홀(170)을 통해 서로 전기적으로 접촉시키는 형태로 구현할 수 있다. 또한, 보조전극(150)은 보조배선(155)의 상부층 또는 하부층 중 어느 층에서도 배치될 수 있으나, 화소에 구비되는 화소전극(115)과 동일 공정에서 동일 금속으로 형성되는 것이 바람직하다. To this end, the auxiliary common wiring 165 may be further formed in the same process as the common wiring formed in the display area 112 in the dummy area DA, and may be implemented to be in electrical contact with each other through the contact hole 170. have. In addition, although the auxiliary electrode 150 may be disposed on any of the upper and lower layers of the auxiliary wiring 155, the auxiliary electrode 150 may be formed of the same metal in the same process as the pixel electrode 115 provided in the pixel.

전술한 구조에 따라, 본 발명의 액정표시패널은 종래 보조배선(sub line)의 위치별로 큰 RC 딜레이 값을 갖는 형태(a)에서, 중앙부근의 신호지연이 더 커짐에 따라, 거의 균일한 RC 딜레이를 갖는 형태(b)로 전환됨을 알 수 있다(g).According to the above-described structure, the liquid crystal display panel of the present invention has a large RC delay value for each position of the conventional sub line (a), and as the signal delay near the center becomes larger, almost uniform RC It can be seen that the transition to form (b) with a delay (g).

이하, 도면을 참조하여 본 발명의 다른 형태의 실시예에 따른 액정표시패널을 설명하면 다음과 같다.Hereinafter, a liquid crystal display panel according to another embodiment of the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명의 다른 형태의 실시예에 따른 액정표시패널의 일부를 확대하여 도시한 도면이다. 5 is an enlarged view of a portion of a liquid crystal display panel according to another embodiment of the present invention.

도시한 바와 같이, 본 발명의 실시예에 따른 액정표시패널은, 표시영역(212)상에 수평방향으로 복수의 게이트배선(225)이 형성되어 데이터배선(235)과 직교하는 영역에 복수의 화소를 정의한다. 각 화소에는 게이트전극이 게이트배선(125)과 접속되고 소스전극이 데이터배선(1315)과 접속되는 박막트랜지스터(T)가 구비된다. 또한, 화소는 공통전극(미도시)과 중첩되며 박막트랜지스터(T)와 접속되는 화소전극(215)을 포함한다. As illustrated, in the liquid crystal display panel according to the exemplary embodiment of the present invention, a plurality of pixels are formed in an area perpendicular to the data line 235 by forming a plurality of gate lines 225 in the horizontal direction on the display area 212. Define. Each pixel includes a thin film transistor T having a gate electrode connected to the gate wiring 125 and a source electrode connected to the data wiring 1315. In addition, the pixel includes a pixel electrode 215 overlapping the common electrode (not shown) and connected to the thin film transistor T.

또한, 표시영역(212)상의 데이터배선(235)은 수직방향으로 상부에서 링크배선(도 3의 245)와 접속되며, 하부에서 표시영역(212)과 인접한 비표시영역(213)인 더미영역(DA)으로 연장되어 보조배선(255)을 형성한다. In addition, the data line 235 on the display area 212 is connected to the link line 245 in FIG. 3 in the vertical direction and the dummy area (213) is a non-display area 213 adjacent to the display area 212 at the bottom. Extended to DA) to form an auxiliary wiring 255.

여기서, 데이터배선(135)은 그 위치에 따라 서로 다른 데이터 드라이버의 단자와 전기적으로 연결되는 데, 제1 및 제2 데이터배선(235a, 235b)은 데이터 드라이버의 중앙단자와 전기적으로 연결되며, 제3 및 제4 데이터배선(235c, (235d)는 외곽단자와 전기적으로 연결된다.Here, the data line 135 is electrically connected to terminals of different data drivers according to its position, and the first and second data lines 235a and 235b are electrically connected to the central terminal of the data driver. The third and fourth data wires 235c and 235d are electrically connected to the outer terminals.

또한, 각 제1 내지 제4 데이터배선들(235a,b,c,d)은 더미영역(DA)으로 연장되어 제1 내지 제4 보조배선들(255a,b,c,d)을 이루게 된다. 여기서, 제1 내지 제4 보조배선들(255a,b,c,d)들은 하나이상의 'ㄷ' 형상을 갖는 지그재그(zig-zag)구조로 형성되며, 위치에 따라 그 지그재그 개수에 차이가 나도록 형성된다. 상세하게는, 제1 데이터배선(235a)과 연결되는 제1 보조배선(255a)은 지그재그 구조의 꺾임부가 제2 데이터배선(235b)와 연결되는 제2 보조배선(255b)의 지그재그 구조의 꺽임부보다 조밀하게 형성된다. 또한, 제3 데이터배선(235c)과 연결되는 제3 보조배선(255c)은 지그재그 구조의 꺾임부가 제4 데이터배선(235d)와 연결되는 제4 보조배선(255d)의 지그재그 구조의 꺽임부보다 조밀하게 형성된다.In addition, each of the first to fourth data wires 235a, b, c, and d extends to the dummy area DA to form the first to fourth auxiliary wires 255a, b, c, and d. Here, the first to fourth auxiliary wires 255a, b, c, and d are formed in a zig-zag structure having one or more 'c' shapes, and are formed such that the number of the zig-zags varies depending on the position. do. In detail, the first auxiliary line 255a connected to the first data line 235a may be a bent part of the zigzag structure of the second auxiliary line 255b to which the bent part of the zigzag structure is connected to the second data line 235b. It is formed more densely. In addition, the third auxiliary line 255c connected to the third data line 235c is denser than the bending part of the zigzag structure of the fourth auxiliary line 255d connected to the fourth data line 235d. Is formed.

따라서, 지그재그 형상이 아닌 일자형의 보조배선(도 4a의 155)보다 지그재그 형상의 보조배선(255)이 보조전극(250)과의 중첩면적이 더 커지게 되어 그만큼의 기생 캐패시턴스가 더 커지게 됨으로서, 보다 큰 신호지연을 갖는 액정표시패널에도 적용가능하다는 장점이 있다. Therefore, the zigzag auxiliary wiring 255 has a larger overlapping area with the auxiliary electrode 250 than the zigzag straight auxiliary wiring 155 of FIG. 4A, so that the parasitic capacitance becomes larger. It is advantageous in that it is also applicable to a liquid crystal display panel having a larger signal delay.

그리고, 제1 보조배선(255a)은 보조전극(250)과 제1 영역만큼 중첩하여 제1 캐패시턴스(C1)를 갖게 되며, 제2 보조배선(255b)는 보조전극(250)과 제 1 영역보다 작은 제2 영역만큼 중첩하여 제1 캐패시턴스(C1)보다 작은 제2 캐패시턴스(C2)를 갖게 된다(C1>>C2). 제4 보조배선(155d)는 보조전극(150)과 제3 영역보다 작은 제4 영역만큼 중첩하여 제3 캐패시턴스보다 작은 제4 캐패시턴스(C4)를 갖게 되며(C3>>C4), 제1 및 제2 캐패턴스(C1, C2)보다도 작은 값을 갖게 된다.In addition, the first auxiliary line 255a overlaps the auxiliary electrode 250 by the first region to have a first capacitance C1, and the second auxiliary line 255b is smaller than the auxiliary electrode 250 and the first region. The second capacitance C2 is smaller than the first capacitance C1 by overlapping the smaller second region (C1 >> C2). The fourth auxiliary line 155d overlaps the auxiliary electrode 150 with a fourth area smaller than the third area to have a fourth capacitance C4 smaller than the third capacitance (C3 >> C4). It has a smaller value than the two capacitances C1 and C2.

따라서, 보조배선(250)은 연결되는 데이터배선(235)의 RC 딜레이가 작을수록 큰 기생 캐패시턴스를 갖게 됨으로서, 전체 신호배선의 신호지연을 균일하게 보상하게 된다.Therefore, the auxiliary wiring 250 has a larger parasitic capacitance as the RC delay of the data wiring 235 to be connected becomes smaller, thereby compensating the signal delay of the entire signal wiring uniformly.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다. Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

LA : 링크영역 DA : 더미영역
BW1, BW2 : 상부 및 하부 비표시영역의 폭
110 : 액정표시패널 112: 표시영역
113 : 비표시영역 120 : 게이트 드라이버
125 : 게이트배선 130 : 데이터드라이버
135 : 데이터배선 145 : 링크배선
150 : 보조전극 155 : 보조배선 LA: Link Area DA: Dummy Area
BW1, BW2: width of upper and lower non-display area
110: liquid crystal display panel 112: display area
113: non-display area 120: gate driver
125: gate wiring 130: data driver
135: data wiring 145: link wiring
150: auxiliary electrode 155: auxiliary wiring

Claims (9)

복수의 신호배선이 매트릭스 형태로 형성되어 복수의 화소를 정의하는 표시영역;
상기 표시영역을 둘러싸고, 일 모서리에 구비된 드라이버의 중앙단자 및 가장자리 단자와 상기 복수의 신호배선을 연결하는 링크배선이 형성되는 비표시영역; 및,
상기 표시영역을 중심으로 상기 비표시영역과 대향하고, 상기 복수의 신호배선이 연장된 제1 및 제2 보조배선이 형성된 더미영역을 포함하고,
상기 더미영역상에 상기 제1 및 제2 보조배선과 중첩되어 제1 및 제2 캐패시터를 형성하는 보조전극
으로 이루어지는 액정표시패널.A display area in which a plurality of signal lines are formed in a matrix to define a plurality of pixels;
A non-display area surrounding the display area and having link wirings connecting the central terminal and the edge terminal of the driver provided at one corner to the plurality of signal wirings; And
A dummy area facing the non-display area around the display area and having first and second auxiliary wires extending from the plurality of signal wires,
An auxiliary electrode overlapping the first and second auxiliary lines on the dummy region to form first and second capacitors;
Liquid crystal display panel. 제 1 항에 있어서,
상기 더미영역은,
상기 보조전극과 전기적으로 연결되는 공통배선이 더 형성되는 것을 특징으로 하는 액정표시패널.The method of claim 1,
The dummy area is,
And a common wiring electrically connected to the auxiliary electrode. 제 1 항에 있어서,
상기 제1 보조배선 및 제2 보조배선은 각각 상기 드라이버의 중앙단자 및 외곽단자와 전기적으로 연결되고, 상기 제1 캐패시터는 상기 제2 캐패시터보다 캐패시턴스(capacitance)가 큰 것을 특징으로 하는 액정표시패널.The method of claim 1,
And the first auxiliary line and the second auxiliary line are electrically connected to the central terminal and the outer terminal of the driver, respectively, and the first capacitor has a larger capacitance than the second capacitor. 제 3 항에 있어서,
상기 보조전극은,
상기 제1 보조배선을 중심으로 하는 삼각형 또는 역삼각형 형상인 것을 특징으로 하는 액정표시패널.The method of claim 3, wherein
The auxiliary electrode,
And a triangular or inverted triangular shape centering on the first auxiliary line. 제 1 항에 있어서,
상기 제1 보조배선은 상기 제2 보조배선보다 선 폭이 더 굵은 것을 특징으로 하는 액정표시패널.The method of claim 1,
And the first auxiliary line has a thicker line width than the second auxiliary line. 제 1 항에 있어서,
상기 제1 및 제2 보조배선은 'ㄷ'자형이 반복되는 지그재그 형상(zig-zag)인 것을 특징으로 하는 액정표시패널.The method of claim 1,
Wherein the first and second auxiliary lines have a zig-zag shape in which 'c' shapes are repeated. 제 6 항에 있어서,
상기 제1 보조배선은 상기 제2 보조배선보다 더 많은 지그재그 형상을 갖는 것을 특징으로 하는 액정표시패널.The method according to claim 6,
And the first auxiliary line has more zigzag shapes than the second auxiliary line. 제 1 항에 있어서,
상기 보조전극은,
상기 복수의 화소에 형성되는 화소전극과 동일 금속인 것을 특징으로 하는 액정표시패널.The method of claim 1,
The auxiliary electrode,
And a pixel electrode which is the same metal as the pixel electrode formed on the plurality of pixels. 제 1 항에 있어서,
상기 복수의 신호배선은, 영상신호가 인가되는 데이터배선인 것을 특징으로 하는 액정표시패널.
The method of claim 1,
And the plurality of signal lines are data lines to which a video signal is applied.
KR1020110098600A 2011-09-28 2011-09-28 Liquid crystal display panel KR101880711B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110098600A KR101880711B1 (en) 2011-09-28 2011-09-28 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098600A KR101880711B1 (en) 2011-09-28 2011-09-28 Liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20130034539A true KR20130034539A (en) 2013-04-05
KR101880711B1 KR101880711B1 (en) 2018-07-24

Family

ID=48436647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098600A KR101880711B1 (en) 2011-09-28 2011-09-28 Liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR101880711B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036749A (en) * 2014-09-25 2016-04-05 엘지디스플레이 주식회사 Thin film transistor array substrate and method for fabricating the same
CN105911786A (en) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 Horizontal electric field type liquid crystal display device and array substrate
KR20170036490A (en) * 2015-09-24 2017-04-03 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
US9829756B2 (en) 2015-06-25 2017-11-28 Samsung Display Co., Ltd. Display device
CN107946340A (en) * 2016-10-13 2018-04-20 三星显示有限公司 Oganic light-emitting display device
US9953597B2 (en) 2014-11-10 2018-04-24 Samsung Display Co., Ltd. Method for driving display panel by outputting data signals according to delay signal, driving unit of display panel and display device having the same
KR20180052467A (en) * 2016-11-10 2018-05-18 엘지디스플레이 주식회사 Display panel and display device
CN109343250A (en) * 2018-12-17 2019-02-15 惠科股份有限公司 Array substrate, display panel and its driving method
KR20190038149A (en) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 Organic light emitting display device
WO2019085160A1 (en) * 2017-11-03 2019-05-09 惠科股份有限公司 Display panel and display apparatus
CN111312152A (en) * 2020-04-10 2020-06-19 合肥维信诺科技有限公司 Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045804A (en) * 2009-10-27 2011-05-04 엘지디스플레이 주식회사 Array substrate for Liquid crystal display device and Method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045804A (en) * 2009-10-27 2011-05-04 엘지디스플레이 주식회사 Array substrate for Liquid crystal display device and Method of fabricating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036749A (en) * 2014-09-25 2016-04-05 엘지디스플레이 주식회사 Thin film transistor array substrate and method for fabricating the same
US9953597B2 (en) 2014-11-10 2018-04-24 Samsung Display Co., Ltd. Method for driving display panel by outputting data signals according to delay signal, driving unit of display panel and display device having the same
US9829756B2 (en) 2015-06-25 2017-11-28 Samsung Display Co., Ltd. Display device
KR20170036490A (en) * 2015-09-24 2017-04-03 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
CN105911786A (en) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 Horizontal electric field type liquid crystal display device and array substrate
CN107946340A (en) * 2016-10-13 2018-04-20 三星显示有限公司 Oganic light-emitting display device
KR20180052467A (en) * 2016-11-10 2018-05-18 엘지디스플레이 주식회사 Display panel and display device
KR20190038149A (en) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 Organic light emitting display device
WO2019085160A1 (en) * 2017-11-03 2019-05-09 惠科股份有限公司 Display panel and display apparatus
CN109343250A (en) * 2018-12-17 2019-02-15 惠科股份有限公司 Array substrate, display panel and its driving method
CN109343250B (en) * 2018-12-17 2021-01-26 惠科股份有限公司 Array substrate, display panel and driving method thereof
CN111312152A (en) * 2020-04-10 2020-06-19 合肥维信诺科技有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR101880711B1 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
KR101880711B1 (en) Liquid crystal display panel
US8648786B2 (en) Liquid crystal display device
KR102009388B1 (en) Liquid crystal display device
JP5661156B2 (en) Liquid crystal display device and driving method thereof
KR101153528B1 (en) Active matrix substrate, display device and television receiver
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
KR20180049296A (en) Flat Panel Display Having Through Holes
KR20120110887A (en) Liquid crystal display panel
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US9436043B2 (en) Array substrate and liquid crystal display panel
US20200168173A1 (en) Active matrix substrate and display panel
US20110058110A1 (en) Display device and television receiver
JP4542202B2 (en) Display device
JP4541734B2 (en) Display device
KR101890734B1 (en) Liquid crystal display panel
US6750925B2 (en) Active matrix display device
KR101562266B1 (en) Liquid crystal display device
US10741135B2 (en) Liquid crystal display device
KR101158902B1 (en) Array substrate and liquid crystal display panel and liquid crystal display device having the same
CN109817667B (en) OLED display panel and OLED display device
JP5124297B2 (en) Thin film transistor array substrate and display device
KR20050041355A (en) Liquid crystal display panel of decreasing resistance of storage wiring
KR100849097B1 (en) Liquid Crystal Display
CN113296317A (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant