KR20180052467A - Display panel and display device - Google Patents

Display panel and display device Download PDF

Info

Publication number
KR20180052467A
KR20180052467A KR1020160149804A KR20160149804A KR20180052467A KR 20180052467 A KR20180052467 A KR 20180052467A KR 1020160149804 A KR1020160149804 A KR 1020160149804A KR 20160149804 A KR20160149804 A KR 20160149804A KR 20180052467 A KR20180052467 A KR 20180052467A
Authority
KR
South Korea
Prior art keywords
link
disposed
lines
line
display panel
Prior art date
Application number
KR1020160149804A
Other languages
Korean (ko)
Other versions
KR102652109B1 (en
Inventor
김한수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160149804A priority Critical patent/KR102652109B1/en
Publication of KR20180052467A publication Critical patent/KR20180052467A/en
Application granted granted Critical
Publication of KR102652109B1 publication Critical patent/KR102652109B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present invention relates to a display panel and a display device. A resistance difference between link lines can be compensated through capacitance formed between the link line and a compensation electrode by arranging the compensation electrode to be separated from the link line in a region corresponding to the link line which is arranged in a non-display region of the display panel and connects a data line and a source driver integrated circuit. Therefore, the resistance difference between the adjacent link lines can be flexibly compensated and an image abnormality such as a block dim caused by the resistance difference between the link lines in a narrow bezel structure can be prevented.

Description

표시패널 및 표시장치{DISPLAY PANEL AND DISPLAY DEVICE}DISPLAY PANEL AND DISPLAY DEVICE [0001]

본 실시예들은 표시패널과 표시패널을 포함하는 표시장치에 관한 것이다.The present embodiments relate to a display device including a display panel and a display panel.

정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 다양한 요구가 증가하고 있으며, 액정표시장치, 플라즈마표시장치, 유기발광표시장치 등과 같이 다양한 유형의 표시장치가 활용되고 있다.2. Description of the Related Art As an information society develops, various demands for a display device for displaying an image are increasing, and various types of display devices such as a liquid crystal display device, a plasma display device, and an organic light emitting display device have been utilized.

이러한 표시장치는, 다수의 게이트 라인과 다수의 데이터 라인이 배치되고 게이트 라인과 데이터 라인에 의해 정의되는 영역에 다수의 서브픽셀이 배치된 표시패널과, 다수의 게이트 라인을 구동하는 게이트 드라이버와, 다수의 데이터 라인을 구동하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동을 제어하는 컨트롤러 등을 포함한다.Such a display device includes a display panel in which a plurality of gate lines and a plurality of data lines are arranged and a plurality of subpixels are arranged in an area defined by gate lines and data lines, a gate driver for driving a plurality of gate lines, A data driver for driving a plurality of data lines, a controller for controlling driving of the gate driver and the data driver, and the like.

이러한 표시장치에서 데이터 드라이버는, 표시패널의 일측에 배치되거나 양측에 배치될 수 있으며, 표시패널에 배치된 다수의 데이터 라인과 연결되어 각각의 서브픽셀이 구동되는 타이밍에 데이터 전압을 인가하여 서브픽셀이 데이터 전압에 따른 계조를 표현하도록 한다.In such a display device, a data driver may be disposed on one side of the display panel or on both sides thereof, and may be connected to a plurality of data lines arranged on the display panel to apply a data voltage at a timing at which each sub- And the gradation corresponding to the data voltage is expressed.

이때, 표시패널은 데이터 라인과 서브픽셀 등이 배치되어 영상을 표시하는 표시영역과 표시영역의 외곽에 위치하는 비표시영역으로 구분될 수 있으며, 데이터 드라이버는 비표시영역에 배치된 링크 라인을 통해 표시영역에 배치되는 데이터 라인과 연결될 수 있다.At this time, the display panel may be divided into a display area in which a data line, a sub-pixel, and the like are arranged and an image is displayed, and a non-display area located in an outer periphery of the display area. And may be connected to a data line arranged in the display area.

여기서, 링크 라인은 데이터 라인과 연결되는 위치에 따라 그 길이가 상이할 수 있다.Here, the length of the link line may be different depending on the position where the link line is connected to the data line.

특히, 데이터 드라이버가 다채널 소스 드라이버 집적회로를 사용하는 경우에 중앙 영역에 배치된 링크 라인과 외곽 영역에 배치된 링크 라인의 길이 차이로 인하여 링크 라인 간 저항 차이가 발생하며, 링크 라인 간의 저항 차이로 인하여 블록 딤(Block Dim)과 같은 화상 이상이 발생하는 문제점이 존재한다.In particular, when a data driver uses a multi-channel source driver integrated circuit, a difference in resistance occurs between the link lines due to the difference in length between the link line disposed in the central area and the link line disposed in the outer area, There is a problem that an image abnormality such as a block dim occurs.

본 실시예들의 목적은, 표시패널의 비표시영역에 배치되며 데이터 드라이버와 데이터 라인을 연결하는 링크 라인의 길이 차이로 인하여 발생하는 저항차를 감소시키는 표시패널과 표시장치를 제공하는 데 있다.It is an object of the present embodiments to provide a display panel and a display device which are disposed in a non-display area of a display panel and reduce a resistance difference caused by a difference in length of a link line connecting a data driver and a data line.

본 실시예들의 목적은, 표시패널의 비표시영역에 배치되는 링크 라인 간의 저항차를 감소시키며 내로우 베젤(Narrow Bezel)을 구현할 수 있는 표시패널과 표시장치를 제공하는 데 있다.It is an object of the present embodiments to provide a display panel and a display device capable of reducing a resistance difference between a link line disposed in a non-display area of a display panel and implementing a narrow bezel.

본 실시예들의 목적은, 표시패널에 배치된 데이터 라인으로 극성이 상이한 데이터 전압이 인가되는 경우에, 링크 라인 간의 커플링(Coupling)을 방지하며 링크 라인 간의 저항차를 감소시킬 수 있는 표시패널과 표시장치를 제공하는 데 있다.It is an object of the present embodiments to provide a display panel capable of preventing coupling between the link lines and reducing the resistance difference between the link lines when data voltages having different polarities are applied to the data lines arranged on the display panel And a display device.

일 측면에서, 본 실시예들은, 다수의 데이터 라인이 배치된 표시영역과 표시영역의 외곽에 위치하는 비표시영역을 포함하는 표시패널과, 표시패널의 표시영역에 배치된 다수의 데이터 라인으로 데이터 전압을 공급하는 데이터 드라이버와, 표시패널의 비표시영역에 배치되며 데이터 드라이버와 데이터 라인 사이에 연결되어 데이터 전압을 전달하는 다수의 링크 라인을 포함하는 표시장치를 제공한다.In one aspect, the present embodiments provide a display apparatus including a display panel including a display region in which a plurality of data lines are arranged and a non-display region located in an outer periphery of the display region, and a plurality of data lines arranged in a display region of the display panel And a plurality of link lines arranged in a non-display area of the display panel and connected between the data driver and the data line to transmit the data voltage.

여기서, 링크 라인은 적어도 일부분이 굴곡진 형태일 수 있으며, 링크 라인과 대응하는 영역에는 링크 라인과 이격되어 다수의 보상 전극이 배치될 수 있다.Here, the link line may be at least partially curved, and a plurality of compensation electrodes may be disposed in a region corresponding to the link line, spaced apart from the link line.

이러한 보상 전극은, 링크 라인의 굴곡진 부분과 대응하는 영역 중 적어도 일부의 영역에 배치될 수 있으며, 표시패널의 표시영역에 배치되는 화소 전극과 동일한 층에 배치될 수 있다.The compensating electrode may be arranged in at least a part of the area corresponding to the curved part of the link line, and may be arranged in the same layer as the pixel electrode arranged in the display area of the display panel.

그리고, 보상 전극은, 표시패널의 비표시영역의 중앙 부분에 배치될수록 크기가 증가하고, 표시패널의 비표시영역의 외곽 부분에 배치될수록 크기가 감소하도록 배치될 수 있다.The compensation electrode can be arranged so that the size increases as the compensation electrode is disposed in the central portion of the non-display region of the display panel, and decreases in size as it is disposed in the outer portion of the non-display region of the display panel.

또한, 보상 전극은, 동일한 극성의 신호가 인가되는 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결될 수 있다.In addition, the compensation electrodes can be electrically connected to each other between the compensation electrodes arranged in the region corresponding to the link line to which the signal of the same polarity is applied.

일 예로, 보상 전극은, 기수 번째 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결되고, 우수 번째 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결될 수 있다.For example, the compensation electrodes may be electrically connected to each other with the compensation electrodes disposed in the regions corresponding to the odd-numbered link lines, and the compensation electrodes disposed in the regions corresponding to the even-numbered link lines may be electrically connected to each other.

일부 보상 전극끼리 서로 전기적으로 연결되는 경우, 링크 라인으로 신호가 인가되는 구간에서 보상 전극으로 그라운드 신호가 인가될 수 있다.When some of the compensation electrodes are electrically connected to each other, a ground signal may be applied to the compensation electrode in a section where a signal is applied to the link line.

다른 측면에서, 본 실시예들은, 다수의 데이터 라인과 데이터 라인에 의해 구동되는 다수의 서브픽셀이 배치된 표시영역과, 표시영역의 외곽에 위치하는 비표시영역과, 비표시영역에 배치되고 데이터 라인과 연결되며 적어도 일부분이 굴곡진 다수의 링크 라인과, 링크 라인에 대응하는 영역에 배치되고 링크 라인과 이격되어 배치된 다수의 보상 전극을 포함하는 표시패널을 제공한다.In another aspect, the present embodiments provide a liquid crystal display device comprising: a display region in which a plurality of subpixels driven by a plurality of data lines and a plurality of data lines are arranged; a non-display region located outside the display region; And a plurality of compensating electrodes connected to the lines and arranged at a region corresponding to the link lines and spaced apart from the link lines.

여기서, 보상 전극은, 링크 라인의 굴곡진 부분에 대응하는 영역에 배치될 수 있으며, 표시영역에 배치되는 화소 전극과 동일한 층에 배치될 수 있다.Here, the compensating electrode may be disposed in a region corresponding to the curved portion of the link line, and may be disposed in the same layer as the pixel electrode arranged in the display region.

이때, 링크 라인과 보상 전극 사이에는 적어도 하나의 절연층이 배치될 수도 있다.At this time, at least one insulating layer may be disposed between the link line and the compensating electrode.

본 실시예들에 의하면, 표시패널의 비표시영역에서 링크 라인이 배치되는 영역에 링크 라인과 이격되도록 보상 전극을 배치하고 링크 라인과 보상 전극 사이에 캐패시턴스를 형성하도록 함으로써, 링크 라인 간 저항 차이를 캐패시턴스 차이로 보상하여 링크 라인의 길이를 감소시키며 링크 라인 간 저항 차이를 감소시킬 수 있도록 한다.According to the embodiments, the compensating electrode is disposed so as to be spaced apart from the link line in the area where the link line is disposed in the non-display area of the display panel, and capacitance is formed between the link line and the compensating electrode. It is possible to reduce the length of the link line and reduce the resistance difference between the link lines by compensating for the capacitance difference.

이러한 링크 라인 간의 저항 차이를 감소시킴으로 인하여 링크 라인 간의 저항 차이로 인한 블록 딤(Block Dim)과 같은 화상 이상을 방지하며, 보상 전극에 의한 캐패시턴스 차이로 링크 라인 간의 저항 차이를 보상함으로써 내로우 베젤(Narrow Bezel)을 구현하며 링크 라인 간의 저항 차이를 보상할 수 있도록 한다.By reducing the resistance difference between the link lines, an image abnormality such as a block dim due to the difference in resistance between the link lines is prevented. By compensating the resistance difference between the link lines due to the capacitance difference caused by the compensating electrode, Narrow Bezel) and compensate for the resistance difference between the link lines.

이때, 링크 라인의 저항에 따라 보상 전극의 크기를 상이하게 배치함으로써, 링크 라인 간 저항 차이를 효율적으로 감소시킬 수 있도록 한다.At this time, by arranging the sizes of the compensation electrodes differently according to the resistance of the link lines, the resistance difference between the link lines can be effectively reduced.

또한, 링크 라인과 보상 전극 사이에 캐패시턴스를 형성함으로 인하여, 표시패널의 전면으로 방사되는 전자기 간섭(EMI)을 저감시킬 수 있도록 한다.In addition, electromagnetic interference (EMI) radiated to the front surface of the display panel can be reduced by forming a capacitance between the link line and the compensating electrode.

또한, 표시패널에 배치된 데이터 라인이 인버전(Inversion) 방식으로 구동되는 경우에는, 동일 극성의 신호가 인가되는 링크 라인에 대응하는 영역에 배치된 보상 전극을 서로 전기적으로 연결함으로써 인접한 링크 라인 간에 신호 간섭을 최소화할 수 있도록 한다.When the data lines arranged in the display panel are driven in the inversion mode, the compensation electrodes arranged in the regions corresponding to the link lines to which the signals of the same polarity are applied are electrically connected to each other, Thereby minimizing signal interference.

도 1은 본 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 링크 라인 구조의 예시를 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 링크 라인 구조의 다른 예시를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 링크 라인에 보상 전극이 적용된 구조의 예시를 나타낸 도면이다.
도 5는 도 4의 구조의 단면을 나타낸 도면이다.
도 6은 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 보상 전극이 서로 연결되는 구조의 예시를 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 보상 전극이 서로 연결되는 구조의 다른 예시를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서 표시패널의 비표시영역에 배치되는 보상 전극이 서로 연결되는 경우 링크 라인과 보상 전극에 인가되는 신호의 예시를 나타낸 도면이다.1 is a diagram showing a schematic configuration of a display device according to the present embodiments.
2 is a diagram showing an example of a link line structure disposed in a non-display area of a display panel in a display device according to the present embodiments.
3 is a view showing another example of a link line structure arranged in a non-display area of a display panel in a display device according to the present embodiments.
4 is a view showing an example of a structure in which a compensating electrode is applied to a link line arranged in a non-display area of a display panel in a display device according to the present embodiments.
5 is a cross-sectional view of the structure of FIG.
6 is a view showing an example of a structure in which compensating electrodes arranged in a non-display area of a display panel are connected to each other in a display device according to the present embodiments.
7 is a view showing another example of a structure in which compensation electrodes arranged in a non-display area of a display panel in the display device according to the present embodiments are connected to each other.
8 is a diagram illustrating an example of a signal applied to the link line and the compensation electrode when the compensation electrodes arranged in the non-display region of the display panel in the display device according to the present embodiment are connected to each other.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.Fig. 1 shows a schematic configuration of a display device 100 according to the present embodiments.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 배치된 다수의 서브픽셀을 포함하는 표시패널(110)을 포함한다. 또한, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(120)와, 다수의 데이터 라인(DL)에 데이터 전압을 공급하는 데이터 드라이버(130)와, 게이트 드라이버(120)와 데이터 드라이버(130)의 구동을 제어하는 컨트롤러(140)를 포함한다.Referring to FIG. 1, a display device 100 according to the present embodiment includes a plurality of gate lines GL and a plurality of data lines DL, a gate line GL and a data line DL, And a display panel 110 including a plurality of sub-pixels arranged in a region where the sub-pixels are arranged. A data driver 130 for supplying a data voltage to a plurality of data lines DL and a data driver 130 for driving the gate driver 120 and the data driver 130. The gate driver 120 drives the plurality of gate lines GL, And a controller 140 for controlling the driving of the motor.

이러한 표시패널(110)은, 게이트 라인(GL), 데이터 라인(DL) 및 서브픽셀 등이 배치되며 영상을 표시하는 표시영역(A/A)과 표시영역(A/A)의 외곽에 위치하는 비표시영역(N/A)으로 구분될 수 있다.The display panel 110 includes a display area A / A in which a gate line GL, a data line DL, and a sub-pixel are arranged and displays an image and a display area A / And a non-display area (N / A).

표시패널(110)의 비표시영역(N/A)에는, 표시영역(A/A)에 배치되는 게이트 라인(GL), 데이터 라인(DL) 등과 게이트 드라이버(120), 데이터 드라이버(130) 등을 연결하는 구성이 배치될 수 있다.A gate line GL and a data line DL arranged in the display area A / A, a gate driver 120, a data driver 130, and the like are arranged in a non-display area N / A of the display panel 110 May be disposed.

게이트 드라이버(120)는, 다수의 게이트 라인(GL)으로 스캔 신호(게이트 신호)를 순차적으로 공급함으로써 다수의 게이트 라인(GL)을 순차적으로 구동한다.The gate driver 120 sequentially drives the plurality of gate lines GL by sequentially supplying scan signals (gate signals) to the plurality of gate lines GL.

게이트 드라이버(120)는, 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 게이트 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.The gate driver 120 sequentially supplies gate signals of an ON voltage or an OFF voltage to the plurality of gate lines GL under the control of the controller 140 to sequentially supply a plurality of gate lines GL And sequentially driven.

게이트 드라이버(120)는, 구동 방식에 따라 표시패널(110)의 일측에만 위치할 수도 있고, 양측에 위치할 수도 있다.The gate driver 120 may be located on only one side of the display panel 110 or on both sides of the display panel 110 according to the driving method.

또한, 게이트 드라이버(120)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.In addition, the gate driver 120 may include one or more gate driver integrated circuits.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수 있다.Each gate driver integrated circuit may be connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or may be connected to a GIP Gate In Panel) type and can be disposed directly on the display panel 110. [

또한, 표시패널(110)에 집적화되어 배치될 수도 있으며, 표시패널(110)과 연결된 필름상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.In addition, they may be integrated on the display panel 110, or may be implemented by a chip on film (COF) method, which is mounted on a film connected to the display panel 110.

데이터 드라이버(130)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써 다수의 데이터 라인(DL)을 구동한다.The data driver 130 drives the plurality of data lines DL by supplying data voltages to the plurality of data lines DL.

데이터 드라이버(130)는, 특정 게이트 라인(GL)이 열리면 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.The data driver 130 converts image data received from the controller 140 into analog data voltages and supplies the image data to the plurality of data lines DL so that a plurality of data lines DL are formed. .

데이터 드라이버(130)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.The data driver 130 may include at least one source driver integrated circuit to drive a plurality of data lines DL.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다.Each source driver integrated circuit may be connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, The display panel 110 may be directly disposed on the display panel 110 or integrated on the display panel 110.

또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타단은 표시패널(110)에 본딩된다.In addition, each source driver integrated circuit may be implemented by a chip on film (COF) method. In this case, one end of each source driver integrated circuit is bonded to at least one source printed circuit board, and the other end is bonded to the display panel 110.

컨트롤러(140)는, 게이트 드라이버(120) 및 데이터 드라이버(130)로 각종 제어신호를 공급하여, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어한다.The controller 140 supplies various control signals to the gate driver 120 and the data driver 130 to control the gate driver 120 and the data driver 130.

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.The controller 140 starts scanning according to the timing implemented in each frame, switches the input image data input from the outside according to the data signal format used by the data driver 130, and outputs the converted image data , And controls the data driving at a proper time according to the scan.

컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.The controller 140 outputs various timing signals including a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, an input data enable (DE) signal, and a clock signal (CLK) From an external (e.g., host system).

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 게이트 드라이버(120) 및 데이터 드라이버(130)로 출력한다.The controller 140 outputs the switched image data by switching the input image data inputted from the outside according to the data signal format used by the data driver 130 and outputs the converted image data to the gate driver 120 and the data driver 130, A timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, an input data enable signal DE and a clock signal CLK to generate various control signals, 120, and the data driver 130, respectively.

예를 들어, 컨트롤러(140)는, 게이트 드라이버(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.For example, to control the gate driver 120, the controller 140 may include a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal GOE Gate Output Enable), and the like.

여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(120)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 게이트 신호의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the gate driver 120. The gate shift clock GSC is a clock signal commonly input to one or more gate driver integrated circuits, and controls the shift timing of the gate signal. The gate output enable signal GOE specifies the timing information of one or more gate driver ICs.

또한, 컨트롤러(140)는, 데이터 드라이버(130)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.In order to control the data driver 130, the controller 140 may further include a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE) And outputs various data control signals (DCS: Data Control Signals).

여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(130)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(130)의 출력 타이밍을 제어한다.Here, the source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits constituting the data driver 130. The source sampling clock SSC is a clock signal for controlling sampling timing of data in each of the source driver integrated circuits. The source output enable signal SOE controls the output timing of the data driver 130.

컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.The controller 140 is connected to a source printed circuit board to which a source driver integrated circuit is bonded and a control printed circuit board (not shown) connected via a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit (Control Printed Circuit Board).

이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 게이트 드라이버(120) 및 데이터 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC)라고도 한다.A power controller (not shown) for controlling various voltages or currents to supply or supply various voltages or currents to the display panel 110, the gate driver 120, the data driver 130, . These power controllers are also referred to as power management ICs.

한편, 데이터 드라이버(130)에 포함된 소스 드라이버 집적회로는 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL)을 통해 표시영역(A/A)에 배치되는 데이터 라인(DL)과 연결될 수 있다.On the other hand, the source driver integrated circuit included in the data driver 130 receives the data (A / A) arranged in the display area A / A through the link line LL arranged in the non-display area N / A of the display panel 110 And may be connected to a line DL.

도 2는 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL) 구조의 예시를 나타낸 것이다.2 shows an example of a structure of a link line (LL) arranged in the non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments.

도 2를 참조하면, 본 실시예들에 따른 표시장치(100)는, 게이트 라인(GL), 데이터 라인(DL), 서브픽셀 등이 배치되며 영상을 표시하는 표시영역(A/A)과, 표시영역(A/A)의 외곽에 위치하는 비표시영역(N/A)으로 구분될 수 있다.2, the display device 100 according to the present embodiment includes a display area A / A in which a gate line GL, a data line DL, a sub-pixel, And a non-display area N / A located outside the display area A / A.

표시패널(110)의 비표시영역(N/A)에는, 패드부(110)가 배치되어 데이터 드라이버(130)로부터 데이터 전압이 출력되는 라인이 패드부(110)에 배치되는 라인과 연결될 수 있다.A pad portion 110 is disposed in a non-display region N / A of the display panel 110 and a line through which a data voltage is output from the data driver 130 may be connected to a line disposed in the pad portion 110 .

그리고, 패드부(110)에 배치되는 라인은 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL)을 통해 표시영역(A/A)에 배치되는 데이터 라인(DL)과 연결되어, 데이터 드라이버(130)로부터 출력된 데이터 전압이 데이터 라인(DL)으로 인가되도록 한다.A line arranged in the pad unit 110 is connected to a data line DL arranged in the display area A / A through a link line LL arranged in a non-display area N / A of the display panel 110 So that the data voltage output from the data driver 130 is applied to the data line DL.

여기서, 데이터 드라이버(130)는, 다수의 소스 드라이버 집적회로를 포함할 수 있다.Here, the data driver 130 may include a plurality of source driver integrated circuits.

이러한 경우, 각각의 소스 드라이버 집적회로는, 패드부(110)에 배치된 라인과 비표시영역(N/A)에 배치된 링크 라인(LL)을 통해 표시영역(A/A)에 배치된 데이터 라인(DL)과 연결된다.In this case, each of the source driver integrated circuits includes data arranged in a display area A / A through a line disposed in the pad part 110 and a link line LL arranged in a non-display area N / A And is connected to the line DL.

이때, 비표시영역(N/A)에 배치되는 링크 라인(LL)은, 연결되는 패드부(110)와 데이터 라인(DL)의 위치에 따라 길이가 상이할 수 있다.At this time, the length of the link line LL disposed in the non-display area N / A may be different depending on the positions of the pad unit 110 and the data line DL to be connected.

각각의 소스 드라이버 집적회로와 데이터 라인(DL)을 연결하는 링크 라인(LL)의 길이가 상이한 경우, 링크 라인(LL) 간의 길이 차이로 인해 링크 라인(LL) 간의 저항 차이가 발생할 수 있다.If the lengths of the link lines LL connecting the respective source driver integrated circuits and the data lines DL are different, a resistance difference between the link lines LL may occur due to the difference in length between the link lines LL.

링크 라인(LL) 간의 저항 차이는 링크 라인(LL)을 통해 데이터 라인(DL)으로 전달되는 데이터 전압에 영향을 주어 표시패널(110) 상에 블록 딤(Block Dim)과 같은 화상 이상이 발생하게 하는 문제점이 존재한다.The resistance difference between the link lines LL affects the data voltage transferred to the data line DL through the link line LL to cause an image abnormality such as a block dim on the display panel 110 .

특히, 소스 드라이버 집적회로의 채널 수가 증가할수록 중앙 영역과 외곽 영역의 링크 라인(LL) 간의 길이 차이로 인한 저항 차이가 더욱 커지는 문제점이 존재한다.Particularly, as the number of channels of the source driver integrated circuit increases, there is a problem that the resistance difference due to the difference in length between the central region and the link line LL in the outer region becomes larger.

본 실시예들에 따른 표시장치(100)는, 데이터 전압이 전달되는 링크 라인(LL)의 저항 차이를 감소시킴으로써, 링크 라인(LL) 간의 저항 차이로 인한 화상 이상을 방지할 수 있는 링크 라인(LL)의 구조를 제공한다.The display device 100 according to the present embodiment can reduce the resistance difference of the link line LL to which the data voltage is transmitted so that the link line LL that can prevent the image abnormality due to the resistance difference between the link lines LL LL).

도 3은 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL) 구조의 다른 예시를 나타낸 것이다.3 shows another example of a structure of a link line (LL) arranged in the non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments.

도 3을 참조하면, 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL)은 소스 드라이버 집적회로와 데이터 라인(DL) 사이에 연결되어 소스 드라이버 집적회로로부터 출력된 데이터 전압을 데이터 라인(DL)으로 전달한다.3, the link line LL disposed in the non-display area N / A of the display panel 110 is connected between the source driver integrated circuit and the data line DL, And transfers the data voltage to the data line DL.

링크 라인(LL)은, 소스 드라이버 집적회로와 연결되는 부분이며 직선 형태로 이루어진 제1 링크 라인부(Link Line 1)와 데이터 라인(DL)과 연결되는 부분이며 굴곡진 형태로 이루어진 제2 링크 라인부(Link Line 2)를 포함한다.The link line LL is connected to the source driver integrated circuit and has a first link line 1 formed in a straight line shape and a second link line 1 connected to the data line DL, (Link Line 2).

제1 링크 라인부(Link Line 1)의 길이와 제2 링크 라인부(Link Line 2)의 길이는 소스 드라이버 집적회로와 데이터 라인(DL)을 연결하는 위치에 따라 상이할 수 있다.The length of the first link line portion (Link Line 1) and the length of the second link line portion (Link Line 2) may differ depending on the position connecting the source driver integrated circuit and the data line (DL).

일 예로, 링크 라인(LL)이 배치되는 영역에서 중앙 영역에 배치되는 링크 라인(LL)은 제1 링크 라인부(Link Line 1)의 길이가 상대적으로 짧고 제2 링크 라인부(Link Line 2)의 길이가 상대적으로 길게 이루어질 수 있다.For example, the link line LL disposed in the central area in the area where the link line LL is disposed may have a relatively short length of the first link line 1 and a relatively short length of the second link line 2, Can be made relatively long.

그리고, 링크 라인(LL)이 배치되는 영역에서 외곽 영역에 배치되는 링크 라인(LL)은 제1 링크 라인(Link Line 1)의 길이가 상대적으로 길고 제2 링크 라인부(Link Line 2)의 길이가 상대적으로 짧게 이루어질 수 있다.The link line LL disposed in the outer area in the area where the link line LL is disposed is formed such that the length of the first link line 1 is relatively long and the length of the second link line 2 Can be relatively short.

즉, 링크 라인(LL)의 길이가 짧게 배치되는 중앙 영역은 직선 형태의 링크 라인(LL)보다 굴곡진 형태의 링크 라인(LL)의 길이가 길도록 배치함으로써, 인접한 링크 라인(LL)과의 저항 차이를 감소시켜줄 수 있도록 한다.That is, the central region where the length of the link line LL is short is arranged so that the length of the link line LL, which is curved more than the straight link line LL, is long, So that the resistance difference can be reduced.

또한, 외곽 영역에 배치되는 링크 라인(LL)은 직선 형태로 이루어진 부분의 길이가 길게 되므로, 굴곡진 형태로 배치되는 부분의 길이를 짧게 해줌으로써 인접한 링크 라인(LL)과의 저항 차이를 감소시켜줄 수 있도록 한다.In addition, since the length of the straight line portion of the link line LL arranged in the outer region is long, the length of the portion arranged in a curved shape is shortened, thereby reducing the resistance difference with the adjacent link line LL .

따라서, 소스 드라이버 집적회로와 데이터 라인(DL)을 연결하는 링크 라인(LL)의 일부분을 굴곡진 형태로 구성함으로써, 인접한 링크 라인(LL) 간의 저항 차이를 감소시키며 링크 라인(LL) 간의 저항 차이로 인한 화상 이상이 발생하지 않도록 한다.Therefore, by forming a part of the link line LL connecting the source driver integrated circuit and the data line DL in a curved shape, the resistance difference between the adjacent link lines LL is reduced and the resistance difference between the link lines LL So that an image abnormality due to the light source is not generated.

한편, 전술한 링크 라인(LL)의 구조를 통해 링크 라인(LL) 간의 저항 차이는 감소시켜줄 수 있으나, 내로우 베젤(Narrow Bezel)을 위해 표시패널(110)의 비표시영역(N/A)의 폭이 짧은 구조에서는 링크 라인(LL)의 굴곡진 형태를 통해 저항 차이를 감소시키는 것에 어려움이 존재한다.Although the difference in resistance between the link lines LL can be reduced through the structure of the link line LL described above, the non-display area N / A of the display panel 110 for the narrow bezel can be reduced, There is a difficulty in reducing the resistance difference through the curved shape of the link line LL.

본 실시예들에 따른 표시장치(100)는, 링크 라인(LL) 간의 저항 차이를 캐패시턴스의 차이로 보상함으로써, 내로우 베젤(Narrow Bezel) 구조에서도 적용 가능하며 링크 라인(LL) 간의 저항 차이를 감소시킬 수 있는 구조를 제공한다.The display device 100 according to the present embodiments can be applied to a Narrow Bezel structure by compensating for the resistance difference between the link lines LL by the difference in capacitance and can reduce the resistance difference between the link lines LL To provide a structure that can be reduced.

도 4는 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치된 링크 라인(LL)에 캐패시턴스 형성을 위한 보상 전극(400)이 적용된 구조의 예시를 나타낸 것이다.4 illustrates a structure in which a compensation electrode 400 for forming a capacitance is applied to a link line LL disposed in a non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments. As shown in FIG.

도 4를 참조하면, 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에는 소스 드라이버 집적회로와 데이터 라인(DL)을 연결하는 다수의 링크 라인(LL)이 배치된다.Referring to FIG. 4, in a non-display area N / A of the display panel 110 in the display device 100 according to the present embodiment, a plurality of link lines (LL) is disposed.

링크 라인(LL)은 링크 라인(LL) 간의 저항 차이를 감소시켜주기 위하여 직선 형태인 부분과 굴곡진 형태인 부분으로 구성된다.The link line LL is composed of a linear portion and a bent portion in order to reduce the resistance difference between the link lines LL.

링크 라인(LL)의 직선 부분은 소스 드라이버 집적회로의 출력단과 연결되어 링크 라인(LL)의 굴곡진 부분과 연결된다. 그리고, 링크 라인(LL)의 굴곡진 부분은 링크 라인(LL)의 직선 부분과 데이터 라인(DL) 사이에 연결된다.The linear portion of the link line LL is connected to the output end of the source driver integrated circuit and is connected to the bent portion of the link line LL. The bent portion of the link line LL is connected between the linear portion of the link line LL and the data line DL.

링크 라인(LL)의 직선 부분과 굴곡진 부분의 길이는 각각의 링크 라인(LL)의 저항에 따라 상이하게 이루어질 수 있다.The lengths of the straight portion and the bent portion of the link line LL may be different depending on the resistance of each link line LL.

일 예로, 링크 라인(LL)의 저항이 상대적으로 작은 중앙 영역에 배치되는 링크 라인(LL)은 직선 부분의 길이가 짧고 굴곡진 부분의 길이가 길게 형성된다. 그리고, 링크 라인(LL)의 저항이 상대적으로 큰 외곽 영역에 배치되는 링크 라인(LL)은 직선 부분의 길이가 길고 굴곡진 부분의 길이가 짧게 형성된다.For example, the link line LL, which is arranged in a central region where the resistance of the link line LL is relatively small, is formed to have a long straight portion and a long bent portion. The link line LL disposed in the outer region where the resistance of the link line LL is relatively large is formed such that the straight portion has a long length and the bent portion has a short length.

여기서, 각각의 링크 라인(LL)과 대응하는 영역에 링크 라인(LL)과 이격되도록 보상 전극(400)을 배치한다.Here, the compensation electrode 400 is disposed so as to be spaced apart from the link line LL in a region corresponding to each link line LL.

보상 전극(400)이 링크 라인(LL)과 대응하는 영역에서 링크 라인(LL)과 이격되어 배치됨으로써, 보상 전극(400)과 링크 라인(LL) 사이에 캐패시턴스를 형성할 수 있도록 한다.The compensating electrode 400 is disposed apart from the link line LL in a region corresponding to the link line LL so that a capacitance can be formed between the compensating electrode 400 and the link line LL.

보상 전극(400)과 링크 라인(LL) 사이에 캐패시턴스를 형성함으로써, 링크 라인(LL) 간의 저항 차이를 보상 전극(400)과 링크 라인(LL) 사이에 형성되는 캐패시턴스로 보상하여 내로우 베젤(Narrow Bezel) 구조에서 링크 라인(LL) 간의 저항 차이를 감소시킬 수 있도록 한다.The resistance difference between the link lines LL is compensated by the capacitance formed between the compensating electrode 400 and the link line LL by forming a capacitance between the compensating electrode 400 and the link line LL, Narrow Bezel structure to reduce the resistance difference between the link lines LL.

보상 전극(400)은, 링크 라인(LL)의 굴곡진 부분과 대응하는 영역에서 적어도 일부의 영역에 배치될 수 있다.The compensation electrode 400 may be disposed in at least a part of the region corresponding to the curved portion of the link line LL.

링크 라인(LL)의 굴곡진 부분은 굴곡진 형태로 인하여 각각의 링크 라인(LL)이 일정한 영역에 배치되므로, 보상 전극(400)이 각각의 링크 라인(LL)과 대응하는 영역에 용이하게 배치될 수 있다.Since the bent portions of the link lines LL are arranged in a predetermined region due to the curved shape of the link lines LL, the compensating electrodes 400 are easily arranged in the regions corresponding to the respective link lines LL .

또한, 보상 전극(400)은, 링크 라인(LL) 간의 저항 차이를 고려하여 보상 전극(400)이 배치되는 위치마다 상이한 크기로 배치될 수 있다.In addition, the compensating electrode 400 may be arranged in different sizes for each position where the compensating electrode 400 is disposed in consideration of the resistance difference between the link lines LL.

일 예로, 링크 라인(LL)의 저항이 작은 중앙 영역에 배치되는 보상 전극(400)은 상대적으로 큰 캐패시턴스를 형성할 수 있도록 큰 크기로 배치되며, 링크 라인(LL)의 저항이 큰 외곽 영역에 배치되는 보상 전극(400)은 상대적으로 작은 캐패시턴스를 형성하도록 작은 크기로 배치될 수 있다.For example, the compensation electrode 400 disposed in a central region where the resistance of the link line LL is small is arranged in a large size so as to form a relatively large capacitance, and the resistance of the link line LL is large The compensating electrode 400 to be disposed can be arranged in a small size so as to form a relatively small capacitance.

따라서, 링크 라인(LL)의 굴곡진 부분과 대응하는 영역에 이격되어 배치되는 보상 전극(400)을 통해 캐패시턴스를 형성함으로써, 링크 라인(LL)의 길이를 길게 형성하지 않더라도 캐패시턴스를 통해 링크 라인(LL) 간의 저항 차이를 보상할 수 있도록 한다.Therefore, by forming the capacitance through the compensating electrode 400 disposed in the region corresponding to the bent portion of the link line LL, the capacitance of the link line LL can be reduced through the capacitance even if the length of the link line LL is not long. Lt; RTI ID = 0.0 > LL. ≪ / RTI >

또한, 보상 전극(400)의 배치되는 위치의 링크 라인(LL)의 저항의 크기에 따라 캐패시턴스의 크기가 상이하게 형성되도록 함으로써, 링크 라인(LL)의 위치에 따른 저항 차이를 정확하게 보상하여 링크 라인(LL) 간 저항 차이로 인한 화상 이상이 발생하지 않도록 한다.The capacitance of the link line LL is adjusted according to the magnitude of the resistance of the link line LL at the position where the compensation electrode 400 is disposed so that the resistance difference according to the position of the link line LL is accurately compensated, So that an image abnormality due to the difference in resistance between the electrodes LL is prevented.

이러한 보상 전극(400)은 링크 라인(LL)과 이격되어 배치되며, 일 예로, 표시패널(110)의 표시영역(A/A)에 배치되는 화소 전극과 동일한 층에 배치될 수 있다.The compensating electrode 400 may be disposed on the same layer as the pixel electrode arranged in the display area A / A of the display panel 110, for example, spaced apart from the link line LL.

도 5는 도 4에서 도시된 링크 라인(LL)과 보상 전극(400)의 구조에서 A-A' 부분을 나타낸 단면도이다.5 is a cross-sectional view illustrating a portion of the structure of the link line LL and the compensation electrode 400 shown in FIG. 4, taken along the line A-A '.

도 5를 참조하면, 표시패널(110)의 비표시영역(N/A)에는 다수의 링크 라인(LL)이 배치되며, 링크 라인(LL)과 대응하는 영역에 링크 라인(LL)과 이격된 다수의 보상 전극(400)이 배치된다.5, a plurality of link lines LL are arranged in a non-display area N / A of the display panel 110 and a plurality of link lines LL are arranged in a region corresponding to the link line LL, A plurality of compensation electrodes 400 are disposed.

링크 라인(LL)과 보상 전극(400) 사이에는 적어도 하나의 절연층이 배치될 수 있다.At least one insulating layer may be disposed between the link line LL and the compensating electrode 400.

일 예로, 링크 라인(LL) 상에 보호층(510)이 배치될 수 있으며, 보호층(510) 상에 평탄화층(520)이 배치될 수 있다.As an example, the protective layer 510 may be disposed on the link line LL, and the planarization layer 520 may be disposed on the protective layer 510.

따라서, 보상 전극(400)이 링크 라인(LL)과 대응하는 영역에 이격되어 배치될 수 있도록 함으로써, 보상 전극(400)과 링크 라인(LL) 사이에 캐패시턴스를 형성할 수 있도록 한다.Thus, the compensating electrode 400 can be disposed apart from the corresponding region of the link line LL, thereby making it possible to form a capacitance between the compensating electrode 400 and the link line LL.

그리고, 링크 라인(LL)과 보상 전극(400) 사이에 형성되는 캐패시턴스를 통해 링크 라인(LL) 간의 저항 차이를 보상함으로써, 내로우 베젤(Narrow Bezel) 구조에서 링크 라인(LL) 간의 저항 차이로 인한 화상 이상을 방지할 수 있도록 한다.By compensating the resistance difference between the link lines LL through the capacitance formed between the link line LL and the compensating electrode 400, the resistance difference between the link lines LL in the narrow bezel structure Thereby preventing an image abnormality caused by the light.

또한, 링크 라인(LL)과 보상 전극(400) 사이에 형성되는 캐패시턴스에 의하여 데이터 전압에서 발생하는 전자기 간섭(EMI)도 동시에 저감시킬 수 있도록 한다.In addition, the electromagnetic interference (EMI) generated from the data voltage can be reduced simultaneously by the capacitance formed between the link line LL and the compensation electrode 400.

여기서, 보상 전극(400)은, 표시패널(110)의 표시영역(A/A)에 배치되는 화소 전극과 동일한 층에 배치될 수 있다.Here, the compensating electrode 400 may be disposed on the same layer as the pixel electrode arranged in the display area A / A of the display panel 110. [

즉, 표시영역(A/A)에 화소 전극을 형성하는 단계에서 링크 라인(LL) 상에 보상 전극을 형성하도록 함으로써, 별도의 추가 공정 없이 링크 라인(LL)과 캐패시턴스를 형성하는 보상 전극(400)을 용이하게 구현할 수 있도록 한다.That is, by forming the compensating electrode on the link line LL in the step of forming the pixel electrode in the display area A / A, the compensating electrode 400 (which forms the capacitance with the link line LL) ) Can be easily implemented.

한편, 이러한 표시장치(100)는, 열화를 방지함과 동시에 표시품질을 향상시킬 수 있도록 데이터 라인(DL)으로 인가되는 데이터 전압의 극성을 반전시켜 구동하는 인버전(Inversion) 방식으로 구동될 수 있다.The display device 100 may be driven by an inversion method in which the polarity of a data voltage applied to the data line DL is inverted so as to prevent deterioration and improve display quality. have.

인버전(Inversion) 방식으로 구동되는 표시장치(100)의 경우, 인접한 데이터 라인(DL)으로 극성이 상이한 데이터 전압이 인가된다. 따라서, 데이터 라인(DL)으로 데이터 전압을 전달하는 링크 라인(LL)도 극성이 상이한 신호가 인가될 수 있다.In a display device 100 driven by an inversion method, a data voltage having a different polarity is applied to an adjacent data line DL. Therefore, a signal having a different polarity can also be applied to the link line LL for transferring the data voltage to the data line DL.

본 실시예들에 따른 표시장치(100)는, 링크 라인(LL)에 보상 전극(400)이 적용된 구조에서 인접한 라인 간의 신호 간섭을 최소화할 수 있는 구조를 제공한다.The display device 100 according to the present embodiments provides a structure that minimizes signal interference between adjacent lines in the structure in which the compensation electrode 400 is applied to the link line LL.

도 6은 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치되는 보상 전극(400)이 서로 연결되는 구조의 예시를 나타낸 것이다.6 shows an example of a structure in which the compensating electrodes 400 arranged in the non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments are connected to each other.

도 6을 참조하면, 표시패널(110)의 비표시영역(N/A)에는 소스 드라이버 집적회로와 데이터 라인(DL)을 연결하는 다수의 링크 라인(LL)이 배치된다.Referring to FIG. 6, in a non-display area N / A of the display panel 110, a plurality of link lines LL connecting a source driver integrated circuit and a data line DL are arranged.

링크 라인(LL)의 굴곡진 부분과 대응하는 영역에 링크 라인(LL)과 이격되어 다수의 보상 전극(400)이 배치된다.A plurality of compensating electrodes 400 are disposed in a region corresponding to the curved portion of the link line LL and spaced apart from the link line LL.

보상 전극(400)은, 링크 라인(LL)이 배치되는 영역에서 중앙 영역에 배치될수록 크기가 증가하고, 외곽 영역에 배치될수록 크기가 감소하여 배치될 수 있다.The compensation electrode 400 increases in size as it is disposed in the central region in the region where the link line LL is disposed, and can be disposed in a reduced size as it is disposed in the outer region.

그리고, 표시영역(A/A)에 배치되는 화소 전극과 동일한 층에 배치되어 링크 라인(LL)과 캐패시턴스를 형성하며 링크 라인(LL) 간의 저항 차이를 보상해줄 수 있도록 한다.In addition, it is arranged in the same layer as the pixel electrode arranged in the display area A / A to form a capacitance with the link line LL and to compensate the resistance difference between the link line LL.

이러한 보상 전극(400)은, 동일한 극성을 갖는 데이터 전압이 인가되는 링크 라인(LL)과 대응하는 영역에 배치되는 보상 전극(400)끼리 서로 전기적으로 연결될 수 있다.The compensating electrode 400 may be electrically connected to the compensating electrode 400 disposed in a corresponding region of the link line LL to which the data voltage having the same polarity is applied.

일 예로, 표시패널(110)의 비표시영역(N/A)에 배치된 다수의 링크 라인(LL) 중 기수 번째 링크 라인(LL)에 대응하는 영역에 배치된 보상 전극(400)끼리 제1 연결부(410)를 통해 전기적으로 연결될 수 있다.For example, the compensation electrodes 400 disposed in the regions corresponding to the odd-numbered link lines LL of the plurality of the link lines LL arranged in the non-display area N / A of the display panel 110, And may be electrically connected through the connection part 410.

그리고, 다수의 링크 라인(LL) 중 우수 번째 링크 라인(LL)에 대응하는 영역에 배치된 보상 전극(400)끼리 제2 연결부(420)를 통해 전기적으로 연결될 수 있다.The compensating electrodes 400 disposed in a region corresponding to the even-numbered link line LL of the plurality of link lines LL may be electrically connected to each other through the second connecting portion 420.

동일한 극성을 갖는 데이터 전압이 인가되는 링크 라인(LL)에 대응하는 영역에 배치되는 보상 전극(400)을 서로 전기적으로 연결해줌으로써, 인접한 링크 라인(LL) 간의 신호 간섭을 방지할 수 있도록 한다.The compensating electrodes 400 disposed in the regions corresponding to the link lines LL to which the data voltages having the same polarity are applied are electrically connected to each other to prevent signal interference between the adjacent link lines LL.

여기서, 보상 전극(400)이 배치되는 위치마다 크기가 상이한 점을 이용하여, 보상 전극(400)을 서로 연결하는 연결부를 보다 심플하게 구성할 수 있다.Here, the connecting portion connecting the compensating electrodes 400 to each other can be made more simple by using the points where the compensating electrodes 400 are arranged at different positions.

도 7은 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치되는 보상 전극(400)이 서로 연결되는 구조의 다른 예시를 나타낸 것이다.7 shows another example of the structure in which the compensating electrodes 400 arranged in the non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments are connected to each other.

도 7을 참조하면, 표시패널(110)의 비표시영역(N/A)에 다수의 링크 라인(LL)이 배치되며, 링크 라인(LL)의 굴곡진 부분과 대응하는 영역에 다수의 보상 전극(400)이 이격되어 배치된다.7, a plurality of link lines LL are arranged in a non-display area N / A of the display panel 110, and a plurality of compensating electrodes LL are formed in a region corresponding to a curved portion of the link line LL. (400) are disposed apart from each other.

보상 전극(400)은, 배치되는 위치에 따라 크기가 상이하게 배치될 수 있으며, 링크 라인(LL)의 중앙 영역에 배치될수록 크기가 증가하고 링크 라인(LL)의 외곽 영역에 배치될수록 크기가 감소할 수 있다.The compensating electrodes 400 may be arranged in different sizes depending on the position in which they are disposed. The compensation electrode 400 increases in size as it is disposed in the central region of the link line LL and decreases in size as it is disposed in the outer region of the link line LL can do.

여기서, 보상 전극(400)은 인접하게 배치된 보상 전극(400)이 지그재그 형태로 배치되며, 일부 보상 전극(400)의 일단이 동일한 직선 상에 배치될 수 있다.Here, the compensating electrode 400 may be arranged in a staggered manner, and one end of the compensating electrode 400 may be disposed on the same straight line.

그리고, 일단이 동일한 직선 상에 배치되는 보상 전극(400)끼리 서로 전기적으로 연결될 수 있다.The compensating electrodes 400, which are arranged on the same straight line, can be electrically connected to each other.

일 예로, 기수 번째 링크 라인(LL)과 대응하는 영역에 배치되는 보상 전극(400)의 일단이 동일한 직선 상에 배치될 수 있다.For example, one end of the compensating electrode 400 disposed in the region corresponding to the odd-numbered link line LL may be disposed on the same straight line.

동일한 직선 상에 배치되는 일단에 접하는 제1 연결부(410)를 통해 기수 번째 링크 라인(LL)과 대응하는 영역에 배치되는 보상 전극(400)이 서로 전기적으로 연결될 수 있다.The compensating electrode 400 disposed in the region corresponding to the odd-numbered link line LL may be electrically connected to each other through the first connecting portion 410 in contact with one end disposed on the same straight line.

또한, 우수 번째 링크 라인(LL)에 대응하는 영역에 배치되는 보상 전극(400)의 일단이 동일한 직선 상에 배치될 수도 있다.Further, one end of the compensating electrode 400 disposed in the region corresponding to the even-numbered link line LL may be disposed on the same straight line.

또는, 도 7에 도시된 바와 같이, 우수 번째 링크 라인(LL)에 대응하는 영역에 배치되는 보상 전극(400)은 모든 보상 전극(400)의 일단이 동일한 직선 상에 배치되지 않더라도, 각각의 보상 전극(400)의 일단에 접하는 제2 연결부(420)를 통해 동일한 극성의 데이터 전압이 인가되는 링크 라인(LL)에 대응하는 영역에 배치된 보상 전극(400)과 연결될 수 있다.Alternatively, as shown in FIG. 7, the compensating electrode 400 disposed in the region corresponding to the even-numbered link line LL may be configured so that even if one end of all the compensating electrodes 400 is not disposed on the same straight line, And may be connected to a compensating electrode 400 disposed in a region corresponding to a link line LL to which a data voltage of the same polarity is applied through a second connecting portion 420 which is in contact with one end of the electrode 400. [

따라서, 본 실시예들에 의하면, 동일한 극성의 데이터 전압이 인가되는 링크 라인(LL)에 대응하는 영역에 배치된 보상 전극(400)을 서로 전기적으로 연결함으로써, 링크 라인(LL) 간의 저항 차이를 보상하기 위한 보상 전극(400)이 적용된 구조에서 인접한 링크 라인(LL) 간에 신호 간섭이 발생하는 것을 방지할 수 있다.Therefore, according to the present embodiments, by electrically connecting the compensation electrodes 400 arranged in the region corresponding to the link line LL to which the data voltage of the same polarity is applied, the resistance difference between the link lines LL It is possible to prevent signal interference between adjacent link lines LL in the structure in which the compensating electrode 400 for compensating is applied.

또한, 링크 라인(LL)에 대응하는 영역에 배치되는 보상 전극(400)을 지그재그 형태로 배치함으로써, 서로 인접하지 않은 보상 전극(400)을 연결하는 연결부를 용이하게 구성할 수 있도록 한다.In addition, by arranging the compensating electrodes 400 arranged in the region corresponding to the link line LL in a staggered configuration, it is possible to easily form the connecting portion connecting the compensating electrodes 400 which are not adjacent to each other.

도 8은 본 실시예들에 따른 표시장치(100)에서 표시패널(110)의 비표시영역(N/A)에 배치된 보상 전극(400)이 서로 연결된 구조에서 인가되는 신호의 예시를 나타낸 것이다.8 shows an example of a signal applied in a structure in which the compensating electrodes 400 arranged in the non-display area N / A of the display panel 110 in the display device 100 according to the present embodiments are connected to each other .

도 8을 참조하면, 표시패널(110)의 비표시영역(N/A)에 배치된 링크 라인(LL)에서 인접한 링크 라인(LL)으로 극성이 상이한 데이터 전압이 인가된다.Referring to FIG. 8, a data voltage having a different polarity is applied to an adjacent link line LL in a link line LL arranged in a non-display area N / A of the display panel 110.

일 예로, 기수 번째 링크 라인(LL)으로 (+) 극성을 갖는 데이터 전압이 인가되고 우수 번째 링크 라인(LL)으로 (-) 극성을 갖는 데이터 전압이 인가될 수 있다.For example, a data voltage having a (+) polarity may be applied to the odd-numbered link line LL and a data voltage having a (-) polarity may be applied to the even-th link line LL.

또한, 다음 주기에서는 기수 번째 링크 라인(LL)으로 (-) 극성을 갖는 데이터 전압이 인가되고 우수 번째 링크 라인(LL)으로 (+) 극성을 갖는 데이터 전압이 인가될 수 있다.In the next period, a data voltage having a (-) polarity may be applied to the odd-numbered link line LL and a data voltage having a (+) polarity may be applied to the odd-numbered link line LL.

링크 라인(LL)과 이격되어 배치되어 캐패시턴스를 형성하는 보상 전극(400)에는 링크 라인(LL)으로 신호가 인가되는 구간에서 그라운드 전압을 갖는 신호가 인가될 수 있다.A signal having a ground voltage may be applied to the compensating electrode 400 which is spaced apart from the link line LL and forms a capacitance, in a section where a signal is applied to the link line LL.

링크 라인(LL)마다 극성이 상이한 신호가 인가되고 링크 라인(LL)과 대응하는 영역에 배치된 보상 전극(400)으로 그라운드 신호가 인가되며, 동일한 극성을 갖는 링크 라인(LL)에 대응하는 영역에 배치된 보상 전극(400)을 서로 전기적으로 연결해줌으로써 인접한 링크 라인(LL) 사이에 신호 간섭이 발생하는 것을 방지할 수 있도록 한다.A signal having a different polarity is applied to each of the link lines LL and a ground signal is applied to the compensating electrode 400 disposed in a region corresponding to the link line LL and a region corresponding to the link line LL having the same polarity The compensating electrodes 400 disposed on the adjacent link lines LL are electrically connected to each other to prevent signal interference between adjacent link lines LL.

본 실시예들에 의하면, 표시패널(110)의 비표시영역(N/A)에 배치되는 링크 라인(LL)과 대응하는 영역에 링크 라인(LL)과 이격되도록 보상 전극(400)을 배치하고 캐패시턴스를 형성함으로써, 링크 라인(LL) 간의 저항 차이를 캐패시턴스의 차이로 보상할 수 있도록 한다.The compensating electrode 400 is disposed so as to be spaced apart from the link line LL in the area corresponding to the link line LL disposed in the non-display area N / A of the display panel 110 By forming the capacitance, the resistance difference between the link lines LL can be compensated by the difference in capacitance.

이때, 링크 라인(LL)의 저항에 따라 보상 전극(400)에 의해 형성되는 캐패시턴스의 크기를 조정해줌으로써, 링크 라인(LL) 간의 저항 차이를 정확하게 보상해줄 수 있도록 한다.At this time, by adjusting the capacitance formed by the compensating electrode 400 according to the resistance of the link line LL, the resistance difference between the link lines LL can be accurately compensated.

따라서, 링크 라인(LL)의 구조를 유연하게 구성할 수 있도록 하며 내로우 베젤(Narrow Bezel) 구조에서도 링크 라인(LL) 간의 저항 차이로 인한 블록 딤(Block Dim)과 같은 화상 이상을 방지할 수 있도록 한다.Therefore, it is possible to flexibly configure the structure of the link line LL and to prevent an image abnormality such as a block dim due to a resistance difference between the link lines LL even in a narrow bezel structure .

또한, 링크 라인(LL)과 보상 전극(400) 사이에 형성되는 캐패시턴스에 의하여 표시패널(110)의 전면으로 방사되는 전자기 간섭(EMI)을 저감시킬 수 있도록 한다.In addition, electromagnetic interference (EMI) radiated to the front surface of the display panel 110 can be reduced by the capacitance formed between the link line LL and the compensating electrode 400.

또한, 동일한 극성을 갖는 신호가 인가되는 링크 라인(LL)에 대응하는 영역에 배치되는 보상 전극(400)을 서로 전기적으로 연결해줌으로써, 인버전(Inversion) 구동시 인접한 링크 라인(LL) 간의 신호 간섭을 최소화할 수 있도록 한다.In addition, by electrically connecting the compensating electrodes 400 disposed in the regions corresponding to the link lines LL to which the signals having the same polarity are applied, signal interference between adjacent link lines LL during inversion driving .

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. In addition, the embodiments disclosed in the present invention are not intended to limit the scope of the present invention but to limit the scope of the technical idea of the present invention. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 표시장치 110: 표시패널
120: 게이트 드라이버 130: 데이터 드라이버
140: 컨트롤러 400: 보상 전극
410: 제1 연결부 420: 제2 연결부
510, 520: 절연층100: display device 110: display panel
120: gate driver 130: data driver
140: controller 400: compensation electrode
410: first connection part 420: second connection part
510, 520: Insulation layer

Claims (15)

다수의 데이터 라인이 배치된 표시영역과 상기 표시영역의 외곽에 위치하는 비표시영역을 포함하는 표시패널;
상기 다수의 데이터 라인으로 데이터 전압을 공급하는 데이터 드라이버;
상기 표시패널의 상기 비표시영역에 배치되고 상기 데이터 드라이버와 상기 데이터 라인을 연결하며 적어도 일부분이 굴곡진 다수의 링크 라인; 및
상기 링크 라인에 대응하는 영역에 배치되고 상기 링크 라인과 이격되어 배치된 다수의 보상 전극
을 포함하는 표시장치.
A display panel including a display region in which a plurality of data lines are arranged and a non-display region located in an outer periphery of the display region;
A data driver for supplying a data voltage to the plurality of data lines;
A plurality of link lines disposed in the non-display area of the display panel and connecting the data driver and the data lines and bent at least in part; And
A plurality of compensating electrodes disposed in a region corresponding to the link line and spaced apart from the link line,
.
제1항에 있어서,
상기 다수의 보상 전극은,
상기 링크 라인의 굴곡진 부분과 대응하는 영역 중 적어도 일부의 영역에 배치되는 표시장치.
The method according to claim 1,
Wherein the plurality of compensation electrodes comprise:
And is arranged in at least a part of an area corresponding to a curved part of the link line.
제1항에 있어서,
상기 다수의 보상 전극은,
상기 표시패널의 상기 비표시영역의 중앙 부분에 배치될수록 크기가 증가하고, 상기 표시패널의 상기 비표시영역의 외곽 부분에 배치될수록 크기가 감소하는 표시장치.
The method according to claim 1,
Wherein the plurality of compensation electrodes comprise:
The size of the display panel increases as the display panel is disposed at a central portion of the non-display region, and the size of the display panel decreases as the display panel is disposed at an outer portion of the non-display region.
제1항에 있어서,
상기 다수의 보상 전극은,
동일한 극성의 신호가 인가되는 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결된 표시장치.
The method according to claim 1,
Wherein the plurality of compensation electrodes comprise:
And the compensating electrodes disposed in the regions corresponding to the link lines to which signals of the same polarity are applied are electrically connected to each other.
제1항에 있어서,
상기 다수의 보상 전극은,
기수 번째 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결되고, 우수 번째 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결된 표시장치.
The method according to claim 1,
Wherein the plurality of compensation electrodes comprise:
The compensating electrodes disposed in the regions corresponding to the odd-numbered link lines are electrically connected to each other, and the compensating electrodes disposed in the regions corresponding to the odd-numbered link lines are electrically connected to each other.
제4항 또는 제5항에 있어서,
상기 다수의 링크 라인으로 신호가 인가되는 구간에서 상기 다수의 보상 전극으로 그라운드 신호가 인가되는 표시장치.
The method according to claim 4 or 5,
And a ground signal is applied to the plurality of compensating electrodes during a period in which a signal is applied to the plurality of link lines.
제4항 또는 제5항에 있어서,
상기 다수의 보상 전극은,
서로 전기적으로 연결된 보상 전극의 일단은 동일한 직선상에 배치되는 표시장치.
The method according to claim 4 or 5,
Wherein the plurality of compensation electrodes comprise:
And one end of the compensation electrode electrically connected to each other is disposed on the same straight line.
제1항에 있어서,
상기 다수의 보상 전극은,
상기 표시패널의 상기 표시영역에 배치된 화소 전극과 동일한 층에 배치되는 표시장치.
The method according to claim 1,
Wherein the plurality of compensation electrodes comprise:
And the pixel electrodes are arranged in the same layer as the pixel electrodes arranged in the display region of the display panel.
다수의 데이터 라인과 상기 데이터 라인에 의해 구동되는 다수의 서브픽셀이 배치된 표시영역;
상기 표시영역의 외곽에 위치하는 비표시영역;
상기 비표시영역에 배치되고 상기 데이터 라인과 연결되며 적어도 일부분이 굴곡진 다수의 링크 라인; 및
상기 링크 라인에 대응하는 영역에 배치되고 상기 링크 라인과 이격되어 배치된 다수의 보상 전극
을 포함하는 표시패널.
A display region in which a plurality of data lines and a plurality of sub pixels driven by the data lines are arranged;
A non-display area located outside the display area;
A plurality of link lines disposed in the non-display area and connected to the data lines and bent at least in part; And
A plurality of compensating electrodes disposed in a region corresponding to the link line and spaced apart from the link line,
.
제9항에 있어서,
상기 다수의 보상 전극은,
상기 링크 라인의 굴곡진 부분과 대응하는 영역 중 적어도 일부의 영역에 배치되는 표시패널.
10. The method of claim 9,
Wherein the plurality of compensation electrodes comprise:
And is disposed in at least a part of an area corresponding to a curved part of the link line.
제9항에 있어서,
상기 다수의 보상 전극은,
상기 비표시영역의 중앙 부분에 배치될수록 크기가 증가하고, 상기 비표시영역의 외곽 부분에 배치될수록 크기가 감소하는 표시패널.
10. The method of claim 9,
Wherein the plurality of compensation electrodes comprise:
The size of the display panel increases as the display area is disposed in the central portion of the non-display area, and decreases in size as it is disposed in the outer portion of the non-display area.
제9항에 있어서,
상기 다수의 보상 전극은,
동일한 극성의 신호가 인가되는 상기 링크 라인에 대응하는 영역에 배치된 보상 전극끼리 서로 전기적으로 연결되는 표시패널.
10. The method of claim 9,
Wherein the plurality of compensation electrodes comprise:
And the compensating electrodes disposed in the regions corresponding to the link lines to which signals of the same polarity are applied are electrically connected to each other.
제12항에 있어서,
상기 링크 라인으로 신호가 인가되는 구간에서 상기 보상 전극으로 그라운드 신호가 인가되는 표시패널.
13. The method of claim 12,
And a ground signal is applied to the compensating electrode in a section where a signal is applied to the link line.
제9항에 있어서,
상기 다수의 보상 전극은,
상기 표시영역에 배치된 화소 전극과 동일한 층에 배치되는 표시패널.
10. The method of claim 9,
Wherein the plurality of compensation electrodes comprise:
And the pixel electrodes are arranged in the same layer as the pixel electrodes arranged in the display region.
제9항에 있어서,
상기 다수의 링크 라인과 상기 다수의 보상 전극 사이에 배치되는 적어도 하나의 절연층을 더 포함하는 표시패널.
10. The method of claim 9,
And at least one insulating layer disposed between the plurality of link lines and the plurality of compensation electrodes.
KR1020160149804A 2016-11-10 2016-11-10 Display panel and display device KR102652109B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160149804A KR102652109B1 (en) 2016-11-10 2016-11-10 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160149804A KR102652109B1 (en) 2016-11-10 2016-11-10 Display panel and display device

Publications (2)

Publication Number Publication Date
KR20180052467A true KR20180052467A (en) 2018-05-18
KR102652109B1 KR102652109B1 (en) 2024-03-28

Family

ID=62454095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160149804A KR102652109B1 (en) 2016-11-10 2016-11-10 Display panel and display device

Country Status (1)

Country Link
KR (1) KR102652109B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227078A1 (en) * 2002-06-07 2003-12-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US20040256966A1 (en) * 2003-06-18 2004-12-23 Su Lee Deuk Liquid crystal panel having compensation capacitors for balancing rc delay effect
KR20070079701A (en) * 2006-02-03 2007-08-08 삼성전자주식회사 Display apparatus
KR20110074378A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Liquid crystal display device
KR20130034539A (en) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 Liquid crystal display panel
KR20140062259A (en) * 2012-11-14 2014-05-23 엘지디스플레이 주식회사 Array substrate for liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227078A1 (en) * 2002-06-07 2003-12-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US20040256966A1 (en) * 2003-06-18 2004-12-23 Su Lee Deuk Liquid crystal panel having compensation capacitors for balancing rc delay effect
KR20070079701A (en) * 2006-02-03 2007-08-08 삼성전자주식회사 Display apparatus
KR20110074378A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Liquid crystal display device
KR20130034539A (en) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 Liquid crystal display panel
KR20140062259A (en) * 2012-11-14 2014-05-23 엘지디스플레이 주식회사 Array substrate for liquid crystal display device

Also Published As

Publication number Publication date
KR102652109B1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
KR102427312B1 (en) Organic light-emitting display panel and organic light-emitting display device
EP3176769B1 (en) Display device
KR102379779B1 (en) Chip on film and display device incluidng the same
CN109471551B (en) Touch display device, gate driving circuit and driving method thereof
KR20180072922A (en) Organic light emitting display panel, organic light emitting display device
KR20190072125A (en) Chip on film and display device incluidng the same
CN108267904B (en) Display panel
US10565921B2 (en) Display panel and display device
KR20160141345A (en) Liquid crystal display apparatus
CN115995197A (en) Display device and display driving method
US9711538B2 (en) Display device
KR20180060334A (en) Gate driver, display device and method for driving thereof
US11749205B2 (en) Gate driving circuit having a dummy pull-down transistor to sense current and driving method thereof
KR20170081046A (en) Organic light emitting display device, data driver and sample hold circuit
US8754877B2 (en) Liquid crystal panel unit, display device, and method of manufacturing the same
CN115719578A (en) Display device, data driving circuit and display driving method
KR102652109B1 (en) Display panel and display device
KR102523251B1 (en) Organic light emitting display device and method for driving the organic light emitting display device
KR20180025446A (en) Display device, controller
KR20130143335A (en) Liquid crystal display device
KR20180058273A (en) Data driver, display device and method for driving thereof
KR20180047101A (en) Display device, data driver and method for driving thereof
KR20170002723A (en) Display device and data driver
KR20170081051A (en) Organic light emitting display device and method for driving the organic light emitting display device
KR100759980B1 (en) liquid crystal device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant