KR101890734B1 - Liquid crystal display panel - Google Patents

Liquid crystal display panel Download PDF

Info

Publication number
KR101890734B1
KR101890734B1 KR1020120093280A KR20120093280A KR101890734B1 KR 101890734 B1 KR101890734 B1 KR 101890734B1 KR 1020120093280 A KR1020120093280 A KR 1020120093280A KR 20120093280 A KR20120093280 A KR 20120093280A KR 101890734 B1 KR101890734 B1 KR 101890734B1
Authority
KR
South Korea
Prior art keywords
wiring
link
wirings
liquid crystal
data
Prior art date
Application number
KR1020120093280A
Other languages
Korean (ko)
Other versions
KR20140026189A (en
Inventor
윤현명
강동호
정진섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120093280A priority Critical patent/KR101890734B1/en
Publication of KR20140026189A publication Critical patent/KR20140026189A/en
Application granted granted Critical
Publication of KR101890734B1 publication Critical patent/KR101890734B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 액정표시장치를 공개한다. 보다 상세하게는, 본 발명은 고저항 배선구조의 액정표시장치에서 드라이버IC의 출력단자와의 연결위치에 따라 각 신호배선간 신호지연문제를 개선한 액정표시장치에 관한 것이다.
본 발명의 바람직한 실시예에 따르면, 복수의 게이트배선 및 데이터배선이 형성되어 화소를 정의하는 표시영역과, 일측에 배치된 드라이버IC의 중앙출력단자 및 외곽출력단자와 복수의 데이터 배선을 연결하는 복수의 링크배선이 형성되는 비표시영역을 포함하는 액정표시패널을 개시하고, 이러한 액정표시패널은 링크배선이 게이트 배선과 동일층에 형성되는 제1 링크배선 및 데이터 배선과 동일층에 형성되는 제2 링크배선을 포함하는 것을 특징으로 한다.
전술한 실시예에 따르면, 액정표시패널상의 링크배선이 형성되는 비표시영역을 복층으로 구성하되, 평면상에 링크배선이 형성되는 위치에 따라 각 링크배선의 전체길이가 동일하도록 상하층 엇갈리게 형성하여 각 배선간 신호지연없이 균일하게 신호를 전달함으로서 액정표시패널의 화질을 개선할 수 있는 효과가 있다.The present invention discloses a liquid crystal display device. More particularly, the present invention relates to a liquid crystal display device in which a problem of signal delay between signal wirings is improved in accordance with a connection position of an output terminal of a driver IC in a liquid crystal display device having a high resistance wiring structure.
According to a preferred embodiment of the present invention, a plurality of gate interconnections and a plurality of data interconnections are formed to define a pixel, and a plurality of Display area in which a link wiring of the liquid crystal display panel is formed, wherein the liquid crystal display panel has a first link wiring in which the link wiring is formed in the same layer as the gate wiring and a second wiring wiring in the second layer And a link wiring.
According to the above-described embodiment, the non-display areas on which the link wirings on the liquid crystal display panel are formed are formed in a multilayer structure, and the upper and lower layers are staggered so that the overall lengths of the link wirings are the same, It is possible to uniformly transmit signals without signal delay between the wirings, thereby improving the image quality of the liquid crystal display panel.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}[0001] LIQUID CRYSTAL DISPLAY PANEL [0002]

본 발명은 액정표시패널에 관한 것으로, 특히 고저항 배선구조의 액정표시패널에서 드라이버IC의 출력단자와의 연결위치에 따라 각 신호배선간 신호지연문제를 개선한 액정표시패널에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly to a liquid crystal display panel in which a problem of signal delay between signal wirings is improved in accordance with a connection position of an output terminal of a driver IC in a liquid crystal display panel having a high resistance wiring structure.

현재 표시장치 분야에서는 기존의 브라운관 디스플레이(CRT, Cathode Ray Tube)와 같은 낮은 해상도와 무거운 중량 및, 큰 부피와 같은 단점들을 개선한 새로운 영상 표시장치의 개발이 진행되고 있으며, 이에 따라, 액정표시장치(LCD, Liquid Crystal Display Device), 유기전계발광소자(OLED, Organic Light Emitting Diode), 플라즈마 표시장치(PDP, Plasma Panel Display Device)등과 같은 다양한 평판표시장치들이 주목받고 있다. In the field of display devices, development of a new image display device which improves disadvantages such as low resolution, heavy weight and large volume such as CRT (Cathode Ray Tube) is under development, and accordingly, Various flat panel display devices such as a liquid crystal display (LCD), an organic light emitting diode (OLED), a plasma display panel (PDP), and the like have attracted attention.

이중, 액정표시장치는 소형 포터블 기기에서부터 대형 TV에 이르기까지 폭넓게 사용되고 있는 가장 대표적인 평판 표시 장치 중 하나이다. Among them, the liquid crystal display device is one of the most representative flat panel display devices widely used from a small portable device to a large-sized TV.

액정표시장치는 두 전극 사이에 유전율 이방성 및 굴절율 이방성을 가지는 액정 물질이 배열되도록 하고, 두 전극 사이에 전계를 형성하여 이의 세기 조절을 통해 배면으로부터 입사되는 빛의 투과량을 제어함으로써, 표시하고자 하는 화상을 구현한다. A liquid crystal display device is a liquid crystal display device in which a liquid crystal material having dielectric anisotropy and refractive index anisotropy is arranged between two electrodes, an electric field is formed between two electrodes, and the amount of light transmitted from the back surface is controlled through intensity control thereof, Lt; / RTI >

도 1은 종래 액정표시장치의 구조를 개략적으로 나타낸 평면도이다.1 is a plan view schematically showing the structure of a conventional liquid crystal display device.

도시한 바와 같이, 액정표시장치는 액정표시패널(10) 및 이를 제어하는 드라이버IC(20,30)를 포함한다. As shown in the figure, the liquid crystal display device includes a liquid crystal display panel 10 and driver ICs 20 and 30 for controlling the same.

액정표시패널(10)은 영상을 구현하는 표시영역(12)과, 이의 가장자리 영역인 비표시영역(13)으로 이루어진다. The liquid crystal display panel 10 includes a display region 12 for realizing an image and a non-display region 13 which is an edge region thereof.

표시영역(12)에는 제1 방향으로 배치되는 다수의 게이트배선(GL)과, 제1 방향과 수직하는 제2 방향으로 배치되는 다수의 데이터배선(DL)이 형성되고, 게이트배선(GL) 및 데이터배선(DL)이 교차하는 지점에 화소(P)를 정의한다. 화소(P)에는 스위칭 소자로서 박막트랜지스터가 구비된다. A plurality of gate lines GL arranged in the first direction and a plurality of data lines DL arranged in the second direction perpendicular to the first direction are formed in the display region 12, A pixel P is defined at a point where the data line DL crosses. The pixel P is provided with a thin film transistor as a switching element.

또한, 비표시영역(13)에는 다수의 게이트 드라이버IC(20) 및 데이터 드라이버IC(30)가 본딩되는 게이트TCP(21) 및 데이터TCP(31)가 구비되며, 게이트 드라이버(20)는 표시영역(12)상의 게이트배선(GL)과 연결되고 데이터 드라이버(30)은 데이터배선(DL)과 연결된다. 여기서, 게이트 드라이버(20) 및 데이터 드라이버(30)은 도시된 바와 같이 드라이버IC가 박막필름에 실장된 형태로 액정표시패널(10)에 부착되거나, 액정표시패널(10) 자체에 직접 실장될 수 있다. The non-display area 13 is provided with a gate TCP 21 and a data TCP 31 to which a plurality of gate driver ICs 20 and data driver ICs 30 are bonded, Is connected to the gate wiring GL on the data line 12 and the data driver 30 is connected to the data line DL. Here, the gate driver 20 and the data driver 30 may be mounted on the liquid crystal display panel 10 in a form in which the driver IC is mounted on a thin film, or may be directly mounted on the liquid crystal display panel 10 itself have.

이러한 액정표시장치는 액정표시패널(10)에 구비되는 드라이버IC의 다채널화에 따라 하나의 드라이버IC에 더 많은 게이트배선 및 데이터배선이 연결되는 형태로 개발되고 있으며, 각 드라이버IC에서 중앙부의 출력단자와 연결되는 링크배선이 외곽부의 출력단자와 연결되는 링크배선보다 길이가 점점 더 짧아지는 형태로 구현되고 있다. 따라서, 각 배선간 신호지연의 편차가 점점 더 커지며, 이는 세로 딤(Dim)불량 등의 화질저하의 원인이 된다.Such a liquid crystal display device is developed in such a manner that a larger number of gate wirings and data wirings are connected to one driver IC in accordance with the multichannelization of driver ICs provided in the liquid crystal display panel 10. In each driver IC, The length of the link wiring connected to the terminal is made shorter than the length of the link wiring connected to the output terminal of the outer frame. Therefore, the deviation of the signal delay between the respective wirings becomes larger and larger, which causes deterioration of the image quality such as a bad Dim.

도 2는 도 1의 A 부분에 대한 확대도이다. 2 is an enlarged view of a portion A in Fig.

도시된 바와 같이, 종래 액정표시패널(10)의 표시영역(12)상에는 형성되는 복수의 데이터배선(DL)은 데이터 드라이버IC(30)의 각 출력단자와 비표시영역(13)상에 형성되는 링크배선(45)을 통해 연결된다. 이러한 링크배선(45)는 게이트 배선(GL) 또는 데이터 배선(DL) 중 어느 하나와 동시에 형성된다. A plurality of data lines DL formed on the display region 12 of the conventional liquid crystal display panel 10 are formed on the output terminals of the data driver IC 30 and the non-display region 13 And is connected via a link wiring 45. The link wiring 45 is formed simultaneously with either the gate wiring GL or the data wiring DL.

이러한 구조에서 데이터 드라이버IC(30)의 중앙단자와 연결되는 제1 링크배선(45a)은 외곽단자에 연결되는 제2 링크배선(45b)보다 그 길이가 짧게 형성됨으로서 배선저항이 제2 링크배선(45b)보다 작게 되고, 따라서 데이터전압의 인가시 신호지연이 발생하게 된다.In this structure, the first link wiring 45a connected to the central terminal of the data driver IC 30 is formed shorter than the second link wiring 45b connected to the outer terminal, 45b, so that a signal delay occurs when the data voltage is applied.

전술한 배선간 신호지연의 편차를 개선하기 위해, 제1 링크배선(45a)의 배선폭을 제2 링크배선(45b)으로 갈수록 두껍게 형성하거나, 제1 링크배선(45a)을 지그재그(zig-zag)형상으로 형성하여 각 링크배선의 전체길이를 동일하게 맞춰주어 신호지연문제를 개선하는 방법이 제안되었다.The wiring width of the first link wiring 45a may be made thicker toward the second link wiring 45b or the width of the first link wiring 45a may be set to be larger than that of the zig- ) Shape so that the overall length of each link wiring is made the same, thereby improving the signal delay problem.

그러나, 랭크배선(45)이 형성되는 비표시영역(12)의 폭은 네로우 베젤(narrow) 추세에 따라 점점 더 좁아지며, DRD 구조(double rate data type)와 같이 하나의 데이터배선을 이웃한 화소간에 서로 공유하는 구조의 액정표시패널에서는 전술한 방법으로 배선저항의 편차를 개선하는 데는 한계가 있다.
However, the width of the non-display area 12 in which the rank wiring 45 is formed becomes narrower in accordance with the narrow bezel trend, and a single data line, such as a double rate data type, In the liquid crystal display panel having a structure in which the pixels are mutually shared, there is a limit in improving the deviation of the wiring resistance by the above-described method.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 드라이버IC와 신호배선을 연결하는 복수의 링크배선간에 발생하는 신호편차를 개선한 액정표시패널을 제공하는 데 그 목적이 있다. It is an object of the present invention to provide a liquid crystal display panel in which a signal deviation generated between a plurality of link wirings connecting a driver IC and a signal wiring is improved.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시패널은, 복수의 게이트배선 및 데이터배선이 형성되어 화소를 정의하는 표시영역; 및 상기 표시영역의 외측으로 정의되며, 일측에 배치된 드라이버IC의 중앙출력단자 및 외곽출력단자와 상기 복수의 게이트 배선 또는 데이터 배선을 연결하는 복수의 링크배선이 형성되는 비표시영역을 포함하고, 상기 링크배선은 상기 게이트 배선과 동일층에 형성되는 제1 링크배선; 및 상기 데이터 배선과 동일층에 형성되는 제2 링크배선을 포함한다. In order to achieve the above object, a liquid crystal display panel according to a preferred embodiment of the present invention includes: a display region in which a plurality of gate lines and data lines are formed to define pixels; And a non-display region which is defined outside the display region and in which a central output terminal and an outer output terminal of a driver IC disposed on one side are formed with a plurality of link wirings connecting the plurality of gate wirings or data wirings, The link wiring includes a first link wiring formed on the same layer as the gate wiring; And a second link wiring formed on the same layer as the data wiring.

상기 복수의 링크배선은 각 배선의 저항값이 서로 동일한 것을 특징으로 한다.The plurality of link wirings are characterized in that the resistance values of the respective wirings are equal to each other.

상기 제1 링크배선은 상기 드라이버IC의 중앙을 기준으로 좌측영역에 배치된 게이트 배선 또는 데이터배선과 연결되고, 상기 제2 링크배선은 상기 드라이버IC의 중앙을 기준으로 우측영역에 배치된 게이트 배선 또는 데이터배선과 연결되는 것을 특징으로 한다.Wherein the first link wiring is connected to a gate wiring or a data wiring disposed in a left region with respect to a center of the driver IC and the second wiring wiring is connected to a gate wiring or a gate wiring disposed in a right region with respect to a center of the driver IC And is connected to the data line.

상기 링크배선은 적어도 일회 절곡된 형태인 것을 특징으로 한다. The link wiring is characterized by being bent at least once.

상기 링크배선은 절곡 각도가 상기 드라이버IC의 외곽에서 중앙방향으로 갈수록 커지는 것을 특징으로 한다.And the link wiring has a bending angle that becomes larger toward the center in the outer periphery of the driver IC.

상기 제1 링크배선 및 제2 링크배선은 교번으로 배치되는 것을 특징으로 한다.And the first link wiring and the second link wiring are alternately arranged.

상기 제1 및 제2 링크배선은 적어도 하나의 꺽임형태를 갖는 지그재그 구조인 것을 특징으로 한다.And the first and second link wirings are zigzag structures having at least one bending shape.

상기 꺽임형태는 상기 드라이버IC의 외곽에서 중앙방향으로 갈수록 개수가 많아지는 것을 특징으로 한다.And the number of the bent portions is increased toward the center in the outer periphery of the driver IC.

상기 제1 및 제2 링크배선은 일부가 상하층에서 서로 중첩되는 것을 특징으로 한다.And the first and second link wirings partially overlap each other in the upper and lower layers.

상기 제1 및 제2 링크배선은 각각 일 끝단이 상기 게이트 배선 및 데이터 배선과 동일층에 형성된 패드와 연결되고, 상기 패드는 상기 화소영역에 형성되는 화소전극과 동일한 금속으로 이루어지는 투명전극층을 포함하는 것을 특징으로 한다. The first and second link wirings each have one end connected to a pad formed on the same layer as the gate wiring and the data wiring and the pad includes a transparent electrode layer made of the same metal as the pixel electrode formed in the pixel region .

본 발명의 바람직한 실시예에 따르면, 액정표시패널상의 링크배선이 형성되는 비표시영역을 복층으로 구성하되, 평면상에 링크배선이 형성되는 위치에 따라 각 링크배선의 전체길이가 동일하도록 상하층 엇갈리게 형성하여 신호배선간 신호지연없이 균일하게 신호를 전달함으로서 액정표시장치의 화질을 개선할 수 있는 효과가 있다. According to a preferred embodiment of the present invention, the non-display area on which the link wirings on the liquid crystal display panel are formed is constituted by a plurality of layers, and the lengths of the link wirings are made to be equal to each other And the signal is uniformly transmitted without signal delay between the signal lines, thereby improving the image quality of the liquid crystal display device.

도 1은 종래 액정표시장치의 구조를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 A 부분에 대한 확대도이다.
도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치의 구조에 대한 도면이다.
도 4는 본 발명의 실시예에 따른 액정표시패널의 하나의 데이터드라이버IC 연결구조에 대한 도면이다.
도 5는 도 4의 I-I', II-II'및 III-III'부분에 대한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 하나의 데이터 드라이버IC 연결 구조에 대한 도면이다.1 is a plan view schematically showing the structure of a conventional liquid crystal display device.
2 is an enlarged view of a portion A in Fig.
3 is a view illustrating a structure of a liquid crystal display device according to a preferred embodiment of the present invention.
4 is a view showing one data driver IC connection structure of a liquid crystal display panel according to an embodiment of the present invention.
5 is a cross-sectional view taken along lines I-I ', II-II' and III-III 'of FIG.
6 is a view illustrating one data driver IC connection structure of a liquid crystal display according to another embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시패널에 대하여 설명하도록 한다. 본 명세서의 실시예에 대해 참조된 도면은 구성요소의 연결형태 및 배치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다.Hereinafter, a liquid crystal display panel according to a preferred embodiment of the present invention will be described with reference to the drawings. The drawings referred to the embodiments of the present disclosure are not intended to limit the form and arrangement of connections of the components to the illustrated form, and in particular, in order to facilitate an understanding of the technical structure and configuration of the present invention, Or exaggerated or reduced.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시패널의 구조에 대한 도면이다. 3 is a view illustrating a structure of a liquid crystal display panel according to a preferred embodiment of the present invention.

도시된 바와 같이, 본 발명의 액정표시장치는 액정표시패널(100) 및 이를 구동하는 드라이버(120, 130)으로 이루어진다. As shown in the figure, the liquid crystal display of the present invention comprises a liquid crystal display panel 100 and drivers 120 and 130 for driving the same.

액정표시패널(100)은 각종 신호배선 및 전극이 형성된 두 기판이 대향하는 형태로 합착되고 두 기판 사이에 액정이 개재된 것으로, 화상을 구현하는 표시영역(112)과, 이의 가장자리 영역인 비표시영역(113)으로 이루어진다.In the liquid crystal display panel 100, two signal lines and two substrates on which electrodes are formed are adhered to each other in a confronting manner and a liquid crystal is interposed between the two substrates. The liquid crystal display panel 100 includes a display region 112 for realizing an image, Area 113 as shown in FIG.

표시영역(112)에는 제1 방향으로 다수의 게이트배선(GL)과, 제1 방향과 수직하는 제2 방향으로 다수의 데이터배선(DL)이 배치되고, 게이트배선(GL) 및 데이터배선(DL)이 교차하는 지점에 화소(P)를 정의한다.A plurality of gate lines GL in the first direction and a plurality of data lines DL in the second direction perpendicular to the first direction are disposed in the display region 112 and the gate lines GL and the data lines DL And the pixel P is defined at the intersection.

각 화소(P)에는 스위칭 소자로서 적어도 하나의 박막트랜지스터(미도시)가 구비되며, 박막트랜지스터는 게이트 전극과 소스전극 및 드레인 전극을 포함한다. 게이트 전극은 전술한 게이트배선(GL)과 연결되며, 소스전극은 데이터전극과 연결된다. 또한, 드레인 전극은 화소전극과 연결된다. 상기 화소전극은 공통전압원과 연결되는 공통전극과 대향하도록 배치된다. Each pixel P is provided with at least one thin film transistor (not shown) as a switching element, and the thin film transistor includes a gate electrode, a source electrode, and a drain electrode. The gate electrode is connected to the gate wiring GL and the source electrode is connected to the data electrode. Further, the drain electrode is connected to the pixel electrode. The pixel electrode is arranged to face a common electrode connected to a common voltage source.

비표시영역(113)에는 다수의 게이트 드라이버IC(120) 및 데이터 드라이버IC(130)과 전기적으로 연결되며, 이러한 게이트 및 데이터 드라이버IC(120, 130)는 비표시영역(113)상에 형성된 링크배선(145)을 통해 각각 표시영역(112)의 게이트배선(GL) 및 데이터배선(DL)과 연결된다. 여기서, 게이트 및 데이터 드라이버IC는 테이프 캐리어 패키지(TCP), 칩 온 글래스(COG) 또는 칩 온 필름(COF) 등의 구조가 적용되어 액정표시패널(100)의 각 측단에 부착되게 된다.The non-display area 113 is electrically connected to a plurality of gate driver ICs 120 and the data driver ICs 130. The gate and data driver ICs 120 and 130 are formed on the non- And are connected to the gate wiring GL and the data wiring DL of the display region 112 via wiring 145, respectively. Here, the gate and data driver ICs are attached to the respective sides of the liquid crystal display panel 100 by applying a structure such as a tape carrier package (TCP), a chip on glass (COG), or a chip on film (COF).

특히, 데이터 드라이버IC(130)가 본딩되는 데이터TCP(131) 중, 게이트 드라이버 IC(120)가 본딩되는 게이트TCP(121)와 가장 인접한 데이터TCP(131)에는 타이밍 콘트롤러(미도시)로부터 게이트 드라이버IC(120)에 제어신호를 제공하기 위한 배선이 형성되며, 이 배선은 비표시영역(113)상에 배선-온-글래스(Line-On-Glass)방식으로 형성된 LOG배선(LOG)과 연결된다. Particularly, among the data TCP 131 to which the data driver IC 130 is bonded, the data TCP 131 closest to the gate TCP 121 to which the gate driver IC 120 is bonded is connected to a gate driver (not shown) A wiring for providing a control signal to the IC 120 is formed and the wiring is connected to the LOG wiring LOG formed on the non-display area 113 by a line-on-glass method .

한편, 게이트 드라이버IC(120)는 외부로부터 입력되는 제어신호에 따라 화소(P)에 구비되는 박막트랜지스터를 수평배선별 순차적으로 턴-온(turn-on) 또는 턴-오프(turn-off)하는 것으로, 통상적인 복수의 쉬프트 레지스터로 구성된다. 복수의 쉬프트 레지스터는 각각 외부시스템으로부터 입력되는 다수의 신호에 응답하여 생성한 주사신호를 게이트배선(GL)을 통해 순차적으로 화소에 공급한다. On the other hand, the gate driver IC 120 sequentially turns on or off the thin film transistors provided in the pixel P according to a control signal inputted from the outside And is composed of a plurality of conventional shift registers. Each of the plurality of shift registers sequentially supplies a scanning signal generated in response to a plurality of signals input from an external system to a pixel through a gate line GL.

데이터 드라이버IC(130)는 전술한 게이트 드라이버IC(120)와 동기하여 외부로부터 입력되는 제어신호에 응답하여 화상을 구현하기 위한 데이터의 기준전압들을 선택하고, 선택된 기준전압을 데이터배선(DL)을 통해 화소(P)에 공급한다. 이를 위해, 데이터 드라이버IC(130)은 기준전압들을 생성 및 공급하는 기준전압생성수단(미도시)과 연결된다. The data driver IC 130 selects the reference voltages of data for implementing an image in response to a control signal input from the outside in synchronization with the above-described gate driver IC 120, and supplies the selected reference voltage to the data line DL To the pixel P. To this end, the data driver IC 130 is connected to reference voltage generating means (not shown) for generating and supplying reference voltages.

전술한 바와 같이, 비표시영역(113)에는 게이트 및 데이터 드라이버IC(120, 130)와 게이트 및 데이터배선(GL, DL)를 서로 전기적으로 접속시키는 링크배선(145)이 형성되는데, 각 게이트 드라이버IC(120) 및 데이터 드라이버IC(130)는 하나의 드라이버IC에 다수의 링크배선(145)이 연결되는 형태이며, 특히 링크배선(145)이 형성되는 비표시영역은 그 상하폭이 좁아 각 드라이버IC에 연결되는 링크배선(145)이 형성될 수 있는 영역에 한계가 있다.As described above, the non-display region 113 is formed with a link wiring 145 for electrically connecting the gate and data driver ICs 120 and 130 with the gate and data lines GL and DL, The IC 120 and the data driver IC 130 have a structure in which a plurality of link wirings 145 are connected to one driver IC. In particular, the non-display area in which the link wirings 145 are formed has a narrow vertical width, There is a limit in an area where the link wiring 145 connected to the IC can be formed.

이에, 기존의 액정표시장치에서는 링크배선(도 1의 45)은 게이트 배선(GL) 또는 데이터 배선(DL) 중, 어느 하나와 동시에 형성되어 단층 구조를 갖는 반면, 본 발명의 실시예에 따른 액정표시장치에서는 링크배선(145)이 게이트 배선(GL) 및 데이터 배선(DL) 모두와 동시에 형성되어 복층 구조를 갖음으로서, 링크배선(145)의 영역이 충분히 확보되는 특징이 있다.Thus, in the conventional liquid crystal display device, the link wiring (45 in FIG. 1) is formed simultaneously with any one of the gate wiring GL and the data wiring DL to have a single-layer structure. On the other hand, In the display device, the link wiring 145 is formed simultaneously with both the gate wiring GL and the data wiring DL to have a multilayer structure, so that the area of the link wiring 145 is sufficiently secured.

상세하게는, 하나의 드라이버IC의 중앙부를 기준으로 좌측의 출력단자는 게이트 배선(GL)과 동일층에 형성된 제1 링크배선(1451)과 연결되고, 우측의 출력단자는 데이터배선(DL)과 동일층에 형성된 제2 링크배선(1452)과 연결된다. 여기서, 제1 및 제2 링크배선(1451, 1452)는 서로 중첩됨에 따라 한정된 비표시영역내에서도 각 링크배선의 길이를 동일하게 형성하게 위한 공간이 충분히 확보된다.More specifically, the left output terminal is connected to the first link wiring 1451 formed on the same layer as the gate wiring GL with respect to the center of one driver IC, and the output terminal on the right side is connected to the same layer And the second link wiring 1452 formed on the second wiring layer 1452. Here, since the first and second link wirings 1451 and 1452 are overlapped with each other, a space for forming the lengths of the link wirings equally within the limited non-display area is sufficiently secured.

이하, 도 3의 액정표시패널의 B부분을 확대한 도면을 통해 본 발명의 실시예에 따른 액정표시패널의 구조를 설명하도록 한다. Hereinafter, the structure of a liquid crystal display panel according to an embodiment of the present invention will be described with reference to an enlarged view of a portion B of the liquid crystal display panel of FIG.

도 4는 본 발명의 실시예에 따른 액정표시패널의 하나의 데이터드라이버IC 연결구조에 대한 도면이다.4 is a view showing one data driver IC connection structure of a liquid crystal display panel according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 액정표시장치는 표시영역(112) 및 비표시영역(113)으로 구분되는 액정표시패널(100)을 포함하며, 표시영역(112)상에 수평방향으로 복수의 게이트배선(미도시)이 형성되고 이와 직교하는 방향으로 복수의 데이터배선(DL)이 형성된다.As shown in the figure, the liquid crystal display of the present invention includes a liquid crystal display panel 100 divided into a display region 112 and a non-display region 113, and a plurality of gates A plurality of data lines DL are formed in a direction in which wirings (not shown) are formed and are orthogonal to each other.

또한, 비표시영역(113)의 끝단에는 데이터 드라이버IC(130)가 실장되는 데이터TCP(131)가 부착되며, 데이터 드라이버IC(130)의 각 출력단자는 데이터TCP(131)에 형성된 연결배선들(132)을 통해 비표시영역(113)상의 링크배선(145)과 연결된다. 또한, 각 링크배선(145)들은 표시영역(112)상의 데이터배선(DL)들과 점퍼(JP)를 통해 서로 전기적으로 연결된다. A data TCP 131 on which the data driver IC 130 is mounted is attached to an end of the non-display area 113. Each output terminal of the data driver IC 130 is connected to connection wires 132 to the link wiring 145 on the non-display area 113. Each of the link wirings 145 is electrically connected to each other via the jumper JP and the data lines DL on the display area 112. [

여기서, 링크배선(145)은 서로 다른 층에 형성되는 제1 및 제2 링크배선(1451, 1452)로 구분되며, 제1 링크배선(1451)은 데이터 드라이버IC(130)의 좌측 출력단자와 전기적으로 연결되고, 제2 링크배선(1452)는 데이터 드라이버IC(130)의 우측 출력단자와 전기적으로 연결된다. 따라서, 제1 링크배선(1451)은 점퍼(JP)를 통해 데이터 드라이버IC(130)를 기준으로 좌측영역(LA)의 데이터배선(DL)과 전기적으로 연결되며, 제2 링크배선(1452)은 우측영역(RA)의 데이터배선(DL)과 전기적으로 연결된다. 여기서, 제1 링크배선(1451)은 게이트 배선(도 3의 GL)과 동일층에 형성될 수 있고, 제2 링크배선(1452)은 데이터 배선(DL)과 동일층에 형성될 수 있으며, 또한 이와 반대인 형태로 형성될 수도 있다.The first and second link wirings 1451 and 1452 are divided into first and second link wirings 1451 and 1452 formed on different layers. The first link wirings 1451 are electrically connected to the left output terminal of the data driver IC 130 And the second link wiring 1452 is electrically connected to the right output terminal of the data driver IC 130. [ The first link wiring 1451 is electrically connected to the data line DL in the left area LA based on the data driver IC 130 via the jumper JP and the second link wiring 1452 is electrically connected to the data line DL And is electrically connected to the data line DL of the right area RA. Here, the first link wiring 1451 may be formed in the same layer as the gate wiring (GL in Fig. 3), the second link wiring 1452 may be formed in the same layer as the data wiring DL, But may be formed in the opposite manner.

따라서, 제1 및 제2 링크배선(1451, 1452) 중, 적어도 하나는 데이터 배선(DL)과 다른 층에 형성되며, 점퍼(JP)를 통해 서로 다른층 간에 전기적으로 연결되는 구조이다.Accordingly, at least one of the first and second link wirings 1451 and 1452 is formed in a layer different from the data line DL, and is electrically connected between the different layers via the jumper JP.

또한, 제1 및 제2 링크배선(1451, 1452)들은 각각에 연결된 연결배선(132)을 포함하여 저항값이 동일하도록 형성된다. 즉, 연결배선(132)간의 저항값의 차가 무시할 정도로 작은 경우, 각 링크배선(145)간의 저항값의 차이가 없도록 형성됨에 따라 링크배선(145)의 길이는 모두 동일하게 형성될 수 있다.In addition, the first and second link wirings 1451 and 1452 are formed so as to have the same resistance value including the connection wirings 132 connected to the first and second link wirings 1451 and 1452, respectively. That is, when the difference in resistance value between the connection wirings 132 is negligibly small, the lengths of the link wirings 145 can be all formed to be equal to each other since there is no difference in resistance value between the link wirings 145.

상세하게는, 제1 링크배선(1451)중 데이터 드라이버(130)의 중앙출력단자와 연결되는 제1a 링크배선(1451a)은 외곽출력단자와 연결되는 제1b, 제1c 링크배선(1451b, 1451c)보다 점퍼(JP)와의 거리가 짧으며, 따라서 배선이 형성될 공간이 부족하게 된다. 이에 따라, 제1a 링크배선(1451a)은 절곡된 형태로 우측영역(RA)까지 연장되어 제2 링크배선(1452)과 중첩되도록 형성된다.A first link link 1451a connected to a central output terminal of the data driver 130 among the first link lines 1451 includes first and second c link lines 1451b and 1451c connected to an outer output terminal, The distance from the jumper JP is short, and therefore, the space for forming the wiring is insufficient. Thus, the first a la link wiring 1451a is formed to extend to the right region RA in a folded form and overlap the second link wiring 1452. [

도시된 바와 같이, 데이터 드라이버IC(130)와 점퍼(JP)간의 거리는, 데이터 드라이버IC(130)의 중앙에서 외곽으로 갈수록 점점 더 길어지며, 이에 따라, 제1a 링크배선(1451a)에서 제1b 링크배선(1451b)으로 갈수록 배선의 절곡 정도가 완만하게 되며, 제1c 링크배선(1451c)의 경우에는 배선의 절곡정도가 거의 없거나 직선형일 수 있다. As shown in the figure, the distance between the data driver IC 130 and the jumper JP becomes gradually longer from the center to the outer edge of the data driver IC 130, The degree of bending of the wiring gradually becomes closer to the wiring 1451b, and in the case of the first c link wiring 1451c, there is little or no degree of bending of the wiring.

따라서, 제1c 링크배선(1451c)보다 데이터드라이버IC(130)와 점퍼(JP)간의 거리가 짧음에도 불구하고 제1a 링크배선(1451a)은 제1c 링크배선(1451c)과 동일한 길이를 갖도록 형성되게 된다.Therefore, although the distance between the data driver IC 130 and the jumper JP is shorter than the first c link wiring 1451c, the first 1a link wiring 1451a is formed to have the same length as the first c link wiring 1451c do.

또한, 제2 링크배선(1452)중 데이터 드라이버IC(130)의 중앙출력단자와 연결되는 제2a 링크배선(1452a)은 절곡된 형태로 좌측영역(LA)까지 연장되어 제1 링크배선(1451)과 중첩되도록 형성되며, 제2a 링크배선(1452a)에서 제2c 링크배선(1452c)으로 갈수록 절곡정도가 완만해지거나, 직선형태일 수 있다.The second link wiring 1452a connected to the central output terminal of the data driver IC 130 of the second link wiring 1452 extends to the left region LA in a bent shape and is connected to the first link wiring 1451, And the degree of bending is gradually reduced toward the second c link wiring 1452c from the 2a link wiring 1452a to the second c link wiring 1452c, or may be linear.

또한, 연결배선(132)간의 저항차가 있다면, 이에 따라 각 링크배선(145)의 길이는 동일한 저항값을 가지도록 조절되어야 한다.Further, if there is a resistance difference between the connection wirings 132, the length of each of the link wirings 145 should be adjusted to have the same resistance value.

도면에서는, 각 링크배선(145)이 1회 절곡된 구조의 일 예를 나타내고 있으나, 이외에도 지그재그(zig-zag)구조 또는 기타 꺾임구조를 가질 수 있으며, 데이터 드라이버IC(130)와 점퍼(JP)사이의 공간에서 이들을 연결하는 각 링크배선(145)이 동일한 길이로 형성될 수 있도록 하는 어떠한 구조라도 적용될 수 있다.The data driver IC 130 and the jumper JP may have a zig-zag structure or other bending structure. In addition, the data driver IC 130 and the jumper JP may have a zig- Any structure may be applied so that each link wiring 145 connecting them in a space between them can be formed to have the same length.

또한, 도면에서는 링크배선(145)이 데이터 드라이버IC(130)와 연결되는 구조의 일 예만 나타내었으나, 링크배선이 게이트 드라이버IC와 게이트배선을 연결하고, 해당 비표시영역을 복층으로 구성하여 게이트 배선간의 신호지연 편차를 개선하는 구조도 적용될 수 있다. In the drawing, only one example of the structure in which the link wiring 145 is connected to the data driver IC 130 is shown. However, the link wiring connects the gate driver IC and the gate wiring, A structure that improves the signal delay variation between the signal lines can be also applied.

이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시패널의 배선구조 설명하도록 한다. Hereinafter, a wiring structure of a liquid crystal display panel according to an embodiment of the present invention will be described with reference to the drawings.

도 5는 도 4의 I-I', II-II' 및 III-III'부분에 대한 단면도이다.5 is a cross-sectional view taken along lines I-I ', II-II' and III-III 'of FIG.

도시된 바와 같이, 본 발명의 액정표시장치에서 액정표시패널(100)의 비표시영역에는 기판(101)상에 게이트 배선과 동일금속으로 이루어지는 게이트패드(155) 및 제1a 링크배선(1451a)과, 데이터 배선과 동일금속으로 이루어지는 데이터패드(117) 및 제2a 링크배선(1452a)이 형성된다.As shown in the figure, in the non-display region of the liquid crystal display panel 100 in the liquid crystal display device of the present invention, a gate pad 155 and a first link wiring 1451a, which are made of the same metal as the gate wiring, A data pad 117 and a second link wiring 1452a made of the same metal as the data wiring are formed.

기판(101)상에는 표시영역의 게이트 배선 및 박막트랜지스터의 게이트전극과 동일금속으로 일부가 우측영역(RA)까지 연장되며 데이터 드라이버IC(도 4의 130)의 중앙출력단자와 전기적으로 연결되는 제1a 링크배선(1451a)이 형성되며, 좌측영역(LA)으로는 제1b 링크배선(1451b)가 형성된다. On the substrate 101, the gate wiring of the display region and a portion of the same metal as the gate electrode of the thin film transistor extend to the right region RA and are electrically connected to the central output terminal of the data driver IC (130 in FIG. 4) And a first b link wiring 1451b is formed in the left region LA.

게이트패드(115) 및 제1a,b 링크배선(1451a, 1451b)의 상부로는 게이트 절연층(116)이 형성되며, 게이트 절연층(116) 상부로 데이터 배선 및 박막트랜지스터의 소스 및 드레인전극과 동일금속으로 일부가 좌측영역(LA)까지 연장되며 데이터 드라이버IC의 중앙출력단자와 전기적으로 연결되는 제2a 링크배선(1452a)이 형성되며, 좌측영역(LA)으로는 제2b 링크배선(1452b)이 형성된다.A gate insulating layer 116 is formed on the gate pad 115 and the first and second link wirings 1451a and 1451b and the source and drain electrodes of the data wiring and the thin film transistor are connected to the gate insulating layer 116, A second a2 link interconnection 1452a extending to the left region LA and electrically connected to the central output terminal of the data driver IC is formed and a second interconnection line 1452b is formed in the left region LA, .

데이터 패드(117) 및 제2a,b 링크배선(1452a, 1452b)의 상부로는 보호층(118)이 형성되며, 게이트 패드(115) 및 데이터 패드(117)는 콘택홀을 통해 ITO 등으로 이루어지는 투명전극층(119)과 접속된다. 여기서, 투명전극층(119)는 표시영역상의 화소전극 또는 공통전극과 동일물질로 동일공정에서 형성될 수 있다.A protective layer 118 is formed on the data pad 117 and the 2a and b link wirings 1452a and 1452b and the gate pad 115 and the data pad 117 are formed of ITO And is connected to the transparent electrode layer 119. Here, the transparent electrode layer 119 can be formed in the same process with the same material as the pixel electrode or the common electrode on the display area.

각 게이트 패드(115) 및 데이터 패드(117)의 투명 전극층(119) 상부로는 데이터 TCP(131)가 본딩되며, 이에 따라 데이터 TCP(131)상의 연결배선(132)과 패드(133)을 통해 전기적으로 연결된다. The data TCP 131 is bonded to the upper portion of the transparent electrode layer 119 of each of the gate pads 115 and the data pads 117. The data TCP 131 is connected to the connection pads 132 and the pads 133 on the data TCP 131 And is electrically connected.

이러한 구조의 액정표시장치에서, 특히 데이터 드라이버IC의 중앙출력단자와 연결되는 제1a 및 제2a 링크배선(1451a, 1452a)은 중앙부분에서 상하로 중첩되게 된다. 즉, 중앙부분에 해당하는 제1a 및 제2a 링크배선(1451a, 1452a)의 길이가 외곽부분의 링크배선의 길이와 동일하도록 배선이 꺽임구조로 형성됨에 따라, 일부가 상하층 중첩 가능한 영역까지 연장되어 형성되며, 비표시영역의 한정된 공간상에서 각 링크배선이 서로 동일한 길이로 형성되게 된다. In the liquid crystal display device having such a structure, particularly, the first and second 2a link wirings 1451a and 1452a connected to the central output terminal of the data driver IC are vertically overlapped at the center portion. That is, since the wiring is formed in a bent structure such that the length of the first and second 2a link wirings 1451a and 1452a corresponding to the center portion is equal to the length of the link wirings of the outer portion, And the respective link wirings are formed to have the same length on the limited space of the non-display area.

이하, 도면을 참조하여 본 발명의 다른 실시예에 따른 액정표시장치를 설명하도록 한다.Hereinafter, a liquid crystal display device according to another embodiment of the present invention will be described with reference to the drawings.

도 6은 본 발명의 다른 실시예에 따른 액정표시패널의 하나의 데이터 드라이버IC 연결 구조에 대한 도면이다. 6 is a view illustrating one data driver IC connection structure of a liquid crystal display panel according to another embodiment of the present invention.

도시된 바와 같이, 본 발명의 다른 실시예에 따른 액정표시장치는 표시영역(212) 및 비표시영역(213)으로 구분되는 액정표시패널(200)을 포함하며, 표시영역(212)상에 수평방향으로 복수의 게이트 배선(미도시)이 형성되고 이와 직교하는 방향으로 복수의 데이터 배선(DL)이 형성된다.A liquid crystal display according to another embodiment of the present invention includes a liquid crystal display panel 200 divided into a display region 212 and a non-display region 213, A plurality of gate wirings (not shown) are formed in a direction perpendicular to the direction in which the plurality of data wirings DL are formed.

비표시영역(213)의 끝단에는 데이터 드라이버IC(230)가 실장되는 데이터TCP(231)가 부착되며, 데이터 드라이버IC(230)의 각 출력단자는 데이터TCP(231)에 형성된 연결배선들(232)을 통해 비표시영역(213)상의 링크배선(245)과 연결된다. 또한, 각 링크배선(245)들은 표시영역(212)상의 데이터배선(DL)들과 점퍼(JP)를 통해 서로 전기적으로 연결된다. A data TCP 231 on which the data driver IC 230 is mounted is attached to the end of the non-display area 213. Each output terminal of the data driver IC 230 is connected to the connection wirings 232 formed in the data TCP 231, And is connected to the link wirings 245 on the non-display area 213 through the second wiring lines 241. [ Each of the link wirings 245 is electrically connected to each other via the jumper JP with the data lines DL on the display area 212. [

여기서, 링크배선(245)은 서로 다른 층에 형성되는 제1 및 제2 링크배선(2451, 2452)로 구분되며, 제1 및 제2 링크배선(2451, 2452)은 데이터 드라이버IC(230)의 출력단자에 대하여 서로 교번으로 엇갈려 형성된다. The first and second link wirings 2451 and 2452 are divided into first and second link wirings 2451 and 2452 which are formed on different layers and the first and second link wirings 2451 and 2452 are connected to the data driver IC 230 Output terminal are alternately staggered with respect to each other.

또한, 각 링크배선(2451, 2452)들은 일직선 형태가 아닌, 적어도 하나의 꺾임형태를 갖는 지그재그 구조로 형성되며, 이웃한 배선간에 중첩되는 형태로 형성될 수 있다. 링크배선(245)의 지그재그 형상은 데이터 드라이버IC(230)를 기준으로 중앙부분에서 꺾임형태가 최대로 형성되며, 외곽으로 갈수록 순차적으로 꺾임형태의 개수가 적어지는 형태로 형성될 수 있다. 이러한 꺾임형태는 'ㄷ' 자형일 수 있다.In addition, each of the link wirings 2451 and 2452 may be formed in a zigzag structure having at least one bend shape rather than a straight line shape, and may be formed to overlap with neighboring wirings. The zigzag shape of the link wirings 245 may be formed such that the bending shape is maximally formed at the central portion with respect to the data driver IC 230, and the number of bending patterns is gradually reduced toward the outer portion. This form of inflection can be 'c' shaped.

그리고, 각 링크배선(245)은 점퍼(JP)를 통해 하단의 데이터배선(DL)과 전기적으로 연결되며, 제1 링크배선(2451)은 게이트 배선(도 3의 GL)과 동일층에 형성될 수 있고, 제2 링크배선(2452)은 데이터 배선(DL)과 동일층에 형성될 수 있으며, 또한 이와 반대인 형태로 형성될 수도 있다.Each of the link wirings 245 is electrically connected to the lower data line DL through the jumper JP and the first link wirings 2451 are formed on the same layer as the gate wirings And the second link wiring 2452 may be formed in the same layer as the data wiring DL and may be formed in the opposite manner.

따라서, 제1 및 제2 링크배선(2451, 2452) 중, 적어도 하나는 데이터 배선(DL)과 다른 층에 형성되며, 점퍼(JP)를 통해 서로 다른층 간에 전기적으로 연결되는 구조이다.Therefore, at least one of the first and second link wirings 2451 and 2452 is formed in a layer different from the data line DL, and is electrically connected between the different layers via the jumper JP.

즉, 본원발명의 다른 형태의 실시예에 따른 액정표시장치는 이웃한 링크라인들이 서로 다른 층에 형성됨에 따라, 지그재그 형상과 같이 좌우로 연장될 수 있는 공간을 종래보다 더 확보함으로서, 한정된 비표시영역에서 배선의 길이를 종래보다 용이하게 조절할 수 있어 각 링크배선간 저항차를 최소화하는 데 특징이 있다. In other words, since the neighboring link lines are formed on different layers, the liquid crystal display device according to another embodiment of the present invention secures a space that can extend laterally as in a zigzag shape, The length of the wiring in the region can be more easily adjusted than in the prior art, thereby minimizing the resistance difference between the respective link wirings.

따라서, 제1 및 제2 링크배선(2451, 2452)들은 각각에 연결된 연결배선(232)을 포함하여 서로간의 저항값이 동일하도록 형성된다. 즉, 연결배선(232)간의 저항값의 차가 무시할 정도로 작은 경우, 각 링크배선(245)간의 저항값의 차이가 없도록 형성됨에 따라, 링크배선(245)의 길이는 모두 동일하게 형성될 수 있다.Therefore, the first and second link wirings 2451 and 2452 are formed so as to have a resistance value equal to each other including the connection wirings 232 connected to the first and second link wirings 2451 and 2452. [ That is, when the difference in the resistance value between the connection wirings 232 is negligibly small, the lengths of the link wirings 245 can be formed to be the same, since there is no difference in resistance value between the link wirings 245.

상세하게는, 제1 링크배선(2451)은 외곽출력단자와 연결되는 제1b 링크배선(2451b)보다 점퍼(JP)와의 거리가 짧으며, 따라서 지그재그 구조의 폭이 한정되게 된다. 이에 따라 도시된 바와 같이, 제1a 링크배선(2451a)은 지그재그 구조가 적어도 이웃한 제2a 링크배선(2452a)과 중첩되도록 형성된다.Specifically, the first link interconnection 2451 has a shorter distance from the jumper JP than the first IB link interconnection 2451b connected to the outer output terminal, and thus the width of the zigzag structure is limited. As shown in the figure, the first 1a link interconnection 2451a is formed so that the zigzag structure overlaps at least the neighboring second a2 link interconnection 2452a.

도시된 바와 같이, 데이터 드라이버IC(230)와 점퍼(JP)간의 거리는 데이터 드라이버IC(230)의 중앙에서 외곽으로 갈수록 점점 더 길어지며, 이에 따라, 제1a 링크배선(2451a)에서 제1b 링크배선(2451b)으로 갈수록 지그재그 형상의 꺾임형태가 적어지게 된다.As shown in the figure, the distance between the data driver IC 230 and the jumper JP becomes longer gradually from the center to the outer edge of the data driver IC 230, The bent shape of the zigzag shape becomes smaller as it goes toward the upper surface 2451b.

따라서, 제1b 링크배선(2451b)보다 데이터드라이버IC(230)와 점퍼(JP)간의 거리가 짧음에도 불구하고 제1a 링크배선(2451a)은 제1b 링크배선(2451b)과 동일한 길이를 갖도록 형성되게 된다.Therefore, although the distance between the data driver IC 230 and the jumper JP is shorter than the first b link wiring 2451b, the first 1a link wiring 2451a is formed to have the same length as the first b link wiring 2451b do.

또한, 제2 링크배선(2452)은 지그재그 구조가 제1 링크배선(2451)과 중첩되도록 형성되며, 제2a 링크배선(2452a)에서 제2b 링크배선(2452b)으로 갈수록 지그재그 구조의 꺽임형태가 적어지게 된다.The second link wiring 2452 is formed so that the zigzag structure overlaps with the first link wiring 2451. The zigzag structure of the second link wiring 2452 is smaller as it goes from the second link wiring 2452a to the second wiring link 2452b .

또한, 연결배선(232)간의 저항차가 있다면, 이에 따라 각 링크배선(245)의 길이는 동일한 저항값을 가지도록 길이 또는 저항값이 조절되게 된다.Further, if there is a resistance difference between the connection wirings 232, the length or the resistance value is adjusted so that the lengths of the respective link wirings 245 have the same resistance value.

또한, 도시하지는 않았지만 게이트 배선과 게이트 드라이버 IC를 연결하는 링크배선에도 전술한 실시예와 동일한 구조를 적용할 수 있다.Although not shown, the same structure as in the above-described embodiment can be applied to a link wiring connecting the gate wiring and the gate driver IC.

이러한 구조에 따라, 본 발명의 실시예들에 따른 액정표시장치는 한정된 비표시영역상에 링크배선을 복층으로 구현하여 위치별로 상하 중첩되도록 구현함으로서, 각 링크배선간 저항차를 최소화하여 균일한 신호를 화소에 제공할 수 있다.According to such a structure, the liquid crystal display according to the embodiments of the present invention realizes a plurality of link wirings on a limited non-display area so as to be vertically overlapped for each position, thereby minimizing the resistance difference between each link wirings, To the pixel.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

100 : 액정패널 112 : 표시영역
113 : 비표시영역 120 : 게이트 드라이버
121 : 게이트TCP 130 : 데이터 드라이버
131 : 데이터TCP 145 : 링크배선
1451 : 제1 링크배선 1452 : 제2 링크배선
P : 화소 LOG : 라인-온-글래스 배선
GL : 게이트 배선 DL : 데이터 배선100: liquid crystal panel 112: display area
113: non-display area 120: gate driver
121: Gate TCP 130: Data driver
131: Data TCP 145: Link wiring
1451: first link wiring 1452: second link wiring
P: pixel LOG: line-on-glass wiring
GL: gate wiring DL: data wiring

Claims (10)

복수의 게이트배선 및 데이터배선이 형성되어 화소를 정의하는 표시영역; 및
상기 표시영역의 외측으로 정의되며, 일측에 배치된 드라이버IC의 복수의 출력단자와 상기 복수의 게이트 배선 또는 데이터 배선을 전기적으로 연결하는 복수의 링크배선이 형성되는 비표시영역을 포함하고,
상기 출력단자는 복수의 연결배선을 통해 상기 링크배선과 각각 전기적으로 연결되며,
상기 연결배선은 상기 비표시영역에 배치된 패드를 통해 상기 링크배선과 각각 전기적으로 연결되고,
상기 링크배선은,
상기 게이트 배선과 동일층에 형성되는 제1 링크배선; 및
상기 데이터 배선과 동일층에 형성되는 제2 링크배선을 포함하며,
상기 제1 링크배선과 상기 제2 링크배선들은 각각에 연결된 상기 연결배선을 포함하여 서로 저항값이 동일한 액정표시패널.A display region in which a plurality of gate wirings and data wirings are formed to define pixels; And
And a non-display region defined outside the display region and having a plurality of output terminals of the driver IC disposed on one side and a plurality of link wirings electrically connecting the plurality of gate wirings or data wirings,
Wherein the output terminal is electrically connected to the link wiring via a plurality of connection wirings,
Wherein the connection wiring is electrically connected to the link wiring via a pad disposed in the non-display area,
The link wiring may include:
A first link wiring formed on the same layer as the gate wiring; And
And a second link wiring formed on the same layer as the data wiring,
Wherein the first link wiring and the second link wiring have the resistance values equal to each other including the connection wiring connected to each other. 삭제delete 제 1 항에 있어서,
상기 제1 링크배선은 상기 드라이버IC의 중앙을 기준으로 좌측영역에 배치된 게이트배선 또는 데이터배선과 연결되고,
상기 제2 링크배선은 상기 드라이버IC의 중앙을 기준으로 우측영역에 배치된 게이트배선 또는 데이터배선과 연결되는 것을 특징으로 하는 액정표시패널.The method according to claim 1,
Wherein the first link wiring is connected to a gate wiring or a data wiring disposed in a left region with respect to a center of the driver IC,
Wherein the second link wiring is connected to a gate wiring or a data wiring disposed in a right region with respect to a center of the driver IC. 제 1 항에 있어서,
상기 링크배선은 적어도 일회 절곡된 형태인 것을 특징으로 하는 액정표시패널.The method according to claim 1,
Wherein the link wiring is bent at least once. 제 4 항에 있어서,
상기 링크배선은 절곡 각도가 상기 드라이버IC의 외곽에서 중앙방향으로 갈수록 커지는 것을 특징으로 하는 액정표시패널.5. The method of claim 4,
Wherein the link wiring has a bending angle that becomes larger toward the center in the outer periphery of the driver IC. 제 1 항에 있어서,
상기 제1 링크배선 및 제2 링크배선은 교번으로 배치되는 것을 특징으로 하는 액정표시패널.The method according to claim 1,
Wherein the first link wiring and the second link wiring are arranged alternately. 제 6 항에 있어서,
상기 제1 및 제2 링크배선은 적어도 하나의 꺽임형태를 갖는 지그재그 구조인 것을 특징으로 하는 액정표시패널.The method according to claim 6,
Wherein the first and second link wirings are zigzag structures having at least one bend shape. 제 7 항에 있어서,
상기 꺽임형태는 상기 드라이버IC의 외곽에서 중앙방향으로 갈수록 개수가 많아지는 것을 특징으로 하는 액정표시패널.8. The method of claim 7,
Wherein the number of the bent portions is increased toward the center in the outer periphery of the driver IC. 제 1 항 및 제 6 항 중, 선택되는 어느 하나의 항에 있어서,
상기 제1 및 제2 링크배선은 일부가 상하층에서 서로 중첩되는 것을 특징으로 하는 액정표시패널.7. The method according to any one of claims 1 and 6,
Wherein the first and second link wirings partially overlap each other in upper and lower layers. 제 1 항에 있어서,
상기 제1 및 제2 링크배선은 각각 일 끝단이 상기 게이트 배선 및 데이터 배선과 동일층에 형성된 상기 패드와 연결되고,
상기 패드는 상기 표시영역에 형성되는 화소전극과 동일한 금속으로 이루어지는 투명전극층을 포함하는 것을 특징으로 하는 액정표시패널.The method according to claim 1,
Wherein each of the first and second link wirings has one end connected to the pad formed on the same layer as the gate wirings and the data wirings,
Wherein the pad includes a transparent electrode layer made of the same metal as the pixel electrode formed in the display region.
KR1020120093280A 2012-08-24 2012-08-24 Liquid crystal display panel KR101890734B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120093280A KR101890734B1 (en) 2012-08-24 2012-08-24 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093280A KR101890734B1 (en) 2012-08-24 2012-08-24 Liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20140026189A KR20140026189A (en) 2014-03-05
KR101890734B1 true KR101890734B1 (en) 2018-08-22

Family

ID=50641015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093280A KR101890734B1 (en) 2012-08-24 2012-08-24 Liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR101890734B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773383A (en) * 2016-12-14 2017-05-31 武汉华星光电技术有限公司 A kind of display panel
KR102471194B1 (en) * 2017-08-16 2022-11-24 엘지디스플레이 주식회사 Display device
KR102652324B1 (en) 2019-07-25 2024-03-27 엘지디스플레이 주식회사 Stretchable display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433109B1 (en) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 An Array Substrate of Liquid Crystal Display Device and the method for fabricating thereof
KR101593099B1 (en) * 2009-10-27 2016-02-11 엘지디스플레이 주식회사 Array substrate for Liquid crystal display device and Method of fabricating the same

Also Published As

Publication number Publication date
KR20140026189A (en) 2014-03-05

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
US10705398B2 (en) Active matrix substrate and display panel
JP6004560B2 (en) Display device
CN109407436B (en) Array substrate
KR101880711B1 (en) Liquid crystal display panel
US10622384B2 (en) Liquid crystal display panel and liquid crystal display
KR20120110887A (en) Liquid crystal display panel
KR101890734B1 (en) Liquid crystal display panel
KR102608434B1 (en) Display device
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
US11385507B2 (en) Electro-optical device
WO2015064252A1 (en) Transparent liquid crystal display device
US9651836B2 (en) Display device
KR102050384B1 (en) Flat Display Panel Having Narrow Bezel
US20190162994A1 (en) Electronic device
KR20080038538A (en) Liquid crystal display
KR20060106322A (en) Liquid crystal display device
KR102403459B1 (en) Display device
WO2021251323A1 (en) Array substrate and display device
KR100995638B1 (en) Liquid Crystal Display Device
KR101343391B1 (en) Array substrate for LCD
JP2010175632A (en) Substrate device for display element
KR20080054479A (en) Array substrate and display panel having the same
KR20040061543A (en) Method Liquid crystal display device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant