KR20040061543A - Method Liquid crystal display device - Google Patents

Method Liquid crystal display device Download PDF

Info

Publication number
KR20040061543A
KR20040061543A KR1020020087814A KR20020087814A KR20040061543A KR 20040061543 A KR20040061543 A KR 20040061543A KR 1020020087814 A KR1020020087814 A KR 1020020087814A KR 20020087814 A KR20020087814 A KR 20020087814A KR 20040061543 A KR20040061543 A KR 20040061543A
Authority
KR
South Korea
Prior art keywords
routing
pad
lines
pads
line
Prior art date
Application number
KR1020020087814A
Other languages
Korean (ko)
Inventor
이현규
조소행
이동훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020087814A priority Critical patent/KR20040061543A/en
Publication of KR20040061543A publication Critical patent/KR20040061543A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: An LCD panel is provided to design a routing portion having plural routing lines in definite type, thereby reducing interference between the plural routing lines and realizing a uniform resistance difference. CONSTITUTION: Plural gate lines and data lines cross each other in an active area of the first substrate, to define plural pixel areas. In each pixel area, a pixel electrode is disposed. In a crossed part between the gate lines and the data lines, a TFT is formed. A pad portion(109) and a routing portion(111) are formed in a pad area(107) outside the active area. In the pad portion(109), plural gate pads and data pads configure small-sized groups at certain intervals to be connected with a TCP that is electrically connected to a driving circuit. The routing portion(111) has routing lines orthogonal to the gate lines and the data lines from the gate pads and the data pads.

Description

액정 디스플레이 패널 및 그 제조방법{Method Liquid crystal display device}Liquid crystal display panel and its manufacturing method {Method Liquid crystal display device}

본 발명은 액정표시장치의 설계방법에 관한 것으로 상세하게는 직교하는 복수개의 라우팅 라인을 갖는 라우팅 부를 정형화된 방법으로 설계하여 생산성 및 신뢰성을 높일 수 있는 액정표시장치의 설계방법에 관한 것이다.The present invention relates to a method of designing a liquid crystal display device, and more particularly, to a method of designing a liquid crystal display device which can increase productivity and reliability by designing a routing part having a plurality of orthogonal routing lines in a standardized manner.

정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(cathod ray tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다.Due to the rapid development of the information and communication field, the importance of the display industry for displaying desired information is increasing day by day. To date, the CRT (cathod ray tube) among information display devices can display various colors and the brightness of the screen is excellent. It has enjoyed steady popularity so far.

하지만 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.However, because of the desire for large, portable and high resolution displays, the development of flat panel displays is urgently needed instead of the CRT. These flat panel displays have a wide range of applications from computer monitors to displays used in aircraft and spacecraft.

현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(liquid crystal display : LCD), 전계 발광 디스플레이(electro luminescent display : ELD), 전계 방출 디스플레이(field emission display : FED), 플라즈마 디스플레이(plasma display panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(cost) 및 천연색 디스플레이 특성 등이 요구된다.Currently produced or developed flat panel displays include liquid crystal display (LCD), electro luminescent display (ELD), field emission display (FED), plasma display panel (PDP), etc. In order to achieve an ideal flat panel display, light weight, high brightness, high efficiency, high resolution, high speed response characteristics, low driving voltage, low power consumption, low cost, and color display characteristics are required.

일반적으로 CRT는 외부에서 인가되는 디스플레이 타이밍과 데이터 신호를 기준으로 아날로그적으로 CRT 표면의 형광물질을 발광시켜 전자빔의트레이스(trace)를 제어함으로써 디스플레이 하는 반면, 액정 디스플레이 장치(LCD)는 각 디스플레이 위치에 있는 LCD에 인가되는 전계를 제어하여 빛의 투과율을 조정하는 것에 의해 디스플레이 한다.In general, the CRT displays by controlling the trace of the electron beam by emitting fluorescent material on the surface of the CRT analogously based on the display timing and data signal applied from the outside, whereas the liquid crystal display (LCD) displays each display position. Display by adjusting the transmittance of light by controlling the electric field applied to the LCD.

이와 같은 액정표시장치는 두 장의 유리 기판과 그 사이에 봉입된 액정층으로 구성되며, 상기 액정층에 신호전압을 스위칭하는 스위칭소자로 박막트랜지스터(Thin Film Transistor)를 이용한다.The liquid crystal display device is composed of two glass substrates and a liquid crystal layer enclosed therebetween, and uses a thin film transistor as a switching element for switching a signal voltage to the liquid crystal layer.

즉, 도 1에 도시된 바와 같이, 액정표시소자는 스위칭 소자인 박막트랜지스터가 형성되어 있는 제 1 기판(1)과, 칼라 필터(Color Filter)가 형성되어 있는 제 2 기판(2), 그리고 상기 제 1 기판(1) 및 제 2 기판(2) 사이에 형성되는 액정층(3)으로 이루어져 있다.That is, as shown in FIG. 1, the liquid crystal display device includes a first substrate 1 on which a thin film transistor as a switching element is formed, a second substrate 2 on which a color filter is formed, and the It consists of a liquid crystal layer 3 formed between the first substrate 1 and the second substrate 2.

따라서, 상기 액정의 전기 광학적 특성을 이용하는 것에 의해 영상효과를 얻는 비발광소자이다.Therefore, it is a non-light emitting element which acquires an image effect by using the electro-optical characteristic of the said liquid crystal.

여기서,상기 제 1 기판(1) 상에는 박막트랜지스터 어레이(4), 보호막(13), 화소전극(4a) 및 배향막(8)이 구성되고, 제 2 기판(2) 상에는 차광막(5), 칼라필터층(6), 공통전극(7) 및 배향막(8)이 구성되고, 상기 제 1 기판(1)과 제 2 기판(2) 사이에는 액정층(3)이 구성된다.Here, the thin film transistor array 4, the passivation layer 13, the pixel electrode 4a and the alignment layer 8 are formed on the first substrate 1, and the light blocking film 5 and the color filter layer are formed on the second substrate 2. (6), the common electrode 7 and the alignment film 8 are formed, and the liquid crystal layer 3 is formed between the first substrate 1 and the second substrate 2.

또한, 제 1 기판(1)과 제 2 기판(2)은 에폭시 수지와 같은 시일재(9)에 의해 합착되고, PCB(10) 상의 구동회로(Drive IC, 11)는 TCP(Tape Carrier Package)(12)를 통해 제 1 기판(1)과 연결되며, 상기 구동회로(11)는 화상을 디스플레이하기 위한 각종 제어신호 및 신호 전압 등을 만들어 출력한다.In addition, the first substrate 1 and the second substrate 2 are bonded by a sealing material 9 such as an epoxy resin, and the drive circuit 11 on the PCB 10 is a tape carrier package (TCP). Connected to the first substrate 1 through 12, the driving circuit 11 generates and outputs various control signals and signal voltages for displaying an image.

도시하지는 않았지만, 상기 제 1 기판(1)의 하부에는 형광램프와 같은 광원으로부터 조사된 빛을 투과하기 위한 도광판, 반사판, 확산판 및 프리즘 시트를 포함하여 이루어지는 백라이트가 있다.Although not shown, the first substrate 1 includes a backlight including a light guide plate, a reflection plate, a diffusion plate, and a prism sheet for transmitting light emitted from a light source such as a fluorescent lamp.

여기서, 상기 TCP(12)는 상기 구동회로로부터 출력된 각종 제어 신호를 상기 제 1 기판(1) 상의 상기 박막트랜지스터 어레이(4)에 직접 및 개별적으로 공급하기 위해 각각 절연된 다수개의 배선을 구비하고 있다.Here, the TCP (12) is provided with a plurality of insulated wires respectively for directly and individually supplying various control signals output from the driving circuit to the thin film transistor array (4) on the first substrate (1) have.

또한, 상기 박막트랜지스터 어레이(4)는 상기 구동회로(11)의 제어 신호에 의해 제어되고, 상기 박막트랜지스터 어레이(4)의 구동에 의해 신호 전압을 상기 화소 전극(4a)에 인가한다.In addition, the thin film transistor array 4 is controlled by a control signal of the driving circuit 11 and applies a signal voltage to the pixel electrode 4a by driving the thin film transistor array 4.

이때, 상기 화소 전극(4a)에 인가된 신호 전압에 의해 상기 화소 전극(4A)과 공통전극(7)사이에 발생된 전기장을 이용하여 상기 액정층(3)을 제어하여 상기 백라이트로부터 조사된 투과광을 제어함으로써 화면을 구현할 수 있다.In this case, the liquid crystal layer 3 is controlled by using an electric field generated between the pixel electrode 4A and the common electrode 7 by the signal voltage applied to the pixel electrode 4a, thereby transmitting light emitted from the backlight. By controlling the screen can be implemented.

한편, 이와 같은 방법으로 화면을 표시하는 액정표시장치는 최근 XGA(Extended Graphics Array)(1240 × 768 도트)를 넘어 고화질(HD)의 그래픽 구현이 가능하여, 해상도가 매우 큰 QXGA(Quad Extended Graphics Array)(2048×1536 도트), QSXGA(Quad Super Extended Graphics Array)(2560×2048 도트), QUXGA (Quad Ultra Extended Graphics Array)(3200×2400 도트) 등이 개발 및 실용화되고 있다.On the other hand, a liquid crystal display device displaying a screen in such a manner is capable of realizing high-definition (HD) graphics beyond XGA (Extended Graphics Array) (1240 × 768 dots), and has a very high resolution Quad Extended Graphics Array (QXGA). ) (2048 × 1536 dots), Quad Super Extended Graphics Array (QSXGA) (2560 × 2048 dots), Quad Ultra Extended Graphics Array (QUXGA) (3200 × 2400 dots), and the like.

따라서, 화면의 고해상도 및 대형화 추세에 따라 상기 구동회로(11)로부터 상기 박막트랜지스터 어레이(4) 사이에 형성되는 배선의 저항 및 복수개의 상기 배선들간의 간섭을 줄이기 위한 연구가 활발히 이루어지고 있다.Therefore, studies are being actively conducted to reduce the resistance of the wiring formed between the driving circuit 11 and the thin film transistor array 4 and the interference between the plurality of wirings in accordance with the trend of high resolution and large size of the screen.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정 디스플레이 패널을 설명하기로 한다.Hereinafter, a liquid crystal display panel according to the related art will be described with reference to the accompanying drawings.

도 2는 종래 기술에 따른 액정 디스플레이 패널의 평면도로서, 제 1 기판(1)과 제 2 기판(2)이 대향하여 배치되고, 그 사이에는 액정층(도 1의 3)이 형성된다.2 is a plan view of a liquid crystal display panel according to the prior art, in which a first substrate 1 and a second substrate 2 are disposed to face each other, and a liquid crystal layer (3 in FIG. 1) is formed therebetween.

또한, 상기 제 1 기판(1) 및 제 2 기판(2)은 크게 액티브 영역(20)과 패드 영역(30)으로 정의되며, 상기 액티브 영역(20)의 제 1 기판(1) 상에는 복수개의 게이트 라인(도시하지 않음) 및 데이터 라인(도시하지 않음)이 교차하는 부분에 복수의 박막트랜지스터 어레이(도 1의 4) 및 화소전극(도 1의 4a)들이 형성되어 있고, 상기 패드 영역(30)의 제 1 기판(1) 상에는 복수개의 게이트 패드(33) 및 데이터 패드(35)들이 형성되어 있다.In addition, the first substrate 1 and the second substrate 2 are largely defined as an active region 20 and a pad region 30, and a plurality of gates are formed on the first substrate 1 of the active region 20. A plurality of thin film transistor arrays (4 in FIG. 1) and pixel electrodes (4a in FIG. 1) are formed at portions where lines (not shown) and data lines (not shown) intersect, and the pad region 30 is formed. A plurality of gate pads 33 and data pads 35 are formed on the first substrate 1.

이때, 액티브 영역(20) 외곽의 패드 영역(30)에는 외부에서 상기 액티브 영역(20)에 제어 신호 및 신호 전압을 인가하기 위해 상기 구동회로(도 1의 11) 및 TCP(도 1의 12)로부터 직접 전기적으로 연결되는 상기 게이트 패드(33) 및 데이터 패드(35)로 이루어진 패드부(31)가 있고, 상기 패드부(31)에서 상기 게이트 라인 및 데이터 라인으로부터 최단거리로 연결하기 위한 라우팅부(37)가 있다.At this time, the driving circuit (11 in FIG. 1) and TCP (12 in FIG. 1) are applied to the pad region 30 outside the active region 20 to apply a control signal and a signal voltage to the active region 20 from the outside. There is a pad portion 31 composed of the gate pad 33 and the data pad 35 which is directly electrically connected from the second side, and the routing portion for connecting the pad portion 31 to the shortest distance from the gate line and the data line. There is 37.

도 3은 도 2의 "A" 부분을 상세히 나타낸 도면으로서, 제 1 기판(1) 상의 액티브 영역(20)에는 복수개의 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)이 교차 배치되어 복수의 화소영역을 정의하고, 상기 각 화소영역에는 화소전극(4)이 배치되며, 상기 게이트 배선(G1,G2,...,Gn)과 데이터배선(D1,D2,...,Dn)의 교차 부위에는 박막트랜지스터(도시하지 않음)가 형성되어 있다.FIG. 3 is a detailed view of portion “A” of FIG. 2, in which a plurality of gate lines G1, G2,..., Gn and data lines D1, are formed in the active region 20 on the first substrate 1. D2, ..., Dn are intersected to define a plurality of pixel regions, and pixel electrodes 4 are disposed in each pixel region, and the gate wirings G1, G2, ..., Gn and data are arranged. Thin film transistors (not shown) are formed at intersections of the wirings D1, D2, ..., Dn.

또한, 상기 액티브 영역(20) 외곽의 패드 영역(30)에는 구동회로(도 1의 11)에 전기적으로 연결된 TCP(도 1의 12)에 접속하기 위해 복수개의 패드가 소정 간격을 갖고 각각 그룹 형태의 게이트 패드(도 2의 33) 및 데이터 패드(35)로 구성되는 패드부(31)와, 상기 게이트 패드(33) 및 데이터 패드(35)로부터 상기 게이트 라인(G1,G2,...,Gn) 및 데이터 라인(D1,D2,...,Dn)까지 각각 최단거리를 갖는 라우팅 부(37)가 형성되어 있다.In addition, in the pad area 30 outside the active area 20, a plurality of pads are formed in a group form at predetermined intervals to connect to a TCP (12 in FIG. 1) electrically connected to a driving circuit (11 in FIG. 1). A pad portion 31 consisting of a gate pad (33 in FIG. 2) and a data pad 35 of the gate pad (33) and the gate line (G1, G2, ..., ...) from the gate pad (33) and the data pad (35). The routing section 37 having the shortest distance to Gn) and the data lines D1, D2, ..., Dn, respectively, is formed.

여기서, 상기 게이트 패드(G1,G2,...,Gn) 또는 데이트 패드(D1,D2,...,Dn) 각각의 패드간의 패드피치(P)가 상기 게이트 라인(G1,G2,...,Gn)들 또는 데이터 라인(D1,D2,...,Dn) 각각의 라인들간의 화소피치(p)보다 작아지기 때문에 정형화된 라우팅 부(37)를 요한다.Here, the pad pitch P between the pads of the gate pads G1, G2, ..., Gn or the data pads D1, D2, ..., Dn is the gate lines G1, G2, .. Since the pixel pitch p between each of the lines ..Gn or the data lines D1, D2, ..., Dn is smaller than the pixel pitch p, a structured routing unit 37 is required.

이때, 상기 라우팅 부(37)는 상기 패드부(31)와 액티브 영역(20)의 게이트 라인(G1,G2,...,Gn) 및 데이터 라인(D1,D2,...,Dn)과 동일한 물질의 도전성 금속을 사용하여 상기 액티브 영역(20)의 또는 상기 게이트 라인(G1,G2,...,Gn)들 또는 상기 데이터 라인(D1,D2,...,Dn)들에서 각각 상기 게이트 패드(33) 및 데이터 패드(35)까지 최단거리가 되도록 직선으로 설계된다.In this case, the routing part 37 may include the gate part G1, G2,..., Gn and the data lines D1, D2,..., Dn of the pad part 31, the active area 20, and the like. The conductive metal of the same material may be used for the active region 20 or in the gate lines G1, G2, ..., Gn or the data lines D1, D2, ..., Dn, respectively. It is designed in a straight line so as to be the shortest distance to the gate pad 33 and the data pad 35.

따라서, 종래 기술에 따른 액정표시장치 설계방법은 구동회로(11)의 제어 신호 및 신호 전압을 액티브 영역(20)의 복수개의 게이트 라인(G1,G2,...,Gn) 및 데이터 라인(D1,D2,...,Dn)에 인가하기 위해 라우팅 부(37)를 상기 게이트라인(G1,G2,...,Gn) 및 데이터 라인(D1,D2,...,Dn)에서 패드부(31)에 이르는 최단거리의 직선으로 연결한다.Accordingly, in the liquid crystal display device designing method according to the related art, the control signals and the signal voltages of the driving circuit 11 are converted into a plurality of gate lines G1, G2,..., Gn and data lines D1 of the active region 20. Routing section 37 is applied to the pad line at the gate lines G1, G2, ..., Gn and data lines D1, D2, ..., Dn to apply to D2, ..., Dn. It connects by the straight line of the shortest distance to (31).

그러나 상기와 같은 종래 액정 디스플레이 패널은 다음과 같은 문제점이 있었다.However, the conventional liquid crystal display panel as described above has the following problems.

종래 기술에 따른 액정표시장치의 설계 방법은 라우팅 라인들 간의 간격을 최소 사양이상으로 하거나, 상기 라우팅 라인의 선폭을 최대로 하기 위해서는 정형화 된 방법이 없이 다수번의 시험을 거친 후 결정해야 하기 때문에 생산성 및 신뢰성이 떨어진다.The design method of the liquid crystal display device according to the prior art has to be determined after a plurality of tests without a standardized method in order to make the distance between the routing lines more than the minimum specification or to maximize the line width of the routing lines. Poor reliability

뿐만 아니라, 이와 같은 방법으로 설계된 상기 라우팅 라인은 각각의 인접하는 라인들간의 연관성이 없어 다수개의 상기 라우팅 라인 각각의 길이를 측정해야하는 단점이 있다.In addition, the routing line designed in this way has a disadvantage in that the length of each of the plurality of routing lines is not measured because there is no connection between each adjacent line.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로,직교하는 복수개의 라우팅 라인을 갖는 라우팅 부를 정형화된 방법으로 설계하여 신뢰성을 향상시킬 수 있는 액정표시장치의 설계방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned problems of the prior art, and provides a design method of a liquid crystal display device which can improve reliability by designing a routing unit having a plurality of orthogonal routing lines in a standardized manner. There is this.

도 1은 일반적인 액정표시소자의 구성 단면도.1 is a cross-sectional view of a general liquid crystal display device.

도 2는 종래 기술에 따른 액정표시장치의 평면도.2 is a plan view of a liquid crystal display according to the related art.

도 3은 도 2의 A에 대한 부분적 상세도.3 is a partial detail of A of FIG. 2;

도 4는 본 발명에 따른 액정표시장치의 평면도.4 is a plan view of a liquid crystal display according to the present invention;

도 5는 도 4의 B에 대한 부분적 상세도.5 is a partial detail of B of FIG. 4.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

101 : 제 1 기판 103 : 제 2 기판101: first substrate 103: second substrate

105 : 액트브 영역 107 : 패드 영역105: active area 107: pad area

108a : 게이트 패드 108b : 데이트 패드108a: Gate Pad 108b: Date Pad

109 : 패드부 111 : 라우팅 부109: pad portion 111: routing portion

111a : 라우팅 라인111a: routing lines

G1,G2,...,Gn : 게이트 라인G1, G2, ..., Gn: Gate Line

D1,D2,...,Dn,..D2n : 데이터 라인D1, D2, ..., Dn, .. D2n: data line

상기의 목적을 달성하기 위한 본 발명의 액정표시장치 설계방법은, 기판 상의 액티브 영역에 일정 간격을 갖고 일방향으로 배열되는 복수개의 신호 라인과, 상기 액티브 영역 외곽에 형성되어 상기 각 신호 라인을 구동회로에 연결하기 위해 상기 신호 라인들의 간격보다 더 좁은 간격으로 형성되는 복수개의 패드들과, 상기각 신호 라인에 수직하는 방향으로 상기 각 신호 라인과 각 패드를 연결하는 복수개의 라우팅 라인을 포함하여 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device design method comprising: a plurality of signal lines arranged in one direction at regular intervals in an active area on a substrate, and formed around the active area to drive each signal line; And a plurality of pads formed at intervals narrower than the intervals of the signal lines for connecting to the plurality of pads, and a plurality of routing lines connecting the respective signal lines and each pad in a direction perpendicular to the signal lines. It features.

여기서, 상기 복수개의 신호라인을 게이트 라인이고, 상기 복수개의 패드는 게이트 패드임이 바람직하다.The plurality of signal lines may be gate lines, and the plurality of pads may be gate pads.

상기 복수개의 신호 라인은 데이터 라인이고, 상기 복수개의 패드는 데이터 패드임이 바람직하다.Preferably, the plurality of signal lines are data lines, and the plurality of pads are data pads.

상기 복수개의 패드들의 연장선 길이는 최외곽 양측의 패드의 연장선 길이가 가장 짧고 중앙 부분의 패드의 연장선 길이가 가장 길도록 형성됨이 바람직하다.The extension line lengths of the plurality of pads are preferably formed such that the extension line lengths of the pads on the outermost sides are the shortest and the extension line lengths of the pads of the central portion are the longest.

상기 복수개의 라우팅 라인들은 최와곽 양측의 패드와 최외곽 양측의 신호 라인을 연결하는 라우팅 라인이 가장 길고, 중앙 부분의 패드와 신호라인을 연결하는 라우팅 라인이 가장 짧도록 형성됨이 바람직하다.Preferably, the plurality of routing lines are formed such that the routing lines connecting the pads at the outermost sides and the signal lines at the outermost sides are the longest, and the routing lines connecting the pads at the center and the signal lines are the shortest.

또한, 본 발명의 다른 특징은, 액티브 영역에 일정한 간격을 갖고 일방향으로 배열되는 복수개의 신호라인과, 상기 각 신호 라인을 구동회로에 연결하기 위해 상기 신호 라인들의 간격보다 더 좁은 간격으로 상기 액티브 영역 외곽에 형성되는 복수개의 패드부와, 상기 각 신호라인에 수직한 방향으로 상기 각 신호 라인과 각 패드를 연결하는 복수개의 라우팅 부를 포함한 액정표시장치의 설계방법에 있어서, 상기 패드의 수직 연장선 길이는 구하고자 하는 채널 수보다 1 적은 값을 패드마진에 곱하고, 절반 채널 수를 나눈 값에, 초기 패드의 수직 연장선 길이를 더하여 계산하고, 상기 라우팅 부의 라우팅 가로 라인의 길이는 상기 신호 라인의 화소피치 및 패드의 패드피치의 차와, 절반 채널의 수 및 구하고자 하는 전단 채널의 변수의차에 비례하도록 계산하는 액정표시장치의 설계방법이다.In addition, another aspect of the present invention, a plurality of signal lines arranged in one direction at regular intervals in the active region, and the active region at a narrower interval than the interval of the signal lines for connecting each signal line to a driving circuit In the method of designing a liquid crystal display device including a plurality of pads formed on the outside and a plurality of routing portions connecting the respective signal lines and the pads in a direction perpendicular to the signal lines, the length of the vertical extension line of the pad The pad margin is multiplied by one less than the number of channels to be obtained, and the number of half channels divided by the vertical extension line length of the initial pad is calculated, and the length of the routing horizontal line of the routing part is determined by the pixel pitch of the signal line and Proportional to the difference between the pad pitch of the pads and the number of half channels and the variable of the shear channel to be obtained. It is a design method of a liquid crystal display device for calculating.

여기서, 상기 라우팅 부는 라우팅 가로 라인에서 상기 신호 라인에 전기적으로 연결되는 라우팅 세로 라인을 더 포함함이 바람직하다.Here, the routing unit preferably further includes a routing vertical line electrically connected to the signal line in a routing horizontal line.

상기 라우팅 세로 라인의 길이는 상기 패드마진에서 상기 패드부 연장선 길이를 감하여 계산함이 바람직하다.The length of the routing vertical line is preferably calculated by subtracting the length of the pad portion from the pad margin.

상기 패드부 및 라우팅 부는 수평으로 대칭됨이 바람직하다.The pad portion and the routing portion are preferably horizontally symmetrical.

본 발명의 액정표시장치 설계방법은 복수개의 게이트 라인 및 데이터 라인으로 정의되는 복수개의 화소 영역을 갖는 액티브영역과, 상기 화소 영역에 각종 제어 신호 및 신호 전압을 출력하기 위한 구동회로와, 상기 구동회로를 연결하기 위한 TCP와 전기적으로 연결되는 패드부와 상기 패드부와 상기 게이트 라인 및 데이터 라인을 연결하기 위해 직교하는 복수개의 라인을 갖는 라우팅 부를 포함하여 구성된다.A liquid crystal display device design method of the present invention includes an active region having a plurality of pixel regions defined by a plurality of gate lines and data lines, a driving circuit for outputting various control signals and signal voltages to the pixel region, and the driving circuit. And a routing unit having a plurality of lines orthogonal to connect the pad unit, the gate line, and the data line.

즉, 상기 라우팅 부를 직교하는 라인들으로 구성하여 라우팅 라인의 선폭 및 복수개의 상기 라우팅 라인간의 간격을 균일하게 설계하여 상기 라우팅 라인들 간의 간섭을 방지할 수 있고, 상기 라우팅 라인의 길이를 정확하게 설계하여 복수개의 상기 라우팅 라인들 각각의 저항을 파악할 수 있기 때문에 신뢰성 및 생산성을 높일 수 있다.That is, by configuring the routing unit orthogonal lines to uniformly design the line width of the routing line and the spacing between the plurality of routing lines to prevent interference between the routing lines, by accurately designing the length of the routing line Since the resistance of each of the plurality of routing lines can be known, reliability and productivity can be improved.

이하, 이와 같은 본 발명의 액정표시장치의 설계방법을 첨부된 도면을 참조하여 설명한다.Hereinafter, a design method of the liquid crystal display device of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 따른 액정표시장치의 평면도이다.4 is a plan view of a liquid crystal display according to the present invention.

도 4에 도시된 바와 같이, 액정층(도시되지 않음)을 사이에 두고 서로 대향하는 제 1 기판(101) 및 제 2 기판(103)과, 상기 제 1 기판(101) 상에 형성된 복수개의 게이트 라인(도시하지 않음) 및 데이터 라인(도시하지 않음)이 매트릭스 형태로 배열되는 액티브 영역(105)과, 상기 액티브 영역(105)의 외곽 가장자리에 상기 게이트 라인 및 데이터 라인을 외부의 구동회로(도시하지 않음)와 전기적으로 연결시키기 위한 패드 영역(107)이 구성되어 있다.As shown in FIG. 4, a first substrate 101 and a second substrate 103 facing each other with a liquid crystal layer (not shown) therebetween, and a plurality of gates formed on the first substrate 101. An active region 105 in which lines (not shown) and data lines (not shown) are arranged in a matrix form, and an external driving circuit (not shown) at the outer edge of the active region 105. And pad region 107 for electrical connection.

이때, 상기 액티브 영역(105)에는 상기 게이트 라인 및 데이터 라인에 의해 구동되는 복수개의 박막트랜지스터와 화소전극들이 형성되어 있고, 상기 패드 영역(107)에는 상기 구동회로 또는 TCP에 직접 전기적으로 접촉시키기 위한 게이트 패드(108a) 및 데이터 패드(108b)로 구성되는 패드부(109)와, 상기 게이트 라인 및 데이터 라인을 상기 패드부(109)에 각각 연결시키기 위해 직교하는(Orthogonal) 라우팅 라인(111a)을 갖는 라우팅부(111)가 형성되어 있다.In this case, a plurality of thin film transistors and pixel electrodes driven by the gate line and the data line are formed in the active region 105, and the pad region 107 is used to directly contact the driving circuit or TCP. A pad portion 109 composed of a gate pad 108a and a data pad 108b, and an orthogonal routing line 111a for connecting the gate line and the data line to the pad portion 109, respectively. The routing part 111 which has is formed.

즉, 도 5는 도 3의 "B 부분을 자세히 도시한 상세도로서, 제 1 기판(101) 상의 액티브 영역(105)에는 복수개의 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn,..D2n)이 교차 배치되어 복수의 화소영역을 정의하고, 상기 각 화소영역에는 화소전극(31)이 배치되며, 상기 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn,..2n)의 교차 부위에는 박막트랜지스터(도시하지 않음)가 형성되어 있다.That is, FIG. 5 is a detailed view of portion “B” of FIG. 3, in which the plurality of gate lines G1, G2,..., Gn and data lines are formed in the active region 105 on the first substrate 101. (D1, D2, ..., Dn, .. D2n) are intersected to define a plurality of pixel regions, and pixel electrodes 31 are disposed in each of the pixel regions, and the gate wirings G1, G2,. A thin film transistor (not shown) is formed at the intersection of .., Gn and the data lines D1, D2, ..., Dn, ..2n.

또한, 상기 액티브 영역(105) 외곽의 패드 영역(107)에는 구동회로에 전기적으로 연결된 TCP에 접속하기 위해 복수개의 게이트 패드(108a) 및 데이터패드(108b)가 소정 간격을 갖고 각각 소 그룹 형태를 이루는 패드부(109)와, 상기 게이트 패드(108a) 및 데이터 패드(108b)로부터 상기 게이트 라인(G1,G2,...,Gn) 및 데이터 라인(D1,D2,...,Dn,..D2n)까지 각각 직교하는 라우팅 라인(111a)을 갖는 라우팅 부(111)가 형성되어 있다.In addition, in the pad region 107 outside the active region 105, a plurality of gate pads 108a and data pads 108b are formed in small groups at predetermined intervals to connect to a TCP electrically connected to a driving circuit. The gate line G1, G2, ..., Gn and the data line D1, D2, ..., Dn, from the pad portion 109 and the gate pad 108a and the data pad 108b. The routing part 111 which has the routing line 111a orthogonal to each of .D2n) is formed.

여기서, 상기 라우팅 부(111)는 복수개의 상기 게이트 패드(108a) 및 데이터 패드(108b)들간의 패드 피치(P)가 상기 데이터 라인(D1,D2,...,Dn,..D2n)들 또는 게이트 라인(G1,G2,...,Gn) 각각의 라인들간의 화소 피치(p)보다 작으므로, 상기 화소 피치(p)와 패드 피치(P)의 차이를 정형화된 방법으로 설계하기 위해 직교하는 복수개의 라우팅 라인(111a)을 구비하고 있다.Here, the routing unit 111 has a pad pitch P between the gate pads 108a and the data pads 108b and the data lines D1, D2,..., Dn, .. D2n. Alternatively, since the pixel pitch p is smaller than the pixel pitch p between the lines of the gate lines G1, G2,..., Gn, the difference between the pixel pitch p and the pad pitch P may be designed using a standardized method. A plurality of orthogonal routing lines 111a are provided.

따라서, 본 발명의 액정표시장치는 직교하는 복수개의 라우팅 라인(111a)을 정형화시켜 액정표시장치의 설계를 용이하도록 할 수 있다.Accordingly, the liquid crystal display of the present invention can be designed to facilitate the design of the liquid crystal display by shaping a plurality of orthogonal routing lines 111a.

이와 같은 본 발명에 따른 액정표시장치의 설계 방법은 다음과 같다.Such a method of designing a liquid crystal display according to the present invention is as follows.

먼저, 소그룹의 상기 패드부(109)는 좌우 대칭이므로 일측의 채널(데이터 라인(D1,D2,...,Dn))만 고려하기로 한다.First, since the pad part 109 of the small group is symmetrical, only one channel (data lines D1, D2, ..., Dn) will be considered.

예컨대, 초기 채널의 패드부 수직 연장선 길이(e1)에 패드부 수직 연장선 길이의 편차(d)를 더하면 두 번째 채널의 패드부 수직 연장선 길이(e2)가 되고, 초기의 패드부 수직 연장선 길이(e1)에 패드부 수직 연장선 길이의 편차(d)를 두 번 더하면 세 번째 채널의 패드부 수직 연장선 길이(e3)가 된다.For example, if the pad portion vertical extension line length e 1 of the initial channel is added to the deviation d of the pad portion vertical extension line length, the pad portion vertical extension line length e 2 of the second channel becomes the initial pad portion vertical extension line length. pad portion to (e 1) adding the deviation (d) of the vertical extension length is twice the three pad section vertical extension length (e 3) of the second channel.

따라서, 구하고자 하는 채널의 패드부 수직 연장선 길이(ek)는 상기 구하고자 하는 채널의 수에서 초기 채널수를 감한 값(k-1)에 패드부 수직 연장선 길이의 편차(d)를 곱하고, 초기 채널의 패드부 수직 연장선 길이(e1)를 더한 값이 된다.Accordingly, the length of the pad vertical extension line e k of the channel to be obtained is multiplied by the deviation k of the length of the pad vertical extension line by the value k-1 subtracted from the number of channels to be obtained. The pad length of the initial channel extends to the length e 1 .

수식 1)Equation 1)

e1+ d = e2 e 1 + d = e 2

e1+ 2d = e3 e 1 + 2d = e 3

e1+(k-1)d = ek e 1 + (k-1) d = e k

또한, 상기 패드부의 수직 연장선 길이의 편차(d)와 총 패드수(n)의 곱이 총 패드 마진(M)이 된다.In addition, the product of the deviation d of the vertical extension line length of the pad part and the total number of pads n becomes the total pad margin M. FIG.

수식 2)Equation 2)

d ×n = Md × n = M

따라서, 두 수식을 조합하면 다음과 같은 공식이 성립한다.Therefore, combining the two formulas, the following formula holds.

공식 1)Formula 1)

즉, 구하고자 하는 채널의 패드부 수직 연장선 길이(ek)는 상기 구하고자 하는 채널의 수보다 1 적은 값을 패드마진(M)곱하고, 총채널 수(n)를 나눈 값에 초기 채널 패드부 수직 연장선 길이(e1)를 더하여 계산한다.That is, the length of the pad portion vertical extension line e k of the channel to be obtained is the value of the pad margin M multiplied by one less than the number of channels to be obtained, and the initial channel pad part divided by the total number of channels n. Calculate by adding the vertical extension line length e 1 .

이때, 상기 라우팅 부(111)의 상기 라우팅 세로 라인(도시하지 않음)은 상기 패드 마진에서 구하고자 하는 상기 패드부 수직 연장선(ek)의 차로서 쉽게 구할 수가 있다.In this case, the vertical routing line (not shown) of the routing unit 111 may be easily obtained as a difference between the pad unit vertical extension line e k to be obtained from the pad margin.

따라서, 본 발명에 따른 상기 라우팅 부(111)의 라우팅 세로 라인은 상기 패드부 수직 연장선의 길이를 계산함으로써 용이하게 계산할 수 있다.Therefore, the vertical routing line of the routing unit 111 according to the present invention can be easily calculated by calculating the length of the pad extension line.

한편, 화소 피치(p)와 패드 피치(P)는 각각 일정한 차이를 갖기 때문에 상기 라우팅 부의 라우팅 가로 라인의 길이(Xk) 또한 구할 수가 있다.On the other hand, since the pixel pitch p and the pad pitch P each have a constant difference, the length X k of the routing horizontal line of the routing section can also be obtained.

즉, 라우팅 부(111)의 라우팅 가로 라인의 길이(Xk)는 상기 화소 피치(p) 및 패드 피치(P) 편차와 총 채널 수(n)에서 구하고자 하는 전단 채널의 변수(k-1)를 감한 값을 곱하여 계산할 수 있다.That is, the length (X k ) of the routing horizontal line of the routing unit 111 is a variable k-1 of the front channel to be obtained from the pixel pitch (p) and the pad pitch (P) deviation and the total number of channels (n). Can be calculated by multiplying

공식 2)Formula 2)

Xk= (p-P)(n+1-k)X k = (pP) (n + 1-k)

따라서, 본 발명의 액정표시장치 설계 방법은 직교하는 복수개의 라우팅 라인(111a)을 갖는 라우팅 부(111)는 정형화된 방법으로 라우팅 세로 라인 및 라우팅 가로 라인의 길이를 용이하게 계산하여 상기 라우팅 라인(111a)들 간의 간섭현상을 방지할 수 있고, 상기 라우팅 라인(111a)들간의 균일한 저항차를 갖도록 할 수 있다.Accordingly, in the liquid crystal display device designing method of the present invention, the routing unit 111 having a plurality of orthogonal routing lines 111a can be easily calculated by calculating the length of the routing vertical line and the routing horizontal line in a standardized manner. Interference between the 111a may be prevented, and a uniform resistance difference between the routing lines 111a may be provided.

결국, 본 발명의 액정표시장치의 설계방법은 직교하는 복수개의 라우팅 라인(111a)을 갖는 라우팅 부(111)를 정형화된 방법으로 설계하여 생산성 및 신뢰성을 높일 수 있다.As a result, the design method of the liquid crystal display device of the present invention can improve productivity and reliability by designing the routing unit 111 having a plurality of orthogonal routing lines 111a in a standardized manner.

이상에서 설명한 바와 같이, 본 발명의 액정표시장치 설계방법은 다음과 같은 효과가 있다.As described above, the liquid crystal display device design method of the present invention has the following effects.

본 발명의 액정표시장치 설계방법은 직교하는 복수개의 라우팅 라인을 갖는 라우팅 부를 정형화된 방법으로 설계하여 상기 라우팅 라인들 간의 간섭 현상을 줄이고 균일한 저항차를 갖도록 설계할 수 있기 때문에 생산성 및 신뢰성을 높일 수 있다.In the liquid crystal display device design method of the present invention, since the routing unit having a plurality of orthogonal routing lines can be designed in a standardized manner, it is possible to reduce the interference between the routing lines and to design a uniform resistance difference, thereby increasing productivity and reliability. Can be.

Claims (9)

기판 상의 액티브 영역에 일정 간격을 갖고 일방향으로 배열되는 복수개의 신호 라인과,A plurality of signal lines arranged in one direction at regular intervals in the active region on the substrate; 상기 액티브 영역 외곽에 형성되어 상기 각 신호 라인을 구동회로에 연결하기 위해 상기 신호 라인들의 간격보다 더 좁은 간격으로 형성되는 복수개의 패드들과,A plurality of pads formed outside the active area and formed at a narrower interval than the interval of the signal lines to connect each signal line to a driving circuit; 상기 각 신호 라인에 수직하는 방향으로 상기 각 신호 라인과 각 패드를 연결하는 복수개의 라우팅 라인을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a plurality of routing lines connecting the signal lines and the pads in a direction perpendicular to the signal lines. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 신호라인을 게이트 라인이고, 상기 복수개의 패드는 게이트 패드임을 특징으로 하는 액정표시장치.And the plurality of signal lines are gate lines, and the plurality of pads are gate pads. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 신호 라인은 데이터 라인이고, 상기 복수개의 패드는 데이터 패드임을 특징으로 하는 액정표시장치.And the plurality of signal lines are data lines, and the plurality of pads are data pads. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 패드들의 연장선 길이는 최외곽 양측의 패드의 연장선 길이가가장 짧고 중앙 부분의 패드의 연장선 길이가 가장 길도록 형성됨을 특징으로 하는 액정표시장치.The extension line length of the plurality of pads is formed such that the extension line length of the pads on the outermost sides is the shortest and the extension line length of the pad in the center portion is the longest. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 라우팅 라인들은 최외곽 양측의 패드와 최외곽 양측의 신호 라인을 연결하는 라우팅 라인이 가장 길고, 중앙 부분의 패드와 신호라인을 연결하는 라우팅 라인이 가장 짧도록 형성됨을 특징으로 하는 액정표시장치.The plurality of routing lines may have a longest routing line connecting the pads at the outermost sides and the signal lines at the outermost sides, and a shortest routing line connecting the pads at the center with the signal lines. Device. 액티브 영역에 일정한 간격을 갖고 일방향으로 배열되는 복수개의 신호라인과, 상기 각 신호 라인을 구동회로에 연결하기 위해 상기 신호 라인들의 간격보다 더 좁은 간격으로 상기 액티브 영역 외곽에 형성되는 복수개의 패드부와, 상기 각 신호라인에 수직한 방향으로 상기 각 신호 라인과 각 패드를 연결하는 복수개의 라우팅부를 포함한 액정표시장치의 설계방법에 있어서,A plurality of signal lines arranged in one direction at regular intervals in the active region, a plurality of pad portions formed outside the active region at intervals narrower than the intervals of the signal lines for connecting each signal line to a driving circuit; In the design method of the liquid crystal display device comprising a plurality of routing units for connecting each signal line and each pad in a direction perpendicular to the signal line, 상기 패드부의 수직 연장선 길이는 구하고자 하는 채널 수보다 1 적은 값을 패드마진에 곱하고, 절반 채널 수를 나눈 값에, 초기 패드의 수직 연장선 길이를 더하여 계산하고,The length of the vertical extension line of the pad part is calculated by multiplying the pad margin by one less than the number of channels to be obtained, and dividing the number of half channels by adding the length of the initial extension line of the initial pad. 상기 라우팅 부의 라우팅 가로 라인의 길이는 상기 신호 라인의 화소피치 및 패드의 패드피치의 차와, 절반 채널의 수 및 구하고자 하는 전단 채널의 변수의 차에 비례하도록 계산함을 특징으로 하는 액정표시장치의 설계방법.The length of the routing horizontal line of the routing unit is calculated to be proportional to the difference between the pixel pitch of the signal line and the pad pitch of the pad, the number of half channels, and the difference of the variable of the front end channel to be obtained. Design method. 제 6 항에 있어서,The method of claim 6, 상기 라우팅 부는 라우팅 가로 라인에서 상기 신호 라인에 전기적으로 연결되는 라우팅 세로 라인을 더 포함함을 특징으로 하는 액정표시장치의 설계 방법.And the routing unit further comprises a routing vertical line electrically connected to the signal line in a routing horizontal line. 제 7 항에 있어서,The method of claim 7, wherein 상기 라우팅 세로 라인의 길이는 상기 패드마진에서 상기 패드부 연장선 길이를 감하여 계산함을 특징으로 하는 액정표시장치 설계 방법.The length of the routing vertical line is calculated by subtracting the length of the pad portion from the pad margin. 상기 제 6 항에서,In claim 6, 상기 패드부 및 라우팅 부는 수평으로 대칭됨을 특징으로 하는 액정표시장치의 설계방법.And the pad part and the routing part are horizontally symmetrical.
KR1020020087814A 2002-12-31 2002-12-31 Method Liquid crystal display device KR20040061543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087814A KR20040061543A (en) 2002-12-31 2002-12-31 Method Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087814A KR20040061543A (en) 2002-12-31 2002-12-31 Method Liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20040061543A true KR20040061543A (en) 2004-07-07

Family

ID=37353078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087814A KR20040061543A (en) 2002-12-31 2002-12-31 Method Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20040061543A (en)

Similar Documents

Publication Publication Date Title
KR102658459B1 (en) Display device
US10185195B2 (en) Horizontal stripe liquid crystal display device
US7414692B2 (en) Liquid crystal display panel comprising data lines having alternately different extended lengths to data pads at respectively different levels above the substrate
US20070040980A1 (en) Display device
KR20040013534A (en) A liquid crystal display and a driving integrated circuit for the same
WO2020220464A1 (en) Display device
KR20070010676A (en) Liquid crystal display
JP2003140181A (en) Liquid crystal display device
KR20120110887A (en) Liquid crystal display panel
KR20050068855A (en) Array substrate for liquid crystal display device
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
KR20020095203A (en) Display device
KR20190107243A (en) Flexible film and display apparatus
KR20220023913A (en) Display panel and display device including the same
KR20020078365A (en) Driver Intergrated Circuit unit for Liquid Crystal Display Device
KR101182302B1 (en) Liquid Crystal Display Device and method of manufacturing the same
KR101890734B1 (en) Liquid crystal display panel
KR101157961B1 (en) Liquid Crystal Display Device
KR20040061543A (en) Method Liquid crystal display device
KR20150072508A (en) Display device
KR101021747B1 (en) Liquid crystal display
US20190162994A1 (en) Electronic device
KR102564467B1 (en) Display device
KR100995638B1 (en) Liquid Crystal Display Device
KR101441376B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination