KR20130031714A - 유에스비 주변 장치 및 그의 송신 전력 감소 방법 - Google Patents

유에스비 주변 장치 및 그의 송신 전력 감소 방법 Download PDF

Info

Publication number
KR20130031714A
KR20130031714A KR1020110095443A KR20110095443A KR20130031714A KR 20130031714 A KR20130031714 A KR 20130031714A KR 1020110095443 A KR1020110095443 A KR 1020110095443A KR 20110095443 A KR20110095443 A KR 20110095443A KR 20130031714 A KR20130031714 A KR 20130031714A
Authority
KR
South Korea
Prior art keywords
usb
peripheral device
resistance value
transmission
mode
Prior art date
Application number
KR1020110095443A
Other languages
English (en)
Other versions
KR101268852B1 (ko
Inventor
박홍준
성기환
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020110095443A priority Critical patent/KR101268852B1/ko
Priority to JP2014531722A priority patent/JP5809363B2/ja
Priority to CN201280046227.9A priority patent/CN103827768B/zh
Priority to PCT/KR2012/007579 priority patent/WO2013042976A2/ko
Priority to US14/346,641 priority patent/US9423861B2/en
Publication of KR20130031714A publication Critical patent/KR20130031714A/ko
Application granted granted Critical
Publication of KR101268852B1 publication Critical patent/KR101268852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3854—Control is performed at the peripheral side
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 송신단 회로 및 수신단 회로에 구비된 종단 저항 값을 전송선로의 특정 임피던스 값보다 크게 함으로써, 송신단 회로의 전력 소모를 감소시킬 수 있는 유에스비 주변 장치 및 그의 송신 전력 감소 방법에 관한 것이다.

Description

유에스비 주변 장치 및 그의 송신 전력 감소 방법{A universal serial bus peripheral device and Method for reducing a transmitting power in thereof}
본 발명은 USB 주변 장치에 관한 것으로, 특히 송신 전력을 감소시킬 수 있는 USB 주변 장치 및 그의 송신 전력 감소 방법에 관한 것이다.
현재 USB 통신 방식이 휴대용 모바일 기기 등에 많이 사용되면서, USB 통신을 위해 사용되는 회로가 휴대용 장치의 전력 소모에 큰 영향을 끼친다.
USB 2.0 인터페이스에서 Host와 Device 중에서 Host는 PC(Personal Computer)이고, Device는 메모리 스틱, 휴대폰, 스마트폰과, 아이패드 등의 휴대용기기를 포함한 여러 종류의 주변기기(Peripheral Device)이다.
USB 통신에 사용되는 회로의 송신 전력 소모를 감소시키면, 한정된 배터리 전력을 내장하고 있는 휴대 장치의 사용 시간이 증가한다.
USB 2.0 표준의 USB 주변 장치에서 가장 많은 전력을 소비하는 부분은 고속 구동 회로이다.
USB 2.0 표준에서 상기 고속 구동 회로가 상기 USB 주변 장치와 연결된 외부 기기로 데이터를 전송할 때는 일정한 출력 전압 스윙(400mV)을 유지해야 하는데, 상기 전압 스윙값은 수신부 회로의 종단(Termination) 저항값과, 송신부 회로의 종단 저항값 및 상기 고속 구동 회로의 공급 전류에 의해 결정된다.
USB 2.0 표준의 추천에 따라 송신단과 수신단의 종단 저항값이 45옴으로 정해지기 때문에 출력 전압 스윙을 400mV 로 유지하기 위해 상기 고속 구동 회로의 전류는 약 18mA가 된다.
상기 고속 구동회로 전류는 USB 주변 장치 내에서 소비하는 전체 전류 중 약 40%를 차지하므로, 상기 고속 구동 회로의 전류의 크기를 줄이면 전체 USB 주변 장치의 소비 전력이 크게 감소한다.
본 발명의 목적은, 상기 목적을 달성하기 위한 것으로써, 상기 USB 주변 장치가 송신모드일 때는 종단 저항의 저항값을 기존보다 크게 증가시켜 송신 전력을 감소시키고, 상기 USB 주변 장치가 수신모드 또는 대기모드일 때는 상기 종단 저항의 저항값을 기존 저항값으로 변경함으로써, USB 호스트 장치에서 상기 USB 주변 장치를 USB 2.0 규격의 장치로 인식하도록 하는 USB 주변 장치 및 그의 송신 전력 감소 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 USB 주변 장치는, USB(Universal Serial Bus; 이하, 'USB'로 명칭함) 장치의 동작모드가 송신 모드일 때, 입력된 데이터를 기 연결된 외부의 USB 호스트 장치로 송신하는 송신부와; 상기 USB 주변 장치가 수신모드일 때, 상기 USB 호스트 장치로부터 데이터를 수신하는 수신부와; 제1 저항값을 가지며, 상기 송신부 및 수신부에 연결된 종단 저항부와; 상기 USB 주변 장치가 송신모드 및 수신모드 중 어느 하나의 동작모드인지를 감지하고, 상기 종단 저항부의 제1 저항값을 상기 감지된 동작모드에 해당하는 제2 저항값으로 변경하도록 제어하는 제어부;를 포함하여 이루어진다.
또한, USB 호스트 장치와 연결되고, 상기 USB 호스트 장치와 데이터를 송수신하는 유에스비 장치의 송신 전력 감소 방법에 있어서, 상기 USB 주변 장치의 동작모드가 송신모드 및 수신모드 중 어느 하나인지를 감지하는 단계와; 상기 감지 결과, 상기 USB 주변 장치가 송신모드이면, 상기 USB 주변 장치의 송신부와 연결된 종단 저항부의 최초 제1 저항값을 상기 제1 저항값보다 두배 이상의 제2 저항값으로 변경시키는 단계와; 상기 제1 저항값이 상기 제2 저항값으로 변경된 후에 입력된 데이터를 상기 USB 호스트 장치로 전송하는 단계와; 상기 감지 결과, 상기 USB 주변 장치가 수신모드이면, 상기 변경된 제2 저항값을 상기 제1 저항값으로 변경시키는 단계;를 포함하여 이루어진다.
본 발명에 따른 USB 주변 장치 및 그의 송신 전력 감소 방법은, 상기 USB 주변 장치가 송신모드일 때는 종단 저항의 저항값을 기존보다 크게 증가시켜 송신 전력을 크게 감소시킬 수 있는 효과를 제공한다.
도 1은 본 발명에 따른 USB 주변 장치(100) 및 USB 호스트 장치(500)로 구성된 시스템을 나타내는 도면이다.
도 2는 본 발명에 따른 USB 주변 장치(100)의 구성을 나타낸 블록다이어그램이다.
도 3은 본 발명에 따른 USB 주변 장치의 종단 저항부의 구성을 나타낸 도면이다.
도 4는 본 발명에 따른 USB 주변 장치의 송신 전력 감소 과정을 나타낸 흐름도이다.
도 5는 본 발명에 따른 USB 주변 장치의 구동 타이밍을 나타낸 도면이다.
도 6은 송신부의 구동 타이밍을 나타낸 도면이다.
도 7은 본 발명에 따른 USB 주변 장치가 송신모드일 때의 USB 단자(DP, DM)의 전압에 대한 EYE 다이어그램을 SPICE 시뮬레이션을 통해 나타낸 도면이다.
도 8은 본 발명에 따른 USB 주변 장치가 수신모드일 때의 전압에 대한 EYE 다이어그램을 SPICE 시뮬레이션을 통해 나타낸 도면이다.
이하의 실시예들은 본 발명의 구성요소들과 특징들을 소정 형태로 결합한 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려될 수 있다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성할 수도 있다. 본 발명의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대응하는 구성 또는 특징과 교체될 수 있다.
도면에 대한 설명에서, 본 발명의 기술적 요지를 흐릴 수 있는 절차 또는 단계 등은 기술하지 않았으며, 당업자의 수준에서 이해할 수 있을 정도의 절차 또는 단계는 또한 기술하지 아니하였다. 또한, 명세서 전체를 통하여 동일한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함(comprising 또는 including)"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, "일(a 또는 an)", "하나(one)", "그(the)" 및 유사 관련어는 본 발명을 기술하는 문맥에 있어서(특히, 이하의 청구항의 문맥에서) 본 명세서에 달리 지시되거나 문맥에 의해 분명하게 반박되지 않는 한, 단수 및 복수 모두를 포함하는 의미로 사용될 수 있다.
본 발명의 실시예들에서 사용되는 특정(特定) 용어들은 본 발명의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.
본 발명의 USB 주변 장치는, USB 호스트 장치와 연결되는 디바이스로써, 480Mbps 이상의 속도를 가지고, USB 2.0 표준 규격에 따른 고속의 USB 주변 장치이다.
또한, 본 발명에 따른 USB 주변 장치는 모듈 또는 유닛 형태로 구성되고, 상기 모듈 또는 유닛 형태의 USB 주변 장치는 휴대용 단말기 내에 탑재될 수 있다.
상기 휴대용 단말기는, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 네비게이션, MP3 플레이어 등이 포함될 수 있다.
도 1은 본 발명에 따른 USB 주변 장치(100) 및 USB 호스트 장치(500)로 구성된 시스템을 나타내는 도면이다.
도 1을 참조하면, USB 주변 장치(100)는 데이터 케이블을 통해 USB 호스트 장치(500)와 유선 통신을 연결되고, USB 주변 장치(100)가 송신모드일 때는 USB 주변 장치(100) 내에 구비된 데이터들 중 사용자에 의해 선택된 데이터를 USB 호스트 장치(500)로 전송하고, USB 주변 장치(100)가 수신모드일 때는 USB 호스트 장치(500)로부터 데이터를 수신한다.
이때, 본 발명에서는 USB 주변 장치(100)가 송신모드일 때, USB 주변 장치(100) 내의 송신부와 연결된 종단 저항의 최초 제1 저항값보다 최소 2배 이상의 제2 저항값으로 증가시킴으로써, USB 호스트 장치(500)로 전송할 데이터의 송신 전력을 획기적으로 줄일 수 있다.
그러나, 상기 USB 주변 장치(100)의 송신 전압 스윙이 USB 2.0 표준에 정의된 송신 전압 스윙과 다를 경우, USB 호스트 장치(500)는 현재 자신과 연결된 USB 주변 장치(100)가 USB 2.0 표준의 고속 장치가 아니거나 또는 연결이 차단된 것으로 인식할 수 있는 문제점이 발생될 수 있다.
이에 따라, 본 발명에서는 상기 USB 호스트 장치(500)가 현재 자신과 연결된 USB 주변 장치(100)가 USB 2.0 표준의 고속 장치인지를 체크하기 위한 쳐프(Chirp) 신호를 상기 USB 호스트 장치(500)로 전송할 때는 상기 쳐프 신호의 송신 전력을 기존의 제 1저항값일 때의 송신 전력으로 변경함으로써, USB 호스트 장치(500)는 현재 자신과 연결된 USB 주변 장치(100)를 USB 2.0 표준의 고속 장치로 인식하도록 한다.
또한, 본 발명에서는 상기 USB 주변 장치(100)가 송신모드가 아닌 수신모드 또는 대기모드일 때는, 상기 증가된 제2 저항값을 다시 원래의 제1 저항값으로 변경시킴으로써, 현재 자신과 연결된 USB 주변 장치(100)가 USB 2.0 표준의 고속 장치로 인식하도록 한다.
도 2는 본 발명에 따른 USB 주변 장치(100)의 구성을 나타낸 블록다이어그램이다.
도 2를 참조하면, 본 발명에 따른 USB 주변 장치(100)는 송신부(110)와, 수신부(120)와, 종단 저항부(130)와, 메모리(140)와, 전원 공급부(150)와, 서브 전원 공급부(160)와, 제어부(170)를 포함하여 구성된다.
송신부(110)는 USB 주변 장치(100)가 USB 호스트 장치(500)에 연결되면, 제어부(170)의 제어에 따라 사용자로부터 선택된 데이터를 USB 호스트 장치(500)로 전송한다.
수신부(110)는 USB 호스트 장치(500)로부터 데이터를 수신한다.
종단 저항부(130)는 송신부(110)와 USB 호스트 장치(500) 사이의 전송 선로 및/또는 수신부(120)와 USB 호스트 장치(500) 사이의 전송 선로에 구비되고, 본 발명에 따라 제1 및 제2 저항값을 구비한다.
이때, 종단 저항부(130)의 제1 저항값은 최초의 저항값으로 USB 2.0 표준 규격에 명시된 45옴(W)이 될 수 있고, 상기 제2 저항값은 본 발명에 따라 송신부(110)의 송신 전력을 감소를 위해 상기 45옴(W)보다 2배 이상의 저항값을 가진다.
이때, 종단 저항부(130)는 상기 제1 및 제2 저항값으로 가변이 가능한 가변저항으로 구성될 수 있고, 이 경우 제어부(170)의 제어에 따라 상기 가변 저항은 제1 저항값에서 제2 저항값으로 가변되고, 또는 제2 저항값에서 제1 저항값으로 가변된다.
즉, 제어부(170)는 USB 주변 장치(100)의 현재 동작모드가 송신모드인 것이 감지되면, 상기 가변저항의 저항값을 상기 제1 저항값에서 제2 저항값으로 변경하고, 수신모드 또는 대기모드로 감지되면, 상기 가변저항의 저항값을 제1 저항값으로 유지하거나 또는 상기 제2 저항값을 제1 저항값으로 변경하는 것이다.
또한, 종단 저항부(130)는 이하의 도 3에 도시된 바와 같이, 제1 및 제2 저항값을 가지는 제1 및 제2 종단 저항(131, 132) 및 상기 제1 및 제2 종단 저항(131, 132)을 스위칭하는 스위칭 소자(133)를 포함하여 구성될 수 있다.
도 3은 본 발명에 따른 종단 저항부의 구성을 나타낸 도면이다.
즉, 도 3에 도시된 바와 같이, 종단 저항부(130)는 최초의 제1 저항값(45옴W)을 가지는 제1 종단 저항(131)(R1)과, 상기 제1 저항값보다 2배 이상의 제2 저항값을 가지는 제2 종단 저항(132)(R2) 및, 제어부(170)의 제어에 따라 상기 제1 및 제2 종단 저항(131, 132) 중 어느 하나를 송신부(110) 또는 수신부(120)와 연결하는 스위칭 소자(133)를 포함하여 구성된다.
즉, 제어부(170)는 USB 주변 장치(100)의 현재 동작모드가 송신모드인 것이 감지되면, 상기 제2 종단 저항(132)이 상기 송신부(110)의 전송 선로와 연결되도록 상기 스위칭 소자(133)를 제어하고, 상기 USB 주변 장치(100)가 수신모드 또는 대기모드이면, 상기 제1 종단 저항(131)이 상기 수신부(110)의 전송 선로와 연결되도록 상기 스위칭 소자(133)를 제어하는 것이다.
그 다음으로, 메모리(140)는 제어부(170)의 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 입/출력되는 데이터들(예를 들어, 동영상파일, 음악 파일, 데이터 파일 등등)의 임시 저장을 위한 기능을 수행할 수도 있다.
전원 공급부(150)는 제어부(170)의 제어에 따라, USB 호스트 장치(500)의 전원 또는 내부의 전원을 인가받아 USB 주변 장치(100)의 각 구성 요소들의 동작에 필요한 전원을 공급한다.
서브 전원 공급부(160)는 제어부(170)에 제어에 따라, 상기 송신부(110)가 상기 쳐프(Chirp) 신호를 상기 USB 호스트 장치(500)로 전송 시에 상기 쳐프 신호의 송신 전력이 기존 송신 전력이 되도록 상기 송신부(110)로 공급한다.
즉, 제어부(170)는 전원 공급부(150)에서 공급되는 제2 저항값일 때의 송신 전력을 이용하여 현재 구간이 상기 USB 주변 장치(100)가 USB 2.0 규격의 장치임을 USB 호스트 장치(500)로 알리기 위한 쳐프 신호를 전송할 구간이면, 전원 공급부(150)에서 송신부(110)로 공급되는 전원을 차단시키고, 상기 서브 전원 공급부(160)에서 공급되는 상기 제1 저항값일 때의 송신 전력을 상기 송신부(110)로 공급함으로써, USB 호스트 장치(500)가 상기 USB 주변 장치(100)를 USB 2.0 표준의 고속 장치로 인식하도록 한다.
제어부(170)는 상기 USB 주변 장치(100)의 전반적인 동작을 제어하는 것으로, 이하의 도 4를 참조하여, 본 발명에 따른 제어부(170)의 세부적인 동작을 상세히 설명한다.
도 4는 본 발명에 따른 USB 주변 장치의 송신 전력 감소 과정을 나타낸 흐름도이다.
도 4를 참조하면, 제어부(170)는 USB 주변 장치(100)가 USB 호스트 장치(500)와 연결된 것이 감지되면[S110], USB 주변 장치(100)가 고속 장치인지를 쳐프(Chirp)신호를 통해 알아내게 된다. 이때 USB 주변 장치(100)가 고속 장치인 것으로 확인되면, USB 주변 장치(100)가 현재 송신모드와, 수신모드 및 대기모드 중 어느 하나의 동작모드인지를 감지한다[S120].
이때, 제어부(170)는 UTMI(USB2.0 Transceiver Macrocell Interface)를 통해 상기 송신부(110)와, 수신부(120)와, 종단 저항부(130)를 포함한 물리 계층의 상위 계층(SIE)으로부터 송신 유효 신호(TXVALID)가 수신되면, 상기 USB 주변 장치(100)가 송신모드인 것으로 감지하고, 상기 송신 유효 신호(TXVALID)가 수신되지 않으면, 상기 USB 주변 장치(100)가 수신모드 또는 대기모드인 것으로 감지한다.
상기와 같이, 제어부(170)는 상기 USB 주변 장치(100)가 송신모드이면[S130], 종단 저항부(130)의 최초 제1 저항값을 상기 제1 저항값보다 2배 이상의 제2 저항값으로 변경시키고[S140], 사용자로부터 입력되거나 또는 선택된 데이터를 USB 호스트 장치(500)로 전송한다[S150].
이때, 상기 USB 주변 장치(100)의 송신 전압 스윙이 USB 2.0 표준에 정의된 송신 전압 스윙과 다를 경우, USB 호스트 장치(500)는 현재 자신과 연결된 USB 주변 장치(100)가 USB 2.0 표준의 고속 장치가 아니거나 또는 연결이 차단된 것으로 인식할 수 있는 문제점이 발생될 수 있다.
즉, 일 예로, USB 2.0 규격의 USB 주변 장치(100)가 초기화되어 리셋 상태 후에, USB 주변 장치(100)가 USB 2.0 규격의 고속 송수신이 가능한 장치인지를 알아보기 위해서 USB 호스트 장치(500)와 USB 주변 장치(100) 간에 핸드쉐이킹(Handshaking)을 수행하는데, 상기 핸드쉐이킹을 위해 전송되는 신호를 쳐프 신호라 한다.
상기 쳐프(Chirp) 신호는 USB 2.0 규격에 의하면, 0 또는 800mV 값을 가져야 한다. 그러나, 송신부(110)가 상기 쳐프 신호를 전송할 때에는, 종단 저항부(130)가 USB 케이블이 연결된 출력단자에서 격리되므로, 상기 출력단자에 연결된 저항은 USB 호스트 장치의 45옴뿐이다. 즉, 상기 USB 호스트 장치(500)의 45옴 저항에 상기 쳐프 신호의 스윙 전압인 800mV를 발생시키려면, 송신부(110)의 송신 전력에 따른 구동 전류값을 약 18mA 정도로 해야 한다.
이에 따라, USB 주변 장치(100)가 USB 2.0 표준의 장치인지를 알리는 쳐프(Chirp) 신호를 상기 USB 호스트 장치(500)로 전송할 때는, 상기 서브 전원 공급부(160)를 제어하여 상기 쳐프 신호의 송신 전력을 기존의 제1 저항값일 때의 송신 전력으로 변경시킴으로써, USB 호스트 장치(500)가 USB 주변 장치(100)를 USB 2.0 표준의 고속 장치로 인식하도록 한다.
또한, 제어부(170)는 상기 S120 단계의 감지 결과, 상기 USB 주변 장치(100)가 수신모드 또는 대기모드이면[S160], 상기 종단 저항부(130)의 현재 저항값이 제1 저항값일 경우 상기 제1 저항값을 그대로 유지하거나 또는 상기 종단 저항부(130)의 현재 저항값이 제2 저항값일 경우 상기 제2 저항값을 상기 제1 저항값으로 변경시키고[S170], USB 호스트 장치(500)로부터 데이터를 수신한다[S180].
도 5는 본 발명에 따른 USB 주변 장치의 구동 타이밍을 나타낸 도면이다.
도 5를 참조하면, USB 주변 장치(100)의 송신부(110)가 동작하여 데이터를 전송하고자 할 때, UTMI 인터페이스를 통해 상위 계층(SIE)으로부터 수신되는 송신 유효 신호(TXVALID)가 활성화('1') 상태로 바뀐 후, 60Mhz 클럭으로 두 클럭 혹은 세 클럭 이후에 데이터를 전송하기 시작한다.
또한, TXVALID가 비활성화('0') 상태로 바뀐 후, 60Mhz 클럭으로 세 클럭 이후에 송신부(110)가 데이터 전송을 중단한다.
따라서, 상위 계층(SIE)으로부터 수신되는 송신 유효 신호(TXVALID)를 참조하면, 데이터를 송신하기 이전에 두 클럭 혹은 세 클럭의 시간적 여유가 있기 때문에, 제어부(170)는 USB 주변 장치(100)의 동작모드가 현재 송신모드인 것을 알 수 있고, 이로 인해 종단 저항부(130)를 제어하여 최초의 제1 저항값을 제2 저항값으로 변경시킬 수 있다.
고속 구동 회로가 송신기로 동작하다가 수신기로 동작모드를 바꿀 때도 FSM의 출력 신호를 이용하여 Device PHY의 터미네이션 저항값을 정확한 데이터를 수신할 수 있는 저항값으로 바꿔줄 수 있다.
도 6은 송신부의 구동 타이밍을 나타낸 도면이다.
도 6을 참조하면, 송신부(110)가 상기 쳐프 신호를 송신할 때 사용되는 세가지의 제어 신호(Device XCVR, Device TERM, Device TXVALID)에 대한 타이밍을 나타내고 있다.
상기 제어 신호들은, 상위 계층(SIE)에서 UTMI 인터페이스를 통하여 USB 주변 장치(100)로 전달되는 신호들이다.
상기 Device XCVR은 풀-스피드(Full-Speed)(12Mbps) 드라이버와 하이-스피드(High-Speed)(480Mbps) 드라이버 중에서 하나를 선택하는 역할을 한다. 즉, 상기 Device XCVR이 '1'이면 상기 풀-스피드(12Mbps) 드라이버가 선택되고, 상기 Device XCVR이 '0'이면 하이-스피드(480Mbps) 드라이버가 선택된다.
단, DRE라는 신호를 이용하여 상기 DRE가 '1' 일 때, 상기 XCVR 신호에 의해 선택된 풀-스피드(Full-Speed)(12Mbps) 드라이버 또는 하이-스피드(High-Speed)(480Mbps) 드라이버를 송신부(110)로 사용할 수 있게 된다. 상기 DRE가 '0'일 때는 상기 XCVR 신호와 관계없이 풀-스피드(Full-Speed)(12Mbps) 드라이버와 하이-스피드(High-Speed)(480Mbps) 드라이버가 모두 오프되어 수신부(120)로 동작한다.
상기 Device TERM 신호는 상기 쳐프 동작에만 사용되는 것으로, 종단 저항부(130)를 USB 신호 전압 단자(DP, DM)에 연결하거나 격리시키는 역할을 한다. 즉 Device TERM이 '1'이면 종단 저항부(130)가 상기 DP와 DM단자로부터 격리된다. 상기 Device TERM이 '1'인 경우는 쳐프 신호 전송 동작에서만 발생한다.
메모리에서 Device TXVALID를 이용하여 생성된 CONTROL 신호가'1'이면, USB 주변 장치(100)가 송신모드인 것을 나타낸다. 즉, 상기 CONTROL 신호가 '1'이면 종단 저항부(130)(도 6의 D.T.R)의 제1 저항값(일 예로, 45옴)이 상기 제2 저항값(일 예로, 500옴)으로 변경되고, 상기 CONTROL 신호가 '0'이 되면, 종단 저항부(130)(도 6의 H.T.R)의 저항값이 기존의 제1 저항값(45옴)으로 조정된다.
상기 DP와 DM은 USB 출력단자의 차동 신호를 나타낸다. SE0는 대기모드를 나타내는 것으로 DP와 DM 단자 신호가 모두 '0'인 상태이고, J는 DP와 DM이 각각 '1'과 '0'인 상태이고, K는 DP와 DM이 각각 '0'과 '1'인 상태이다.
먼저, 상기 XCVR 신호가 '0'이면, USB 주변 장치(100)가 Enable되고, 상기 Device TERM 신호가 '1'이면, 종단 저항부(130)가 USB 신호 단자(DP, DM)로부터 격리되고, 상기 CONTROL 신호가 '1'이면, 상기 USB 주변 장치(100)의 동작모드가 송신모드로 되고, 송신부(110)는 USB 신호 단자로 K 신호(DP '0', DM '1')를 USB 호스트 장치(500)전송한다.
한편, USB 호스트 장치(500)는 USB 주변 장치(100)로부터 수신된 쳐프 신호의 전압이 0.7V이상이고 1.1V이하인 범위에 들어가는지 체크한다. 상기 범위에 들어가야 USB 호스트 장치(500)는 USB 2.0 규격의 상기 USB 주변 장치(100)가 연결되었다고 판단한다.
도 7은 본 발명에 따른 USB 주변 장치가 송신모드일 때의 USB 단자(DP, DM)의 전압에 대한 아이(EYE) 다이어그램을 SPICE 시뮬레이션을 통해 나타낸 도면이다.
이때, 도 8 내의 송신단은 USB 주변 장치(100)이고, 수신단은 USB 호스트 장치(500)를 나타낸다.
USB 2.0 스펙을 만족하기 위해서는 5m의 전송을 가지는 USB 주변 장치(100)로 데이터를 전송하였을 때, 송신부(110)와 연결된 종단 저항부(130)서의 전압 레벨은 양의 레벨이 275mV이상 575mV 이하를 만족해야 한다.
또한 수신부(120)와 연결된 종단 저항부(130)에서의 전압 레벨은 양의 레벨이 175mV이상 525mV 이하를 만족해야 한다.
도 7에 도시된 바와 같이, 본 발명에 따른 USB 주변 장치(100)는 USB 2.0 규격에서 제시한 EYE SPEC 조건을 만족시킨다.
도 8은 본 발명에 따른 USB 주변 장치가 수신모드일 때의 EYE 다이어그램을 SPICE 시뮬레이션을 통해 나타낸 도면이다.
도 8에 도시된 바와 같이, 본 발명에 따른 USB 주변 장치가 수신모드일 때에도, USB 2.0 규격을 만족하는 것을 확인할 수 있다.
이상 본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다.
본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
100: USB 주변 장치 110: 송신부
120: 수신부 130: 종단 저항부
140: 메모리 150: 전원 공급부
160: 서브 전원 공급부 170: 제어부
500: USB 호스트 장치

Claims (13)

  1. 유에스비(USB) 주변 장치의 동작모드가 송신 모드일 때, 입력된 데이터를 기 연결된 외부의 유에스비(USB) 호스트 장치로 송신하는 송신부;
    상기 유에스비 장치가 수신모드일 때, 상기 USB 호스트 장치로부터 데이터를 수신하는 수신부;
    제1 저항값을 가지며, 상기 송신부 및 수신부에 연결된 종단 저항부; 및
    상기 유에스비 장치가 송신모드 및 수신모드 중 어느 하나의 동작모드인지를 감지하고, 상기 종단 저항부의 제1 저항값을 상기 감지된 동작모드에 해당하는 제2 저항값으로 변경하도록 제어하는 제어부;를 포함하여 이루어지는 것을 특징으로 하는 유에스비 주변 장치.
  2. 제1 항에 있어서, 상기 유에스비 주변 장치는,
    480Mbps 이상의 유에스비 2.0 규격의 고속 유에스비 주변 장치인 것을 특징으로 하는 유에스비 주변 장치.
  3. 제1 항에 있어서, 상기 제어부는,
    상기 유에스비 주변 장치의 UTMI(USB2.0 Transceiver Macrocell Interface)를 통해 송신 유효 신호(TXVALID)가 수신되면, 송신 유효 신호를 이용하여 메모리에서 생성된 CONTROL 신호로 제어부가 상기 유에스비 주변 장치의 동작모드가 송신모드인 것으로 감지하고, 상기 송신 유효 신호(TXVALID)가 수신되지 않을 때에는, 송신 유효 신호를 이용하여 메모리에서 생성된 CONTROL 신호로 제어부가 상기 유에스비 주변 장치의 동작모드가 수신모드인 것으로 감지하는 것을 특징으로 하는 유에스비 주변 장치.
  4. 제1 항에 있어서,
    상기 제어부는, 상기 유에스비 주변 장치가 수신모드이거나, 또는 상기 송신모드 및 수신모드가 아닌 대기모드이면, 상기 변경된 제2 저항값을 상기 제1 저항값으로 변경하는 것을 특징으로 하는 유에스비 주변 장치.
  5. 제1 항에 있어서, 상기 제어부는,
    상기 유에스비 주변 장치가 송신모드이면, 상기 제1 저항값을 2배 이상 큰 제2 저항값으로 변경하도록 제어함으로써, 상기 송신부의 송신 전력을 감소시키는 것을 특징으로 하는 유에스비 주변 장치.
  6. 제5 항에 있어서, 상기 제어부는,
    상기 유에스비 주변 장치가 송신모드인 상태에서, 상기 유에스비 주변 장치가 상기 USB 호스트 장치로 핸드쉐이킹(Handshaking)을 위한 쳐프(Chirp) 신호를 송신하는 구간 동안에는 상기 쳐프 신호의 송신 전력을 상기 제1 저항값일 때의 송신 전력으로 다시 변경시키는 것을 특징으로 하는 유에스비 주변 장치.
  7. 제1 항에 있어서,
    상기 종단 저항부는, 상기 제1 및 제2 저항값으로 가변되는 가변저항을 포함하고,
    상기 제어부는, 상기 유에스비 주변 장치가 송신모드이면, 상기 가변저항이 상기 제1 저항값에서 제2 저항값으로 변경되도록 제어하는 것을 특징으로 하는 유에스비 주변 장치.
  8. 제1 항에 있어서,
    상기 종단 저항부는, 상기 제1 저항값을 가지는 제1 종단 저항과, 상기 제2 저항값을 가지는 제2 종단 저항 및 상기 제1 및 제2 종단 저항을 스위칭하는 스위칭 소자를 포함하고,
    상기 제어부는, 상기 유에스비 주변 장치가 송신모드이면, 상기 스위칭 소자를 제어하여 상기 송신부가 상기 제2 종단 저항과 연결되도록 제어하는 것을 특징으로 하는 유에스비 주변 장치.
  9. USB 호스트 장치와 연결되고, 상기 USB 호스트 장치와 데이터를 송수신하는 유에스비 주변 장치의 송신 전력 감소 방법에 있어서,
    상기 유에스비 주변 장치의 동작모드가 송신모드 및 수신모드 중 어느 하나인지를 감지하는 단계;
    상기 감지 결과, 상기 유에스비 주변 장치가 송신모드이면, 상기 유에스비 주변 장치의 송신부와 연결된 종단 저항부의 최초 제1 저항값을 상기 제1 저항값보다 두배 이상의 제2 저항값으로 변경시키는 단계;
    상기 제1 저항값이 상기 제2 저항값으로 변경된 후에 입력된 데이터를 상기 USB 호스트 장치로 전송하는 단계; 및
    상기 감지 결과, 상기 유에스비 주변 장치가 수신모드이면, 상기 변경된 제2 저항값을 상기 제1 저항값으로 변경시키는 단계;를 포함하여 이루어지는 것을 특징으로 하는 유에스비 장치의 송신 전력 감소 방법.
  10. 제9 항에 있어서, 상기 유에스비 주변 장치는,
    480Mbps 이상의 유에스비 2.0 규격의 고속 유에스비 주변 장치인 것을 특징으로 하는 유에스비 주변 장치의 송신 전력 감소 방법.
  11. 제9 항에 있어서, 상기 감지 단계는,
    상기 유에스비 주변 장치의 UTMI 인터페이스를 통해 송신 유효 신호(TXVALID)가 수신되면, 메모리가 송신 유효 신호를 처리하여 제어부를 통해 상기 유에스비 주변 장치의 동작모드가 송신모드인 것으로 감지하고,
    상기 송신 유효 신호(RXVAILD)가 수신되지 않을 때에는, 메모리가 송신 유효 신호를 처리하여 제어부를 통해 상기 유에스비 주변 장치의 동작모드가 수신모드인 것으로 감지하는 것을 특징으로 하는 유에스비 주변 장치의 송신 전력 감소 방법.
  12. 제9 항에 있어서,
    상기 유에스비 주변 장치가 대기모드이면, 상기 변경된 제2 저항값을 상기 제1 저항값으로 변경시키는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 유에스비 주변 장치의 송신 전력 감소 방법.
  13. 제9 항에 있어서,
    상기 유에스비 주변 장치가 송신모드인 상태에서, 상기 유에스비 주변 장치가 상기 USB 호스트 장치로 핸드쉐이킹(Handshaking)을 위한 쳐프(Chirp) 신호를 송신하는 구간 동안에는 상기 쳐프 신호의 송신 전력을 상기 제1 저항값일 때의 송신 전력으로 다시 변경시키는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 유에스비 주변 장치의 송신 전력 감소 방법.
KR1020110095443A 2011-09-21 2011-09-21 유에스비 주변 장치 및 그의 송신 전력 감소 방법 KR101268852B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110095443A KR101268852B1 (ko) 2011-09-21 2011-09-21 유에스비 주변 장치 및 그의 송신 전력 감소 방법
JP2014531722A JP5809363B2 (ja) 2011-09-21 2012-09-21 ユーエスビー周辺装置およびその送信電力低減方法
CN201280046227.9A CN103827768B (zh) 2011-09-21 2012-09-21 Usb外围设备以及其的传输功率降低方法
PCT/KR2012/007579 WO2013042976A2 (ko) 2011-09-21 2012-09-21 유에스비 주변 장치 및 그의 송신 전력 감소 방법
US14/346,641 US9423861B2 (en) 2011-09-21 2012-09-21 USB peripheral apparatus and transmission power reduction method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095443A KR101268852B1 (ko) 2011-09-21 2011-09-21 유에스비 주변 장치 및 그의 송신 전력 감소 방법

Publications (2)

Publication Number Publication Date
KR20130031714A true KR20130031714A (ko) 2013-03-29
KR101268852B1 KR101268852B1 (ko) 2013-05-29

Family

ID=47915023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095443A KR101268852B1 (ko) 2011-09-21 2011-09-21 유에스비 주변 장치 및 그의 송신 전력 감소 방법

Country Status (5)

Country Link
US (1) US9423861B2 (ko)
JP (1) JP5809363B2 (ko)
KR (1) KR101268852B1 (ko)
CN (1) CN103827768B (ko)
WO (1) WO2013042976A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740643B2 (en) 2013-06-20 2017-08-22 Apple Inc. Systems and methods for recovering higher speed communication between devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11068433B2 (en) * 2018-10-18 2021-07-20 Texas Instruments Incorporated Serial bus repeater with low power state detection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781028A (en) * 1996-06-21 1998-07-14 Microsoft Corporation System and method for a switched data bus termination
JP3632692B2 (ja) * 2003-01-30 2005-03-23 セイコーエプソン株式会社 テスト回路、集積回路及びテスト方法
JP2006227867A (ja) 2005-02-17 2006-08-31 Kawasaki Microelectronics Kk Ｕｓｂデバイスおよびｕｓｂホスト
JP2006262460A (ja) * 2005-03-17 2006-09-28 Samsung Electronics Co Ltd 低電圧差動信号の送受信システム
KR100672999B1 (ko) * 2005-03-22 2007-01-24 삼성전자주식회사 데이터 송신회로 및 그것의 출력 전압 조정 방법
KR100697281B1 (ko) * 2005-03-17 2007-03-20 삼성전자주식회사 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
KR100822798B1 (ko) * 2006-01-16 2008-04-17 삼성전자주식회사 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템
JP2009049684A (ja) * 2007-08-20 2009-03-05 Fujitsu Microelectronics Ltd インタフェース回路及び送受信システム
JP2010287035A (ja) 2009-06-11 2010-12-24 Fujitsu Semiconductor Ltd 通信制御方法及びインターフェース装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740643B2 (en) 2013-06-20 2017-08-22 Apple Inc. Systems and methods for recovering higher speed communication between devices

Also Published As

Publication number Publication date
WO2013042976A2 (ko) 2013-03-28
US9423861B2 (en) 2016-08-23
CN103827768A (zh) 2014-05-28
CN103827768B (zh) 2016-08-17
JP2014532215A (ja) 2014-12-04
WO2013042976A3 (ko) 2013-06-13
JP5809363B2 (ja) 2015-11-10
KR101268852B1 (ko) 2013-05-29
US20140237282A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
EP2530601B1 (en) Redriver circuits with power saving modes
CN113419620B (zh) 串行高级技术附件接口、存储设备及其电力管理方法
EP1384154B1 (en) Communication interface for an electronic device
US9379497B2 (en) USB SSIC thin card device and data transfer method thereof
US8793425B2 (en) USB device and detection method thereof
US8683085B1 (en) USB interface configurable for host or device mode
US10565145B2 (en) Felxconnect disconnect detection
US20110087805A1 (en) Multi-mode dongle for peripheral devices and associated methods
US20200117633A1 (en) Methods and apparatus to enable status change detection in a low power mode of a microcontroller unit
US7818469B2 (en) USB device and peripheral device changing functional module to activate in accordance with descriptor
US20190213159A1 (en) Universal serial bus type-c interface circuit and pin bypass method thereof
US10136223B1 (en) Control method and control system for audio device
KR20170001475A (ko) 모드에 따라 신호 세기를 제어하는 전자 장치 및 방법
CN110520854A (zh) 一种USB Type C接口的电子设备、控制方法及可读存储介质
KR101268852B1 (ko) 유에스비 주변 장치 및 그의 송신 전력 감소 방법
EP2798505B1 (en) Power management for data ports
US20030135655A1 (en) Apparatus and method for automatically identifying between USB and PS/2 interface
US8755291B2 (en) Network interface apparatus with power management and power saving method thereof
US20140365806A1 (en) Peripheral apparatus and control method thereof
CN105760334B (zh) 通用串行总线集线器、操作其的方法及显示器
US11513978B2 (en) Dual data ports with shared detection line
CN102737264A (zh) 一种记忆卡及电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7