KR20130029593A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130029593A
KR20130029593A KR1020110092945A KR20110092945A KR20130029593A KR 20130029593 A KR20130029593 A KR 20130029593A KR 1020110092945 A KR1020110092945 A KR 1020110092945A KR 20110092945 A KR20110092945 A KR 20110092945A KR 20130029593 A KR20130029593 A KR 20130029593A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
region
Prior art date
Application number
KR1020110092945A
Other languages
Korean (ko)
Other versions
KR101855064B1 (en
Inventor
나종호
윤재인
홍훈기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110092945A priority Critical patent/KR101855064B1/en
Publication of KR20130029593A publication Critical patent/KR20130029593A/en
Application granted granted Critical
Publication of KR101855064B1 publication Critical patent/KR101855064B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

PURPOSE: A light emitting device is provided to improve the mobility of holes by forming two regions having different band gaps. CONSTITUTION: A light emitting structure includes a semiconductor layer(120) and a second semiconductor layer(150). The light emitting structure includes an active layer formed between the first and the second semiconductor layer. The active layer includes a well layer(Q1,Q2,Q3) and a barrier layer(B1,B2,B3). The barrier layer includes a first region and a second region which are adjacent to the semiconductor layer. The first and the second region have different band gaps.

Description

발광소자{Light emitting device}[0001]

실시예는 발광소자에 관한 것이다. An embodiment relates to a light emitting element.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다. As the use area of the LED is widened as described above, it is important to increase the luminance of the LED as the brightness required for a lamp used in daily life and a lamp for a structural signal is increased.

공개번호 10-2006-0090308 에서는 다중 양자 우물 구조를 갖는 발광소자에 관해 개시한다. 정공의 이동도는 전자에 비해 낮기 때문에 다중 양자 우물 구조를 갖는 경우 정공 주입층으로부터 이격된 우물층의 경우 전자와 정공의 재결합 확률이 낮아질 수 있다.Publication No. 10-2006-0090308 discloses a light emitting device having a multiple quantum well structure. Since the mobility of holes is lower than that of electrons, in the case of a well layer spaced from the hole injection layer, the probability of recombination of electrons and holes may be lowered in the case of a well layer spaced apart from the hole injection layer.

실시예는 발광 효율이 개선된 발광소자를 제공한다. The embodiment provides a light emitting device having improved light emission efficiency.

실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물을 포함하고, 활성층은 적어도 하나의 우물층 및 장벽층을 포함하며, 우물층은 제1 반도체층에 인접한 제1 영역, 및 제2 반도체층에 인접한 제2 영역을 포함하며, 제1 영역과 제2 영역은 서로 상이한 크기의 밴드갭을 갖게 형성된다.The light emitting device according to the embodiment includes a light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first semiconductor layer and the second semiconductor layer, wherein the active layer includes at least one well layer and a barrier. And a well layer comprising a first region adjacent to the first semiconductor layer and a second region adjacent to the second semiconductor layer, wherein the first region and the second region are formed to have different bandgaps of different sizes. .

실시예는 장벽층으로부터 정공 및 전자가 제공되어 우물층의 정공 전자 재결합 확률이 증가함으로써 발광 효율이 개선된 발광소자를 제공한다. The embodiment provides a light emitting device in which holes and electrons are provided from the barrier layer to increase the hole electron recombination probability of the well layer, thereby improving luminous efficiency.

도 1은 실시예에 따른 발광소자를 나타낸 도면,
도 2는 실시예에 따른 발광소자의 부분 확대 단면도,
도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 4는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 5는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 6은 실시예에 따른 발광소자를 나타낸 도면,
도 7은 실시예에 따른 발광소자의 부분 확대 단면도,
도 8은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 9는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 10은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 11은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 12는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 13은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 14는 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도,
도 15는 도 15의 조명 시스템의 C - C' 단면을 도시한 단면도,
도 16은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고
도 17은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
1 is a view showing a light emitting device according to an embodiment;
2 is a partially enlarged cross-sectional view of a light emitting device according to the embodiment;
3 is a diagram showing an energy band diagram of a light emitting device according to an embodiment;
4 is an energy band diagram of a light emitting device according to an embodiment;
5 is an energy band diagram of a light emitting device according to an embodiment;
6 is a view showing a light emitting device according to the embodiment;
7 is a partially enlarged cross-sectional view of a light emitting device according to the embodiment;
8 is an energy band diagram of a light emitting device according to an embodiment;
9 is a view showing an energy band diagram of a light emitting device according to the embodiment;
10 is a view showing an energy band diagram of a light emitting device according to the embodiment;
11 is a perspective view of a light emitting device package including a light emitting device according to the embodiment;
12 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment;
13 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment;
14 is a perspective view of a lighting system including a light emitting device according to the embodiment;
FIG. 15 is a cross-sectional view illustrating a C ′ C ′ cross section of the lighting system of FIG. 15;
16 is an exploded perspective view of a liquid crystal display device including the light emitting device according to the embodiment;
17 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.In the description of embodiments, each layer, region, pattern, or structure is “under” a substrate, each layer (film), region, pad, or “on” of a pattern or other structure. In the case of being described as being formed on the upper or lower, the "on", "under", upper, and lower are "direct" "directly" or "indirectly" through other layers or structures.

또한 각 층, 또는 구조물들간의 위치관계에 대한 설명은 본 명세서, 또는 본 명세서에 첨부되는 도면을 참조하도록 한다.In addition, the description of the positional relationship between each layer or structure, please refer to this specification, or drawings attached to this specification.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

도 1을 참조하면, 발광소자(100)는 지지부재(110), 지지부재(110) 상에 배치되는 발광구조물(160)을 포함할 수 있으며, 발광구조물(160)은 제1 반도체층(120), 활성층(130), 중간층(140), 및 제2 반도체층(150)을 포함할 수 있다.Referring to FIG. 1, the light emitting device 100 may include a support member 110 and a light emitting structure 160 disposed on the support member 110, and the light emitting structure 160 may include the first semiconductor layer 120. ), An active layer 130, an intermediate layer 140, and a second semiconductor layer 150.

지지부재(110)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 사파이어(Al2O3) 지지부재에 비해 열전도성이 큰 SiC 지지부재일 수 있다. 다만, 지지부재(110)의 굴절율은 광 추출 효율을 위해 제1 반도체층(120)의 굴절율보다 작을 수 있다.The support member 110 may be formed of any material having optical transparency, for example, sapphire (Al 2 O 3 ), GaN, ZnO, or AlO. However, the support member 110 is not limited thereto. Further, it can be a SiC supporting member having a higher thermal conductivity than a sapphire (Al 2 O 3 ) supporting member. However, the refractive index of the support member 110 may be smaller than the refractive index of the first semiconductor layer 120 for light extraction efficiency.

한편, 지지부재(110)의 상측 면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 지지부재 (110)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.On the other hand, a PSS (Patterned SubStrate) structure may be provided on the upper surface of the support member 110 to enhance light extraction efficiency. The support member 110 referred to herein may or may not have a PSS structure.

한편, 지지부재(110) 상에는 지지부재(110)와 제1 반도체층(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(미도시)이 위치할 수 있다. 버퍼층(미도시)은 저온 분위기에서 형성할 수 있으며, 반도체층과 지지부재와의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다. .버퍼층(미도시)은 지지부재(110)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(미도시)은 버퍼층(미도시)상에 성장하는 제1 반도체층(120)의 결정성을 향상시킬 수 있다.A buffer layer (not shown) may be disposed on the support member 110 to mitigate lattice mismatch between the support member 110 and the first semiconductor layer 120 and allow the semiconductor layer to grow easily. The buffer layer (not shown) may be formed in a low temperature atmosphere, and may be formed of a material capable of alleviating the difference in lattice constant between the semiconductor layer and the support member. For example, materials such as GaN, InN, AlN, AlInN, InGaN, AlGaN, and InAlGaN can be selected and not limited thereto. The buffer layer (not shown) may grow as a single crystal on the support member 110, and the buffer layer (not shown) grown as the single crystal may improve crystallinity of the first semiconductor layer 120 grown on the buffer layer (not shown). You can.

버퍼층(미도시) 상에는 제1 반도체층(120), 활성층(130), 및 제2 반도체층(150)을 포함한 발광 구조물(160)이 형성될 수 있다.A light emitting structure 160 including a first semiconductor layer 120, an active layer 130, and a second semiconductor layer 150 may be formed on a buffer layer (not shown).

버퍼층(미도시) 상에는 제1 반도체층(120)이 위치할 수 있다. 제1 반도체층(120)은 n형 반도체층으로 구현될 수 있으며, 활성층(130)에 전자를 제공할 수 있다. 제1 반도체층(120)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The first semiconductor layer 120 may be located on a buffer layer (not shown). The first semiconductor layer 120 may be formed of an n-type semiconductor layer and may provide electrons to the active layer 130. The first semiconductor layer 120 is, for example, semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc. may be selected, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

또한, 제1 반도체층(120)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층은 제1 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 같을 수 있다.Further, the semiconductor layer 120 may further include an undoped semiconductor layer (not shown), but the present invention is not limited thereto. The un-doped semiconductor layer is a layer formed for improving the crystallinity of the first semiconductor layer 120 and has a lower electrical conductivity than the first semiconductor layer 120 without doping the n-type dopant. May be the same as the semiconductor layer 120.

상기 제1 반도체층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 130 may be formed on the first semiconductor layer 120. The active layer 130 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of Group 3-V group elements.

활성층(130)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.If the active layer 130 is formed of a quantum well structure, for example, the well having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) It may have a single or multiple quantum well structure having a layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0≤a≤1, 0≤b≤1, 0≤a + b≤1). Can be. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(130)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(130)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 130. The conductive clad layer (not shown) may be formed of an AlGaN-based semiconductor and may have a band gap larger than that of the active layer 130.

제2 반도체층(150)은 활성층(130)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(150)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 150 may be implemented as a p-type semiconductor layer to inject holes into the active layer 130. A second semiconductor layer 150 is, for example, semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc. may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

한편, 활성층(130)과 제2 반도체층(150) 사이에 중간층(140)이 형성될 수 있으며, 중간층(140)은 고 전류 인가시 제1 반도체층(120)으로부터 활성층(130)으로 주입되는 전자가 활성층(130)에서 재결합되지 않고, 제2 반도체층(150)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(140)은 활성층(130)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(130)으로부터 주입된 전자가 활성층(130)에서 재결합되지 않고 제2 반도체층(150)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(140)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.Meanwhile, the intermediate layer 140 may be formed between the active layer 130 and the second semiconductor layer 150, and the intermediate layer 140 is injected from the first semiconductor layer 120 into the active layer 130 when a high current is applied. The electron may be an electron blocking layer that prevents electrons from recombining in the active layer 130 and flows into the second semiconductor layer 150. The intermediate layer 140 has a band gap relatively larger than that of the active layer 130, whereby electrons injected from the first semiconductor layer 130 are injected into the second semiconductor layer 150 without being recombined in the active layer 130. Can be prevented. Accordingly, it is possible to increase the probability of recombination of electrons and holes in the active layer 140 and to prevent a leakage current.

한편, 상술한 중간층(140)은 활성층(130)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.Meanwhile, the above-described intermediate layer 140 may have a bandgap larger than the bandgap of the barrier layer included in the active layer 130, and may be formed of a semiconductor layer including Al, such as p-type AlGaN, but is not limited thereto. .

상술한 제1 반도체층(120), 활성층(130), 중간층(140), 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 120, the active layer 130, the intermediate layer 140, and the second semiconductor layer 150 may be, for example, metal organic chemical vapor deposition (MOCVD) or chemical vapor deposition (MOCVD). Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering It may be formed using a method such as, but is not limited thereto.

또한, 제1 반도체층(120) 및 제2 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first semiconductor layer 120 and the second semiconductor layer 150 can be uniformly or nonuniformly formed. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the invention is not limited thereto.

또한, 제1 반도체층(120)이 p형 반도체층으로 구현되고, 제2 반도체층(150)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. The first semiconductor layer 120 may be a p-type semiconductor layer, the second semiconductor layer 150 may be an n-type semiconductor layer, and an n-type or p-type semiconductor may be formed on the second semiconductor layer 150. [ A third semiconductor layer (not shown) may be formed. Accordingly, the light emitting device 100 may have at least one of np, pn, npn, and pnp junction structures.

한편, 활성층(130)과 제2 반도체층(150)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 지지부재(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(174)은 상면의 노출된 영역 상에 배치될 수 있다.A part of the first semiconductor layer 120 may be exposed and the first electrode 174 may be formed on the exposed first semiconductor layer 120. In this case, Can be formed. That is, the first semiconductor layer 120 includes a top surface facing the active layer 130 and a bottom surface facing the supporting member 110, and an upper surface includes a region exposed at least one region, and the first electrode 174 Can be disposed on the exposed area of the upper surface.

한편, 제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.Meanwhile, a method of exposing a part of the first semiconductor layer 120 may use a predetermined etching method, but is not limited thereto. The etching method may be a wet etching method or a dry etching method.

또한, 제2 반도체층(150) 상에는 제2 전극(172)이 형성될 수 있다.Also, a second electrode 172 may be formed on the second semiconductor layer 150.

한편, 제1 및 2 전극(172, 174)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.Meanwhile, the first and second electrodes 172 and 174 may be conductive materials such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W It may include a metal selected from Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include an alloy thereof, may be formed in a single layer or multiple layers, but is not limited thereto. .

도 2는 도 1의 A 영역을 확대 도시한 확대 단면도이다.FIG. 2 is an enlarged cross-sectional view of a region A of FIG. 1.

도 2를 참조하면, 발광소자(100)의 활성층(130)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. 2, the active layer 130 of the light emitting device 100 may have a multiple quantum well structure, and thus the active layer 130 may include first to third well layers Q1, Q2, and Q3, And a third barrier layer (B1, B2, B3).

여기서는, 제1 반도체층(120)에 가장 인접한 우물층, 및 장벽층을 제1 우물층(Q1), 및 제1 장벽층(B1)으로 정의한다.Here, the well layer closest to the first semiconductor layer 120, and the barrier layer are defined as a first well layer Q1 and a first barrier layer B1.

또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 2에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다. The first through third well layers Q1, Q2 and Q3 and the first through third barrier layers B1, B2 and B3 may have a structure in which they are alternately stacked as shown in FIG.

한편, 도 2에서는 각각 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3,)이 형성되고 제1 내지 제3 장벽층(B1, B2, B3)과 제1 내지 제3 우물층(Q1, Q2, Q3)이 교대로 적층되게 형성되도록 도시되었으나, 이에 한정하지 아니하며, 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(Q1, Q2, Q3), 및 각각의 장벽층(B1, B2, B3)을 형성하는 재질의 조성비 , 밴드갭, 및 두께는 서로 상이할 수 있으며, 도 2에 도시된 바와 같이 한정하지 아니한다. 2, the first through third well layers Q1, Q2 and Q3 and the first through third barrier layers B1, B2 and B3 are formed and the first through third barrier layers B1 and B2 Q2 and Q3 and the barrier layers B1, B2 and Q3 and the first through third well layers Q1, Q2 and Q3 are alternately stacked, B3 may be formed to have any number, and the arrangement may also have any arrangement. In addition, as described above, the composition ratios, band gaps, and thicknesses of the materials forming the respective well layers Q1, Q2, and Q3, and the respective barrier layers B1, B2, and B3 may be different from each other. It is not limited as shown in 2.

도 3 내지 도 5 는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.3 to 5 are diagrams showing energy band diagrams of light emitting devices according to embodiments.

각각의 장벽층(B1, B2, B3)은 일 측면이 타 측면보다 큰 밴드갭을 갖게 형성될 수 있다.Each barrier layer (B1, B2, B3) may be formed with one side has a bandgap larger than the other side.

예컨대, 도 3 에 도시된 바와 같이 장벽층(B1, B2, B3)은 제1 반도체층(120)에 인접하게 형성된 영역이 제2 반도체층(150)에 인접한 영역보다 큰 밴드갭을 갖게 형성될 수 있다.For example, as illustrated in FIG. 3, the barrier layers B1, B2, and B3 may be formed to have a band gap larger than a region adjacent to the second semiconductor layer 150. Can be.

한편, 도 3에 도시된 바와 같이 각각의 장벽층(B1, B2, B3)의 밴드갭은 경사각을 갖는 슬루프 형상으로 형성되거나, 또는 계단형으로 형성될 수 있으며, 이에 한정하지 아니한다.Meanwhile, as illustrated in FIG. 3, the band gaps of the barrier layers B1, B2, and B3 may be formed in a slop shape having an inclination angle, or may be formed in a step shape, but are not limited thereto.

또한, 적어도 하나의 장벽층(B1, B2, B3)이 각 영역이 상이한 밴드갭을 갖게 형성되고 적어도 하나의 장벽층(B1, B2, B3)은 균일한 밴드갭을 갖게 형성될 수도 있으며, 이에 한정하지 아니한다.In addition, at least one barrier layer (B1, B2, B3) may be formed to have a different bandgap in each region, and at least one barrier layer (B1, B2, B3) may be formed to have a uniform bandgap. It is not limited.

각각의 장벽층(B1, B2, B3)의 일 측이 타 측보다 큰 밴드갭을 가짐에 따라서, 장벽층의 조성은 영역에 따라 상이할 수 있다. 예컨대, InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성을 갖는 장벽층에 있어서, 밴드갭이 큰 측의 조성은 밴드갭이 작은 측보다 큰 Al 함유량을 가질 수 있다.As one side of each barrier layer B1, B2, B3 has a bandgap larger than the other side, the composition of the barrier layer may be different depending on the region. For example, in a barrier layer having a composition of In a Al b Ga 1 -a- b N (0≤a≤1, 0≤b≤1, 0≤a + b≤1), the composition at the side with the larger band gap is The band gap may have a larger Al content than the smaller side.

한편, 각각의 장벽층(B1, B2, B3)의 Al 함량은 30 % 내지 1 % 일 수 있으며, 이는 몰비, 부피비, 질량 비 중 어느 하나일 수 있다. 한편, 장벽층(B1, B2, B3)의 밴드갭이 슬루프 형상으로 형성될 경우, Al 함량은 각각의 장벽층(B1, B2, B3) 내에서 linear 하게 변할 수 있으며, 이에 한정하지 아니한다. 따라서, 장벽층(B1, B2, B3)의 Al 함량은 30% 이내에서 linear 하게 변할 수 있다.Meanwhile, the Al content of each barrier layer (B1, B2, B3) may be 30% to 1%, which may be any one of a molar ratio, a volume ratio, and a mass ratio. On the other hand, when the band gap of the barrier layers (B1, B2, B3) is formed in a slop shape, the Al content may vary linearly in each barrier layer (B1, B2, B3), but is not limited thereto. Therefore, the Al content of the barrier layers B1, B2, and B3 may vary linearly within 30%.

한편, 장벽층(B1, B2, B3)의 밴드갭이 큰 영역을 제1 영역이라 할 때, 제1 영역의 Al 함량은 20 내지 30 % 일 수 있으며, 장벽층(B1, B2, B3)의 밴드갭이 작은 영역을 제2 영역이라 할 때, 제2 영역의 Al 함량은 0 내지 10 % 일 수 있고, 이에 한정하지 아니한다. 한편, 이때, 상기 함량은 원자 % 일 수 있고, 이에 한정하지 아니한다.Meanwhile, when a region having a large band gap of the barrier layers B1, B2, and B3 is called a first region, the Al content of the first region may be 20 to 30%, and the barrier layers B1, B2, and B3 may be When the region having a small band gap is referred to as the second region, the Al content of the second region may be 0 to 10%, but is not limited thereto. In this case, the content may be atomic%, but is not limited thereto.

한편, 각각의 장벽층(B1, B2, B3)의 두께 및 밴드갭 크기는 서로 상이할 수 있으며, 도 3 에 도시된 바와 같이 한정하지 아니한다.On the other hand, the thickness and the band gap size of each barrier layer (B1, B2, B3) may be different from each other, and is not limited as shown in FIG.

반도체층에는 반도체층 간의 격자상수 차이 및 배향성에 의한 응력이 발생하여 생기는 압전분극(piezoelectric polariziton)이 발생할 수 있다. 발광소자를 형성하는 반도체 재료는 큰 값의 압전계수를 가지므로 작은 변형(strain)에도 매우 큰 분극을 초래할 수 있다. 두 개의 분극으로 유발된 정전기장(electric field)은 양자우물 구조의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키게 된다. 이러한 효과를 양자 구속 스타크 효과(quantum confined stark effect, QCSE)라고 하는데 이는 전자와 정공의 재결합으로 빛을 방생시키는 발광소자에 있어서 낮은 내부양자효율을 유발하고 발광 스펙트럼의 적색 편이(red shift) 등 발광소자의 전기적, 광학적 특성에 악영향을 끼칠 수 있다.In the semiconductor layer, a piezoelectric polariziton may be generated due to a difference in lattice constant between the semiconductor layers and stress due to orientation. The semiconductor material forming the light emitting element has a large value of the piezoelectric coefficient and thus can cause very large polarization even at small strains. The electric field caused by the two polarizations changes the energy band structure of the quantum well structure, thereby distorting the distribution of electrons and holes. This effect is called the quantum confined stark effect (QCSE), which causes low internal quantum efficiency in light emitting devices that generate light by recombination of electrons and holes, and emits light such as red shift in the emission spectrum. It may adversely affect the electrical and optical characteristics of the device.

InN, GaN, AlN 은 서로 상이한 격자상수를 갖는다. 따라서, InN, GaN, AlN 각각을 포함한 층이 접하게 형성되면 strain 이 발생하며, strain 에 의한 압전 분극 및 압전 분극에 의한 전기장 벡터가 생성된다. 한편, 격자상수는 InN > GaN > AlN 의 순서를 가지므로, In 을 다수 포함한 층과 Al 을 다수 포함한 층이 접할 경우 strain, 및 strain 에 의한 압전 분극 효과는 더욱 커지며 아울러 그에 의한 전기장 벡터의 세기 또한 확대된다.InN, GaN, and AlN have different lattice constants. Therefore, when a layer including each of InN, GaN, and AlN is formed to be in contact with each other, strain is generated, and a piezoelectric polarization due to the strain and an electric field vector due to the piezoelectric polarization are generated. On the other hand, since the lattice constant has the order of InN> GaN> AlN, when the layer containing a large number of In and the layer containing a large amount of Al are in contact with each other, the effect of strain and piezoelectric polarization due to strain is further increased, and the strength of the electric field vector is also increased. Is enlarged.

도 4 를 참조하면, 예컨대 제1 장벽층(B1)은 제1 반도체층(120) 인접한 영역이 제2 반도체층(150)에 인접한 영역보다 큰 밴드갭을 갖는다. 제1 반도체층(120) 인접한 영역은 제2 반도체층(150)에 인접한 영역보다 큰 AlGaN 함량을 가지며, 따라서 제1 장벽층(B1)과 제1 우물층(Q1) 사이의 격자 상수 차이는 제2 우물층(Q2)과 제1 장벽층(B1) 사이의 격자 상수 차이보다 크게 형성된다. 따라서, 제1 장벽층(B1)과 제1 우물층(Q1) 사이의 계면에서 더욱 큰 strain 이 발생하며, 전기장 벡터(E)의 방향은 제2 반도체층(150)에서 제1 반도체층(120) 방향을 향하게 된다. 따라서, 제1 장벽층(B1) 내의 전자(e-)는 제2 우물층(Q2) 방향으로 이동하고, 정공(e+)은 제1 우물층(Q1) 방향으로 이동하여 제1 우물층(Q1)에 정공(e+)을 제공하고 제2 우물층(Q2)에 전자(e-)를 제공할 수 있다.Referring to FIG. 4, for example, the first barrier layer B1 has a band gap larger than a region adjacent to the first semiconductor layer 120 than a region adjacent to the second semiconductor layer 150. The region adjacent to the first semiconductor layer 120 has a larger AlGaN content than the region adjacent to the second semiconductor layer 150, so the lattice constant difference between the first barrier layer B1 and the first well layer Q1 is equal to It is formed larger than the lattice constant difference between the two well layers Q2 and the first barrier layer B1. Therefore, a larger strain occurs at the interface between the first barrier layer B1 and the first well layer Q1, and the direction of the electric field vector E is from the second semiconductor layer 150 to the first semiconductor layer 120. ) Direction. Therefore, electrons (e−) in the first barrier layer (B1) move in the direction of the second well layer (Q2), and holes (e +) move in the direction of the first well layer (Q1), and thus the first well layer (Q1). ) May provide holes (e +) and electrons (e−) to the second well layer (Q2).

즉, 각각의 장벽층(B1, B2, B3)의 밴드갭은 제1 반도체층(120)에 인접한 영역이 제2 반도체층(150)에 인접한 영역보다 더 큰 밴드갭 및 더 큰 AlGaN 함량을 가지며, 각각의 장벽층(B1, B2, B3)의 전기장 벡터의 방향은 제2 반도체층(150) 방향에서 제1 반도체층(120) 방향을 향한다. 상술한 방향의 벡터를 갖는 전기장에 의해서 각각의 장벽층(B1, B2, B3) 내의 전자는 제2 반도체층(150) 방향으로 이동하며, 그에 반해 생성된 정공은 제1 반도체층(120) 방향으로 이동한다. 따라서, 각각의 장벽층(B1, B2, B3)은 우물층(Q1, Q2, Q3)에 정공 및 전자를 주입할 수 있고, 우물층(Q1, Q2, Q3)의 정공과 전자의 재결합 확률이 증가하여 발광소자(100)의 발광 효율이 개선될 수 있다.That is, the bandgap of each barrier layer B1, B2, B3 has a larger bandgap and a larger AlGaN content than the region adjacent the first semiconductor layer 120 than the region adjacent the second semiconductor layer 150. The direction of the electric field vector of each of the barrier layers B1, B2, and B3 is toward the first semiconductor layer 120 in the direction of the second semiconductor layer 150. The electrons in each of the barrier layers B1, B2, and B3 move in the direction of the second semiconductor layer 150 by the electric field having the vectors in the above-described directions, while the holes generated in the direction of the first semiconductor layer 120 Go to. Therefore, each barrier layer (B1, B2, B3) can inject holes and electrons into the well layers (Q1, Q2, Q3), the probability of recombination of holes and electrons in the well layers (Q1, Q2, Q3) Increasingly, the luminous efficiency of the light emitting device 100 may be improved.

또한, 장벽층(B1, B2, B3)이 AlGaN 을 포함하며 큰 밴드갭을 갖게 형성됨에 따라서, 제1 반도체층(120)으로부터 주입되는 전자를 제한하는 전자 제한층(EBL : Electron Blocking Layer)으로 기능할 수 있다. 따라서, 제1 반도체층(120)으로부터 주입되는 전자가 활성층(130)을 넘어 제2 반도체층(150)으로 넘어가는 전자 오버플로잉(electron overflowing) 현상이 방지되고 발광소자(100)의 신뢰성이 개선될 수 있다.In addition, as the barrier layers B1, B2, and B3 include AlGaN and have a large bandgap, an electron blocking layer (EBL) for restricting electrons injected from the first semiconductor layer 120 may be used. Can function. Accordingly, electron overflowing phenomenon in which electrons injected from the first semiconductor layer 120 crosses the active layer 130 to the second semiconductor layer 150 is prevented and reliability of the light emitting device 100 is improved. Can be improved.

또한, 장벽층(B1, B2, B3)이 AlGaN 을 포함하며 큰 밴드갭을 갖게 형성됨에 따라서, 제1 반도체층(120)으로부터 주입되는 전자 및 ESD 의 이동 경로가 분산될 수 있다. 전자의 이동 경로가 분산됨에 따라서 활성층(130)의 더욱 넓은 영역에서 전자와 정공이 재결합이 형성될 수 있다. 따라서 발광소자(100)의 발광 효율이 개선될 수 있다. 또한, 제1 반도체층(120)으로부터 전달되는 ESD 는 단일 경로를 형성할 때 그 파괴력이 가장 크며, 발광소자(100)를 손상시킬 수 있다. ESD 의 전달 경로가 밴드갭이 큰 장벽층(B1, B2, B3)에 의해서 분산됨으로써 ESD 에 의한 발광소자(100)의 손상이 방지되며, 따라서 발광소자(100)의 신뢰성이 개선될 수 있다.In addition, as the barrier layers B1, B2, and B3 include AlGaN and have a large band gap, the movement paths of electrons and ESDs injected from the first semiconductor layer 120 may be dispersed. As the movement paths of the electrons are dispersed, electrons and holes may be recombined in a wider area of the active layer 130. Therefore, the luminous efficiency of the light emitting device 100 can be improved. In addition, the ESD transmitted from the first semiconductor layer 120 has the greatest breaking force when forming a single path, and may damage the light emitting device 100. Since the transmission path of the ESD is dispersed by the barrier layers B1, B2, and B3 having a large band gap, damage to the light emitting device 100 by ESD may be prevented, and thus reliability of the light emitting device 100 may be improved.

한편, 장벽층(B1, B2, B3) 은 적어도 일 영역이 예컨대 Mg 와 같은 p 형 도펀트로 도핑되는 도핑 영역을 포함할 수 있다. 장벽층(B1, B2, B3)이 도핑 영역을 포함함으로써, 발광소자(100)의 동작 전압이 개선되며 정공 주입 효율이 증가할 수 있다.Meanwhile, the barrier layers B1, B2, and B3 may include a doped region in which at least one region is doped with a p-type dopant, for example, Mg. Since the barrier layers B1, B2, and B3 include the doped regions, the operating voltage of the light emitting device 100 may be improved and the hole injection efficiency may increase.

한편, 도핑 영역은 우물층(Q1, Q2, Q3)과 이격되게 형성될 수 있다. 도핑 영역이 우물층(Q1, Q2, Q3)과 이격되게 형성됨으로써 발광소자(100)의 발광 효율이 개선될 수 있다.The doped region may be formed to be spaced apart from the well layers Q1, Q2, and Q3. Since the doped region is formed to be spaced apart from the well layers Q1, Q2, and Q3, the light emitting efficiency of the light emitting device 100 may be improved.

도 5 는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.5 is a diagram illustrating an energy band diagram of a light emitting device according to an embodiment.

장벽층(B1, B2, B3)은 서로 상이한 밴드갭을 가질 수 있으며, 예컨대 도 5 에 도시된 바와 같이 제1 반도체층(120)에 인접한 제1 장벽층(B1)이 가장 큰 밴드갭을 가질 수 있다. 따라서, 제1 장벽층(B1)의 최대 밴드갭 크기는 제2 및 제3 장벽층(B2, B3)의 최대 밴드갭 크기보다 클 수 있으며, 이에 한정하지 아니한다. The barrier layers B1, B2, and B3 may have different bandgaps, for example, as illustrated in FIG. 5, the first barrier layer B1 adjacent to the first semiconductor layer 120 may have the largest bandgap. Can be. Therefore, the maximum band gap size of the first barrier layer B1 may be larger than the maximum band gap size of the second and third barrier layers B2 and B3, but is not limited thereto.

제1 반도체층(120)에 인접한 장벽층(B1)이 가장 큰 밴드갭을 가짐에 따라서, 제1 장벽층(B1)은 제2 및 제3 우물층(B2, B3)보다 큰 Al 함유량을 가질 수 있다. As the barrier layer B1 adjacent to the first semiconductor layer 120 has the largest band gap, the first barrier layer B1 has a greater Al content than the second and third well layers B2 and B3. Can be.

정공의 이동도(mobility)는 전자보다 작으므로, 제2 반도체층(150)으로부터 주입된 정공은 제2 반도체층(150)으로부터 이격될수록 주입 효율이 감소하게 된다. 정공 주입 효율이 감소함에 따라서 정공과 전자의 재결합 확률이 감소한다. 예컨대 제1 우물층(Q1)의 정공과 전자의 재결합 확률은 제3 우물층(Q3)보다 작을 수 있고, 이는 발광소자(100)의 발광 효율 저하로 이어진다.Since the mobility of holes is smaller than electrons, the injection efficiency decreases as the holes injected from the second semiconductor layer 150 are spaced apart from the second semiconductor layer 150. As the hole injection efficiency decreases, the probability of recombination of holes and electrons decreases. For example, the probability of recombination of holes and electrons in the first well layer Q1 may be smaller than that of the third well layer Q3, which leads to a decrease in luminous efficiency of the light emitting device 100.

제1 우물층(Q1)이 가장 큰 AlGaN 함량을 가짐에 따라서, 가장 큰 압전 분극 효과를 가질 수 있으며, 가장 큰 벡터를 갖는 전기장이 형성될 수 있다. 따라서 제1 우물층(Q1)의 정공 생성이 더욱 활성화되어 상대적으로 제2 반도체층(150)으로부터 주입되는 정공의 주입 효율이 가장 낮은 제1 우물층(Q1)의 정공 주입 효율이 개선될 수 있다.As the first well layer Q1 has the largest AlGaN content, it may have the largest piezoelectric polarization effect, and an electric field having the largest vector may be formed. Accordingly, hole generation of the first well layer Q1 may be further activated to improve hole injection efficiency of the first well layer Q1 having the lowest injection efficiency of holes injected from the second semiconductor layer 150. .

도 6 은 실시예에 따른 발광소자를 나타낸 도면이다.6 is a view showing a light emitting device according to the embodiment.

도 6 을 참조하면, 실시예에 따른 발광소자(200)는 지지부재(210), 지지부재(210) 상에 배치되는 제1 전극층(220), 제1 반도체층(230), 활성층(250), 및 제2 반도체층(260)을 포함한 발광 구조물(270), 및 제2 전극층(282)을 포함할 수 있다.Referring to FIG. 6, the light emitting device 200 according to the embodiment includes a support member 210, a first electrode layer 220, a first semiconductor layer 230, and an active layer 250 disposed on the support member 210. And a light emitting structure 270 including a second semiconductor layer 260, and a second electrode layer 282.

지지부재(210)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(210)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The support member 210 may be formed using a material having a high thermal conductivity, or may be formed of a conductive material. The support member 210 may be formed using a metal material or a conductive ceramic. The support member 210 may be formed as a single layer, and may be formed as a double structure or a multiple structure.

즉, 지지부재(210)는 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지부재(210)는 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.That is, the support member 210 may be formed of any one selected from a metal, for example, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, and Cr, or may be formed of two or more alloys. The above materials can be laminated. In addition, the support member 210 is Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga 2 O 3 It may be implemented as a carrier wafer such as.

이와 같은 지지부재(210)는 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.Such a support member 210 facilitates the release of heat generated in the light emitting device 200, thereby improving the thermal stability of the light emitting device 200.

한편, 지지부재(210) 상에는 제1 전극층(220)이 형성될 수 있으며, 제1 전극층(220)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(220)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(220)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.A first electrode layer 220 may be formed on the support member 210. The first electrode layer 220 may include an ohmic layer (not shown), a reflective layer (not shown) and a bonding layer (not shown). For example, the first electrode layer 220 may be a structure of an ohmic layer / a reflection layer / a bonding layer, a laminate structure of an ohmic layer / a reflection layer, or a structure of a reflection layer (including an ohmic layer) / a bonding layer. For example, the first electrode layer 220 may be formed by sequentially stacking a reflective layer and an ohmic layer on an insulating layer.

반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(270)(예컨대, 제1 반도체층(230))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer (not shown) may be disposed between the ohmic layer (not shown) and the insulating layer (not shown), and have excellent reflective properties such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg , Zn, Pt, Au, Hf, or a combination of these materials, or a combination of these materials or IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, to form a multi-layer using a transparent conductive material such as Can be. Further, the reflective layer (not shown) can be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like. In addition, when the reflective layer (not shown) is formed of a material in ohmic contact with the light emitting structure 270 (eg, the first semiconductor layer 230), the ohmic layer (not shown) may not be formed separately, and the present invention is not limited thereto. I do not.

오믹층(미도시)은 발광 구조물(270)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(230)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The ohmic layer (not shown) is in ohmic contact with the bottom surface of the light emitting structure 270, and may be formed in a layer or a plurality of patterns. The ohmic layer (not shown) may be formed of a transparent electrode layer and a metal. For example, ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide) ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO. The ohmic layer (not shown) is for smoothly injecting a carrier into the first semiconductor layer 230 and is not necessarily formed.

또한 제1 전극층(220)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.The first electrode layer 220 may include a bonding layer (not shown), and the bonding layer may include a barrier metal or a bonding metal such as Ti, Au, Sn, Ni , Cr, Ga, In, Bi, Cu, Ag, or Ta.

발광 구조물(270)은 적어도 제1 반도체층(230), 활성층(250) 및 제2 반도체층(260)을 포함할 수 있고, 제1 반도체층(230)과 제2 반도체층(260) 사이에 활성층(250)이 게재된 구성으로 이루어질 수 있다. The light emitting structure 270 may include at least a first semiconductor layer 230, an active layer 250 and a second semiconductor layer 260 and may be formed between the first semiconductor layer 230 and the second semiconductor layer 260 And the active layer 250 may be disposed.

상기 제1 전극층(220) 상에는 제1 반도체층(230)이 형성될 수 있다. 상기 제1 반도체층(230)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first semiconductor layer 230 may be formed on the first electrode layer 220. The first semiconductor layer 230 may be implemented as a p-type semiconductor layer doped with a p-type dopant. The p-type semiconductor layer contains a semiconductor material, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

제1 반도체층(230) 상에는 활성층(250)이 형성될 수 있다. 활성층(250)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 250 may be formed on the first semiconductor layer 230. The active layer 250 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of Group 3-V group elements.

활성층(250)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.Well active layer 250 has a composition formula in this case formed of a quantum well structure, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) It can have a single or quantum well structure having a layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0≤a≤1, 0≤b≤1, 0≤a + b≤1). have. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(250)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(250)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 250. The conductive clad layer (not shown) may be formed of an AlGaN-based semiconductor and may have a band gap larger than that of the active layer 250.

한편, 활성층(250)과 제1 반도체층(230) 사이에 중간층(240)이 형성될 수 있으며, 중간층(240)은 고 전류 인가시 제2 반도체층(260)으로부터 활성층(250)으로 주입되는 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(미도시)은 활성층(250)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(260)으로부터 주입된 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(250)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.Meanwhile, an intermediate layer 240 may be formed between the active layer 250 and the first semiconductor layer 230, and the intermediate layer 240 is injected from the second semiconductor layer 260 into the active layer 250 when a high current is applied. It may be an electron blocking layer that prevents electrons from flowing into the first semiconductor layer 230 without recombination in the active layer 250. Electrons injected from the second semiconductor layer 260 are injected into the first semiconductor layer 230 without recombination in the active layer 250 because the intermediate layer has a band gap relatively larger than that of the active layer 250 The phenomenon can be prevented. Accordingly, the probability of recombination of electrons and holes in the active layer 250 can be increased and leakage current can be prevented.

한편, 상술한 중간층(240)은 활성층(250)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.Meanwhile, the above-described intermediate layer 240 may have a bandgap larger than the bandgap of the barrier layer included in the active layer 250, and may be formed of a semiconductor layer including Al, such as p-type AlGaN, but is not limited thereto. .

활성층(250) 상에는 제2 반도체층(260)이 형성될 수 있다. 제2 반도체층(260)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다. A second semiconductor layer 260 may be formed on the active layer 250. The second semiconductor layer 260 may be implemented as an n-type semiconductor layer, and the n-type semiconductor layer may be, for example, In x Al y Ga 1 -xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x a semiconductor material having a compositional formula of + y ≦ 1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and for example, n, such as Si, Ge, Sn, Se, Te, etc. Type dopants may be doped.

제2 반도체층(260)상에는 제2 반도체층(260)과 전기적으로 연결된 제2 전극층(282)이 형성될 수 있으며, 제2 전극층(282)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(282)은 제2 반도체층(260)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(282)은 상기 제2 반도체층(260)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. A second electrode layer 282 electrically connected to the second semiconductor layer 260 may be formed on the second semiconductor layer 260. The second electrode layer 282 may include at least one pad or / . ≪ / RTI > The second electrode layer 282 may be disposed in the center region, the outer region, or the edge region of the upper surface of the second semiconductor layer 260, but the present invention is not limited thereto. The second electrode layer 282 may be disposed in a region other than the upper portion of the second semiconductor layer 260, but the present invention is not limited thereto.

제2 전극층(282)은 전도성 물질, 예를들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The second electrode layer 282 is a conductive material, for example In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr It may be formed in a single layer or multiple layers using a metal or an alloy selected from among Mo, Nb, Al, Ni, Cu, and WTi.

한편, 발광 구조물(270)은 제2 반도체층(260) 상에 제2 반도체층(260)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 또한 제1 반도체층(230)이 n 형 반도체층이고, 제2 반도체층(260)이 p 형 반도체층으로 구현될 수도 있다. 이에 따라 발광 구조층(270)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.Meanwhile, the light emitting structure 270 may include a third semiconductor layer (not shown) having a polarity opposite to that of the second semiconductor layer 260 on the second semiconductor layer 260. Also, the first semiconductor layer 230 may be an n-type semiconductor layer, and the second semiconductor layer 260 may be a p-type semiconductor layer. Accordingly, the light emitting structure layer 270 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

발광 구조물(270)의 상부에는 광 추출 구조(284)가 형성될 수 있다.A light extracting structure 284 may be formed on the upper portion of the light emitting structure 270.

광 추출 구조(270)는 제2 반도체층(260)의 상면에 형성되거나, 또는 발광 구조물(270)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.The light extracting structure 270 may be formed on the upper surface of the second semiconductor layer 260 or may be formed on a light transmitting electrode layer (not shown) after a light transmitting electrode layer (not shown) is formed on the light emitting structure 270 But not limited to,

광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(260)의 상면은 광 추출 구조(284)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.The light extracting structure 284 may be formed in a light transmitting electrode layer (not shown), or in a part or all of the upper surface of the second semiconductor layer 260. The light extracting structure 284 may be formed by performing etching on at least one region of the light transmitting electrode layer (not shown) or the upper surface of the second semiconductor layer 260, but is not limited thereto. The etching process includes a wet etching process and / or a dry etching process. As the etching process is performed, the upper surface of the light transmitting electrode layer (not shown) or the upper surface of the second semiconductor layer 260 forms the light extracting structure 284 And may include roughness. The roughness may be irregularly formed in a random size, but is not limited thereto. The roughness may be at least one of a texture pattern, a concave-convex pattern, and an uneven pattern, which is an uneven surface.

러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있한다.Roughness may be formed so that the side cross section has a variety of shapes, such as cylinder, polygonal pillar, cone, polygonal pyramid, truncated cone, polypyramid.

한편, 상기 광추출구조(284)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(284)가 투광성 전극층(미도시)의 또는 제2 반도체층(260)의 상부면에 형성됨에 따라서 활성층(250)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(200)의 광 추출 효율의 향상에 기여할 수 있다.Meanwhile, the light extracting structure 284 may be formed by a photoelectrochemical (PEC) method or the like, but is not limited thereto. Light generated from the active layer 250 may be transmitted through a light-transmitting electrode layer (not shown) or a second semiconductor layer (not shown) as the light extracting structure 284 is formed on the upper surface of the light- Can be prevented from being totally reflected and reabsorbed or scattered from the upper surface of the light emitting device 260, thereby contributing to improvement of light extraction efficiency of the light emitting device 200.

발광 구조물(270)의 측면 및 상부 영역에는 패시베이션(미도시)이 형성될 수 있으며, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다.Passivation (not shown) may be formed on side and upper regions of the light emitting structure 270, and passivation (not shown) may be formed of an insulating material.

도 7 은 도 6 의 B 영역을 확대 도시한 확대 단면도이다.FIG. 7 is an enlarged cross-sectional view of a region B of FIG. 6.

도 7 을 참조하면, 발광소자(200)의 활성층(250)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(230)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. Referring to FIG. 7, the active layer 250 of the light emitting device 200 may have a multi-quantum well structure, and thus, the active layer 230 may include the first to third well layers Q1, Q2, and Q3 and the first to third layers. It may include a third barrier layer (B1, B2, B3).

여기서, 제2 반도체층(260)에 가장 인접하게 형성된 장벽층 및 우물층을 각각 제1 장벽층(B1), 및 제1 우물층(Q1)으로 정의한다.Here, the barrier layer and the well layer formed closest to the second semiconductor layer 260 are defined as the first barrier layer B1 and the first well layer Q1, respectively.

또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 7 에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다. In addition, the first to third well layers Q1, Q2 and Q3 and the first to third barrier layers B1, B2 and B3 may have a structure in which they are alternately stacked as shown in FIG. 7.

한편, 도 7 에서는 각각 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)이 형성되고 제1 내지 제3 장벽층(B1, B2, B3)과 제1 내지 제3 우물층(Q1, Q2, Q3) 이 교대로 적층되게 형성되도록 도시되었으나, 이에 한정하지 아니하며, 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(Q1, Q2, Q3), 및 각각의 장벽층(B1, B2, B3)을 형성하는 재질의 조성비 및 밴드갭, 및 두께는 서로 상이할 수 있으며, 도 7 에 도시된 바와 같이 한정하지 아니한다.Meanwhile, in FIG. 7, the first to third well layers Q1, Q2, and Q3 and the first to third barrier layers B1, B2, and B3 are formed, respectively, and the first to third barrier layers B1, B2, B3) and the first to third well layers Q1, Q2, and Q3 are alternately formed, but are not limited thereto, and the well layers Q1, Q2, and Q3 and the barrier layers B1, B2, and B3 may be alternately formed. ) May be formed to have any number, and the arrangement may also have any arrangement. In addition, as described above, the composition ratios, band gaps, and thicknesses of the materials forming the respective well layers Q1, Q2, and Q3, and the respective barrier layers B1, B2, and B3 may be different from each other. It is not limited as shown in 7.

도 8 및 도 10 은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다. 한편, 도 3 내지 도 5 에서 설명한 내용과 공통되는 내용에 관해서는 생략한다.8 and 10 are diagrams illustrating energy band diagrams of a light emitting device according to an embodiment. In addition, the content common to the content demonstrated in FIGS. 3-5 is abbreviate | omitted.

각각의 장벽층(B1, B2, B3)은 일 측면이 타 측면보다 큰 밴드갭을 갖게 형성될 수 있다.Each barrier layer (B1, B2, B3) may be formed with one side has a bandgap larger than the other side.

예컨대, 도 8 에 도시된 바와 같이 장벽층(B1, B2, B3)은 제2 반도체층(260)에 인접하게 형성된 영역이 제1 반도체층(230)에 인접한 영역보다 큰 밴드갭을 갖게 형성될 수 있다.For example, as illustrated in FIG. 8, the barrier layers B1, B2, and B3 may be formed to have a band gap larger than a region adjacent to the first semiconductor layer 230. Can be.

한편, 도 8 에 도시된 바와 같이 각각의 장벽층(B1, B2, B3)의 밴드갭은 경사각을 갖는 슬루프 형상으로 형성되거나, 또는 계단형으로 형성될 수 있으며, 이에 한정하지 아니한다.Meanwhile, as illustrated in FIG. 8, the band gaps of the barrier layers B1, B2, and B3 may be formed in a slop shape having an inclination angle, or may be formed in a step shape, but are not limited thereto.

또한, 적어도 하나의 장벽층(B1, B2, B3)이 각 영역이 상이한 밴드갭을 갖게 형성되고 적어도 하나의 장벽층(B1, B2, B3)은 균일한 밴드갭을 갖게 형성될 수도 있으며, 이에 한정하지 아니한다.In addition, at least one barrier layer (B1, B2, B3) may be formed to have a different bandgap in each region, and at least one barrier layer (B1, B2, B3) may be formed to have a uniform bandgap. It is not limited.

각각의 장벽층(B1, B2, B3)의 일 측이 타 측보다 큰 밴드갭을 가짐에 따라서, 장벽층의 조성은 영역에 따라 상이할 수 있다. 예컨대, InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤≤≤의 조성을 갖는 장벽층에 있어서, 밴드갭이 큰 측의 조성은 밴드갭이 작은 측보다 큰 Al 함유량을 가질 수 있다.As one side of each barrier layer B1, B2, B3 has a bandgap larger than the other side, the composition of the barrier layer may be different depending on the region. For example, in a barrier layer having a composition of In a Al b Ga 1 -a- b N (0≤a≤1, 0≤b≤1, 0≤a + b≤≤≤), the composition at the side with the larger band gap is The band gap may have a larger Al content than the smaller side.

한편, 각각의 장벽층(B1, B2, B3)의 Al 함량은 30 % 내지 1 % 일 수 있으며, 이는 몰비, 부피비, 질량 비 중 어느 하나일 수 있다. 한편, 장벽층(B1, B2, B3)의 밴드갭이 슬루프 형상으로 형성될 경우, Al 함량은 linear 하게 변할 수 있으며, 이에 한정하지 아니한다. 따라서, 장벽층(B1, B2, B3)의 Al 함량은 30% 이내에서 linear 하게 변할 수 있다.Meanwhile, the Al content of each barrier layer (B1, B2, B3) may be 30% to 1%, which may be any one of a molar ratio, a volume ratio, and a mass ratio. On the other hand, when the band gap of the barrier layers (B1, B2, B3) is formed in a slop shape, the Al content may vary linearly, but is not limited thereto. Therefore, the Al content of the barrier layers B1, B2, and B3 may vary linearly within 30%.

한편, 각각의 장벽층(B1, B2, B3)의 두께 및 밴드갭 크기는 서로 상이할 수 있으며, 도 8 에 도시된 바와 같이 한정하지 아니한다.On the other hand, the thickness and the band gap size of each barrier layer (B1, B2, B3) may be different from each other, and is not limited as shown in FIG.

도 9 를 참조하면, 예컨대 제1 장벽층(B1)은 제2 반도체층(260) 인접한 영역이 제1 반도체층(230)에 인접한 영역보다 큰 밴드갭을 갖는다. 따라서, 제2 반도체층(260) 인접한 영역DMS 제1 반도체층(230)에 인접한 영역보다 큰 AlGaN 함량을 가지며, 따라서 제1 장벽층(B1)과 제1 우물층(Q1) 사이의 격자 상수 차이는 제2 우물층(Q2)과 제1 장벽층(B1) 사이의 격자 상수 차이보다 크게 형성된다. 따라서, 제1 장벽층(B1)과 제1 우물층(Q1) 사이의 계면에서 더욱 큰 strain 이 발생하며, 전기장 벡터의 방향은 제1 반도체층(230)에서 제2 반도체층(260) 방향을 향하게 된다. 따라서, 제1 장벽층(B1) 내의 전자(e-)는 제2 우물층(Q2) 방향으로 이동하고, 정공(e+)은 제1 우물층(Q1) 방향으로 이동하여 제1 우물층(Q1)에 정공(e+)을 제공하고 제2 우물층(Q2)에 전자(e-)를 제공할 수 있다.Referring to FIG. 9, for example, the first barrier layer B1 may have a band gap larger than an area adjacent to the second semiconductor layer 260 than the area adjacent to the first semiconductor layer 230. Thus, the region adjacent to the second semiconductor layer 260 has a higher AlGaN content than the region adjacent to the first semiconductor layer 230, and thus the lattice constant difference between the first barrier layer B1 and the first well layer Q1 is different. Is greater than the lattice constant difference between the second well layer Q2 and the first barrier layer B1. Therefore, a larger strain occurs at the interface between the first barrier layer B1 and the first well layer Q1, and the direction of the electric field vector is directed from the first semiconductor layer 230 to the second semiconductor layer 260. Is headed. Therefore, electrons (e−) in the first barrier layer (B1) move in the direction of the second well layer (Q2), and holes (e +) move in the direction of the first well layer (Q1), and thus the first well layer (Q1). ) May provide holes (e +) and electrons (e−) to the second well layer (Q2).

즉, 각각의 장벽층(B1, B2, B3)의 밴드갭은 제2 반도체층(260)에 인접한 영역이 제1 반도체층(230)에 인접한 영역보다 더 큰 밴드갭 및 더 큰 AlGaN 함량을 가지며, 각각의 장벽층(B1, B2, B3)의 전기장 벡터의 방향은 제1 반도체층(230) 방향에서 제2 반도체층(260) 방향을 향한다. 상술한 방향의 벡터를 갖는 전기장에 의해서 각각의 장벽층(B1, B2, B3) 내의 전자는 제1 반도체층(230) 방향으로 이동하며, 그에 반해 생성된 정공은 제2 반도체층(260) 방향으로 이동한다. 따라서, 각각의 장벽층(B1, B2, B3)은 우물층(Q1, Q2, Q3)에 정공 및 전자를 주입할 수 있고, 우물층(Q1, Q2, Q3)의 정공과 전자의 재결합 확률이 증가하여 발광소자(200)의 발광 효율이 개선될 수 있다.That is, the band gap of each barrier layer B1, B2, B3 has a larger bandgap and a larger AlGaN content than the region adjacent to the second semiconductor layer 260 in the region adjacent to the second semiconductor layer 230. The direction of the electric field vector of each of the barrier layers B1, B2, and B3 is toward the second semiconductor layer 260 from the first semiconductor layer 230. The electrons in each of the barrier layers B1, B2, and B3 move in the direction of the first semiconductor layer 230 by the electric field having the vectors in the directions described above, while the holes generated in the second semiconductor layer 260 move in the direction of the second semiconductor layer 260. Go to. Therefore, each barrier layer (B1, B2, B3) can inject holes and electrons into the well layers (Q1, Q2, Q3), the probability of recombination of holes and electrons in the well layers (Q1, Q2, Q3) Increasingly, the luminous efficiency of the light emitting device 200 may be improved.

또한, 장벽층(B1, B2, B3)이 AlGaN 을 포함하며 큰 밴드갭을 갖게 형성됨에 따라서, 제2 반도체층(260)으로부터 주입되는 전자를 제한하는 전자 제한층(EBL : Electron Blocking Layer)으로 기능할 수 있다. 따라서, 제2 반도체층(260)으로부터 주입되는 전자가 활성층(240)을 넘어 제1 반도체층(230)으로 넘어가는 전자 오버플로잉(electron overflowing) 현상이 방지되고 발광소자(200)의 신뢰성이 개선될 수 있다.In addition, as the barrier layers B1, B2, and B3 include AlGaN and have a large bandgap, an electron blocking layer (EBL) for restricting electrons injected from the second semiconductor layer 260 may be used. Can function. Therefore, the electron overflow phenomenon in which electrons injected from the second semiconductor layer 260 crosses the active layer 240 to the first semiconductor layer 230 is prevented and reliability of the light emitting device 200 is improved. Can be improved.

또한, 장벽층(B1, B2, B3)이 AlGaN 을 포함하며 큰 밴드갭을 갖게 형성됨에 따라서, 제2 반도체층(260)으로부터 주입되는 전자 및 ESD 의 이동 경로가 분산될 수 있다. 전자의 이동 경로가 분산됨에 따라서 활성층(240)의 더욱 넓은 영역에서 전자와 정공이 재결합이 형성될 수 있다. 따라서 발광소자(200)의 발광 효율이 개선될 수 있다. 제2 반도체층(260)으로부터 전달되는 ESD 는 단일 경로를 형성할 때 그 파괴력이 가장 크며, 발광소자(200)를 손상시킬 수 있다. ESD 의 전달 경로가 밴드갭이 큰 장벽층(B1, B2, B3)에 의해서 분산됨으로써 ESD 에 의한 발광소자(200)의 손상이 방지되며, 따라서 발광소자(200)의 신뢰성이 개선될 수 있다.In addition, as the barrier layers B1, B2, and B3 include AlGaN and have a large band gap, the movement paths of electrons and ESDs injected from the second semiconductor layer 260 may be dispersed. As the movement path of electrons is dispersed, recombination of electrons and holes may be formed in a wider area of the active layer 240. Therefore, the luminous efficiency of the light emitting device 200 can be improved. The ESD delivered from the second semiconductor layer 260 has the greatest breaking force when forming a single path, and may damage the light emitting device 200. The transmission path of the ESD is dispersed by the barrier layers B1, B2, and B3 having a large band gap, thereby preventing damage to the light emitting device 200 by the ESD, and thus, the reliability of the light emitting device 200 may be improved.

한편, 장벽층(B1, B2, B3) 은 적어도 일 영역이 예컨대 Mg 와 같은 p 형 도펀트로 도핑되는 도핑 영역을 포함할 수 있다. 장벽층(B1, B2, B3)이 도핑 영역을 포함함으로써, 발광소자(200)의 동작 전압이 개선되며 정공 주입 효율이 증가할 수 있다.Meanwhile, the barrier layers B1, B2, and B3 may include a doped region in which at least one region is doped with a p-type dopant, for example, Mg. Since the barrier layers B1, B2, and B3 include the doped regions, the operating voltage of the light emitting device 200 may be improved and the hole injection efficiency may increase.

한편, 도핑 영역은 우물층(Q1, Q2, Q3)과 이격되게 형성될 수 있다. 도핑 영역이 우물층(Q1, Q2, Q3)과 이격되게 형성됨으로써 발광소자(200)의 발광 효율이 개선될 수 있다.The doped region may be formed to be spaced apart from the well layers Q1, Q2, and Q3. Since the doped region is formed to be spaced apart from the well layers Q1, Q2, and Q3, the light emitting efficiency of the light emitting device 200 may be improved.

도 10 은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.10 is a diagram illustrating an energy band diagram of a light emitting device according to the embodiment.

장벽층(B1, B2, B3)은 서로 상이한 밴드갭을 가질 수 있으며, 예컨대 도 10 에 도시된 바와 같이 제2 반도체층(260)에 인접한 제1 장벽층(B1)이 가장 큰 밴드갭을 가질 수 있다.The barrier layers B1, B2, and B3 may have different bandgaps, for example, as illustrated in FIG. 10, the first barrier layer B1 adjacent to the second semiconductor layer 260 may have the largest bandgap. Can be.

제2 반도체층(260)에 인접한 장벽층(B1)이 가장 큰 밴드갭을 가짐에 따라서, 제1 장벽층(B1)은 제2 및 제3 우물층(B2, B3)보다 큰 Al 함유량을 가질 수 있다. As the barrier layer B1 adjacent to the second semiconductor layer 260 has the largest band gap, the first barrier layer B1 has a higher Al content than the second and third well layers B2 and B3. Can be.

정공의 이동도(mobility)는 전자보다 작으므로, 우물층(Q1, Q2, Q3)의 정공 주입 효율은 제1 반도체층(230)으로부터 이격될수록 감소하게 된다. 정공 주입 효율이 감소함에 따라서 정공과 전자의 재결합 확률이 감소한다. 예컨대 제1 우물층(Q1)의 정공과 전자의 재결합 확률은 제3 우물층(Q3)보다 작을 수 있고, 이는 발광소자(200)의 발광 효율 저하로 이어진다.Since the mobility of holes is smaller than that of electrons, the hole injection efficiency of the well layers Q1, Q2, and Q3 decreases as it is spaced apart from the first semiconductor layer 230. As the hole injection efficiency decreases, the probability of recombination of holes and electrons decreases. For example, the probability of recombination of holes and electrons in the first well layer Q1 may be smaller than that of the third well layer Q3, which leads to a decrease in luminous efficiency of the light emitting device 200.

제1 우물층(Q1)이 가장 큰 AlGaN 함량을 가짐에 따라서, 가장 큰 압전 분극 효과를 가질 수 있으며, 가장 큰 벡터를 갖는 전기장이 형성될 수 있다. 따라서 제1 우물층(Q1)의 정공 생성이 더욱 활성화되어 상대적으로 제1 반도체층(230)으로부터 주입되는 정공의 주입 효율이 가장 낮은 제1 우물층(Q1)의 정공 주입 효율이 개선될 수 있다. As the first well layer Q1 has the largest AlGaN content, it may have the largest piezoelectric polarization effect, and an electric field having the largest vector may be formed. Accordingly, hole generation of the first well layer Q1 may be further activated to improve the hole injection efficiency of the first well layer Q1 having the lowest injection efficiency of the holes injected from the first semiconductor layer 230. .

도 11 내지 도 13 은 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.11 to 13 are a perspective view and a cross-sectional view showing a light emitting device package according to the embodiment.

도 11 내지 도 13 을 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 봉지재(미도시)를 포함할 수 있다. 11 to 13, the light emitting device package 500 includes a body 510 having a cavity 520, first and second lead frames 540 and 550 mounted on the body 510, and a first one. And a light emitting device 530 electrically connected to the second lead frames 540 and 550, and an encapsulant (not shown) filled in the cavity 520 to cover the light emitting device 530.

몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다. The body 510 may be made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), liquid crystal polymer (PSG), polyamide 9T (SPS), a metal material, sapphire (Al 2 O 3 ), beryllium oxide (BeO), and a printed circuit board (PCB). The body 510 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 510 may be formed with an inclined surface. The reflection angle of the light emitted from the light emitting device 530 can be changed according to the angle of the inclined surface, and thus the directivity angle of the light emitted to the outside can be controlled.

광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.Concentration of light emitted to the outside from the light emitting device 530 increases as the directivity angle of light decreases. Conversely, as the directivity angle of light increases, the concentration of light emitted from the light emitting device 530 decreases.

한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the cavity 520 formed in the body 510 may be circular, rectangular, polygonal, elliptical, or the like, and may have a curved shape, but the present invention is not limited thereto.

발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.The light emitting device 530 is mounted on the first lead frame 540 and may be, for example, a light emitting device emitting light of red, green, blue, white, or UV (ultraviolet) light emitting device emitting ultraviolet light. But it is not limited thereto. In addition, one or more light emitting elements 530 may be mounted.

또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.The light emitting device 530 may be a horizontal type or a vertical type formed on the upper or lower surface of the light emitting device 530 or a flip chip Applicable.

봉지재(미도시)는 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.The encapsulant (not shown) may be filled in the cavity 520 to cover the light emitting device 530.

봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.The encapsulant (not shown) may be formed of silicon, epoxy, or other resin material. The encapsulant may be filled in the cavity 520 and ultraviolet or thermally cured.

또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다. In addition, the encapsulant (not shown) may include a phosphor, and the phosphor may be selected to be a wavelength of light emitted from the light emitting device 530 so that the light emitting device package 500 may emit white light.

이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor may be one of a blue light emitting phosphor, a blue light emitting phosphor, a green light emitting phosphor, a sulfur green light emitting phosphor, a yellow light emitting phosphor, a yellow red light emitting phosphor, an orange light emitting phosphor, and a red light emitting phosphor depending on the wavelength of light emitted from the light emitting device 530 Can be applied.

즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다. That is, the phosphor may be excited by the light having the first light emitted from the light emitting device 530 to generate the second light. For example, when the light emitting element 530 is a blue light emitting diode and the phosphor is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light and blue light emitted from the blue light emitting diode As the excited yellow light is mixed, the light emitting device package 500 can provide white light.

이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light emitting element 530 is a green light emitting diode, the magenta phosphor or the blue and red phosphors are mixed, and when the light emitting element 530 is a red light emitting diode, the cyan phosphors or the blue and green phosphors are mixed For example.

이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.Such a fluorescent material may be a known fluorescent material such as a YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.

제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second lead frames 540 and 550 may be formed of a metal material such as titanium, copper, nickel, gold, chromium, tantalum, (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium , Hafnium (Hf), ruthenium (Ru), and iron (Fe). Also, the first and second lead frames 540 and 550 may be formed to have a single layer or a multilayer structure, but the present invention is not limited thereto.

제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.The first and second lead frames 540 and 550 are separated from each other and electrically separated from each other. The light emitting device 530 is mounted on the first and second lead frames 540 and 550, and the first and second lead frames 540 and 550 are in direct contact with the light emitting device 530 or a soldering member (not shown). May be electrically connected through a material having conductivity such as C). In addition, the light emitting device 530 may be electrically connected to the first and second lead frames 540 and 550 through wire bonding, but is not limited thereto. Accordingly, when power is supplied to the first and second lead frames 540 and 550, power may be applied to the light emitting device 530. Meanwhile, a plurality of lead frames (not shown) may be mounted in the body 510 and each lead frame (not shown) may be electrically connected to the light emitting device 530, but is not limited thereto.

한편, 도 13 을 참조하면, 실시예에 따른 발광소자 패키지(500)는 광학 시트(580)를 포함할 수 있으며, 광학 시트(580)는 베이스부(582) 및 프리즘 패턴(584)을 포함할 수 있다.Meanwhile, referring to FIG. 13, the light emitting device package 500 according to the embodiment may include an optical sheet 580, and the optical sheet 580 may include a base portion 582 and a prism pattern 584. Can be.

베이스부(582)는 프리즘 패턴(584)를 형성하기 위한 지지체로서 열적 안정성이 우수하고 투명한 재질로 이루어진 것으로, 예를 들어 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 및 폴리에폭시로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으나 이에 한정하지 않는다.The base portion 582 is made of a transparent material having excellent thermal stability as a support for forming the prism pattern 584. For example, the base portion 582 is made of polyethylene terephthalate, polycarbonate, polypropylene, polyethylene, polystyrene, and polyepoxy. It may be made of any one selected from the group, but is not limited thereto.

또한, 베이스부(582)는 형광체(미도시)를 포함할 수 있다. 일 예로 베이스부(582)를 형성하는 재질에 형광체(미도시)를 골고루 분산시킨 상태에서 이를 경화하여 베이스부(582)를 형성할 수 있다. 이와 같이 베이스부(582)를 형성하는 경우는 형광체(미도시)는 베이스부(582) 전체에 균일하게 분포될 수 있다. In addition, the base portion 582 may include a phosphor (not shown). As an example, the base portion 582 may be formed by curing the phosphor (not shown) evenly in a state in which the base portion 582 is uniformly dispersed. As such, when the base portion 582 is formed, the phosphor (not shown) may be uniformly distributed over the base portion 582.

한편, 베이스부(582) 상에는 광을 굴절하고, 집광하는 입체 형상의 프리즘 패턴(584)이 형성될 수 있다. 프리즘 패턴(584)을 구성하는 물질은 아크릴 레진일 수 있으나, 이에 한정되지 않는다.On the other hand, a three-dimensional prism pattern 584 that refracts and collects light may be formed on the base portion 582. The material constituting the prism pattern 584 may be acrylic resin, but is not limited thereto.

프리즘 패턴(584)은 베이스부(582)의 일 면에서 일 방향을 따라 상호 인접하여 평행하게 배열된 복수의 선형 프리즘을 포함하며, 선형 프리즘의 축 방향에 대한 수직 단면은 삼각형일 수 있다.The prism pattern 584 includes a plurality of linear prisms arranged in parallel with one another in one direction on one surface of the base portion 582, and a vertical cross section of the linear prism in the axial direction may be triangular.

프리즘 패턴(584)은 광을 집광하는 효과가 있기 때문에, 도 6c 의 발광소자 패키지(500)에 광학 시트(580)를 부착하는 경우는 광의 직진성이 향상되어 발광소자 패키지(500)의 광의 휘도가 향상될 수 있다.Since the prism pattern 584 has the effect of condensing light, when the optical sheet 580 is attached to the light emitting device package 500 of FIG. 6C, the linearity of the light is improved, so that the brightness of the light of the light emitting device package 500 is increased. Can be improved.

한편, 프리즘 패턴(584)에는 형광체(미도시)가 포함될 수 있다.On the other hand, the prism pattern 584 may include a phosphor (not shown).

형광체(미도시)는 분산된 상태로 프리즘 패턴(584)을 형성하는, 예를 들면 아크릴 레진과 혼합하여 페이스트 또는 슬러리 상태로 만든 후, 프리즘 패턴(584)을 형성함으로써 프리즘 패턴(584) 내에 균일하게 포함될 수 있다.The phosphor (not shown) is uniformly formed in the prism pattern 584 by forming the prism pattern 584 in a dispersed state, for example, by mixing with an acrylic resin to form a paste or slurry, and then forming the prism pattern 584. Can be included.

이와 같이 프리즘 패턴(584)에 형광체(미도시)가 포함되는 경우는 발광소자 패키지(500)의 광의 균일도 및 분포도가 향상됨은 물론, 프리즘 패턴(584)에 의한 광의 집광효과 외에 형광체(미도시)에 의한 광의 분산효과가 있기 때문에 발광소자 패키지(500)의 지향각을 향상시킬 수 있다.As such, when the phosphor (not shown) is included in the prism pattern 584, the uniformity and distribution of the light of the light emitting device package 500 may be improved, and in addition to the light condensing effect by the prism pattern 584, the phosphor (not shown) may be used. Due to the light scattering effect, the directivity of the light emitting device package 500 can be improved.

실시 예에 따른 발광소자 패키지(500)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(500)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages 500 according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package 500. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

도 14 는 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 15 는 도 14 의 조명장치의 C-C' 단면을 도시한 단면도이다.14 is a perspective view illustrating a lighting apparatus including a light emitting device package according to an embodiment, and FIG. 15 is a cross-sectional view illustrating a C-C 'cross section of the lighting apparatus of FIG. 14.

도 14 및 도 15를 참조하면, 조명장치(600)는 몸체(610), 몸체(610)와 체결되는 커버(630) 및 몸체(610)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.Referring to FIGS. 14 and 15, the lighting device 600 may include a body 610, a cover 630 fastened to the body 610, and a closing cap 650 located at both ends of the body 610. have.

몸체(610)의 하부면에는 발광소자 모듈(640)이 체결되며, 몸체(610)는 발광소자 패키지(644)에서 발생된 열이 몸체(610)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.A light emitting device module 640 is coupled to a lower surface of the body 610. The body 610 is electrically conductive so that heat generated from the light emitting device package 644 can be emitted to the outside through the upper surface of the body 610. [ And a metal material having an excellent heat dissipation effect.

발광소자 패키지(644)는 PCB(642) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(642)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 644 may be mounted on the PCB 642 in a multi-color, multi-row manner to form an array. The light emitting device package 644 may be mounted at equal intervals or may be mounted with various spacings as required. As the PCB 642, MPPCB (Metal Core PCB) or FR4 material PCB can be used.

발광소자 패키지(644)는 연장된 리드 프레임(미도시)를 포함하여 향상된 방열 기능을 가질 수 있으므로, 발광소자 패키지(644)의 신뢰성과 효율성이 향상될 수 있으며, 발광소자 패키지(622) 및 발광소자 패키지(644)를 포함하는 조명장치(600)의 사용 연한이 연장될 수 있다.Since the light emitting device package 644 may have an improved heat dissipation function including an extended lead frame (not shown), reliability and efficiency of the light emitting device package 644 may be improved, and the light emitting device package 622 and the light emitting device may be improved. The service life of the lighting device 600 including the device package 644 may be extended.

커버(630)는 몸체(610)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 630 may be formed in a circular shape so as to surround the lower surface of the body 610, but is not limited thereto.

커버(630)는 내부의 발광소자 모듈(640)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(630)는 발광소자 패키지(644)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 630 protects the internal light emitting element module 640 from foreign substances or the like. The cover 630 may include diffusion particles so as to prevent glare of light generated in the light emitting device package 644 and uniformly emit light to the outside, and may include at least one of an inner surface and an outer surface of the cover 630 A prism pattern or the like may be formed on one side. Further, the phosphor may be applied to at least one of the inner surface and the outer surface of the cover 630.

한편, 발광소자 패키지(644)에서 발생한 광은 커버(630)를 통해 외부로 방출되므로 커버(630)는 광 투과율이 우수하여야 하며, 발광소자 패키지(644)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(630)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성될 수 있다. 마감캡(650)은 몸체(610)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(650)에는 전원핀(652)이 형성되어 있어, 실시예에 따른 조명장치(600)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.Since the light generated in the light emitting device package 644 is emitted to the outside through the cover 630, the cover 630 must have a high light transmittance and sufficient heat resistance to withstand the heat generated in the light emitting device package 644 The cover 630 may be formed of a material including polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. The finishing cap 650 is located at both ends of the body 610 and can be used to seal the power supply unit (not shown). In addition, the finishing cap 650 is provided with the power supply pin 652, so that the lighting apparatus 600 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 16 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.16 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

도 16 은 에지-라이트 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.FIG. 16 illustrates an edge-light method, and the liquid crystal display 700 may include a liquid crystal display panel 710 and a backlight unit 770 for providing light to the liquid crystal display panel 710.

액정표시패널(710)은 백라이트 유닛(770)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(710)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(712) 및 박막 트랜지스터 기판(714)을 포함할 수 있다.The liquid crystal display panel 710 can display an image using light provided from the backlight unit 770. The liquid crystal display panel 710 may include a color filter substrate 712 and a thin film transistor substrate 714 facing each other with a liquid crystal therebetween.

컬러 필터 기판(712)은 액정표시패널(710)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 712 can realize the color of an image to be displayed through the liquid crystal display panel 710.

박막 트랜지스터 기판(714)은 구동 필름(717)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(718)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(714)은 인쇄회로 기판(718)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(718)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 714 is electrically connected to the printed circuit board 718 on which a plurality of circuit components are mounted through the driving film 717. The thin film transistor substrate 714 may apply a driving voltage provided from the printed circuit board 718 to the liquid crystal in response to a driving signal provided from the printed circuit board 718. [

박막 트랜지스터 기판(714)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 714 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(770)은 빛을 출력하는 발광소자 모듈(720), 발광소자 모듈(720)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(710)로 제공하는 도광판(730), 도광판(730)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(750, 766, 764) 및 도광판(730)의 후방으로 방출되는 빛을 도광판(730)으로 반사시키는 반사 시트(740)로 구성된다.The backlight unit 770 includes a light emitting element module 720 that outputs light, a light guide plate 730 that changes the light provided from the light emitting element module 720 into a surface light source and provides the light to the liquid crystal display panel 710, A plurality of films 750, 766, and 764 for uniformly distributing the luminance of light provided from the light guide plate 730 and improving vertical incidence and a reflective sheet (not shown) for reflecting the light emitted to the rear of the light guide plate 730 to the light guide plate 730 740).

발광소자 모듈(720)은 복수의 발광소자 패키지(724)와 복수의 발광소자 패키지(724)가 실장되어 어레이를 이룰 수 있도록 PCB기판(722)을 포함할 수 있다.The light emitting device module 720 may include a PCB substrate 722 for mounting a plurality of light emitting device packages 724 and a plurality of light emitting device packages 724 to form an array.

한편, 백라이트 유닛(770)은 도광판(730)으로부터 입사되는 빛을 액정 표시 패널(710) 방향으로 확산시키는 확산필름(766)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(750)으로 구성될 수 있으며, 프리즘필름(750)를 보호하기 위한 보호필름(764)을 포함할 수 있다.Meanwhile, the backlight unit 770 includes a diffusion film 766 for diffusing light incident from the light guide plate 730 toward the liquid crystal display panel 710, and a prism film 750 for condensing the diffused light to improve vertical incidence. It may be configured as), and may include a protective film 764 for protecting the prism film 750.

도 17 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 17 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.17 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment. However, the parts shown and described in FIG. 17 will not be repeatedly described in detail.

도 17 은 직하 방식으로, 액정표시장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.17 is a direct view, the liquid crystal display device 800 may include a liquid crystal display panel 810 and a backlight unit 870 for providing light to the liquid crystal display panel 810.

액정표시패널(810)은 도 8에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 810 is the same as that described with reference to FIG. 8, a detailed description thereof will be omitted.

백라이트 유닛(870)은 복수의 발광소자 모듈(823), 반사시트(824), 발광소자 모듈(823)과 반사시트(824)가 수납되는 하부 섀시(830), 발광소자 모듈(823)의 상부에 배치되는 확산판(840) 및 다수의 광학필름(860)을 포함할 수 있다.The backlight unit 870 includes a plurality of light emitting element modules 823, a reflective sheet 824, a lower chassis 830 in which the light emitting element module 823 and the reflective sheet 824 are accommodated, And a plurality of optical films 860. The diffuser plate 840 and the plurality of optical films 860 are disposed on the light guide plate 840. [

발광소자 모듈(823) 복수의 발광소자 패키지(822)와 복수의 발광소자 패키지(822)가 실장되어 어레이를 이룰 수 있도록 PCB기판(821)을 포함할 수 있다.LED Module 823 A plurality of light emitting device packages 822 and a plurality of light emitting device packages 822 may be mounted to include a PCB substrate 821 to form an array.

반사 시트(824)는 발광소자 패키지(822)에서 발생한 빛을 액정표시패널(810)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 824 reflects light generated from the light emitting device package 822 in a direction in which the liquid crystal display panel 810 is positioned, thereby improving light utilization efficiency.

한편, 발광소자 모듈(823)에서 발생한 빛은 확산판(840)에 입사하며, 확산판(840)의 상부에는 광학 필름(860)이 배치된다. 광학 필름(860)은 확산 필름(866), 프리즘필름(850) 및 보호필름(864)를 포함하여 구성될 수 있다.Light generated in the light emitting element module 823 is incident on the diffusion plate 840 and an optical film 860 is disposed on the diffusion plate 840. The optical film 860 may include a diffusion film 866, a prism film 850, and a protective film 864.

한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.Meanwhile, the light emitting device according to the embodiment is not limited to the configuration and method of the embodiments described above, but the embodiments may be modified so that all or some of the embodiments may be selectively And may be configured in combination.

또한, 이상에서는 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the embodiments have been illustrated and described above, the present invention is not limited to the above-described specific embodiments, and the general knowledge in the art to which the invention pertains without departing from the gist of the invention claimed in the claims. Of course, various modifications can be made by the person having the above, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

100 : 발광소자 120 : 제1 반도체층
130 : 활성층 140 : 중간층
150 : 제2 반도체층 160 : 발광 구조물
Q1, Q2, Q3 : 우물층 B1, B2, B3 : 장벽층
100 light emitting element 120 first semiconductor layer
130: active layer 140: intermediate layer
150: second semiconductor layer 160: light emitting structure
Q1, Q2, Q3: well layer B1, B2, B3: barrier layer

Claims (14)

제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물;을 포함하고,
상기 활성층은 적어도 하나의 우물층 및 장벽층을 포함하며,
상기 장벽층은 상기 제1 반도체층에 인접한 제1 영역, 및 상기 제2 반도체층에 인접한 제2 영역을 포함하며,
상기 제1 영역과 상기 제2 영역은 서로 상이한 크기의 밴드갭을 갖는 발광소자.
And a light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first semiconductor layer and the second semiconductor layer.
The active layer comprises at least one well layer and a barrier layer,
The barrier layer comprises a first region adjacent to the first semiconductor layer and a second region adjacent to the second semiconductor layer,
The first region and the second region of the light emitting device having a band gap of different sizes.
제1항에 있어서,
상기 제1 반도체층은 n 형 도펀트로 도핑되고,
상기 제2 반도체층은 p 형 도펀트로 도핑되는 발광소자.
The method of claim 1,
The first semiconductor layer is doped with an n-type dopant,
And the second semiconductor layer is doped with a p-type dopant.
제1항에 있어서,
상기 제1 영역은 상기 제2 영역보다 큰 밴드갭을 갖는 발광소자.
The method of claim 1,
The first region has a larger band gap than the second region.
제1항에 있어서,
상기 장벽층은,
제1 반도체층에서 제2 반도체층 방향으로 진행할수록 감소하는 밴드갭을 갖는 발광소자.
The method of claim 1,
Wherein the barrier layer comprises
A light emitting device having a band gap that decreases as the first semiconductor layer moves from the first semiconductor layer toward the second semiconductor layer.
제2항에 있어서,
상기 n 형 도펀트는
Si, Ge, Sn 중 적어도 하나를 포함하고,
상기 p 형 도펀트는
Mg, Zn, Ca, Sr, Ba 중 적어도 하나를 포함하는 발광소자.
The method of claim 2,
The n-type dopant is
At least one of Si, Ge, Sn,
The p-type dopant is
A light emitting device comprising at least one of Mg, Zn, Ca, Sr, Ba.
제1항에 있어서,
상기 장벽층은 Al 을 포함하며,
상기 제1 영역과 상기 제2 영역은 상이한 Al 원자 % 함량을 갖는 발광소자.
The method of claim 1,
The barrier layer comprises Al,
The light emitting device of claim 1, wherein the first region and the second region have different Al atomic% contents.
제6항에 있어서,
상기 제1 영역의 Al 함량은,
20 내지 30 원자 % 인 발광소자.
The method according to claim 6,
Al content of the first region,
20 to 30 atomic% light emitting device.
제6항에 있어서,
상기 제2 영역의 Al 함량은,
0 내지 10 원자 % 인 발광소자.
The method according to claim 6,
Al content of the second region,
A light emitting device which is 0 to 10 atomic%.
제6항에 있어서,
상기 장벽층은,
제1 반도체층에서 제2 반도체층 방향으로 진행할수록 감소하는 Al 함량을 갖는 발광소자.
The method according to claim 6,
Wherein the barrier layer comprises
A light emitting device having an Al content that decreases as the first semiconductor layer progresses from the second semiconductor layer.
제1항에 있어서.
상기 장벽층은 제1, 및 제2 장벽층을 포함하고,
상기 제1 장벽층은 상기 제1 반도체층과 상기 제2 장벽층 사이에 형성되는 발광소자.
The method of claim 1,
The barrier layer comprises a first and a second barrier layer,
The first barrier layer is formed between the first semiconductor layer and the second barrier layer.
제10항에 있어서.
상기 제1 장벽층의 최대 밴드갭은,
상기 제2 장벽층의 최대 밴드갭보다 큰 값을 갖는 발광소자.
11. The method of claim 10,
The maximum band gap of the first barrier layer is
The light emitting device having a value larger than the maximum band gap of the second barrier layer.
제1항에 있어서.
상기 장벽층은,
적어도 일 영역이 p 형 도펀트로 도핑된 도핑 영역을 포함하는 발광소자.
The method of claim 1,
Wherein the barrier layer comprises
A light emitting device comprising at least one region doped with a p-type dopant.
제12항에 있어서.
상기 도핑 영역은,
상기 우물층과 이격되게 형성된 발광소자.
The method of claim 12.
The doped region is,
A light emitting device formed to be spaced apart from the well layer.
제1항 내지 제13항의 발광소자를 포함하는 발광소자 패키지.A light emitting device package comprising the light emitting device of claim 1.
KR1020110092945A 2011-09-15 2011-09-15 Light emitting device KR101855064B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110092945A KR101855064B1 (en) 2011-09-15 2011-09-15 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110092945A KR101855064B1 (en) 2011-09-15 2011-09-15 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130029593A true KR20130029593A (en) 2013-03-25
KR101855064B1 KR101855064B1 (en) 2018-06-08

Family

ID=48179453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092945A KR101855064B1 (en) 2011-09-15 2011-09-15 Light emitting device

Country Status (1)

Country Link
KR (1) KR101855064B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025373A (en) * 2013-08-29 2015-03-10 엘지이노텍 주식회사 A light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087908A (en) * 2002-08-28 2004-03-18 Sharp Corp Nitride semiconductor light-emitting element, method for manufacturing the same, and optical device mounting the same
KR20090002241A (en) * 2007-06-25 2009-01-09 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
KR20100010364A (en) * 2008-07-22 2010-02-01 삼성전기주식회사 Nitride semiconductor light emitting device
KR20100055302A (en) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018088B1 (en) * 2008-11-07 2011-02-25 삼성엘이디 주식회사 Nitride Semiconductor Device
KR101025971B1 (en) * 2008-12-10 2011-03-30 삼성엘이디 주식회사 Nitride semiconductor light emitting device
JP5186436B2 (en) * 2009-05-18 2013-04-17 シャープ株式会社 Nitride semiconductor light emitting device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087908A (en) * 2002-08-28 2004-03-18 Sharp Corp Nitride semiconductor light-emitting element, method for manufacturing the same, and optical device mounting the same
KR20090002241A (en) * 2007-06-25 2009-01-09 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
KR20100010364A (en) * 2008-07-22 2010-02-01 삼성전기주식회사 Nitride semiconductor light emitting device
KR20100055302A (en) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025373A (en) * 2013-08-29 2015-03-10 엘지이노텍 주식회사 A light emitting device

Also Published As

Publication number Publication date
KR101855064B1 (en) 2018-06-08

Similar Documents

Publication Publication Date Title
US8648384B2 (en) Light emitting device
US8669560B2 (en) Light-emitting device, light-emitting device package and lighting system
US8766302B2 (en) Light emitting device
KR20130067821A (en) Light emitting device
US8405093B2 (en) Light emitting device
US8350274B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101843740B1 (en) Light emitting device
KR101865405B1 (en) Light emitting device
KR20150032115A (en) Light emitting device
KR20120133836A (en) Light emitting device
KR101907618B1 (en) Light emitting device
KR101855064B1 (en) Light emitting device
KR20120110831A (en) Light emitting device
KR101818753B1 (en) Light emitting device
KR20130013968A (en) Light emitting device
KR102218719B1 (en) Light emitting device
KR20140099687A (en) Light emitting device
KR101832165B1 (en) Light emitting device
KR20140099075A (en) Light emitting device
KR20130039168A (en) Light emitting device
KR20120037772A (en) Light emitting device
KR101852898B1 (en) Light emitting device
KR101831329B1 (en) Light emitting device
KR101955313B1 (en) Light emitting device
KR20130050145A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right