KR20130027920A - 바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법 - Google Patents

Abstract

본 발명의 일 실시예에 따르는 액정표시장치의 구성은 복수의 게이트 라인과 복수의 데이터 라인이 서로 교차하여 매트릭스 형태로 복수의 액정셀을 형성하는 액정표시패널; 게이트 스타트 펄스를 포함한 게이트 제어신호와 데이터 제어신호를 발생하는 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 입력받은 상기 게이트 스타트 펄스에 동기하여 상기 게이트 라인의 개수를 카운트하며, 한 프레임 내에서, 카운트 값이 기설정된 값과 일치할 때마다 제어클럭을 발생하는 라인 카운터; 상기 제어클럭에 따라 제어신호를 발생하는 제어신호 발생부; 상기 제어신호에 따라 증가하는 바이어스 전류를 출력하는 바이어스 전류 출력부; 및 상기 바이어스 전류를 인가받아 상기 데이터 제어신호에 따라 상기 데이터 라인에 데이터 전압을 출력하는 출력 버퍼부를 포함한 데이터 구동회로;를 포함하는 것을 특징으로 한다.

Description

바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법{Bias current provider, Liquid Crystal Display and the Method of driving the Liquid Crystal Display}

본 발명의 실시예들은 바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법에 관한 것으로서, 보다 상세하게는 데이터 구동회로부의 전류 소모를 감소시키기 위한 바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법에 관한 것이다.

최근 노트북 및 개인 휴대 통신 장치와 같은 휴대용 전자장치의 보급 증가와 더불어 디지털 가전기기 및 개인용 컴퓨터의 시장 증가는 꾸준히 지속되고 있다. 이러한 장치들과 사용자 사이의 최종 연결 매체인 디스플레이 장치들은 경량화 및 저전력화 기술을 요구하고, 이에 따라 기존의 음극선관(Cathode Ray Tube: CRT)가 아닌 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Electro-Luminescence Display: OELD)와 같은 평판 디스플레이(FPD) 장치들이 일반화되는 추세이다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유니트, 외부로부터 전달된 시스템 신호 중 일부를 구동신호와 게이트 신호 등으로 변환하여 출력하는 타이밍 컨트롤러, 구동신호를 데이터 전압으로 변환하여 액정표시패널의 데이터 라인들에 공급하는 데이터 구동회로, 게이트 신호를 스캔전압으로 변환하여 액정표시패널의 게이트 라인들에 공급하는 게이트 구동회로 등을 구비한다.

이때, 상기 데이터 구동회로는 상기 타이밍 컨트롤러의 제어하에 상기 타이밍 컨트롤러로부터 출력된 디지털 영상 데이터(DATA)에 기초하여 상기 액정표시패널의 데이터 라인들을 구동한다. 상기 데이터 구동회로는 쉬프트 레지스터, 래치부, 디지털 아날로그 변환기와 출력 버퍼부를 구비한다.

여기서 상기 디지털 아날로그 변환기는 디지털 영상데이터에 상응하는 아날로그 전압들을 발생한다. 상기 출력 버퍼부는 상기 디지털 아날로그 변환기로부터 출력된 아날로그 전압들을 버퍼링하고, 버퍼링 결과에 상응하는 아날로그 전압들을 데이터 라인들로 출력한다. 상기 출력 버퍼부는 다수의 출력 버퍼들을 구비하며, 각 출력 버퍼는 상기 디지털 아날로그 변환기로부터 출력된 대응되는 아날로그 전압을 버퍼링하고, 버퍼링된 아날로그 전압을 대응되는 데이터 라인으로 출력한다.

이때, 상기 출력 버퍼는 출력 버퍼를 구동하기 위한 바이어스 전류(bias current)를 공급하는 바이어스 전류 출력부를 포함한다.

도 1은 종래기술에 따른 바이어스 전류 출력부를 포함하는 출력 버퍼부를 개략적으로 나타낸 개략도이다.

상기 출력 버퍼부(25)는 전압 이득이 1 인 OP-AMP(미도시)를 포함하고 있으며, 상기 OP-AMP는 (+)단자(미도시)에서 IN PUT신호를 받으며 (-)단자(미도시)에서 OP-AMP의 출력과 연결되어 출력단에 IN PUT신호를 전달한다. 그리고 상기 출력 버퍼부(25)는 다수개의 OP-AMP를 포함하며, 각 OP-AMP는 하나의 데이터 라인(DL)에 전압신호를 전달할 수 있다.

여기서 상기 OP-AMP는 다른 단자를 통하여 바이어스 전류를 공급받아 동작할 수 있다.

상기 바이어스 전류는 OP-AMP의 측단에 마련된 바이어스 전류 출력부(55)로부터 흐르며 상기 바이어스 전류의 크기는 바이어스 전류 출력부(55)와 연결된 제어신호 발생부(53)에서 생성된 제어신호(C1, C2)에 의해 결정된다.

한편 상기 도면에서 바이어스 전류 출력부(55)가 상기 제어신호 발생부(53)로부터 2개의 제어신호(C1, C2)를 받는 것으로 설정한 것은 상기 바이어스 전류 출력부(55)가 상기 제어신호(C1, C2)를 수신하는 제어핀(미도시)을 2개로 가정하였기 때문이다. 여기서 상기 제어핀은 2개 이상이 될 수 있다.

따라서 상기 제어신호 발생부(53)는 2비트의 신호를 전달 할 수 있으며 상기 바이어스 전류 출력부(55)가 출력할 수 있는 전류는 예를 들면, 2진 코드로 002, 012, 102, 112과 같이 4가지가 있을 수 있다.

즉, 상기 바이어스 전류 출력부(55)는 제어신호 발생부(53)로부터 받는 제어신호(C1, C2)의 종류 및 제어핀의 개수에 따라 다른 크기의 전류를 출력할 수 있다.

한편, 상기 바이어스 전류 출력부(55)는 상기 여러 크기의 전류 중 하나의 전류만을 출력하고 OP-AMP를 구동하도록 설정되어 있다. 이때 출력되는 전류는 액정표시패널의 로드(load) 및 충전 시간(charging time) 및 화상 특성을 고려하여 설정된다.

여기서 액정표시패널의 로드가 어떤 모양으로 형성되어있는지 도 2를 통하여 판단해본다. 도 2는 종래기술에 따르는 액정표시패널의 데이터 라인에서 로드를 간략하게 도식화한 평면도이다.

액정표시패널(5)은 중앙에 복수의 데이터 라인 및 게이트 라인이 교차하는 화소부(10)를 포함하며, 상기 화소부(10)의 일 측면에 각각 데이터 라인(미도시)을 구동하는 데이터 구동회로(12)부와 게이트 라인(미도시)을 구동하는 게이트 구동회로(11)부를 포함한다.

여기서, 상기 데이터 라인 및 게이트 라인은 금속 재질로 형성된 것으로서 자체 부하(L)를 가지며 상기 부하(L)는 커패시터(C)와 저항(R)으로 표현할 수 있다.

상기 도면에서 커패시터(C)와 저항(R)은 데이터 라인의 것만 도시하였다. 여기서 저항(R)은 모두 직렬 연결되며 커패시터(C)는 각 저항(R)의 사이 노드마다 연결되어 접지된 것으로 도식화 할 수 있다.

한편, 상기 커패시터(C)와 저항(R) 성분은 데이터 라인에 인가된 데이터 전압의 딜레이를 발생시킬 수 있으며, 상기 딜레이는 데이터 라인의 끝단에서 더욱 커질 수 있다.

상기 딜레이는 화면의 품질 저하 등의 문제를 가져 오게되어 데이터구동회로의 출력 버퍼부(미도시)는 바이어스 전류를 크게 구동 하게 되는데 이러한 이유는 큰 바이어스 전류를 구동할 경우 출력 버퍼부에서 출력되는 신호가 안정되어 딜레이에 의한 문제를 줄일 수 있기 때문이다.

그러나, 이 경우 액정표시장치의 소비전류를 상승시키게 되어 저전력화 제품을 생산하기 어렵다는 문제가 있었다.

따라서 위와 같은 문제를 해결하기 위하여 본 발명의 실시예들은 한프레임 내에서 데이터 전압이 인가될 때, 데이터 라인의 부하량의 대소에 따라 데이터 전압을 출력하는 출력 버퍼부의 바이어스 전류를 다르게 구동하는 데에 목적이 있다.

이와 같은 본 발명의 해결 과제를 달성하기 위하여, 본 발명의 일 실시예에 따르는 바이어스 전류 공급부는 게이트 스타트 펄스에 동기하여 게이트 라인의 개수를 카운트하며, 카운트 값이 기설정된 값과 일치할 때마다 제어클럭을 발생하는 라인 카운터; 상기 제어클럭에 따라 제어신호를 발생하는 제어신호 발생부; 및 상기 제어신호에 따라 바이어스 전류를 출력하는 바이어스 전류 출력부;를 포함하는 것을 특징으로 한다.

또한, 본 발명의 다른 일 실시예에 따르는 액정표시장치는 복수의 게이트 라인과 복수의 데이터 라인이 서로 교차하여 매트릭스 형태로 복수의 액정셀을 형성하는 액정표시패널; 게이트 스타트 펄스를 포함한 게이트 제어신호와 데이터 제어신호를 발생하는 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 입력받은 상기 게이트 스타트 펄스에 동기하여 상기 게이트 라인의 개수를 카운트하며, 한 프레임 내에서, 카운트 값이 기설정된 값과 일치할 때마다 제어클럭을 발생하는 라인 카운터; 상기 제어클럭에 따라 제어신호를 발생하는 제어신호 발생부; 상기 제어신호에 따라 증가하는 바이어스 전류를 출력하는 바이어스 전류 출력부; 및 상기 바이어스 전류를 인가받아 상기 데이터 제어신호에 따라 상기 데이터 라인에 데이터 전압을 출력하는 출력 버퍼부를 포함한 데이터 구동회로; 를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 라인 카운터는 상기 게이트 스타트 펄스의 폴링 에지(falling edge) 시점에 동기하여 상기 게이트 라인의 개수를 카운트하는 것을 특징으로 한다.

또한, 상기 기설정된 값은, 상기 데이터 라인의 부하량의 대소에 따라 상기 바이어스 전류의 출력량을 제어하기 위해 상기 데이터 라인을 복수의 구간으로 분할함에 따라, 하나의 분할된 구간이 포함하는 상기 게이트 라인의 개수로 설정되는 것을 특징으로 한다.

또한, 상기 바이어스 전류 출력부는 한 프레임 내에서, 상기 데이터 전압의 상기 데이터 라인에 인가된 거리가 상기 출력 버퍼부로부터 멀어질수록 상기 바이어스 전류를 점점 증가시키는 것을 특징으로 한다.

또한, 상기 바이어스 전류 출력부는 상기 제어신호에 따라 상기 바이어스 전류를 증가시키되, 증가폭이 동일한 크기를 가지도록 출력하는 것을 특징으로 한다.

또한, 상기 바이어스 전류 출력부는 상기 제어신호 발생부로부터 2비트 내지 4비트의 상기 제어신호를 입력받아 4, 8, 16 중 어느 하나의 가지 수를 가지는 상기 바이어스 전류를 출력하는 것을 특징으로 한다.

또한, 상기 라인 카운터, 제어신호 발생부 및 바이어스 전류 출력부는 데이터 구동회로부에 내장되는 것을 특징으로 한다.

한편, 본 발명의 또 다른 일 실시예에 따르는 액정표시장치 구동방법은 액정표시장치의 데이터 구동회로부의 출력 버퍼에 인가되는 바이어스 전류를 구동하는 방법에 있어서, 게이트 스타트 펄스에 동기하여 게이트 라인의 개수를 카운트하는 단계; 한 프레임 내에서, 카운트 값이 기설정된 값과 일치할 때마다 제어신호를 발생하는 단계; 상기 제어신호에 따라 증가하는 바이어스 전류를 출력하는 단계; 및 출력 버퍼부에서 상기 바이어스 전류를 인가받고 데이터 전압을 통해 데이터 라인에 출력하는 단계; 를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 한 프레임의 다음 프레임이 시작함을 알리는 다음 게이트 스타트 펄스가 발생하였는지 확인하는 단계; 및 상기 다음 게이트 스타트 펄스가 발생한 경우 상기 카운트 값을 초기화하고 상기 게이트 라인의 개수를 카운트하는 단계로 복귀하는 단계;를 추가로 포함하는 것을 특징으로 한다.

상기와 같이 구성되는 본 발명의 적어도 하나의 실시예에 관련된 바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법은,

데이터 구동회로부의 출력 버퍼부를 구동하는데 사용되는 바이어스 전류를 줄임으로써 액정표시장치의 소비전력을 감소시키는 효과가 있다.

종래기술과 본 발명의 일 실시예가 동일한 소비전력을 이용함에 있어, 종래기술에 비해 더욱 향상된 화면품질을 구현할 수 있다.

도 1은 종래기술에 따른 바이어스 전류 출력부를 포함하는 출력 버퍼부를 개략적으로 나타낸 개략도이다.
도 2는 종래기술에 따르는 액정표시패널의 데이터 라인에서 로드를 간략하게 도식화한 평면도이다.
도 3은 본 발명의 일 실시예에 따르는 액정표시장치의 블록도를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따르는 데이터 구동회로를 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따르는 바이어스 전류 공급부의 블록도를 나타낸 것이다.
도 6은 상기 바이어스 전류 출력부의 전류 크기를 설정하는 프로세스에 대한 순서도이다.
도 7은 제어신호, 게이트 스타트 펄스, 라인 카운터의 파형을 나타낸 것이다.
도 8은 본발명의 일실시예에 따르는 액정표시장치의 구동방법에 관한 순서도를 나타낸 것이다.
도 9a는 종래기술에 따른 액정표시패널에서 바이어스 전류가 구동되는 영역을 도식화한 개략도를 나타낸 것이다.
도 9b는 본 발명에 따른 액정표시패널에서 바이어스 전류가 구동되는 영역을 도식화한 개략도를 나타낸 것이다.

이하, 본 발명의 실시예에 따르는 바이어스 전류 공급부, 액정표시장치 및 액정표시장치 구동방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.

본 명세서에서는 서로 다른 실시예라도 동일 ㅇ 유사한 구성에 대해서는 동일 ㅇ 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.

본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.

도 3은 본 발명의 일 실시예에 따르는 액정표시장치의 블록도를 나타낸 것이다.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(110), 타이밍 컨트롤러(130), 데이터 구동회로(120), 게이트 구동회로(110) 및 구동전압 발생회로(미도시)를 포함한다.

액정표시패널(100)은 등가 회로로 볼 때 다수의 화상 신호 라인(GL, DL)과 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.

여기서, 화상 신호 라인(GL, DL)은 게이트 전압을 전달하는 다수의 게이트 라인(GL)과 데이터 전압을 전달하는 데이터 라인(DL)을 포함한다. 게이트 라인(GL)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터 라인(DL)은 열방향으로 뻗어 있으며 서로가 거의 평행하다. 따라서 상기 데이터 라인(DL)과 게이트 라인(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 복수의 액정셀을 포함한다.

각 단위 화소는 화상 신호 라인(GL, DL)에 연결된 스위칭 소자(TFT)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(TFT)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 제공 단자는 각각 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.

액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(TFT)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되나, IPS(In Plane Switching) 모두와 FFS(Fringe Field Switching) 모드와 가은 수평 전계 구동 방식에서는 화소 전극과 함께 하부 유리기판 상에 형성될 수 있다.

유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호 라인(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호 라인에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다. 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트 라인과 중첩되어 이루어질 수 있다.

게이트 구동회로(110)는 액정표시패널(100)의 게이트 라인(GL)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 전압을 게이트 라인(GL)에 인가한다.

데이터 구동회로(120)는 액정표시패널(100)의 데이터 라인(DL)에 연결되어 있으며, 다수의 계조 전압을 생성하고, 생성된 계조 전압을 선택하여 데이터 전압으로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다.

타이밍 컨트롤러(130)는 게이트 구동회로(110) 및 데이터 구동회로(120) 등의 동작을 제어하는 제어신호(CONT1, CONT2)를 생성하여, 각 해당하는 제어신호를 게이트 구동회로(110) 및 데이터 구동회로(120)에 제공한다.

도면에 도시하지 않았으나, 구동전압 발생회로는 다수의 구동 전압을 생성한다. 예를 들어, 구동전압 발생회로는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.

이하에서 액정표시장치의 표시 동작에 대하여 좀더 상세하게 설명한다.

타이밍 컨트롤러(130)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(RGB) 및 이의 표시를 제어하는 제어신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(Data Enable : DE) 등을 제공받는다. 타이밍 컨트롤러(130)는 제공받은 제어신호를 기초로 게이트 제어신호(CONT1) 및 데이터 제어신호(CONT2) 등을 생성하고 영상 신호(RGB)를 액정표시패널(100)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어신호(CONT1)를 게이트 구동회로(110)로 제공하고 데이터 제어신호(CONT2)와 처리된 영상 데이터(DAT), 게이트 스타트 펄스((Gate Start Pulse : GSP)를 데이터 구동회로(120)로 제공한다.

여기서, 게이트 제어신호(CONT1)는 한 화면이 표시되는 1 수직기간 중에서 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(110) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC) 및 게이트 구동회로(110)의 출력을 지시하는 게이트 출력 인에이블 신호(Gate Output Enable : GOE) 등을 포함한다. 이 중, 게이트 출력 인에이블 신호(GOE)와 게이트 쉬프트 클럭 신호(GSC)는 구동전압 발생회로로 제공된다.

데이터 제어신호(CONT2)는 라이징(rising) 또는 폴링(falling) 에지에 기준하여 데이터 구동회로(120) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(120)의 출력을 지시하는 소스 출력 인에이블신호(Source Output Enable : SOE), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 극성제어신호(Polarity Reverse : POL) 및 데이터 클럭 신호(DCLK) 등을 포함한다.

또한, 데이터 구동회로(120)는 타이밍 컨트롤러(130)로부터의 데이터 제어신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(DAT)를 차례로 제공받고, 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한다. 그리고 내부의 바이어스 전류 공급부의 동작을 위해 게이트 스타트 펄스(GSP)를 공급받는다.

게이트 구동회로(110)는 타이밍 컨트롤러(130)로부터의 게이트 제어신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인(GL)에 인가하여 이 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 턴온시킨다.

하나의 게이트 라인(GL)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(TFT)가 턴온되어 있는 동안(이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클럭(GSC)의 한 주기와 동일함), 데이터 구동회로(120)는 각 데이터 전압을 해당 데이터 라인(DL)에 공급한다. 데이터 라인(DL)에 공급된 데이터 전압은 턴온된 스위칭 소자(TFT)를 통해 해당 단위 화소에 인가된다.

액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트 라인(GL)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동회로(120)에 인가되는 극성제어신호(POL)의 상태가 제어된다.('프레임 반전') 이때, 한 프레임 내에서도 극성제어신호(POL)의 특성에 따라 한 데이터 라인을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다.('도트 반전')

여기서 데이터 전압을 인가하는 데이터 구동회로(120)의 구성 및 동작에 대해 보다 상세히 설명한다.

도 4는 본 발명의 일 실시예에 따르는 데이터 구동회로를 나타낸 블록도이다.

도 4를 참조하면, 데이터 구동회로는 쉬프트 레지스터(121), 래치부(122), 감마보상전압 발생부(124), 디지털/아날로그 변환부(이하, "DAC"라 한다)(123), 출력 버퍼부(125), 바이어스 전류 공급부(150)를 구비한다.

쉬프트 레지스터(121)는 한 행 분량의 영상 데이터(DAT)의 입력 시작을 알리는 소스 샘플링 클럭(SSC)에 따라 동작을 개시하며, 데이터 클럭 신호(DCLK)에 동기화되어 생성한 샘플링 신호를 출력한다.

래치부(122)는 쉬프트 레지스터(121)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 컨트롤러로부터의 영상 데이터(DAT)를 샘플링하여 래치한다. 그리고 상기 소스 출력 인에이블신호(SOE)에 따라 한 행 분량의 영상 데이터(DAT) 즉, 각각의 데이터 라인에 대응하는 영상 데이터(DAT)를 동시에 래치하여 출력한다.

감마보상전압 발생부(124)는 다수의 감마기준전압들을 영상 데이터(DAT)의 비트수로 표현 가능한 계조 수만큼 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.

DAC(123)는 정극성 감마보상전압(VGH)이 공급되는 P-디코더(미도시), 부극성 감마보상전압(VGL)이 공급되는 N-디코더(미도시), 극성제어신호들(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서(미도시)를 포함한다.

P-디코더는 래치부(122)로부터 입력되는 영상 데이터(DAT)를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더는 래치부(122)로부터 입력되는 영상 데이터(DAT)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.

출력 버퍼부(125)는 출력 채널들에 일대일로 접속되는 다수의 버퍼(예를 들어 OP-AMP)들을 포함하여 DAC(123)로부터 공급되는 데이터 전압의 신호감쇠를 최소화한다. 그리고 상기 데이터 전압을 데이터 라인(미도시)에 인가한다.

이때, 상기 다수의 버퍼들은 바이어스 전류 공급부(150)로부터 바이어스 전류를 받아 구동할 수 있다.

상기 바이어스 전류 공급부(150)는 한 프레임 동안, 상기 데이터 라인을 복수개의 구간으로 분할하여, 각 구간에 데이터 전압이 인가될 때 상기 출력 버퍼부(125)가 각기 다른 바이어스 전류로 구동할 수 있도록 상기 바이어스 전류를 제어하고 공급하는 역할을 한다.

여기서 상기 바이어스 전류 공급부(150)는 출력 버퍼부(125)의 내부에 포함될 수 있으며, 데이터 구동회로의 외부에 배치될수도 있는 것으로서 게이트 스타트 펄스(GSP)에 동기하여 동작할 수 있다.

이하, 상기 바이어스 전류 공급부(150)의 동작 및 구성에 대하여 보다 상세하게 설명한다.

도 5는 본 발명의 일 실시예에 따르는 바이어스 전류 공급부의 블록도를 나타낸 것이다.

상기 바이어스 전류 공급부(150)는 라인 카운터(151), 제어신호 발생부(153), 바이어스 전류 출력부(155)로 구성될 수 있다.

상기 라인 카운터(151)는 게이트 스타트 펄스(GSP)가 폴링(falling)하기 시작하는 폴링 에지(falling edge) 시점에 동기하여 작동할 수 있다. 그리고 상기 라인 카운터(151)는 상기 라인 카운터(151) 내부의 파형의 단위 펄스를 카운트하여, 한 프레임 동안, 폴링 에지 시점과 카운트된 값이 기설정된 값(예를 들어 96)와 동일하게 되는 다수의 시점에서 제어클럭(CCLK)을 발생시켜 제어신호 발생부(153)로 출력할 수 있다.

이때, 상기 기설정된 값은 상기 데이터 라인을 복수의 구간으로 분할하기 위해 설정될 수 있다. 상기 데이터 라인을 분할하는 이유는 데이터 라인의 부하량의 대소에 따라 출력 버퍼부에 다른 바이어스 전류를 구동하기 위해서 이다. 따라서, 기설정된 값은 하나의 분할된 구간이 포함하는 상기 게이트 라인의 개수로 설정될 수 있다. 그리고 상기 데이터 라인의 부하량은 액정표시패널의 규격 및 특성과 제어신호의 개수에 따라 달라질 수 있으므로 기설정된 값도 이에 따라 달라질 수 있다.

예를 들면, 게이트 라인이 768개인 액정표시패널에서 데이터 라인을 8개 구간으로 분할할경우 각 분할 구간에는 96개의 게이트 라인이 존재하게 된다. 그리고 기설정된 값을 96으로 설정할 경우 상기 라인 카운터(151)는 데이터 전압이 데이터 라인에 인가된 후에 게이트 스타트 펄스(GSP)가 폴링 되는 때를 포함하여 상기 데이터 전압이 96개의 게이트 라인을 지나갈때마다 제어클럭(CCLK)을 발생시킬 수 있다. 그리고 상기 제어클럭(CCLK)은 8개가 될 것이다.

여기서 상기 제어신호 발생부(153)는 라인 카운터(151)로부터의 제어클럭(CCLK)에 동기하여 특정 비트(예를 들어 3bit)의 제어신호를 발생할 수 있다.

상기 도면에서는 제어신호가 S1, S2, S3가 되어 3비트의 제어신호가발생하는 것으로 도시하였다. 예를 들어 상기 제어신호의 2진 코드값은 제어클럭(CCLK)에 동기하여 0002와 1112 사이에서 변하는 값일 수 있다. 그리고 상기 제어신호는 2 진 코드값이 증가하는 방향으로 출력될 수 있다. 한편, 상기 제어신호는 3비트인 경우에만 한하지 않으며 다른 비트가 될 수 있다.

그리고 상기 제어신호 발생부(153)는 상기 제어신호를 바이어스 전류 출력부(155)에 출력한다.

상기 바이어스 전류 출력부(155)는 도면에 도시되지는 않았으나 상기 전류제어신호를 받는 제어핀, 정전류원 및 상기 정전류원의 전류 흐름을 도통하거나 차단하기 위해 각 전류원의 일측단에 배치되는 트랜지스터를 포함할 수 있다.

따라서 상기 제어핀이 입력받은 제어신호에 따라 트랜지스터의 온/오프(on/off)동작을 제어하게 되고 그에 따라 정전류원에서 흐르는 전류의 양을 제어할 수 있다. 상기 제어핀은 제어신호의 비트수에 따라 결정될 수 있다.

그리고 바이어스 전류 출력부(155)는 각 제어신호에 따라 출력되는 바이어스 전류가 미리 설정될 수 있다. 상기 바이어스 전류는 출력 버퍼부(125)로 인가될 수 있다.

예를 들어 제어신호가 3비트인 경우 상기 바이어스 전류 출력부(155)는 8개의 서로 다른 전류를 출력 버퍼부(125)에 출력할 수 있으며 제어신호의 2진 코드값이 0002인 경우 5μA를 출력하는 것으로 설정될 수 있다.

여기서, 상기 바이어스 전류 출력부(155)에서 각 제어신호에 따라 바이어스 전류값을 설정하는 기준에 대하여 도면을 통해 상세하게 살펴본다.

도 6은 상기 바이어스 전류 출력부의 전류 크기를 설정하는 프로세스에 대한 순서도이다.

먼저 액정표시패널의 규격(데이터 라인 및 게이트 라인의 개수)과 제품의 특성(예를 들어 게이트 라인과 데이터 라인의 부하량) 등에 따라, 데이터 구동회로의 출력 버퍼부를 구동하기 위한 적정한 바이어스 전류의 최대값을 정한다. (S1)

여기서 상기 적정한 바이어스 전류란 액정표시패널의 소비 전력을 크게하지 않으면서 액정표시패널의 부하의 영향을 최소화 할 수 있는 바이어스 전류를 말한다.

그리고 그 다음 출력할 바이어스 전류 최대값의 분할 개수를 설정한다. (S2)

이때 제어신호의 비트수에 따라 제어핀의 개수를 설정한다. 예를 들어, 상기 제어신호가 3비트인 경우 상기 제어핀의 개수가 3개가 될 수 있고, 8개의 2진코드값으로 분할할수 있는바, 상기 적정한 바이어스 전류의 최대값은 8개로 분할 할 수 있다.

여기서 상기 제어핀의 개수는 제어신호의 비트수에 따라 2개 내지 4개를 사용할 수 있다. 그러나 이에 한하지 않으며 그 이상의 개수도 사용할 수 있다.

그리고 마지막으로 분할된 각 바이어스 전류의 크기값을 설정할 수 있다.(S3)

예를 들어, 상기 적정한 바이어스 전류의 최대값이 4μA이고 제어신호가 3 비트인경우 8개로 분할 할 수 있으며 각 2진 코드값으로 0002에서 1112까지 분포하는 제어신호에 대하여 각 바이어스 전류의 크기값을 0.5μA, 1.0μA, 1.5μA … 3.5μA, 4.0μA으로 매칭할 수 있다.

그렇다면 도 7을 통하여 바이어스 전류가 한 프레임 내에서 다르게 구동되는 것을 파형을 통하여 설명하기로 한다.

도 7은 제어신호, 게이트 스타트 펄스, 라인 카운터의 파형을 나타낸 것이다.

상기 도면에서는 제어신호(S1, S2, S3)가 3비트이고 768개의 게이트 라인과 1024개의 데이터 라인을 가지는 액정표시패널에서 데이터 라인을 8개 구간으로 분할하며 라인 카운터의 기설정된 값을 96으로 설정한 경우를 가정하였다.

도 7을 참조하면, 라인 카운터는 게이트 스타트 펄스(GSP)가 인가된 후 폴링 에지(falling edge) 시점에 동작되어 라인 카운터 내부 파형(CNP)을 카운트한다. 도면에서 상기 폴링 에지는 게이트 스타트 펄스의 화살표 부분을 가리킨다. 이때, 라인 카운트 내부 파형(CNP)의 단위 펄스는 게이트 라인의 한 개에 대응될 수 있다.

그리고, 상기 카운트된 값이 96이되는 경우 97번째 단위 펄스가 발생하는 시점에 동기하여 제어클럭을 발생할 수 있다. 도면에서 라인 카운터 내부 파형(CNP)의 화살표가 도시된 부분이 제어클럭이 발생하는 시점이 된다. 또한, 97번째 단위 펄스에서 다시 시작하여 96을 카운트하고 그 다음의 97번째 단위 펄스가 발생하는 시점에 동기하여 또 다른 제어클럭을 발생할 수 있다. 이러한 방식으로 총 8개의 제어클럭이 발생할 수 있다.

한편, 제어클럭에 대응하여 제어신호는 도 7과 같이 발생될 수 있다. 이하, 각 분할 구간의 제어신호의 코드값은 S1, S2, S3이 각각 Low level(L) 인지 High level(H)인지 여부로 나타낸다. 예를 들어 LLH는 S1, S2, S3의 코드값을 순차적으로 나타낸 것을 의미한다.

게이트 스타트 펄스(GSP)가 폴링된 시점에서 제어신호의 코드값은 LLL이 될 수 있다. 그 다음 두번째 제어클럭에 의한 제어신호의 코드값은 LLH가 될 수 있으며 그 다음 세번째 제어클럭에 의한 제어신호(S1, S2, S3)의 코드값은 LHL이 될 수 있다. 이러한 방식으로 제어신호(S1, S2, S3) 의 코드값은 LHH, HLL, HLH, HHL, HHH이 될 수 있다.

이러한 코드값은 바이어스 전류의 출력을 명령하게 된다. 그리고 상기 바이어스 전류 출력부에서 설정된 사항에 따라 LLL부터 HHH까지 순차적으로 더욱 큰 바이어스 전류가 출력될 수 있다. 예를 들면 도 6을 통하여 설명한 바와 같이 LLL부터 HHH까지 대응되는 바이어스 전류는 0.5μA부터 4.0μA가 될 수 있다. 상기 바이어스 전류는 크기의 증가폭이 동일하게 설정될 수 있다.

이에 따라, 한 프레임 동안 데이터 전압이 데이터 라인의 8개 구간에 각각 인가될 때마다 출력 버퍼부에 출력되는 바이어스 전류는 점점 증가하는 8개의 전류가 될 수 있다.

이하 도 8을 이용하여 본 발명의 일실시예에 따르는 액정표시장치의 구동방법에 관한 프로세스에 관하여 알아본다.

먼저 액정표시패널의 부하 및 규격을 고려하여 한 프레임 내에서 바이어스 전류를 다르게 공급할 데이터 라인을 복수의 구간으로 분할하고 각 분할된 구간에 포함되는 게이트 라인의 개수를 라인 카운터에 기설정된 값으로 설정한다.(B1)

예를 들어 768개의 게이트 라인과 1024개의 데이터 라인을 가진 액정표시장치는 제어신호를 3비트로 할 경우 8개의 다른 바이어스 전류를 구동할 수 있는바 데이터 라인을 8개로 분할할 수 있으며, 분할 구간은 게이트 라인과 평행할 수 있다. 이때, 각 분할된 구간에는 96개의 게이트 라인이 포함될 수 있다. 따라서 라인 카운터에 설정되는 숫자는 96이된다.

그 다음 게이트 스타트 펄스의 폴링 에지 시점에 맞추어 라인 카운터가 동작하기 시작한다.(B2) 그리고 라인 카운터는 768개의 단위 펄스로 이루어진 라인 카운터 파형을 카운트함으로써 상기 게이트 라인의 개수를 카운트할 수 있다.(B3)

여기서 상기 폴링 에지 시점과 상기 카운트 값이 96이 되는 시점마다 제어클럭을 발생할 수 있다.(B4)

그 다음 상기 제어클럭에 따라 제어신호가 발생할 수 있다. 이때, 3비트 제어신호가 생성될 수 있으며 앞에서 설명한 바와같이 LLL,LLH,…,HHH까지 8가지의 제어신호가 발생될 수 있다.(B5)

그 다음 바이어스 전류 출력부는 상기 제어신호에 따라 바이어스 전류를 출력할 수 잇다.(B6) 이때, 상기 제어신호가 LLL일 경우 가장 낮은 전류를 출력할 수 있다. 그리고 상기 라인 카운터가 LLL에 대응하는 제어클럭의 다음 클럭을 발생시키는 경우 상기 바이어스 전류 출력부는 LLH에 대응하는 전류를 출력할 수 있다. 이때의 전류는 LLL에 대응하는 전류보다는 큰 전류가 될 수 있다. 이런 방식으로 사기 바이어스 전류 출력부는 다수의 제어클럭이 발생할 때마다 각기 다른 전류를 구동하며 상기 전류는 일정한 폭으로 증가할 수 있다.

따라서, 본 발명의 일 실시예에 따르는 한 프레임동안, 데이터 전압이 데이터 라인의 각 분할 구간에 인가될 때마다 다른 바이어스 전류로 출력 버퍼부를 구동할 수 있다.

한편, 한 프레임을 지난 후 다음 프레임의 게이트 스타트 펄스가 생성된 경우 라인 카운터의 카운트값을 초기화하고 새로운 프레임에 대해 위와 같은 과정을 반복 실행할 수 있다.

이하 도면을 통하여 본 발명의 일 실시예에 따른 액정표시장치의 효과에 대하여 예를 들어 구체적으로 설명하기로 한다.

도 9a는 종래기술에 따른 액정표시패널에서 바이어스 전류가 구동되는 영역을 도식화한 개략도이며 도 9b는 본 발명에 따른 액정표시패널에서 바이어스 전류가 구동되는 영역을 도식화한 개략도이다.

도 9a와 도 9b의 액정표시장치는 게이트 라인 768개 데이터 라인1024개를 포함하며, 데이터 구동회로(120)는 618개의 채널을 가진 5개의 칩이 장착된 모델로 가정하였다. 그리고 제어신호는 3비트의 신호인 것으로 가정하였다.

도 9a에서 상기 액정표시패널의 화상부(100) 주변에는 데이터 구동회로(120), 게이트 구동회로(110)가 배치될 수 있으며 상기 화상부(100)는 8개의 영역으로 분할 될 수 있다. 그리고 한 프레임의 데이터 전압이 각 분할 영역에 인가될 때마다 모두 4μA의 바이어스 전류가 하나의 출력 버퍼부를 구동할 수 있다.

그리고, 도 9b 역시 도 9b와 마찬가지로 게이트 구동회로(110), 데이터 구동회로(120)가 화상부(100)의 일측에 배치되며, 상기 바이어스 전류가 다르게 구동되는 영역은 상기 화상부(100)에서 게이트 라인과 수평하게 8개 영역을 분할 하는 것으로 정의할 수 있다.

따라서, 8개 영역 중 제 1 영역(P1)에 데이터 전압이 인가될 경우의 제어신호는 LLL이며 하나의 출력 버퍼부를 구동하는 바이어스 전류는 0.5μA가 될 수 있다. 그리고 제 2 영역(P2)에 데이터 전압이 인가될 경우의 제어신호는 LLH이며 하나의 출력 버퍼부를 구동하는 바이어스 전류는 1.0μA가 될 수 있다.

이러한 방식으로 제 3영역(P3)에는 1.5μA, 제 4 영역(P4)에는 2.0μA, 제 5 영역(P5)에는 2.5μA, 제 6 영역(P6)에는 3.0μA, 제 7 영역(P7)에는 3.5μA, 제 8 영역(P8)에는 4.0μA의 바이어스 전류가 하나의 출력 버퍼부를 구동할 수 있다.

따라서 한 프레임동안 하나의 출력버퍼부를 구동하는 전류는 종래기술의 경우 4μA가되며 본 발명의 일 실시예의 경우는 평균 2.5μA가 될 수 있다. 즉, 본 발명의 일 실시예가 한 프레임 동안 종래기술보다 1.5μA를 절약할 수 있다.

그리고 액정표시패널 전체로 보면, 특정 전압 및 부하 조건하에서 상기 데이터 구동회로(120)의 5개 칩 내부의 출력 버퍼부를 구동하는 전류는 종래기술의 경우 66mA가 될수 있지만 본 발명의 일 실시예는 58.5mA가 될수 있어 총 7.5mA를 절약할 수 있는 효과가 있다.

한편, 본 발명의 일실시예에 따르는 액정표시장치는 제품의 특성에 맞는 특정 크기의 바이어스 전류를 구동할 수 있으며 본 명세서에 한정된 바이어스 전류값 및 다른 설정값에 한정되는 것은 아니다.

따라서 본 발명의 일 실시예에 따르는 액정표시장치는 데이터 구동회로부에서 출력 버퍼부를 구동하는 바이어스 전류를 절약할 수 있으며, 액정표시패널의 로드에 대해서 효율적으로 바이어스 전류를 구동할 수 있다. 그러므로 동일한 바이어스 전류를 소모하는 종래기술과 본 발명의 일 실시예를 비교하였을 때 데이터 구동회로의 출력특성을 안정화시킬 수 있어 보다 나은 품질을 제공할 수 있다.

이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다.

따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100 : 화소부 110 : 게이트 구동회로
120 : 데이터 구동회로 121 : 쉬프트 레지스터
122 : 래치부 123 : 디지털 아날로그 컨버터(DAC)
124 : 감마 보상전압 발생부 125 : 출력 버퍼부
130 : 타이밍 컨트롤러 151 : 라인 카운터
153 : 제어신호 발생부 155 : 바이어스 전류 출력부

Claims (14)

1. 게이트 스타트 펄스에 동기하여 게이트 라인의 개수를 카운트하며, 카운트 값이 기설정된 값과 일치할 때마다 제어클럭을 발생하는 라인 카운터;
   상기 제어클럭에 따라 제어신호를 발생하는 제어신호 발생부; 및
   상기 제어신호에 따라 바이어스 전류를 출력하는 바이어스 전류 출력부;
   를 포함하는 것을 특징으로 하는 바이어스 전류 공급부.
2. 복수의 게이트 라인과 복수의 데이터 라인이 서로 교차하여 매트릭스 형태로 복수의 액정셀을 형성하는 액정표시패널;
   게이트 스타트 펄스를 포함한 게이트 제어신호와 데이터 제어신호를 발생하는 타이밍 컨트롤러;
   상기 타이밍 컨트롤러로부터 입력받은 상기 게이트 스타트 펄스에 동기하여 상기 게이트 라인의 개수를 카운트하며, 한 프레임 내에서, 카운트 값이 기설정된 값과 일치할 때마다 제어클럭을 발생하는 라인 카운터;
   상기 제어클럭에 따라 제어신호를 발생하는 제어신호 발생부;
   상기 제어신호에 따라 증가하는 바이어스 전류를 출력하는 바이어스 전류 출력부; 및
   상기 바이어스 전류를 인가받아 상기 데이터 제어신호에 따라 상기 데이터 라인에 데이터 전압을 출력하는 출력 버퍼부를 포함한 데이터 구동회로;
   를 포함하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,
   상기 라인 카운터는 상기 게이트 스타트 펄스의 폴링 에지(falling edge) 시점에 동기하여 상기 게이트 라인의 개수를 카운트하는 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서,
   상기 기설정된 값은, 상기 데이터 라인의 부하량의 대소에 따라 상기 바이어스 전류의 출력량을 제어하기 위해 상기 데이터 라인을 복수의 구간으로 분할함에 따라, 하나의 분할된 구간이 포함하는 상기 게이트 라인의 개수로 설정되는 것을 특징으로 한 액정표시장치.
5. 제 2 항에 있어서,
   상기 바이어스 전류 출력부는 한 프레임 내에서, 상기 데이터 전압의 상기 데이터 라인에 인가된 거리가 상기 출력 버퍼부로부터 멀어질수록 상기 바이어스 전류를 점점 증가시키는 것을 특징으로 하는 액정표시장치.
6. 제 2 항에 있어서,
   상기 바이어스 전류 출력부는 상기 제어신호에 따라 상기 바이어스 전류를 증가시키되, 증가폭이 동일한 크기를 가지도록 출력하는 것을 특징으로 하는 액정표시장치.
7. 제 2 항에 있어서,
   상기 바이어스 전류 출력부는 상기 제어신호 발생부로부터 2비트 내지 4비트의 상기 제어신호를 입력받아 4, 8, 16 중 어느 하나의 가지 수를 가지는 상기 바이어스 전류를 출력하는 것을 특징으로 하는 액정표시장치.
8. 제 2 항에 있어서,
   상기 라인 카운터, 제어신호 발생부 및 바이어스 전류 출력부는 데이터 구동회로부에 내장되는 것을 특징으로 하는 액정표시장치.
9. 액정표시장치의 데이터 구동회로부의 출력 버퍼에 인가되는 바이어스 전류를 구동하는 방법에 있어서,
   게이트 스타트 펄스에 동기하여 게이트 라인의 개수를 카운트하는 단계;
   한 프레임 내에서, 카운트 값이 기설정된 값과 일치할 때마다 제어신호를 발생하는 단계;
   상기 제어신호에 따라 증가하는 바이어스 전류를 출력하는 단계; 및
   출력 버퍼부에서 상기 바이어스 전류를 인가받고 데이터 전압을 통해 데이터 라인에 출력하는 단계;
   를 포함하는 것을 특징으로 하는 액정표시장치 구동방법.
10. 제 9 항에 있어서,
    상기 한 프레임의 다음 프레임이 시작함을 알리는 다음 게이트 스타트 펄스가 발생하였는지 확인하는 단계; 및
    상기 다음 게이트 스타트 펄스가 발생한 경우 상기 카운트 값을 초기화하고 상기 게이트 라인의 개수를 카운트하는 단계로 복귀하는 단계;
    를 추가로 포함하는 것을 특징으로 하는 액정표시장치 구동방법.
11. 제 9 항에 있어서,
    상기 게이트 라인의 개수를 카운트하는 단계는 게이트 스타트 펄스의 폴링 에지(falling edge) 시점에 동기하여 게이트 라인의 개수를 카운트하는 것을 특징으로 하는 액정표시장치 구동방법.
12. 제 9 항에 있어서,
    상기 기설정된 값은, 상기 데이터 라인의 부하량의 대소에 따라 상기 바이어스 전류의 출력량을 제어하기 위해 상기 데이터 라인을 복수의 구간으로 분할함에 따라, 하나의 분할된 구간이 포함하는 게이트 라인의 개수로 설정되는 것을 특징으로 한 액정표시장치 구동방법.
13. 제 9 항에 있어서,
    상기 바이어스 전류를 출력하는 단계는 한 프레임 내에서, 상기 데이터 전압의 상기 데이터 라인에 인가된 거리가 상기 출력 버퍼부로부터 멀어질수록 상기 바이어스 전류를 점점 증가시키는 것을 특징으로 하는 액정표시장치.
14. 제 9 항에 있어서,
    상기 바이어스 전류를 출력하는 단계는 상기 제어신호에 따라 상기 바이어스 전류를 증가시키되, 증가폭이 동일한 크기를 가지도록 출력하는 것을 특징으로 하는 액정표시장치.

Images