KR20130027357A

KR20130027357A - 액정표시장치

Info

Publication number: KR20130027357A
Application number: KR1020110090889A
Authority: KR
Inventors: 박만규; 홍진철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-09-07
Filing date: 2011-09-07
Publication date: 2013-03-15
Also published as: KR101889295B1

Abstract

데이터 구동부의 소비 전력 및 발열을 방지할 수 있는 액정표시장치가 제공된다. 액정표시장치는 다수의 게이트 라인 및 다수의 데이터 라인이 형성된 액정패널, 상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부, 상기 다수의 게이트 라인을 구동하기 위한 다수의 게이트 구동부, 상기 다수의 데이터 라인을 구동하기 위한 다수의 데이터 구동부 및 상기 다수의 데이터 라인들과 전기적으로 연결되며, 상기 타이밍 제어부에서 제공되는 소스 출력 인에이블 신호에 따라 데이터 전압을 충전하거나 또는 충전된 데이터 전압을 방전시키는 캐패시터를 포함한다.

Description

액정표시장치{Liquid crystal display device}

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 데이터 구동부의 소비 전력 및 발열을 방지할 수 있는 액정표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자 (OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.

액정표시장치는, 서로 교차하여 화소를 정의하는 다수의 게이트 라인 및 데이터 라인과, 화소에 형성된 스위칭 트랜지스터를 포함한다. 다수의 게이트 라인에는 수평주기마다 스캔펄스가 순차적으로 인가되어, 해당 행라인의 화소에 위치하는 스위칭트랜지스터를 턴온(turn-on)시킨다. 이에 동기하여, 데이터구동부는 다수의 데이터 라인으로 데이터전압을 출력하며, 이와 같이 출력된 데이터전압은 해당 화소에 인가된다.

이처럼, 데이터구동부는 수평주기마다 데이터전압을 출력하게 되는데, 출력되는 데이터전압은 수평주기마다 극성이 바뀌거나 전압값 즉 계조가 변경되게 된다. 즉, 출력되는 데이터전압의 변동량이 발생하게 된다. 이와 같은 데이터전압의 변동량이 증가하는 경우에, 데이터구동부의 소비전력은 증가하게 된다.

따라서, 이와 같은 데이터전압의 변동량을 감소시키기 위해, 차지쉐어(charge share) 구동방식이 제안되었다. 차지쉐어 구동방식은, 이웃하는 수평주기 사이에, 전체 데이터 라인을 서로 숏(short)시킴으로써, 출력 전에 전체 데이터 라인의 전압을 평균화하는 것이다. 즉, 데이터 라인은 다음번 출력 전에 차지쉐어 전압으로 미리 충전된다. 이에 따라, 출력되는 데이터전압의 변동량을 줄일 수 있게 된다.

그러나, 차지쉐어 구동방식은 도트 인버젼 방식에서는 소비 전력을 감소시키는데 있어 매후 효과적이나, 컬럼 인버젼 방식에서는 오히려 소비 전력을 증가시키는 요인으로 작용한다. 이는 차지쉐어 구동을 하지 않을 경우, 한 프레임 동안 데이터 라인에는 DC 전압이 출력되지만, 차지쉐어 구동을 하는 경우에는 소스 출력 인에이블 신호의 하이 레벨 구간 동안 데이터 라인에 전압 변동이 발생하고, 전압 변동이 발생한 만큼 데이터 구동부에서 전력이 소비되는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 데이터 구동부의 소비 전력 및 발열을 방지할 수 있는 액정표시장치를 제공함에 있다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적들을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치는 다수의 게이트 라인 및 다수의 데이터 라인이 형성된 액정패널, 상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부, 상기 다수의 게이트 라인을 구동하기 위한 다수의 게이트 구동부, 상기 다수의 데이터 라인을 구동하기 위한 다수의 데이터 구동부 및 상기 다수의 데이터 라인들과 전기적으로 연결되며, 상기 타이밍 제어부에서 제공되는 소스 출력 인에이블 신호에 따라 데이터 전압을 충전하거나 또는 충전된 데이터 전압을 방전시키는 캐패시터를 포함한다.

상기 캐패시터는 인쇄회로기판 상에 실장되고, 상기 캐패시터의 용량은 상기 액정패널의 부하에 해당하는 용량이다.

상기 캐패시터는 상기 소스 출력 인에이블 신호가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 데이터 전압을 충전하거나 또는 충전된 데이터 전압을 방전시킨다.

상기 데이터 라인은 두 개 이상의 동일 극성을 갖는 다수의 그룹으로 나누어지고, 상기 그룹마다 데이터 전압을 공유한다.

상기 캐패시터는 정극성 데이터 전압을 충전 및 방전하는 제1 캐패시터 및 부극성 데이터 전압을 충전 및 방전하는 제2 캐패시터를 포함한다.

상기 제1 및 제2 캐패시터는 두 개 이상이다.

본 발명의 제2 실시예에 따른 액정표시장치는 다수의 게이트 라인 및 다수의 데이터 라인이 형성되며, 가장자리 영역과 상기 가장자리 영역을 제외한 나머지 영역을 포함하는 액정패널, 상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부, 상기 다수의 게이트 라인을 구동하기 위한 다수의 게이트 구동부 및 상기 다수의 데이터 라인을 구동하며, 상기 다수의 데이터 라인에 다수의 데이터 전압을 출력하는 다수의 출력 버퍼를 포함하는 다수의 데이터 구동부를 포함하며, 상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 제1 스위치와, 상기 인접한 데이터 라인 사이에 각각 배치되며, 상기 다수의 데이터 라인과 연결되는 다수의 제2 및 제3 스위치와, 상기 제2 및 제3 스위치와 연결되고, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제1 및 제2 배선를 포함하고, 상기 가장자리 영역을 제외한 나머지 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 다수의 제4 스위치와, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제3 및 제4 배선과, 상기 제3 및 제4 배선의 끝단에 각각 연결된 제1 및 제2 캐패시터를 포함한다.

상기 제1 내지 제4 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 턴 또는 오프된다.

상기 제1 및 제2 스위치가 턴 온 되는 경우, 상기 제1 및 제2 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 정극성의 프리차지 전압을 공유한다.

상기 제1 및 제3 스위치가 턴 온 되는 경우, 상기 제1 및 제3 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 부극성의 프리차지 전압을 공유한다.

상기 제4 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 상기 출력 버퍼, 제1 배선, 제2 배선 중에서 어느 하나와 전기적으로 연결된다.

상기 제1 및 제2 캐패시터는 인쇄회로기판에 각각 실장되어 있다.

상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 다수의 제5 스위치와, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제5 및 제6 배선을 포함하는 다수의 그룹으로 나누어진다.

상기 다수의 그룹 사이에는 다수의 그룹을 전기적으로 연결하는 다수의 제1 그룹 스위치가 배치된다.

상기 하나의 그룹은 6개 또는 12개의 출력 버퍼를 포함하고, 상기 하나의 그룹은 6개 또는 12개의 데이터 라인를 포함한다.

상기 제5 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 상기 출력 버퍼, 제5 배선, 제6 배선 중에서 어느 하나와 전기적으로 연결된다.

상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 제6 스위치와, 상기 인접한 데이터 라인 사이에 각각 배치되며, 상기 다수의 데이터 라인과 연결되는 다수의 제7 및 제8 스위치와, 상기 제7 및 제8 스위치와 연결되고, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제7 및 제8 배선을 포함하는 다수의 그룹으로 나누어진다.

상기 다수의 그룹 사이에는 다수의 그룹을 전기적으로 연결하는 다수의 제2 그룹 스위치가 배치된다.

상기 제6 내지 제8 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 턴 또는 오프 된다.

상기 제6 및 제7 스위치가 턴 온 되는 경우, 상기 제6 및 제7 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 정극성의 프리차지 전압을 공유한다.

상기 제6 및 제8 스위치가 턴 온 되는 경우, 상기 제6 및 제8 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 부극성의 프리차지 전압을 공유한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 데이터 구동부의 소비 전력 및 발열을 방지할 수 있는 효과를 제공한다.

도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면.
도 2는 본 발명의 제1 실시예에 따른 데이터 구동부에 포함된 차지쉐어부를 나타내는 도면.
도 3은 도 2의 버퍼 내부를 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 소스 출력 인에이블 신호에 따라 캐패시터에 저장되는 전하를 나타내는 파형도.
도 5는 본 발명의 제2 실시예에 따른 액정패널을 나타내는 도면.
도 6a는 본 발명의 제2 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.
도 6b는 본 발명의 제2 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.
도 7a는 본 발명의 제3 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.
도 7b는 본 발명의 제3 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.
도 8a는 본 발명의 제4 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.
도 8b는 본 발명의 제4 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 바람직한 실시예를 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면이다.

도 1을 참조하면, 액정패널(110)은 등가 회로로 볼 때 다수의 표시 신호 라인(GL, DL)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.

여기서, 표시 신호 라인(GL, DL)은 게이트 신호를 전달하는 다수의 게이트 라인(GL)과 데이터 신호를 전달하는 데이터 라인(DL)을 포함한다. 게이트 라인(GL)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터 라인(DL)은 열방향으로 뻗어 있으며 서로가 거의 평행하다.

각 단위 화소는 표시 신호 라인(GL, DL)에 연결된 스위칭 소자(TFT)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(TFT)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 제공 단자는 각각 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.

액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(TFT)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극이 TFT 기판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.

유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호 라인(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호 라인에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다. 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트 라인과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 기판의 해당 영역에 형성할 수 있으며, 또한, TFT 기판의 화소 전극 위 또는 아래에 형성할 수도 있다.

액정패널(110)의 TFT 기판 및 컬러 필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.

게이트 구동부(120)는 액정패널(110)의 게이트 라인(GL)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트 라인(GL)에 인가한다.

데이터 구동부(130)는 액정패널(110)의 데이터 라인(DL)에 연결되어 있으며, 감마 전압 발생부(미도시)로부터 제공된 다수의 감마 전압에 기초하여 다수의 계조 전압을 생성하고, 생성된 계조 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다.

타이밍 제어부(140)는 게이트 구동부(120) 및 데이터 구동부(130) 등의 동작을 제어하는 제어 신호(CONT1, CONT2)를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(120) 및 데이터 구동부(130)에 제공한다.

도면에 도시하지 않았으나, 구동 전압 발생부 다수의 구동 전압을 생성한다. 예를 들어, 구동 전압 발생부는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.

이하에서 액정표시장치의 표시 동작에 대하여 좀더 상세하게 설명한다.

타이밍 제어부(140)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 제어부(140)는 제공 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정패널(110)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(120)로 제공하고 데이터 제어 신호(CONT2)와 처리된 영상 신호(DAT)를 데이터 구동부(130)로 제공한다.

여기서, 게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다. 이 중, 출력 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 구동 전압 발생부로 제공된다.

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 제공 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터 라인(DL)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.

데이터 구동부(130)는 타이밍 제어부(140)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(DAT)를 차례로 제공받고, 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한다.

게이트 구동부(120)는 타이밍 제어부(140)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인(GL)에 인가하여 이 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 턴온시킨다.

하나의 게이트 라인(GL)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(TFT)가 턴온되어 있는 동안[이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(130)는 각 데이터 전압을 해당 데이터 라인(DL)에 공급한다. 데이터 라인(DL)에 공급된 데이터 전압은 턴온된 스위칭 소자(TFT)를 통해 해당 단위 화소에 인가된다.

액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트 라인(GL)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(130)에 인가되는 반전 신호(RVS)의 상태가 제어된다('프레임 반전'). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터 라인을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다('도트 반전').

도 2는 본 발명의 제1 실시예에 따른 데이터 구동부에 포함된 차지쉐어부를 나타내는 도면이고, 도 3은 도 2의 버퍼 내부를 나타내는 도면이고, 도 4는 본 발명의 제1 실시예에 따른 소스 출력 인에이블 신호에 따라 캐패시터에 저장되는 전하를 나타내는 파형도이다.

도 2를 참조하면, 본 발명의 제1 실시예에 따른 차지쉐어부를 포함하는 데이터 구동부(130)은 다수의 버퍼들(BF11 내지 BF1(K))과 다수의 데이터 라인들(DL1 내지 DL(N)) 각각의 사이에 대응하게 접속된 다수의 제1 스위치들(SW11 내지 SW1(L))과, 그리고 다수의 데이터 라인들(DL1~DLm) 사이에 접속된 다수의 제2 스위치들(SW21 내지 SW2(M))을 포함한다.

다수의 버퍼들(BF11 내지 BF1(K)) 각각은 아날로그 형태의 데이터 전압을 대응하는 제1 스위치(SW11 내지 SW1(L))을 경유하여 대응하는 데이터 라인(DL1 내지 DL(N))에 공급한다. 제1 스위치들(SW11 내지 SW1(L)) 및 제2 스위치들(SW21 내지 SW2(M))은 타이밍 제어부(140)로부터 공급되는 데이터 제어 신호들 중 하나인 데이터 출력 인에이블 신호(DOE)에 의하여 상호 보완적으로 턴-온(Turn-On) 된다. 데이터 출력 인에이블 신호(DOE)가 하이(High)(또는 로우(Low))이면, 제1 스위치들(SW11 내지 SW1(L))은 턴-온 되는 반면에 제2 스위치들(SW21 내지 SW2(M))은 턴-오프(Turn-Off)된다. 이와는 달리, 데이터 출력 인에이블 신호(DOE)가 로우(또는 하이)일 때에는, 제1 스위치들(SW11 내지 SW1(L))은 온-오프되는 반면에 제2 스위치들(SW21 내지 SW2(M))은 턴-오프 된다.

예를 들어, 제1 게이트 라인(GL1)에 스캔 신호가 공급되어 해당 게이트 라인(GL1)에 접속된 박막 트랜지스터들(TFT)이 턴-온되고, 데이터 출력 인에이블 신호(DOE)가 하이인 경우, 다수의 버퍼들(BF11 내지 BF1(K)) 각각은 인접한 버퍼들과는 상반된 화소 데이터 전압을 대응하는 제1 스위치(SW11 내지 SW1(L))를 경유하여 대응하는 데이터 라인(DL)에 공급한다. 그러면, 제1 게이트 라인(GL1)에 접속된 박막 트랜지스터들(TFT) 각각은 대응하는 데이터 라인(DL) 상의 데이터 전압이 대응하는 액정 셀(Clc) 및 대응하는 스토리지 캐패시터(Cst)에 충전되게 한다.

반대로, 데이터 출력 인에이블 신호(DOE)가 로우이면, 제1 스위치들(SW11 내지 SW2(L)) 대신 제2 스위치들(SW21 내지 SW2(M))이 턴-온되어 다수의 데이터 라인(DL1 내지 DL(N))이 서로 연결되게 한다. 그러면, 인접한 데이터 라인들과는 상반된 극성의 데이터 전압으로 충전된 데이터 라인들(DL1 내지 DL(N)) 사이에서 전압의 충방전이 동시에 수행되게 된다. 예를 들어, 홀수 번째 데이터 라인들(DL1,DL3,…,DL(N-1)에 부극성의 데이터 전압이 충전되어 있고 짝수 번째 데이터 라인들(DL2,DL4,…,DL(N))에 정극성의 데이터 전압이 충전되어 있는 경우, 홀수 번째 데이터 라인들(DL1,DL3,…,DL(N-1))은 인접한 짝수 번째 데이터 라인(DL2,DL4,…,DL(N))으로부터의 전압을 충전하는 반면에 짝수 번째 데이터 라인들(DL2,DL4,…,DL(N))은 충전된 정극성의 데이터 전압을 인접한 홀수 번째 데이터 라인들(DL1,DL3,…,DL(N-1)) 쪽으로 방전한다. 이 결과, 데이터 라인(DL1 내지 DL(N)) 모두가 정극성의 데이터 전압과 부극성의 데이터 전압의 중간 레벨 전압으로 프리차지(Pre-Charge)되게 하는 전하 공유가 일어나게 된다. 이렇게 프리차지의 효과가 나타나게 하는 차지쉐어 구동방식은 데이터 구동부 및 이를 포함하는 액정표시장치의 소비전력을 감소시키는 장점을 가진다.

본 발명의 제1 실시예에서는 각각의 데이터 라인들이 데이터 전압을 공유하는 것에 대해서 설명하였으나, 두 개 이상의 동일 극성을 갖는 데이터 라인들을 그룹으로 나누어 데이터 전압을 공유할 수 도 있다.

그러나, 차지쉐어 구동방식은 컬럼 인버젼 방식에서는 오히려 소비 전력을 증가시키는 요인으로 작용하므로, 이를 해결하기 위해 본 발명의 제1 실시예서는 정극성 및 부극성 데이터 전압에 각각 해당하는 소비 전력 감소용 캐패시터를 인쇄회로기판 상에 각각 실장하고, 이를 정극성 및 부극성 데이터 전압이 각각 인가되는 데이터 라인들과 전기적으로 연결한다.

도 3을 참조하면, 하나의 버퍼(BF11)는 실제로 정극성의 데이터 전압을 출력하기 위한 정극성 버퍼(BF11_1)과 부극성의 데이터 전압을 출력하기 위한 부극성 버퍼(BF11_2)를 포함한다. 이때, 정극성 및 부극성 버퍼(BF11_1, BF11_2)는 각각 제1 스위치(SW11_1, SW11_2)와 연결되어 있으며, 제1 스위치(SW11_1, SW1_2) 각각은 제2 스위치(SW21_1, SW21_2)와 연결되어 있고, 제2 스위치(SW21_1, SW21_2) 각각은 소비 전력 감소용 캐패시터(C11, C12)와 각각 연결되어 있다. 이때, 소비 전력 감소용 캐패시터(C11, C12)는 각각 정극성 및 부극성의 데이터 전압이 충전되는 캐패시터이다. 또한, 소비 전력 감소용 캐패시터(C11, C12)는 실제로 도면에 도시하지 않았으나, 인쇄회로기판 상에 실장되어 있으며, 소비 전력 감소용 캐패시터(C11, C12)의 용량은 액정패널(110)의 부하(load)에 해당하는 용량으로 설정할 수 있다.

도 4를 참조하면, 본 발명의 제1 실시예에서는 차지쉐어 구동 방식의 소비 전력을 절감하기 위해 타이밍 제어부(140)로부터 제공되는 소스 출력 인에이블 신호(SOE)에 따라 도 3에 도시된 바와 같이, 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 소비 전력 감소용 캐패시터(C11, C12)에 전압을 충전하거나 또는 충전된 전압을 방전시킨다.

여기서, 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간(a) 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 소비 전력 감소용 캐패시터(C11, C12)는 소비 전력 감소용 캐패시터(C11, C12)에 충전된 전하를 소모시킨다. 즉, 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 소비 전력 감소용 캐패시터(C11, C12)에 충전된 전압을 해당 데이터 라인들(DL1,DL3,…,DL(N-1))에 프리차지 시킨다.

그리고, 다음 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간(a) 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 일정 전압 레벨로 소비 전력 감소용 캐패시터(C11, C12)를 충전한다.

이어서, 그 다음 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간(a) 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 소비 전력 감소용 캐패시터(C11, C12)에 충전된 전압을 해당 데이터 라인들(DL1,DL3,…,DL(N-1))에 프리차지 시킨다. 이러한 동작들이 반복적으로 수행된다.

상기와 같이, 본 발명의 제1 실시예에서는 정극성 및 부극성 데이터 전압에 각각 해당하는 소비 전력 감소용 캐패시터를 인쇄회로기판 상에 각각 실장하고, 이를 정극성 및 부극성 데이터 전압이 각각 인가되는 데이터 라인들과 전기적으로 연결함으로써, 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 소비 전력 감소용 캐패시터(C11, C12)에 충전된 전압을 방전시키거나 또는 전압을 충전시키는 동작을 반복적으로 수행하여 데이터 구동부의 발열 및 소비 전력을 최대 50% 정도 감소시킬 수 있다.

본 발명의 제1 실시예에서는 정극성 및 부극성 데이터 전압에 각각 해당하는 두 개의 소비 전력 감소용 캐패시터에 대해 설명하였으나, 소비 전력 감소용 캐패시터는 두 개 이상 인쇄회로기판에 실장할 수 도 있다.

그러나, 본 발명의 제1 실시예는 액정패널의 중앙을 중심으로 좌측 및 우측에서 데이터 전압의 차이가 큰 패턴 예를 들면, 좌측에는 화이트, 우측에는 블랙의 영상을 표시하는 경우, 인쇄회로기판 상에 실장된 소비 전력 감소용 캐패시터에 저장된 전하의 량에 따라 액정패널의 중앙부분에 블록 딤(block-dim) 현상이 발생할 수 있는 문제점이 있다.

따라서, 상기와 같은 문제점을 해결하기 위해 본 발명의 제2 실시예에서는 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들과 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 각각 다르게 배치한다.

도 5는 본 발명의 제2 실시예에 따른 액정패널을 나타내는 도면이고, 도 6a는 본 발명의 제2 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이고, 도 6b는 본 발명의 제2 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이다.

도 5 내지 도 6a를 참조하면, 본 발명의 제2 실시예에 따른 액정패널(210)의 가장자리 영역(b)에는 다수의 버퍼들(BF31 내지 BF3(J))과 다수의 데이터 라인들(DL1 내지 DL(N)) 각각의 사이에 대응하게 접속된 다수의 제1 스위치들(SW41 내지 SW4(K))과, 그리고 다수의 데이터 라인들(DL1~DLm) 사이에 접속된 다수의 제2 스위치들(SW51 내지 SW5(L)) 및 제3 스위치들(SW61 내지 SW6(M))와 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL11, PL12)를 포함한다. 이때, 제2 스위치들(SW51 내지 SW5(L))은 정극성의 프리차지 전압(VHC)이 인가되는 제1 배선(PL11)과 전기적으로 연결되어 있으며, 제3 스위치들(SW61 내지 SW6(M))은 부극성의 프리차지 전압(VLC)이 인가되는 제2 배선(PL12)과 전기적으로 연결되어 있다.

여기서, 액정패널(210)의 가장자리 영역(b)에는 인접한 데이터 라인들(DL1 내지 DL(N)) 마다 외부에서 인가되는 정극성 및 부극성의 프리차지 전압(VHC, VLC)에 연결되는 제2 및 제3 스위치들(SW51 내지 SW5(L), SW61 내지 SW6(M))을 배치하여 인접한 데이터 라인들이 프리차지 전압에 영향을 더 많이 받도록 하고, 외부의 인쇄회로기판에 실장되어 있는 소비 전력 절감용 캐패시터에 충전된 전압에 의한 영향을 액정패널의 가장자리 영역을 제외한 나머지 영역과 다르게 받도록 한다.

이때, 제2 및 제3 스위치들(SW51 내지 SW5(L), SW61 내지 SW6(M))을 온 또는 오프하기 위한 제어 신호들은 타이밍 제어부(140)로부터 제공되며, 제어 신호들에 의해 제2 및 제3 스위치들(SW51 내지 SW5(L), SW61 내지 SW6(M))이 온 또는 오프되어 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 외부의 인쇄회로기판에 실장되어 있는 소비 전력 감소용 캐패시터의 전압 즉, 프리차지 전압을 해당 데이터 라인에 충전하거나 또는 방전한다.

도 6b를 참조하면, 본 발명의 제2 실시예에 따른 액정패널(210)의 가장자리 영역을 제외한 나머지 영역(b)에는 다수의 버퍼들(BF31_C 내지 BF3(J)_C))과 다수의 데이터 라인들(DL1_C 내지 DL(N)_C) 각각의 사이에 대응하게 접속된 다수의 스위치들(SW41_C 내지 SW4(K)_C)과, 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL11_C, PL12_C)를 포함한다. 이때, 제1 및 제2 배선(PL11_C, PL12_C)의 끝단은 외부의 인쇄회로기판에 실장되어 있는 소비 전력 절감용 캐패시터(C31_C, C32_C)와 연결되어 있다.

여기서, 액정패널(210)의 가장자리 영역을 제외한 나머지 영역(c)은 액정패널(210)의 가장자리 영역(b)과 달리, 제1 및 제2 배선(PL11_C, PL12_C) 사이에 스위치들이 배치되어 있지 않으며, 타이밍 제어부(140)에서 제공되는 제어 신호에 따라 다수의 스위치들(SW41_C 내지 SW4(K)_C)은 다수의 버퍼들(BF31_C 내지 BF3(J)_C)), 제1 배선(PL11_C) 또는 제2 배선(PL11_C, PL21_C) 중에서 어느 하나와 전기적으로 연결되고, 그에 따라 해당 데이터 라인들(DL1_C 내지 DL(N)_C)에 데이터 전압을 인가한다.

상기와 같이, 본 발명의 제2 실시예에서는 액정패널(210)의 가장자리 영역(b)과 액정패널의 가장자리 영역을 제외한 나머지 영역(c)에 배치되는 차지쉐어용 스위치들을 다르게 배치하여 액정패널의 중앙부분에 블록 딤 현상이 발생하는 것을 최소화 할 수 있다.

그러나, 본 발명의 제2 실시예에서는 다수의 데이터 라인들(DL1~DLm) 사이에 다수의 제3 스위치들(SW51 내지 SW5(L)) 및 제4 스위치들(SW51 내지 SW5(M))을 배치함으로써 저항이 크게 증가되는 문제점이 있다.

따라서, 상기와 같은 문제점을 해결하기 위해 본 발명의 제3 실시예에서는 액정패널(210)의 가장자리 영역(b)에 배치되는 다수의 버퍼들과 다수의 데이터 라인들을 다수의 그룹으로 나누어 다수의 그룹 사이에 스위치를 배치하여 외부의 인쇄회로기판에 실장되어 있는 소비 전력 절감용 캐패시터에 충전된 전압에 의한 영향을 액정패널의 가장자리 영역을 제외한 나머지 영역과 다르게 받도록 한다.

도 7a는 본 발명의 제3 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이고, 도 7b는 본 발명의 제3 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이다.

도 7a를 참조하면, 본 발명의 제3 실시예에 따른 額정패널(210)의 가장자리 영역(b)은 다수의 그룹(G11 내지 G1(N))별로 해당 데이터 라인에 데이터 전압을 인가한다. 이때, 제1 그룹(G11)은 다수의 버퍼들(BF311 내지 BF316))과 다수의 데이터 라인들(DL11 내지 DL16) 각각의 사이에 대응하게 접속된 다수의 스위치들(SW411 내지 SW416)과, 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL21, PL22)을 포함한다.

이때, 각각의 그룹(G11 내지 G1(N)) 사이에는 그룹 스위치(G_SW11)가 배치되며, 각각의 그룹(G11 내지 G1(N))은 예를 들면, 6개 또는 12개의 버퍼 또는 데이터 라인을 하나의 그룹으로 나눌 수 있다.

여기서, 다수의 스위치들(SW411 내지 SW416)과 다수의 그룹 스위치(G_SW11)를 온 또는 오프하기 위한 제어 신호들은 타이밍 제어부(140)로부터 제공되고, 제어 신호들에 의해 다수의 스위치들(SW411 내지 SW416)과 다수의 그룹 스위치 (G_SW11)이 온 또는 오프되며, 다수의 스위치들(SW411 내지 SW416)은 다수의 버퍼들(BF311 내지 BF316)), 제1 배선(PL11_C) 또는 제2 배선(PL11_C, PL21_C) 중에서 어느 하나와 전기적으로 연결되고, 그에 따라 해당 데이터 라인들(DL11 내지 DL16)에 데이터 전압을 인가한다.

도 7b를 참조하면, 본 발명의 제3 실시예에 따른 액정패널(210)의 가장자리 영역을 제외한 나머지 영역(c)은 다수의 버퍼들(BF311_C 내지 BF311(J)_C))과 다수의 데이터 라인들(DL11_C 내지 DL1(N)_C) 각각의 사이에 대응하게 접속된 다수의 스위치들(SW411_C 내지 SW41(K)_C)과, 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL21_C, PL22_C)을 포함한다. 이때, 제1 및 제2 배선(PL21_C, PL22_C)의 끝단은 외부의 인쇄회로기판에 실장되어 있는 소비 전력 절감용 캐패시터(C311_C, C312_C)와 연결되어 있다.

여기서, 다수의 스위치들(SW411_C 내지 SW41(K)_C)을 온 또는 오프하기 위한 제어 신호들은 타이밍 제어부(140)로부터 제공되고, 제어 신호들에 의해 다수의 스위치들(SW411_C 내지 SW41(K)_C)이 온 또는 오프되며, 다수의 스위치들(SW411_C 내지 SW41(K)_C)은 다수의 버퍼들(BF311_C 내지 BF311(J)_C)), 제1 배선(PL21_C) 또는 제2 배선(PL22_C) 중에서 어느 하나와 전기적으로 연결되고, 그에 따라 해당 데이터 라인들(DL11_C 내지 DL1(N)_C)에 데이터 전압을 인가한다.

도 8a는 본 발명의 제4 실시예에 따른 액정패널의 가장자리 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이고, 도 8b는 본 발명의 제4 실시예에 따른 액정패널의 가장자리 영역을 제외한 나머지 영역에 배치된 차지쉐어용 스위치들을 나타내는 도면이다. 여기서, 본 발명의 제4 실시예는 본 발명의 제2 실시예와 본 발명이 제3 실시예를 혼합한 형태이다.

도 8a를 참조하면, 본 발명의 제4 실시예에 따른 액정패널(210)의 가장자리 영역(b)은 다수의 그룹(G21 내지 G2(N))별로 해당 데이터 라인에 데이터 전압을 인가한다. 이때, 제1 그룹(G11)은 다수의 버퍼들(BF511 내지 BF516))과 다수의 데이터 라인들(DL21 내지 DL2(N)) 각각의 사이에 대응하게 접속된 다수의 스위치들(SW611 내지 SW616)과, 그리고 다수의 데이터 라인들(DL21 내지 DL2(N)) 사이에 접속된 다수의 제2 스위치들(SW711 내지 SW716) 및 제3 스위치들(SW811 내지 SW816)와, 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL31, PL32)를 포함한다.

이때, 제2 스위치들(SW711 내지 SW716)은 정극성의 프리차지 전압(VHC)이 인가되는 제1 배선(PL31)과 전기적으로 연결되어 있으며, 제3 스위치들(SW811 내지 SW816)은 부극성의 프리차지 전압(VLC)이 인가되는 제2 배선(PL12)과 전기적으로 연결되어 있다. 또한, 각각의 그룹(G21 내지 G2(M)) 사이에는 그룹 스위치(G_SW21)가 배치되며, 각각의 그룹(G21 내지 G2(M))은 예를 들면, 6개 또는 12개의 버퍼 또는 데이터 라인을 하나의 그룹으로 나눌 수 있다.

여기서, 제2 스위치들(SW711 내지 SW716) 및 제3 스위치들(SW811 내지 SW816)을 온 또는 오프하기 위한 제어 신호들은 타이밍 제어부(140)로부터 제공되며, 제어 신호들에 의해 제2 및 제3 스위치들(SW711 내지 SW716, SW811 내지 SW816)이 온 또는 오프되어 소스 출력 인에이블 신호(SOE)가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 외부의 인쇄회로기판에 실장되어 있는 소비 전력 감소용 캐패시터의 전압 즉, 프리차지 전압을 해당 데이터 라인에 충전하거나 또는 방전한다.

도 8b를 참조하면, 본 발명의 제4 실시예에 따른 액정패널(210)의 가장자리 영역을 제외한 나머지 영역(b)에는 다수의 버퍼들(BF511_C 내지 BF51(J)_C))과 다수의 데이터 라인들(DL21_C 내지 DL2(N)_C) 각각의 사이에 대응하게 접속된 다수의 스위치들(SW611_C 내지 SW61(K)_C)과, 정극성 및 부극성의 프리차지 전압(VHC, VLC)이 각각 인가되는 제1 및 제2 배선(PL31_C, PL32_C)를 포함한다. 이때, 제1 및 제2 배선(PL31_C, PL32_C)의 끝단은 외부의 인쇄회로기판에 실장되어 있는 소비 전력 절감용 캐패시터(C411_C, C412_C)와 연결되어 있다.

여기서, 다수의 스위치들(SW41_C 내지 SW4(K)_C)을 온 또는 오프하기 위한 제어 신호들은 타이밍 제어부(140)로부터 제공되고, 제어 신호들에 의해 다수의 스위치들(SW41_C 내지 SW4(K)_C)이 온 또는 오프되며, 다수의 스위치들(SW41_C 내지 SW4(K)_C)은 다수의 버퍼들(BF511_C 내지 BF51(J)_C)), 제1 배선(PL31_C) 또는 제2 배선(P32_C) 중에서 어느 하나와 전기적으로 연결되고, 그에 따라 해당 데이터 라인들(DL21_C 내지 DL2(N)_C)에 데이터 전압을 인가한다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

110, 210: 액정패널 120: 게이트 구동부
130: 데이터 구동부 140: 타이밍 제어부

Claims

다수의 게이트 라인 및 다수의 데이터 라인이 형성된 액정패널;
상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부;
상기 다수의 게이트 라인을 구동하기 위한 다수의 게이트 구동부;
상기 다수의 데이터 라인을 구동하기 위한 다수의 데이터 구동부; 및
상기 다수의 데이터 라인들과 전기적으로 연결되며, 상기 타이밍 제어부에서 제공되는 소스 출력 인에이블 신호에 따라 데이터 전압을 충전하거나 또는 충전된 데이터 전압을 방전시키는 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 캐패시터는 인쇄회로기판 상에 실장되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 캐패시터의 용량은 상기 액정패널의 부하에 해당하는 용량인 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 캐패시터는 상기 소스 출력 인에이블 신호가 하이 레벨인 구간 동안 해당 데이터 라인에 인가되는 데이터 전압을 공유하는 동시에 데이터 전압을 충전하거나 또는 충전된 데이터 전압을 방전시키는 것을 특징으로 하는 액정표시장치.
제4항에 있어서,
상기 데이터 라인은 두 개 이상의 동일 극성을 갖는 다수의 그룹으로 나누어지고, 상기 그룹마다 데이터 전압을 공유하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 캐패시터는
정극성 데이터 전압을 충전 및 방전하는 제1 캐패시터; 및
부극성 데이터 전압을 충전 및 방전하는 제2 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
제6항에 있어서,
상기 제1 및 제2 캐패시터는 두 개 이상인 것을 특징으로 하는 액정표시장치.
다수의 게이트 라인 및 다수의 데이터 라인이 형성되며, 가장자리 영역과 상기 가장자리 영역을 제외한 나머지 영역을 포함하는 액정패널;
상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부;
상기 다수의 게이트 라인을 구동하기 위한 다수의 게이트 구동부; 및
상기 다수의 데이터 라인을 구동하며, 상기 다수의 데이터 라인에 다수의 데이터 전압을 출력하는 다수의 출력 버퍼를 포함하는 다수의 데이터 구동부를 포함하며,
상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 제1 스위치와, 상기 인접한 데이터 라인 사이에 각각 배치되며, 상기 다수의 데이터 라인과 연결되는 다수의 제2 및 제3 스위치와, 상기 제2 및 제3 스위치와 연결되고, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제1 및 제2 배선를 포함하고,
상기 가장자리 영역을 제외한 나머지 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 다수의 제4 스위치와, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제3 및 제4 배선과, 상기 제3 및 제4 배선의 끝단에 각각 연결된 제1 및 제2 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 제1 내지 제4 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 턴 또는 오프 되는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 제1 및 제2 스위치가 턴 온 되는 경우, 상기 제1 및 제2 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 정극성의 프리차지 전압을 공유하는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 제1 및 제3 스위치가 턴 온 되는 경우, 상기 제1 및 제3 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 부극성의 프리차지 전압을 공유하는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 제4 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 상기 출력 버퍼, 제1 배선, 제2 배선 중에서 어느 하나와 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 제1 및 제2 캐패시터는 인쇄회로기판에 각각 실장되어 있는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 다수의 제5 스위치와, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제5 및 제6 배선을 포함하는 다수의 그룹으로 나누어지는 것을 특징으로 하는 액정표시장치.
제14항에 있어서,
상기 다수의 그룹 사이에는 다수의 그룹을 전기적으로 연결하는 다수의 제1 그룹 스위치가 배치된 것을 특징으로 하는 액정표시장치.
제15항에 있어서,
상기 하나의 그룹은 6개 또는 12개의 출력 버퍼를 포함하는 것을 특징으로 하는 액정표시장치.
제15항에 있어서,
상기 하나의 그룹은 6개 또는 12개의 데이터 라인를 포함하는 것을 특징으로 하는 액정표시장치.
제14항에 있어서,
상기 제5 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 상기 출력 버퍼, 제5 배선, 제6 배선 중에서 어느 하나와 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
제8항에 있어서,
상기 가장자리 영역은 상기 다수의 출력 버퍼와 상기 다수의 데이터 라인 사이에 배치된 제6 스위치와, 상기 인접한 데이터 라인 사이에 각각 배치되며, 상기 다수의 데이터 라인과 연결되는 다수의 제7 및 제8 스위치와, 상기 제7 및 제8 스위치와 연결되고, 정극성 및 부극성의 프리차지 전압이 각각 인가되는 제7 및 제8 배선을 포함하는 다수의 그룹으로 나누어지는 것을 특징으로 하는 액정표시장치.
제19항에 있어서,
상기 다수의 그룹 사이에는 다수의 그룹을 전기적으로 연결하는 다수의 제2 그룹 스위치가 배치된 것을 특징으로 하는 액정표시장치.
제20항에 있어서,
상기 하나의 그룹은 6개 또는 12개의 출력 버퍼를 포함하는 것을 특징으로 하는 액정표시장치.
제20항에 있어서,
상기 하나의 그룹은 6개 또는 12개의 데이터 라인를 포함하는 것을 특징으로 하는 액정표시장치.
제19항에 있어서,
상기 제6 내지 제8 스위치는 상기 타이밍 제어부에서 제공되는 제어 신호에 따라 턴 또는 오프 되는 것을 특징으로 하는 액정표시장치.
제23항에 있어서,
상기 제6 및 제7 스위치가 턴 온 되는 경우, 상기 제6 및 제7 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 정극성의 프리차지 전압을 공유하는 것을 특징으로 하는 액정표시장치.
제23항에 있어서,
상기 제6 및 제8 스위치가 턴 온 되는 경우, 상기 제6 및 제8 스위치와 연결되어 있는 데이터 라인들은 데이터 전압과 부극성의 프리차지 전압을 공유하는 것을 특징으로 하는 액정표시장치.