KR20130027223A - 기판 제조방법 - Google Patents

기판 제조방법 Download PDF

Info

Publication number
KR20130027223A
KR20130027223A KR1020110090681A KR20110090681A KR20130027223A KR 20130027223 A KR20130027223 A KR 20130027223A KR 1020110090681 A KR1020110090681 A KR 1020110090681A KR 20110090681 A KR20110090681 A KR 20110090681A KR 20130027223 A KR20130027223 A KR 20130027223A
Authority
KR
South Korea
Prior art keywords
substrate
sides
etching
manufacturing
lapping
Prior art date
Application number
KR1020110090681A
Other languages
English (en)
Inventor
서만하
구영회
심재규
박지환
이경호
Original Assignee
한솔테크닉스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한솔테크닉스(주) filed Critical 한솔테크닉스(주)
Priority to KR1020110090681A priority Critical patent/KR20130027223A/ko
Publication of KR20130027223A publication Critical patent/KR20130027223A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 기판의 생산속도를 향상시킬 수 있는 기판 제조방법에 관한 것이다. 본 발명에 따른 기판 제조방법은 잉곳(ingot)을 기판 형태로 절단(slicing)하는 절단 단계와, 상기 기판의 양면을 랩핑(lapping)하거나, 상기 기판의 양면을 샌드 블라스팅(sand blasting)하는 단계와, 상기 랩핑 혹은 샌드 블라스팅된 기판을 에칭액으로 에칭(etching)하는 습식 에칭 단계와, 상기 에칭된 기판의 양면을 경면 연마하는 폴리싱(polishing) 단계를 포함한다.

Description

기판 제조방법{Method of manufacturing substrate}
본 발명은 반도체 소자용 기판 제조방법에 관한 것으로서, 보다 상세하게는 고휘도 발광다이오드(LED)에 사용될 수 있는 기판 제조방법에 관한 것이다.
발광다이오드(light emitting diode, LED)는 기존 조명용 광원(형광등, 백열등)과 비교하여 소비전력 대비 밝기가 우수하며, 부피가 작고, 두께가 얇고, 수은 등의 유해 물질이 포함되지 않는 장점이 있다. 그리고 발광다이오드는 방향성 광원으로 영역별 선택 조명이 가능하므로, 각종 조명, 신호등, 전광판 등에 이용되고 있다. 또한, 발광다이오드는 현재 휴대폰과 LCD 등의 디스플레이이의 백라이트유닛(back light unit, BLU)으로 널리 이용되고 있다.
특히, 1995년 청색 발광다이오드가 개발됨에 따라 모든 색상을 구현하는 것이 가능하게 된 이후, 3색 발광다이오드를 배합하여 원하는 색상의 빛을 구현할 수 있게 되어, 응용분야가 더욱 다양해지고 있다. 청색과 녹색 계열의 발광다이오드는 일반적으로 사파이어 기판 상에 GaN계 활성층을 에피(epi) 성장시켜 제조한다.
이러한 사파이어 기판을 제조하는 방법에 관해서는, 공개특허 10-2011-0009799호 등에 개시된 바 있다. 종래의 경우, 사파이어 잉곳을 기판 단위로 절단(슬라이싱) 한 후, 절단시의 두께편차를 줄이고 원하는 거칠기를 만들이 위해 양면 랩핑한다. 이후, 랩핑시 발생되는 표면응력을 해소하기 위하여 기판을 열처리하고, 이후 기판의 모서리 가공 및 경면 폴리싱을 통해 기판을 제조한다.
하지만, 종래의 경우 열처리 공정에서 기판에 형성되어 있는 표면응력을 해소함으로써 휘어져 있는 기판을 평평하게 하는데 있어서, 긴 공정시간으로 인하여 기판의 생산성을 저하되는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 본 발명의 목적은 기판의 생산속도를 향상시킬 수 있는 기판 제조방법을 제공하는 것이다.
본 발명에 따른 기판 제조방법은, 잉곳(ingot)을 기판 형태로 절단(slicing)하는 절단 단계와, 상기 기판의 양면을 랩핑(lapping)하거나, 상기 기판의 양면을 샌드 블라스팅(sand blasting)하는 단계와, 상기 랩핑 혹은 샌드 블라스팅된 기판을 에칭액으로 에칭(etching)하는 습식 에칭 단계와, 상기 에칭된 기판의 양면을 경면 연마하는 폴리싱(polishing) 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 에칭액은 H2SO4, H3PO4 및 KOH 중에서 하나를 포함하거나 또는 이들의 조합으로 이루어지는 것이 바람직하다.
또한, 본 발명에 따르면 상기 에칭액의 온도는 100~380℃이며, 에칭을 하는 시간은 5~240분인 것이 바람직하다.
상기한 구성의 본 발명에 따르면, 종래 열처리 공정에 의해 기판의 표면응력을 해소하고, 웨이퍼의 휨을 최소화하는 공정에 비해 공정 시간을 감소시킬 수 있다. 그리고 습식 에칭 공정을 통하여 기존 경면 연마하는 공정의 단축을 통하여 기판 제조 시 생산 원가 및 공정 시간을 감소시킬 수 있다. 또한, 습식 에칭 공정에 의해 얼룩, 스크래치의 외관 불량 및 웨이퍼의 평탄도를 더 개선 시킬 수 있다.
도 1은 본 발명에 따른 기판 제조방법에 대한 제1 실시예의 수행과정을 나타내는 흐름도이다.
도 2는 본 발명에 따른 기판 제조방법에 대한 제2 실시예의 수행과정을 나타내는 흐름도이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 기판 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 기판 제조방법에 대한 제1 실시예의 수행과정을 나타내는 흐름도이다.
도 1을 참조하면, 본 실시예에 따른 기판 제조방법은 우선, 잉곳(ingot)을 웨이퍼 형태로 절단(slicing)한다(S110). 잉곳은 사파이어, LiTaO3 및 LiNbO3 중 적어도 하나로 이루어질 수 있다. 절단 단계(S110)는 와이어 쏘(wire saw)를 통해 수행될 수 있다. 이때 사용되는 와이어 쏘는 멀티 와이어 쏘(multi wire saw)일 수 있다.
다음으로, 웨이퍼 형태로 절단된 기판을 양면 랩핑(lapping)한다(S120). 절단 단계에서 형성된 기판은 각 지점에 따라 두께의 편차가 심하므로, 양면 랩핑(S120)을 통해 두께 편차를 감소하여 균일한 두께의 기판이 되도록 한다. 그리고 양면 랩핑(S120)을 통해 잉곳 절단(S110)시 발생된 절단 흔적을 제거하고, 잉곳 절단 후에 형성된 웨이퍼의 휨을 최소화한다.
다음으로, 양면 랩핑 된 기판을 에칭액을 이용하여 습식 에칭 한다(S130). 습식 에칭 단계(S130)를 통해 절단(slicing) 단계와 양면 램핑 단계에서 생기는 표면가공응력을 해소하고, 양면 랩핑 단계에서 만들어진 거친 표면 가공 층을 제거하면서, 기판의 전면이 경면에 가까운 표면 상태가 되도록 한다.
습식 에칭 단계(S130)에 대하여, 더 구체적으로 설명하면, 랩핑된 기판을 에칭액이 담겨 있는 조(Bath)안에 침잠시켜 에칭액과 기판표면과의 화학반응을 통해 에칭 단계를 수행한다. 이때, 조(Bath)는 석영(Quartz), 테프론(Tefron), 니켈 중 하나로 이루어지는 것이 바람직하며, 히팅 맨틀에 장착함으로써 에칭액을 가열할 수 있는 것이 바람직하다.
그리고, 에칭액은 H2SO4, H3PO4 및 KOH 중에서 하나를 포함하거나 또는 이들의 조합으로 이루어질 수 있다. 이때, H2SO4와 H3PO4으로 조합으로 에칭액을 조성하는 경우, 조성비율을 H2SO4 : H3PO4 = x : y라고 할 때, x, y는 1 ≤ x or y ≤ 10 이 바람직하다. 그리고, 에칭액은 100~380℃의 온도범위에서 유지되고, 에칭시간은 5~240분인 것이 바람직하다. 한편, 에칭액은 화학용액의 분위기 혼합과 온도, 시간 등의 조합으로 에칭 조건을 최적화 할 수 있으며, 이들의 조건들을 이용하여 기판의 두께 및 기판의 표면 거칠기, 또한 에칭된 기판의 표면 Pit의 크기들을 조절할 수 있다.
다음으로, 습식 에칭 된 기판의 모서리를 가공(edge grinding)한다(S140).
그리고 모서리가 가공된 기판의 양면(양쪽 면)을 경면 연마한다(S150). 경면 연마 단계(S170)는 기판의 폴리싱(polishing) 공정으로 이루어진다.
폴리싱 공정은 기판의 양면(양쪽 면)을 경면으로 연마하는 공정으로, 패드 폴리싱(chemical mechanical polishing, CMP) 공정(S170)으로 진행된다. 패드 폴리싱 공정(S170)은 기판의 양쪽 면의 마이크로스크래치(microscratch), 파티클(particle), 얼룩, 피트(pit) 등의 결함을 제거하며, 표면의 거칠기를 최소화하여 기판의 전면이 경면화되도록 한다.
도 2는 본 발명에 따른 기판 제조방법에 대한 제2 실시예의 수행과정을 나타내는 흐름도이다. 도 2를 참조하면, 잉곳 절단 이후에 후면(-면)에 대한 샌드 블라스팅 및 전면(+면)에 대한 샌드 블라스팅을 수행한다. 즉, 제2 실시예에서는, 제1 실시예에서의 양면랩핑(S120) 단계를 대신하여, 샌드 블라스팅 단계(S220 ~ S230)를 통해서 기판의 표면거칠기 및 두께를 결정한다.
상술한 바와 같이, 본 실시예에서는 습식 에칭과 열처리 공정을 통해 양면 랩핑과 샌드 블라스팅 가공 시 생기는 표면응력을 해소하고, 웨이퍼의 휨을 최소화할 수 있다. 또한 습식 에칭을 통해 표면 가공층을 해소할 수 있다.
즉, 종래의 경우에는 양면 랩핑 단계 후에 열처리 공정을 통해서 양면 랩핑(혹은 샌드 블라스팅 가공)시 생기는 기판에 형성되어 있는 표면응력을 해소함으로써 휘어져 있는 기판을 평평하게 한다. 이때, 열처리 공정의 긴 제조시간에 의해 생산성을 저하시키는 문제점이 있었다. 하지만 본 발명에서 에칭을 통해서 제조시간을 단축할 수 있는 장점이 있다.
그리고 모서리가 가공된 기판의 양면을 경면 연마하는 공정 시, 기판의 왁스 마운팅 공정, 폴리싱(polishing) 공정 및 디마운팅 공정 순으로 이루어진다. 하지만 본 발명에서 습식 에칭에 의해서 경면 연마 제조시간을 감소시킬 수 있고, 다이아몬드 폴리싱 공정에서와 같이 고가의 연마재가 사용되지 않으므로 생산 원가를 감소시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
S110...절단 단계 S120...랩핑 단계
S130...습식 에칭 단계 S140...모서리 가공 단계
S150...패드 양면 폴리싱 단계

Claims (3)

  1. 잉곳(ingot)을 기판 형태로 절단(slicing)하는 절단 단계와,
    상기 기판의 양면을 랩핑(lapping)하거나, 상기 기판의 양면을 샌드 블라스팅(sand blasting)하는 단계와,
    상기 랩핑 혹은 샌드 블라스팅된 기판을 에칭액으로 에칭(etching)하는 습식 에칭 단계와,
    상기 에칭된 기판의 양면을 경면 연마하는 폴리싱(polishing) 단계를 포함하는 것을 특징으로 하는 기판 제조방법.
  2. 제1항에 있어서,
    상기 에칭액은 H2SO4, H3PO4 및 KOH 중에서 하나를 포함하거나 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 기판 제조방법.
  3. 제1항에 있어서,
    상기 에칭액의 온도는 100~380℃이며, 에칭을 하는 시간은 5~240분인 것을 특징으로 하는 기판 제조방법.
KR1020110090681A 2011-09-07 2011-09-07 기판 제조방법 KR20130027223A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110090681A KR20130027223A (ko) 2011-09-07 2011-09-07 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110090681A KR20130027223A (ko) 2011-09-07 2011-09-07 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20130027223A true KR20130027223A (ko) 2013-03-15

Family

ID=48178228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110090681A KR20130027223A (ko) 2011-09-07 2011-09-07 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20130027223A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103895114A (zh) * 2014-03-28 2014-07-02 合肥晶桥光电材料有限公司 一种蓝宝石屏加工工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103895114A (zh) * 2014-03-28 2014-07-02 合肥晶桥光电材料有限公司 一种蓝宝石屏加工工艺

Similar Documents

Publication Publication Date Title
KR101643342B1 (ko) 사파이어 기판 및 그 제조 방법
JP4678039B2 (ja) ＳｉＣ基板
JP2007300127A (ja) 研磨した半導体ウェーハの製造方法
JP2004168649A (ja) ＳｉＣ基板およびＳｉＣ基板の製造方法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
KR20050029645A (ko) 샌드 블래스트를 이용한 사파이어 웨이퍼의 분할 방법
KR20130027223A (ko) 기판 제조방법
JP2005101510A (ja) ドライエッチングを利用したサファイアウェーハの分割方法
JP4583060B2 (ja) 単結晶サファイア基板の製造方法および窒化物半導体発光素子の製造方法
KR101292619B1 (ko) 기판 제조방법
KR101139928B1 (ko) 기판 제조방법
KR101232716B1 (ko) 기판 제조방법
KR101766578B1 (ko) 기판 제조방법
TW202305915A (zh) 矽晶圓的製造方法
KR20130027224A (ko) 기판처리시스템
KR101525614B1 (ko) 기판 제조방법
JP2014213403A (ja) 基板の反りの低減方法、基板の製造方法、サファイア基板
KR101525615B1 (ko) 기판 제조방법
WO2012111868A1 (ko) 기판처리시스템
KR20130013577A (ko) 기판 제조방법
KR20120121980A (ko) 기판처리시스템
KR101921411B1 (ko) 기판제조방법
KR20160114443A (ko) 기판제조방법
JP2013131644A (ja) サファイア基板の製造方法及びサファイア基板
JP2005093504A (ja) 欠陥除去方法及びそれを用いて作製したエピタキシャルウェハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application