KR20130023090A - Semiconductor substrate for solid-state imaging device and method for manufacturing solid-state imaging device using the same - Google Patents

Semiconductor substrate for solid-state imaging device and method for manufacturing solid-state imaging device using the same Download PDF

Info

Publication number
KR20130023090A
KR20130023090A KR1020120090138A KR20120090138A KR20130023090A KR 20130023090 A KR20130023090 A KR 20130023090A KR 1020120090138 A KR1020120090138 A KR 1020120090138A KR 20120090138 A KR20120090138 A KR 20120090138A KR 20130023090 A KR20130023090 A KR 20130023090A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
solid
state imaging
bulk layer
polishing
Prior art date
Application number
KR1020120090138A
Other languages
Korean (ko)
Other versions
KR101392034B1 (en
Inventor
고지 아라키
다케시 센다
고지 이즈노메
Original Assignee
코바렌트 실리콘 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코바렌트 실리콘 가부시키가이샤 filed Critical 코바렌트 실리콘 가부시키가이샤
Publication of KR20130023090A publication Critical patent/KR20130023090A/en
Application granted granted Critical
Publication of KR101392034B1 publication Critical patent/KR101392034B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE: A semiconductor substrate for a solid state imaging device and a method for manufacturing the solid state imaging device using the same are provided to form a thin semiconductor substrate with high precision by preventing impurities from being diffused from a semiconductor device made of materials which are different from the materials of the semiconductor substrate. CONSTITUTION: A superficial part(3a), a first bulk layer(4a), and a second bulk layer(5) are formed on a semiconductor substrate(1). The first bulk layer is formed behind the superficial part. The second bulk layer is formed behind the first bulk. A superficial part(3b) and a first bulk layer(4b) are formed on the rear of the semiconductor substrate. The first bulk layer is formed before the superficial part.

Description

고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법{SEMICONDUCTOR SUBSTRATE FOR SOLID-STATE IMAGING DEVICE AND METHOD FOR MANUFACTURING SOLID-STATE IMAGING DEVICE USING THE SAME}[0001] The present invention relates to a semiconductor substrate for a solid-state imaging device, and a manufacturing method of a solid-state imaging device using the semiconductor substrate. [0002]

본 발명은, 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법에 관한 것이다.The present invention relates to a semiconductor substrate for a solid-state imaging device and a method of manufacturing a solid-state imaging device using the same.

촬상 장치에 이용되는 고체 촬상 소자는, 실리콘 등으로 구성된 반도체 기판의 촬상 영역에 수광부가 되는 포토다이오드와 이 포토다이오드의 신호 전하를 판독하는 수단이 되는 MOS 트랜지스터로 구성된 단위 화소가 매트릭스형으로 복수 형성되어 있다. 그리고, 상기 반도체 기판의 주변 영역에 복수의 CMOS 트랜지스터(이하, MOS 트랜지스터와 함께 트랜지스터라 함)를 포함하는 주변 회로부(이하, 수광부 및 주변 회로부를 함께 반도체 소자부라 함)가 형성되어 있다. 또한, 상기 반도체 소자부 상에 층간 절연막을 통해 다층 구조의 배선을 구비하는 배선부가 형성되어 있다. 이러한 고체 촬상 소자에 있어서, 상기 배선부가 형성된 표면측으로부터 광을 조사하고, 상기 포토다이오드로 광을 수광한다.A solid-state image pickup device used in an image pickup apparatus is a solid-state image pickup device used in an image pick-up region of a semiconductor substrate made of silicon or the like, in which a unit pixel composed of a photodiode serving as a light-receiving portion and a MOS transistor serving as means for reading the signal charge of the photodiode, . A peripheral circuit portion including a plurality of CMOS transistors (hereinafter, also referred to as transistors together with a MOS transistor) (hereinafter, a light receiving portion and a peripheral circuit portion together referred to as a semiconductor element portion) is formed in the peripheral region of the semiconductor substrate. Further, on the semiconductor element portion, a wiring portion having a multi-layer wiring is formed through an interlayer insulating film. In such a solid-state image pickup device, light is irradiated from the surface side where the wiring portion is formed, and light is received by the photodiode.

그러나, 이러한 고체 촬상 소자에서는 입사되는 광의 광로에 상기 배선부가 존재하기 때문에, 이 다층 구조의 배선에 의해 입사된 광이 반사 또는 산란된다. 이 때문에, 고체 촬상 소자로서의 감도가 떨어진다.However, in such a solid-state image pickup device, since the wiring portion exists in the optical path of the incident light, the light incident by the wiring of the multi-layer structure is reflected or scattered. As a result, the sensitivity as a solid-state image pickup device is reduced.

이러한 것으로부터, 표면측에 상기 배선부가 형성된 반도체 기판에 있어서, 그 이면측으로부터 광을 입사시키는 고체 촬상 소자가 일반적으로 알려져 있다(예컨대, 일본 특허 공개 평성09-45886호 공보).Therefore, a solid-state image pickup device in which light is incident from the back side of a semiconductor substrate on which the wiring portion is formed on the front surface side is generally known (for example, JP-A-09-45886).

그러나, 광을 이면측으로부터 입사시키는 경우, 반도체 기판의 두께가 두꺼우면 광이 투과할 수 없다. 이 때문에, 반도체 기판을 이면측에서 연마 등에 의해 박막화하여 수 ㎛의 반도체층으로 만들 필요가 있다. 또한, 그 때, 반도체 기판의 면내에서 박막화한 반도체층의 막 두께에 편차가 존재하면, 광의 입사 강도에 편차가 생기게 되어 색 얼룩이 발생한다.However, when light is incident from the back side, light can not be transmitted if the thickness of the semiconductor substrate is large. For this reason, it is necessary to make the semiconductor substrate thinner by polishing or the like from the back side to make a semiconductor layer of several micrometers. At this time, if there is a deviation in the film thickness of the semiconductor layer which is thinned in the plane of the semiconductor substrate, the incidence intensity of the light is varied and color irregularity occurs.

이 문제를 해결하기 위해서, 일본 특허 공개 제2006-66710호 공보에는 반도체 기판으로서 SOI(Silicon on insulator) 기판을 이용하는 기술이 개시되어 있다. 이 기술은, 상기 박막화를 SOI 기판의 이면측으로부터 행하고, SOI 기판의 중간층인 산화막에서 상기 박막화를 멈춤으로써, 상기 반도체층의 막 두께의 면내 편차를 억제할 수 있게 된다. 그러나, SOI 기판은 통상의 반도체 기판보다 가격이 매우 비싸기 때문에, 제조 비용이 상승한다.To solve this problem, Japanese Patent Application Laid-Open No. 2006-66710 discloses a technique of using a SOI (silicon on insulator) substrate as a semiconductor substrate. This technique makes it possible to suppress the in-plane variation of the film thickness of the semiconductor layer by performing the thinning from the back side of the SOI substrate and stopping the thinning in the oxide film as the intermediate layer of the SOI substrate. However, since an SOI substrate is much more expensive than an ordinary semiconductor substrate, the manufacturing cost is increased.

그래서, 일본 특허 공개 제2005-353996호 공보에는 SOI 기판에 비하여 저렴한 반도체 기판을 이용하여, 이 반도체 기판과 상이한 재료로 이루어진 매립층을 종점 검출부로서 형성하는 것이 개시되어 있다. 이러한 반도체 기판을 이용함으로써, 이면측에서의 박막화에 있어서 종점 검출이 용이해지고, 고체 촬상 소자를 저렴하고 정밀도 좋게 제조하는 것이 가능해진다.Japanese Unexamined Patent Publication (Kokai) No. 2005-353996 discloses the use of an inexpensive semiconductor substrate as compared with an SOI substrate, and a buried layer made of a material different from that of the semiconductor substrate is formed as an end point detecting portion. By using such a semiconductor substrate, it becomes easy to detect the end point in the thinning of the back surface side, and it becomes possible to manufacture the solid state image pickup device inexpensively and with high precision.

그러나, 일본 특허 공개 제2005-353996호 공보에 기재된 기술은, 종점 검출부가 고체 촬상 소자의 제조 후에도 잔존한다. 이 때문에, 종점 검출부의 잔존 영역에는 반도체 소자부를 형성할 수 없어, 반도체 소자부 형성 영역이 감소하여 고집적화를 방해한다. 또한, 종점 검출부는 상기 반도체 기판과 상이한 재료의 매립층으로 이루어지기 때문에, 반도체 소자부의 형성시 또는 배선부의 형성시의 열처리에 있어서 상기 매립층으로부터 그 매립 재료(불순물)가 확산되어 반도체 소자부의 반도체 특성에 악영향을 미치게 할 우려도 있다.However, in the technique described in Japanese Patent Application Laid-Open No. 2005-353996, the end point detection unit remains after the manufacture of the solid-state image pickup device. Therefore, the semiconductor element portion can not be formed in the remaining region of the end point detection portion, and the semiconductor element portion formation region is reduced, which hinders high integration. Since the end point detecting portion is formed of a buried layer of a material different from that of the semiconductor substrate, the buried material (impurity) diffuses from the buried layer during the formation of the semiconductor element portion or during the heat treatment at the time of forming the wiring portion, There is also a concern that it will cause adverse effects.

본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로, 고체 촬상 소자를 제조하기 위해서 적용한 경우, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 박막화를 실현할 수 있는 고체 촬상 소자용 반도체 기판을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a solid state image pickup device in which the end point detection section does not remain in the solid state image pickup device after manufacture, And a semiconductor substrate for a solid-state imaging device capable of realizing thinning of a solid-state imaging element.

또한, 본 발명은, 고체 촬상 소자 제조 후에도 반도체 기판에 종점 검출부가 잔존하는 일이 없고, 반도체 기판과 상이한 재료의 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 반도체 기판의 박막화를 실현할 수 있는 고체 촬상 소자의 제조 방법을 제공하는 것을 목적으로 한다.Further, according to the present invention, there is no problem that the end point detection portion remains on the semiconductor substrate even after manufacturing the solid-state image pickup device, and there is no problem of impurity diffusion or the like to the semiconductor element portion of a material different from that of the semiconductor substrate. And a method for manufacturing the solid-state imaging device.

본 발명의 고체 촬상 소자용 반도체 기판은, 소자부 형성 영역이 되는 표면측의 표층부를 남기는 이면측에서의 백(back) 가공이 적용되는 고체 촬상 소자용 반도체 기판으로서, 상기 소자부 형성 영역이 되는 표면측의 표층부와, 이 표층부보다 이면측 방향 내부에 형성되고, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하인 상기 백 가공이 적용되는 제1 벌크층과, 이 제1 벌크층보다 이면측 방향 내부에 형성되고, 상기 제1 벌크층보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하인 상기 백 가공이 적용되는 제2 벌크층을 구비하는 것을 특징으로 한다.A semiconductor substrate for a solid-state imaging device according to the present invention is a semiconductor substrate for a solid-state imaging device to which a back process is applied on the back side to leave a surface layer on a surface side serving as an element forming region, and the surface layer portion of, is formed in the back side direction than the surface layer, BMD density of 1 × 10 10 / cm 3 or more 1 × 10 12 / cm 3 is less than or equal to the back first bulk layer to be processed is applied and, a first bulk Wherein the first bulk layer has a BMD density lower than that of the first bulk layer and has a density of 1 × 10 9 / cm 3 or higher and 1 × 10 10 / cm 3 or lower, Layer is provided.

상기 고체 촬상 소자용 반도체 기판에 있어서, 상기 표층부는, 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 가지며, 상기 제1 벌크층은 상기 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것이 바람직하다.In the semiconductor substrate for a solid-state imaging device, the surface layer portion has a thickness from 3 mu m to 5 mu m from the surface, and the first bulk layer has a thickness from 500 nm to 1 mu m from the interface with the surface layer portion desirable.

본 발명의 고체 촬상 소자의 제조 방법은, 상기 고체 촬상 소자용 반도체 기판을 이용하여 고체 촬상 소자를 제조하는 방법으로서, 상기 고체 촬상 소자용 반도체 기판의 표층부에 포토다이오드 및 트랜지스터를 포함하는 반도체 소자부를 형성하는 공정과, 상기 반도체 소자부를 포함하는 상기 표층부의 표면에 다층 구조의 배선부를 형성하는 공정과, 상기 반도체 기판의 배선부 상에 지지 기판을 접합시키는 공정과, 상기 반도체 기판의 이면측으로부터 백 가공을 행하여, 상기 표층부와 상기 제1 벌크층의 계면을 종점으로서 검출하고, 상기 제1 및 제2 벌크층이 제거되는 두께까지 상기 반도체 기판을 박막화하는 공정을 포함하는 것을 특징으로 한다.A method for manufacturing a solid-state imaging device according to the present invention is a method for manufacturing a solid-state imaging device using the semiconductor substrate for a solid-state imaging device, comprising: forming a semiconductor element portion including a photodiode and a transistor on a surface layer portion of the solid- A step of forming a wiring portion of a multilayer structure on a surface of the surface layer portion including the semiconductor element portion; a step of bonding a supporting substrate on the wiring portion of the semiconductor substrate; And detecting the interface between the surface layer portion and the first bulk layer as an end point and thinning the semiconductor substrate to a thickness at which the first and second bulk layers are removed.

상기 고체 촬상 소자의 제조 방법에 있어서, 상기 백 가공에서의 상기 제1 벌크층의 제거는, 경면 연마로서, 상기 경면 연마 중인 연마 헤드의 부하 전류값의 변화에 따라 상기 표층부와 상기 제1 벌크층의 계면을 연마 종점으로서 검출하는 것이 바람직하다.In the manufacturing method of the solid-state image pickup device, the removal of the first bulk layer in the bag processing is preferably a mirror-surface polishing, wherein the surface layer portion and the first bulk layer Is detected as the polishing end point.

본 발명에 따르면, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 박막화를 실현할 수 있는 고체 촬상 소자용 반도체 기판을 제공할 수 있다.According to the present invention, it is possible to provide a semiconductor substrate for a solid-state imaging device capable of realizing thinning with high precision, without the end point detecting portion remaining in the solid-state imaging element after manufacture and without the problem of impurity diffusion into the semiconductor element portion.

또한, 본 발명에 따르면, 고체 촬상 소자 제조 후에도 반도체 기판에 종점 검출부가 잔존하는 일이 없고, 반도체 기판과 상이한 재료의 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 반도체 기판의 박막화를 실현할 수 있는 고체 촬상 소자의 제조 방법을 제공할 수 있다.Further, according to the present invention, there is no end point detection portion on the semiconductor substrate even after the solid-state imaging element is manufactured, and there is no problem of impurity diffusion or the like to a semiconductor element portion of a material different from that of the semiconductor substrate, A solid-state image pickup device manufacturing method that can be realized can be provided.

도 1은 본 발명의 실시형태에 따른 고체 촬상 소자용 반도체 기판을 나타낸 개략 단면도이다.
도 2는 도 1에 도시된 고체 촬상 소자용 반도체 기판(1)의 표면(2a)으로부터의 깊이 방향(화살표 α)의 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)에서의 BMD 밀도의 분포를 나타낸 개념도이다.
도 3은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제1 단계를 나타낸 개략 단면도이다.
도 4는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제2 단계를 나타낸 개략 단면도이다.
도 5는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제3 단계를 나타낸 개략 단면도이다.
도 6은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제4 단계를 나타낸 개략 단면도이다.
도 7은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제5 단계를 나타낸 개략 단면도이다.
도 8은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제6 단계를 나타낸 개략 단면도이다.
도 9는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정에 이용되는 경면 연마 장치의 일례를 나타낸 개념도이다.1 is a schematic cross-sectional view showing a semiconductor substrate for a solid-state imaging device according to an embodiment of the present invention.
2 shows the surface layer portion 3a, the first bulk layer 4a and the second bulk layer 5 (see Fig. 1) of the semiconductor substrate 1 for solid-state imaging device shown in Fig. 1 in the depth direction ) Of the BMD density.
3 is a schematic cross-sectional view showing the first step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
4 is a schematic sectional view showing a second step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
5 is a schematic cross-sectional view showing a third step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
6 is a schematic sectional view showing a fourth step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
7 is a schematic sectional view showing a fifth step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
8 is a schematic sectional view showing a sixth step of the manufacturing process of the solid-state imaging element according to the embodiment of the present invention.
Fig. 9 is a conceptual diagram showing an example of a mirror surface polishing apparatus used in a manufacturing process of a solid-state image pickup device according to an embodiment of the present invention.

이하, 본 발명의 실시형태에 따른 고체 촬상 소자용 반도체 기판에 대해서 도면을 참조하여 상세히 설명한다.Hereinafter, a semiconductor substrate for a solid-state imaging device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 실시형태에 따른 고체 촬상 소자용 반도체 기판을 나타낸 개략 단면도이다.1 is a schematic cross-sectional view showing a semiconductor substrate for a solid-state imaging element according to the present embodiment.

고체 촬상 소자용 반도체 기판(1)은, 소자부 형성 영역이 되는 표면(2a)측의 표층부(3a)를 남기는 이면(2b)측으로부터의 백 가공이 적용된다. 고체 촬상 소자용 반도체 기판(1)은, 소자부 형성 영역이 되는 표면(2a)측의 표층부(3a)와, 이 표층부(3a)보다 이면(2b)측 방향 내부에 형성된 제1 벌크층(4a)과, 이 제1 벌크층(4a)보다 이면(2b)측 방향 내부에 형성된 제2 벌크층(5)을 구비한다. 상기 제1 벌크층(4a)은, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하이다. 또한, 상기 제2 벌크층(5)은, 상기 제1 벌크층(4a)보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하이다.The semiconductor substrate 1 for a solid-state imaging device is subjected to back-processing from the side of the back surface 2b that leaves the surface layer portion 3a on the side of the surface 2a serving as an element forming region. The solid-state imaging device semiconductor substrate 1 has a surface layer 3a on the side of the surface 2a serving as an element forming region and a first bulk layer 4a formed inside the surface layer 3a in the direction toward the rear surface 2b , And a second bulk layer (5) formed inside the first bulk layer (4a) in the direction toward the back side (2b). The BMD density of the first bulk layer 4a is 1 x 10 10 / cm 3 or more and 1 x 10 12 / cm 3 or less. The second bulk layer 5 has a lower BMD density than the first bulk layer 4a and a density of 1 x 10 9 / cm 3 to 1 x 10 10 / cm 3 .

이 제1 벌크층(4a)과 제2 벌크층(5)에는, 상기 백 가공이 행해진다.The above-described bag processing is performed on the first bulk layer 4a and the second bulk layer 5.

상세하게는, 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)은, 반도체 기판(1)의 표면 전체에 층형상으로 형성되어 있다.Specifically, the surface layer portion 3a, the first bulk layer 4a, and the second bulk layer 5 are formed in a layer shape on the entire surface of the semiconductor substrate 1.

고체 촬상 소자용 반도체 기판(1)은, 예컨대, 이면(2b)측에도 표층부(3a)와 동일한 표층부(3b)를 가지며, 이 표층부(3b)보다 표면(2a)측 방향 내부에, 제1 벌크층(4a)과 동일한 제1 벌크층(4b)을 더 갖는다. 또한, 이 표층부(3b) 및 제1 벌크층(4b)에서도 상기 백 가공이 행해진다. 단, 이 이면(2b)측의 구성은 후술하는 제조 방법에 있어서 부가적으로 형성되는 것으로서, 본 발명에 따른 고체 촬상 소자용 반도체 기판을 한정적으로 해석하는 것은 아니다.The solid-state imaging device semiconductor substrate 1 has a surface layer portion 3b similar to the surface layer portion 3a on the back surface 2b side, for example, in the direction toward the surface 2a than the surface layer portion 3b, And a first bulk layer 4b identical to the first bulk layer 4a. The surface layer portion 3b and the first bulk layer 4b are also subjected to the bagging process. However, the configuration on the rear surface 2b side is additionally formed in the manufacturing method described later, and the semiconductor substrate for a solid-state imaging device according to the present invention is not limitedly interpreted.

도 2는 도 1에 도시된 고체 촬상 소자용 반도체 기판(1)의 표면(2a)으로부터의 깊이 방향(화살표 α)의 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)에서의 BMD 밀도의 분포를 나타낸 개념도이다.2 shows the surface layer portion 3a, the first bulk layer 4a and the second bulk layer 5 (see Fig. 1) of the semiconductor substrate 1 for solid-state imaging device shown in Fig. 1 in the depth direction ) Of the BMD density.

즉, 실시형태에 따른 고체 촬상 소자용 반도체 기판(1)에 있어서, 표층부(3a)는 BMD 밀도가 작다(BMD가 거의 존재하지 않음). 상기 표층부(3a)의 이면(2b) 방향 내부에 인접한 제1 벌크층(4a)은 BMD 밀도가 가장 높다. 그리고, 제1 벌크층(4a)의 이면(2b) 방향 내부에 인접한 제2 벌크층(5)은, 표층부(3a)에 비하여 BMD 밀도가 높고, 제1 벌크층(4a)보다 BMD 밀도가 낮다.That is, in the semiconductor substrate 1 for a solid-state imaging device according to the embodiment, the surface layer portion 3a has a small BMD density (almost no BMD exists). The BMD density of the first bulk layer 4a adjacent to the inside of the surface layer portion 3a in the direction of the back surface 2b is the highest. The second bulk layer 5 adjacent to the inside of the first bulk layer 4a in the direction of the back surface 2b has a higher BMD density than the surface layer portion 3a and a lower BMD density than the first bulk layer 4a .

이와 같이 표층부(3a)와 제1 벌크층(4a) 사이, 제1 벌크층(4a)과 제2 벌크층(5) 사이의 BMD 밀도에 차를 둠으로써, 각각의 계면에 있어서 경도차를 가질 수 있다. 상세하게는, 제1 벌크층(4a)의 BMD 밀도를 1×1010/cm3 이상 1×1012/cm3 이하로 함으로써, 제1 벌크층(4a)은 높은 경도를 가지며, 표층부(3a) 사이에서 충분히 큰 경도차를 가질 수 있다. 또한, 제2 벌크층(5)을 제1 벌크층(4a)보다 BMD 밀도를 낮게 하고, 그 밀도를 1×109/cm3 이상 1×1010/cm3 이하로 함으로써, 제1 벌크층(4a) 사이에서 경도차를 가질 수 있다.By thus setting the BMD density between the surface layer portion 3a and the first bulk layer 4a and between the first bulk layer 4a and the second bulk layer 5 to be different from each other, . Specifically, by setting the BMD density of the first bulk layer 4a to 1 x 10 10 / cm 3 or more and 1 x 10 12 / cm 3 or less, the first bulk layer 4a has a high hardness, Of the hardness difference. The BMD density of the second bulk layer 5 is lower than that of the first bulk layer 4a and the density of the first bulk layer 4a is set to 1 × 10 9 / cm 3 or more and 1 × 10 10 / cm 3 or less, (4a). ≪ / RTI >

따라서, 표층부(3a)와 제1 벌크층(4a)과의 계면, 제1 벌크층(4a)과 제2 벌크층(5)과의 계면의 2개소에서 가공 종점을 검출할 수 있다. 이 때문에, 백 가공에 있어서, 2단계의 최종 가공을 행할 수 있다. 그리고, 1단계의 경우보다 반도체 기판의 고정밀도의 박막화를 실현할 수 있다.Therefore, the machining end point can be detected at two points, that is, the interface between the surface layer 3a and the first bulk layer 4a, and the interface between the first bulk layer 4a and the second bulk layer 5. [ Therefore, two steps of final processing can be carried out in the bag processing. The semiconductor substrate can be made thinner at a higher precision than in the case of the first step.

또한, 전술한 바와 같이 제1 벌크층(4a)과 제2 벌크층(5)은, 백 가공이 행해지기 때문에, 이 백 가공에서 완전히 제거된다. 따라서, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 이것에 따른 반도체 소자부로의 불순물 확산 등의 문제도 발생하지 않는다.Further, as described above, the first bulk layer 4a and the second bulk layer 5 are completely removed from the bag process because the bag process is performed. Therefore, the end-point detection unit does not remain in the solid-state image pickup device after manufacture, and the problems such as the diffusion of impurities into the semiconductor element unit do not occur.

또한, 제1 벌크층(4a) 및 제2 벌크층(5)의 BMD 밀도를 전술한 바와 같은 범위로 함으로써, 후술하는 반도체 소자부나 다층 구조의 배선부를 형성할 때의 열처리에 있어서 표층부(3a)로 확산된 구리(Cu)나 알루미늄(Al) 등의 불순물을 게터링할 수 있다. 따라서, 고품질의 반도체 소자부나 배선부를 갖는 고체 촬상 소자를 제조할 수 있다.In addition, by setting the BMD density of the first bulk layer 4a and the second bulk layer 5 in the above-described range, the surface layer portion 3a can be formed in the heat treatment for forming the semiconductor element portion or the multi- Impurities such as copper (Cu) and aluminum (Al) diffused into the silicon substrate can be gettered. Therefore, it is possible to manufacture a solid-state imaging device having a high-quality semiconductor element portion and a wiring portion.

다음으로, 실시형태에 따른 고체 촬상 소자용 반도체 기판을 제조하는 제조 방법의 일례를 설명한다.Next, an example of a manufacturing method for manufacturing a solid-state imaging device semiconductor substrate according to the embodiment will be described.

처음에, 적어도 소자부 형성 영역이 되는 표층부(3a)의 표면(2a)이 경면 연마된 반도체 기판을 준비한다.At first, a semiconductor substrate on which the surface 2a of the surface layer portion 3a, which is at least the element portion formation region, is mirror-polished is prepared.

이러한 반도체 기판은, 초크랄스키법에 의해 인상한 실리콘 단결정 잉곳을 웨이퍼형으로 절단하여, 외주부의 모따기, 랩핑, 연삭, 에칭 등의 가공 공정을 거친 후에, 경면 연마를 행함으로써 얻을 수 있다.Such a semiconductor substrate can be obtained by cutting the silicon single crystal ingot pulled up by the Czochralski method into a wafer shape and subjecting it to a machining process such as chamfering, lapping, grinding, and etching of the outer periphery, followed by mirror polishing.

다음으로, 이 반도체 기판에 불활성 가스 또는 환원성 가스 분위기 내, 예컨대, 1250℃ 이상 1390℃ 이하의 온도에서 5분간 이상 1시간 이하 유지하는 제1 열처리를 행한다.Next, the semiconductor substrate is subjected to a first heat treatment in an atmosphere of an inert gas or a reducing gas, for example, at a temperature of 1250 DEG C or more and 1390 DEG C or less for 5 minutes or more and 1 hour or less.

이 제1 열처리는, 주지의 종형 열처리 장치(승강온 열처리를 행하는 장치)를 이용하여 행할 수 있다. 이 제1 열처리를, 온도와 시간을 조정하여 행함으로써, 정해진 두께의 상기 표층부(3a) 및 상기 제2 벌크층(5)이 형성된다. 그 때, 제1 벌크층(4a)이 되는 영역에 있어서는 제2 벌크층(5)과 같은 정도의 밀도의 BMD가 형성된다.This first heat treatment can be performed by using a well-known vertical type heat treatment apparatus (a device for performing heat treatment at elevated temperatures). The first heat treatment is performed by adjusting the temperature and the time to form the surface layer portion 3a and the second bulk layer 5 having a predetermined thickness. At that time, a BMD having the same density as that of the second bulk layer 5 is formed in the region that becomes the first bulk layer 4a.

다음으로, 상기 제1 열처리를 행한 반도체 기판에 불활성 가스, 환원성 가스, 질화성 가스 또는 산화성 가스 분위기 내, 예컨대, 1100℃ 이상 1200℃ 이하의 온도에서 1초간 이상 90초간 이하 유지하는 제2 열처리를 행한다.Next, a second heat treatment is performed in which the semiconductor substrate subjected to the first heat treatment is kept at a temperature of, for example, 1100 DEG C to 1200 DEG C for 1 second or more and 90 seconds or less in an inert gas, a reducing gas, a nitriding gas, I do.

이 제2 열처리는, 주지의 급속 승강 온열 처리(RTP: Rapid Thermal Process) 장치를 이용하여 행할 수 있다. 이 제2 열처리를 행함으로써, 제1 벌크층(4a)이 되는 영역에 BMD 밀도(사이즈)를 증가시키기 위한 공공(空孔)이 도입된다.This second heat treatment can be performed using a known rapid thermal process (RTP) apparatus. By performing this second heat treatment, vacancies for increasing the BMD density (size) are introduced into the region that becomes the first bulk layer 4a.

이 제2 열처리에서는, 예컨대 1100℃ 이상 1200℃ 이하의 온도로부터의 강온 (냉각) 속도는 25℃/초 이상인 것이 바람직하다.In this second heat treatment, the cooling (cooling) speed from a temperature of 1100 DEG C to 1200 DEG C, for example, is preferably 25 DEG C / second or higher.

이러한 급속 냉각을 행함으로써, 예컨대, 1100℃ 이상 1200℃ 이하의 온도에서 발생한 공공이 강온시에 감소하는 것을 억제할 수 있다.By performing such rapid cooling, it is possible to suppress the decrease of the pores generated at a temperature of, for example, 1100 DEG C to 1200 DEG C at the time of lowering the temperature.

다음으로, 상기 제2 열처리를 행한 반도체 기판에 불활성 가스, 환원성 가스, 질화성 가스 또는 산화성 가스 분위기 내, 예컨대, 700℃ 이상 1100℃ 이하의 온도에서 5분간 이상 1시간 이하 유지하는 제3 열처리를 행한다.Next, a third heat treatment is performed in which the semiconductor substrate subjected to the second heat treatment is maintained at a temperature of, for example, 700 DEG C or more and 1,100 DEG C or less for 5 minutes or more and 1 hour or less in an atmosphere of inert gas, reducing gas, nitriding gas or oxidizing gas I do.

이 제3 열처리는, 주지의 종형 열처리 장치를 이용하여 행할 수 있다. 이 제3 열처리를 행함으로써, 상기 제2 열처리에서 도입된 공공을 이용하여, 제1 벌크층(4a)이 되는 영역에 고밀도의 BMD를 형성, 성장시킬 수 있다.This third heat treatment can be performed using a well-known vertical heat treatment apparatus. By performing this third heat treatment, high density BMD can be formed and grown in the region to be the first bulk layer 4a by using the holes introduced in the second heat treatment.

이러한 공정을 행함으로써, 전술한 바와 같은 실시형태에 따른 고체 촬상 소자용 반도체 기판을 제조할 수 있다.By performing such a process, the semiconductor substrate for a solid-state imaging device according to the above-described embodiment can be manufactured.

또한, 상기 제1 및 제2 벌크층의 BMD 밀도는, 반도체 기판의 산소 농도나, 상기 열처리에서의 열처리 온도, 열처리 시간이나 가스 분위기 등을 적시 선택함으로써 조정할 수 있다.The BMD density of the first and second bulk layers can be adjusted by timely selecting the oxygen concentration of the semiconductor substrate, the heat treatment temperature in the heat treatment, the heat treatment time, and the gas atmosphere.

다음으로, 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 방법을 도 3～도 8을 참조하여 상세히 설명한다.Next, the manufacturing method of the solid-state image sensor which concerns on embodiment of this invention is demonstrated in detail with reference to FIGS.

우선, 전술한 도 1 및 도 2에 도시된 바와 같은 반도체 기판(1)을 준비한다.First, a semiconductor substrate 1 as shown in Figs. 1 and 2 is prepared.

계속해서, 반도체 기판(1)의 표층부(3a)에 주지의 반도체 프로세스를 이용하여 포토다이오드 및 트랜지스터의 일부를 형성한다. 즉, 반도체 기판(1)의 촬상 영역에 각 화소에 대응하여 포토다이오드(11)와 MOS 트랜지스터의 일부(소스·드레인 영역; 12a)를 형성하고, 주변 영역에 CMOS 트랜지스터의 일부(소스·드레인 영역; 13a)를 더 형성한다(도 3 도시).Subsequently, a photodiode and a part of the transistor are formed on the surface layer portion 3a of the semiconductor substrate 1 by using a well-known semiconductor process. That is, a photodiode 11 and a part (source / drain region) 12a of the MOS transistor are formed in the sensing region of the semiconductor substrate 1 in correspondence with each pixel, and a part of the CMOS transistor ; 13a) (see Fig. 3).

계속해서, 표층부(3a)의 표면(2a) 상에 주지의 방법에 의해 게이트 절연막(14)을 통해 MOS 트랜지스터의 게이트 전극(12b) 및 CMOS 트랜지스터의 게이트 전극(13b)을 형성한다. 소스·드레인 영역(12a), 게이트 절연막(14) 및 게이트 전극(12b)에 의해 MOS 트랜지스터(12)가 구성된다. 또한, 소스·드레인 영역(13a), 게이트 절연막(14) 및 게이트 전극(13b)에 의해 CMOS 트랜지스터(13)가 구성된다. 계속해서, 게이트 전극(12b, 13b)을 포함하는 게이트 절연막(14) 상에 층간 절연막(15)을 통해 다층 구조의 배선(16)을 갖는 배선부(17)를 형성한다(도 4 도시). 계속해서, 층간 절연막(15) 상에 지지 기판(예컨대, 실리콘 기판)(18)을 주지의 방법에 의해 접합시킨다(도 5 도시).Subsequently, the gate electrode 12b of the MOS transistor and the gate electrode 13b of the CMOS transistor are formed on the surface 2a of the surface layer portion 3a through a gate insulating film 14 by a well-known method. The MOS transistor 12 is constituted by the source / drain region 12a, the gate insulating film 14 and the gate electrode 12b. The CMOS transistor 13 is constituted by the source / drain region 13a, the gate insulating film 14 and the gate electrode 13b. Subsequently, a wiring portion 17 having a multilayer wiring 16 is formed on the gate insulating film 14 including the gate electrodes 12b and 13b through the interlayer insulating film 15 (FIG. 4). Subsequently, a supporting substrate (for example, a silicon substrate) 18 is bonded on the interlayer insulating film 15 by a well-known method (FIG. 5).

계속해서, 예컨대 다이아몬드 지석을 이용하여 연삭 가공에 의해 반도체 기판(1)의 이면(2b)측으로부터 백 가공을 행하여, 표층부(3b), 제1 벌크층(4b)을 제거한다. 이와 동시에, 제2 벌크층(5)에서는, 상기 연삭 가공에 의해 제1 벌크층(4a)과의 계면으로부터 이면(2b)측 방향으로, 나중에 행해지는 경면 연마의 가공 여유분(약 5 ㎛～15 ㎛)을 남긴 위치까지 가공을 행한다(도 6 도시).Subsequently, the surface layer portion 3b and the first bulk layer 4b are removed by performing back-processing from the back surface 2b side of the semiconductor substrate 1 by grinding using, for example, a diamond grinding stone. At the same time, in the second bulk layer 5, the machining allowance for mirror polishing performed later on from the interface with the first bulk layer 4a to the back surface 2b side by the grinding process (about 5 m to 15 m). The processing is carried out to the position where the micrometer) is left (Fig. 6).

계속해서, 주지의 경면 연마 장치를 이용하여 반도체 기판(1)의 잔존시킨 제2 벌크층(5) 및 제1 벌크층(4a)을 경면 연마에 의해 제거한다(도 7 도시).Subsequently, the second bulk layer 5 and the first bulk layer 4a remaining on the semiconductor substrate 1 are removed by mirror polishing using a known mirror polishing apparatus (Fig. 7).

도 9는 실시형태에 따른 고체 촬상 소자의 제조 공정에 이용되는 경면 연마 장치의 일례를 나타낸 개념도이다.Fig. 9 is a conceptual diagram showing an example of a mirror surface polishing apparatus used in the manufacturing process of the solid-state image pickup device according to the embodiment.

경면 연마 장치(30)는, 피처리 기판인 반도체 기판(1)의 한 면[이면(2b)측]을 경면 연마하는 장치이다. 경면 연마 장치(30)는, 예컨대 연삭 가공된 반도체 기판(1)의 이면(2b)측을 연마면으로 하여 그 이면측[지지 기판(18)측]을 유지하는 연마 헤드(32)를 갖는다. 연마 헤드(32)의 아래쪽에는, 수평 방향으로 회전 가능한 정반(34)이 설치되고, 그 상면에는 연마포(36)가 부착되어 있다. 또한, 이 경면 연마 장치(30)에는 연마 중인 연마 헤드(32)의 부하 전류를 측정하는 부하 전류 측정부(42)가 설치되어 있다.The mirror polishing apparatus 30 is a mirror polishing apparatus for polishing a surface (on the back surface 2b side) of the semiconductor substrate 1 which is a target substrate. The mirror polishing apparatus 30 has a polishing head 32 for holding the rear surface 2b side of the grounded semiconductor substrate 1 as a polishing surface and holding the back surface side (the side of the supporting substrate 18). Below the polishing head 32, a platen 34 rotatable in the horizontal direction is provided, and a polishing cloth 36 is attached to the upper surface thereof. In addition, the mirror polishing apparatus 30 is provided with a load current measuring unit 42 for measuring the load current of the polishing head 32 being polished.

상기 경면 연마시에는 연마 헤드(32)가 하강하고(도시하지 않음), 연마 헤드(32)에 유지된 반도체 기판(1)의 연마면을 연마포(36)에 압박하고, 연마포(36)의 위쪽에 배치한 연마 노즐(38)로부터 연마제(40)를 연마포(36) 상에 공급하여, 연마 헤드(32)와, 정반(34)을 수평 방향으로 회전시키면서, 상기 연마면의 경면 연마를 행한다.The polishing head 32 is lowered (not shown), the polishing surface of the semiconductor substrate 1 held by the polishing head 32 is pressed against the polishing cloth 36, and the polishing cloth 36 is polished, The abrading agent 40 is supplied onto the abrasive cloth 36 from the abrasive nozzle 38 disposed above the polishing head 32 and the polishing head 32 and the abrasive surface 34 of the abrasive surface .

이 때, 경면 연마 중인 연마 헤드(32)의 부하 전류 측정부(42)에서 측정되는 부하 전류값의 변화에 따라 상기 표층부(3a)와 상기 제1 벌크층(4a)의 계면을 연마 종점으로서 검출한다.At this time, the interface between the surface layer portion 3a and the first bulk layer 4a is detected as the polishing end point in accordance with the change in the load current value measured by the load current measurement portion 42 of the polishing head 32 during mirror polishing do.

즉, 전술한 바와 같이 실시형태에 따른 반도체 기판(1)은, 표층부(3a)와 제1 벌크층(4a) 사이에 큰 강도차를 갖는다. 즉 BMD 밀도가 높은 제1 벌크층(4a)은 강도가 높고, 표층부(3a)는 강도가 낮다. 이것은, BMD가 SiO2의 덩어리이기 때문이다.That is, as described above, the semiconductor substrate 1 according to the embodiment has a large difference in strength between the surface layer portion 3a and the first bulk layer 4a. That is, the first bulk layer 4a having a high BMD density has high strength and the surface layer portion 3a has low strength. This is because BMD is a lump of SiO 2 .

이러한 경면 연마에 있어서, 제1 벌크층(4a)을 연마할 때에는 반도체 기판(1)의 연마면과 연마포(36)와의 마찰계수가 작아지기 때문에, 상기 연마 헤드(32)의 부하 전류값은 작아진다. 또한, 표층부(3a)를 연마할 때에는 반도체 기판(1)의 연마면과 연마포(36)와의 마찰계수가 커지기 때문에, 연마 헤드(32)의 부하 전류값은 커진다.In this mirror polishing, when the first bulk layer 4a is polished, the coefficient of friction between the polishing surface of the semiconductor substrate 1 and the polishing cloth 36 becomes small. Therefore, the load current value of the polishing head 32 is Lt; / RTI > Further, when polishing the surface layer 3a, the coefficient of friction between the polishing surface of the semiconductor substrate 1 and the polishing cloth 36 becomes large, so that the load current value of the polishing head 32 becomes large.

따라서, 이 부하 전류값의 변화를 검출하여 이것을 연마 종점으로 함으로써, 반도체 기판을 고정밀도로 박막화하는 것이 가능해진다.Therefore, by detecting the change in the load current value and making it the polishing end point, it becomes possible to thin the semiconductor substrate with high accuracy.

보다 상세하게, 경면 연마는 주지의 3연(連) 3단 연마(1차 연마, 2차 연마, 마무리 연마)에 의해 행한다.More specifically, mirror polishing is performed by a known three-stage three-stage polishing (primary polishing, secondary polishing, finish polishing).

1차 연마는, 반도체 기판의 평탄도의 수정을 목적으로서 행해지는 경면 연마이고, 연마 레이트가 크다. 1차 연마는, 일반적으로 경질 연마포를 사용하고, 입경이 비교적 큰 콜로이달 실리카를 함유한 알칼리 용액(pH=10.5 정도)을 연마제로서 사용한다.The primary polishing is a mirror polishing performed for the purpose of correcting the flatness of the semiconductor substrate, and the polishing rate is large. In the primary polishing, a hard polishing cloth is generally used, and an alkali solution (pH = about 10.5) containing colloidal silica having a relatively large particle diameter is used as an abrasive.

2차 연마 및 마무리 연마는, 반도체 기판의 표면 거칠기나 헤이즈의 수정을 목적으로 하여 행해지는 경면 연마이고, 연마 레이트가 작다. 2차 연마 및 마무리 연마는, 일반적으로 연질 연마포를 사용하고, 입경이 작은 콜로이달 실리카를 함유한 알칼리 용액(pH=10.5 정도)을 연마제로서 사용한다. 이 2차 연마 및 마무리 연마는, 최대 가공 여유 1 ㎛ 미만으로 행한다.Secondary polishing and finish polishing are mirror polishing performed for the purpose of correcting the surface roughness and haze of the semiconductor substrate, and the polishing rate is small. Secondary polishing and finish polishing generally use a soft polishing cloth and use an alkali solution (pH = 10.5 or so) containing colloidal silica having a small particle diameter as an abrasive. This secondary polishing and finish polishing is performed with a maximum machining allowance of less than 1 탆.

상기 백 가공에 있어서의 제1 벌크층의 제거는, 1차 연마로 행하고, 표층부와 제1 벌크층의 계면을 연마 종점으로서 검출한 후, 1차 연마를 종료한다. 그 후, 상기 2차 연마 및 마무리 연마를 행하는 것이 바람직하다.The removal of the first bulk layer in the bag processing is performed by primary polishing and the interface between the surface layer portion and the first bulk layer is detected as the polishing end point and then the primary polishing is terminated. Thereafter, it is preferable to carry out the secondary polishing and the finish polishing.

제1 벌크층(4a)은, BMD 밀도가 높고, 통상의 실리콘에 비하여 경도가 높기 때문에 연마 레이트가 크게 저하된다. 따라서, 제1 벌크층(4a)의 제거를 연마 레이트가 가장 높은 1차 연마에 의해 행함으로써 생산성의 저하를 억제할 수 있다. 또한, 2차 연마 및 마무리 연마에 있어서는, 표층부(3a)를 연마하게 되지만, 이들의 연마는 연마 가공 여유가 1 ㎛ 미만이기 때문에 문제가 되는 일이 없다.The BMD density of the first bulk layer 4a is high and the hardness is higher than that of normal silicon, so that the polishing rate is greatly lowered. Therefore, the first bulk layer 4a is removed by the primary polishing with the highest polishing rate, thereby suppressing the deterioration of the productivity. In the secondary polishing and finish polishing, the surface layer portion 3a is polished, but these are not problematic because the polishing processing allowance is less than 1 占 퐉.

이러한 경면 연마를 행함으로써, 반도체 기판을 확실하게 고정밀도로 박막화하는 것이 가능해진다.By performing this mirror polishing, it is possible to reliably thin the semiconductor substrate with high accuracy.

또한, 전술한 점을 고려하면, 실시형태에 따른 반도체 기판의 상기 표층부는 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 가지며, 제1 벌크층은 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것이 바람직하다.Considering the above points, the surface layer portion of the semiconductor substrate according to the embodiment has a thickness of 3 占 퐉 or more and 5 占 퐉 or less from the surface, and the first bulk layer has a thickness of 500 nm or more and 1 占 퐉 or less from the interface with the surface layer portion .

이에 따라, 강도가 높아 연마 레이트가 저하되는 제1 벌크층(4a)의 제거를 최소한으로 할 수 있다. 또한, 표층부(3a)의 2차 연마 및 마무리 연마를 가능(반도체 소자부 형성 영역은 대략 표면으로부터 깊이 2 ㎛까지의 영역)하게 할 수 있다.Thus, removal of the first bulk layer 4a, which has a high strength and lowers the polishing rate, can be minimized. Further, it is possible to perform secondary polishing and finish polishing of the surface layer portion 3a (the semiconductor element portion forming region is a region from a surface to a depth of 2 mu m).

계속해서, 표층부(3a)의 연마면에 주지의 방법에 의해 예컨대 실리콘 질화막(19) 및 실리콘 산화막(20)을 순차 퇴적하여 패시베이션막(21)을 형성한다. 계속해서, 표층부(3a)이 필요하게 되는 위치에 패시베이션막(21)으로부터 패드 개구부를 형성하고, 층간 절연막(15)의 다층 구조의 배선(16)과 접속하는 단자부(도시하지 않음)를 형성한다. 또한, 포토다이오드(11)에 대향하는 패시베이션막(21) 상에 컬러 필터(22) 및 칩 렌즈(23)를 형성하여 고체 촬상 소자를 제조한다(도 8 도시).Subsequently, a silicon nitride film 19 and a silicon oxide film 20, for example, are successively deposited on the polished surface of the surface layer portion 3a by a known method to form a passivation film 21. Subsequently, a pad opening portion is formed from the passivation film 21 at a position where the surface layer portion 3a is required, and a terminal portion (not shown) is formed which is connected to the interconnection 16 having the multilayer structure of the interlayer insulating film 15 . A color filter 22 and a chip lens 23 are formed on the passivation film 21 facing the photodiode 11 to manufacture a solid-state image pickup device (FIG. 8).

이러한 실시형태에 따르면, 종래와 같이 고체 촬상 소자의 제조 후에도 종점 검출부가 잔존하는 일이 없이 고체 촬상 소자를 제조할 수 있다. 또한, 반도체 기판과 상이한 재료의 반도체 소자부로의 확산 등의 문제도 없어, 반도체 기판을 정밀도 좋게 박막화하여 고체 촬상 소자를 제조할 수 있다.According to this embodiment, the solid-state image pickup device can be manufactured without the end point detection portion remaining after the manufacture of the solid-state image pickup device as in the prior art. Further, there is no problem such as diffusion of a material different from that of the semiconductor substrate to the semiconductor element portion, and the solid-state imaging element can be manufactured by thinning the semiconductor substrate precisely.

이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 실시예에 의해 한정 해석되지 않는다.Hereinafter, the present invention will be described more specifically based on examples, but the present invention is not limited to the examples.

(실시예 1)(Example 1)

적어도 소자부 형성 영역의 표면이 경면 연마된 직경 8 인치, 두께 725 ㎛의 실리콘 기판을 준비하였다. 이 실리콘 기판을 주지의 종형 열처리 장치의 반응관 내에 투입하여, 아르곤 가스 분위기에서 1350℃의 온도로 1시간 유지하는 제1 열처리를 행하였다. 다음으로, 제1 열처리를 행한 실리콘 기판을 주지의 급속 승강 온열 처리 장치의 반응관 내에 투입하여, 산화성 가스 분위기(산소 100% 가스)에서 1200℃의 온도로 60초간 유지하는 제2 열처리를 행하였다. 그 후, 제2 열처리를 행한 실리콘 기판을 주지의 종형 열처리 장치의 반응관 내에 투입하여, 아르곤 가스 분위기에서 1100℃의 온도로 30분간 유지하는 제3 열처리를 행하였다.A silicon substrate having a diameter of 8 inches and a thickness of 725 탆, at least the surface of the element part formation area was mirror-polished was prepared. This silicon substrate was placed in a reaction tube of a well-known vertical heat treatment apparatus and subjected to a first heat treatment in which the temperature was maintained at 1350 캜 for one hour in an argon gas atmosphere. Next, the silicon substrate subjected to the first heat treatment was put into a reaction tube of a well-known rapid-lift and elevation heat treatment apparatus, and subjected to a second heat treatment in which the temperature was maintained at 1200 DEG C for 60 seconds in an oxidizing gas atmosphere (oxygen 100% gas) . Thereafter, the silicon substrate subjected to the second heat treatment was put into a reaction tube of a well-known vertical heat treatment apparatus and subjected to a third heat treatment in which the temperature was maintained at 1100 캜 for 30 minutes in an argon gas atmosphere.

얻어진 실리콘 기판에 대하여, BMD 석출 열처리(780℃×3시간+1000℃×16시간)를 행한 후, 상기 실리콘 기판을 벽개하여, 그 벽개면을 SEM 관찰하였다. 그 결과, 실리콘 기판의 표면으로부터 5 ㎛까지의 깊이 영역[표층부(3a)]은 BMD가 거의 확인되지 않고, 표층부(3a)로부터 1 ㎛의 깊이 영역에는 고밀도의 BMD가 추가로 형성된다[제1 벌크층(4a)]. 또한, 제1 벌크층(4a)으로부터 추가로 이면(2b)측 방향의 깊이 영역에는, 상기 제1 벌크층(4a)보다 저밀도의 BMD의 형성이 확인된다[제2 벌크층(5)].The obtained silicon substrate was subjected to a BMD precipitation heat treatment (780 占 폚 for 3 hours + 1000 占 폚 for 16 hours), the silicon substrate was cleaved, and its cleaved surface was observed by SEM. As a result, almost no BMD is found in the depth region (the surface layer portion 3a) of 5 mu m from the surface of the silicon substrate, and a high-density BMD is further formed in the depth region of 1 mu m from the surface layer portion 3a Bulk layer 4a). In addition, formation of a BMD having a density lower than that of the first bulk layer 4a is confirmed in the depth region in the direction from the first bulk layer 4a to the back side 2b side (second bulk layer 5).

이 제1 벌크층(4a)과 제2 벌크층(5)의 BMD 밀도를 IR 토모그래피(가부시키가이샤 레이텍스 제조 MO-411)로써 측정한 결과, 제1 벌크층(4a)은, 1×1011/cm3이고, 제2 벌크층(5)은, 1×1010/cm3였다.The BMD density of the first bulk layer 4a and the second bulk layer 5 was measured by IR tomography (MO-411, manufactured by Latex, Inc.). As a result, the first bulk layer 4a had a density of 1 x 10 11 / cm 3 , and the second bulk layer 5 was 1 10 10 / cm 3 .

계속해서, 상기 실리콘 기판을 이용하여 전술한 도 3 내지 도 8에 도시된 공정을 따라서, 반도체 소자부 형성 영역을 표면으로부터 깊이 2 ㎛까지의 영역의 설계로서 고체 촬상 소자를 제조하였다. 이러한 공정에 있어서, 지지 기판(실리콘 기판)(18)으로서는, 직경 8 인치, 두께 725 ㎛의 실리콘 기판을 이용하였다.Subsequently, a solid-state imaging device was fabricated by designing a region from the surface to a depth of 2 占 퐉 in the semiconductor element portion formation region using the silicon substrate according to the steps shown in Figs. 3 to 8 described above. In this process, a silicon substrate having a diameter of 8 inches and a thickness of 725 占 퐉 was used as a support substrate (silicon substrate)

상기 실리콘 기판의 백 가공은, #315 번수의 지립을 갖는 비트리파이드 연삭 지석 및 #2000 번수의 지립을 갖는 레진 보이드 연삭 지석을 이용하여 실리콘 기판의 이면(2b) 측으로부터 상기 제2 벌크층(5)이 두께 10 ㎛ 잔존하는 위치까지 연삭 가공을 행하였다.The backing of the silicon substrate was carried out by using a non-tritide grinding stone having abrasive grains of # 315 and a resin void grinding stone having abrasive grains of # 2000 number from the back surface 2b side of the silicon substrate to the second bulk layer 5) to a position where a thickness of 10 mu m remained.

다음으로, 1차 연마에 의해 상기 제1 벌크층(4a)과 제2 벌크층(5)의 계면을 종점으로서 검출하여 가연마를 행하였다. 또한, 1차 연마에 의해 상기 표층부(3a)와 상기 제1 벌크층(4a)의 계면을 종점으로서 검출하고, 상기 제1 벌크층이 제거되는 두께까지 최종 연마를 행하여 상기 반도체 기판을 박막화하였다.Next, the interface between the first bulk layer 4a and the second bulk layer 5 was detected as an end point by primary polishing, and the pre-baking was performed. Further, the interface between the surface layer portion 3a and the first bulk layer 4a was detected as an end point by primary polishing, and the final polishing was performed to a thickness at which the first bulk layer was removed to thin the semiconductor substrate.

그 후, 노출된 상기 표층부(3a)의 표면에 대하여, 합계 가공 여유 1 ㎛ 미만에서 2차 연마 및 마무리 연마를 행하였다.Thereafter, the surface of the exposed surface layer portion 3a was subjected to secondary polishing and finish polishing at a total machining allowance of less than 1 占 퐉.

이상의 방법에 의해 행함으로써, 제1 벌크층(4a)까지 완전히 제거된 고체 촬상 소자를 얻을 수 있었다. 또한, 반도체 소자부 상의 반도체층[잔존한 표층부(3a)]의 막 두께를 FT-IR로 평가한 결과, 반도체층의 면내 편차가 2 ㎛±0.3 ㎛이며, 고정밀도의 박막화를 실현할 수 있는 것이 확인되었다.By the above-described method, a solid-state image pickup element completely removed up to the first bulk layer 4a was obtained. The film thickness of the semiconductor layer (the remaining surface layer portion 3a) on the semiconductor element portion was evaluated by FT-IR. As a result, it was found that the in-plane variation of the semiconductor layer was 2 占 퐉 占 0.3 占 퐉, .

1 : 고체 촬상 소자용 반도체 기판 3a, 3b : 표층부
4a, 4b : 제1 벌크층 5 : 제2 벌크층
11 : 포토다이오드 12 : MOS 트랜지스터
13 : CMOS 트랜지스터 17 : 배선부
18 : 지지 기판(실리콘 기판) 21 : 패시베이션막
22 : 컬러 필터 23 : 칩 렌즈1: semiconductor substrate for solid-state imaging device 3a, 3b:
4a, 4b: first bulk layer 5: second bulk layer
11: photodiode 12: MOS transistor
13: CMOS transistor 17:
18: support substrate (silicon substrate) 21: passivation film
22: Color filter 23: Chip lens

Claims (4)

소자부 형성 영역이 되는 표면측의 표층부를 남기는 이면측으로부터의 백(back) 가공이 적용되는 고체 촬상 소자용 반도체 기판으로서,
상기 소자부 형성 영역이 되는 표면측의 표층부와, 이 표층부보다 이면측 방향 내부에 형성되고, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하인 상기 백 가공이 적용되는 제1 벌크층과, 이 제1 벌크층보다 이면측 방향 내부에 형성되고, 상기 제1 벌크층보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하인 상기 백 가공이 적용되는 제2 벌크층을 구비하는 것을 특징으로 하는 고체 촬상 소자용 반도체 기판.A semiconductor substrate for a solid-state imaging device to which back processing from a back side that leaves a surface layer on a surface side to be an element forming region is applied,
The surface layer part of the surface side used as the said element part formation area | region, and the said back processing which is formed in the back side direction rather than this surface layer part, and is applied to the said back processing whose BMD density is 1 * 10 <10> / cm <3> or more 1 * 10 <12> / cm <3> . 1 bulk layer and formed inside in the back side direction more than this 1st bulk layer, BMD density is lower than the said 1st bulk layer, and the density is 1 * 10 <9> / cm <3> or more and 1 * 10 <10> / cm <3> or less A second bulk layer to which said back processing is applied is provided, The semiconductor substrate for solid-state imaging elements characterized by the above-mentioned. 제1항에 있어서, 상기 표층부는, 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 가지며, 상기 제1 벌크층은 상기 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 고체 촬상 소자용 반도체 기판.The solid according to claim 1, wherein the surface layer portion has a thickness of 3 µm or more and 5 µm or less from the surface, and the first bulk layer has a thickness of 500 nm or more and 1 µm or less from an interface with the surface layer portion. Semiconductor substrate for imaging element. 제1항 또는 제2항에 기재된 고체 촬상 소자용 반도체 기판을 이용하여 고체 촬상 소자를 제조하는 방법으로서,
상기 고체 촬상 소자용 반도체 기판의 표층부에 포토다이오드 및 트랜지스터를 포함하는 반도체 소자부를 형성하는 공정과,
상기 반도체 소자부를 포함하는 상기 표층부의 표면에 다층 구조의 배선부를 형성하는 공정과,
상기 반도체 기판의 배선부 상에 지지 기판을 접합시키는 공정과,
상기 반도체 기판의 이면측으로부터 백 가공을 행하여, 상기 표층부와 상기 제1 벌크층의 계면을 종점으로서 검출하고, 상기 제1 및 제2 벌크층이 제거되는 두께까지 상기 반도체 기판을 박막화하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.A method of manufacturing a solid-state imaging device using the semiconductor substrate for a solid-state imaging device according to claim 1 or 2,
Forming a semiconductor element portion including a photodiode and a transistor on a surface layer portion of the semiconductor substrate for a solid-state imaging element;
A step of forming a multilayer wiring portion on a surface of the surface layer portion including the semiconductor element portion,
A step of bonding the supporting substrate to the wiring portion of the semiconductor substrate,
A step of performing back-processing from the back surface side of the semiconductor substrate to detect the interface between the surface layer portion and the first bulk layer as an end point and thinning the semiconductor substrate to a thickness at which the first and second bulk layers are removed Wherein the solid-state image pickup element is formed on the substrate. 제3항에 있어서, 상기 백 가공에서의 상기 제1 벌크층의 제거는, 경면 연마로서, 상기 경면 연마 중인 연마 헤드의 부하 전류값의 변화에 따라 상기 표층부와 상기 제1 벌크층의 계면을 연마 종점으로서 검출하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.4. The polishing head according to claim 3, wherein the removal of the first bulk layer in the backing is performed by polishing the interface between the surface layer portion and the first bulk layer in accordance with a change in the load current value of the polishing head during polish- Wherein the solid-state imaging element is detected as an end point.
KR1020120090138A 2011-08-25 2012-08-17 Semiconductor substrate for solid-state imaging device and method for manufacturing solid-state imaging device using the same KR101392034B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-184119 2011-08-25
JP2011184119A JP5825931B2 (en) 2011-08-25 2011-08-25 Manufacturing method of solid-state imaging device

Publications (2)

Publication Number Publication Date
KR20130023090A true KR20130023090A (en) 2013-03-07
KR101392034B1 KR101392034B1 (en) 2014-05-07

Family

ID=48009629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090138A KR101392034B1 (en) 2011-08-25 2012-08-17 Semiconductor substrate for solid-state imaging device and method for manufacturing solid-state imaging device using the same

Country Status (3)

Country Link
JP (1) JP5825931B2 (en)
KR (1) KR101392034B1 (en)
TW (1) TWI493701B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825178B (en) 2018-10-29 2023-12-11 日商索尼半導體解決方案公司 camera device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
KR100378184B1 (en) * 1999-11-13 2003-03-29 삼성전자주식회사 Silicon wafer having controlled distribution of defects, process for the preparation of the same and czochralski puller for manufacturing monocrystalline silicon ingot
JP2005353996A (en) * 2004-06-14 2005-12-22 Sony Corp Solid-state imaging element and its manufacturing method, and semiconductor device and its manufacturing method
JP4667030B2 (en) * 2004-12-10 2011-04-06 キヤノン株式会社 Semiconductor substrate for solid-state imaging device and manufacturing method thereof
JP5568837B2 (en) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ Silicon substrate manufacturing method
JP2010010615A (en) * 2008-06-30 2010-01-14 Sumco Corp Silicon substrate for solid-state imaging element, and method of manufacturing the same
JP2011082443A (en) * 2009-10-09 2011-04-21 Sumco Corp Epitaxial wafer and method for manufacturing the same

Also Published As

Publication number Publication date
JP2013045978A (en) 2013-03-04
TW201314878A (en) 2013-04-01
TWI493701B (en) 2015-07-21
KR101392034B1 (en) 2014-05-07
JP5825931B2 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
TWI431768B (en) Method for manufacturing solid-state image device
JP2839801B2 (en) Wafer manufacturing method
US20110089524A1 (en) Semiconductor device and method of manufacturing the same
JP5487565B2 (en) Epitaxial wafer and method for manufacturing the same
US8440541B2 (en) Methods for reducing the width of the unbonded region in SOI structures
JP2009541990A (en) Image sensor using back illuminated photodiode and method for manufacturing the same
TWI440169B (en) Film-thinning control method of a semiconductor wafer for a solid photographing element
US20090252944A1 (en) Silicon wafer and production method thereof
KR101120396B1 (en) Epitaxial wafer and method of producing same
KR101392034B1 (en) Semiconductor substrate for solid-state imaging device and method for manufacturing solid-state imaging device using the same
CN108885982B (en) Single-side polishing method of silicon wafer
KR102410366B1 (en) Method of manufacturing bonded wafer
JP3784300B2 (en) Evaluation method of micro-defects in silicon wafer
US20100144119A1 (en) Method of producing bonded wafer
JP5470766B2 (en) Manufacturing method of semiconductor device
JP2012216750A (en) Semiconductor device manufacturing method and semiconductor substrate used therefor
JP2023010050A (en) Manufacturing method of laminated wafer
US20170271397A1 (en) Anti-Reflective Treatment Of The Rear Side Of A Semiconductor Wafer
JP2004071939A (en) Semiconductor device and its manufacturing method
JP2006253595A (en) Method for manufacturing laminated wafer
JP2001176827A (en) Semiconductor wafer having high planarity, and manufacturing method therefor
KR20180003326A (en) Wafer and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 6