KR20130022984A - A light emitting diode and method for the same - Google Patents
A light emitting diode and method for the same Download PDFInfo
- Publication number
- KR20130022984A KR20130022984A KR1020110086084A KR20110086084A KR20130022984A KR 20130022984 A KR20130022984 A KR 20130022984A KR 1020110086084 A KR1020110086084 A KR 1020110086084A KR 20110086084 A KR20110086084 A KR 20110086084A KR 20130022984 A KR20130022984 A KR 20130022984A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dbr
- semiconductor layer
- light emitting
- emitting diode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Abstract
Description
본 발명은 발광 다이오드 및 그의 제조 방법에 관한 것이다.
The present invention relates to a light emitting diode and a method of manufacturing the same.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the light emitting diode is bonded to the P-type semiconductor and the N-type semiconductor, and a current is applied by applying a voltage to the P-type semiconductor and the N-type semiconductor, holes of the P-type semiconductor move toward the N-type semiconductor, and On the contrary, electrons of the N-type semiconductor move toward the P-type semiconductor, and the electrons and holes move to the PN junction.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, the energy difference corresponding to the height difference, that is, the energy difference, of the conduction band and the home appliance is emitted, and the energy is emitted in the form of light.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.Such a light emitting diode is a semiconductor device that emits light and has characteristics such as eco-friendliness, low voltage, long lifespan, and low cost. In the past, light emitting diodes have been widely applied to simple information display such as display lamps and numbers. In particular, with the development of information display technology and semiconductor technology, it has been used in various fields such as display fields, automobile headlamps and projectors.
한편, 상기 발광 다이오드는 여러 종류가 있으며, 발광하는 광의 파장에 따라 구별될 수 있다. 예컨대, 발광하는 광의 파장이 200 내지 340nm인 경우 심자외선(Deep UV) 발광 다이오드로 불리 울 수 있다.On the other hand, there are many kinds of light emitting diodes, and can be distinguished according to the wavelength of light to be emitted. For example, when the wavelength of light emitted is 200 to 340 nm, it may be called a deep UV light emitting diode.
상기 심자외선 발광 다이오드는 바이오, 살균, 정수 및 백색 조명 산업 등 다양한 사업분야에 적용될 수 있다.The deep ultraviolet light emitting diode may be applied to various business fields such as bio, sterilization, water purification and white lighting industries.
상기 심자외선 발광 다이오드는 AlGaN 또는 AlInGaN을 이용하여 형성할 수 있다. 이는 발광 다이오드에서 일반적으로 이용되는 GaN의 경우 심자외선 발광 다이오드의 발광 파장인 340nm 이하의 파장을 흡수하게 됨으로써 밴드갭(Band Gap)을 크게하기 위해 GaN에 Al이 포함된 AlGaN 또는 AlInGaN을 이용하여 제조하였다.The deep ultraviolet light emitting diode may be formed using AlGaN or AlInGaN. This is manufactured by using AlGaN or AlInGaN containing Al in GaN to increase the band gap by absorbing a wavelength of 340 nm or less, which is the emission wavelength of the deep ultraviolet light emitting diode, in the case of GaN commonly used in light emitting diodes. It was.
그러나 종래의 심자외선 발광 다이오드는 Al이 포함된 AlGaN 또는 AlInGaN을 이용하여 형성함으로써 380nm 이하의 파장에 대해 흡수 문제를 어느 정도 해소할 수 있었으나, Al이 포함됨으로써 P형화는 문제가 대두되었으며, 특히 P형 반도체층의 오믹을 위해 P형 반도체층의 콘택층을 InGaN 또는 GaN으로 형성하여 오믹을 이루고 플립(Flip) 형태로 형성하였으나, 이 역시 상기 콘택층에서의 광 흡수를 유발하여 심자외선 발광 다이오드의 발광 효율을 저하시키는 문제점을 유발하였다.However, the conventional deep ultraviolet light emitting diode was formed by using AlGaN or AlInGaN containing Al, which could solve the absorption problem to a wavelength of 380 nm or less, but P-type was a problem due to the inclusion of Al. For the ohmic of the type semiconductor layer, the contact layer of the P-type semiconductor layer was formed of InGaN or GaN to form ohmic and flip-type, but this also caused light absorption in the contact layer, It caused a problem of lowering the luminous efficiency.
한편, 미국공개특허 제200601338449호에는 DBR를 이용하여 광 효율을 높이고자 하는 기술이 기재되어 있다. 그러나 미국공개특허 제200601338449호는 발광하는 광의 파장 대역이 380 내지 600nm로 가시 광선에 해당하는 파장을 발광하는 발광 다이오드에 DBR를 적용한 것으로, 활성층의 Al의 조성이 심자외선 발광 다이오드와는 달라 DBR를 적용하기가 어렵지 않고, 또한, 가시 광선을 방출하는 발광 다이오드는 구조적인 변경이 심자외선 발광 다이오드에 비해 비교적 자유롭게 이루어질 수 있어, 평탄화된 표면 상에 상기 DBR를 비교적 용이하게 형성할 수 있으나, 200 내지 340nm 대의 심자외선을 발광하는 심자외선 발광 다이오드에는 이러한 구조적 변경이 용이하지 않아 미국공개특허 제200601338449호에 기재된 기술을 심자외선 발광 다이오드에 적용하는 것이 용이하지 않다는 문제점이 있다
On the other hand, US Patent Publication No. 200601338449 describes a technique for improving the light efficiency using the DBR. However, U.S. Patent Publication No. 200601338449 applies DBR to a light emitting diode that emits a wavelength corresponding to visible light with a wavelength band of 380 to 600 nm, and the composition of Al in the active layer is different from that of a deep ultraviolet light emitting diode. It is not difficult to apply, and furthermore, the light emitting diode emitting visible light can be made relatively free of structural changes in comparison with the deep ultraviolet light emitting diode, so that the DBR can be formed on the flattened surface relatively easily. In the deep ultraviolet light emitting diode which emits deep ultraviolet light in the 340nm band, such a structural change is not easy and there is a problem that it is not easy to apply the technique described in US Patent Publication No. 200601338449 to the deep ultraviolet light emitting diode.
본 발명의 목적은 발광 효율이 높은 발광 다이오드를 제공하는 것이다.An object of the present invention is to provide a light emitting diode having high luminous efficiency.
본 발명의 다른 목적은 결정성이 좋고, 반사율이 높은 DBR를 P형 반도체층과 활성층 사이에 구비한 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having a good crystallinity and a high reflectance DBR between a P-type semiconductor layer and an active layer.
본 발명의 또 다른 목적은 상기 DBR의 효율을 향상시키기 위해 상기 DBR과 활성층 사이에 평탄화층을 구비한 발광 다이오드를 제공하는 것이다.
Still another object of the present invention is to provide a light emitting diode having a planarization layer between the DBR and the active layer to improve the efficiency of the DBR.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, Al를 포함하는 제1형 반도체층, Al를 포함하는 활성층, 제2형 반도체층을 포함하며, 상기 활성층과 제2형 반도체층 사이에 구비된 DBR(Distributed Bragg Reflector); 및 상기 DBR과 활성층 사이에 구비된 평탄화층;을 더 포함하는 발광 다이오드가 제공된다.In order to achieve the above object, according to an aspect of the present invention, the first type semiconductor layer containing Al, the active layer containing Al, comprises a second type semiconductor layer, between the active layer and the second type semiconductor layer A distributed Bragg reflector (DBR); And a planarization layer provided between the DBR and the active layer.
상기 평탄화층은 상기 DBR과의 계면이 평탄화 처리될 수 있다. The planarization layer may be planarized at an interface with the DBR.
상기 평탄화층은 그 두께가 10nm 이하일 수 있다.The planarization layer may have a thickness of 10 nm or less.
상기 평탄화층은 AlN 또는 Al을 95% 이상 포함하는 AlGaN을 포함할 수 있다.The planarization layer may include AlGaN containing 95% or more of AlN or Al.
상기 활성층은 적어도 하나 이상의 우물층 및 장벽층을 포함하며, 상기 우물층은 Al를 40% 또는 60% 포함하는 질화물 반도체층을 포함하며, 상기 장벽층은 Al를 56% 또는 75% 포함하는 질화물 반도체층을 포함할 수 있다.The active layer includes at least one well layer and a barrier layer, the well layer comprises a nitride semiconductor layer containing 40% or 60% Al, and the barrier layer comprises a nitride semiconductor containing 56% or 75% Al. It may comprise a layer.
상기 DBR은 Al를 60% 포함하는 질화물 반도체층과 Al를 95% 포함하는 질화물 반도체층을 20 내지 30회 반복하여 적층한 초격자 구조 또는 Al를 50% 포함하는 질화물 반도체층과 Al를 95% 포함하는 질화물 반도체층을 5 내지 20회 반복하여 적층한 초격자 구조일 수 있다.The DBR includes a superlattice structure in which a nitride semiconductor layer containing 60% Al and a nitride semiconductor layer containing 95% Al is repeatedly stacked 20 to 30 times or a nitride semiconductor layer containing 50% Al and 95% Al. It may be a superlattice structure in which the nitride semiconductor layer is repeated 5 to 20 times.
본 발명의 다른 측면에 따르면, 기판 상에 적어도 제1형 반도체층 및 활성층을 포함하는 복수의 반도체층을 형성하는 단계; 상기 반도체층 상에 평탄화층을 형성하는 단계; 상기 평탄화층 형성을 완료하는 동시에 상기 평탄화층의 표면을 표면 처리하는 단계; 상기 표면 처리된 평탄화층의 표면 상에 DBR를 형성하는 단계; 및 상기 DBR 상에 제2형 반도체층을 형성하는 단계를 포함하는 발광 다이오드 제조 방법이 제공된다.According to another aspect of the invention, forming a plurality of semiconductor layers including at least a first type semiconductor layer and an active layer on a substrate; Forming a planarization layer on the semiconductor layer; Surface-treating the surface of the planarization layer while completing the formation of the planarization layer; Forming a DBR on the surface of the surface treated planarization layer; And forming a second type semiconductor layer on the DBR.
상기 평탄화층 표면의 표면 처리는 상기 평탄화층 표면으로 In 또는 Sb를 포함하는 가스를 흘려주는 처리일 수 있다.The surface treatment of the surface of the planarization layer may be a treatment of flowing a gas containing In or Sb to the surface of the planarization layer.
상기 평탄화층 표면의 표면 처리는 1000도의 온도에서 1 내지 2분 동안 진행될 수 있다.
Surface treatment of the surface of the planarization layer may be performed for 1 to 2 minutes at a temperature of 1000 degrees.
본 발명에 의하면, 발광 효율이 높은 발광 다이오드를 제공하는 효과가 있다.According to the present invention, there is an effect of providing a light emitting diode having high luminous efficiency.
또한, 본 발명에 의하면, 결정성이 좋고, 반사율이 높은 DBR를 P형 반도체층과 활성층 사이에 구비한 발광 다이오드를 제공하는 효과가 있다.Moreover, according to this invention, there exists an effect which provides the light emitting diode provided with DBR with a good crystallinity and a high reflectance between a P-type semiconductor layer and an active layer.
본 발명의 또 다른 목적은 상기 DBR의 효율을 향상시키기 위해 상기 DBR과 활성층 사이에 평탄화층을 구비한 발광 다이오드를 제공하는 효과가 있다.
Another object of the present invention is to provide a light emitting diode having a planarization layer between the DBR and the active layer in order to improve the efficiency of the DBR.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 도시한 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 보여주는 흐름도이다.1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 도시한 단면도이다.1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 기판(110), 버퍼층(120), 제1형 반도체층(130), 활성층(140), 평탄화층(150), DBR(Distributed Bragg Reflector)(160) 및 제2형 반도체층(170)을 포함할 수 있다.Referring to FIG. 1, a light emitting diode 100 according to an embodiment of the present invention includes a
상기 발광 다이오드(100)는 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다.The light emitting diode 100 may further include a superlattice layer (not shown) or an electron breaking layer (not shown).
상기 기판(110)은 반도체층들을 성장할 수 있는 어떠한 기판이여도 무방하다. 상기 기판(110)은 사파이어 기판, SiC 기판, 스피넬 기판 등일 수 있으며, 바람직하게는 사파이어 기판일 수 있다.The
상기 기판(110)은 그 일측 표면 상에 버퍼층(120), 제1형 반도체층(130), 활성층(140), 평탄화층(150), DBR(160) 및 제2형 반도체층(170) 등을 구비하고, 그 타측 표면에는 PSS 패턴(Patterned Sapphire Substrate)(미도시)을 구비할 수 있다. The
상기 PSS 패턴은 상기 활성층(140)에서 발광된 광이 상기 기판(110)의 타측 표면을 통해 외부로 방출될 때, 상기 기판(110)에서 내부로 전반사되어 손실되는 광을 줄여주는 역할을 한다. 즉, 상기 PSS 패턴(미도시)은 광의 특성상, 광이 서로 다른 굴절률을 가지는 두 매질 사이를 통과할 때, 즉, 상기 기판(110)에서 외부(즉, 대기중)로 진행할 때, 그 경계면(즉, 상기 기판(110)과 외부의 경계면)에서 반사와 투과가 일어나는데, 상기 반사를 최소화하여 상기 기판(110)을 통해 외부로 방출되는 광량을 증가시켜 발광효율을 높이는 역할을 한다.When the light emitted from the
상기 PSS 패턴(미도시)은 상기 기판(110)의 타측 표면에 반구형의 돌출부들로 이루어질 수도 있으나, 그 형태는 이에 한정되지 않으며 다양한 형태, 예컨대, 원뿔 형태 또는 피라미드 형태를 포함하는 다각뿔 형태 등으로 구비될 수 있다.The PSS pattern (not shown) may be formed of hemispherical protrusions on the other surface of the
상기 버퍼층(120)은 상기 기판(110)과 상기 제1형 반도체층 (130) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(120)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 버퍼층(120)은 AlN을 포함하여 이루어질 수 있다.The
상기 제1형 반도체층(130)은 제1도전형 불순물, 예컨대, n형 불순물이 도핑되며, Al를 포함하는 질화물 반도체, 예컨대 n-AlGaN으로 이루어질 수 있다. 또한, 상기 제1형 반도체층(130)은 단일층 또는 다중층, 예컨대, 상기 제1형 반도체층(130)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.The first
이때, 상기 제1형 반도체층(130)은 1.6㎛의 두께로 구비될 수 있다.At this time, the first
상기 초격자층(미도시)은 상기 제1형 반도체층(130)과 활성층(140) 사이에 구비될 수 있으며, 조성이 서로 상이한 적어도 두 개의 AlGaN층이 반복하여 적층된 구조 또는 AlN층과 AlGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(140) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(140)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(140)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(140)의 결정성을 우수하게 하는 역할을 할 수 있다.The superlattice layer (not shown) may be provided between the first
상기 활성층(140)은 Al을 포함하는 질화물 반도체층을 이루어질 수 있으며, 상기 활성층(140)은 단일층 또는 복수층으로 이루어질 수 있다. 또한, 상기 활성층(140)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The
이때, 상기 활성층(140)은 심자외선, 200nm 내지 340nm 대 파장의 광을 발광하는 활성층일 수 있다. 그러므로 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 심자외선 발광 다이오드일 수 있다.In this case, the
상기 활성층(140)이 40%의 Al을 포함하는 질화물 반도체층(예컨대, InAlGaN층)을 포함하는 우물층과 56%의 Al을 포함하는 질화물 반도체층(예컨대, InAlGaN층)을 포함하는 장벽층을 포함하여 이루어진 경우, 상기 활성층(140)은 280nm 대의 광을 발광할 수 있고, 상기 활성층(140)이 60%의 Al을 포함하는 질화물 반도체층(예컨대, InAlGaN층)을 포함하는 우물층과 75%의 Al을 포함하는 질화물 반도체층(예컨대, InAlGaN층)을 포함하는 장벽층을 포함하여 이루어진 경우, 상기 활성층(140)은 250nm 대의 광을 발광할 수 있다.The
상기 평탄화층(150)은 상기 활성층(140) 상에 구비될 수 있다.The
상기 평탄화층(150)은 이후 설명되는 상기 DBR(160)과의 계면, 즉, 상기 DBR(160)과 접촉하는 표면이 표면 처리되어 평탄화되어 있다. 이때, 상기 평탄화층(150)의 표면 처리된 표면은 이후 도 2를 참조하여 설명하는 바와 같이 상기 평탄화층(150)을 형성함과 동시에 고온, 즉, 1000도의 공정 온도에서 상기 평탄화층(150)의 표면에 In 또는 Sb를 포함하는 가스를 흘려 주어, 즉, 상기 평탄화층(150)의 표면에 In 또는 Sb를 흘려주어 평탄화 처리된 표면일 수 있다.The
상기 평탄화층(150)은 그 두께가 10nm 이하일 수 있다. 이는 상기 평탄화층(150)이 10nm를 초과하는 두께로 구비되는 경우, 상기 평탄화층(150)을 통해 상기 활성층(140)으로 주입되는 전하, 예컨대, 전공에 영향, 즉, 전공 주입을 어렵게 하여 순방향 전압 강하(Vf)를 나쁘게 할 뿐만 아니라 광 투과 특성 역시 나쁘게 하여 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 전체적인 효율을 나쁘게 하기 때문에 상기 평탄화층(150)의 두께가 10nm 이하로 구비되는 것이 바람직하다. 또한, 상기 평탄화층(150)은 그 두께가 너무 얇은 것도 바람직하지 않다. 이는 상기 평탄화층(150)이 너무 얇은 경우 평탄화층으로써의 역할을 하지 못할 수도 있기 때문이다.The
상기 평탄화층(150)은 Al을 포함하는 질화물, 바람직하게는 AlN 또는 Al을 95% 이상 포함하는 AlGaN을 포함하여 이루어질 수 있다.The
상기 평탄화층(150)은 상기 활성층(140)과 이후 설명되는 상기 DBR(160) 사이에 구비된다. 상기 평탄화층(150)은 상기 활성층(140) 상에 상기 DBR(160)이 구비되기 때문에 구비된다. 즉, 상기 DBR(160)은 평탄화된 표면 상에 구비되는 경우, 광 반사 특성이 우수하나, 그 반대인 경우, 즉, 거친 표면 상에 구비되는 경우 광 반사 특성이 나빠지는 경향을 보인다. 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 활성층(140)이 심자외선을 발광하는 발광 다이오드이기 때문에 상기 활성층(140) 내에 Al를 다량 포함하게 되는데, Al의 조성이 높은 경우 결정성의 문제가 발생할 뿐만 아니라 알루미늄 방울(Al droplet) 현상을 유발하여 상기 활성층(140) 표면의 거칠기를 거칠게 형성될 가능성이 높다. 그러므로 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 상기 평탄화층(150)은 상기 거칠기가 거친 표면을 갖는 상기 활성층(140) 상에 구비되어 상기 활성층(140)의 거친 표면을 평탄화하는 역할을 하여 상기 DBR(160)이 평평한 표면 상에 구비되도록 하여 상기 DBR(160)의 반사 특성이 낮아지는 일이 없도록 하는 역할을 한다.The
상기 DBR(160)은 Al를 60% 포함하는 질화물 반도체층, 예컨대, AlGaN을 포함하는 질화물 반도체층과 Al를 95% 포함하는 질화물 반도체층, 예컨대, AlGaN을 포함하는 질화물 반도체층을 20 내지 30회 반복하여 적층한 초격자 구조로 이루어질 수 있으며, 이러한 구조의 상기 DBR(160)은 주로 254nm의 파장을 반사할 수 있으며, 두 층은 각각 평균 24nm 및 29nm의 두께로 구비될 수 있다.The
또한, 상기 DBR(160)은 Al를 50% 포함하는 질화물 반도체층, 예컨대, AlGaN을 포함하는 질화물 반도체층과 Al를 95% 포함하는 질화물 반도체층, 예컨대, AlGaN을 포함하는 질화물 반도체층을 5 내지 20회 반복하여 적층한 초격자 구조로 이루어질 수 있으며, 이러한 구조의 상기 DBR(160)은 주로 280nm의 파장을 반사할 수 있으며, 두 층은 각각 평균 26nm 및 36nm의 두께로 구비될 수 있다.In addition, the
이때, 상기 DBR(160)은 반사시키고자 하는 광의 파장에 따라 상기 질화물 반도체층들의 조성을 달리할 수 있으며, 상기 질화물 반도체층들의 적층 반복 횟수 및 두께 역시 변경할 수 있다.In this case, the
상기 제2형 반도체층(170)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(170)은 P형 불순물이 도핑된 AlGaN층, 즉, P-AlGaN층일 수 있다. 또한, 상기 제2형 반도체층(170)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(170)은 초격자 구조로 이루어질 수 있다.The second
이때, 상기 제2형 반도체층(170)은 상기 활성층(140)에서 발광되는 광의 파장에 관계없이 비교적 자유롭게, 즉, 구성 물질 및 두께 등을 자유롭게 하여 구비될 수 있는데, 이는 상기 DBR(160)이 상기 활성층(140)에서 발광된 광을 반사시켜 상기 기판(110) 방향으로 진행시키기 때문에 상기 제2형 반도체층(170)은 상기 활성층(140)에서 발광된 광의 진행 경로 상에 위치하지 않기 때문이다.In this case, the second
상기 전자 브로킹층(미도시)은 상기 활성층(140)과 제2형 반도체층(170) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다. 이때, 상기 평탄화층(150)이 상기 전자 브로킹층(미도시)의 역할을 할 수 있다.The electron breaking layer (not shown) may be provided between the
따라서, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 적어도 기판(110), 제1형 반도체층(130), 활성층(140), 평탄화층(150), DBR(160) 및 제2형 반도체층(170)을 포함하며, 상기 활성층(140)은 200nm 내지 340nm 대의 심자외선을 발광함으로써 Al를 고농도로 함유하고 있어 그 표면의 거칠기가 거칠며, 상기 평탄화층(150)은 상기 활성층(140)과 DBR(160) 사이에 구비되어 상기 활성층(140)의 거칠 표면을 해소하여 상기 DBR(160)이 평탄화된 표면 상에 구비되도록 하여 상기 DBR(160)의 광 반사 특성을 우수하게 하는 역할을 하도록 구비된다. 그러므로 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 종래의 발광 다이오드, 특히, 200nm 내지 340nm 대의 심자외선을 발광하는 발광 다이오드와 비교하여 상기 DBR(160)에서 반사되어 상기 기판(110)에서 방출되는 광량만큼의 발광 효율이 우수한 발광 다이오드를 제공할 수 있다.Accordingly, the light emitting diode 100 according to the embodiment of the present invention may include at least the
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 보여주는 흐름도이다.2 is a flowchart illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법은, 우선, 기판(110)을 준비하고, 상기 기판(110) 상에 적어도 제1형 반도체층(130) 및 활성층(140)을 포함하는 복수의 반도체층을 형성하는 공정(S10)을 진행한다.1 and 2, in the method of manufacturing a light emitting diode according to an embodiment of the present disclosure, first, a
이때, 상기 기판(110)은 사파이어 기판일 수 있고, 상기 제1형 반도체층(130)은 n형 AlGaN층, 바람직하게는 n-Al0 .47Ga0 .53N층일 수 있으며, 1.6㎛의 두께로 형성될 수 있고, 상기 활성층(140)은 Al을 포함하는 질화물 반도체층(예컨대, InAlGaN층)을 포함하여 이루어질 수 있다.In this case, the
이때, 상기 제1형 반도체층(130)을 형성하기 전에 상기 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120)은 AlN을 포함하는 층일 수 있다.In this case, the
이어서, 상기 반도체층들 상에 평탄화층(150)을 형성하는 공정(S20)을 진행한다. 이때, 상기 평탄화층(150)은 AlN 또는 Al을 95% 이상 포함하는 AlGaN으로 이루어질 수 있다.Subsequently, a process (S20) of forming the
한편, 상기 평탄화층(150)을 형성하는 공정(S20)에 이어서, 즉, 상기 평탄화층(150)을 형성하는 공정(S20)을 완료하는 동시에 상기 평탄화층(150)의 표면을 표면 처리하는 공정(S30)을 진행한다.Meanwhile, the process of forming the planarization layer 150 (S20), that is, completing the process of forming the planarization layer 150 (S20) and simultaneously surface-treating the surface of the
이때, 상기 평탄화층(150)을 형성하는 공정(S20)과 상기 평탄화층(150)의 표면을 표면 처리하는 공정(S30)은 동일 챔버(chamber) 내에서 인슈트(in situ) 방식으로 진행하는 것이 바람직하다.In this case, the step (S20) of forming the
상기 평탄화층(150)의 표면을 표면 처리하는 공정(S30)은 상기 평탄화층(150)이 형성된 기판(110)을 고온, 즉, 1000도의 온도에서 1 내지 2분 동안, 상기 평탄화층(150)의 표면 상으로 In 또는 Sb를 포함하는 가스, 즉, 1000도의 온도에서 In 또는 Sb를 상기 평탄화층(150)의 표면에 1 내지 2분 동안 공급하여 주는 공정일 수 있다. 예를 들어, 상기 활성층(140)을 형성할 때 Al을 약 100cc로 흘려 준 경우라면, In을 20 내지 30cc로 흘려 주는 공정을 진행할 수 있다.In the step (S30) of surface treating the surface of the
상기 평탄화층(150)을 형성하는 공정(S20)을 진행하여 상기 평탄화층(150)의 표면을 평탄화시킨다.In operation S20 of forming the
이어서, 상기 표면이 표면 처리되어 평탄화된 상기 평탄화층(150) 상에 상기 DBR(160)을 형성하는 공정(S40)을 진행한다.Subsequently, a process (S40) of forming the
이때, 상기 DBR(160)은 Al를 60% 포함하고, 평균 두께가 24nm인 AlGaN층과 Al를 95% 포함하고, 평균 두께가 29nm인 AlGaN층을 20 내지 30회 반복하여 적층한 초격자 구조 또는 Al를 50% 포함하고, 평균 두께가 26nm인 AlGaN층과 Al를 95% 포함하고, 평균 두께가 36nm인 AlGaN층을 5 내지 20회 반복하여 적층한 초격자 구조로 형성할 수 있다.In this case, the
이어서, 상기 DBR(160) 상에 제2형 반도체층(170)을 형성하는 공정(S50)을 진행하여 본 발명의 일 실시 예에 따른 발광 다이오드(100)를 형성한다.Subsequently, a process (S50) of forming the second
상기 제2형 반도체층(170)은 P형 불순물이 도핑된 AlGaN층, 바람직하게는 Mg이 도핑된 Al0 .53Ga0 .47N층일 수 있으며, 그 두께는 300nm일 수 있다.The second
이때, 도에서 도시하고 있지 않지만, 상기 제2형 반도체층(170), DBR(160), 평탄화층(150) 및 활성층(140)을 식각하여 상기 제1형 반도체층(130)을 노출시키는 메사 식각 공정을 진행할 수 있다.In this case, although not shown, a mesa for etching the second
또한, 상기 메사 식각에 의해 노출된 제1형 반도체층(130)의 표면 및 상기 제2형 반도체층(170) 상에 각각 Ni/Au 및 Pd/Au로 이루어진 전극들을 형성하는 공정을 진행할 수 있다.In addition, a process of forming electrodes of Ni / Au and Pd / Au on the surface of the first
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.
110 : 기판 120 : 버퍼층
130 : 제1형 반도체층 140 : 활성층
150 : 평탄화층 160 : DBR
170 : 제2형 반도체층110
130: type 1 semiconductor layer 140: active layer
150: planarization layer 160: DBR
170: type 2 semiconductor layer
Claims (9)
상기 활성층과 제2형 반도체층 사이에 구비된 DBR(Distributed Bragg Reflector); 및
상기 DBR과 활성층 사이에 구비된 평탄화층;을 더 포함하는 발광 다이오드.
A first type semiconductor layer including Al, an active layer containing Al, and a second type semiconductor layer,
A distributed bragg reflector (DBR) disposed between the active layer and the second type semiconductor layer; And
And a planarization layer provided between the DBR and the active layer.
The light emitting diode of claim 1, wherein the planarization layer has a flattening interface with the DBR.
The light emitting diode of claim 1, wherein the planarization layer has a thickness of 10 nm or less.
The light emitting diode of claim 1, wherein the planarization layer comprises AlN or AlGaN containing 95% or more of Al.
상기 우물층은 Al를 40% 또는 60% 포함하는 질화물 반도체층을 포함하며,
상기 장벽층은 Al를 56% 또는 75% 포함하는 질화물 반도체층을 포함하는 발광 다이오드.
The method of claim 1, wherein the active layer comprises at least one well layer and a barrier layer,
The well layer includes a nitride semiconductor layer containing 40% or 60% of Al,
The barrier layer comprises a nitride semiconductor layer comprising 56% or 75% Al.
The method according to claim 1, wherein the DBR is a nitride semiconductor layer containing 50% of Al or a superlattice structure or a lattice semiconductor layer containing 60% Al and a nitride semiconductor layer containing 95% Al 20-30 times A light emitting diode having a superlattice structure in which a nitride semiconductor layer containing 95% Al is repeatedly stacked 5 to 20 times.
상기 반도체층 상에 평탄화층을 형성하는 단계;
상기 평탄화층 형성을 완료하는 동시에 상기 평탄화층의 표면을 표면 처리하는 단계;
상기 표면 처리된 평탄화층의 표면 상에 DBR를 형성하는 단계; 및
상기 DBR 상에 제2형 반도체층을 형성하는 단계를 포함하는 발광 다이오드 제조 방법.
Forming a plurality of semiconductor layers including at least a first type semiconductor layer and an active layer on the substrate;
Forming a planarization layer on the semiconductor layer;
Surface-treating the surface of the planarization layer while completing the formation of the planarization layer;
Forming a DBR on the surface of the surface treated planarization layer; And
Forming a second type semiconductor layer on the DBR.
The method of manufacturing a light emitting diode according to claim 7, wherein the surface treatment of the planarization layer surface is a treatment of flowing a gas containing In or Sb to the surface of the planarization layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110086084A KR20130022984A (en) | 2011-08-26 | 2011-08-26 | A light emitting diode and method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110086084A KR20130022984A (en) | 2011-08-26 | 2011-08-26 | A light emitting diode and method for the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130022984A true KR20130022984A (en) | 2013-03-07 |
Family
ID=48175539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110086084A KR20130022984A (en) | 2011-08-26 | 2011-08-26 | A light emitting diode and method for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20130022984A (en) |
-
2011
- 2011-08-26 KR KR1020110086084A patent/KR20130022984A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8124990B2 (en) | Semiconductor light emitting device having an electron barrier layer between a plurality of active layers | |
KR101898679B1 (en) | Nano-structured light emitting devices | |
KR101282775B1 (en) | Light emitting device having vertical topoloty and method of making the same | |
CN111223970B (en) | light emitting device | |
KR101125395B1 (en) | Light emitting device and fabrication method thereof | |
KR101292438B1 (en) | Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer | |
US20080315180A1 (en) | Semiconductor light emitting device | |
CN107464863B (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
JP2006339627A (en) | Vertical-structure nitride-based semiconductor light emitting diode | |
KR20100095134A (en) | Light emitting device and method for fabricating the same | |
US20070295951A1 (en) | Light-emitting diode incorporating an array of light extracting spots | |
JP2011187658A (en) | Semiconductor light-emitting element | |
TW201626600A (en) | Nitride semiconductor light-emitting element | |
KR20110102118A (en) | Semiconductor light-emitting device and method for manufacturing same | |
TWI689109B (en) | Vertical ultraviolet light emitting device and method for manufacturing the same | |
US20120132943A1 (en) | Semiconductor light emitting device | |
US7960749B2 (en) | Light-emitting device structure and semiconductor wafer structure with the same | |
TWI593137B (en) | Luminous element with heterogeneity material pattern and method for manufacturing the same | |
KR101368687B1 (en) | Manufacturing Method of nitride semiconductor light emitting device using superlattice structure | |
KR101981119B1 (en) | Ultraviolet semiconductor light-emitting device | |
KR101666836B1 (en) | Growth technique for phosphor-free white light emitting diode | |
JP2009059851A (en) | Semiconductor light emitting diode | |
KR102251237B1 (en) | Light emitting device | |
KR20120126496A (en) | Light emitting diode and method for fabricating the same | |
JP5379843B2 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |