KR20130022811A - 영상표시장치 - Google Patents

Abstract

본 발명에 따른 영상표시장치는 픽셀 각각을 상부 메인 표시부, 제1 방전제어 스위치를 갖는 상부 보조 표시부, 하부 메인 표시부, 및 제2 방전제어 스위치를 갖는 하부 보조 표시부로 구성한다. 본 발명은 2D 모드에서는 방전제어 스위치들을 오프 시켜 상부 보조 표시부와 하부 보조 표시부를 각각 상부 메인 표시부와 하부 메인 표시부와 동일한 2D 영상을 표시하는 영상 표시부로 기능시키고, 3D 모드에서는 방전제어 스위치들을 슬라이트 온 시켜 상부 보조 표시부와 하부 보조 표시부를 블랙 계조 영상을 표시하는 블랙 스트라이프로 기능시킴으로써, 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.
또한, 본 발명은 인터레이스 방식에 따라 한 프레임을 제1 서브 프레임과 제2 서브 프레임으로 분할하고, 이러한 제1 및 제2 서브 프레임을 이용하여 제1 및 제2 방전제어 스위치를 교번적으로 오프시킴으로써, 충분한 오프 기간 확보를 통해 방전제어 스위치들의 열화를 효과적으로 방지할 수 있다.

Description

영상표시장치{IMAGE DISPLAY DEVICE}

본 발명은 2차원 평면 영상(이하, '2D 영상')과 3차원 입체 영상(이하, '3D 영상')을 선택적으로 구현할 수 있는 영상표시장치에 관한 것이다.

다양한 콘텐츠 개발 및 회로 기술 발전에 힘입어 최근 영상표시장치는 2D 영상과 3D 영상을 선택적으로 구현할 수 있다. 영상표시장치는 양안시차방식(stereoscopic technique) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 3D 영상을 구현한다.

양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 또는 뒤에 설치하는 방식이다. 안경방식은 표시패널에 편광 방향이 서로 다른 좌우 시차 영상을 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다.

액정셔터 안경방식은 표시소자에 좌안 이미지와 우안 이미지를 프레임 단위로 교대로 표시하고 이 표시 타이밍에 동기하여 액정셔터 안경의 좌우안 셔터를 개폐함으로써 3D 영상을 구현한다. 액정셔터 안경은 좌안 이미지가 표시되는 기수 프레임 기간 동안 그의 좌안 셔터만을 개방하고, 우안 이미지가 표시되는 우수 프레임 기간 동안 그의 우안 셔터만을 개방함으로써 시분할 방식으로 양안 시차를 만들어낸다. 이러한 액정셔터 안경방식은 액정셔터 안경의 데이터 온 타임이 짧아 3D 영상의 휘도가 낮으며, 표시소자와 액정셔터 안경의 동기, 및 온/오프 전환 응답 특성에 따라 3D 크로스토크의 발생이 심하다.

편광 안경방식은 표시패널 상에 부착된 패턴드 리타더(Patterned Retarder)를 포함한다. 편광 안경방식은 표시패널에 좌안 이미지와 우안 이미지를 수평라인 단위로 교대로 표시하고 패턴드 리타더를 통해 편광 안경에 입사되는 빛의 편광특성을 절환한다. 이를 통해, 편광 안경방식은 좌안 이미지와 우안 이미지를 공간적으로 분할하여 3D 영상을 구현할 수 있다.

이러한 편광 안경방식에서는 좌안 이미지와 우안 이미지가 라인 단위로 이웃하여 표시되기 때문에 크로스토크(Crosstalk)가 발생되지 않는 상하 시야각 (vertical viewing angle)이 좁은 편이다. 크로스토크는 편광 안경의 단안(좌안 또는 우안)에서 좌안 및 우안 이미지가 중첩적으로 보여질 때 발생된다. 크로스토크(Crosstalk)가 발생되지 않는 상하 시야각을 넓히기 위해, 패턴드 리타더에 블랙 스트라이프를 형성하는 방안이 일본 공개특허공보 제2002-185983호를 통해 제안된 바 있다. 하지만, 시야각 개선을 위해 사용되는 블랙 스트라이프는 2D 영상의 휘도를 크게 떨어뜨리는 사이드 이펙트(Side Effect)를 초래한다.

따라서, 본 발명의 목적은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓힐 수 있도록 한 편광 안경방식의 영상표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 영상표시장치는 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 표시하는 표시패널; 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 상기 2D 영상 또는 3D 영상 표시를 위한 한 프레임을 기수 게이트라인들의 구동에 할당된 제1 서브 프레임과 우수 게이트라인들의 구동에 할당된 제2 서브 프레임으로 시분할하는 제어회로; 오프 레벨로 제1 방전제어전압을 발생하고, 상기 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨과 상기 오프 레벨 사이에서 스윙하는 제1 교류 파형으로 제2 방전제어전압을 발생하고, 상기 제1 교류 파형과 1/2 프레임기간만큼 위상이 다른 제2 교류 파형으로 제3 방전제어전압을 발생하는 제어전압 발생부를 구비하고; 상기 픽셀들 각각은, 제1 스위치를 통해 데이터라인에 연결된 제1 화소전극을 갖는 상부 메인 표시부; 제2 스위치를 통해 상기 데이터라인에 연결되는 제2 화소전극을 가짐과 아울러 상기 제2 방전제어전압에 따라 상기 제2 화소전극을 공통전압으로 충전된 공통라인에 연결하는 제1 방전제어 스위치를 갖는 상부 보조 표시부; 제3 스위치를 통해 데이터라인에 연결된 제3 화소전극을 갖는 하부 메인 표시부; 및 제4 스위치를 통해 상기 데이터라인에 연결되는 제4 화소전극을 가짐과 아울러 상기 제3 방전제어전압에 따라 상기 제4 화소전극을 공통전압으로 충전된 공통라인에 연결하는 제2 방전제어 스위치를 갖는 하부 보조 표시부를 갖는다.

본 발명에 따른 영상표시장치는 픽셀 각각을 상부 메인 표시부, 제1 방전제어 스위치를 갖는 상부 보조 표시부, 하부 메인 표시부, 및 제2 방전제어 스위치를 갖는 하부 보조 표시부로 구성한다. 본 발명은 2D 모드에서는 방전제어 스위치들을 오프 시켜 상부 보조 표시부와 하부 보조 표시부를 각각 상부 메인 표시부와 하부 메인 표시부와 동일한 2D 영상을 표시하는 영상 표시부로 기능시키고, 3D 모드에서는 방전제어 스위치들을 슬라이트 온 시켜 상부 보조 표시부와 하부 보조 표시부를 블랙 계조 영상을 표시하는 블랙 스트라이프로 기능시킨다. 이에 따라, 본 발명은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.

나아가, 본 발명은 인터레이스 방식에 따라 한 프레임을 제1 서브 프레임과 제2 서브 프레임으로 분할하고, 이러한 제1 및 제2 서브 프레임을 이용하여 제1 및 제2 방전제어 스위치를 교번적으로 오프시킴으로써, 충분한 오프 기간 확보를 통해 방전제어 스위치들의 열화를 효과적으로 방지할 수 있다.

도 1 및 도 2는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여주는 도면들.
도 3은 수직으로 이웃한 2개의 픽셀들을 보여주는 도면.
도 4는 픽셀 어레이와 패턴드 리타더의 얼라인 상태를 보여주는 도면.
도 5는 도 2에 도시된 제어전압 발생부의 세부 구성을 보여주는 도면.
도 6은 제1 내지 제3 방전제어전압의 전압 레벨을 보여주는 도면.
도 7은 인터레이스 방식으로 공급되는 스캔펄스 및, 제1 내지 제3 방전제어전압을 보여주는 도면.
도 8은 도 3에 도시된 제1 및 제2 픽셀의 접속 구성을 상세히 보여주는 도면.
도 9는 2D 모드에서 픽셀들의 충전 및 방전 동작을 설명하기 위한 파형도.
도 10은 화소전극-공통전극 간 전위차와, 투과율의 상관 관계를 보여주는 도면.
도 11은 2D 모드에서 픽셀들의 영상 표시상태를 보여주는 도면.
도 12는 3D 모드에서 픽셀들의 충전 및 방전 동작을 설명하기 위한 파형도.
도 13은 3D 모드에서 픽셀들의 영상 표시상태를 보여주는 도면.

이하, 도 1 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

도 1 및 도 2는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여준다.

도 1 및 도 2를 참조하면, 이 영상표시장치는 표시소자(10), 패턴드 리타더(20), 제어부(30), 패널 구동부(40) 및 편광 안경(50)을 구비한다.

표시소자(10)는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자로 구현될 수 있다. 이하에서, 표시소자(10)를 액정표시소자를 중심으로 설명한다.

표시소자(10)는 표시패널(11)과, 상부 편광필름(Polarizer)(11a)과, 하부 편광필름(11b)을 포함한다.

표시패널(11)은 두 장의 유리기판들과 이들 사이에 형성된 액정층을 포함한다. 표시패널(11)의 하부 유리기판에는 다수의 데이터라인들(DL), 이 데이터라인들(DL)과 각각 교차되는 다수의 게이트라인들(GL)이 배치된다. 이러한, 신호라인들(DL,GL)의 교차 구조에 의해 표시패널(11)에는 다수의 단위 픽셀들(UNIT PIX)을 포함한 픽셀 어레이가 형성된다. 단위 픽셀(UNIT PIX)은 각각 적색(R), 녹색(G) 및 청색(B) 구현을 위한 3개의 픽셀들(PIX)을 구비한다. 픽셀들(PIX) 각각은 미러 타입(mirror type)으로 배치된 상부 표시부와 하부 표시부를 구비한다. 상부 표시부는 상부 메인 표시부와 상부 보조 표시부로 분할되며, 하부 표시부는 하부 메인 표시부와 하부 보조 표시부로 분할된다. 상부 보조 표시부와 하부 보조 표시부는 이웃하게 배치되어, 2D 모드에서는 2D 영상을 표시하고 3D 모드에서는 블랙 계조 영상을 표시하는 액티브 블랙 스트라이프로 기능한다. 표시패널(11)의 하부 유리기판에는 공통전압(Vcom)이 공급되는 공통라인과, 구동 모드에 따라 제1 방전제어전압(LCV1)과 제2 방전제어전압(LCV2)이 선택적으로 인가되는 제1 방전 제어라인과, 구동 모드에 따라 제1 방전제어전압(LCV1)과 제3 방전제어전압(LCV3)이 선택적으로 인가되는 제2 방전 제어라인이 더 형성된다. 제1 방전 제어라인은 픽셀들(PIX)의 상부 보조 표시부들에 공통으로 연결되고, 제2 방전 제어라인은 픽셀들(PIX)의 하부 보조 표시부들에 공통으로 연결된다. 표시패널(11)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터가 형성된다.

표시패널(11)의 상부 유리기판과 하부 유리기판 각각에는 상부 및 하부 편광필름(11a, 11b)이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전압(Vcom)이 공급되는 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성될 수 있으며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성될 수 있다. 유리기판들 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.

이러한 본 발명의 표시소자(10)는 투과형 표시소자, 반투과형 표시소자, 반사형 표시소자 등 어떠한 형태로도 구현될 수 있다. 투과형 표시소자와 반투과형 표시소자에서는 백라이트 유닛(12)이 필요하다. 백라이트 유닛(12)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

패턴드 리타더(20)는 표시패널(11)의 상부 편광필름(11a) 상에 부착된다. 패턴드 리타더(20)의 기수 라인들에는 제1 리타더(RT1)가 형성되고, 패턴드 리터더(20)의 우수 라인들에는 제2 리타더(RT2)가 형성된다. 제1 리타더(RT1)의 광흡수축과 제2 리타더(RT2)의 광흡수축은 서로 다르다. 제1 리타더(RT1)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 1/4 파장 만큼 지연시켜 입사광을 제1 편광(예컨대, 좌원편광)으로 통과시킨다. 제2 리타더(RT2)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 3/4 파장 만큼 지연시켜 입사광을 제2 편광(예컨대, 우원편광)으로 통과시킨다.

제어부(30)는 모드 선택신호(SEL)에 따라 2D 모드 또는 3D 모드로 패널 구동부(40)의 동작을 제어한다. 제어부(30)는 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller)와 같은 유저 인터페이스를 통해 모드 선택신호(SEL)를 입력받고, 그에 따라 2D 모드 동작과 3D 모드 동작을 전환할 수 있다. 한편, 제어부(30)는 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수도 있다.

제어부(30)는 3D 모드 하에서 비디오 소스로부터 입력되는 3D 영상 데이터를 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터로 분리한 후, 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터를 패널 구동부(40)의 데이터 드라이버(40A)에 공급한다. 제어부(30)는 2D 모드 하에서 비디오 소스로부터 입력되는 2D 영상의 RGB 데이터를 패널 구동부(40)의 데이터 드라이버(40A)에 공급한다.

제어부(30)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 패널 구동부(40)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.

데이터 드라이버(40A)의 동작 타이밍을 제어하기 위한 데이터 제어신호는 1 수평라인분의 데이터가 표시되는 1 수평기간 중에서 데이터의 시작점을 지시하는 소스 스타트 펄스(Source Start Pulse : SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터의 래치동작을 제어하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 드라이버(40A)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 및 표시패널(11)의 액정셀들에 공급될 데이터전압의 극성을 제어하는 극성제어신호(POL) 등을 포함한다.

게이트 드라이버(40B)의 동작 타이밍을 제어하기 위한 게이트 제어신호는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 드라이버(40B) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 드라이버(40B)의 출력을 제어하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.

제어부(30)는 데이터 제어신호와 게이트 제어신호를 이용하여 도 7과 같이 표시패널(11)을 인터레이스(interlace) 방식으로 구동시킬 수 있다. 제어부(30)는 입력 프레임 주파수에 동기되는 타이밍신호들(Vsync,Hsync,DE,DCLK)을 체배하여 N×f(N은 2이상의 양의 정수, f는 입력 프레임 주파수)Hz의 프레임 주파수로 패널 구동부(40)의 동작을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.

패널 구동부(40)는 표시패널(11)의 데이터라인들(DL)을 구동시키기 위한 데이터 드라이버(40A)와, 표시패널(11)의 게이트라인들(GL)을 구동시키기 위한 게이트 드라이버(40B)와, 표시패널(11)의 방전 제어라인을 구동시키기 위한 제어전압 발생부(40C)를 포함한다.

데이터 드라이버(40A)의 소스 드라이브 IC들 각각은 쉬프트 레지스터(Shift register), 래치(Latch), 디지털-아날로그 변환기(Digital to Analog convertor, DAC), 출력 버퍼(Output buffer) 등을 포함한다. 데이터 드라이버(40A)는 데이터 제어신호(SSP,SSC,SOE)에 따라 2D 또는 3D 영상의 RGB 데이터를 래치한다. 데이터 드라이버(40A)는 극성제어신호(POL)에 응답하여 2D 또는 3D 영상의 RGB 데이터를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(40A)는 게이트 드라이버(40B)로부터 출력되는 스캔펄스(또는, 게이트펄스)에 동기되도록 데이터전압을 데이터라인들(DL)로 출력한다. 데이터 드라이버(40A)의 소스 드라이브 IC들은 TAB(Tape Automated Bonding) 공정에 의해 표시패널(11)의 하부 유리기판에 접합될 수 있다.

게이트 드라이버(40B)는 게이트 제어신호(GSP,GSC,GOE)에 따라 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙되는 스캔펄스를 발생한다. 그리고, 게이트 제어신호(GSP,GSC,GOE)에 따라 스캔펄스를 게이트라인들(GL)에 인터레이스 방식으로 공급한다. 게이트 드라이버(40B)는 게이트 쉬프트 레지스터 어레이(Gate shift register array)등을 포함한다. 게이트 드라이버(40B)의 게이트 쉬프트 레지스터 어레이는 표시패널(11)에서 픽셀 어레이가 형성된 표시영역 바깥의 비 표시영역에 GIP(Gate In Panel) 방식으로 형성될 수 있다. GIP 방식에 의해, 게이트 쉬프트 레지스터들은 픽셀 어레이의 TFT 공정에서 픽셀 어레이와 함께 형성될 수 있다.

제어전압 발생부(40C)는 제1 방전제어전압(LCV1), 제2 방전제어전압(LCV2) 및 제3 방전제어전압을 발생한다. 제어전압 발생부(40C)는 모드 선택신호(SEL)에 따라 제1 방전제어전압(LCV1)과 제2 방전제어전압(LCV2)을 선택적으로 제1 방전 제어라인에 공급한다. 제어전압 발생부(40C)는 모드 선택신호(SEL)에 따라 제1 방전제어전압(LCV1)과 제3 방전제어전압(LCV3)을 선택적으로 제2 방전 제어라인에 공급한다. 제어전압 발생부(40C)는 2D 모드에서 제1 방전제어전압(LCV1)을 제1 및 제2 방전 제어라인에 공통으로 공급한다. 제어전압 발생부(40C)는 3D 모드에서 제2 방전제어전압(LCV2)을 제1 방전 제어라인에 공급함과 동시에 제3 방전제어전압(LCV3)을 제2 방전 제어라인에 공급한다.

편광 안경(50)은 좌안 편광필터를 갖는 좌안(50L)과 우안 편광필터를 갖는 우안(50R)을 구비한다. 좌안 편광필터는 패턴드 리타더(20)의 제1 리타더(RT1)와 동일한 광흡수축을 가지며, 우안 편광필터는 패턴드 리타더(20)의 제2 리타더(RT2)와 동일한 광흡수축을 가진다. 예들 들면, 편광 안경(50)의 좌안 편광필터는 좌원편광 필터로 선택될 수 있고, 편광 안경(50)의 우안 편광필터는 우원편광 필터로 선택될 수 있다. 사용자는 편광 안경(50)을 통해 표시소자(10)에 공간분할 방식으로 표시된 3D 영상 데이터를 감상할 수 있다.

도 3은 도 2에 도시된 적색, 녹색 및 청색 픽셀들(PIX) 중에서 수직으로 이웃한 2개의 픽셀들(PIX1,PIX2)을 보여준다. 그리고, 도 4는 픽셀 어레이와 패턴드 리타더(20)의 얼라인 상태를 보여준다.

도 3을 참조하면, 제1 픽셀(PIX1)은 2개의 게이트라인들(GL1,GL2)과 1개의 데이터라인(DL1)의 교차 영역에 배치된 제1 상부 표시부(UDIS1)와 제1 하부 표시부(LDIS1)를 구비한다.

제1 상부 표시부(UDIS1)는 제1 게이트라인(GL1)을 사이에 두고 양쪽에 배치된 제1 상부 메인 표시부(UMP1)와 제1 상부 보조 표시부(USP1)를 포함한다. 제1 상부 메인 표시부(UMP1)와 제1 상부 보조 표시부(USP1)는 제1 게이트라인(GL1)에 게이트 하이 전압의 스캔펄스가 인가될 때 데이터라인(DL1)에 전기적으로 접속된다. 제1 상부 보조 표시부(USP1)는 제1 방전 제어라인(CONL1)에 접속된다.

제1 하부 표시부(LDIS1)는 제2 게이트라인(GL2)을 사이에 두고 양쪽에 배치된 제1 하부 메인 표시부(LMP1)와 제1 하부 보조 표시부(LSP1)를 포함한다. 제1 하부 메인 표시부(LMP1)와 제1 하부 보조 표시부(LSP1)는 제2 게이트라인(GL2)에 게이트 하이 전압의 스캔펄스가 인가될 때 데이터라인(DL1)에 전기적으로 접속된다. 제1 하부 보조 표시부(LSP1)는 제2 방전 제어라인(CONL2)에 접속된다.

제1 상부 보조 표시부(USP1) 및 제1 하부 보조 표시부(LSP1)는 2D 모드에서 각각 제1 상부 메인 표시부(UMP1) 및 제1 하부 메인 표시부(LMP1)와 동일한 2D 영상을 표시하는 반면, 3D 모드에서 3D 영상을 표시하는 메인 표시부들(UMP1,LMP1)과 달리 블랙 영상을 표시함으로써, 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓히는 역할을 한다. 이를 위해, 제1 상부 보조 표시부(USP1)와 제1 하부 보조 표시부(LSP1)는 메인 표시부들(UMP1,LMP1) 사이에 배치된다. 다시 말해, 데이터라인(DL1)의 연장 방향을 따라 위에서 아래로 제1 상부 메인 표시부(UMP1), 제1 상부 보조 표시부(USP1), 제1 하부 보조 표시부(LSP1) 및 제1 하부 메인 표시부(LMP1)가 순차적으로 배치된다. 그 결과, 제1 상부 표시부(UDIS1)와 제1 하부 표시부(LDIS1)는 미러 타입으로 배치된다.

제2 픽셀(PIX2)은 2개의 게이트라인들(GL3,GL4)과 1개의 데이터라인(DL1)의 교차 영역에 배치된 제2 상부 표시부(UDIS2)와 제2 하부 표시부(LDIS2)를 구비한다.

제2 상부 표시부(UDIS2)는 제3 게이트라인(GL3)을 사이에 두고 양쪽에 배치된 제2 상부 메인 표시부(UMP2)와 제2 상부 보조 표시부(USP2)를 포함한다. 제2 상부 메인 표시부(UMP2)와 제2 상부 보조 표시부(USP2)는 제3 게이트라인(GL3)에 게이트 하이 전압의 스캔펄스가 인가될 때 데이터라인(DL1)에 전기적으로 접속된다. 제2 상부 보조 표시부(USP2)는 제1 방전 제어라인(CONL1)에 접속된다.

제2 하부 표시부(LDIS2)는 제4 게이트라인(GL4)을 사이에 두고 양쪽에 배치된 제2 하부 메인 표시부(LMP2)와 제2 하부 보조 표시부(LSP2)를 포함한다. 제2 하부 메인 표시부(LMP2)와 제2 하부 보조 표시부(LSP2)는 제4 게이트라인(GL4)에 게이트 하이 전압의 스캔펄스가 인가될 때 데이터라인(DL1)에 전기적으로 접속된다. 제2 하부 보조 표시부(LSP2)는 제2 방전 제어라인(CONL2)에 접속된다.

제2 상부 보조 표시부(USP2) 및 제2 하부 보조 표시부(LSP2)는 2D 모드에서 각각 제2 상부 메인 표시부(UMP2) 및 제2 하부 메인 표시부(LMP2)와 동일한 2D 영상을 표시하는 반면, 3D 모드에서 3D 영상을 표시하는 메인 표시부들(UMP2,LMP2)과 달리 블랙 영상을 표시함으로써, 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓히는 역할을 한다. 이를 위해, 제2 상부 보조 표시부(USP2)와 제2 하부 보조 표시부(LSP2)는 메인 표시부들(UMP2,LMP2) 사이에 배치된다. 다시 말해, 데이터라인(DL1)의 연장 방향을 따라 위에서 아래로 제2 상부 메인 표시부(UMP2), 제2 상부 보조 표시부(USP2), 제2 하부 보조 표시부(LSP2) 및 제2 하부 메인 표시부(LMP2)가 순차적으로 배치된다. 그 결과, 제2 상부 표시부(UDIS2)와 제2 하부 표시부(LDIS2)는 미러 타입으로 배치된다.

패턴드 리타더(20)에서 제1 리타더(RT1) 및 제2 리타더(RT2) 각각의 수직 피치는 픽셀의 수직 피치와 실질적으로 동일하다. 제1 리타더(RT1) 및 제2 리타더(RT2)의 경계 부분(BP)은 도 4와 같이 동일 픽셀을 구성하는 상부 표시부와 하부 표시부의 사이에 대향된다. 제1 리타더(RT1) 및 제2 리타더(RT2)의 경계 부분(BP)은 제1 상부 표시부(UDIS1)와 제1 하부 표시부(LDIS1)의 사이에 대향됨과 아울러, 제2 상부 표시부(UDIS2)와 제2 하부 표시부(LDIS2)의 사이에 대향된다.

수평 방향으로 이웃한 다수의 제1 픽셀들(PIX1)에 의해 기수 픽셀 라인이 형성되고, 수평 방향으로 이웃한 다수의 제2 픽셀들(PIX2)에 의해 우수 픽셀 라인이 형성된다고 가정할 때, 패턴드 리타더(20)의 제1 리타더(RT1)는 기수 픽셀 라인을 구성하기 위한 제1 픽셀들(PIX1)의 제1 상부 표시부들(UDIS1)과 대향됨과 아울러 우수 픽셀 라인을 구성하기 위한 제2 픽셀들(PIX2)의 제2 하부 표시부들(LDIS2)과 대향된다. 그리고, 패턴드 리타더(20)의 제2 리타더(RT2)는 기수 픽셀 라인을 구성하기 위한 제1 픽셀들(PIX1)의 제1 하부 표시부들(LDIS1)과 대향됨과 아울러 우수 픽셀 라인을 구성하기 위한 제2 픽셀들(PIX2)의 제2 상부 표시부들(UDIS2)과 대향된다.

도 5는 도 2에 도시된 제어전압 발생부(40C)의 세부 구성을 보여준다. 도 6은 제1 내지 제3 방전제어전압의 전압 레벨을 보여준다. 그리고, 도 7은 인터레이스 방식으로 공급되는 스캔펄스 및, 제1 내지 제3 방전제어전압을 보여준다.

도 5를 참조하면, 제어전압 발생부(40C)는 DC-DC 발생기(402)와 멀티플렉서(404)를 포함한다.

DC-DC 발생기(402)는 입력 직류 전원을 이용하여 제1 방전제어전압(LCV1), 제2 방전제어전압(LCV2), 제3 방전제어전압(LCV3)을 발생한다.

제1 방전제어전압(LCV1)은 도 6과 같이 표시패널의 스위치를 오프(off)시킬 수 있는 스캔펄스(SP)의 게이트 로우 전압(VGL)과 동일한 오프 레벨(OL)로 발생될 수 있다. 스캔펄스(SP)의 게이트 로우 전압(VGL)이 -5V로 선택되는 경우, 제1 방전제어전압(LCV1)은 -5V로 발생될 수 있다.

제2 방전제어전압(LCV2)은 도 7과 같이 오프 레벨(OL)과 슬라이트 온 레벨(slight on level, SOL) 사이에서 스윙되는 제1 교류 파형으로 발생된다. 슬라이트 온 레벨은 도 6과 같이 공통전압(Vcom)보다 높고, 표시패널의 스위치를 풀 온(full-on)시킬 수 있는 스캔펄스(SP)의 게이트 하이 전압(VGH)보다 낮은 전압 레벨로 선택될 수 있다. 공통전압(Vcom)이 7.5V로 선택되고 게이트 로우 전압(VGL)이 -5V로 선택되며 게이트 하이 전압(VGH)이 28V로 선택되는 경우, 제2 방전제어전압(LCV2)은 -5V와 8V-12V를 교번할 수 있다.

제3 방전제어전압(LCV3)은 도 7과 같이 오프 레벨(OL)과 슬라이트 온 레벨(SOL) 사이에서 스윙되는 제2 교류 파형으로 발생된다. 제2 교류 파형은 제1 교류 파형에 비해 대략 1/2 프레임기간만큼 위상이 빠르거나 또는 늦다.

멀티플렉서(404)는 모드 선택신호(SEL)에 따라 2D 모드에서 제1 방전제어전압(LCV1)을 제1 및 제2 방전 제어라인에 공통으로 출력한다. 제1 방전제어전압(LCV1)은 2D 모드에서 도 8에 도시된 제1 및 제2 방전 제어라인(CONL1,CONL2)을 경유하여 모든 방전제어 스위치들(DST1~DST4)의 게이트전극에 인가된다.

멀티플렉서(404)는 모드 선택신호(SEL)에 따라 3D 모드에서 제2 방전제어전압(LCV2)을 제1 방전 제어라인에 출력하고, 제3 방전제어전압(LCV3)을 제2 방전 제어라인에 출력한다. 제2 방전제어전압(LCV2)은 3D 모드에서 도 8에 도시된 제1 방전 제어라인(CONL1)을 경유하여 제1 및 제3 방전제어 스위치들(DST1,DST3)의 게이트전극에 인가된다. 제3 방전제어전압(LCV3)은 제2 방전제어전압(LCV2)과 다른 위상으로 -5V와 8V-12V를 교번할 수 있다. 제3 방전제어전압(LCV3)은 3D 모드에서 도 8에 도시된 제2 방전 제어라인(CONL2)을 경유하여 제2 및 제4 방전제어 스위치들(DST2,DST4)의 게이트전극에 인가된다.

도 8에 도시된 모든 방전제어 스위치들(DST1~DST4)은 2D 모드에서 제1 방전제어전압(LCV1)에 따라 계속해서 오프된다. 도 8에 도시된 제1 및 제3 방전제어 스위치들(DST1,DST3)은 3D 모드에서 제2 방전제어전압(LCV2)에 따라 주기적으로 오프 상태와 슬라이트 온 상태를 반복한다. 제1 및 제3 방전제어 스위치들(DST1,DST3)이 슬라이트 온 상태로 유지될 때 상부 보조 표시부들(USP1,USP2)의 충전 전압은 공통전압 레벨로 순차 방전된다. 제2 및 제4 방전제어 스위치들(DST2,DST4)이 슬라이트 온 상태로 유지될 때 하부 보조 표시부들(LSP1,LSP2)의 충전 전압은 공통전압 레벨로 순차 방전된다. 만약, 방전제어 스위치들(DST1~DST4)이 3D 모드에서 계속해서 슬라이트 온 상태로 유지되면 열화되기 쉽다. 게이트 바이어스 스트레스로 인한 열화가 경감되도록 방전제어 스위치들(DST1~DST4)은 3D 모드에서 주기적으로 오프된다.

방전제어 스위치들(DST1~DST4)의 충분한 오프 기간 확보를 위해, 본 발명은 도 7과 같은 인터레이스 방식에 따라 한 프레임을 기수 게이트라인들의 구동에 할당된 제1 서브 프레임(SF1)과 우수 게이트라인들의 구동에 할당된 제2 서브 프레임(SF2)으로 시분할한다.

제2 방전제어전압(LCV2)은 한 프레임의 제1 서브 프레임(SF1)부터 상기 한 프레임의 제2 서브 프레임(SF2) 중 소정 기간(T)까지 슬라이트 온 레벨(SOL)을 유지한 후, 상기 한 프레임의 제2 서브 프레임(SF2) 중 소정 기간(T)을 제외한 나머지 기간 동안 오프 레벨(OL)을 유지한다. 제3 방전제어전압(LCV3)은 상기 한 프레임의 제1 서브 프레임(SF1) 중 소정 기간(T)을 제외한 나머지 기간 동안 오프 레벨(OL)을 유지한 후, 상기 한 프레임의 제2 서브 프레임(SF2)부터 그 다음 한 프레임의 제1 서브 프레임(SF1) 중 소정 기간(T)까지 슬라이트 온 레벨(SOL)을 유지한다. 여기서, 소정 기간(T)은 보조 표시부들의 충전 전압이 공통전압 레벨로 방전되는 데 소요되는 시간을 고려한 타이밍 마진으로서, 패널 모델이나 설계 스펙등에 따라 달라질 수 있다. 소정 기간(T)은 대략 20 수평기간 정도로 설정될 수 있다.

제1 서브 프레임(SF1)에서, 기수 게이트라인들에 스캔펄스(SP1,SP3,...,SPn-1)가 순차 인가되고 슬라이트 온 레벨(SOL)의 제2 방전제어전압(LCV2)이 상부 보조 표시부들의 방전제어 스위치들에 인가됨에 따라, 픽셀들의 상부 보조 표시부들은 충전 동작을 순차적으로 행하면서 또한 방전 동작을 순차적으로 행한다. 한편, 타이밍 마진(T)을 제외한 제1 서브 프레임(SF1)에서, 하부 보조 표시부들의 방전제어 스위치들은 열화 경감을 위해 오프 레벨(OL)의 제3 방전제어전압(LCV3)에 응답하여 휴지 구동된다.

제2 서브 프레임(SF2)에서, 우수 게이트라인들에 스캔펄스(SP2,SP4,...,SPn)가 순차 인가되고 슬라이트 온 레벨(SOL)의 제3 방전제어전압(LCV3)이 하부 보조 표시부들의 방전제어 스위치들에 인가됨에 따라, 픽셀들의 하부 보조 표시부들은 충전 동작을 순차적으로 행하면서 또한 방전 동작을 순차적으로 행한다. 한편, 타이밍 마진(T)을 제외한 제2 서브 프레임(SF1)에서, 상부 보조 표시부들의 방전제어 스위치들은 열화 경감을 위해 오프 레벨(OL)의 제2 방전제어전압(LCV2)에 응답하여 휴지 구동된다.

도 8은 도 3에 도시된 제1 및 제2 픽셀(PIX1,PIX2)의 접속 구성을 상세히 보여준다. 도 9는 2D 모드에서 픽셀들(PIX1,PIX2)의 충전 및 방전 동작을 설명하기 위한 파형도이고, 도 10은 화소전극-공통전극 간 전위차(V)와, 투과율(T)의 상관 관계를 보여주는 그래프이며, 도 11은 2D 모드에서 픽셀들(PIX1,PIX2)의 영상 표시상태를 보여준다. 그리고, 도 12는 3D 모드에서 픽셀들(PIX1,PIX2)의 충전 및 방전 동작을 설명하기 위한 파형도이고, 도 13은 3D 모드에서 픽셀들(PIX1,PIX2)의 영상 표시상태를 보여준다.

도 8을 참조하면, 제1 픽셀(PIX1)은 제1 및 제2 게이트라인(GL1,GL2)과 데이터라인(DL1)의 교차 영역에 배치된 제1 상부 표시부(UDIS1)와 제1 하부 표시부(LDIS1)를 구비한다.

제1 상부 표시부(UDIS1)는 제1 스캔펄스(SP1)가 인가되는 제1 게이트라인(GL1)과, 제1 및 제2 방전제어전압(LCV1,LCV2)이 선택적으로 인가되는 제1 방전 제어라인(CONL1)을 사이에 두고 양측에 배치된 제1 상부 메인 표시부(UMP1)와 제1 상부 보조 표시부(USP1)를 포함한다.

제1 상부 메인 표시부(UMP1)는 제1 화소전극(Ep1), 이 제1 화소전극(Ep1)과 대향하여 제1 액정 커패시터(Clc1)를 구성하는 제1 공통전극(Ec1), 및 제1 스토리지 커패시터(Cst1)를 구비한다. 제1 화소전극(Ep1)은 제1 스위치(ST1)를 통해 제1 게이트라인(GL1)과 데이터라인(DL1)에 연결된다. 제1 스위치(ST1)는 제1 스캔펄스(SP1)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제1 화소전극(Ep1)에 인가한다. 제1 스위치(ST1)의 게이트전극은 제1 게이트라인(GL1)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제1 화소전극(Ep1)에 접속된다. 제1 공통전극(Ec1)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제1 스토리지 커패시터(Cst1)는 절연층을 사이에 두고 제1 화소전극(Ep1)과 공통라인(CL)의 중첩으로 형성된다.

제1 상부 보조 표시부(USP1)는 제2 화소전극(Ep2), 이 제2 화소전극(Ep2)과 대향하여 제2 액정 커패시터(Clc2)를 구성하는 제2 공통전극(Ec2), 제2 스토리지 커패시터(Cst2), 및 제1 방전제어 스위치(DST1)를 구비한다. 제2 화소전극(Ep2)은 제2 스위치(ST2)를 통해 제1 게이트라인(GL1)과 데이터라인(DL1)에 연결된다. 제2 스위치(ST2)는 제1 스캔펄스(SP1)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제2 화소전극(Ep2)에 인가한다. 제2 스위치(ST2)의 게이트전극은 제1 게이트라인(GL1)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제2 화소전극(Ep2)에 접속된다. 제2 공통전극(Ec2)은 공통라인(CL)에 접속된다. 제2 스토리지 커패시터(Cst2)는 절연층을 사이에 두고 제2 화소전극(Ep2)과 공통라인(CL)의 중첩으로 형성된다.

제2 화소전극(Ep2)은 제1 방전제어 스위치(DST1)를 통해 공통라인(CL)에 연결된다. 제1 방전제어 스위치(DST1)는 제1 방전제어전압(LCV1)과 제2 방전제어전압(LCV2)에 선택적으로 응답하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 제1 방전제어 스위치(DST1)의 게이트전극은 제1 방전 제어라인(CONL1)에 접속되고, 소스전극은 제2 화소전극(Ep2)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 제1 방전제어전압(LCV1)과 오프 레벨(OL)의 제2 방전제어전압(LCV2)이 인가될 때, 제1 방전제어 스위치(DST1)는 자신의 소스-드레인 간 채널을 완전히 폐쇄하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 차단한다. 슬라이트 온 레벨(SOL)의 제2 방전제어전압(LCV2)이 인가될 때, 제1 방전제어 스위치(DST1)는 자신의 소스-드레인 간 채널을 부분 개방하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 부분적으로 허여한다.

제1 하부 표시부(LDIS1)는 제2 스캔펄스(SP2)가 인가되는 제2 게이트라인(GL2)과, 제1 및 제3 방전제어전압(LCV1,LCV3)이 선택적으로 인가되는 제2 방전 제어라인(CONL2)을 사이에 두고 양측에 배치된 제1 하부 메인 표시부(LMP1)와 제1 하부 보조 표시부(LSP1)를 포함한다.

제1 하부 메인 표시부(LMP1)는 제3 화소전극(Ep3), 이 제3 화소전극(Ep3)과 대향하여 제3 액정 커패시터(Clc3)를 구성하는 제3 공통전극(Ec3), 및 제3 스토리지 커패시터(Cst3)를 구비한다. 제3 화소전극(Ep3)은 제3 스위치(ST3)를 통해 제2 게이트라인(GL2)과 데이터라인(DL1)에 연결된다. 제3 스위치(ST3)는 제2 스캔펄스(SP2)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제3 화소전극(Ep3)에 인가한다. 제3 스위치(ST3)의 게이트전극은 제2 게이트라인(GL2)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제3 화소전극(Ep3)에 접속된다. 제3 공통전극(Ec3)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제3 스토리지 커패시터(Cst3)는 절연층을 사이에 두고 제3 화소전극(Ep3)과 공통라인(CL)의 중첩으로 형성된다.

제1 하부 보조 표시부(LSP1)는 제4 화소전극(Ep4), 이 제4 화소전극(Ep4)과 대향하여 제4 액정 커패시터(Clc4)를 구성하는 제4 공통전극(Ec4), 제4 스토리지 커패시터(Cst4), 및 제2 방전제어 스위치(DST2)를 구비한다. 제4 화소전극(Ep4)은 제4 스위치(ST4)를 통해 제2 게이트라인(GL2)과 데이터라인(DL1)에 연결된다. 제4 스위치(ST4)는 제2 스캔펄스(SP2)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제4 화소전극(Ep4)에 인가한다. 제4 스위치(ST4)의 게이트전극은 제2 게이트라인(GL2)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제4 화소전극(Ep4)에 접속된다. 제4 공통전극(Ec4)은 공통라인(CL)에 접속된다. 제4 스토리지 커패시터(Cst4)는 절연층을 사이에 두고 제4 화소전극(Ep4)과 공통라인(CL)의 중첩으로 형성된다.

제4 화소전극(Ep4)은 제2 방전제어 스위치(DST2)를 통해 공통라인(CL)에 연결된다. 제2 방전제어 스위치(DST2)는 제1 방전제어전압(LCV1)과 제3 방전제어전압(LCV3)에 선택적으로 응답하여 제4 화소전극(Ep4)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 제2 방전제어 스위치(DST2)의 게이트전극은 제2 방전 제어라인(CONL2)에 접속되고, 소스전극은 제4 화소전극(Ep4)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 제1 방전제어전압(LCV1)과 오프 레벨(OL)의 제3 방전제어전압(LCV3)이 인가될 때, 제2 방전제어 스위치(DST2)는 자신의 소스-드레인 간 채널을 완전히 폐쇄하여 제4 화소전극(Ep4)과 공통라인(CL) 사이의 전류 패스를 차단한다. 슬라이트 온 레벨(SOL)의 제3 방전제어전압(LCV3)이 인가될 때, 제2 방전제어 스위치(DST2)는 자신의 소스-드레인 간 채널을 부분 개방하여 제4 화소전극(Ep4)과 공통라인(CL) 사이의 전류 패스를 부분적으로 허여한다.

제2 픽셀(PIX2)은 제3 및 제4 게이트라인(GL3,GL4)과 데이터라인(DL1)의 교차 영역에 배치된 제2 상부 표시부(UDIS2)와 제2 하부 표시부(LDIS2)를 구비한다.

제2 상부 표시부(UDIS2)는 제3 스캔펄스(SP3)가 인가되는 제3 게이트라인(GL3)과, 제1 및 제2 방전제어전압(LCV1,LCV2)이 선택적으로 인가되는 제1 방전 제어라인(CONL1)을 사이에 두고 양측에 배치된 제2 상부 메인 표시부(UMP2)와 제2 상부 보조 표시부(USP2)를 포함한다.

제2 상부 메인 표시부(UMP2)는 제5 화소전극(Ep5), 이 제5 화소전극(Ep5)과 대향하여 제5 액정 커패시터(Clc5)를 구성하는 제5 공통전극(Ec5), 및 제5 스토리지 커패시터(Cst5)를 구비한다. 제5 화소전극(Ep5)은 제5 스위치(ST5)를 통해 제3 게이트라인(GL3)과 데이터라인(DL1)에 연결된다. 제5 스위치(ST5)는 제3 스캔펄스(SP3)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제5 화소전극(Ep5)에 인가한다. 제5 스위치(ST5)의 게이트전극은 제3 게이트라인(GL3)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제5 화소전극(Ep5)에 접속된다. 제5 공통전극(Ec5)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제5 스토리지 커패시터(Cst5)는 절연층을 사이에 두고 제5 화소전극(Ep5)과 공통라인(CL)의 중첩으로 형성된다.

제2 상부 보조 표시부(USP2)는 제6 화소전극(Ep6), 이 제6 화소전극(Ep6)과 대향하여 제6 액정 커패시터(Clc6)를 구성하는 제6 공통전극(Ec6), 제6 스토리지 커패시터(Cst6), 및 제3 방전제어 스위치(DST3)를 구비한다. 제6 화소전극(Ep6)은 제6 스위치(ST6)를 통해 제3 게이트라인(GL3)과 데이터라인(DL1)에 연결된다. 제6 스위치(ST6)는 제3 스캔펄스(SP3)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제6 화소전극(Ep6)에 인가한다. 제6 스위치(ST6)의 게이트전극은 제3 게이트라인(GL3)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제6 화소전극(Ep6)에 접속된다. 제6 공통전극(Ec6)은 공통라인(CL)에 접속된다. 제6 스토리지 커패시터(Cst6)는 절연층을 사이에 두고 제6 화소전극(Ep6)과 공통라인(CL)의 중첩으로 형성된다.

제6 화소전극(Ep6)은 제3 방전제어 스위치(DST3)를 통해 공통라인(CL)에 연결된다. 제3 방전제어 스위치(DST3)는 제1 방전제어전압(LCV1)과 제2 방전제어전압(LCV2)에 선택적으로 응답하여 제6 화소전극(Ep6)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 제3 방전제어 스위치(DST3)의 게이트전극은 제1 방전 제어라인(CONL1)에 접속되고, 소스전극은 제6 화소전극(Ep6)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 제1 방전제어전압(LCV1)과 오프 레벨(OL)의 제2 방전제어전압(LCV2)이 인가될 때, 제3 방전제어 스위치(DST3)는 자신의 소스-드레인 간 채널을 완전히 폐쇄하여 제6 화소전극(Ep6)과 공통라인(CL) 사이의 전류 패스를 차단한다. 슬라이트 온 레벨(SOL)의 제2 방전제어전압(LCV2)이 인가될 때, 제3 방전제어 스위치(DST3)는 자신의 소스-드레인 간 채널을 부분 개방하여 제6 화소전극(Ep6)과 공통라인(CL) 사이의 전류 패스를 부분적으로 허여한다.

제2 하부 표시부(LDIS2)는 제4 스캔펄스(SP4)가 인가되는 제4 게이트라인(GL4)과, 제1 및 제3 방전제어전압(LCV1,LCV3)이 선택적으로 인가되는 제2 방전 제어라인(CONL2)을 사이에 두고 양측에 배치된 제2 하부 메인 표시부(LMP2)와 제2 하부 보조 표시부(LSP2)를 포함한다.

제2 하부 메인 표시부(LMP2)는 제7 화소전극(Ep7), 이 제7 화소전극(Ep7)과 대향하여 제7 액정 커패시터(Clc7)를 구성하는 제7 공통전극(Ec7), 및 제7 스토리지 커패시터(Cst7)를 구비한다. 제7 화소전극(Ep7)은 제7 스위치(ST7)를 통해 제4 게이트라인(GL4)과 데이터라인(DL1)에 연결된다. 제7 스위치(ST7)는 제4 스캔펄스(SP4)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제7 화소전극(Ep7)에 인가한다. 제7 스위치(ST7)의 게이트전극은 제4 게이트라인(GL4)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제7 화소전극(Ep7)에 접속된다. 제7 공통전극(Ec7)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제7 스토리지 커패시터(Cst7)는 절연층을 사이에 두고 제7 화소전극(Ep7)과 공통라인(CL)의 중첩으로 형성된다.

제2 하부 보조 표시부(LSP2)는 제8 화소전극(Ep8), 이 제8 화소전극(Ep8)과 대향하여 제8 액정 커패시터(Clc8)를 구성하는 제8 공통전극(Ec8), 제8 스토리지 커패시터(Cst8), 및 제4 방전제어 스위치(DST4)를 구비한다. 제8 화소전극(Ep8)은 제8 스위치(ST8)를 통해 제4 게이트라인(GL4)과 데이터라인(DL1)에 연결된다. 제8 스위치(ST8)는 제4 스캔펄스(SP4)에 응답하여 턴 온 됨으로써 데이터라인(DL1) 상의 데이터전압(Vdata)을 제8 화소전극(Ep8)에 인가한다. 제8 스위치(ST8)의 게이트전극은 제4 게이트라인(GL4)에 접속되고, 소스전극은 데이터라인(DL1)에 접속되며, 드레인전극은 제8 화소전극(Ep8)에 접속된다. 제8 공통전극(Ec8)은 공통라인(CL)에 접속된다. 제8 스토리지 커패시터(Cst8)는 절연층을 사이에 두고 제8 화소전극(Ep8)과 공통라인(CL)의 중첩으로 형성된다.

제8 화소전극(Ep8)은 제4 방전제어 스위치(DST4)를 통해 공통라인(CL)에 연결된다. 제4 방전제어 스위치(DST4)는 제1 방전제어전압(LCV1)과 제3 방전제어전압(LCV3)에 선택적으로 응답하여 제8 화소전극(Ep8)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 제4 방전제어 스위치(DST4)의 게이트전극은 제2 방전 제어라인(CONL2)에 접속되고, 소스전극은 제8 화소전극(Ep8)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 제1 방전제어전압(LCV1)과 오프 레벨(OL)의 제3 방전제어전압(LCV3)이 인가될 때, 제4 방전제어 스위치(DST4)는 자신의 소스-드레인 간 채널을 완전히 폐쇄하여 제8 화소전극(Ep8)과 공통라인(CL) 사이의 전류 패스를 차단한다. 슬라이트 온 레벨(SOL)의 제3 방전제어전압(LCV3)이 인가될 때, 제4 방전제어 스위치(DST4)는 자신의 소스-드레인 간 채널을 부분 개방하여 제8 화소전극(Ep8)과 공통라인(CL) 사이의 전류 패스를 부분적으로 허여한다.

방전제어 스위치들(DST1~DST4)은 제1 내지 제8 스위치(ST1~ST8)와 동일한 채널 용량을 갖도록 설계된다. 따라서, 방전제어 스위치들(DST1~DST4)은 게이트 하이 전압(VGH)에 비해 낮은 슬라이트 온 레벨의 방전제어전압에 응답하여 풀 온 상태보다 낮은 슬라이트 온 상태를 띠게 된다. 제2 스위치(ST2)와 제1 방전제어 스위치(DST1)가 동시에 온 되더라도, 제1 방전제어 스위치(DST1)를 통해 방전되는 전류량은 제2 스위치(ST2)를 통해 충전되는 전류량에 비해 적다. 또한, 제4 스위치(ST4)와 제2 방전제어 스위치(DST2)가 동시에 온 되더라도, 제2 방전제어 스위치(DST2)를 통해 방전되는 전류량은 제4 스위치(ST4)를 통해 충전되는 전류량에 비해 적다. 마찬가지로, 제6 스위치(ST6)와 제3 방전제어 스위치(DST3)가 동시에 온 되더라도, 제3 방전제어 스위치(DST3)를 통해 방전되는 전류량은 제6 스위치(ST6)를 통해 충전되는 전류량에 비해 적다. 또한, 제8 스위치(ST8)와 제4 방전제어 스위치(DST4)가 동시에 온 되더라도, 제4 방전제어 스위치(DST4)를 통해 방전되는 전류량은 제8 스위치(ST8)를 통해 충전되는 전류량에 비해 적다.

도 9 내지 도 11을 더 결부하여 2D 모드에서 상기와 같은 접속 구성을 갖는 픽셀들(PIX1,PIX2)의 동작과 함께 그의 작용 효과를 설명한다.

도 9를 참조하면, 2D 모드 하에서 방전제어 스위치들(DST1~DST4)은 오프 레벨(OL, -5V)의 제1 방전제어전압(LCV1)에 응답하여 계속해서 오프 상태를 유지한다.

제1 서브 프레임(SF1) 내에서 제1 스캔펄스(SP1)와 제3 스캔펄스(SP3)는 순차적으로 입력된다.

게이트 하이 전압(VGH)의 제1 스캔펄스(SP1)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 풀-온 레벨로 턴 온 된다. 제1 스위치(ST1)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 상부 메인 표시부(UMP1)에는 2D 영상 구현을 위한 데이터전압(D1)이 제1 화소전압(Vp1)으로 충전되고, 제2 스위치(ST2)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 상부 보조 표시부(USP1)에도 마찬가지로 2D 영상 구현을 위한 데이터전압(D1)이 제2 화소전압(Vp2)으로 충전된다. 여기서, 제2 화소전압(Vp2)은 제1 화소전압(Vp1)과 실질적으로 동일하다.

게이트 하이 전압(VGH)의 제3 스캔펄스(SP3)에 응답하여 제5 및 제6 스위치(ST5,ST6)는 동시에 풀-온 레벨로 턴 온 된다. 제5 스위치(ST5)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 상부 메인 표시부(UMP2)에는 2D 영상 구현을 위한 데이터전압(D3)이 제5 화소전압(Vp5)으로 충전되고, 제6 스위치(ST6)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 상부 보조 표시부(USP2)에도 마찬가지로 2D 영상 구현을 위한 데이터전압(D3)이 제6 화소전압(Vp6)으로 충전된다. 여기서, 제6 화소전압(Vp6)은 제5 화소전압(Vp5)과 실질적으로 동일하다.

제2 서브 프레임(SF2) 내에서 제2 스캔펄스(SP2)와 제4 스캔펄스(SP4)는 순차적으로 입력된다.

게이트 하이 전압(VGH)의 제2 스캔펄스(SP2)에 응답하여 제3 및 제4 스위치(ST3,ST4)는 동시에 풀-온 레벨로 턴 온 된다. 제3 스위치(ST3)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 하부 메인 표시부(LMP1)에는 2D 영상 구현을 위한 데이터전압(D2)이 제3 화소전압(Vp3)으로 충전되고, 제4 스위치(ST4)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 하부 보조 표시부(LSP1)에도 마찬가지로 2D 영상 구현을 위한 데이터전압(D2)이 제4 화소전압(Vp4)으로 충전된다. 여기서, 제4 화소전압(Vp4)은 제3 화소전압(Vp3)과 실질적으로 동일하다.

게이트 하이 전압(VGH)의 제4 스캔펄스(SP4)에 응답하여 제7 및 제8 스위치(ST7,ST8)는 동시에 풀-온 레벨로 턴 온 된다. 제7 스위치(ST7)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 하부 메인 표시부(LMP2)에는 2D 영상 구현을 위한 데이터전압(D4)이 제7 화소전압(Vp7)으로 충전되고, 제8 스위치(ST8)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 하부 보조 표시부(LSP2)에도 마찬가지로 2D 영상 구현을 위한 데이터전압(D4)이 제8 화소전압(Vp8)으로 충전된다. 여기서, 제8 화소전압(Vp8)은 제7 화소전압(Vp7)과 실질적으로 동일하다.

화소전압과 공통전압 간 전압차(V)와 투과율(T)은 도 10과 같이 서로 비례 관계를 갖는다. 도 9와 같이 데이터전압들(D1,D2,D3,D4)이 서로 다른 레벨로 입력되는 경우, 제1 픽셀(PIX1)의 제1 상부 표시부(UDIS1), 제1 픽셀(PIX1)의 제1 하부 표시부(LDIS1), 제2 픽셀(PIX2)의 제2 상부 표시부(UDIS2), 및 제2 픽셀(PIX2)의 제2 하부 표시부(LDIS2)는 각각 도 11과 같은 서로 다른 계조의 2D 영상을 표시할 수 있다. 이에 따르면, 2D 모드에서 표시패널의 물리적 수직 해상도가 2배로 확장되는 효과가 있다.

한편, 제1 픽셀(PIX1)의 제1 상부 보조 표시부(USP1)는 제1 픽셀(PIX1)의 상부 메인 표시부(UMP1)와 동일한 2D 영상을 표시하여 제1 픽셀(PIX1)의 제1 상부 표시부(UDIS1)에 표시되는 2D 영상의 휘도를 높이는 역할을 한다. 제2 픽셀(PIX2)의 제2 상부 보조 표시부(USP2)는 제2 픽셀(PIX2)의 제2 상부 메인 표시부(UMP2)와 동일한 2D 영상을 표시하여 제2 픽셀(PIX2)의 제2 상부 표시부(UDIS2)에 표시되는 2D 영상의 휘도를 높이는 역할을 한다.

도 10, 도 12 및 도 13을 더 결부하여 3D 모드에서 상기와 같은 접속 구성을 갖는 픽셀들(PIX1,PIX2)의 동작과 함께 그의 작용 효과를 설명한다.

제1 서브 프레임(SF1) 내에서, 제1 스캔펄스(SP1)와 제3 스캔펄스(SP3)는 순차적으로 입력되고, 제1 및 제3 방전제어 스위치(DST1,DST3)는 슬라이트 온 레벨(SOL, 8-12V)의 제2 방전제어전압(LCV2)에 응답하여 슬라이트 온 상태를 유지하고, 제2 및 제4 방전제어 스위치(DST2,DST4)는 오프 레벨(OL, -5V)의 제3 방전제어전압(LCV3)에 응답하여 오프 상태를 유지한다.

게이트 하이 전압(VGH)의 제1 스캔펄스(SP1)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 풀-온 레벨로 턴 온 된다. 제1 스위치(ST1)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 상부 메인 표시부(UMP1)에는 3D 영상 구현을 위한 데이터전압(L1)이 제1 화소전압(Vp1)으로 충전되고, 제2 스위치(ST2)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 상부 보조 표시부(USP1)에도 마찬가지로 3D 영상 구현을 위한 데이터전압(L1)이 제2 화소전압(Vp2)으로 충전된다.

제1 스캔펄스(SP1)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 풀 온 상태를 제2 스위치(ST2)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제1 방전제어 스위치(DST1)의 채널 저항이 훨씬 크다. 따라서, 제1 스캔펄스(SP1)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 제2 화소전극(Ep2)으로부터 유출되는 방전 전류는 제2 화소전극(Ep2)으로 유입되는 충전 전류에 비해 훨씬 적게 되고 그 결과, 제2 화소전압(Vp2)은 제1 화소전압(Vp1)에 유사한 레벨로 충전된다.

제1 스캔펄스(SP1)가 게이트 로우 전압(VGL)으로 반전되면, 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 오프 된다. 이때, 오프 상태를 갖는 제2 스위치(ST2)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제1 방전제어 스위치(DST1)의 채널저항은 훨씬 작다. 따라서, 제1 픽셀(PIX1)의 제1 상부 보조 표시부(USP1)에 충전되어 있던 제2 화소전압(Vp2)은 제1 방전제어 스위치(DST1)를 경유하여 소정 기간(예컨대, 20 수평기간(20H)) 내에 공통전압(Vcom) 레벨로 방전된다.

게이트 하이 전압(VGH)의 제3 스캔펄스(SP3)에 응답하여 제5 및 제6 스위치(ST5,ST6)는 동시에 풀-온 레벨로 턴 온 된다. 제5 스위치(ST5)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 상부 메인 표시부(UMP2)에는 3D 영상 구현을 위한 데이터전압(R3)이 제5 화소전압(Vp5)으로 충전되고, 제6 스위치(ST6)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 상부 보조 표시부(USP2)에도 마찬가지로 3D 영상 구현을 위한 데이터전압(R3)이 제6 화소전압(Vp6)으로 충전된다.

제3 스캔펄스(SP3)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 풀 온 상태를 제6 스위치(ST6)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제3 방전제어 스위치(DST3)의 채널 저항이 훨씬 크다. 따라서, 제3 스캔펄스(SP3)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 제6 화소전극(Ep6)으로부터 유출되는 방전 전류는 제6 화소전극(Ep6)으로 유입되는 충전 전류에 비해 훨씬 적게 되고 그 결과, 제6 화소전압(Vp6)은 제5 화소전압(Vp5)에 유사한 레벨로 충전된다.

제3 스캔펄스(SP3)가 게이트 로우 전압(VGL)으로 반전되면, 제5 및 제6 스위치(ST5,ST6)는 동시에 턴 오프 된다. 이때, 오프 상태를 갖는 제6 스위치(ST6)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제3 방전제어 스위치(DST3)의 채널저항은 훨씬 작다. 따라서, 제2 픽셀(PIX2)의 제2 상부 보조 표시부(USP2)에 충전되어 있던 제6 화소전압(Vp6)은 제3 방전제어 스위치(DST3)를 경유하여 소정 기간(예컨대, 20 수평기간(20H)) 내에 공통전압(Vcom) 레벨로 방전된다.

제2 서브 프레임(SF2) 내에서, 제2 스캔펄스(SP2)와 제4 스캔펄스(SP4)는 순차적으로 게이트 하이 전압(VGH) 레벨로 입력되고, 제2 및 제4 방전제어 스위치(DST2,DST4)는 슬라이트 온 레벨(SOL, 8-12V)의 제3 방전제어전압(LCV3)에 응답하여 슬라이트 온 상태를 유지하고, 제1 및 제3 방전제어 스위치(DST1,DST3)는 오프 레벨(OL, -5V)의 제2 방전제어전압(LCV2)에 응답하여 오프 상태를 유지한다.

게이트 하이 전압(VGH)의 제2 스캔펄스(SP2)에 응답하여 제3 및 제4 스위치(ST3,ST4)는 동시에 풀-온 레벨로 턴 온 된다. 제3 스위치(ST3)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 하부 메인 표시부(LMP1)에는 3D 영상 구현을 위한 데이터전압(R2)이 제3 화소전압(Vp3)으로 충전되고, 제4 스위치(ST4)의 턴 온에 의해 제1 픽셀(PIX1)의 제1 하부 보조 표시부(LSP1)에도 마찬가지로 3D 영상 구현을 위한 데이터전압(R2)이 제4 화소전압(Vp4)으로 충전된다.

제2 스캔펄스(SP2)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 풀 온 상태를 제4 스위치(ST4)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제2 방전제어 스위치(DST2)의 채널 저항이 훨씬 크다. 따라서, 제2 스캔펄스(SP2)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 제4 화소전극(Ep4)으로부터 유출되는 방전 전류는 제4 화소전극(Ep4)으로 유입되는 충전 전류에 비해 훨씬 적게 되고 그 결과, 제4 화소전압(Vp4)은 제3 화소전압(Vp3)에 유사한 레벨로 충전된다.

제2 스캔펄스(SP2)가 게이트 로우 전압(VGL)으로 반전되면, 제3 및 제4 스위치(ST3,ST4)는 동시에 턴 오프 된다. 이때, 오프 상태를 갖는 제4 스위치(ST4)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제2 방전제어 스위치(DST2)의 채널저항은 훨씬 작다. 따라서, 제1 픽셀(PIX1)의 제1 하부 보조 표시부(LSP1)에 충전되어 있던 제4 화소전압(Vp4)은 제2 방전제어 스위치(DST2)를 경유하여 소정 기간(예컨대, 20 수평기간(20H)) 내에 공통전압(Vcom) 레벨로 방전된다.

게이트 하이 전압(VGH)의 제4 스캔펄스(SP4)에 응답하여 제7 및 제8 스위치(ST7,ST8)는 동시에 풀-온 레벨로 턴 온 된다. 제7 스위치(ST7)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 하부 메인 표시부(LMP2)에는 3D 영상 구현을 위한 데이터전압(L4)이 제7 화소전압(Vp7)으로 충전되고, 제8 스위치(ST8)의 턴 온에 의해 제2 픽셀(PIX2)의 제2 하부 보조 표시부(LSP2)에도 마찬가지로 3D 영상 구현을 위한 데이터전압(L4)이 제8 화소전압(Vp8)으로 충전된다.

제4 스캔펄스(SP4)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 풀 온 상태를 제8 스위치(ST8)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제4 방전제어 스위치(DST4)의 채널 저항이 훨씬 크다. 따라서, 제4 스캔펄스(SP4)가 게이트 하이 전압(VGH)으로 입력되는 기간에서, 제8 화소전극(Ep8)으로부터 유출되는 방전 전류는 제8 화소전극(Ep8)으로 유입되는 충전 전류에 비해 훨씬 적게 되고 그 결과, 제8 화소전압(Vp8)은 제7 화소전압(Vp7)에 유사한 레벨로 충전된다.

제4 스캔펄스(SP4)가 게이트 로우 전압(VGL)으로 반전되면, 제7 및 제8 스위치(ST7,ST8)는 동시에 턴 오프 된다. 이때, 오프 상태를 갖는 제8 스위치(ST8)의 채널저항에 비해, 슬라이트 온 상태를 갖는 제4 방전제어 스위치(DST4)의 채널저항은 훨씬 작다. 따라서, 제2 픽셀(PIX2)의 제2 하부 보조 표시부(LSP2)에 충전되어 있던 제8 화소전압(Vp8)은 제4 방전제어 스위치(DST4)를 경유하여 소정 기간(예컨대, 20 수평기간(20H)) 내에 공통전압(Vcom) 레벨로 방전된다.

화소전압과 공통전압 간 전압차(V)와 투과율(T)은 도 10과 같이 서로 비례 관계를 갖는다. 보조 표시부들(USP1,LSP1,USP2,LSP2)에 대한 방전 동작이 완료되면, 제2, 제4, 제6 및 제8 화소전압(Vp2,Vp4,Vp6,Vp8) 각각과 공통전압(Vcom) 간 전압차는 "0"이 된다. 그 결과, 전위차-투과율 특성에 따라, 제1 및 제2 픽셀(PIX1,PIX2)의 보조 표시부들(USP1,LSP1,USP2,LSP2)은 도 13과 같이 블랙 계조의 영상을 표시하게 된다. 그리고, 제1 및 제2 픽셀(PIX1,PIX2)의 메인 표시부들(UMP1,LMP1,UMP2,LMP2)은 도 13과 같이 특정 계조의 3D 영상을 표시하게 된다. 다시 말해, 도 12와 같은 레벨로 데이터전압들(L1,R3,R2,L4)이 입력되는 경우, 제1 픽셀(PIX1)의 제1 상부 메인 표시부(UMP1)는 제1 계조의 좌안 영상(L)을, 제1 픽셀(PIX1)의 제1 하부 메인 표시부(USP1)는 제2 계조의 우안 영상(R)을, 제2 픽셀(PIX2)의 제2 상부 메인 표시부(UMP2)는 제3 계조의 우안 영상(R)을, 제2 픽셀(PIX2)의 제2 하부 메인 표시부(USP2)는 제4 계조의 좌안 영상(L)을, 그리고 제1 및 제2 픽셀(PIX1,PIX2)의 보조 표시부들(USP1,LSP1,USP2,LSP2)은 블랙 계조의 영상을 표시하게 된다.

제1 및 제2 픽셀(PIX1,PIX2)의 보조 표시부들(USP1,LSP1,USP2,LSP2)은 액티브 블랙 스트라이프로 기능을 한다. 보조 표시부들(USP1,LSP1,USP2,LSP2)에 표시되는 블랙 이미지는 수직으로 이웃한 3D 이미지들(즉, 좌안 이미지(L)와 우안 이미지(R)) 사이의 표시 간격을 넓히는 역할을 한다. 본 발명은 별도의 블랙 스트라이프 패턴 없이도 크로스토크(Crosstalk)가 발생되지 않는 3D 상하 시야각이 상기 블랙 이미지를 통해 넓게 확보될 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시소자 11 : 표시패널
20 : 패턴드 리타더 30 : 제어부
40 : 패널 구동부 40A : 데이터 드라이버
40B : 게이트 드라이버 40C : 제어전압 발생부
50 : 편광 안경

Claims (8)

1. 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 표시하는 표시패널;
   상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더;
   상기 2D 영상 또는 3D 영상 표시를 위한 한 프레임을 기수 게이트라인들의 구동에 할당된 제1 서브 프레임과 우수 게이트라인들의 구동에 할당된 제2 서브 프레임으로 시분할하는 제어회로; 및
   오프 레벨로 제1 방전제어전압을 발생하고, 상기 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨과 상기 오프 레벨 사이에서 스윙하는 제1 교류 파형으로 제2 방전제어전압을 발생하고, 상기 제1 교류 파형과 1/2 프레임기간만큼 위상이 다른 제2 교류 파형으로 제3 방전제어전압을 발생하는 제어전압 발생부를 구비하고;
   상기 픽셀들 각각은,
   제1 스위치를 통해 데이터라인에 연결된 제1 화소전극을 갖는 상부 메인 표시부;
   제2 스위치를 통해 상기 데이터라인에 연결되는 제2 화소전극을 가짐과 아울러 상기 제2 방전제어전압에 따라 상기 제2 화소전극을 공통전압으로 충전된 공통라인에 연결하는 제1 방전제어 스위치를 갖는 상부 보조 표시부;
   제3 스위치를 통해 데이터라인에 연결된 제3 화소전극을 갖는 하부 메인 표시부; 및
   제4 스위치를 통해 상기 데이터라인에 연결되는 제4 화소전극을 가짐과 아울러 상기 제3 방전제어전압에 따라 상기 제4 화소전극을 공통전압으로 충전된 공통라인에 연결하는 제2 방전제어 스위치를 갖는 하부 보조 표시부를 갖는 것을 특징으로 하는 영상표시장치.
2. 제 1 항에 있어서,
   상기 2D 영상 구현을 2D 모드에서, 상기 제1 방전제어 스위치의 게이트전극과 상기 제2 방전제어 스위치의 게이트전극에는 상기 제1 방전제어전압이 공급되고;
   상기 3D 영상 구현을 위한 3D 모드에서, 상기 제1 방전제어 스위치의 게이트전극에는 상기 제2 방전제어전압이 공급되고, 상기 제2 방전제어 스위치의 게이트전극에는 상기 제3 방전제어전압이 공급되는 것을 특징으로 하는 영상표시장치.
3. 제 2 항에 있어서,
   상기 제2 방전제어전압은 한 프레임의 제1 서브 프레임부터 상기 한 프레임의 제2 서브 프레임 중 미리 설정된 일정 기간까지 상기 슬라이트 온 레벨을 유지한 후, 상기 한 프레임의 제2 서브 프레임 중 상기 일정 기간을 제외한 나머지 기간 동안 상기 오프 레벨을 유지하고;
   상기 제3 방전제어전압은 상기 한 프레임의 제1 서브 프레임 중 상기 일정 기간만큼을 제외한 나머지 기간 동안 상기 오프 레벨을 유지한 후, 상기 한 프레임의 제2 서브 프레임부터 그 다음 한 프레임의 제1 서브 프레임 중 상기 일정 기간만큼까지 상기 슬라이트 온 레벨을 유지하는 것을 특징으로 하는 영상표시장치.
4. 제 1 항에 있어서,
   상기 제1 스위치와 제2 스위치는 상기 기수 게이트라인들 중의 제1 게이트라인에 접속되고;
   상기 제3 스위치와 제4 스위치는 상기 우수 게이트라인들 중에서 상기 제1 게이트라인 아래에 배치된 제2 게이트라인에 접속되는 것을 특징으로 하는 영상표시장치.
5. 제 2 항에 있어서,
   상기 2D 모드에서,
   상기 상부 메인 표시부와 상부 보조 표시부는 제1 레벨의 2D 영상을 표시하고;
   상기 하부 메인 표시부와 하부 보조 표시부는 제2 레벨의 2D 영상을 표시하는 것을 특징으로 하는 영상표시장치.
6. 제 2 항에 있어서,
   상기 3D 모드에서,
   상기 상부 메인 표시부는 좌안 영상과 우안 영상 중 어느 하나를 표시하고;
   상기 하부 메인 표시부는 상기 좌안 영상과 우안 영상 중 나머지 하나를 표시하며;
   상기 상부 보조 표시부와 하부 보조 표시부는 블랙 영상을 표시하는 것을 특징으로 하는 영상표시장치.
7. 제 1 항에 있어서,
   상기 상부 메인 표시부와 상기 하부 메인 표시부 사이에는 상기 상부 보조 표시부와 상기 하부 보조 표시부가 이웃하여 배치되는 것을 특징으로 하는 영상표시장치.
8. 제 7 항에 있어서,
   상기 패턴드 리타더는 상기 표시패널로부터의 빛을 상기 제1 편광으로 통과시키는 제1 리타더와, 상기 표시패널로부터의 빛을 상기 제2 편광으로 통과시키는 제2 리타더를 포함하고;
   상기 제1 리타더와 제2 리타더의 경계 부분은, 상기 상부 보조 표시부와 상기 하부 보조 표시부의 사이에 대향되는 것을 특징으로 하는 영상표시장치.

Images