KR20130014754A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR20130014754A KR20130014754A KR1020110076402A KR20110076402A KR20130014754A KR 20130014754 A KR20130014754 A KR 20130014754A KR 1020110076402 A KR1020110076402 A KR 1020110076402A KR 20110076402 A KR20110076402 A KR 20110076402A KR 20130014754 A KR20130014754 A KR 20130014754A
- Authority
- KR
- South Korea
- Prior art keywords
- common voltage
- common
- lines
- data
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Abstract
Description
본 발명은 공통 전압 인가용 TFT를 삭제하면서도 도트 인버전 구동함으로써, 개구율을 높이고 크로스 토크를 저감할 수 있는 액정 표시장치에 관한 것이다.BACKGROUND OF THE
최근, 액정 표시장치(Liquid Crystal Display)의 회로 비용을 절감하기 위해 기존 대비 게이트 라인의 수를 2 배로 늘리는 대신 데이터 라인의 수를 1/2 배로 줄여 데이터 드라이브 IC의 수를 줄인 DRD(Double Rate Driving) 방식의 액정 표시장치가 개발되고 있다.Recently, in order to reduce the circuit cost of liquid crystal displays, instead of doubling the number of gate lines, the number of data lines has been reduced by half to double the number of data drive ICs. ) Liquid crystal display is being developed.
한편, 종래기술에 따른 액정 표시장치는 인버전 구동과, 공통 전압 교류 구동이 적용되고 있다. 인버전 구동은 이웃한 화소에 상반된 극성의 데이터 전압을 교번적으로 인가하여 액정의 열화를 방지하는 기술이다. 공통 전압 교류 구동은 인버전 구동시 소비전력을 절감하는 기술인데, 공통 전압을 교류 구동하여 데이터 전압의 스윙 폭을 절반으로 줄임으로써 데이터 드라이브 IC의 소비전력을 절감할 수 있다.Meanwhile, in the liquid crystal display according to the related art, inversion driving and common voltage alternating current driving are applied. Inversion driving is a technique of preventing deterioration of liquid crystal by alternately applying data voltages having opposite polarities to neighboring pixels. Common voltage alternating current driving is a technology that reduces power consumption during inversion driving. By reducing the swing width of the data voltage by half the common voltage, the power consumption of the data drive IC can be reduced.
이하, 공통 전압 교류구동이 적용된 DRD 방식의 액정 표시장치를 설명한다. 그리고 이하에서 설명되는 액정 표시장치는 횡전계 방식의 액정 표시장치이다.Hereinafter, the DRD type liquid crystal display device to which the common voltage AC drive is applied will be described. The liquid crystal display described below is a transverse electric field type liquid crystal display device.
공통 전압 교류구동이 적용된 DRD 방식의 액정 표시장치는 2n 개의 게이트 라인과 m/2 개의 데이터 라인의 교차로 m×n 개(m, n은 자연수)의 화소를 정의하는 액정패널과, 액정패널이 인버전 방식으로 구동되도록 게이트 라인들과 데이터 라인들을 구동하는 게이트 드라이버 및 데이터 드라이버를 포함한다.The DRD type liquid crystal display device with the common voltage alternating current drive is a liquid crystal panel that defines m × n pixels (m and n are natural numbers) at the intersection of 2n gate lines and m / 2 data lines, and And a gate driver and a data driver for driving the gate lines and the data lines to be driven in a version manner.
액정패널은 각 화소에 공통 전압을 인가하기 위해 데이터 라인들과 나란하게 배열되고 각 데이터 라인들 사이에 배열된 다수의 공통 라인을 구비한다. 다수의 공통 라인은 외부로부터 제공된 공통 전압이 인가되는데, 이웃한 공통 라인 별로 반전된 위상을 갖는 공통 전압이 인가된다.The liquid crystal panel includes a plurality of common lines arranged side by side with data lines and arranged between the data lines to apply a common voltage to each pixel. A plurality of common lines are applied with a common voltage provided from the outside, and a common voltage having an inverted phase is applied to neighboring common lines.
한편, 각 화소는 인접한 공통 라인으로부터 공통 전압을 제공받기 위해 박막 트랜지스터(Thin Film Transistor; 이하, TFT)를 구비하는 방식 또는 콘택홀을 통해 공통 라인을 노출시키고 노출된 공통 라인과 해당 화소를 연결하는 방식이 적용되고 있다.Meanwhile, each pixel exposes a common line through a contact hole or connects the exposed common line to the pixel through a contact hole or a method including a thin film transistor (TFT) to receive a common voltage from an adjacent common line. The method is being applied.
그런데, 상기와 같은 액정 표시장치는 다음과 같은 문제점이 있다.However, the liquid crystal display as described above has the following problems.
즉, 각 화소가 공통 전압 인가용 TFT를 구비하는 방식은 TFT의 기생 커플링 현상으로 인해 공통 전압이 흔들려서 화질 불량이 발생된다. 그리고 각 화소에 구비된 TFT는 개구율 감소를 초래한다.That is, in the case where each pixel is provided with the common voltage applying TFT, the common voltage is shaken due to the parasitic coupling phenomenon of the TFT, resulting in poor image quality. In addition, the TFT provided in each pixel causes a reduction in aperture ratio.
또한, 각 화소가 콘택홀을 통해 공통 전압을 인가받는 방식은 1 개의 공통 라인이 해당 공통 라인의 좌우측에 구비된 2 열의 화소들에 공통 전압을 인가하므로, 2 열의 화소 단위로 데이터 전압 및 공통 전압의 극성이 반전되는 컬럼 인버전 구동을 하게 된다. 그런데, 컬럼 인버전 구동은 도트 인버전 구동에 비해 플리커(flicker)나 크로스 토크(cross talk)와 같은 화면 왜곡에 취약한 단점이 있다.In addition, since each pixel is applied with a common voltage through the contact hole, a common voltage applies a common voltage to two columns of pixels provided on the left and right sides of the common line, and thus the data voltage and the common voltage in pixel units of two columns. Column inversion driving is performed in which the polarity of is reversed. However, column inversion driving has a disadvantage in that it is vulnerable to screen distortion such as flicker or cross talk as compared to dot inversion driving.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 공통 전압 인가용 TFT를 삭제하면서도 도트 인버전 구동함으로써, 개구율을 높이고 크로스 토크를 저감할 수 있는 액정 표시장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device capable of increasing aperture ratio and reducing cross talk by driving dot inversion while eliminating a common voltage application TFT.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치는 제 1 방향으로 배열된 2n 개의 게이트 라인과 상기 제 1 방향과 수직된 제 2 방향으로 배열된 m/2 개의 데이터 라인의 교차로 n 행 m 열(n, m은 자연수)로 배열된 다수의 화소를 정의하고, 상기 각 데이터 라인의 좌우측에서 상기 제 2 방향으로 배열되는 다수의 제 1 및 제 2 공통 전압 라인을 포함하는 액정패널과; 상기 다수의 제 1 및 제 2 공통 전압 라인 각각에 서로 반전된 위상을 갖고 프레임 단위로 위상이 반전되는 제 1 및 제 2 공통 전압을 인가하는 공통 전압 생성부; 및 상기 액정패널이 수직 도트 및 수평 2 도트 인버전 방식으로 구동하도록 상기 게이트 라인들과 상기 데이터 라인들을 구동하는 게이트 구동부 및 데이터 구동부를 포함하고; 상기 제 1 공통 전압 라인의 일부를 노출시키는 다수의 제 1 콘택홀과 상기 제 2 공통 전압 라인의 일부를 노출시키는 다수의 제 2 콘택홀을 더 포함하며; 상기 각 화소들은 상기 제 1 및 제 2 공통 전압 라인들과 상기 데이터 라인들 사이에 배열되며, 수평 전계를 형성하는 화소 전극 및 공통 전극을 포함하고; 상기 공통 전극들은 제 1 연결 라인을 통해 상기 제 1 콘택홀 또는 상기 제 2 콘택홀과 직접 연결되어 상기 제 1 공통 전압 또는 상기 제 2 공통 전압을 제공받으며, 동일한 공통 전압을 제공받는 인접한 공통 전극들끼리 서로 연결되는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display according to an exemplary embodiment of the present invention may include two gate lines arranged in a first direction and m / 2 data lines arranged in a second direction perpendicular to the first direction. A liquid crystal including a plurality of first and second common voltage lines that define a plurality of pixels arranged in an intersection n rows m columns (n and m are natural numbers) and are arranged in the second direction on the left and right sides of each data line A panel; A common voltage generator configured to apply first and second common voltages having inverted phases to each of the plurality of first and second common voltage lines and inverted in units of frames; And a gate driver and a data driver for driving the gate lines and the data lines such that the liquid crystal panel is driven in a vertical dot and a horizontal two dot inversion scheme. A plurality of first contact holes exposing a portion of the first common voltage line and a plurality of second contact holes exposing a portion of the second common voltage line; Each of the pixels includes a pixel electrode and a common electrode arranged between the first and second common voltage lines and the data lines and forming a horizontal electric field; The common electrodes are directly connected to the first contact hole or the second contact hole through a first connection line to receive the first common voltage or the second common voltage, and adjacent common electrodes receiving the same common voltage. Characterized in that they are connected to each other.
임의의 행에 대하여 상기 각 데이터 라인의 좌우측에 배열된 화소는 동일한 극성의 데이터 전압이 인가되는 것을 특징으로 한다.Pixels arranged on the left and right sides of the respective data lines with respect to an arbitrary row are characterized in that data voltages having the same polarity are applied.
상기 제 1 연결 라인은 홀수 번째 행에 배열되고 상기 제 1 및 제 2 공통 전압 라인의 좌측에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하고, 짝수 번째 행에 배열되고 상기 제 1 및 제 2 공통 전압 라인의 우측에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하는 것을 특징으로 한다.The first connection line is arranged in an odd-numbered row and connects the pixel arranged on the left side of the first and second common voltage lines with the first contact hole or the second contact hole, and is arranged in an even-numbered row. The pixel arranged on the right side of the first and second common voltage lines and the first contact hole or the second contact hole are connected to each other.
상기 각 데이터 라인의 좌우측에 배열된 화소의 공통 전극은 제 2 연결 라인을 통해 서로 연결되는 것을 특징으로 한다.The common electrodes of the pixels arranged on the left and right sides of each data line may be connected to each other through a second connection line.
상기 제 1 및 제 2 공통 전압 라인들의 좌우측에 배열된 화소들의 공통 전극은 제 3 연결 라인을 통해 지그재그 형태로 서로 연결되는 것을 특징으로 한다.The common electrodes of the pixels arranged on the left and right sides of the first and second common voltage lines may be connected to each other in a zigzag form through a third connection line.
임의의 행에 대하여 상기 제 1 및 제 2 공통 전압 연결 라인 각각의 좌우측에 배열된 화소는 동일한 극성의 데이터 전압이 인가되는 것을 특징으로 한다.Pixels arranged on the left and right sides of each of the first and second common voltage connection lines with respect to an arbitrary row are applied with data voltages having the same polarity.
상기 제 1 연결 라인은 상기 제 1 및 제 2 공통 전압 라인의 좌우측에 배치되고 홀수 번째 행에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하는 것을 특징으로 한다.The first connection line connects pixels arranged on left and right sides of the first and second common voltage lines and arranged in odd-numbered rows and the first contact hole or the second contact hole.
상기 제 1 및 제 2 공통 전압 라인의 좌우측에 배치되고 짝수 번째 행에 배열된 화소의 공통 전극은 제 2 연결 라인을 통해 서로 연결되는 것을 특징으로 한다.The common electrodes of the pixels disposed on the left and right sides of the first and second common voltage lines and arranged in the even-numbered rows may be connected to each other through a second connection line.
상기 각 데이터 라인을 기준으로 대각선 방향에 배열된 화소의 공통 전극은 제 3 연결 라인을 통해 서로 연결되는 것을 특징으로 한다.The common electrodes of the pixels arranged in a diagonal direction with respect to each of the data lines may be connected to each other through a third connection line.
상기 제 1 내지 제 3 연결 라인과 상기 공통 전극은 같은 재질로 동일층에 형성되는 것을 특징으로 한다.The first to third connection lines and the common electrode may be formed on the same layer using the same material.
상술한 바와 같이, 본 발명은 수직 도트 및 수평 2 도트 인버전 구동함으로써 컬럼 인버전 구동에 비해 플리커나 크로스 토크와 같은 화면 왜곡을 저감할 수 있다. 그리고 공통 전압을 교류 구동하여 데이터 전압의 스윙 폭을 줄임으로써 데이터 구동부의 소비전력을 절감한다. 그리고 공통 전압 인가용 TFT를 삭제함으로써 개구율을 높일 수 있다. 그리고 각 화소의 공통 전극은 제 1 내지 제 3 연결 라인을 통해 메쉬(Mesh) 형태로 서로 연결됨에 따라 공통 전압의 안정화를 도모할 수 있다.As described above, the present invention can reduce screen distortions such as flicker and crosstalk as compared to column inversion driving by vertical and horizontal two-dot inversion driving. In addition, AC power is driven to reduce the swing width of the data voltage, thereby reducing power consumption of the data driver. The aperture ratio can be increased by eliminating the common voltage application TFT. In addition, the common electrodes of the pixels may be connected to each other in a mesh form through the first to third connection lines to stabilize the common voltage.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.
도 2는 도 1에 도시된 액정패널의 일부를 나타낸 평면도이다.
도 3은 실시 예에 따른 제 1 및 제 2 공통 전압의 파형도이다.
도 4는 본 발명의 제 1 실시 예에 따른 데이터 전압의 극성을 나타낸다.
도 5는 본 발명의 제 2 실시 예에 따른 데이터 전압의 극성을 나타낸다.
도 6은 본 발명의 제 1 실시 예에 따른 액정패널(2)의 등가 회로도이다.
도 7은 도 6에 도시된 액정패널(2)의 레이아웃도이다.
도 8은 도 7에 도시된 A-A’ 선에 따른 단면도이다.
도 9는 본 발명의 제 2 실시 예에 따른 액정패널(2)의 등가 회로도이다.
도 10은 도 9에 도시된 액정패널(2)의 레이아웃도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 2 is a plan view illustrating a part of the liquid crystal panel shown in FIG. 1.
3 is a waveform diagram of first and second common voltages according to an exemplary embodiment.
4 illustrates the polarity of the data voltage according to the first embodiment of the present invention.
5 shows the polarity of the data voltage according to the second embodiment of the present invention.
6 is an equivalent circuit diagram of the
FIG. 7 is a layout diagram of the
8 is a cross-sectional view taken along line AA ′ of FIG. 7.
9 is an equivalent circuit diagram of the
FIG. 10 is a layout diagram of the
이하, 본 발명의 실시 예에 따른 액정 표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다. 그리고 도 2는 도 1에 도시된 액정패널의 일부를 나타낸 평면도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention. 2 is a plan view illustrating a part of the liquid crystal panel illustrated in FIG. 1.
도 1 및 도 2를 참조하면, 실시 예에 따른 액정 표시장치는 액정패널(2)과, 게이트 구동부(4)와, 데이터 구동부(6), 및 공통 전압 생성부(8)를 포함한다.1 and 2, the liquid crystal display according to the exemplary embodiment includes a
액정패널(2)은 상부기판 및 하부기판과, 상부기판과 하부기판 사이에 구비된 액정층을 포함한다.The
하부기판 상에는 화소 어레이가 형성된다. 화소 어레이는 제 1 방향(예를 들어, 가로 방향)으로 배열된 2n 개의 게이트 라인(GL1~GL2n)과 제 1 방향과 수직된 제 2 방향(예를 들어, 세로 방향)으로 배열된 m/2 개의 데이터 라인(DL1~DLm/2)을 포함한다. 그리고 하부기판의 비표시 영역에는 공통 전압 생성부(8)로부터 공통 전압(Vcom1, Vcom2)을 제공받는 바(Bar) 형태의 제 1 및 제 2 공통 라인(미도시)이 형성된다. 이러한 제 1 및 제 2 공통 라인은 다수의 공통 전압 라인(CL1, CL2)과 접속되는데, 다수의 공통 전압 라인(CL1, CL2)은 각 데이터 라인(DL1~DLm/2)의 좌우측에서 제 2 방향으로 배열된다.The pixel array is formed on the lower substrate. The pixel array includes 2n gate lines GL1 to GL2n arranged in a first direction (eg, a horizontal direction) and m / 2 arranged in a second direction (eg, a vertical direction) perpendicular to the first direction. Data lines DL1 to DLm / 2. In the non-display area of the lower substrate, first and second common lines (not shown) in the form of bars are provided to receive the common voltages Vcom1 and Vcom2 from the
게이트 라인들(GL1~GL2n)과 데이터 라인들(DL1~DLm/2)은 서로 교차하여 n 행 m 열(n, m은 자연수)로 배열된 다수의 화소를 정의한다. 각 화소는 TFT를 포함하는데, TFT는 게이트 라인(GL1~GL2n)으로부터 제공된 스캔 펄스에 응답하여 데이터 라인(DL1~DLm/2)으로부터 제공된 데이터 전압을 액정셀(Clc)에 공급한다.The gate lines GL1 to GL2n and the data lines DL1 to DLm / 2 cross each other to define a plurality of pixels arranged in n rows and m columns (n and m are natural numbers). Each pixel includes a TFT, which supplies a data voltage provided from the data lines DL1 to DLm / 2 to the liquid crystal cell Clc in response to a scan pulse provided from the gate lines GL1 to GL2n.
액정셀(Clc)은 데이터 전압이 인가되는 화소 전극(10)과, 화소 전극(10)과 함께 횡전계를 형성하는 공통 전극(12)을 포함한다. 공통 전극(12)은 인접한 공통 전압 라인(CL1, CL2)으로부터 공통 전압(Vcom1, Vcom2)을 제공받는다. 그리고 공통 전극(12)들은 동일한 공통 전압(Vcom1, Vcom2)을 제공받는 인접한 공통 전극들(12)끼리 서로 연결되는 메쉬(Mesh) 형태를 갖는데, 이에 대해서는 구체적으로 후술하기로 한다. 한편, 각 화소는 액정셀(Clc)에 충전된 전압을 유지시키기 위한 스토리지 커패시터(Cst)를 더 포함할 수 있다.The liquid crystal cell Clc includes a
상부기판 상에는 하부기판에서 TFT가 형성된 화소 영역에 대응되는 컬러필터 어레이와, 이들을 구획하여 게이트 라인들(GL1~GL2n) 및 데이터 라인들(DL1~DLm/2)을 가리는 블랙 매트릭스가 형성된다.On the upper substrate, a color filter array corresponding to the pixel region where the TFT is formed on the lower substrate, and a black matrix covering the gate lines GL1 to GL2n and the data lines DL1 to DLm / 2 are formed by partitioning them.
게이트 구동부(4) 및 데이터 구동부(6)는 액정패널(2)이 수직 도트 및 수평 2 도트 인버전 방식으로 구동하도록 게이트 라인들(GL1~GL2n)과 데이터 라인들(DL1~DLm/2)을 구동한다.The
게이트 구동부(4)는 쉬프트 레지스터를 포함하는데, 쉬프트 레지스터는 데이터 구동부(6)에서 출력되는 정극성 또는 부극성 데이터 전압에 동기되도록 약 1 수평기간의 펄스폭을 갖는 스캔 신호를 순차적으로 출력한다.The
공통 전압 생성부(8)는 공통 전압(Vcom1, Vcom2)을 생성한다. 이때, 공통 전압 생성부(8)에서 생성된 공통 전압(Vcom1, Vcom2)은 제 1 및 제 2 공통 라인을 경유해서 다수의 공통 전압 라인(CL1, CL2)에 인가된다. 여기서, 공통 전압(Vcom1, Vcom2)은 도 3에 도시된 바와 같이, 서로 반전된 위상을 갖고 프레임 단위로 위상이 반전되는 제 1 공통 전압(Vcom1) 및 제 2 공통 전압(Vcom2)을 포함한다. 예를 들어 제 1 프레임에 제 1 공통 전압(Vcom1)이 부극성의 전압으로 설정되면, 제 2 공통 전압(Vcom2)은 정극성의 전압으로 설정되며, 제 2 프레임에는 제 1 공통 전압(Vcom1)이 정극성의 전압으로 설정되고 제 2 공통 전압(Vcom2)이 부극성의 전압으로 설정된다.The
공통 전압 생성부(8)는 제 1 및 제 2 공통 전압(Vcom1, Vcom2)을 다수의 공통 전압 라인(CL1, CL2)에 교번적으로 인가한다. 예를 들어, 공통 전압 생성부(8)는 제 1 공통 전압 라인(CL1)에 제 1 공통 전압(Vcom1)을 인가하고, 제 2 공통 전압 라인(CL2)에 제 2 공통 전압(Vcom2)을 인가할 수 있다.The
다수의 공통 전압 라인(CL1, CL2)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)을 포함한다. 예를 들어, 제 1 공통 전압 라인(CL1)은 홀수 번째 데이터 라인(DL1, DL3, DL5, …)의 좌측 및 짝수 번째 데이터 라인(DL2, DL4, DL6, …)의 우측에 배열된다. 그리고 제 2 공통 전압 라인(CL2)은 홀수 번째 데이터 라인(DL1, DL3, DL5, …)의 우측 및 짝수 번째 데이터 라인(DL2, DL4, DL6, …)의 좌측에 배열된다.The plurality of common voltage lines CL1 and CL2 include first and second common voltage lines CL1 and CL2. For example, the first common voltage line CL1 is arranged to the left of the odd-numbered data lines DL1, DL3, DL5,... And to the right of the even-numbered data lines DL2, DL4, DL6,. The second common voltage line CL2 is arranged to the right of the odd-numbered data lines DL1, DL3, DL5,... And to the left of the even-numbered data lines DL2, DL4, DL6,.
이러한 다수의 공통 전압 라인(CL1, CL2)과 데이터 라인들(DL1~DLm/2) 사이에는 화소가 배열된다. 이에 따라, 각 데이터 라인(DL1~DLm/2) 사이에는 행 단위로 2 개씩의 화소가 배열되고, 제 1 및 제 2 공통 전압 라인(CL1, CL2) 사이에도 행 단위로 2 개씩의 화소가 배열된다. 한편, 다수의 공통 전압 라인(CL1, CL2)은 각 화소에 공통 전압(Vcom1, Vcom2)을 공급하기 위해 그들 일부를 노출시키는 콘택홀(H1, H2)을 구비하는데 이에 대해서는 후술하기로 한다.Pixels are arranged between the plurality of common voltage lines CL1 and CL2 and the data lines DL1 to DLm / 2. Accordingly, two pixels are arranged in a row unit between each data line DL1-DLm / 2, and two pixels are arranged in a row unit between the first and second common voltage lines CL1 and CL2. do. Meanwhile, the plurality of common voltage lines CL1 and CL2 include contact holes H1 and H2 exposing portions of the common voltage lines CL1 and CL2 to supply the common voltages Vcom1 and Vcom2 to each pixel, which will be described later.
데이터 구동부(6)는 액정의 열화를 방지하기 위하여 인버전 구동을 한다. 구체적으로, 데이터 구동부(6)는 외부로부터 제공된 영상 데이터를 이용하여 정극성의 데이터 전압들과 부극성의 데이터 전압들을 생성해서 다수의 데이터 라인(DL1~DLm/2)에 공급한다. 정극성 및 부극성의 데이터 전압들은 공통 전압(Vcom1, Vcom2)을 기준으로 서로 상반된 극성을 나타내며, 서로 동일한 절대값을 갖고 있다.The
데이터 구동부(6)는 출력 채널을 통해 정극성 및 부극성의 데이터 전압을 교번적으로 출력한다. 이때, 각 채널에서 출력되는 데이터 전압은 2 수평 기간마다 극성이 반전되고, 매 프레임 마다 극성이 반전된다. 그리고 인접한 채널에서 출력되는 데이터 전압은 서로 극성이 상반된다. 이에 따라, 본 발명은 각 화소에 인가되는 데이터 전압의 출력 순서에 따라 제 1 및 제 2 실시 예로 나뉠 수 있으며 다음과 같다.The
도 4는 본 발명의 제 1 실시 예에 따른 데이터 전압의 극성을 나타내고, 도 5는 본 발명의 제 2 실시 예에 따른 데이터 전압의 극성을 나타낸다. 도 4 및 도 5에서 “+”는 정극성의 데이터 전압을 나타내고 “-”는 부극성의 데이터 전압을 나타낸다.4 illustrates the polarity of the data voltage according to the first embodiment of the present invention, and FIG. 5 illustrates the polarity of the data voltage according to the second embodiment of the present invention. In FIG. 4 and FIG. 5, "+" represents a positive data voltage and "-" represents a negative data voltage.
제 1 실시 예에 따르면, 임의의 프레임 기간 동안 데이터 전압은 도 4에 도시한 바와 같이 홀수 번째 데이터 라인(DL1, DL3, DL5, …)에서 “++--++-- …” 순으로 인가되고, 짝수 번째 데이터 라인(DL2, DL4, DL6, …)에서 “--++--++ …”순으로 인가된다. 이에 따라, 제 1 실시 예는 각 화소에 인가되는 데이터 전압이 수직 도트 및 수평 2 도트 인버전 방식으로 인가되되, 임의의 행에 대하여 각 데이터 라인(DL1~DLm/2)의 좌우측에 배열된 화소가 동일한 극성의 데이터 전압이 인가된다.According to the first embodiment, during an arbitrary frame period, the data voltage is changed to “++-++-… in the odd-numbered data lines DL1, DL3, DL5, ... as shown in FIG. ”In order, and on the even-numbered data lines DL2, DL4, DL6,…,“-++-++… ”. Are applied in that order. Accordingly, in the first embodiment, a pixel in which data voltages applied to each pixel are applied in a vertical dot and a horizontal two dot inversion scheme, but arranged on the left and right sides of each data line DL1 to DLm / 2 for an arbitrary row. A data voltage of the same polarity is applied.
그리고 제 2 실시 예에 따르면, 임의의 프레임 기간동안 데이터 전압은 도 5에 도시한 바와 같이 홀수 번째 데이터 라인(DL1, DL3, DL5, …)에 인가되는 데이터 전압이 “+--++--+ …” 순으로 인가되고, 짝수 번째 데이터 라인(DL2, DL4, DL6, …)에 인가되는 데이터 전압이 “-++--++- …” 순으로 인가된다. 이에 따라, 제 2 실시 예는 각 화소에 인가되는 데이터 전압이 수직 도트 및 수평 2 도트 인버전 방식으로 인가되되, 임의의 행에 대하여 제 1 및 제 2 공통 전압 라인(CL1, CL2) 각각의 좌우측에 배열된 화소가 동일한 극성의 데이터 전압이 인가된다.According to the second embodiment, the data voltage applied to the odd-numbered data lines DL1, DL3, DL5,... As shown in FIG. 5 during the arbitrary frame period is “+-++- +… ", And the data voltages applied to the even-numbered data lines DL2, DL4, DL6, ... are"-++-++-... Are applied in that order. Accordingly, in the second embodiment, the data voltage applied to each pixel is applied in a vertical dot and a horizontal two dot inversion scheme, and the left and right sides of each of the first and second common voltage lines CL1 and CL2 are applied to any row. Data voltages of the same polarity are applied to the pixels arranged in the.
이와 같은 제 1 및 제 2 실시 예는 수직 도트 및 수평 2 도트 인버전 구동함으로써 컬럼 인버전 구동에 비해 플리커나 크로스 토크와 같은 화면 왜곡이 저감되는 효과가 있다. 또한, 제 1 및 제 2 실시 예는 공통 전압(Vcom1, Vcom2)을 교류 구동하여 데이터 전압의 스윙 폭을 줄이는데, 각 화소에 부극성의 데이터 전압들이 인가될 때 정극성의 공통 전압(Vcom1, Vcom2)을 인가하고, 각 화소에 정극성의 데이터 전압들이 인가될 때 부극성의 공통 전압(Vcom1, Vcom2)을 인가한다. 이에 따라, 기존 대비 액정 구동 전압을 동일하게 유지하면서도 데이터 전압의 스윙 폭을 줄일 수 있어 데이터 구동부(6)의 소비전력을 절감할 수 있다.In the first and second embodiments as described above, the vertical distortion and the horizontal two-dot inversion driving have an effect of reducing screen distortion, such as flicker or crosstalk, compared to the column inversion driving. In addition, the first and second embodiments reduce the swing width of the data voltage by alternatingly driving the common voltages Vcom1 and Vcom2. When negative data voltages are applied to each pixel, the common voltages Vcom1 and Vcom2 are positive. When the positive data voltages are applied to each pixel, the common voltages Vcom1 and Vcom2 are applied. Accordingly, the swing width of the data voltage can be reduced while maintaining the same liquid crystal drive voltage as the conventional one, thereby reducing power consumption of the
이하, 제 1 실시 예를 보다 구체적으로 살펴보기로 한다.Hereinafter, the first embodiment will be described in more detail.
도 6은 본 발명의 제 1 실시 예에 따른 액정패널(2)의 등가 회로도이고, 도 7은 도 6에 도시된 액정패널(2)의 레이아웃도이다. 그리고 도 8은 도 7에 도시된 A-A’ 선에 따른 단면도이다.6 is an equivalent circuit diagram of the
도 6 및 도 7을 참조하면, 제 1 실시 예는 수직 도트 및 수평 2 도트 인버전 방식으로 데이터 전압을 인가함과 동시에, 공통 전압(Vcom1, Vcom2)도 수직 도트 및 수평 2 도트 인버전 방식으로 인가한다. 즉, 제 1 실시 예는 제 1 및 제 2 공통 전압(Vcom1, Vcom2)을 수직 도트(화소) 및 수평 2 도트 별로 교번적으로 인가한다.6 and 7, the first embodiment applies a data voltage in a vertical dot and a horizontal two dot inversion method, and at the same time, the common voltages Vcom1 and Vcom2 also use a vertical dot and a horizontal two dot inversion method. Is authorized. That is, the first embodiment alternately applies the first and second common voltages Vcom1 and Vcom2 for each vertical dot (pixel) and two horizontal dots.
이를 위해, 제 1 실시 예는 제 1 공통 전압(Vcom1)이 인가되는 다수의 제 1 공통 전압 라인(CL1)과, 제 2 공통 전압(Vcom2)이 인가되는 다수의 제 2 공통 전압 라인(CL2)과, 제 1 공통 전압 라인(CL1) 일부를 노출시키는 다수의 제 1 콘택홀(H1)과, 제 2 공통 전압 라인(CL2) 일부를 노출시키는 다수의 제 2 콘택홀(H2)과, 제 1 및 제 2 공통 전압 라인(CL1, CL2)에 인가된 공통 전압을 각 화소에 공급하는 제 1 내지 제 3 연결 라인(LL1)을 포함한다.To this end, the first embodiment includes a plurality of first common voltage lines CL1 to which the first common voltage Vcom1 is applied and a plurality of second common voltage lines CL2 to which the second common voltage Vcom2 is applied. And a plurality of first contact holes H1 exposing a part of the first common voltage line CL1, a plurality of second contact holes H2 exposing a part of the second common voltage line CL2, and a first And first to third connection lines LL1 for supplying the common voltages applied to the second common voltage lines CL1 and CL2 to each pixel.
제 1 연결 라인(LL1)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)과 홀수 번째 행에 배열되고 제 1 및 제 2 공통 전압 라인(CL1, CL2)의 좌측에 배열된 화소를 서로 연결한다. 그리고 제 1 및 제 2 공통 전압 라인(CL1, CL2)과 짝수 번째 행에 배열되고 제 1 및 제 2 공통 전압 라인(CL1, CL2)의 우측에 배열된 화소를 서로 연결한다. 이때, 제 1 연결 라인(LL1)의 일측은 제 1 콘택홀(H1) 또는 제 2 콘택홀(H2)과 접속되고, 타측은 화소에 구비된 공통 전극(12)과 접속된다.The first connection line LL1 connects the first and second common voltage lines CL1 and CL2 to the pixels arranged in odd-numbered rows and to the left of the first and second common voltage lines CL1 and CL2. do. The first and second common voltage lines CL1 and CL2 and the pixels arranged in even-numbered rows and arranged to the right of the first and second common voltage lines CL1 and CL2 are connected to each other. In this case, one side of the first connection line LL1 is connected to the first contact hole H1 or the second contact hole H2, and the other side thereof is connected to the
제 2 연결 라인(LL2)은 각 데이터 라인의 (DL1~DLm/2) 좌우측에 배열된 화소의 공통 전극(12)을 서로 연결한다.The second connection line LL2 connects the
제 3 연결 라인(LL3)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)들의 좌우측에 배열된 화소들의 공통 전극을 지그재그 형태로 서로 연결한다.The third connection line LL3 connects the common electrodes of the pixels arranged on the left and right sides of the first and second common voltage lines CL1 and CL2 to each other in a zigzag form.
이와 같은 제 1 실시 예는 각 화소에 공통 전압(Vcom1, Vcom2)을 인가함에 있어서, 제 1 및 제 2 콘택홀(H1, H2)과 제 1 내지 제 3 연결 라인(LL1~LL3)을 이용해 각 화소에 공통 전압(Vcom1, Vcom2)을 직접 인가한다. 이에 따라, 제 1 실시 예는 공통 전압 인가용 TFT를 삭제함으로써 개구율을 높일 수 있다. 또한, 제 1 내지 제 3 연결 라인(LL1~LL3)은 각 화소의 공통 전극(12)을 메쉬(Mesh) 형태로 서로 연결함에 따라 각 화소에 인가되는 공통 전압(Vcom1, Vcom2)을 안정적으로 인가할 수 있다.In the first embodiment, when the common voltages Vcom1 and Vcom2 are applied to each pixel, the first and second contact holes H1 and H2 and the first to third connection lines LL1 to LL3 are used. Common voltages Vcom1 and Vcom2 are directly applied to the pixel. Accordingly, the first embodiment can increase the aperture ratio by eliminating the common voltage application TFT. In addition, the first to third connection lines LL1 to LL3 stably apply the common voltages Vcom1 and Vcom2 applied to each pixel by connecting the
한편, 도 8을 통해 제 1 실시 예의 단면 구조를 살펴보면 다음과 같다.Meanwhile, referring to FIG. 8, the cross-sectional structure of the first embodiment is as follows.
도 7 및 도 8을 참조하면, 하부기판(100)은 게이트 절연막(200)을 사이에 두고 교차하는 게이트 라인(GL1~GL2n) 및 데이터 라인(DL1~DLm/2)과, 이들의 교차로 정의된 화소에서 수평 전계를 형성하도록 형성된 화소 전극(10) 및 공통 전극(12)과, 각 화소에 구비된 TFT와, 공통 전극(12)에 공통 전압(Vcom1, Vcom2)을 인가하기 위한 제 1 및 제 2 공통 전압 라인(CL1, CL2)과 제 1 내지 제 3 연결 라인(LL1~LL3)을 포함한다.7 and 8, the
제 1 및 제 2 공통 전압 라인(CL1, CL2)은 데이터 라인(DL1~DLm/2)과 같은 재질로 동일층에 형성되고, 데이터 라인(DL1~DLm/2)과 나란하게 형성된다.The first and second common voltage lines CL1 and CL2 are formed on the same layer of the same material as the data lines DL1 to DLm / 2, and are formed parallel to the data lines DL1 to DLm / 2.
TFT는 게이트 라인(GL1~GL2n)에서 돌출된 게이트 전극(14)과, 데이터 라인(DL1~DLm/2)에 접속된 소스 전극(16)과, 소스 전극(16)으로부터 이격되어 형성된 드레인 전극(18)과, 소스 및 드레인 전극(16, 18) 사이의 채널을 형성하는 활성층(20)과, 소스 및 드레인 전극(16, 18) 각각와 활성층(20) 사이에 형성되는 오믹접촉층(22)을 포함한다.The TFT includes a
화소 전극(10)은 하부기판(100) 상에 형성되며, 제 3 콘택홀(H3)을 통해 TFT의 드레인 전극(18)과 접속된다. 제 3 콘택홀(H3)은 보호막(300) 및 게이트 절연막(200)을 관통하여 드레인 전극(18) 일부와 화소 전극(10) 일부를 노출시킨다. 이때, 제 3 콘택홀(H3)을 통해 노출된 드레인 전극(18)과 화소 전극(10)은 콘택 전극(24)을 통해 서로 연결된다.The
공통 전극(12)은 화소 전극(10) 상부에 형성되며, 다수의 슬릿을 포함한다. 이러한 공통 전극(12)은 제 1 내지 제 3 연결 라인(LL1~LL3)을 통하여 공통 전압(Vcom1, Vcom2)을 제공받는다. 이 중에서, 제 1 연결 라인(LL1)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)의 일부를 노출시킨 제 1 및 제 2 콘택홀(H1, H2)과 접속된다.The
여기서, 공통 전극(12)과 제 1 내지 제 3 연결 라인(LL1~LL3)은 같은 재질로 동일층에 형성된다.Here, the
한편, 제 1 실시 예는 화소 전극(10)이 하부에 형성되고 공통 전극(12)이 상부에 형성되나 이에 국한되지 않으며, 화소 전극(10)이 상부에 형성되고 공통 전극(12)이 하부에 형성될 수 있다.Meanwhile, in the first embodiment, the
이하, 제 2 실시 예를 보다 구체적으로 살펴보기로 한다.Hereinafter, the second embodiment will be described in more detail.
도 9는 본 발명의 제 2 실시 예에 따른 액정패널(2)의 등가 회로도이고, 도 10은 도 9에 도시된 액정패널(2)의 레이아웃도이다.FIG. 9 is an equivalent circuit diagram of the
도 9 및 제 10을 참조하면, 제 2 실시 예는 제 1 실시 예와 마찬가지로 수직 도트 및 수평 2 도트 인버전 방식으로 데이터 전압을 인가함과 동시에, 공통 전압(Vcom1, Vcom2)도 수직 도트 및 수평 2 도트 인버전 방식으로 인가한다. 즉, 제 2 실시 예는 제 1 및 제 2 공통 전압(Vcom1, Vcom2)을 수직 도트(화소) 및 수평 2 도트 별로 교번적으로 인가한다.9 and 10, the second embodiment applies a data voltage in a vertical dot and a horizontal two dot inversion method similarly to the first embodiment, and at the same time, the common voltages Vcom1 and Vcom2 are also vertical dots and horizontal. It is applied by the 2-dot inversion method. That is, the second embodiment alternately applies the first and second common voltages Vcom1 and Vcom2 for each vertical dot (pixel) and horizontal two dots.
이를 위해, 제 2 실시 예는 제 1 공통 전압(Vcom1)이 인가되는 다수의 제 1 공통 전압 라인(CL1)과, 제 2 공통 전압(Vcom2)이 인가되는 다수의 제 2 공통 전압 라인(CL2)과, 제 1 공통 전압 라인(CL1) 일부를 노출시키는 다수의 제 1 콘택홀(H1)과, 제 2 공통 전압 라인(CL2) 일부를 노출시키는 다수의 제 2 콘택홀(H2)과, 제 1 및 제 2 공통 전압 라인(CL1, CL2)에 인가된 공통 전압을 각 화소에 공급하는 제 1 내지 제 3 연결 라인(LL1)을 포함한다.To this end, the second embodiment includes a plurality of first common voltage lines CL1 to which the first common voltage Vcom1 is applied and a plurality of second common voltage lines CL2 to which the second common voltage Vcom2 is applied. And a plurality of first contact holes H1 exposing a part of the first common voltage line CL1, a plurality of second contact holes H2 exposing a part of the second common voltage line CL2, and a first And first to third connection lines LL1 for supplying the common voltages applied to the second common voltage lines CL1 and CL2 to each pixel.
제 1 연결 라인(LL1)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)과 제 1 및 제 2 공통 전압 라인(CL1, CL2)의 좌우측에 배치되고 홀수 번째 행에 배열된 화소를 서로 연결한다. 이때, 제 1 연결 라인(LL1)의 일측은 제 1 콘택홀(H1) 또는 제 2 콘택홀(H2)과 접속되고, 타측은 화소에 구비된 공통 전극(12)과 접속된다.The first connection line LL1 connects pixels arranged on the left and right sides of the first and second common voltage lines CL1 and CL2 and the first and second common voltage lines CL1 and CL2 and arranged in odd-numbered rows. do. In this case, one side of the first connection line LL1 is connected to the first contact hole H1 or the second contact hole H2, and the other side thereof is connected to the
제 2 연결 라인(LL2)은 제 1 및 제 2 공통 전압 라인(CL1, CL2)의 좌우측에 배치되고 짝수 번째 행에 배열된 화소들의 공통 전극(12)을 서로 연결한다.The second connection line LL2 connects the
제 3 연결 라인(LL2)은 각 데이터 라인(DL1~DLm/2)을 기준으로 대각선 방향에 배열된 화소를 서로 연결한다. 이때, 제 3 연결 라인(LL3)은 해당 화소들의 공통 전극(12)을 서로 연결한다.The third connection line LL2 connects pixels arranged in a diagonal direction with respect to each data line DL1 to DLm / 2. In this case, the third connection line LL3 connects the
이와 같은 제 2 실시 예는 각 화소에 공통 전압(Vcom1, Vcom2)을 인가함에 있어서, 제 1 및 제 2 콘택홀(H1, H2)과 제 1 내지 제 3 연결 라인(LL1~LL3)을 이용해 각 화소에 공통 전압(Vcom1, Vcom2)을 직접 인가한다. 또한, 제 1 내지 제 3 연결 라인(LL1~LL3)은 각 화소의 공통 전극(12)을 메쉬(Mesh) 형태로 서로 연결함에 따라 각 화소에 인가되는 공통 전압(Vcom1, Vcom2)을 안정적으로 인가할 수 있다.In the second embodiment, when the common voltages Vcom1 and Vcom2 are applied to each pixel, the first and second contact holes H1 and H2 and the first to third connection lines LL1 to LL3 are used. Common voltages Vcom1 and Vcom2 are directly applied to the pixel. In addition, the first to third connection lines LL1 to LL3 stably apply the common voltages Vcom1 and Vcom2 applied to each pixel by connecting the
한편, 제 2 실시 예의 단면 구조에 대한 설명은 제 1 실시 예에서 언급한 설명으로 대신하기로 한다.In the meantime, the description of the cross-sectional structure of the second embodiment will be replaced with the description mentioned in the first embodiment.
상술한 바와 같이, 본 발명은 수직 도트 및 수평 2 도트 인버전 구동함으로써 컬럼 인버전 구동에 비해 플리커나 크로스 토크와 같은 화면 왜곡을 저감할 수 있다. 그리고 공통 전압(Vcom1, Vcom2)을 교류 구동하여 데이터 전압의 스윙 폭을 줄임으로써 데이터 구동부(6)의 소비전력을 절감한다. 그리고 공통 전압 인가용 TFT를 삭제함으로써 개구율을 높일 수 있다. 그리고 각 화소의 공통 전극(12)은 제 1 내지 제 3 연결 라인(LL1~LL3)을 통해 메쉬(Mesh) 형태로 서로 연결됨에 따라 공통 전압(Vcom1, Vcom2)의 안정화를 도모할 수 있다.As described above, the present invention can reduce screen distortions such as flicker and crosstalk as compared to column inversion driving by vertical and horizontal two-dot inversion driving. The common voltages Vcom1 and Vcom2 are alternately driven to reduce the swing width of the data voltage, thereby reducing power consumption of the
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of.
CL1: 제 1 공통 전압 라인 CL2: 제 2 공통 전압 라인
LL1: 제 1 연결 라인 LL2: 제 2 연결 라인
LL3: 제 3 연결 라인 6: 데이터 구동부 CL1: first common voltage line CL2: second common voltage line
LL1: first connection line LL2: second connection line
LL3: third connection line 6: data driver
Claims (10)
상기 다수의 제 1 및 제 2 공통 전압 라인 각각에 서로 반전된 위상을 갖고 프레임 단위로 위상이 반전되는 제 1 및 제 2 공통 전압을 인가하는 공통 전압 생성부; 및
상기 액정패널이 수직 도트 및 수평 2 도트 인버전 방식으로 구동하도록 상기 게이트 라인들과 상기 데이터 라인들을 구동하는 게이트 구동부 및 데이터 구동부를 포함하고;
상기 제 1 공통 전압 라인의 일부를 노출시키는 다수의 제 1 콘택홀과 상기 제 2 공통 전압 라인의 일부를 노출시키는 다수의 제 2 콘택홀을 더 포함하며;
상기 각 화소들은 상기 제 1 및 제 2 공통 전압 라인들과 상기 데이터 라인들 사이에 배열되며, 수평 전계를 형성하는 화소 전극 및 공통 전극을 포함하고;
상기 공통 전극들은 제 1 연결 라인을 통해 상기 제 1 콘택홀 또는 상기 제 2 콘택홀과 직접 연결되어 상기 제 1 공통 전압 또는 상기 제 2 공통 전압을 제공받으며, 동일한 공통 전압을 제공받는 인접한 공통 전극들끼리 서로 연결되는 것을 특징으로 하는 액정 표시장치.An intersection of 2n gate lines arranged in a first direction and m / 2 data lines arranged in a second direction perpendicular to the first direction, and a plurality of pixels arranged in n rows and m columns (n and m are natural numbers). A liquid crystal panel defining a plurality of first and second common voltage lines arranged in the second direction at left and right sides of each data line;
A common voltage generator configured to apply first and second common voltages having inverted phases to each of the plurality of first and second common voltage lines and inverted in units of frames; And
A gate driver and a data driver for driving the gate lines and the data lines to drive the liquid crystal panel in a vertical dot and a horizontal two dot inversion scheme;
A plurality of first contact holes exposing a portion of the first common voltage line and a plurality of second contact holes exposing a portion of the second common voltage line;
Each of the pixels includes a pixel electrode and a common electrode arranged between the first and second common voltage lines and the data lines and forming a horizontal electric field;
The common electrodes are directly connected to the first contact hole or the second contact hole through a first connection line to receive the first common voltage or the second common voltage, and adjacent common electrodes receiving the same common voltage. Liquid crystal display, characterized in that connected to each other.
임의의 행에 대하여 상기 각 데이터 라인의 좌우측에 배열된 화소는 동일한 극성의 데이터 전압이 인가되는 것을 특징으로 하는 액정 표시장치.The method of claim 1,
And a data voltage of the same polarity is applied to pixels arranged on the left and right sides of each data line for an arbitrary row.
상기 제 1 연결 라인은
홀수 번째 행에 배열되고 상기 제 1 및 제 2 공통 전압 라인의 좌측에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하고,
짝수 번째 행에 배열되고 상기 제 1 및 제 2 공통 전압 라인의 우측에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하는 것을 특징으로 하는 액정 표시장치.The method of claim 2,
The first connection line
A pixel arranged in an odd-numbered row and arranged to the left of the first and second common voltage lines and the first contact hole or the second contact hole;
And a pixel arranged in an even-numbered row and arranged on the right side of the first and second common voltage lines and the first contact hole or the second contact hole.
상기 각 데이터 라인의 좌우측에 배열된 화소의 공통 전극은 제 2 연결 라인을 통해 서로 연결되는 것을 특징으로 하는 액정 표시장치.The method of claim 3, wherein
And a common electrode of pixels arranged on left and right sides of each data line are connected to each other through a second connection line.
상기 제 1 및 제 2 공통 전압 라인들의 좌우측에 배열된 화소들의 공통 전극은 제 3 연결 라인을 통해 지그재그 형태로 서로 연결되는 것을 특징으로 하는 액정 표시장치.The method of claim 4, wherein
And a common electrode of pixels arranged at left and right sides of the first and second common voltage lines are connected to each other in a zigzag form through a third connection line.
임의의 행에 대하여 상기 제 1 및 제 2 공통 전압 연결 라인 각각의 좌우측에 배열된 화소는 동일한 극성의 데이터 전압이 인가되는 것을 특징으로 하는 액정 표시장치.The method of claim 1,
And a data voltage having the same polarity is applied to pixels arranged on the left and right sides of each of the first and second common voltage connection lines with respect to an arbitrary row.
상기 제 1 연결 라인은
상기 제 1 및 제 2 공통 전압 라인의 좌우측에 배치되고 홀수 번째 행에 배열된 화소와 상기 제 1 콘택홀 또는 상기 제 2 콘택홀을 서로 연결하는 것을 특징으로 하는 액정 표시장치.The method according to claim 6,
The first connection line
And pixels arranged on left and right sides of the first and second common voltage lines and arranged in odd-numbered rows and the first contact hole or the second contact hole.
상기 제 1 및 제 2 공통 전압 라인의 좌우측에 배치되고 짝수 번째 행에 배열된 화소의 공통 전극은 제 2 연결 라인을 통해 서로 연결되는 것을 특징으로 하는 액정 표시장치.The method of claim 7, wherein
And the common electrodes of the pixels arranged on the left and right sides of the first and second common voltage lines and arranged in the even-numbered rows are connected to each other through a second connection line.
상기 각 데이터 라인을 기준으로 대각선 방향에 배열된 화소의 공통 전극은 제 3 연결 라인을 통해 서로 연결되는 것을 특징으로 하는 액정 표시장치.The method of claim 8,
And the common electrodes of the pixels arranged in a diagonal direction with respect to each data line are connected to each other through a third connection line.
상기 제 1 내지 제 3 연결 라인과 상기 공통 전극은 같은 재질로 동일층에 형성되는 것을 특징으로 하는 액정 표시장치.The method according to claim 5 or 9,
And the first to third connection lines and the common electrode are formed on the same layer using the same material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110076402A KR101839330B1 (en) | 2011-08-01 | 2011-08-01 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110076402A KR101839330B1 (en) | 2011-08-01 | 2011-08-01 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130014754A true KR20130014754A (en) | 2013-02-12 |
KR101839330B1 KR101839330B1 (en) | 2018-03-19 |
Family
ID=47894709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110076402A KR101839330B1 (en) | 2011-08-01 | 2011-08-01 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101839330B1 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130067923A (en) * | 2011-12-14 | 2013-06-25 | 엘지디스플레이 주식회사 | Liquid crystal display device |
KR20150014247A (en) * | 2013-07-29 | 2015-02-06 | 삼성디스플레이 주식회사 | Display device |
KR20150077270A (en) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
KR20150086026A (en) * | 2014-01-17 | 2015-07-27 | 삼성디스플레이 주식회사 | Display device |
KR20150108572A (en) * | 2014-03-18 | 2015-09-30 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method thereof |
US9285638B2 (en) | 2013-08-02 | 2016-03-15 | Samsung Display Co., Ltd. | Liquid crystal display |
KR20160055618A (en) * | 2014-11-10 | 2016-05-18 | 삼성디스플레이 주식회사 | Display apparatus |
KR20160073497A (en) * | 2014-12-16 | 2016-06-27 | 삼성디스플레이 주식회사 | Display apparatus and method of driving the same |
CN107045236A (en) * | 2015-12-31 | 2017-08-15 | 三星显示有限公司 | Liquid crystal display |
GB2567290A (en) * | 2017-08-09 | 2019-04-10 | Lg Display Co Ltd | Display device, electronic device, and toggling circuit |
-
2011
- 2011-08-01 KR KR1020110076402A patent/KR101839330B1/en active IP Right Grant
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130067923A (en) * | 2011-12-14 | 2013-06-25 | 엘지디스플레이 주식회사 | Liquid crystal display device |
KR20150014247A (en) * | 2013-07-29 | 2015-02-06 | 삼성디스플레이 주식회사 | Display device |
US9285638B2 (en) | 2013-08-02 | 2016-03-15 | Samsung Display Co., Ltd. | Liquid crystal display |
KR20150077270A (en) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
KR20150086026A (en) * | 2014-01-17 | 2015-07-27 | 삼성디스플레이 주식회사 | Display device |
KR20150108572A (en) * | 2014-03-18 | 2015-09-30 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method thereof |
KR20160055618A (en) * | 2014-11-10 | 2016-05-18 | 삼성디스플레이 주식회사 | Display apparatus |
KR20160073497A (en) * | 2014-12-16 | 2016-06-27 | 삼성디스플레이 주식회사 | Display apparatus and method of driving the same |
CN107045236A (en) * | 2015-12-31 | 2017-08-15 | 三星显示有限公司 | Liquid crystal display |
CN107045236B (en) * | 2015-12-31 | 2021-10-29 | 三星显示有限公司 | Liquid crystal display device |
GB2567290A (en) * | 2017-08-09 | 2019-04-10 | Lg Display Co Ltd | Display device, electronic device, and toggling circuit |
GB2567290B (en) * | 2017-08-09 | 2020-08-26 | Lg Display Co Ltd | Display device, electronic device, and toggling circuit |
US11049455B2 (en) | 2017-08-09 | 2021-06-29 | Lg Display Co., Ltd. | Display device, electronic device, and toggling circuit |
Also Published As
Publication number | Publication date |
---|---|
KR101839330B1 (en) | 2018-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101839330B1 (en) | Liquid crystal display device | |
US7471274B2 (en) | Liquid crystal display device and method for driving the same | |
US8941572B2 (en) | Liquid crystal panel and liquid crystal display device having the same | |
US8368630B2 (en) | Liquid crystal display | |
KR100277182B1 (en) | LCD | |
JP3960780B2 (en) | Driving method of active matrix display device | |
US20050190138A1 (en) | LCD and method of driving the same | |
US20100001942A1 (en) | Liquid crystal display device | |
US20070182685A1 (en) | Display device | |
KR20100075023A (en) | Display apparatus | |
JPWO2011049106A1 (en) | Liquid crystal display | |
KR20110064114A (en) | Liquid crystal display | |
JP3960781B2 (en) | Active matrix display device | |
KR100671515B1 (en) | The Dot Inversion Driving Method Of LCD | |
KR101286516B1 (en) | Liquid Crystal Display and Driving Apparatus thereof | |
JP2004341134A (en) | Picture display device | |
KR102562943B1 (en) | Display Device | |
KR101074381B1 (en) | A in-plain switching liquid crystal display device | |
JP2003280036A (en) | Liquid crystal display device | |
KR20110000964A (en) | Liquid crystal display and manufacturing method thereof | |
US9110319B2 (en) | Liquid crystal display | |
KR101278003B1 (en) | Liquid crystal display pannel and driving method thereof | |
KR101319272B1 (en) | Liquid Crystal Display Device | |
JP2014026069A (en) | Liquid crystal display device | |
KR100904261B1 (en) | Liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |