KR20130011168A - Light emitting device, method for fabricating the same, and light emitting device package - Google Patents

Light emitting device, method for fabricating the same, and light emitting device package Download PDF

Info

Publication number
KR20130011168A
KR20130011168A KR1020110072134A KR20110072134A KR20130011168A KR 20130011168 A KR20130011168 A KR 20130011168A KR 1020110072134 A KR1020110072134 A KR 1020110072134A KR 20110072134 A KR20110072134 A KR 20110072134A KR 20130011168 A KR20130011168 A KR 20130011168A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
emitting device
conductive
Prior art date
Application number
KR1020110072134A
Other languages
Korean (ko)
Other versions
KR101826980B1 (en
Inventor
심상균
손성진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110072134A priority Critical patent/KR101826980B1/en
Publication of KR20130011168A publication Critical patent/KR20130011168A/en
Application granted granted Critical
Publication of KR101826980B1 publication Critical patent/KR101826980B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device, a manufacturing method thereof, and a light emitting device package are provided to improve the crystallization of a nitride semiconductor layer by alternatively forming a first semiconductor layer and a second semiconductor layer with a different indium composition ratio in a nitride semiconductor layer. CONSTITUTION: A first conductive semiconductor layer(117) is formed on a substrate(111). An active layer(119) is formed on the first conductive semiconductor layer. A second conductive clad layer(121) is formed on the active layer. A nitride semiconductor layer(123) is formed on the second conductive clad layer. A second conductive semiconductor layer(125) is formed on the nitride semiconductor layer.

Description

발광소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device manufacturing method, and a light emitting device package.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.A light emitting diode (LED) is a light emitting element that converts current into light. Recently, light emitting diodes have been increasingly used as a light source for displays, a light source for automobiles, and a light source for illumination because the luminance gradually increases.

최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.In recent years, high output light emitting chips capable of realizing full color by generating short wavelength light such as blue or green have been developed. By applying a phosphor that absorbs a part of the light output from the light emitting chip and outputs a wavelength different from the wavelength of the light, the light emitting diodes of various colors can be combined and a light emitting diode emitting white light can be realized Do.

실시예는 활성층과 제2도전형 반도체층 사이에 복수의 InAlGaN층을 포함한 발광소자, 발광소자 제조방법, 및 발광소자 패키지를 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method, and a light emitting device package including a plurality of InAlGaN layers between an active layer and a second conductive semiconductor layer.

실시 예는 활성층과 제2도전형 반도체층 사이에 서로 다른 인듐 농도를 갖는 복수의 인듐 기반 반도체층을 배치한 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다. The embodiment provides a light emitting device, a light emitting device manufacturing method, and a light emitting device package in which a plurality of indium-based semiconductor layers having different indium concentrations are disposed between an active layer and a second conductive semiconductor layer.

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제2도전형 반도체층 위에 전극; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 위에 활성층; 상기 활성층과 상기 제2도전형 반도체층 사이에 배치된 질화물 반도체층을 포함하며, 상기 질화물 반도체층은 교대로 배치된 복수의 제1반도체층 및 제2반도체층을 포함하며, 상기 복수의 제1반도체층은 InxAlyGa1 -x- yN (0<x≤0.1, 0.15≤y≤0.19, 0<x+y<1)의 조성식을 갖고, 상기 복수의 제2반도체층은 상기 제1반도체층의 인듐(In) 조성비와 다른 인듐 조성비를 갖는 InAlGaN층을 포함한다.The light emitting device according to the embodiment includes a first conductive semiconductor layer; A second conductive semiconductor layer on the first conductive semiconductor layer; An electrode on the second conductive semiconductor layer; An active layer on the first conductive semiconductor layer and the second conductive semiconductor layer; A nitride semiconductor layer disposed between the active layer and the second conductive semiconductor layer, wherein the nitride semiconductor layer includes a plurality of first semiconductor layers and a second semiconductor layer that are alternately disposed; the semiconductor layer a second semiconductor layer has a composition formula, of the plurality of in x Al y Ga 1 -x- y N (0 <x≤0.1, 0.15≤y≤0.19, 0 <x + y <1) is the first An InAlGaN layer having an indium composition ratio different from the indium (In) composition ratio of one semiconductor layer is included.

실시 예에 따른 발광소자 패키지는, 상기의 발광 소자, 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다. A light emitting device package according to an embodiment includes a body having the light emitting device and the cavity; A plurality of lead electrodes disposed in the cavity and connected to the light emitting elements; And a molding member in the cavity.

실시 예에 따른 발광소자 제조방법은, 기판 상에 제1도전형 반도체층을 형성하는 단계; 상기 제1도전형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2도전형의 도펀트를 갖는 질화물 반도체층을 형성하는 단계; 및 상기 질화물 반도체층 상에 제2도전형 반도체층을 형성하는 단계를 포함하며, 상기 질화물 반도체층의 형성 단계는, InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 복수의 제1반도체층과 InaAlbGa1 -a- bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 복수의 제2반도체층을 교대로 형성하며, 상기 제1반도체층은 상기 제2반도체층의 인듐 조성비와 다른 인듐 조성비를 포함한다. In one embodiment, a method of manufacturing a light emitting device includes: forming a first conductive semiconductor layer on a substrate; Forming an active layer on the first conductive semiconductor layer; Forming a nitride semiconductor layer having a second conductivity type dopant on the active layer; And forming a second conductive type semiconductor layer on the nitride semiconductor layer, wherein the forming of the nitride semiconductor layer, In x Al y Ga 1 -x- y N (0 <x≤0.1, 0 < A plurality of first semiconductor layers having a composition formula of y≤0.19, 0 <x + y <1) and In a Al b Ga 1 -a- b N (0 <a <0.1, 0.15 <b <1, 0 <a A plurality of second semiconductor layers having a compositional formula of + b <1) are alternately formed, and the first semiconductor layer includes an indium composition ratio different from the indium composition ratio of the second semiconductor layer.

실시예는 활성층과 전극 사이에 배치된 제2도전형의 반도체층의 결정성을 개선시켜 줄 수 있다.The embodiment can improve the crystallinity of the second conductive semiconductor layer disposed between the active layer and the electrode.

실시예는 전류 주입 효율을 개선시켜 줌으로써, 내부 양자 효율을 개선시켜 줄 수 있다.The embodiment can improve the internal quantum efficiency by improving the current injection efficiency.

도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 도 1의 발광 소자를 이용한 수평형 전극 구조를 갖는 발광 소자를 나타낸 도면이다.
도 3 및 도 4는 도 1의 발광 소자를 이용한 수직형 전극 구조를 갖는 발광 소자 및 그 제조 과정을 나타낸 도면이다.
도 5는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 6은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 7은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 8은 실시 예에 따른 조명장치를 나타낸 도면이다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
FIG. 2 is a view illustrating a light emitting device having a horizontal electrode structure using the light emitting device of FIG. 1.
3 and 4 are views illustrating a light emitting device having a vertical electrode structure using the light emitting device of FIG. 1 and a manufacturing process thereof.
5 is a view showing a light emitting device package according to an embodiment.
6 is a diagram illustrating a display device according to an exemplary embodiment.
7 is a diagram illustrating another example of a display device according to an exemplary embodiment.
8 is a view showing a lighting apparatus according to an embodiment.

이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.Hereinafter, a light emitting device according to an embodiment and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 실시예에 따른 발광소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면, 발광소자(100)는 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2도전형 클래드층(121), 질화물 반도체층(123) 및 제2도전형 반도체층(125)을 포함한다.Referring to FIG. 1, the light emitting device 100 includes a substrate 111, a buffer layer 113, a low conductive layer 115, a first conductive semiconductor layer 117, an active layer 119, and a second conductive cladding layer. (121), the nitride semiconductor layer 123 and the second conductive semiconductor layer 125.

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 111 may be a light transmissive, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , At least one of LiGaO 3 may be used. A plurality of protrusions 112 may be formed on an upper surface of the substrate 111, and the plurality of protrusions 112 may be formed through etching of the substrate 111 or may have a light extraction structure such as a separate roughness. It can be formed as. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the substrate 111 may be formed in the range of 30㎛ ~ 150㎛, but is not limited thereto.

상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the substrate 111, and the growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), or plasma laser deposition (PLD). It can be formed by a dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like, but is not limited to such equipment.

상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
A buffer layer 113 is formed on the substrate 111, and the buffer layer 113 may be formed of at least one layer using group 2 to group 6 compound semiconductors. The buffer layer 113 comprises a semiconductor layer using a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x A semiconductor having a compositional formula of + y ≦ 1) includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. The buffer layer 113 may be formed in a super lattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to alleviate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride-based semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in the range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)의 전도성 보다 낮은 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.A low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 is an undoped semiconductor layer and has a lower conductivity than that of the first conductive semiconductor layer 117. The low conductive layer 115 may be implemented as a GaN-based semiconductor using a group III-V compound semiconductor, and the undoped semiconductor layer may have a first conductivity type even without intentionally doping a conductive dopant. The undoped semiconductor layer may not be formed, but is not limited thereto.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 117 may be formed on the low conductive layer 115. The first conductive semiconductor layer 117 is formed of a Group III-V compound semiconductor doped with a first conductive dopant, and is, for example, In x Al y Ga 1- x- y N (0 x 1, 0 Y? 1, 0? X + y? 1). When the first conductive semiconductor layer 117 is an N-type semiconductor layer, the dopant of the first conductive type is an N-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 A 이상으로 형성될 수 있다.At least one of the low conductive layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which different first and second layers are alternately arranged, and the first layer And the thickness of the second layer may be formed to a number A or more.

상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(119)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive clad layer (not shown) may be formed between the first conductive semiconductor layer 117 and the active layer 119. The first conductive clad layer may be formed of a GaN-based semiconductor, and the band gap may be formed to be greater than or equal to the band gap of the barrier layer of the active layer 119. The first conductive clad layer serves to constrain the carrier.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. An active layer 119 is formed on the first conductive semiconductor layer 117. The active layer 119 may be formed of at least one of a single quantum well, a multiple quantum well (MQW), a quantum line, and a quantum dot structure. In the active layer 119, a well layer / barrier layer is alternately disposed, and the period of the well layer / barrier layer is 2 using a stacked structure of, for example, InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN. It may be formed in ~ 30 cycles.

상기 활성층(119) 위에는 제2도전형 클래드층(121)이 형성되며, 상기 제2도전형 클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다.The second conductive cladding layer 121 is formed on the active layer 119, and the second conductive cladding layer 121 has a higher band gap than the band gap of the barrier layer of the active layer 119. A group-V compound semiconductor may be formed of, for example, a GaN-based semiconductor.

상기 제2도전형 클래드층(121) 위에는 질화물 반도체층(123)이 형성되며, 상기 질화물 반도체층(123)은 교대로 배치된 복수의 반도체층을 포함한다. 상기 복수의 반도체층은 제1반도체층(131)과 제2반도체층(133)이 교대로 배치된다. 상기 제1반도체층(131)은 InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 반도체로 형성될 수 있으며, 상기 제2반도체층(132)은 InaAlbGa1 -a- bN (0<a<0.1 , 0.15<b<1, 0<a+b<1)의 조성식을 갖는 반도체로 형성될 수 있다. 상기 제1반도체층(131)과 상기 제2반도체층(132)은 제2도전형의 도펀트를 포함하며, 서로 다른 도펀트 농도로 형성될 수 있다. A nitride semiconductor layer 123 is formed on the second conductive cladding layer 121, and the nitride semiconductor layer 123 includes a plurality of semiconductor layers that are alternately arranged. In the plurality of semiconductor layers, the first semiconductor layer 131 and the second semiconductor layer 133 are alternately arranged. The first semiconductor layer 131 may be formed of a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0 <x≤0.1, 0 <y≤0.19, 0 <x + y <1) The second semiconductor layer 132 is formed of a semiconductor having a composition formula of In a Al b Ga 1 -a- b N (0 <a <0.1, 0.15 <b <1, 0 <a + b <1). Can be. The first semiconductor layer 131 and the second semiconductor layer 132 may include a second conductive dopant, and may be formed to have different dopant concentrations.

상기 제1반도체층(131)과 상기 제2반도체층(132)의 인듐 조성비는 서로 다르게 형성되며, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 알루미늄 조성비는 서로 다르게 형성된다. 상기 제1반도체층(131)의 인듐 조성비는 상기 제2반도체층(132)의 인듐 조성비보다 더 많고, 상기 제1반도체층(131)의 알루미늄 조성비는 상기 제2반도체층(132)의 알루미늄 조성비보다 더 낮다.Indium composition ratios of the first semiconductor layer 131 and the second semiconductor layer 132 are different from each other, and aluminum compositions of the first semiconductor layer 131 and the second semiconductor layer 132 are different from each other. do. The indium composition ratio of the first semiconductor layer 131 is higher than the indium composition ratio of the second semiconductor layer 132, and the aluminum composition ratio of the first semiconductor layer 131 is the aluminum composition ratio of the second semiconductor layer 132. Lower than

상기 제1반도체층(131)의 인듐 조성비(x)는 0.1%~10% 범위 내에서 상기 제2반도체층(132)의 인듐 조성비(x>a)보다 더 높게 형성되며, 상기 제2반도체층(132)의 알루미늄 조성비(y)는 15%~19% 범위 내에서 상기 제1반도체층(131)의 알루미늄 조성비(b>y)보다 더 높게 형성될 수 있다.The indium composition ratio (x) of the first semiconductor layer 131 is higher than the indium composition ratio (x> a) of the second semiconductor layer 132 within a range of 0.1% to 10%, and the second semiconductor layer The aluminum composition ratio y of 132 may be higher than the aluminum composition ratio b> y of the first semiconductor layer 131 within a range of 15% to 19%.

상기 제1반도체층(131)과 상기 제2반도체층(132)의 주기는 5~30주기로 형성될 수 있으며, 예컨대 15~20주기로 형성될 수 있다.The period of the first semiconductor layer 131 and the second semiconductor layer 132 may be formed of 5 to 30 cycles, for example, may be formed of 15 to 20 cycles.

상기 질화물 반도체층(123)의 두께는 10nm~100nm로 형성될 수 있으며, 예컨대 40nm~60nm의 형성될 수 있다. 상기 제1반도체층(131)과 상기 제2반도체층(132)은 서로 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The nitride semiconductor layer 123 may have a thickness of about 10 nm to about 100 nm, for example, about 40 nm to about 60 nm. The first semiconductor layer 131 and the second semiconductor layer 132 may be formed to have the same thickness, but is not limited thereto.

상기 질화물 반도체층(123)의 성장 방법은 다음과 같다. 소정의 성장 온도(850~950℃)에서 예컨대, NH3, TMGa(또는 TEGa), TMIn, TMAl 및 Mg와 같은 p형 도펀트를 포함한 가스를 공급하여 소정 두께의 p형 InAlGaN층을 형성할 수 있다. 이때, 상기 제1반도체층(131)과 상기 제2반도체층(132)을 성장할 때, NH3의 주입량을 주기적으로 변화시켜 준다. 여기서, 캐리어 가스는 N2를 공급하거나, N2와 H2를 함께 공급할 수 있다. 상기 N2의 공급량은 제1반도체층(131)을 성장할 때와 제2반도체층(132)를 성장할 때 주기적으로 변화시켜 준다. The growth method of the nitride semiconductor layer 123 is as follows. At a predetermined growth temperature (850 to 950 ° C.), for example, a p-type InAlGaN layer having a predetermined thickness may be formed by supplying a gas including a p-type dopant such as NH 3 , TMGa (or TEGa), TMIn, TMAl and Mg. . In this case, when the first semiconductor layer 131 and the second semiconductor layer 132 are grown, the injection amount of NH 3 is periodically changed. Here, the carrier gas may supply N 2 or supply N 2 and H 2 together. The supply amount of N 2 is periodically changed when the first semiconductor layer 131 is grown and when the second semiconductor layer 132 is grown.

상기 제1반도체층(131)은 InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 반도체층으로 형성되며, 상기 제2반도체층(132)은 InaAlbGa1 -a- bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 반도체로 형성될 수 있다. 이때 상기 N2의 주입량의 변화에 따라 인듐의 증착 속도가 조절될 수 있다.The first semiconductor layer 131 is formed in a semiconductor layer having a compositional formula of In x Al y Ga 1 -x- y N (0 <x≤0.1, 0 <y≤0.19, 0 <x + y <1) The second semiconductor layer 132 may be formed of a semiconductor having a composition formula of In a Al b Ga 1 -a- b N (0 <a <0.1, 0.15 <b <1, 0 <a + b <1). Can be. In this case, the deposition rate of indium may be adjusted according to the change of the injection amount of N 2 .

이에 따라 상기 제2반도체층(132)의 성장시 N2의 주입량을 상기 제1반도체층(131)의 성장시 주입되는 N2의 주입량 보다 증가시켜 준다. 이에 따라 상기 제1반도체층(131)의 인듐 조성비는 상기 제2반도체층(132)의 인듐 조성비(x>a)보다 더 높아지게 되며, 상기 제1반도체층(131)의 알루미늄 조성비는 상기 제2반도체층(132)의 알루미늄 조성비(b>y)보다 더 낮게 형성된다. 또한 상기 N2의 주입량이 많아지면 제2도전형의 도펀트의 농도가 떨어지게 되므로, 상기 제2반도체층(132)의 도펀트 농도는 상기 제1반도체층(131)의 도펀트 농도보다 더 낮아지게 되다.Accordingly, the amount of N 2 injected during the growth of the second semiconductor layer 132 is increased by the amount of N 2 injected during the growth of the first semiconductor layer 131. Accordingly, the indium composition ratio of the first semiconductor layer 131 is higher than the indium composition ratio (x> a) of the second semiconductor layer 132, and the aluminum composition ratio of the first semiconductor layer 131 is higher than that of the second semiconductor layer 131. It is formed lower than the aluminum composition ratio (b> y) of the semiconductor layer 132. In addition, since the concentration of the dopant of the second conductive type decreases as the injection amount of N 2 increases, the dopant concentration of the second semiconductor layer 132 is lower than the dopant concentration of the first semiconductor layer 131.

여기서, 상기 제2반도체층(132)의 N2의 주입량은 상기 제1반도체층(131)의 N2의 주입량에 비해 2~5배 정도 많은 량을 공급하게 된다.Here, the injection amount of N 2 of the second semiconductor layer 132 is about 2 to 5 times larger than the injection amount of N 2 of the first semiconductor layer 131.

상기 제1반도체층(131)의 인듐 조성비는 0.1%~10% 범위 내에서 상기 제2반도체층(132)의 인듐 조성비보다 더 높게 형성되며, 상기 제2반도체층(132)의 알루미늄 조성비는 15%~19% 범위 내에서 상기 제1반도체층(131)의 알루미늄 조성비보다 더 높게 형성될 수 있다.The indium composition ratio of the first semiconductor layer 131 is higher than the indium composition ratio of the second semiconductor layer 132 within a range of 0.1% to 10%, and the aluminum composition ratio of the second semiconductor layer 132 is 15. It may be formed higher than the aluminum composition ratio of the first semiconductor layer 131 in the range of% ~ 19%.

상기 제1반도체층(131)과 상기 제2반도체층(132)의 주기는 5~30주기이며, 구체적으로 15~20주기로 형성될 수 있으며, 상기 각 반도체층(131,132)의 두께는 0.1nm~10nm 범위 내에서 서로 동일한 두께로 형성될 수 있다. Periods of the first semiconductor layer 131 and the second semiconductor layer 132 may be 5 to 30 cycles, specifically 15 to 20 cycles, and the thickness of each of the semiconductor layers 131 and 132 may be 0.1 nm or more. It may be formed with the same thickness to each other within the 10nm range.

상기 제1반도체층(131)과 상기 제2반도체층(132)의 성장시 N2의 주입량을 조절함으로써, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 결정성을 개선시켜 줄 수 있다. 이러한 질화물 반도체층(130)의 결정성이 개선되면, ESD 및 홀 주입 효율을 개선시켜 줄 수 있다. 또한 상기 질화물 반도체층(132)의 결함 밀도는 상면이 하면보다 더 낮은 밀도를 갖게 될 수 있다.The crystallinity of the first semiconductor layer 131 and the second semiconductor layer 132 may be improved by controlling the amount of N 2 injected during the growth of the first semiconductor layer 131 and the second semiconductor layer 132. I can let you. If the crystallinity of the nitride semiconductor layer 130 is improved, ESD and hole injection efficiency may be improved. In addition, the defect density of the nitride semiconductor layer 132 may have a lower density than an upper surface thereof.

다른 방법으로서, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 성장시 금속 소스 중에서 TMAl의 주입량을 조절하여 성장할 수 있으며, 이러한 알루미늄의 주입량 제어를 통해 홀 주입 효율을 개선시켜 줄 수 있다. 이러한 홀 주입 효율이 개선되면, 내부 양자 효율이 개선될 수 있다. As another method, the growth of the first semiconductor layer 131 and the second semiconductor layer 132 can be grown by controlling the injection amount of TMAl in the metal source, and by improving the injection amount of the aluminum to improve the hole injection efficiency Can give If the hole injection efficiency is improved, the internal quantum efficiency may be improved.

상기 제1반도체층(131)과 상기 제2반도체층(132)은 서로 다른 인듐 조성비를 갖는 초격자 구조(SLS)로 형성될 수 있다. The first semiconductor layer 131 and the second semiconductor layer 132 may be formed of a superlattice structure (SLS) having different indium composition ratios.

다른 예로서, 상기 제1 및 제2반도체층(131,132)의 성장시 상기 제1반도체층(131) 및 제2반도체층(132)의 조성비를 조절하는 방법으로서, 캐리어 가스인 N2가 아닌, NH3로 조절할 수 있다. 이 경우, 제1반도체층(131)과 제2반도체층(132)의 조성비에 N2가스 보다는 영향을 받을 수 있으므로, NH3의 공급량을 조절하여 각 반도체층(131,132)을 형성할 수 있다. As another example, a method of controlling the composition ratio of the first semiconductor layer 131 and the second semiconductor layer 132 during the growth of the first and second semiconductor layers 131 and 132, not N 2, which is a carrier gas, NH 3 can be adjusted. In this case, since the composition ratio of the first semiconductor layer 131 and the second semiconductor layer 132 may be more affected than the N 2 gas, the semiconductor layers 131 and 132 may be formed by adjusting the supply amount of NH 3 .

한편, 상기 질화물 반도체층(125) 위에는 제2도전형 반도체층(125)이 형성되며, 상기 제2도전형 반도체층(125)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(125)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(125)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. Meanwhile, a second conductive semiconductor layer 125 is formed on the nitride semiconductor layer 125, and the second conductive semiconductor layer 125 includes a dopant of a second conductive type. The second conductive semiconductor layer 125 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. When the second conductive semiconductor layer 125 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

발광 구조물(150)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(121,123,125)은 N형 반도체층, 상기 제1도전형 반도체층(117)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(125)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(150)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.The conductive types of the layers of the light emitting structure 150 may be formed to be opposite to each other. For example, the second conductive semiconductor layers 121, 123, 125 may be an N type semiconductor layer, and the first conductive semiconductor layer 117 may be a P type semiconductor. It can be implemented in layers. Further, an N-type semiconductor layer, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type, may be further formed on the second conductive semiconductor layer 125. The semiconductor light emitting device 100 may define the first conductive semiconductor layer 117, the active layer 119, and the second conductive semiconductor layer 125 as a light emitting structure 150. 150) may be implemented as any one of an NP junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. The N-P and P-N junctions have an active layer disposed between the two layers, and the N-P-N junction or P-N-P junction includes at least one active layer between the three layers.

실시 예는 활성층(119)와 제2도전형 반도체층(125) 사이에 배치된 질화물 반도체층(123) 내에 서로 다른 인듐 조성비를 갖는 제1반도체층(131)과 제2반도체층(133)을 교대로 형성함으로써, 질화물 반도체층(123)의 결정성을 개선시켜 줄 수 있어, 상기 활성층(119)으로의 홀 주입 효율을 향상시켜 줄 수 있다.
According to the embodiment, the first semiconductor layer 131 and the second semiconductor layer 133 having different indium composition ratios are formed in the nitride semiconductor layer 123 disposed between the active layer 119 and the second conductive semiconductor layer 125. By alternately forming, the crystallinity of the nitride semiconductor layer 123 can be improved, and the hole injection efficiency into the active layer 119 can be improved.

도 2는 도 1의 발광 소자를 이용한 수평형 전극 구조를 갖는 발광 소자의 예이다.FIG. 2 is an example of a light emitting device having a horizontal electrode structure using the light emitting device of FIG. 1.

도 2를 참조하면, 발광 소자(101)는 제2도전형 반도체층(125) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1반도체층(117) 위에 제1전극(143)이 형성된다.Referring to FIG. 2, in the light emitting device 101, an electrode layer 141 and a second electrode 145 are formed on a second conductive semiconductor layer 125, and a first electrode () is formed on the first semiconductor layer 117. 143 is formed.

상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다. The electrode layer 141 is a current diffusion layer and may be formed of a material having transparency and electrical conductivity. The electrode layer 141 may be formed to have a refractive index lower than that of the compound semiconductor layer.

상기 전극층(141)은 상기 제2도전형 반도체층(125)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir와 같은 금속 물질 중에서 선택적으로 형성될 수 있다. The electrode layer 141 is formed on the upper surface of the second conductive semiconductor layer 125, and the material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium aluminum zinc oxide (IGZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, etc. It may be selected from, and may be formed of at least one layer. The electrode layer 141 may be formed as a reflective electrode layer, and the material may be selectively formed among metal materials such as Al, Ag, Pd, Rh, Pt, and Ir.

상기 제2전극(145)은 상기 제2도전형 반도체층(125) 및/또는 상기 전극층 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 145 may be formed on the second conductive semiconductor layer 125 and / or the electrode layer, and may include an electrode pad. The second electrode 145 may further include a current spreading pattern having an arm structure or a finger structure. The second electrode 145 may be made of a metal having the characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.

상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.A first electrode 143 is formed on a portion of the first conductive semiconductor layer 117. The first electrode 143 and the second electrode 145 are Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au and Au It can be chosen from the optional alloys.

상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(145)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
An insulating layer may be further formed on the surface of the light emitting device 101, and the insulating layer may prevent an interlayer short of the light emitting structure 145 and prevent moisture penetration.

도 3 및 도 4는 도 1의 발광 소자를 이용하여 수직형 발광 소자 및 그 제조 과정을 나타낸 도면이다.3 and 4 illustrate a vertical light emitting device and a manufacturing process thereof using the light emitting device of FIG. 1.

도 3을 참조하면, 제2도전형 반도체층(125) 위에 채널층(163) 및 전류 블록킹층(161)이 배치되며, 상기 채널층(163), 전류 블록킹층(161) 및 제2도전형 반도체층(125) 위에 오믹 접촉층(165)이 형성된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다.Referring to FIG. 3, a channel layer 163 and a current blocking layer 161 are disposed on the second conductive semiconductor layer 125, and the channel layer 163, the current blocking layer 161, and the second conductive type are disposed on the second conductive semiconductor layer 125. An ohmic contact layer 165 is formed on the semiconductor layer 125. The current blocking layer 161 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one of the, at least one may be formed between the channel layer 163.

상기 채널층(163)은 상기 제2도전형 반도체층(125)의 상면 에지를 따라 형성되며, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. The channel layer 163 may be formed along the upper edge of the second conductive semiconductor layer 125 and may have a loop shape or a frame shape. The channel layer 163 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 Or the like.

상기 제2도전형 반도체층(125) 위에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.The second electrode 170 may be formed on the second conductive semiconductor layer 125. The second electrode 170 may include a plurality of conductive layers 165, 167, and 169.

상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 위에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(125) 상에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 170 includes an ohmic contact layer 165, a reflective layer 167, and a bonding layer 169. The ohmic contact layer 165 may be a low conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag. A reflective layer 167 is formed on the ohmic contact layer 165, and the reflective layer 167 is composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof. It may be formed into a structure including at least one layer of a material selected from the group. The reflective layer 167 may be in contact with the second conductive semiconductor layer 125, and may be in ohmic contact with a metal, or ohmic contact with a low conductive material such as ITO, but is not limited thereto.

상기 반사층(167) 위에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 169 is formed on the reflective layer 167, and the bonding layer 169 may be used as a barrier metal or a bonding metal, and the material may be, for example, Ti, Au, Sn, Ni, Cr, or Ga. And at least one of In, Bi, Cu, Ag, and Ta and an optional alloy.

상기 본딩층(169) 위에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.A support member 173 is formed on the bonding layer 169, and the support member 173 may be formed as a conductive member. The materials may include copper (Cu-copper), gold (Au-gold), and nickel ( Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.) may be formed of a conductive material. As another example, the support member 173 may be implemented as a conductive sheet.

도 3 및 도 4를 참조하면, 상기 지지부재(173)를 형성한 다음, 성장 기판을 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(117)을 노출시켜 준다. 상기 성장 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(117) 상에 제1전극(181)을 형성하게 된다. 3 and 4, after forming the support member 173, the growth substrate is removed. The growth method of the growth substrate may be removed by a physical method (eg, laser lift off) or / and a chemical method (eg, wet etching) to expose the first conductive semiconductor layer 117. Isolation is performed in the direction in which the growth substrate is removed to form a first electrode 181 on the first conductive semiconductor layer 117.

상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125)의 하면에 접촉될 수 있다. The upper surface of the first conductive semiconductor layer 117 may be formed of a light extraction structure 117A such as roughness. An outer portion of the channel layer 163 may be exposed to an outer side of the sidewall of the light emitting structure 150, and an inner portion of the channel layer 163 may be in contact with a lower surface of the second conductive semiconductor layer 125.

이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 발광 소자(102)가 제조될 수 있다.
Accordingly, the vertical light emitting device 102 having the first electrode 181 and the support member 173 below the light emitting structure 150 may be manufactured.

도 5는 제3실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 5 is a view showing a light emitting device package according to a third embodiment.

도 5를 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 설치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.Referring to FIG. 5, the light emitting device package 200 may include a body 210, a first lead electrode 211 and a second lead electrode 212 installed on the body 210, and the body 210. The light emitting device 101 electrically connected to the first lead electrode 211 and the second lead electrode 212, and the molding member 220 surrounding the light emitting device 101 on the body 210. It includes.

상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다. The body 210 may include a silicon material, a synthetic resin material, or a metal material. The body 210 includes a reflector 215 having a cavity therein and an inclined surface around the cavity 210 when viewed from above.

상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다. The first lead electrode 211 and the second lead electrode 212 are electrically separated from each other, and may be formed to penetrate the inside of the body 210. That is, some of the first lead electrode 211 and the second lead electrode 212 may be disposed inside the cavity, and the other part may be disposed outside the body 210.

상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.The first lead electrode 211 and the second lead electrode 212 may supply power to the light emitting device 101, and may reflect light generated from the light emitting device 101 to increase light efficiency. It may also function to discharge the heat generated by the light emitting device 101 to the outside.

상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.The light emitting device 101 may be installed on the body 210 or on the first lead electrode 211 or / and the second lead electrode 212.

상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다. The wire 216 of the light emitting device 101 may be electrically connected to either the first lead electrode 211 or the second lead electrode 212, but is not limited thereto.

상기 몰딩부재(220)는 상기 발광 소자(1)를 포위하여 상기 발광 소자(1)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다. The molding member 220 may surround the light emitting device 1 to protect the light emitting device 1. In addition, the molding member 220 may include a phosphor, and the wavelength of light emitted from the light emitting device 101 may be changed by the phosphor.

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 6 및 도 7에 도시된 표시 장치, 도 8에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 6 and 7 and a lighting device shown in FIG. Etc. may be included.

도 6은 실시 예에 따른 표시 장치의 분해 사시도이다. 6 is an exploded perspective view of a display device according to an exemplary embodiment.

도 6을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 6, the display device 1000 includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, a reflective member 1022 under the light guide plate 1041, and the light guide plate 1041. A bottom cover 1011 that houses an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. ), But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse the light provided from the light emitting module 1031 to make a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.The light emitting module 1031 may include at least one, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device package 200 according to the above-described embodiment, and the light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals. have. The substrate may be a printed circuit board, but is not limited thereto. In addition, the substrate 1033 may include a metal core PCB (MCPCB, Metal Core PCB), flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 200 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, the substrate 1033 may be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Therefore, heat generated in the light emitting device package 200 may be discharged to the bottom cover 1011 via the heat dissipation plate.

상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted on the substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by transmitting or blocking light provided from the light emitting module 1031. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 7은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다. 7 is a diagram illustrating a display device having a light emitting device package according to an exemplary embodiment.

도 7을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 7, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting device package 200 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit (not shown).

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. The optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, and the horizontal and vertical prism sheets condense the incident light onto the display panel 1155. The brightness enhancing sheet reuses the lost light to improve the brightness .

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 8은 실시 예에 따른 조명 장치의 사시도이다.8 is a perspective view of a lighting apparatus according to an embodiment.

도 8을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 8, the lighting device 1500 may include a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 200 according to an embodiment mounted on the substrate 1532. The plurality of light emitting device packages 200 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue, or white, or a UV light emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자, 111: 기판, 113: 버퍼층, 115: 저전도층, 117:제1도전형 반도체층, 119: 활성층, 121: 제2도전형 반도체층, 123: 질화물 반도체층, 125: 제2도전형 반도체층, 131: 제1반도체층, 133: 제2반도체층Reference Signs List 100 light emitting element, 111 substrate, 113 buffer layer, 115 low conductivity layer, 117 first conductive semiconductor layer, 119 active layer, 121 second conductive semiconductor layer, 123 nitride semiconductor layer, 125 2 conductive semiconductor layer, 131: first semiconductor layer, 133: second semiconductor layer

Claims (13)

제1도전형 반도체층;
상기 제1도전형 반도체층 위에 제2도전형 반도체층;
상기 제2도전형 반도체층 위에 전극;
상기 제1도전형 반도체층과 상기 제2도전형 반도체층 위에 활성층;
상기 활성층과 상기 제2도전형 반도체층 사이에 배치된 질화물 반도체층을 포함하며,
상기 질화물 반도체층은 교대로 배치된 복수의 제1반도체층 및 제2반도체층을 포함하며,
상기 복수의 제1반도체층은 InxAlyGa1 -x- yN (0<x≤0.1, 0.15≤y≤0.19, 0<x+y<1)의 조성식을 갖고,
상기 복수의 제2반도체층은 상기 제1반도체층의 인듐(In) 조성비와 다른 인듐 조성비를 갖는 InAlGaN층을 포함하는 발광 소자.
A first conductive semiconductor layer;
A second conductive semiconductor layer on the first conductive semiconductor layer;
An electrode on the second conductive semiconductor layer;
An active layer on the first conductive semiconductor layer and the second conductive semiconductor layer;
A nitride semiconductor layer disposed between the active layer and the second conductive semiconductor layer,
The nitride semiconductor layer includes a plurality of first semiconductor layers and a second semiconductor layer disposed alternately,
A first semiconductor layer of the plurality has a composition formula of In x Al y Ga 1 -x- y N (0 <x≤0.1, 0.15≤y≤0.19, 0 <x + y <1),
The plurality of second semiconductor layers may include an InAlGaN layer having an indium composition ratio different from that of the indium (In) composition of the first semiconductor layer.
제1항에 있어서, 상기 제1반도체층과 상기 제2반도체층의 알루미늄 조성비는 서로 다른 발광 소자.The light emitting device of claim 1, wherein an aluminum composition ratio of the first semiconductor layer and the second semiconductor layer is different from each other. 제1항에 있어서, 상기 제1 반도체층과 상기 제2반도체층의 주기는 5~30주기를 포함하는 발광 소자.The light emitting device of claim 1, wherein a period of the first semiconductor layer and the second semiconductor layer includes 5 to 30 cycles. 제3항에 있어서, 상기 질화물 반도체층의 두께는 10nm~100nm를 포함하며,
상기 제1반도체층과 상기 제2반도체층은 동일한 두께를 포함하는 발광 소자.
The method of claim 3, wherein the nitride semiconductor layer has a thickness of 10nm to 100nm,
The first semiconductor layer and the second semiconductor layer has the same thickness light emitting device.
제1항에 있어서, 상기 제1반도체층과 상기 제2반도체층의 인듐 조성비는 0.1%~10% 범위에 있는 발광 소자.The light emitting device of claim 1, wherein an indium composition ratio of the first semiconductor layer and the second semiconductor layer is in a range of 0.1% to 10%. 제1항 또는 제5항에 있어서, 상기 제1반도체층과 상기 제2반도체층의 알루미늄 조성비는 15%~19% 범위에 있는 발광 소자.The light emitting device of claim 1 or 5, wherein an aluminum composition ratio of the first semiconductor layer and the second semiconductor layer is in a range of 15% to 19%. 제6항에 있어서, 상기 제1반도체층과 상기 제2반도체층의 알루미늄 조성비는 서로 다른 조성비를 갖는 발광 소자.The light emitting device of claim 6, wherein the aluminum composition ratios of the first semiconductor layer and the second semiconductor layer have different composition ratios. 제1항에 있어서, 상기 제1반도체층과 상기 제2반도체층은 제2도전형의 도펀트를 포함하는 발광 소자.The light emitting device of claim 1, wherein the first semiconductor layer and the second semiconductor layer include a dopant of a second conductivity type. 제6항에 있어서, 상기 질화물 반도체층과 상기 활성층 사이에 제2도전형 클래드층을 포함하는 발광 소자.The light emitting device of claim 6, further comprising a second conductive clad layer between the nitride semiconductor layer and the active layer. 제1항에 있어서, 상기 제2도전형 반도체층 및 상기 질화물 반도체층은 P형 반도체층인 발광소자.The light emitting device of claim 1, wherein the second conductive semiconductor layer and the nitride semiconductor layer are P-type semiconductor layers. 제1항에 있어서, 상기 제1반도체층과 상기 제2반도체층 중에서 상기 제1반도체층은 상기 제2반도체층보다 인듐 조성비가 더 많고 알루미늄 조성비는 더 작은 발광 소자. 2. The light emitting device of claim 1, wherein the first semiconductor layer has a higher indium composition ratio and a smaller aluminum composition ratio than the second semiconductor layer among the first semiconductor layer and the second semiconductor layer. 청구항 제1항의 발광 소자;
캐비티를 갖는 몸체;
상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및
상기 캐비티에 몰딩 부재를 포함하는 발광 소자 패키지.
The light emitting device of claim 1;
A body having a cavity;
A plurality of lead electrodes disposed in the cavity and connected to the light emitting elements; And
The light emitting device package including a molding member in the cavity.
기판 상에 제1도전형 반도체층을 형성하는 단계;
상기 제1도전형 반도체층 상에 활성층을 형성하는 단계;
상기 활성층 상에 제2도전형의 도펀트를 갖는 질화물 반도체층을 형성하는 단계; 및
상기 질화물 반도체층 상에 제2도전형 반도체층을 형성하는 단계를 포함하며,
상기 질화물 반도체층의 형성 단계는, InxAlyGa1-x-yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 복수의 제1반도체층과 InaAlbGa1 -a- bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 복수의 제2반도체층을 교대로 형성하며,
상기 제2반도체층을 형성할 때 상기 제1반도체층의 형성할 때보다 N2 또는 NH3의 주입량을 증가시키는 발광 소자 제조방법.
Forming a first conductive semiconductor layer on the substrate;
Forming an active layer on the first conductive semiconductor layer;
Forming a nitride semiconductor layer having a second conductivity type dopant on the active layer; And
Forming a second conductive semiconductor layer on the nitride semiconductor layer,
The forming of the nitride semiconductor layer may include a plurality of first semiconductor layers having a composition formula of In x Al y Ga 1-xy N (0 <x ≦ 0.1, 0 <y ≦ 0.19, 0 <x + y <1); A plurality of second semiconductor layers having a composition formula of In a Al b Ga 1 -a- b N (0 <a <0.1, 0.15 <b <1, 0 <a + b <1) are alternately formed;
The method of manufacturing the light emitting device to increase the injection amount of N 2 or NH 3 when forming the second semiconductor layer than when forming the first semiconductor layer.
KR1020110072134A 2011-07-20 2011-07-20 Light emitting device, method for fabricating the same, and light emitting device package KR101826980B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110072134A KR101826980B1 (en) 2011-07-20 2011-07-20 Light emitting device, method for fabricating the same, and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072134A KR101826980B1 (en) 2011-07-20 2011-07-20 Light emitting device, method for fabricating the same, and light emitting device package

Publications (2)

Publication Number Publication Date
KR20130011168A true KR20130011168A (en) 2013-01-30
KR101826980B1 KR101826980B1 (en) 2018-02-07

Family

ID=47840180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072134A KR101826980B1 (en) 2011-07-20 2011-07-20 Light emitting device, method for fabricating the same, and light emitting device package

Country Status (1)

Country Link
KR (1) KR101826980B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021576A (en) * 2009-10-19 2010-01-28 Ricoh Co Ltd Method of manufacturing semiconductor device
JP5050044B2 (en) * 2009-12-14 2012-10-17 株式会社東芝 Vapor growth method

Also Published As

Publication number Publication date
KR101826980B1 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
JP6215255B2 (en) Light emitting device, light emitting device package, and lighting system
KR101990095B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
US20110156068A1 (en) Light emitting device, light emitting device package and illumination system
KR101916020B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20120137181A (en) Light emitting device and light emitting device package
KR20130028291A (en) Light emitting device, and light emitting device package
KR101843420B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20130021296A (en) Light emitting device, light emitting device package, and light unit
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR102075151B1 (en) Light emitting device, light emitting device package, and light unit
KR20140043635A (en) Light emitting device
KR20130017463A (en) Growth substrate, nitride semiconductor device and method for fabricating the same
KR20130045686A (en) Light emitting device, light emitting device package, and light unit
KR20130022439A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR20120137180A (en) Light emitting device and light emitting device package
KR20120139128A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101826980B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101856215B1 (en) Light emitting device and light emitting device package
KR20120087033A (en) Light emitting device
KR101865934B1 (en) Light emitting device, light emitting device package, and light unit
KR101873589B1 (en) Light emitting device, light emitting device package, and light unit
KR20130016667A (en) Light emitting device, light emitting device package, and light unit
KR20130016948A (en) Light emitting device, light emitting device package, and light unit
KR20130039187A (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant