KR102075151B1 - Light emitting device, light emitting device package, and light unit - Google Patents

Light emitting device, light emitting device package, and light unit Download PDF

Info

Publication number
KR102075151B1
KR102075151B1 KR1020180111959A KR20180111959A KR102075151B1 KR 102075151 B1 KR102075151 B1 KR 102075151B1 KR 1020180111959 A KR1020180111959 A KR 1020180111959A KR 20180111959 A KR20180111959 A KR 20180111959A KR 102075151 B1 KR102075151 B1 KR 102075151B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting structure
semiconductor layer
ion implantation
Prior art date
Application number
KR1020180111959A
Other languages
Korean (ko)
Other versions
KR20180107060A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180111959A priority Critical patent/KR102075151B1/en
Publication of KR20180107060A publication Critical patent/KR20180107060A/en
Application granted granted Critical
Publication of KR102075151B1 publication Critical patent/KR102075151B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 지지 부재; 상기 지지 부재 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 발광 구조물과 상기 지지부재 사이에 배치되는 오믹접촉층; 상기 발광 구조물과 상기 지지부재 사이에서 상기 오믹접촉층 둘레에 배치되는 채널층; 상기 발광 구조물의 저면에서 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 연장되어 배치되는 절연성 이온주입층; 및 상기 오믹접촉층과 상기 지지 부재 사이에 배치되는 전극층;을 포함하고, 상기 지지 부재 상면의 수평 방향의 폭은 상기 발광 구조물 저면의 수평 방향의 폭보다 크고, 상기 활성층은 상기 절연성 이온주입층 내측에 배치되는 중심 영역, 및 상기 절연성 이온주입층 외측에 배치되는 외곽 영역을 포함하고, 상기 채널층은 상기 외곽 영역의 저면에서 상기 발광 구조물의 외측으로 연장되고, 상기 오믹접촉층은 상기 절연성 이온주입층 사이에 위치한 상기 발광 구조물의 저면에 접촉하고, 상기 전극층은 상기 오믹접촉층의 저면에서 상기 채널층의 저면 상으로 연장되어 배치되고, 상기 발광 구조물은 러프니스를 갖는 상면과 상기 발광 구조물의 저면 사이에 상기 지지부재의 상면에 대하여 경사진 측면을 포함하고, 상기 절연성 이온주입층은 상기 경사진 측면을 따라 연속적으로 배치되어 폐루프를 형성하고, 상기 절연성 이온주입층은 상기 경사진 측면의 내측에 배치되고, 상기 러프니스를 갖는 상기 발광 구조물의 상면과 수직으로 중첩되는 발광 소자를 포함할 수 있다.Embodiments include a support member; A light emitting structure on the support member, the light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; An ohmic contact layer disposed between the light emitting structure and the support member; A channel layer disposed around the ohmic contact layer between the light emitting structure and the support member; An insulating ion implantation layer extending from a bottom surface of the light emitting structure to a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer; And an electrode layer disposed between the ohmic contact layer and the support member, wherein the horizontal width of the upper surface of the support member is greater than the horizontal width of the bottom surface of the light emitting structure, and the active layer is inside the insulating ion implantation layer. A center region disposed in the outer region and an outer region disposed outside the insulating ion implantation layer, wherein the channel layer extends from the bottom of the outer region to the outside of the light emitting structure, and the ohmic contact layer includes the insulating ion implantation layer. A bottom surface of the light emitting structure positioned between the layers, wherein the electrode layer extends from the bottom of the ohmic contact layer onto the bottom of the channel layer, and the light emitting structure has a top surface having roughness and a bottom surface of the light emitting structure. It includes a side inclined with respect to the upper surface of the support member between, the insulating ion implantation layer is the mirror Continuously disposed along the lateral side to form a closed loop, wherein the insulating ion implantation layer is disposed inside the inclined side, and includes a light emitting element vertically overlapping the top surface of the light emitting structure having the roughness; Can be.

Description

발광소자, 발광소자 패키지 및 라이트 유닛{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}Light-Emitting Device, Light-Emitting Package and Light Unit {LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as one of light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light emitting devices increases, light emitting devices have been applied to various fields including display devices and lighting devices.

실시 예는 전기적인 신뢰성이 확보되며 전기적으로 연결된 복수의 발광 셀을 포함하는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다. The embodiment provides a light emitting device, a light emitting device package, and a light unit including a plurality of light emitting cells electrically secured and electrically connected.

실시 예는 지지 부재; 상기 지지 부재 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 발광 구조물과 상기 지지부재 사이에 배치되는 오믹접촉층; 상기 발광 구조물과 상기 지지부재 사이에서 상기 오믹접촉층 둘레에 배치되는 채널층; 상기 발광 구조물의 저면에서 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 연장되어 배치되는 절연성 이온주입층; 및 상기 오믹접촉층과 상기 지지 부재 사이에 배치되는 전극층;을 포함하고, 상기 지지 부재 상면의 수평 방향의 폭은 상기 발광 구조물 저면의 수평 방향의 폭보다 크고, 상기 활성층은 상기 절연성 이온주입층 내측에 배치되는 중심 영역, 및 상기 절연성 이온주입층 외측에 배치되는 외곽 영역을 포함하고, 상기 채널층은 상기 외곽 영역의 저면에서 상기 발광 구조물의 외측으로 연장되고, 상기 오믹접촉층은 상기 절연성 이온주입층 사이에 위치한 상기 발광 구조물의 저면에 접촉하고, 상기 전극층은 상기 오믹접촉층의 저면에서 상기 채널층의 저면 상으로 연장되어 배치되고, 상기 발광 구조물은 러프니스를 갖는 상면과 상기 발광 구조물의 저면 사이에 상기 지지 부재의 상면에 대하여 경사진 측면을 포함하고, 상기 절연성 이온주입층은 상기 경사진 측면을 따라 연속적으로 배치되어 폐루프를 형성하고, 상기 절연성 이온주입층은 상기 경사진 측면의 내측에 배치되고, 상기 러프니스를 갖는 상기 발광 구조물의 상면과 수직으로 중첩되는 발광 소자를 포함할 수 있다.Embodiments include a support member; A light emitting structure on the support member, the light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; An ohmic contact layer disposed between the light emitting structure and the support member; A channel layer disposed around the ohmic contact layer between the light emitting structure and the support member; An insulating ion implantation layer extending from a bottom surface of the light emitting structure to a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer; And an electrode layer disposed between the ohmic contact layer and the support member, wherein the horizontal width of the upper surface of the support member is greater than the horizontal width of the bottom surface of the light emitting structure, and the active layer is inside the insulating ion implantation layer. A center region disposed in the outer region and an outer region disposed outside the insulating ion implantation layer, wherein the channel layer extends from the bottom of the outer region to the outside of the light emitting structure, and the ohmic contact layer includes the insulating ion implantation layer. A bottom surface of the light emitting structure positioned between the layers, wherein the electrode layer extends from the bottom of the ohmic contact layer onto the bottom of the channel layer, and the light emitting structure has a top surface having roughness and a bottom surface of the light emitting structure. A sidewall inclined with respect to the upper surface of the support member, wherein the insulating ion implantation layer is It is disposed continuously along the photographic side to form a closed loop, the insulating ion implantation layer is disposed inside the inclined side, and includes a light emitting element vertically overlapping the upper surface of the light emitting structure having the roughness Can be.

실시 예는 패키지 몸체; 상기 패키지 몸체 상면 상에 서로 이격되어 배치되는 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극과 각각 전기적으로 연결되며, 상기 패키지 몸체 저면 상에 서로 이격되어 배치되는 제1 본딩 패드 및 제2 본딩 패드; 상기 제1 전극 상에 배치되며 상기 제1 전극과 전기적으로 연결되는 지지 부재; 상기 지지 부재 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 발광 구조물과 상기 지지부재 사이에 배치되는 오믹접촉층; 상기 발광 구조물과 상기 지지부재 사이에서 상기 오믹접촉층 둘레에 배치되는 채널층; 상기 발광 구조물의 저면에서 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 연장되어 배치되는 절연성 이온주입층; 및 상기 오믹접촉층과 상기 지지 부재 사이에 배치되는 전극층;을 포함하고, 상기 지지 부재 상면의 수평 방향의 폭은 상기 발광 구조물 저면의 수평 방향의 폭보다 크고, 상기 활성층은 상기 절연성 이온주입층 내측에 배치되는 중심 영역, 및 상기 절연성 이온주입층 외측에 배치되는 외곽 영역을 포함하고, 상기 채널층은 상기 외곽 영역의 저면에서 상기 발광 구조물의 외측으로 연장되고, 상기 오믹접촉층은 상기 절연성 이온주입층 사이에 위치한 상기 발광 구조물의 저면에 접촉하고, 상기 전극층은 상기 오믹접촉층의 저면에서 상기 채널층의 저면 상으로 연장되어 배치되고, 상기 발광 구조물은 러프니스를 갖는 상면과 상기 발광 구조물의 저면 사이에 상기 지지 부재의 상면에 대하여 경사진 측면을 포함하고, 상기 절연성 이온주입층은 상기 경사진 측면의 내측에 배치되고, 상기 러프니스를 갖는 상면과 수직으로 중첩되고, 상기 절연성 이온주입층은 상기 경사진 측면을 따라 연속적으로 배치되어 폐루프를 형성하고, 상기 발광 구조물은 상기 제2 전극과 전기적으로 연결되는 와이어를 포함하는 발광 소자 패키지를 포함할 수 있다.An embodiment is a package body; First and second electrodes spaced apart from each other on an upper surface of the package body; First and second bonding pads electrically connected to the first and second electrodes, respectively, and spaced apart from each other on a bottom surface of the package body; A support member disposed on the first electrode and electrically connected to the first electrode; A light emitting structure on the support member, the light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; An ohmic contact layer disposed between the light emitting structure and the support member; A channel layer disposed around the ohmic contact layer between the light emitting structure and the support member; An insulating ion implantation layer extending from a bottom surface of the light emitting structure to a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer; And an electrode layer disposed between the ohmic contact layer and the support member, wherein the horizontal width of the upper surface of the support member is greater than the horizontal width of the bottom surface of the light emitting structure, and the active layer is inside the insulating ion implantation layer. A center region disposed in the outer region and an outer region disposed outside the insulating ion implantation layer, wherein the channel layer extends from the bottom of the outer region to the outside of the light emitting structure, and the ohmic contact layer includes the insulating ion implantation layer. A bottom surface of the light emitting structure positioned between the layers, wherein the electrode layer extends from the bottom of the ohmic contact layer onto the bottom of the channel layer, and the light emitting structure has a top surface having roughness and a bottom surface of the light emitting structure. A sidewall inclined with respect to the upper surface of the support member, wherein the insulating ion implantation layer is inclined Disposed on an inner side of a photographic side, and vertically overlapping with an upper surface having the roughness, wherein the insulating ion implantation layer is continuously disposed along the inclined side to form a closed loop, and the light emitting structure is formed on the second electrode It may include a light emitting device package including a wire electrically connected to the.

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 전기적인 신뢰성이 확보되며 전기적으로 연결된 복수의 발광 셀을 제공할 수 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiment may provide a plurality of light emitting cells electrically secured and electrically connected.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 7은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 8은 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 9는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
1 is a view showing a light emitting device according to an embodiment.
2 to 7 illustrate a method of manufacturing a light emitting device according to the embodiment.
8 is a view showing a modification of the light emitting device according to the embodiment.
9 is a view showing a light emitting device package according to an embodiment.
10 is a diagram illustrating a display device according to an exemplary embodiment.
11 is a diagram illustrating another example of a display device according to an exemplary embodiment.
12 is a view showing a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer, region, pattern, or structure may be “under” or “under” the substrate, each layer, region, pad, or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer may be exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a light emitting device manufacturing method according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view showing a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 도시된 바와 같이, 제1 발광구조물(10), 제2 발광구조물(20), 제3 발광구조물(30), 제1 반사전극(17), 제2 반사전극(27), 제3 반사전극(37)을 포함할 수 있다. 도 1에는 3 개의 발광구조물이 배치된 경우를 나타내었으나, 실시 예에 따른 발광소자는 2 개의 발광구조물을 포함할 수도 있으며 또한 4 개 이상의 발광구조물을 포함할 수도 있다. 상기 복수의 발광구조물들은 전기적으로 연결될 수 있다. 예로서, 상기 복수의 발광구조물들은 전기적으로 직렬 구조로 연결될 수 있다. 상기 복수의 발광구조물들은 지지기판(70) 위에 배치될 수 있다.As shown in FIG. 1, the light emitting device according to the embodiment may include a first light emitting structure 10, a second light emitting structure 20, a third light emitting structure 30, a first reflective electrode 17, and a second light emitting device. The reflective electrode 27 and the third reflective electrode 37 may be included. 1 illustrates a case where three light emitting structures are disposed, the light emitting device according to the embodiment may include two light emitting structures and may also include four or more light emitting structures. The plurality of light emitting structures may be electrically connected to each other. For example, the plurality of light emitting structures may be electrically connected in series. The plurality of light emitting structures may be disposed on the support substrate 70.

상기 제1 발광구조물(10)은 제1 도전형의 제1 반도체층(11), 제1 활성층(12), 제2 도전형의 제2 반도체층(13)을 포함할 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 도전형의 제2 반도체층(13) 사이에 배치될 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형의 제2 반도체층(13)은 상기 제1 활성층(12) 아래에 배치될 수 있다.The first light emitting structure 10 may include a first semiconductor layer 11 of a first conductivity type, a first active layer 12, and a second semiconductor layer 13 of a second conductivity type. The first active layer 12 may be disposed between the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type. The first active layer 12 may be disposed under the first semiconductor layer 11 of the first conductivity type, and the second semiconductor layer 13 of the second conductivity type may be below the first active layer 12. Can be placed in.

예로서, 상기 제1 도전형의 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first semiconductor layer 11 of the first conductivity type is formed of an n-type semiconductor layer to which an n-type dopant is added as the first conductivity type dopant, and the second semiconductor layer 13 of the second conductivity type. The second conductive dopant may be formed of a p-type semiconductor layer to which a p-type dopant is added. In addition, the first semiconductor layer 11 of the first conductivity type may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may be formed of an n-type semiconductor layer.

상기 제1 도전형의 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first semiconductor layer 11 of the first conductivity type may include, for example, an n-type semiconductor layer. The first semiconductor layer 11 of the first conductivity type may be implemented as a compound semiconductor. The first semiconductor layer 11 of the first conductivity type may be implemented as, for example, a group II-VI or group III-V compound semiconductor.

예컨대, 상기 제1 도전형의 제1 반도체층(11)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first semiconductor layer 11 of the first conductivity type has a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It can be implemented with a semiconductor material. The first conductivity type first semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. N-type dopants such as Sn, Se, Te, and the like may be doped.

상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제1 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제1 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The first active layer 12 is electrons (or holes) injected through the first semiconductor layer 11 of the first conductivity type and holes injected through the second semiconductor layer 13 of the second conductivity type ( Or electrons) meet each other and emit light due to a band gap difference of an energy band according to a material of forming the first active layer 12. The first active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 제1 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 제1 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.상기 제1 활성층(12)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 제1 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The first active layer 12 may be implemented with a compound semiconductor. The first active layer 12 may be implemented as, for example, a Group II-VI or Group III-V compound semiconductor. The first active layer 12 may be, for example, In x Al y Ga 1-xy N (0). It can be implemented with a semiconductor material having a composition formula of ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1). When the first active layer 12 is implemented as the multi-well structure, the first active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. For example, an InGaN well layer / It can be implemented in the cycle of the GaN barrier layer.

상기 제2 도전형의 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second semiconductor layer 13 of the second conductivity type may be implemented with, for example, a p-type semiconductor layer. The second semiconductor layer 13 of the second conductivity type may be implemented as a compound semiconductor. For example, the second semiconductor layer 13 of the second conductivity type may be implemented as a group II-VI or group III-V compound semiconductor.

에컨대, 상기 제2 도전형의 제2 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.For example, the second semiconductor layer 13 of the second conductivity type may have a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It can be implemented with a semiconductor material having. The second conductive second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. P-type dopants such as, Ca, Sr, and Ba may be doped.

한편, 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 제1 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 제1 반도체층(11) 및 상기 제2 도전형의 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 제1 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 11 of the first conductivity type may include a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed below the second conductive layer 13 of the second conductivity type. Accordingly, the first light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type may be uniformly or non-uniformly formed. That is, the structure of the first light emitting structure 10 may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형의 제1 반도체층(11)과 상기 제1 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13)과 상기 제1 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type first semiconductor layer 11 and the first active layer 12. In addition, a second conductive AlGaN layer may be formed between the second semiconductor layer 13 of the second conductivity type and the first active layer 12.

그리고, 상기 제2 발광구조물(20)은 제1 도전형의 제3 반도체층(21), 제2 활성층(22), 제2 도전형의 제4 반도체층(23)을 포함할 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21)과 상기 제2 도전형의 제4 반도체층(23) 사이에 배치될 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21) 아래에 배치될 수 있으며, 상기 제2 도전형의 제4 반도체층(23)은 상기 제2 활성층(22) 아래에 배치될 수 있다. 상기 제2 발광구조물(20)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.The second light emitting structure 20 may include a third semiconductor layer 21 of a first conductivity type, a second active layer 22, and a fourth semiconductor layer 23 of a second conductivity type. The second active layer 22 may be disposed between the third semiconductor layer 21 of the first conductivity type and the fourth semiconductor layer 23 of the second conductivity type. The second active layer 22 may be disposed below the third semiconductor layer 21 of the first conductivity type, and the fourth semiconductor layer 23 of the second conductivity type may be below the second active layer 22. Can be placed in. The second light emitting structure 20 may be similarly formed based on the first light emitting structure 10 described above.

또한, 상기 제3 발광구조물(30)은 제1 도전형의 제5 반도체층(31), 제3 활성층(32), 제2 도전형의 제6 반도체층(33)을 포함할 수 있다. 상기 제3 활성층(32)은 상기 제1 도전형의 제5 반도체층(31)과 상기 제2 도전형의 제6 반도체층(33) 사이에 배치될 수 있다. 상기 제3 활성층(32)은 상기 제1 도전형의 제5 반도체층(31) 아래에 배치될 수 있으며, 상기 제2 도전형의 제6 반도체층(33)은 상기 제3 활성층(32) 아래에 배치될 수 있다. 상기 제3 발광구조물(30)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.In addition, the third light emitting structure 30 may include a fifth semiconductor layer 31 of a first conductivity type, a third active layer 32, and a sixth semiconductor layer 33 of a second conductivity type. The third active layer 32 may be disposed between the fifth semiconductor layer 31 of the first conductivity type and the sixth semiconductor layer 33 of the second conductivity type. The third active layer 32 may be disposed under the fifth semiconductor layer 31 of the first conductivity type, and the sixth semiconductor layer 33 of the second conductivity type may be below the third active layer 32. Can be placed in. The third light emitting structure 30 may be similarly formed based on the first light emitting structure 10 described above.

상기 제1 발광구조물(10) 아래에 제1 오믹접촉층(15)과 상기 제1 반사전극(17)이 배치될 수 있다. 상기 제1 발광구조물(10) 아래 및 상기 제1 오믹접촉층(15) 둘레에 제1 채널층(16)이 배치될 수 있다. The first ohmic contact layer 15 and the first reflective electrode 17 may be disposed under the first light emitting structure 10. The first channel layer 16 may be disposed under the first light emitting structure 10 and around the first ohmic contact layer 15.

상기 제1 채널층(16)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 채널층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1 채널층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제1 채널층(16)은 아이솔레이션층으로 지칭될 수도 있다.The first channel layer 16 may be formed of, for example, a material having electrical insulation. The first channel layer 16 may be formed of, for example, oxide or nitride. For example, the first channel layer 16 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , and the like. Can be selected and formed. The first channel layer 16 may also be referred to as an isolation layer.

상기 제1 발광구조물(10) 아래 및 상기 제1 반사전극(17) 둘레에 제1 금속층(19)이 배치될 수 있다. 상기 제1 금속층(19)은 상기 제1 오믹접촉층(15) 둘레 및 상기 제1 반사전극(17) 아래에 배치될 수 있다. The first metal layer 19 may be disposed under the first light emitting structure 10 and around the first reflective electrode 17. The first metal layer 19 may be disposed around the first ohmic contact layer 15 and below the first reflective electrode 17.

상기 제1 오믹접촉층(15)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제1 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflective electrode 17 may be formed of a metal material having a high reflectance. For example, the first reflective electrode 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the first reflecting electrode 17 may be formed of the metal or the alloy, Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Light-transmitting materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in the embodiment, the first reflective electrode 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제1 오믹접촉층(15)은 상기 제1 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제1 반사전극(17)은 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제1 금속층(19)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The first ohmic contact layer 15 may be formed to be in ohmic contact with the first light emitting structure 10. In addition, the first reflective electrode 17 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the first light emitting structure 10. The first metal layer 19 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹접촉층(25)과 상기 제2 반사전극(27)이 배치될 수 있다. 상기 제2 발광구조물(20) 아래 및 상기 제2 오믹접촉층(25) 둘레에 제2 채널층(26)이 배치될 수 있다. In addition, a second ohmic contact layer 25 and the second reflective electrode 27 may be disposed under the second light emitting structure 20. The second channel layer 26 may be disposed under the second light emitting structure 20 and around the second ohmic contact layer 25.

상기 제2 채널층(26)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 채널층(26)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제2 채널층(26)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제2 채널층(26)은 아이솔레이션층으로 지칭될 수도 있다.The second channel layer 26 may be formed of, for example, a material having electrical insulation. The second channel layer 26 may be formed of, for example, oxide or nitride. For example, the second channel layer 26 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , and the like. Can be selected and formed. The second channel layer 26 may also be referred to as an isolation layer.

상기 제2 발광구조물(20) 아래 및 상기 제2 반사전극(27) 둘레에 제2 금속층(29)이 배치될 수 있다. 상기 제2 금속층(29)은 상기 제2 오믹접촉층(25) 둘레 및 상기 제2 반사전극(27) 아래에 배치될 수 있다. The second metal layer 29 may be disposed under the second light emitting structure 20 and around the second reflective electrode 27. The second metal layer 29 may be disposed around the second ohmic contact layer 25 and below the second reflective electrode 27.

상기 제2 오믹접촉층(25)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second ohmic contact layer 25 may be formed of, for example, a transparent conductive oxide layer. The second ohmic contact layer 25 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The second reflecting electrode 27 may be formed of a metal material having a high reflectance. For example, the second reflective electrode 27 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the third reflecting electrode 37 may be formed of the metal or the alloy and Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Light-transmitting materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in the embodiment, the second reflecting electrode 27 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제2 오믹접촉층(25)은 상기 제2 발광구조물(20)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 반사전극(27)은 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제2 금속층(29)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second ohmic contact layer 25 may be formed to be in ohmic contact with the second light emitting structure 20. In addition, the second reflective electrode 27 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the second light emitting structure 20. The second metal layer 29 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

또한, 상기 제3 발광구조물(30) 아래에 제3 오믹접촉층(35)과 상기 제3 반사전극(37)이 배치될 수 있다. 상기 제3 발광구조물(30) 아래 및 상기 제3 오믹접촉층(35) 둘레에 제3 채널층(36)이 배치될 수 있다. In addition, a third ohmic contact layer 35 and the third reflective electrode 37 may be disposed under the third light emitting structure 30. A third channel layer 36 may be disposed under the third light emitting structure 30 and around the third ohmic contact layer 35.

상기 제3 채널층(36)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 제3 채널층(36)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제3 채널층(36)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제3 채널층(36)은 아이솔레이션층으로 지칭될 수도 있다.The third channel layer 36 may be formed of, for example, a material having electrical insulation. The third channel layer 36 may be formed of, for example, oxide or nitride. For example, the third channel layer 36 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , and the like. Can be selected and formed. The third channel layer 36 may be referred to as an isolation layer.

상기 제3 발광구조물(30) 아래 및 상기 제3 반사전극(37) 둘레에 제3 금속층(39)이 배치될 수 있다. 상기 제3 금속층(39)은 상기 제3 오믹접촉층(35) 둘레 및 상기 제3 반사전극(37) 아래에 배치될 수 있다. A third metal layer 39 may be disposed under the third light emitting structure 30 and around the third reflective electrode 37. The third metal layer 39 may be disposed around the third ohmic contact layer 35 and below the third reflective electrode 37.

상기 제3 오믹접촉층(35)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제3 오믹접촉층(35)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The third ohmic contact layer 35 may be formed of, for example, a transparent conductive oxide layer. For example, the third ohmic contact layer 35 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제3 반사전극(37)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제3 반사전극(37)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제3 반사전극(37)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The third reflective electrode 37 may be formed of a metal material having a high reflectance. For example, the third reflective electrode 37 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the third reflecting electrode 37 may be formed of the metal or the alloy and Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Light-transmitting materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in the embodiment, the third reflective electrode 37 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제3 오믹접촉층(35)은 상기 제3 발광구조물(30)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제3 반사전극(37)은 상기 제3 발광구조물(30)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제3 금속층(39)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The third ohmic contact layer 35 may be formed to be in ohmic contact with the third light emitting structure 30. In addition, the third reflective electrode 37 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the third light emitting structure 30. The third metal layer 39 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 제1 컨택부(43)가 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결할 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 외곽의 제1 영역에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 상부면에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 측면에 접촉될 수 있다. The first contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. The first contact portion 43 may electrically connect the first semiconductor layer 11 of the first conductivity type to the second reflective electrode 27. The first contact portion 43 may be electrically connected to the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with a first region outside the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with an upper surface of the first semiconductor layer 11. The first contact portion 43 may be in contact with a side surface of the first semiconductor layer 11.

상기 제1 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 제1 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the first contact portion 43.

상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 43 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the first contact portion 43 may be formed of, for example, a transparent conductive oxide layer. For example, the first contact portion 43 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The first contact portion 43 may be in contact with an upper portion of the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 43 may be in contact with the N face (N face) of the first semiconductor layer 11 of the first conductivity type.

실시 예에 의하면, 상기 제1 발광구조물(10)의 내부에 배치된 제1 절연성 이온주입층(81)을 포함할 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제2 반도체층(13)의 중심영역과 상기 제2 반도체층(13)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제1 절연성 이온주입층(81)은 상기 제1 활성층(12) 내부에 배치될 수 있다. 상기 제1 절연성 이온주입층(81)은, 도 7에 나타낸 바와 같이, 상기 제1 활성층(12)의 중심영역과 외곽영역(12b)을 전기적으로 절연시킬 수 있다. 상기 제1 절연성 이온주입층(81)은 실제 발광이 이루어지는 상기 제1 활성층(12) 주위를 감싸도록 배치될 수 있다. 상기 제1 절연성 이온주입층(81)의 일부 영역은 상기 제1 반도체층(11) 내에 배치될 수 있다. 상기 제1 절연성 이온주입층(81)의 일부 영역은 상기 제1 반도체층(11) 내부에 접촉될 수 있다. According to the embodiment, it may include a first insulating ion implantation layer 81 disposed in the first light emitting structure (10). The first insulating ion implantation layer 81 may electrically insulate the central region of the second semiconductor layer 13 from the outer region of the second semiconductor layer 13. In addition, the first insulating ion implantation layer 81 may be disposed in the first active layer 12. As illustrated in FIG. 7, the first insulating ion implantation layer 81 may electrically insulate the center region and the outer region 12b of the first active layer 12. The first insulating ion implantation layer 81 may be disposed to surround the first active layer 12 where light is actually emitted. A portion of the first insulating ion implantation layer 81 may be disposed in the first semiconductor layer 11. A portion of the first insulating ion implantation layer 81 may be in contact with the inside of the first semiconductor layer 11.

이에 따라, 실시 예에 의하면, 상기 제1 반도체층(11)의 측면에 상기 제1 컨택부(43)가 접촉되도록 구현될 수 있다. 상기 제1 절연성 이온주입층(81)에 의하여 상기 제1 활성층(12)의 중심영역과 외곽영역이 전기적으로 절연될 수 있다. 따라서, 실시 예에 의하면 상기 제1 발광구조물(10)과 상기 제1 컨택부(43) 사이에 전기적 절연을 위한 별도의 절연층을 형성하지 않아도 되는 장점이 있다.Accordingly, according to an embodiment, the first contact portion 43 may be in contact with the side surface of the first semiconductor layer 11. The center region and the outer region of the first active layer 12 may be electrically insulated by the first insulating ion implantation layer 81. Therefore, according to the embodiment, there is an advantage of not having to form a separate insulation layer for electrical insulation between the first light emitting structure 10 and the first contact portion 43.

상기 제1 절연성 이온주입층(81)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제1 오믹접촉층(15) 내부에 배치될 수도 있다. 상기 제1 절연성 이온주입층(81)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제1 절연성 이온주입층(81)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제1 발광구조물(10)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The first insulating ion implantation layer 81 may be provided by, for example, an ion implantation process. The first insulating ion implantation layer 81 may be disposed inside the first ohmic contact layer 15. For example, the first insulating ion implantation layer 81 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the first insulating ion implantation layer 81 may be implanted with energy of, for example, 10 KeV to 100 KeV. The first insulating ion implantation layer 81 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the first light emitting structure 10.

상기 제2 발광구조물(20)과 상기 제3 발광구조물(30) 사이에 제2 컨택부(53)가 배치될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)과 상기 제3 반사전극(37)을 전기적으로 연결할 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 외곽의 제1 영역에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 측면에 접촉될 수 있다. A second contact portion 53 may be disposed between the second light emitting structure 20 and the third light emitting structure 30. The second contact portion 53 may electrically connect the third semiconductor layer 21 of the first conductivity type to the third reflective electrode 37. The second contact portion 53 may be electrically connected to the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may be in contact with a first region outside the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may contact the upper surface of the third semiconductor layer 21. The second contact portion 53 may be in contact with a side surface of the third semiconductor layer 21.

상기 제2 컨택부(53)는 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제3 반도체층(21)은 상기 제2 컨택부(53)를 통하여 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type. The third semiconductor layer 21 of the first conductivity type may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type through the second contact portion 53.

상기 제2 컨택부(53)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제2 컨택부(53)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 컨택부(53)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second contact portion 53 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the second contact portion 53 may be formed of, for example, a transparent conductive oxide layer. The second contact portion 53 may be, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)의 N 면(N face)에 접촉될 수 있다.The second contact portion 53 may be in contact with an upper portion of the third semiconductor layer 21 of the first conductivity type. For example, the third semiconductor layer 21 of the first conductivity type may be implemented including a GaN layer. In this case, when the growth direction and the etching direction of the semiconductor layer are considered, the second contact portion 53 may contact the N face of the third semiconductor layer 21 of the first conductivity type.

실시 예에 의하면, 상기 제2 발광구조물(20)의 내부에 배치된 제2 절연성 이온주입층(83)을 포함할 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제4 반도체층(23)의 중심영역과 상기 제4 반도체층(23)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제2 절연성 이온주입층(83)은 상기 제2 활성층(22) 내부에 배치될 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 활성층(22)의 중심영역과 외곽영역을 전기적으로 절연시킬 수 있다. 상기 제2 절연성 이온주입층(83)은 실제 발광이 이루어지는 상기 제2 활성층(22) 주위를 감싸도록 배치될 수 있다. 상기 제2 절연성 이온주입층(83)의 일부 영역은 상기 제3 반도체층(21) 내에 배치될 수 있다. 상기 제2 절연성 이온주입층(83)의 일부 영역은 상기 제3 반도체층(21) 내부에 접촉될 수 있다. According to the embodiment, it may include a second insulating ion implantation layer 83 disposed inside the second light emitting structure 20. The second insulating ion implantation layer 83 may electrically insulate the central region of the fourth semiconductor layer 23 from the outer region of the fourth semiconductor layer 23. In addition, the second insulating ion implantation layer 83 may be disposed in the second active layer 22. The second insulating ion implantation layer 83 may electrically insulate the center region and the outer region of the second active layer 22. The second insulating ion implantation layer 83 may be disposed to surround the second active layer 22 where light is actually emitted. A portion of the second insulating ion implanted layer 83 may be disposed in the third semiconductor layer 21. A portion of the second insulating ion implanted layer 83 may contact the inside of the third semiconductor layer 21.

이에 따라, 실시 예에 의하면, 상기 제3 반도체층(21)의 측면에 상기 제2 컨택부(43)가 접촉되도록 구현될 수 있다. 상기 제2 절연성 이온주입층(83)에 의하여 상기 제2 활성층(22)의 중심영역과 외곽영역이 전기적으로 절연될 수 있다. 따라서, 실시 예에 의하면 상기 제2 발광구조물(20)과 상기 제2 컨택부(53) 사이에 전기적 절연을 위한 별도의 절연층을 형성하지 않아도 되는 장점이 있다.Accordingly, according to the embodiment, the second contact portion 43 may be in contact with the side surface of the third semiconductor layer 21. The center region and the outer region of the second active layer 22 may be electrically insulated by the second insulating ion implantation layer 83. Therefore, according to the embodiment, there is an advantage that a separate insulating layer for electrical insulation is not required between the second light emitting structure 20 and the second contact portion 53.

상기 제2 절연성 이온주입층(83)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 오믹접촉층(25) 내부에 배치될 수도 있다. 상기 제2 절연성 이온주입층(83)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제2 절연성 이온주입층(83)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 발광구조물(20)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The second insulating ion implantation layer 83 may be provided by, for example, an ion implantation process. The second insulating ion implantation layer 83 may be disposed in the second ohmic contact layer 25. For example, the second insulating ion implantation layer 83 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the second insulating ion implantation layer 83 may be implanted with energy of, for example, 10 KeV to 100 KeV. The second insulating ion implantation layer 83 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the second light emitting structure 20.

실시 예에 의하면, 상기 제3 발광구조물(30)의 내부에 배치된 제3 절연성 이온주입층(85)을 포함할 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제6 반도체층(33)의 중심영역과 상기 제6 반도체층(33)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제3 절연성 이온주입층(85)은 상기 제3 활성층(32) 내부에 배치될 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 활성층(32)의 중심영역과 외곽영역을 전기적으로 절연시킬 수 있다. 상기 제3 절연성 이온주입층(85)은 실제 발광이 이루어지는 상기 제3 활성층(32) 주위를 감싸도록 배치될 수 있다. 상기 제3 절연성 이온주입층(85)의 일부 영역은 상기 제5 반도체층(31) 내에 배치될 수 있다. 상기 제3 절연성 이온주입층(85)의 일부 영역은 상기 제5 반도체층(31) 내부에 접촉될 수 있다. According to the embodiment, it may include a third insulating ion implantation layer 85 disposed inside the third light emitting structure (30). The third insulating ion implantation layer 85 may electrically insulate the central region of the sixth semiconductor layer 33 from the outer region of the sixth semiconductor layer 33. In addition, the third insulating ion implantation layer 85 may be disposed in the third active layer 32. The third insulating ion implanted layer 85 may electrically insulate the center region and the outer region of the third active layer 32. The third insulating ion implanted layer 85 may be disposed to surround the third active layer 32 where light is actually emitted. A portion of the third insulating ion implanted layer 85 may be disposed in the fifth semiconductor layer 31. A portion of the third insulating ion implanted layer 85 may contact the inside of the fifth semiconductor layer 31.

상기 제3 절연성 이온주입층(85)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 오믹접촉층(35) 내부에 배치될 수도 있다. 상기 제3 절연성 이온주입층(85)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제3 절연성 이온주입층(85)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 발광구조물(30)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The third insulating ion implantation layer 85 may be provided by, for example, an ion implantation process. The third insulating ion implantation layer 85 may be disposed inside the third ohmic contact layer 35. For example, the third insulating ion implantation layer 85 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the third insulating ion implantation layer 85 may be implanted with energy of, for example, 10 KeV to 100 KeV. The third insulating ion implantation layer 85 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the third light emitting structure 30.

상기 제2 금속층(29) 및 상기 제3 금속층(39) 아래에 절연층(40)이 배치될 수 있다. 상기 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 절연층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 절연층(40)은 TiO2, AlN 등의 절연물질로 구현될 수 있다. 상기 절연층(40)은 상기 제2 금속층(29)과 상기 제3 금속층(39)을 절연시킨다.An insulating layer 40 may be disposed under the second metal layer 29 and the third metal layer 39. The insulating layer 40 may be formed of oxide or nitride. The insulating layer 40 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The insulating layer 40 may be made of an insulating material such as TiO 2 , AlN. The insulating layer 40 insulates the second metal layer 29 from the third metal layer 39.

상기 제1 금속층(19)과 상기 절연층(40) 아래에 확산장벽층(50), 본딩층(60), 지지부재(70)가 배치될 수 있다. A diffusion barrier layer 50, a bonding layer 60, and a support member 70 may be disposed under the first metal layer 19 and the insulating layer 40.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. In the diffusion barrier layer 50, a material included in the bonding layer 60 may be formed in the process of providing the bonding layer 60 with the first reflective electrode 17, the second reflective electrode 27, and the first reflective layer 60. A function of preventing diffusion in the direction of the three reflective electrodes 37 may be performed. In the diffusion barrier layer 50, a material such as tin (Sn) included in the bonding layer 60 may be formed of the first reflective electrode 17, the second reflective electrode 27, and the third reflective electrode 37. ), Etc. can be prevented. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, Pt, V, Fe, and Mo material.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 may include a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include. The support member 70 may support the light emitting device according to the embodiment and perform a heat radiation function. The bonding layer 60 may be implemented as a seed layer.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The support member 70 may be formed of, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe and the like). In addition, the support member 70 may be implemented with an insulating material. The support member 70 may be made of a material such as Al 2 O 3 , SiO 2 .

실시 예에 의하면, 상기 제1 반사전극(17)과 상기 제5 반도체층(31) 위에 배치된 전극(80)을 통하여 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)에 전원이 인가될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)은 전기적으로 직렬 구조로 연결될 수 있다. 이에 따라, 상기 제1 반사전극(17) 및 상기 전극(80)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)에서 빛이 제공될 수 있게 된다. In example embodiments, the first light emitting structure 10, the second light emitting structure 20, and the first light emitting structure 10 may be disposed on the first reflective electrode 17 and the electrode 80 disposed on the fifth semiconductor layer 31. Power may be applied to the third light emitting structure 30. The first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 may be electrically connected in series. Accordingly, when power is applied through the first reflective electrode 17 and the electrode 80, the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 are separated from each other. Light can be provided.

실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the electrode 80 may be implemented in a multilayer structure. The electrode 80 may be implemented as an ohmic layer, an intermediate layer, and an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, and the like. The top layer may comprise Au, for example.

상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extraction pattern may be provided on an upper surface of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. An uneven pattern may be provided on an upper surface of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect.

실시 예에 따른 발광소자는 복수의 발광 셀을 포함할 수 있다. 상기 각각의 발광 셀은 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 포함할 수 있다. 상기 복수의 발광 셀은 상기 제2 도전형 반도체층 아래에 반사전극을 포함할 수 있다. The light emitting device according to the embodiment may include a plurality of light emitting cells. Each of the light emitting cells may include a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer. The plurality of light emitting cells may include a reflective electrode under the second conductive semiconductor layer.

또한 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층과 상기 제1 발광 셀에 인접한 제2 발광 셀의 반사전극을 전기적으로 연결하는 컨택부를 포함할 수 있다. 상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층 외곽의 제1 영역에 접촉될 수 있다.The display device may further include a contact unit electrically connecting the first conductive semiconductor layer of the first light emitting cell to the reflective electrode of the second light emitting cell adjacent to the first light emitting cell among the plurality of light emitting cells. The contact part may be in contact with a first region outside the first conductivity-type semiconductor layer of the first light emitting cell.

또한 상기 제1 발광 셀의 내부에 배치되어 상기 제1 발광 셀의 제2 도전형 반도체층의 중심영역과 외곽영역을 전기적으로 절연시키는 절연성 이온주입층을 포함할 수 있다. 상기 컨택부는 상기 제1 발광 셀의 상기 제1 도전형 반도체층의 상부 및 측면에 접촉될 수 있다. 상기 절연성 이온주입층은 상기 제1 발광 셀의 활성층 내부에 배치되어, 상기 제1 발광 셀 활성층의 중심영역과 외곽영역을 전기적으로 절연시킬 수 있다. 상기 컨택부는 상기 제1 발광 셀 활성층의 외곽영역에 접촉될 수 있다. 상기 절연성 이온주입층은 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.The display device may further include an insulating ion implantation layer disposed inside the first light emitting cell to electrically insulate the center region and the outer region of the second conductive semiconductor layer of the first light emitting cell. The contact portion may contact the top and side surfaces of the first conductivity type semiconductor layer of the first light emitting cell. The insulating ion implantation layer may be disposed inside the active layer of the first light emitting cell to electrically insulate the center area and the outer area of the first light emitting cell active layer. The contact part may contact an outer region of the first light emitting cell active layer. The insulating ion implantation layer may be formed by implanting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions.

그러면 도 2 내지 도 7을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.Next, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 2 to 7.

실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11a), 활성층(12a), 제2 도전형 반도체층(13a)을 형성한다. 상기 제1 도전형 반도체층(11a), 상기 활성층(12a), 상기 제2 도전형 반도체층(13a)은 발광구조물(10a)로 정의될 수 있다.According to the method of manufacturing the light emitting device according to the embodiment, as shown in FIG. 2, the first conductive semiconductor layer 11a, the active layer 12a, and the second conductive semiconductor layer 13a are formed on the substrate 5. do. The first conductive semiconductor layer 11a, the active layer 12a, and the second conductive semiconductor layer 13a may be defined as a light emitting structure 10a.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형의 제1 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다. For example, the substrate 5 may be formed of at least one of sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. A buffer layer may be further formed between the first semiconductor layer 11 of the first conductivity type and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11a)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11a)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11a is formed of an n type semiconductor layer to which an n type dopant is added as the first conductivity type dopant, and the second conductivity type semiconductor layer 13a is a second conductivity type dopant. As a p-type dopant may be formed as a p-type semiconductor layer. In addition, the first conductivity type semiconductor layer 11a may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13a may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11a)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11a)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 11a may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11a may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Can be. The first conductive semiconductor layer 11a may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, and the like, and doped with an n-type dopant such as Si, Ge, Sn, Se, Te, or the like. Can be.

상기 활성층(12a)은 상기 제1 도전형 반도체층(11a)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12a, electrons (or holes) injected through the first conductive semiconductor layer 11a and holes (or electrons) injected through the second conductive semiconductor layer 13a meet each other. The layer emits light due to a band gap difference of an energy band according to a material forming the active layer 12a. The active layer 12a may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12a)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12a may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). When the active layer 12a is formed of the multi quantum well structure, the active layer 12a may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer / GaN barrier layer. It can be formed in a cycle.

상기 제2 도전형 반도체층(13a)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13a)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 13a may be implemented with, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13a may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Can be. The second conductive semiconductor layer 13a may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, and the like, and dopants such as Mg, Zn, Ca, Sr, and Ba may be doped. Can be.

한편, 상기 제1 도전형 반도체층(11a)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13a)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13a) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10a)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11a) 및 상기 제2 도전형 반도체층(13a) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10a)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11a may include a p-type semiconductor layer, and the second conductive semiconductor layer 13a may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductive semiconductor layer 13a. Accordingly, the light emitting structure 10a may be np, pn, npn, or pnp junctions. It may have at least one of the structures. In addition, the doping concentrations of the impurities in the first conductivity type semiconductor layer 11a and the second conductivity type semiconductor layer 13a may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10a may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11a)과 상기 활성층(12a) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13a)과 상기 활성층(12a) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11a and the active layer 12a. In addition, a second conductive AlGaN layer may be formed between the second conductive semiconductor layer 13a and the active layer 12a.

다음으로, 도 3에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13a) 위에 채널층(16, 26, 36)을 형성한다. 상기 채널층(16, 26, 36)은 절연물질로 형성될 수 있다. 상기 채널층(16, 26, 36)은 예컨대 산화물 또는 질화물로 형성될 수 있다.Next, as shown in FIG. 3, channel layers 16, 26, and 36 are formed on the second conductive semiconductor layer 13a. The channel layers 16, 26, and 36 may be formed of an insulating material. The channel layers 16, 26, 36 may be formed of, for example, oxides or nitrides.

이어서, 도 3에 나타낸 바와 같이, 제1 오믹접촉층(15), 제2 오믹접촉층(25), 제3 오믹접촉층(35)을 형성할 수 있다. 상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25), 상기 제3 오믹접촉층(35)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25), 상기 제3 오믹접촉층(35)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.Next, as shown in FIG. 3, the first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 may be formed. The first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 are, for example, indium tin oxide (ITO), indium zinc oxide (IZO), and aluminum zinc (AZO). Oxide), Aluminum Gallium Zinc Oxide (AGZO), Indium Zinc Tin Oxide (IZTO), Indium Aluminum Zinc Oxide (AZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), It may be formed of at least one material selected from gallium zinc oxide (GZO), IZO nitride (IZON), ZnO, IrOx, RuOx, NiO, Pt, Ag.

그리고, 도 3에 나타낸 바와 같이, 제1 절연성 이온주입층(81), 제2 절연성 이온주입층(83), 제3 절연성 이온주입층(85)이 형성될 수 있다. 상기 제1 절연성 이온주입층(81), 상기 제2 절연성 이온주입층(83), 상기 제3 절연성 이온주입층(85)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 3, the first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 may be formed. The first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 may be provided by, for example, an ion implantation process.

상기 제1 절연성 이온주입층(81), 상기 제2 절연성 이온주입층(83), 상기 제3 절연성 이온주입층(85)은 상기 제2 도전형 반도체층(13a), 상기 활성층(12a)을 관통하여 형성될 수 있다. 또한 상기 제1 절연성 이온주입층(81), 상기 제2 절연성 이온주입층(83), 상기 제3 절연성 이온주입층(85)은 상기 제1 도전형 반도체층(11a)의 일부 영역에 형성될 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제1 오믹접촉층(15) 내부에 형성될 수도 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 오믹접촉층(25) 내부에 형성될 수도 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 오믹접촉층(35) 내부에 형성될 수도 있다. 상기 제1 절연성 이온주입층(81), 상기 제2 절연성 이온주입층(83), 상기 제3 절연성 이온주입층(85)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제1 절연성 이온주입층(81), 상기 제2 절연성 이온주입층(83), 상기 제3 절연성 이온주입층(85)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다.The first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 may form the second conductive semiconductor layer 13a and the active layer 12a. It may be formed through. In addition, the first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 may be formed in a portion of the first conductivity type semiconductor layer 11a. Can be. The first insulating ion implantation layer 81 may be formed in the first ohmic contact layer 15. The second insulating ion implantation layer 83 may be formed in the second ohmic contact layer 25. The third insulating ion implantation layer 85 may be formed inside the third ohmic contact layer 35. The first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 are, for example, nitrogen (N) ions, oxygen (O) ions, and argon (Ar). ) And at least one of hydrogen (H) ions may be injected and provided. In addition, the first insulating ion implantation layer 81, the second insulating ion implantation layer 83, and the third insulating ion implantation layer 85 may be implanted with energy of, for example, 10 KeV to 100 KeV.

이어서, 도 4에 도시된 바와 같이, 상기 제2 도전형 반도체층(13a)의 제1 영역 위에 제1 반사전극(17)이 형성된다. 또한 상기 제2 도전형 반도체층(13a)의 제2 영역 위에 제2 반사전극(27)이 형성되며, 상기 제2 도전형 반도체층(13a)의 제3 영역 위에 제3 반사전극(37)이 형성된다.Subsequently, as shown in FIG. 4, the first reflective electrode 17 is formed on the first region of the second conductivity-type semiconductor layer 13a. In addition, a second reflective electrode 27 is formed on the second region of the second conductive semiconductor layer 13a, and a third reflective electrode 37 is formed on the third region of the second conductive semiconductor layer 13a. Is formed.

상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflecting electrode 17, the second reflecting electrode 27, and the third reflecting electrode 37 may be formed of a metal material having a high reflectance. For example, the first reflection electrode 17, the second reflection electrode 27, and the third reflection electrode 37 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, It may be formed of a metal or an alloy containing at least one of Au and Hf. In addition, the first reflection electrode 17, the second reflection electrode 27, and the third reflection electrode 37 may be formed of the metal or the alloy, indium tin oxide (ITO), or indium zinc oxide (IZO). ), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum- It may be formed in multiple layers using a light transmissive conductive material such as Zinc-Oxide) or ATO (Antimony-Tin-Oxide). For example, in the exemplary embodiment, the first reflective electrode 17, the second reflective electrode 27, and the third reflective electrode 37 may be formed of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu. It may include at least one of the alloys.

또한, 도 4에 도시된 바와 같이, 상기 제1 반사전극(17) 위에 제1 금속층(19)을 형성하고, 상기 제2 반사전극(27) 위에 제2 금속층(29)을 형성하고, 상기 제3 반사전극(37) 위에 제3 금속층(39)을 형성한다. In addition, as shown in FIG. 4, a first metal layer 19 is formed on the first reflective electrode 17, a second metal layer 29 is formed on the second reflective electrode 27, and the second The third metal layer 39 is formed on the third reflective electrode 37.

이어서, 도 5에 나타낸 바와 같이, 상기 제2 금속층(29), 상기 제3 금속층(39) 위에 절연층(40)을 형성한다.Subsequently, as shown in FIG. 5, the insulating layer 40 is formed on the second metal layer 29 and the third metal layer 39.

한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.Meanwhile, the forming process of each layer described above is one example, and the order of the processes may be variously modified.

다음으로, 도 5에 도시된 바와 같이, 상기 제1 금속층(19)과 상기 절연층(40) 위에 확산장벽층(50), 본딩층(60), 지지부재(70)를 형성한다. Next, as shown in FIG. 5, a diffusion barrier layer 50, a bonding layer 60, and a support member 70 are formed on the first metal layer 19 and the insulating layer 40.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. In the diffusion barrier layer 50, a material included in the bonding layer 60 may be formed in the process of providing the bonding layer 60 with the first reflective electrode 17, the second reflective electrode 27, and the first reflective layer 60. A function of preventing diffusion in the direction of the three reflective electrodes 37 may be performed. The diffusion barrier layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the first reflective electrode 17 or the like. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, and Pt materials.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지할 수 있다.The bonding layer 60 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. . The support member 70 may support the light emitting device according to the embodiment.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The support member 70 may be formed of, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe and the like). In addition, the support member 70 may be implemented with an insulating material. The support member 70 may be made of a material such as Al 2 O 3 , SiO 2 .

다음으로 상기 제1 도전형 반도체층(11a)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11a)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductivity type semiconductor layer 11a. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process LLO is a process of irradiating a lower surface of the substrate 5 to peel the substrate 5 and the first conductive semiconductor layer 11a from each other.

그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 제1 발광구조물(10), 제2 발광구조물(20), 제3 발광구조물(30)을 분리시킨다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 제1 채널층(16), 상기 제2 채널층(26), 상기 제3 채널층(36)의 일부 영역이 노출될 수 있게 된다. As shown in FIG. 6, isolation etching is performed to separate the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. The isolation etching may be performed by dry etching such as, for example, an inductively coupled plasma (ICP), but is not limited thereto. Partial regions of the first channel layer 16, the second channel layer 26, and the third channel layer 36 may be exposed by the isolation etching.

실시 예에 의하면, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다. 실시 예에 의하면, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면이 N면으로 형성될 수 있으며, Ga면으로 형성되는 경우에 비하여 표면 거칠기가 크므로 광 추출 효율이 더 향상될 수 있게 된다. In example embodiments, a light extraction pattern may be provided on an upper surface of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. An uneven pattern may be provided on an upper surface of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect. According to the embodiment, the upper surface of the first light emitting structure 10, the second light emitting structure 20, the third light emitting structure 30 may be formed in the N plane, when the Ga surface Compared with the surface roughness, the light extraction efficiency can be further improved.

다음으로, 도 6에 도시된 바와 같이, 제1 컨택부(43), 제2 컨택부(53)가 형성될 수 있다. 상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 제1 컨택부(43)가 배치될 수 있다. 상기 제2 발광구조물(20)과 상기 제3 발광구조물(30) 사이에 제2 컨택부(53)가 배치될 수 있다. Next, as shown in FIG. 6, the first contact portion 43 and the second contact portion 53 may be formed. The first contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. A second contact portion 53 may be disposed between the second light emitting structure 20 and the third light emitting structure 30.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결할 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 외곽의 제1 영역에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 상부면에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 측면에 접촉될 수 있다. The first contact portion 43 may electrically connect the first semiconductor layer 11 of the first conductivity type to the second reflective electrode 27. The first contact portion 43 may be electrically connected to the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with a first region outside the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with an upper surface of the first semiconductor layer 11. The first contact portion 43 may be in contact with a side surface of the first semiconductor layer 11.

상기 제1 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 제1 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the first contact portion 43.

상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 43 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the first contact portion 43 may be formed of, for example, a transparent conductive oxide layer. For example, the first contact portion 43 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The first contact portion 43 may be in contact with an upper portion of the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 43 may be in contact with the N face (N face) of the first semiconductor layer 11 of the first conductivity type.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)과 상기 제3 반사전극(37)을 전기적으로 연결할 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 외곽의 제1 영역에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 측면에 접촉될 수 있다. The second contact portion 53 may electrically connect the third semiconductor layer 21 of the first conductivity type to the third reflective electrode 37. The second contact portion 53 may be electrically connected to the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may be in contact with a first region outside the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may contact the upper surface of the third semiconductor layer 21. The second contact portion 53 may be in contact with a side surface of the third semiconductor layer 21.

상기 제2 컨택부(53)는 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제3 반도체층(21)은 상기 제2 컨택부(53)를 통하여 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type. The third semiconductor layer 21 of the first conductivity type may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type through the second contact portion 53.

상기 제2 컨택부(53)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제2 컨택부(53)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 컨택부(53)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second contact portion 53 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the second contact portion 53 may be formed of, for example, a transparent conductive oxide layer. The second contact portion 53 may be, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)의 N 면(N face)에 접촉될 수 있다.The second contact portion 53 may be in contact with an upper portion of the third semiconductor layer 21 of the first conductivity type. For example, the third semiconductor layer 21 of the first conductivity type may be implemented including a GaN layer. In this case, when the growth direction and the etching direction of the semiconductor layer are considered, the second contact portion 53 may contact the N face of the third semiconductor layer 21 of the first conductivity type.

또한, 도 6에 나타낸 바와 같이, 상기 제1 도전형의 제5 반도체층(31) 위에 전극(80)이 형성될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제5 반도체층(31)에 전기적으로 연결될 수 있다. In addition, as illustrated in FIG. 6, an electrode 80 may be formed on the fifth semiconductor layer 31 of the first conductivity type. The electrode 80 may be electrically connected to the fifth semiconductor layer 31 of the first conductivity type.

실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the electrode 80 may be implemented in a multilayer structure. The electrode 80 may be implemented as an ohmic layer, an intermediate layer, and an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, and the like. The top layer may comprise Au, for example.

실시 예에 의하면, 상기 제1 컨택부(43) 및 제2 컨택부(53)를 통하여 이웃하는 발광구조물 간에 전기적으로 직렬 구조로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 연결배선(90) 및 상기 패드부(80)가 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다.According to the embodiment, the light emitting structures adjacent to each other may be electrically connected in series through the first contact portion 43 and the second contact portion 53. In addition, according to an embodiment, the connection line 90 and the pad unit 80 may be electrically connected to an external terminal through wire bonding.

실시 예에 의하면, 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 절연층(40)이 형성될 수 있다. 이에 따라 상기 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 안정적으로 지지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.In example embodiments, the insulating layer 40 may be formed under the second metal layer 29 and the third metal layer 39. Accordingly, the insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

도 8은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 8에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다. 8 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment shown in FIG. 8, the description of parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 의하면, 제1 절연성 이온주입층(81), 제2 절연성 이온주입층(83). 제3 절연성 이온주입층(85)이 형성된 후에, 제1 오믹접촉층(15), 제2 오믹접촉층(25), 제3 오믹접촉층(35)이 형성될 수 있다. According to the embodiment, the first insulating ion implantation layer 81 and the second insulating ion implantation layer 83. After the third insulating ion implantation layer 85 is formed, the first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 may be formed.

상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 제1 컨택부(43)가 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결할 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 외곽의 제1 영역에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 상부면에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제1 반도체층(11)의 측면에 접촉될 수 있다. The first contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. The first contact portion 43 may electrically connect the first semiconductor layer 11 of the first conductivity type to the second reflective electrode 27. The first contact portion 43 may be electrically connected to the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with a first region outside the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with an upper surface of the first semiconductor layer 11. The first contact portion 43 may be in contact with a side surface of the first semiconductor layer 11.

상기 제1 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 제1 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the first contact portion 43.

상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 43 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the first contact portion 43 may be formed of, for example, a transparent conductive oxide layer. For example, the first contact portion 43 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The first contact portion 43 may be in contact with an upper portion of the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 43 may be in contact with the N face (N face) of the first semiconductor layer 11 of the first conductivity type.

실시 예에 의하면, 상기 제1 발광구조물(10)의 내부에 배치된 제1 절연성 이온주입층(81)을 포함할 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제2 반도체층(13)의 중심영역과 상기 제2 반도체층(13)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제1 절연성 이온주입층(81)은 상기 제1 활성층(12) 내부에 배치될 수 있다. 상기 제1 절연성 이온주입층(81)은, 도 7에 나타낸 바와 같이, 상기 제1 활성층(12)의 중심영역과 외곽영역(12b)을 전기적으로 절연시킬 수 있다. 상기 제1 절연성 이온주입층(81)은 실제 발광이 이루어지는 상기 제1 활성층(12) 주위를 감싸도록 배치될 수 있다.According to the embodiment, it may include a first insulating ion implantation layer 81 disposed in the first light emitting structure (10). The first insulating ion implantation layer 81 may electrically insulate the central region of the second semiconductor layer 13 from the outer region of the second semiconductor layer 13. In addition, the first insulating ion implantation layer 81 may be disposed in the first active layer 12. As illustrated in FIG. 7, the first insulating ion implantation layer 81 may electrically insulate the center region and the outer region 12b of the first active layer 12. The first insulating ion implantation layer 81 may be disposed to surround the first active layer 12 where light is actually emitted.

이에 따라, 실시 예에 의하면, 상기 제1 반도체층(11)의 측면에 상기 제1 컨택부(43)가 접촉되도록 구현될 수 있다. 상기 제1 절연성 이온주입층(81)에 의하여 상기 제1 활성층(12)의 중심영역과 외곽영역이 전기적으로 절연될 수 있다. 따라서, 실시 예에 의하면 상기 제1 발광구조물(10)과 상기 제1 컨택부(43) 사이에 전기적 절연을 위한 별도의 절연층을 형성하지 않아도 되는 장점이 있다.Accordingly, according to an embodiment, the first contact portion 43 may be in contact with the side surface of the first semiconductor layer 11. The center region and the outer region of the first active layer 12 may be electrically insulated by the first insulating ion implantation layer 81. Therefore, according to the embodiment, there is an advantage of not having to form a separate insulation layer for electrical insulation between the first light emitting structure 10 and the first contact portion 43.

상기 제1 절연성 이온주입층(81)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제1 절연성 이온주입층(81)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제1 절연성 이온주입층(81)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제1 절연성 이온주입층(81)은 상기 제1 발광구조물(10)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The first insulating ion implantation layer 81 may be provided by, for example, an ion implantation process. For example, the first insulating ion implantation layer 81 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the first insulating ion implantation layer 81 may be implanted with energy of, for example, 10 KeV to 100 KeV. The first insulating ion implantation layer 81 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the first light emitting structure 10.

상기 제2 발광구조물(20)과 상기 제3 발광구조물(30) 사이에 제2 컨택부(53)가 배치될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)과 상기 제3 반사전극(37)을 전기적으로 연결할 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 외곽의 제1 영역에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 반도체층(21)의 측면에 접촉될 수 있다. A second contact portion 53 may be disposed between the second light emitting structure 20 and the third light emitting structure 30. The second contact portion 53 may electrically connect the third semiconductor layer 21 of the first conductivity type to the third reflective electrode 37. The second contact portion 53 may be electrically connected to the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may be in contact with a first region outside the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may contact the upper surface of the third semiconductor layer 21. The second contact portion 53 may be in contact with a side surface of the third semiconductor layer 21.

상기 제2 컨택부(53)는 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제3 반도체층(21)은 상기 제2 컨택부(53)를 통하여 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type. The third semiconductor layer 21 of the first conductivity type may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type through the second contact portion 53.

상기 제2 컨택부(53)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제2 컨택부(53)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 컨택부(53)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second contact portion 53 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the second contact portion 53 may be formed of, for example, a transparent conductive oxide layer. The second contact portion 53 may be, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)의 N 면(N face)에 접촉될 수 있다.The second contact portion 53 may be in contact with an upper portion of the third semiconductor layer 21 of the first conductivity type. For example, the third semiconductor layer 21 of the first conductivity type may be implemented including a GaN layer. In this case, when the growth direction and the etching direction of the semiconductor layer are considered, the second contact portion 53 may contact the N face of the third semiconductor layer 21 of the first conductivity type.

실시 예에 의하면, 상기 제2 발광구조물(20)의 내부에 배치된 제2 절연성 이온주입층(83)을 포함할 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제4 반도체층(23)의 중심영역과 상기 제4 반도체층(23)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제2 절연성 이온주입층(83)은 상기 제2 활성층(22) 내부에 배치될 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 활성층(22)의 중심영역과 외곽영역을 전기적으로 절연시킬 수 있다. 상기 제2 절연성 이온주입층(83)은 실제 발광이 이루어지는 상기 제2 활성층(22) 주위를 감싸도록 배치될 수 있다.According to the embodiment, it may include a second insulating ion implantation layer 83 disposed inside the second light emitting structure 20. The second insulating ion implantation layer 83 may electrically insulate the central region of the fourth semiconductor layer 23 from the outer region of the fourth semiconductor layer 23. In addition, the second insulating ion implantation layer 83 may be disposed in the second active layer 22. The second insulating ion implantation layer 83 may electrically insulate the center region and the outer region of the second active layer 22. The second insulating ion implantation layer 83 may be disposed to surround the second active layer 22 where light is actually emitted.

이에 따라, 실시 예에 의하면, 상기 제3 반도체층(21)의 측면에 상기 제2 컨택부(43)가 접촉되도록 구현될 수 있다. 상기 제2 절연성 이온주입층(83)에 의하여 상기 제2 활성층(22)의 중심영역과 외곽영역이 전기적으로 절연될 수 있다. 따라서, 실시 예에 의하면 상기 제2 발광구조물(20)과 상기 제2 컨택부(53) 사이에 전기적 절연을 위한 별도의 절연층을 형성하지 않아도 되는 장점이 있다.Accordingly, according to the embodiment, the second contact portion 43 may be in contact with the side surface of the third semiconductor layer 21. The center region and the outer region of the second active layer 22 may be electrically insulated by the second insulating ion implantation layer 83. Therefore, according to the embodiment, there is an advantage that a separate insulating layer for electrical insulation is not required between the second light emitting structure 20 and the second contact portion 53.

상기 제2 절연성 이온주입층(83)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제2 절연성 이온주입층(83)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제2 절연성 이온주입층(83)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제2 절연성 이온주입층(83)은 상기 제2 발광구조물(20)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The second insulating ion implantation layer 83 may be provided by, for example, an ion implantation process. For example, the second insulating ion implantation layer 83 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the second insulating ion implantation layer 83 may be implanted with energy of, for example, 10 KeV to 100 KeV. The second insulating ion implantation layer 83 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the second light emitting structure 20.

실시 예에 의하면, 상기 제3 발광구조물(30)의 내부에 배치된 제3 절연성 이온주입층(85)을 포함할 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제6 반도체층(33)의 중심영역과 상기 제6 반도체층(33)의 외곽영역을 전기적으로 절연시킬 수 있다. 또한, 상기 제3 절연성 이온주입층(85)은 상기 제3 활성층(32) 내부에 배치될 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 활성층(32)의 중심영역과 외곽영역을 전기적으로 절연시킬 수 있다. 상기 제3 절연성 이온주입층(85)은 실제 발광이 이루어지는 상기 제3 활성층(32) 주위를 감싸도록 배치될 수 있다.According to the embodiment, it may include a third insulating ion implantation layer 85 disposed inside the third light emitting structure (30). The third insulating ion implantation layer 85 may electrically insulate the central region of the sixth semiconductor layer 33 from the outer region of the sixth semiconductor layer 33. In addition, the third insulating ion implantation layer 85 may be disposed in the third active layer 32. The third insulating ion implanted layer 85 may electrically insulate the center region and the outer region of the third active layer 32. The third insulating ion implanted layer 85 may be disposed to surround the third active layer 32 where light is actually emitted.

상기 제3 절연성 이온주입층(85)은 예컨대 이온 임플란테이션 공정에 의하여 제공될 수 있다. 상기 제3 절연성 이온주입층(85)은 예로서 질소(N) 이온, 산소(O) 이온, 알곤(Ar) 이온, 수소(H) 이온 중에서 적어도 하나가 주입되어 제공될 수 있다. 또한 상기 제3 절연성 이온주입층(85)은 예컨대, 10 KeV~100 KeV의 에너지로 주입될 수 있다. 상기 제3 절연성 이온주입층(85)은 상기 제3 발광구조물(30)의 측면으로부터 10 마이크로 미터 내지 15 마이크로 미터의 위치에 배치될 수 있다.The third insulating ion implantation layer 85 may be provided by, for example, an ion implantation process. For example, the third insulating ion implantation layer 85 may be provided by injecting at least one of nitrogen (N) ions, oxygen (O) ions, argon (Ar) ions, and hydrogen (H) ions. In addition, the third insulating ion implantation layer 85 may be implanted with energy of, for example, 10 KeV to 100 KeV. The third insulating ion implantation layer 85 may be disposed at a position of 10 micrometers to 15 micrometers from the side surface of the third light emitting structure 30.

도 9는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.9 is a view showing a light emitting device package to which the light emitting device according to the embodiment is applied.

도 9를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.9, the light emitting device package according to the embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120. The light emitting device 100 according to the embodiment provided to and electrically connected to the first lead electrode 131 and the second lead electrode 132, and a molding member 140 surrounding the light emitting device 100. Include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, or a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided to a display device such as a portable terminal and a notebook computer, or may be variously applied to an illumination device and a pointing device. Yet another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a street lamp, a sign, a headlamp.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to the light unit. The light unit may include a structure in which a plurality of light emitting elements are arranged, and may include a display device shown in FIGS. 10 and 11 and a lighting device shown in FIG. 12.

도 10을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 10, the display device 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based, such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN) It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with an accommodating part 1012 having a box shape having an open upper surface, but is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizer may be attached to at least one surface of the display panel 1061, but the polarizer is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. In addition, a protective sheet may be disposed on the display panel 1061, but is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 11은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 11 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 11, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the light emitting device 100 disclosed above is arranged, an optical member 1154, and a display panel 1155.

상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, the at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve luminance.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060 and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 12는 실시 예에 따른 조명장치의 사시도이다.12 is a perspective view of a lighting apparatus according to an embodiment.

도 12를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 12, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device or a light emitting device package 200 according to an embodiment provided on the substrate 1532. The plurality of light emitting device packages 200 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color such as white, silver, etc., in which the light is efficiently reflected.

상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be disposed on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode emitting red, green, blue or white colored light, and a UV emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, the white light emitting diode, the red light emitting diode, and the green light emitting diode may be combined and disposed to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. According to the embodiment, the light emitting device may be packaged and mounted on the substrate to be implemented as a light emitting module, or may be mounted and packaged as an LED chip to implement a light emitting module.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be interpreted that the contents related to such a combination and modification are included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. It will be understood that various modifications and applications are not possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to these modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

27: 제2 반사전극 29: 제2 금속층
30: 제3 발광구조물 31: 제5 반도체층
32: 제3 활성층 33: 제6 반도체층
35: 제3 오믹접촉층 37: 제3 반사전극
39: 제3 금속층 40: 절연층
43: 제1 컨택부 50: 확산장벽층
53: 제2 컨택부 60: 본딩층
70: 지지부재 80: 전극
81: 제1 절연성 이온주입층 83: 제2 절연성 이온주입층
85: 제3 절연성 이온주입층
27: second reflective electrode 29: second metal layer
30: third light emitting structure 31: fifth semiconductor layer
32: third active layer 33: sixth semiconductor layer
35: third ohmic contact layer 37: third reflective electrode
39: third metal layer 40: insulating layer
43: first contact portion 50: diffusion barrier layer
53: second contact portion 60: bonding layer
70: support member 80: electrode
81: first insulating ion implantation layer 83: second insulating ion implantation layer
85: third insulating ion implantation layer

Claims (20)

지지 부재;
상기 지지 부재 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 발광 구조물과 상기 지지부재 사이에 배치되는 오믹접촉층;
상기 발광 구조물과 상기 지지부재 사이에서 상기 오믹접촉층 둘레에 배치되는 채널층;
상기 발광 구조물의 저면에서 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 연장되어 배치되는 절연성 이온주입층; 및
상기 오믹접촉층과 상기 지지 부재 사이에 배치되는 전극층;을 포함하고,
상기 지지 부재 상면의 수평 방향의 폭은 상기 발광 구조물 저면의 수평 방향의 폭보다 크고,
상기 활성층은 상기 절연성 이온주입층 내측에 배치되는 중심 영역, 및 상기 절연성 이온주입층 외측에 배치되는 외곽 영역을 포함하고,
상기 채널층은 상기 외곽 영역의 저면에서 상기 발광 구조물의 외측으로 연장되고,
상기 오믹접촉층은 상기 절연성 이온주입층 사이에 위치한 상기 발광 구조물의 저면에 접촉하고,
상기 전극층은 상기 오믹접촉층의 저면에서 상기 채널층의 저면 상으로 연장되어 배치되고,
상기 발광 구조물은 러프니스를 갖는 상면과 상기 발광 구조물의 저면 사이에 상기 지지부재의 상면에 대하여 경사진 측면을 포함하고,
상기 절연성 이온주입층은 상기 경사진 측면을 따라 연속적으로 배치되어 폐루프를 형성하고,
상기 절연성 이온주입층은 상기 경사진 측면의 내측에 배치되고, 상기 러프니스를 갖는 상기 발광 구조물의 상면과 수직으로 중첩되는 발광 소자.
Support members;
A light emitting structure disposed on the support member, the light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
An ohmic contact layer disposed between the light emitting structure and the support member;
A channel layer disposed around the ohmic contact layer between the light emitting structure and the support member;
An insulating ion implantation layer extending from a bottom surface of the light emitting structure to a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer; And
And an electrode layer disposed between the ohmic contact layer and the support member.
The horizontal width of the upper surface of the support member is greater than the horizontal width of the bottom surface of the light emitting structure,
The active layer includes a central region disposed inside the insulating ion implantation layer, and an outer region disposed outside the insulating ion implantation layer,
The channel layer extends to the outside of the light emitting structure at the bottom of the outer region,
The ohmic contact layer is in contact with a bottom surface of the light emitting structure positioned between the insulating ion implantation layer,
The electrode layer extends from the bottom of the ohmic contact layer onto the bottom of the channel layer,
The light emitting structure includes a side inclined with respect to the top surface of the support member between the top surface having a roughness and the bottom surface of the light emitting structure,
The insulating ion implantation layer is continuously disposed along the inclined side to form a closed loop,
The insulating ion implantation layer is disposed inside the inclined side surface, and the light emitting device vertically overlapping the upper surface of the light emitting structure having the roughness.
삭제delete 제1항에 있어서,
상기 제2 도전형 반도체층은 상기 활성층의 중심 영역과 수직으로 중첩되는 동작 영역, 상기 활성층의 외곽 영역과 수직으로 중첩되는 비동작 영역을 포함하고,
상기 오믹접촉층 및 상기 전극층은 상기 동작 영역과 전기적으로 연결되고, 상기 비동작 영역과 전기적으로 절연된 발광 소자.
The method of claim 1,
The second conductivity type semiconductor layer may include an operation region vertically overlapping with a center region of the active layer and a non-operation region vertically overlapping with an outer region of the active layer.
The ohmic contact layer and the electrode layer are electrically connected to the operating region and electrically insulated from the non-operating region.
제3항에 있어서,
상기 채널층은 상기 비동작 영역의 저면과 직접 접촉하는 발광 소자.
The method of claim 3,
And the channel layer is in direct contact with the bottom of the non-operational area.
제1항에 있어서,
상기 제2 도전형 반도체층의 비동작 영역은 상기 러프니스와 수직으로 중첩되는 제1 영역 및 상기 경사진 측면과 수직으로 중첩되는 제2 영역을 포함하는 발광 소자.
The method of claim 1,
The non-operational region of the second conductivity type semiconductor layer includes a first region vertically overlapping the roughness and a second region vertically overlapping the inclined side surface.
제5항에 있어서,
상기 전극층은 상기 비동작 영역의 제2 영역과 수직으로 중첩되는 발광 소자.
The method of claim 5,
And the electrode layer vertically overlaps the second area of the non-operation area.
제6항에 있어서,
상기 절연성 이온주입층과 상기 발광 구조물의 측면 사이의 수평 방향의 최대 거리는 10 마이크로 미터 내지 15 마이크로 미터인 발광 소자.
The method of claim 6,
The maximum distance in the horizontal direction between the insulating ion implantation layer and the side surface of the light emitting structure is 10 micrometers to 15 micrometers.
제6항에 있어서,
상기 오믹접촉층은 ITO(Indium Tin Oxide)를 포함하고, 상기 전극층은 반사층을 포함하는 발광 소자.
The method of claim 6,
The ohmic contact layer includes indium tin oxide (ITO), and the electrode layer includes a reflective layer.
제1항에 있어서,
상기 절연성 이온주입층은 이온 임플란테이션 공정에 의해 형성되는 발광 소자.
The method of claim 1,
The insulating ion implantation layer is a light emitting device formed by an ion implantation process.
제9항에 있어서,
상기 절연성 이온주입층은 질소, 산소, 아르곤, 수소 중 적어도 하나의 이온이 주입된 발광 소자.
The method of claim 9,
The insulating ion implantation layer is a light emitting device in which at least one ion of nitrogen, oxygen, argon, hydrogen is implanted.
패키지 몸체;
상기 패키지 몸체 상면 상에 서로 이격되어 배치되는 제1 전극 및 제2 전극;
상기 제1 전극 및 상기 제2 전극과 각각 전기적으로 연결되며, 상기 패키지 몸체 저면 상에 서로 이격되어 배치되는 제1 본딩 패드 및 제2 본딩 패드;
상기 제1 전극 상에 배치되며 상기 제1 전극과 전기적으로 연결되는 지지 부재;
상기 지지 부재 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 발광 구조물과 상기 지지부재 사이에 배치되는 오믹접촉층;
상기 발광 구조물과 상기 지지부재 사이에서 상기 오믹접촉층 둘레에 배치되는 채널층;
상기 제1 도전형 반도체층과 전기적으로 연결되는 컨택부;
상기 발광 구조물의 저면에서 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 연장되어 배치되는 절연성 이온주입층; 및
상기 오믹접촉층과 상기 지지 부재 사이에 배치되는 전극층;을 포함하고,
상기 지지 부재 상면의 수평 방향의 폭은 상기 발광 구조물 저면의 수평 방향의 폭보다 크고,
상기 활성층은 상기 절연성 이온주입층 내측에 배치되는 중심 영역, 및 상기 절연성 이온주입층 외측에 배치되는 외곽 영역을 포함하고,
상기 채널층은 상기 외곽 영역의 저면에서 상기 발광 구조물의 외측으로 연장되고,
상기 오믹접촉층은 상기 절연성 이온주입층 사이에 위치한 상기 발광 구조물의 저면에 접촉하고,
상기 전극층은 상기 오믹접촉층의 저면에서 상기 채널층의 저면 상으로 연장되어 배치되고,
상기 발광 구조물은 러프니스를 갖는 상면과 상기 발광 구조물의 저면 사이에 상기 지지 부재의 상면에 대하여 경사진 측면을 포함하고,
상기 절연성 이온주입층은 상기 경사진 측면의 내측에 배치되고, 상기 러프니스를 갖는 상면과 수직으로 중첩되고,
상기 절연성 이온주입층은 상기 경사진 측면을 따라 연속적으로 배치되어 폐루프를 형성하고,
상기 발광 구조물은 상기 제2 전극과 전기적으로 연결되는 와이어를 포함하는 발광 소자 패키지.
Package body;
First and second electrodes spaced apart from each other on an upper surface of the package body;
First and second bonding pads electrically connected to the first and second electrodes, respectively, and spaced apart from each other on a bottom surface of the package body;
A support member disposed on the first electrode and electrically connected to the first electrode;
A light emitting structure on the support member, the light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
An ohmic contact layer disposed between the light emitting structure and the support member;
A channel layer disposed around the ohmic contact layer between the light emitting structure and the support member;
A contact portion electrically connected to the first conductivity type semiconductor layer;
An insulating ion implantation layer extending from a bottom surface of the light emitting structure to a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer; And
And an electrode layer disposed between the ohmic contact layer and the support member.
The horizontal width of the upper surface of the support member is greater than the horizontal width of the bottom surface of the light emitting structure,
The active layer includes a central region disposed inside the insulating ion implantation layer, and an outer region disposed outside the insulating ion implantation layer.
The channel layer extends to the outside of the light emitting structure at the bottom of the outer region,
The ohmic contact layer is in contact with a bottom surface of the light emitting structure located between the insulating ion implantation layer,
The electrode layer is disposed extending from the bottom of the ohmic contact layer onto the bottom of the channel layer,
The light emitting structure includes a side surface inclined with respect to the top surface of the support member between an upper surface having roughness and a bottom surface of the light emitting structure,
The insulating ion implantation layer is disposed inside the inclined side surface, and vertically overlaps the upper surface having the roughness,
The insulating ion implantation layer is continuously disposed along the inclined side to form a closed loop,
The light emitting structure includes a light emitting device package including a wire electrically connected to the second electrode.
삭제delete 제11항에 있어서,
상기 제2 도전형 반도체층은 상기 활성층의 중심 영역과 수직으로 중첩되는 동작 영역, 상기 활성층의 외곽 영역과 수직으로 중첩되는 비동작 영역을 포함하고,
상기 오믹접촉층 및 상기 전극층은 상기 동작 영역과 전기적으로 연결되고, 상기 비동작 영역과 전기적으로 절연된 발광 소자 패키지.
The method of claim 11,
The second conductivity type semiconductor layer may include an operation region vertically overlapping with a center region of the active layer and a non-operation region vertically overlapping with an outer region of the active layer.
The ohmic contact layer and the electrode layer are electrically connected to the operating region and electrically insulated from the non-operating region.
제13항에 있어서,
상기 제2 도전형 반도체층의 비동작 영역은 상기 러프니스와 수직으로 중첩되는 제1 영역 및 상기 경사진 측면과 수직으로 중첩되는 제2 영역을 포함하는 발광 소자 패키지.
The method of claim 13,
The non-operating region of the second conductive semiconductor layer includes a first region vertically overlapping the roughness and a second region vertically overlapping the inclined side surface.
제14항에 있어서,
상기 전극층은 상기 비동작 영역의 제2 영역과 수직으로 중첩되는 발광 소자 패키지.
The method of claim 14,
The electrode layer may vertically overlap the second region of the non-operational region.
제15항에 있어서,
상기 제1 도전형 반도체층과 전기적으로 연결되는 전도층을 더 포함하고,
상기 전도층은 상기 지지부재에서 상기 발광 구조물을 향하는 수직 방향으로 연장되는 발광 소자 패키지.
The method of claim 15,
Further comprising a conductive layer electrically connected to the first conductive semiconductor layer,
The conductive layer is a light emitting device package extending in the vertical direction from the support member toward the light emitting structure.
제16항에 있어서,
상기 전극층과 상기 지지 부재 사이에 배치되는 절연층을 더 포함하는 발광 소자 패키지.
The method of claim 16,
The light emitting device package further comprises an insulating layer disposed between the electrode layer and the support member.
제16항에 있어서,
상기 채널층은 상기 전극층과 상기 전도층 사이에 배치되는 발광 소자 패키지.
The method of claim 16,
The channel layer is disposed between the electrode layer and the conductive layer.
제18항에 있어서,
상기 채널층은 전기 절연성을 갖는 재질로 형성되며, Si02, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함하는 발광 소자 패키지.
The method of claim 18,
The channel layer is formed of a material having electrical insulation, and includes at least one of Si0 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 .
제11항에 있어서,
상기 절연성 이온주입층은 질소, 산소, 아르곤, 수소 중 적어도 하나의 이온이 주입된 발광 소자 패키지.
The method of claim 11,
The insulating ion implantation layer is a light emitting device package implanted with at least one ion of nitrogen, oxygen, argon, hydrogen.
KR1020180111959A 2018-09-19 2018-09-19 Light emitting device, light emitting device package, and light unit KR102075151B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180111959A KR102075151B1 (en) 2018-09-19 2018-09-19 Light emitting device, light emitting device package, and light unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180111959A KR102075151B1 (en) 2018-09-19 2018-09-19 Light emitting device, light emitting device package, and light unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133256A Division KR101902525B1 (en) 2011-12-12 2011-12-12 Light emitting device, light emitting device package, and light unit

Publications (2)

Publication Number Publication Date
KR20180107060A KR20180107060A (en) 2018-10-01
KR102075151B1 true KR102075151B1 (en) 2020-03-02

Family

ID=63877613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111959A KR102075151B1 (en) 2018-09-19 2018-09-19 Light emitting device, light emitting device package, and light unit

Country Status (1)

Country Link
KR (1) KR102075151B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888091B2 (en) 2020-05-20 2024-01-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting device package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571318B (en) * 2019-08-29 2021-04-16 天津三安光电有限公司 Flip-chip light emitting element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576872B1 (en) * 2004-09-17 2006-05-10 삼성전기주식회사 Nitride semiconductor light emitting diode with esd protection capacity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888091B2 (en) 2020-05-20 2024-01-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR20180107060A (en) 2018-10-01

Similar Documents

Publication Publication Date Title
KR20130021300A (en) Light emitting device, light emitting device package, and light unit
JP2013046050A (en) Light-emitting element and light-emitting element package
KR20120137181A (en) Light emitting device and light emitting device package
KR20130027275A (en) Light emitting device, light emitting device package, and light unit
KR20130021296A (en) Light emitting device, light emitting device package, and light unit
KR102075151B1 (en) Light emitting device, light emitting device package, and light unit
KR20130009040A (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101956019B1 (en) Light emitting device, light emitting device package, and light unit
KR101956033B1 (en) Light emitting device, light emitting device package, and light unit
KR20130045686A (en) Light emitting device, light emitting device package, and light unit
KR20120137180A (en) Light emitting device and light emitting device package
KR101914077B1 (en) Light emitting device, light emitting device package, and light unit
KR20130031674A (en) Light emitting device, light emitting device package, light unit, and method for fabricating light emitting device
KR20130031525A (en) Light emitting device, light emitting device package, and light unit
KR101896680B1 (en) Light emitting device, light emitting device package, and light unit
KR20130005589A (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR102099314B1 (en) Light emitting device and light emitting apparatus including the same
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR101956016B1 (en) Light emitting device, light emitting device package, and light unit
KR101902525B1 (en) Light emitting device, light emitting device package, and light unit
KR101921150B1 (en) Light emitting device, light emitting device package, and light unit
KR101873589B1 (en) Light emitting device, light emitting device package, and light unit
KR101873590B1 (en) Light emitting device, light emitting device package, and light unit
KR101952435B1 (en) Light emitting device, light emitting device package, and light unit
KR20130016666A (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant