KR101873590B1 - Light emitting device, light emitting device package, and light unit - Google Patents

Light emitting device, light emitting device package, and light unit Download PDF

Info

Publication number
KR101873590B1
KR101873590B1 KR1020110110057A KR20110110057A KR101873590B1 KR 101873590 B1 KR101873590 B1 KR 101873590B1 KR 1020110110057 A KR1020110110057 A KR 1020110110057A KR 20110110057 A KR20110110057 A KR 20110110057A KR 101873590 B1 KR101873590 B1 KR 101873590B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
conductivity type
electrode
Prior art date
Application number
KR1020110110057A
Other languages
Korean (ko)
Other versions
KR20130045685A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110110057A priority Critical patent/KR101873590B1/en
Publication of KR20130045685A publication Critical patent/KR20130045685A/en
Application granted granted Critical
Publication of KR101873590B1 publication Critical patent/KR101873590B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 배치되며 상기 제2 도전형의 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 배치되며 상기 제2 도전형의 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 도전형의 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제1 도전형의 제3 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device according to an embodiment includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer A first light emitting structure including a first light emitting structure; A first reflective electrode disposed under the first light emitting structure and electrically connected to the second semiconductor layer of the second conductivity type; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode disposed under the second light emitting structure and electrically connected to the fourth semiconductor layer of the second conductivity type; A contact portion electrically connected to the first semiconductor layer of the first conductivity type and the second reflective electrode; A conductive layer electrically connected to the first reflective electrode; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the third semiconductor layer of the first conductivity type; .

Description

발광소자, 발광소자 패키지 및 라이트 유닛{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device, a light emitting device package,

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of a light emitting device is increased, a light emitting device is applied to various fields including a display device and a lighting device.

실시 예는 전기적인 신뢰성이 확보되며 직렬 연결된 복수의 발광 셀을 포함하는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다. Embodiments provide a light emitting device, a light emitting device package, and a light unit including a plurality of light emitting cells connected in series and having electrical reliability.

실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 배치되며 상기 제2 도전형의 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 배치되며 상기 제2 도전형의 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 도전형의 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제1 도전형의 제3 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device according to an embodiment includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer A first light emitting structure including a first light emitting structure; A first reflective electrode disposed under the first light emitting structure and electrically connected to the second semiconductor layer of the second conductivity type; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode disposed under the second light emitting structure and electrically connected to the fourth semiconductor layer of the second conductivity type; A contact portion electrically connected to the first semiconductor layer of the first conductivity type and the second reflective electrode; A conductive layer electrically connected to the first reflective electrode; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the third semiconductor layer of the first conductivity type; .

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층과 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device according to an embodiment includes a first conductive semiconductor layer, an active layer below the first conductive semiconductor layer, a second conductive semiconductor layer below the active layer, A plurality of light emitting cells each including a plurality of light emitting cells; A contact portion electrically connected to the first conductive semiconductor layer of the first light emitting cell and the second conductive semiconductor layer of the second light emitting cell adjacent to the first light emitting cell among the plurality of light emitting cells; A conductive layer electrically connected to the second conductivity type semiconductor layer of the first light emitting cell; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the first conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 배치되며 상기 제2 도전형의 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 배치되며 상기 제2 도전형의 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 도전형의 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제1 도전형의 제3 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; Wherein the light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, a second semiconductor layer of a second conductivity type below the first active layer, A first light emitting structure including a first light emitting structure; A first reflective electrode disposed under the first light emitting structure and electrically connected to the second semiconductor layer of the second conductivity type; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode disposed under the second light emitting structure and electrically connected to the fourth semiconductor layer of the second conductivity type; A contact portion electrically connected to the first semiconductor layer of the first conductivity type and the second reflective electrode; A conductive layer electrically connected to the first reflective electrode; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the third semiconductor layer of the first conductivity type; .

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층과 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; Wherein the light emitting device comprises: a first conductive semiconductor layer; an active layer below the first conductive semiconductor layer; a second conductive semiconductor layer below the active layer; A plurality of light emitting cells each including a plurality of light emitting cells; A contact portion electrically connected to the first conductive semiconductor layer of the first light emitting cell and the second conductive semiconductor layer of the second light emitting cell adjacent to the first light emitting cell among the plurality of light emitting cells; A conductive layer electrically connected to the second conductivity type semiconductor layer of the first light emitting cell; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the first conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 배치되며 상기 제2 도전형의 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 배치되며 상기 제2 도전형의 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 도전형의 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제1 도전형의 제3 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; Wherein the light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, a second semiconductor layer of a second conductivity type below the first active layer, A first light emitting structure including a first light emitting structure; A first reflective electrode disposed under the first light emitting structure and electrically connected to the second semiconductor layer of the second conductivity type; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode disposed under the second light emitting structure and electrically connected to the fourth semiconductor layer of the second conductivity type; A contact portion electrically connected to the first semiconductor layer of the first conductivity type and the second reflective electrode; A conductive layer electrically connected to the first reflective electrode; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the third semiconductor layer of the first conductivity type; .

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층과 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 전도층; 상기 전도층 위에 반도체층; 상기 반도체층 위에 제1 전극; 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; Wherein the light emitting device comprises: a first conductive semiconductor layer; an active layer below the first conductive semiconductor layer; a second conductive semiconductor layer below the active layer; A plurality of light emitting cells each including a plurality of light emitting cells; A contact portion electrically connected to the first conductive semiconductor layer of the first light emitting cell and the second conductive semiconductor layer of the second light emitting cell adjacent to the first light emitting cell among the plurality of light emitting cells; A conductive layer electrically connected to the second conductivity type semiconductor layer of the first light emitting cell; A semiconductor layer on the conductive layer; A first electrode on the semiconductor layer; A second electrode electrically connected to the first conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 전기적인 신뢰성이 확보되며 직렬 연결된 복수의 발광 셀을 제공할 수 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiments can provide a plurality of light emitting cells connected in series, which are secured with electrical reliability.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 6은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 7은 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 8은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 9는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 10은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 11은 실시 예에 따른 조명장치를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.
2 to 6 are views showing a method of manufacturing a light emitting device according to an embodiment.
7 is a view showing a modification of the light emitting device according to the embodiment.
8 is a view illustrating a light emitting device package according to an embodiment.
9 is a view showing a display device according to an embodiment.
10 is a view showing another example of the display device according to the embodiment.
11 is a view showing a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 도시된 바와 같이, 제1 발광구조물(10), 제2 발광구조물(20), 제1 반사전극(17), 제2 반사전극(27)을 포함할 수 있다. 도 1에는 2 개의 발광구조물이 배치된 경우를 나타내었으나, 실시 예에 따른 발광소자는 3 개의 발광구조물을 포함할 수도 있으며 또한 4 개 이상의 발광구조물을 포함할 수도 있다. 상기 복수의 발광구조물들은 전기적으로 직렬 구조로 연결될 수 있다. The light emitting device according to the embodiment includes a first light emitting structure 10, a second light emitting structure 20, a first reflective electrode 17, and a second reflective electrode 27 as shown in FIG. 1 . Although FIG. 1 shows a case where two light emitting structures are disposed, the light emitting device according to the embodiment may include three light emitting structures or may include four or more light emitting structures. The plurality of light emitting structures may be connected in an electrically serial structure.

상기 제1 발광구조물(10)은 제1 도전형의 제1 반도체층(11), 제1 활성층(12), 제2 도전형의 제2 반도체층(13)을 포함할 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 도전형의 제2 반도체층(13) 사이에 배치될 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형의 제2 반도체층(13)은 상기 제1 활성층(12) 아래에 배치될 수 있다.The first light emitting structure 10 may include a first semiconductor layer 11 of a first conductivity type, a first active layer 12, and a second semiconductor layer 13 of a second conductivity type. The first active layer 12 may be disposed between the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type. The first active layer 12 may be disposed under the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type may be disposed under the first active layer 12 As shown in FIG.

예로써, 상기 제1 도전형의 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first semiconductor layer 11 of the first conductivity type is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, the second semiconductor layer 13 of the second conductivity type, Type semiconductor layer to which a p-type dopant is added as the second conductive-type dopant. Also, the first semiconductor layer 11 of the first conductivity type may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may be formed of an n-type semiconductor layer.

상기 제1 도전형의 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first semiconductor layer 11 of the first conductivity type may include, for example, an n-type semiconductor layer. The first semiconductor layer 11 of the first conductivity type may be formed of a compound semiconductor. The first semiconductor layer 11 of the first conductivity type may be formed of a Group II-VI or III-V compound semiconductor, for example.

예컨대, 상기 제1 도전형의 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first semiconductor layer 11 of the first conductivity type may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + As shown in FIG. The first semiconductor layer 11 of the first conductivity type may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, , N-type dopants such as Sn, Se, and Te can be doped.

상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제1 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제1 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The first active layer 12 is formed by injecting electrons (or holes) injected through the first semiconductor layer 11 of the first conductivity type and electrons (or holes) injected through the second semiconductor layer 13 of the second conductivity type Or electrons) meet each other and emit light according to a band gap difference of an energy band according to the material of the first active layer 12. [ The first active layer 12 may be formed of any one of a single well structure, a multi-well structure, a quantum dot structure and a quantum wire structure, but is not limited thereto.

상기 제1 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 제1 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.상기 제1 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 제1 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The first active layer 12 may be formed of a compound semiconductor. The first active layer 12 may be formed of, for example, a Group II-VI or a Group III-V compound semiconductor. The first active layer 12 may include, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1). When the first active layer 12 is implemented as the multi-well structure, the first active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the InGaN well layer / Lt; RTI ID = 0.0 > GaN < / RTI > barrier layer.

상기 제2 도전형의 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second semiconductor layer 13 of the second conductivity type may be, for example, a p-type semiconductor layer. The second semiconductor layer 13 of the second conductivity type may be formed of a compound semiconductor. The second semiconductor layer 13 of the second conductivity type may be formed of a Group II-VI or III-V compound semiconductor, for example.

에컨대, 상기 제2 도전형의 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 13 of the second conductivity type is formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + May be realized with a semiconductor material having a composition formula. The second semiconductor layer 13 of the second conductivity type may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, , A p-type dopant such as Ca, Sr, or Ba can be doped.

한편, 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 제1 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 제1 반도체층(11) 및 상기 제2 도전형의 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 제1 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first semiconductor layer 11 of the first conductivity type may include a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may include an n-type semiconductor layer. Further, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second semiconductor layer 13 of the second conductivity type. Accordingly, the first light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. The doping concentration of impurities in the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type may be uniform or non-uniform. That is, the structure of the first light emitting structure 10 may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형의 제1 반도체층(11)과 상기 제1 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13)과 상기 제1 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first semiconductor layer 11 of the first conductivity type and the first active layer 12. A second conductivity type AlGaN layer may be formed between the second semiconductor layer 13 of the second conductivity type and the first active layer 12.

그리고, 상기 제2 발광구조물(20)은 제1 도전형의 제3 반도체층(21), 제2 활성층(22), 제2 도전형의 제4 반도체층(23)을 포함할 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21)과 상기 제2 도전형의 제4 반도체층(23) 사이에 배치될 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21) 아래에 배치될 수 있으며, 상기 제2 도전형의 제4 반도체층(23)은 상기 제2 활성층(22) 아래에 배치될 수 있다. 상기 제2 발광구조물(20)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.The second light emitting structure 20 may include a third semiconductor layer 21 of a first conductivity type, a second active layer 22, and a fourth semiconductor layer 23 of a second conductivity type. The second active layer 22 may be disposed between the third semiconductor layer 21 of the first conductivity type and the fourth semiconductor layer 23 of the second conductivity type. The second active layer 22 may be disposed below the third semiconductor layer 21 of the first conductivity type and the fourth semiconductor layer 23 of the second conductivity type may be disposed under the second active layer 22 As shown in FIG. The second light emitting structure 20 may be formed similarly to the first light emitting structure 10 described above.

상기 제1 발광구조물(10) 아래에 제1 오믹접촉층(15)과 상기 제1 반사전극(17)이 배치될 수 있다. 상기 제1 발광구조물(10) 아래 및 상기 제1 오믹접촉층(15) 둘레에 제1 채널층(16)이 배치될 수 있다. The first ohmic contact layer 15 and the first reflective electrode 17 may be disposed under the first light emitting structure 10. A first channel layer 16 may be disposed under the first light-emitting structure 10 and around the first ohmic contact layer 15.

상기 제1 채널층(16)은 예를 들어, 전기 절연성을 갖는 재질 또는 상기 제1 발광 구조물(10)에 비해 낮은 전기 전도성을 갖는 재질로 형성될 수 있다. 상기 제1 채널층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1 채널층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, ITO, AZO, ZnO 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제1 채널층(16)은 아이솔레이션층으로 지칭될 수도 있다.The first channel layer 16 may be formed of, for example, an electrically insulating material or a material having a lower electrical conductivity than the first light emitting structure 10. The first channel layer 16 may be formed of, for example, an oxide or a nitride. For example, the first channel layer 16 may include at least one of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , ITO, AZO, And at least one of the groups may be selected. The first channel layer 16 may be referred to as a channel layer.

상기 제1 발광구조물(10)과 상기 제1 오믹접촉층(15) 사이에 제1 전류차단층(CBL: Current Blocking Layer)(18)이 배치될 수 있다. 상기 제1 전류차단층(18)은 상기 제1 활성층(12)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A first current blocking layer (CBL) 18 may be disposed between the first light emitting structure 10 and the first ohmic contact layer 15. The first current blocking layer 18 may improve the luminous efficiency of the light emitting device according to the embodiment by mitigating the concentration of current in a part of the first active layer 12. [

상기 제1 전류차단층(18)은 전기 절연성을 갖거나, 상기 제1 발광구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제1 전류차단층(18)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제1 전류차단층(18)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The first current blocking layer 18 may be formed of a material having electrical insulation or forming a Schottky contact with the first light emitting structure 10. The first current blocking layer 18 may be formed of an oxide, a nitride, or a metal. The first current blocking layer 18 may include at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, .

상기 제1 발광구조물(10) 아래 및 상기 제1 반사전극(17) 둘레에 제1 금속층(19)이 배치될 수 있다. 상기 제1 금속층(19)은 상기 제1 오믹접촉층(15) 둘레 및 상기 제1 반사전극(17) 아래에 배치될 수 있다. A first metal layer 19 may be disposed under the first light emitting structure 10 and around the first reflective electrode 17. The first metal layer 19 may be disposed around the first ohmic contact layer 15 and under the first reflective electrode 17.

상기 제1 오믹접촉층(15)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (Indium Gallium Tin Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO , Pt, and Ag.

상기 제1 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflective electrode 17 may be formed of a metal having a high reflectivity. For example, the first reflective electrode 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The first reflective electrode 17 may be formed of one of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc- Transparent conductive materials such as indium-gallium-zinc oxide (IGZO), indium-gallium-zinc oxide (IGTO), indium-gallium-tin- oxide (IGTO), aluminum- As shown in FIG. For example, in an embodiment, the first reflective electrode 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, and Ag-Cu alloy.

상기 제1 오믹접촉층(15)은 상기 제1 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제1 반사전극(17)은 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제1 금속층(19)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The first ohmic contact layer 15 may be formed in ohmic contact with the first light emitting structure 10. The first reflective electrode 17 may reflect light incident from the first light emitting structure 10 to increase the amount of light extracted to the outside. The first metal layer 19 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹접촉층(25)과 상기 제2 반사전극(27)이 배치될 수 있다. 상기 제2 발광구조물(20) 아래 및 상기 제2 오믹접촉층(25) 둘레에 제2 채널층(26)이 배치될 수 있다. The second ohmic contact layer 25 and the second reflective electrode 27 may be disposed under the second light emitting structure 20. A second channel layer 26 may be disposed beneath the second light emitting structure 20 and around the second ohmic contact layer 25.

상기 제2 채널층(26)은 예를 들어, 전기 절연성을 갖는 재질 또는 상기 제2 발광 구조물(20)에 비해 낮은 전기 전도성을 갖는 재질로 형성될 수 있다. 상기 제2 채널층(26)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제2 채널층(26)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, ITO, AZO, ZnO 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제2 채널층(26)은 아이솔레이션층으로 지칭될 수도 있다.The second channel layer 26 may be formed of, for example, an electrically insulating material or a material having a lower electrical conductivity than the second light emitting structure 20. The second channel layer 26 may be formed of, for example, an oxide or a nitride. For example, the second channel layer 26 may be formed of a material such as SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , ITO, AZO, And at least one of the groups may be selected. The second channel layer 26 may be referred to as a channel layer.

상기 제2 발광구조물(20)과 상기 제2 오믹접촉층(25) 사이에 제2 전류차단층(28)이 배치될 수 있다. 상기 제2 전류차단층(28)은 상기 제2 활성층(22)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A second current blocking layer 28 may be disposed between the second light emitting structure 20 and the second ohmic contact layer 25. [ The second current blocking layer 28 may improve the luminous efficiency of the light emitting device according to the embodiment by mitigating the concentration of current in a part of the second active layer 22.

상기 제2 전류차단층(28)은 전기 절연성을 갖거나, 상기 제2 발광구조물(20)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제2 전류차단층(28)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제2 전류차단층(28)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The second current blocking layer 28 may be electrically insulative or may be formed using a material that forms a Schottky contact with the second light emitting structure 20. The second current blocking layer 28 may be formed of an oxide, a nitride, or a metal. The second current blocking layer 28 may include at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, .

상기 제2 발광구조물(20) 아래 및 상기 제2 반사전극(27) 둘레에 제2 금속층(29)이 배치될 수 있다. 상기 제2 금속층(29)은 상기 제2 오믹접촉층(25) 둘레 및 상기 제2 반사전극(27) 아래에 배치될 수 있다. A second metal layer 29 may be disposed under the second light emitting structure 20 and around the second reflective electrode 27. The second metal layer 29 may be disposed around the second ohmic contact layer 25 and under the second reflective electrode 27.

상기 제2 오믹접촉층(25)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second ohmic contact layer 25 may be formed of, for example, a transparent conductive oxide layer. The second ohmic contact layer 25 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (Indium Gallium Tin Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO , Pt, and Ag.

상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The second reflective electrode 27 may be formed of a metal having a high reflectivity. For example, the second reflective electrode 27 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The third reflective electrode 37 may be formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide) Transparent conductive materials such as indium-gallium-zinc oxide (IGZO), indium-gallium-zinc oxide (IGTO), indium-gallium-tin- oxide (IGTO), aluminum- As shown in FIG. For example, in the embodiment, the second reflective electrode 27 may include at least one of Ag, Al, Ag-Pd-Cu alloy, and Ag-Cu alloy.

상기 제2 오믹접촉층(25)은 상기 제2 발광구조물(20)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 반사전극(27)은 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제2 금속층(29)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second ohmic contact layer 25 may be formed in ohmic contact with the second light emitting structure 20. The second reflective electrode 27 reflects light incident from the second light emitting structure 20 to increase the amount of light extracted to the outside. The second metal layer 29 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo.

상기 제1 발광구조물(10)의 측면에 제1 절연층(41)이 배치될 수 있다. 상기 제1 발광구조물(10)의 상부에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 절연층(41)은 산화물 또는 질화물로 구현될 수 있다. 상기 제1 절연층(41)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 절연층(41)은 TiO2, AlN 등의 절연물질로 구현될 수 있다.A first insulating layer 41 may be disposed on a side surface of the first light emitting structure 10. The first insulating layer 41 may be disposed on the first light emitting structure 10. The first insulating layer 41 may be formed of an oxide or a nitride. The first insulating layer 41 may be formed of, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 . The first insulating layer 41 may be formed of an insulating material such as TiO 2 or AlN.

상기 제2 발광구조물(20)의 측면에 제2 절연층(51)이 배치될 수 있다. 상기 제2 발광구조물(20)의 상부에 제2 절연층(51)이 배치될 수 있다. 상기 제2 절연층(51)은 산화물 또는 질화물로 구현될 수 있다. 상기 제2 절연층(51)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 절연층(51)은 TiO2, AlN 등의 절연물질로 구현될 수 있다.A second insulating layer 51 may be disposed on a side surface of the second light emitting structure 20. A second insulating layer 51 may be disposed on the second light emitting structure 20. The second insulating layer 51 may be formed of an oxide or nitride. The second insulating layer 51 may be formed of, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 . The second insulating layer 51 may be formed of an insulating material such as TiO 2 or AlN.

상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 컨택부(43)가 배치될 수 있다. 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결한다. 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 금속층(29)에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. A contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. The contact portion 43 electrically connects the first semiconductor layer 11 of the first conductivity type and the second reflective electrode 27. The contact portion 43 may be in contact with the first semiconductor layer 11 of the first conductivity type. The contact portion 43 may be in contact with the second metal layer 29. The contact portion 43 may be in contact with the second metal layer 29. The contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the contact portion 43.

상기 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The contact portion 43 may be formed of at least one material selected from Cr, Al, Ti, Ni, Pt and V, for example. The contact portion 43 may be formed of, for example, a transparent conductive oxide layer. The contact portion 43 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) At least one selected from the group consisting of indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, ZnO, IrOx, RuOx, And may be formed of one material.

상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The contact portion 43 may be in contact with the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may include a GaN layer. At this time, considering the growth direction and the etching direction of the semiconductor layer, the contact portion 43 may be in contact with the N face of the first semiconductor layer 11 of the first conductivity type.

상기 컨택부(43)와 상기 제2 도전형의 제2 반도체층(13) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 컨택부(43)와 상기 제1 활성층(12) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 컨택부(43)의 일부 영역은 상기 제1 절연층(41)의 상부에 배치될 수 있다. 상기 컨택부(43)는 상기 제1 절연층(41)의 상부 및 측면에 접촉될 수 있다. The first insulating layer 41 may be disposed between the contact portion 43 and the second semiconductor layer 13 of the second conductivity type. The first insulating layer 41 may be disposed between the contact portion 43 and the first active layer 12. A portion of the contact portion 43 may be disposed on the first insulating layer 41. The contact portion 43 may be in contact with the top and side surfaces of the first insulating layer 41.

상기 제1 금속층(19), 상기 제2 금속층(29) 아래에 제3 절연층(40)이 배치될 수 있다. 상기 제3 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 제3 절연층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제3 절연층(40)은 TiO2, AlN 등의 절연물질로 구현될 수 있다. 상기 제3 절연층(40)은 상기 제1 금속층(19)과 상기 제2 금속층(29)을 절연시킨다. A third insulating layer 40 may be disposed under the first metal layer 19 and the second metal layer 29. The third insulating layer 40 may be formed of an oxide or a nitride. The third insulating layer 40 may be formed of, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 . The third insulating layer 40 may be formed of an insulating material such as TiO 2 or AlN. The third insulating layer 40 insulates the first metal layer 19 and the second metal layer 29 from each other.

상기 제3 절연층(40) 아래에 확산장벽층(50), 본딩층(60), 지지부재(70)가 배치될 수 있다. A diffusion barrier layer 50, a bonding layer 60, and a support member 70 may be disposed under the third insulating layer 40.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The diffusion barrier layer 50 is formed on the bonding layer 60 so that the material contained in the bonding layer 60 diffuses in the direction of the first reflective electrode 17 and the second reflective electrode 27 in the process of providing the bonding layer 60. [ It is possible to perform a function of preventing the occurrence of a problem. The diffusion barrier layer 50 can prevent a material such as tin contained in the bonding layer 60 from affecting the first reflective electrode 17 and the second reflective electrode 27 have. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, Pt, V, Fe, and Mo.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, . The support member 70 supports the light emitting device according to the embodiment and can perform a heat dissipation function. The bonding layer 60 may be implemented as a seed layer.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting member 70 may be a semiconductor substrate (for example, Si, Ge, GaN, GaAs, or the like) into which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- ZnO, SiC, SiGe, and the like). The support member 70 may be formed of an insulating material. The support member 70 may be formed of a material such as Al 2 O 3 , SiO 2, or the like.

한편, 상기 제1 도전형의 제3 반도체층(21) 위에 제2 전극(80)이 배치될 수 있다. 상기 제2 전극(80)은 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 제2 전극(80)은 상기 제1 도전형의 제3 반도체층(21) 상부면에 접촉될 수 있다. On the other hand, the second electrode 80 may be disposed on the third semiconductor layer 21 of the first conductivity type. The second electrode 80 may be electrically connected to the third semiconductor layer 21 of the first conductivity type. The second electrode 80 may be in contact with the upper surface of the third semiconductor layer 21 of the first conductivity type.

또한, 상기 제2 도전형의 제2 반도체층(13)에 전기적으로 연결된 전도층(92)이 배치될 수 있다. 상기 전도층(92)의 일부 영역은 상기 제1 발광구조물(10)의 옆에 배치될 수 있다. 상기 전도층(92)의 일부 영역은 외부로 노출될 수 있다. 상기 전도층(92)은 상기 제1 반사전극(17)에 전기적으로 연결될 수 있다. 상기 전도층(92)은 상기 제3 절연층(40) 위에 배치될 수 있다. 상기 전도층(92)의 하부면은 상기 제3 절연층(40)의 상부면에 접촉될 수 있다. 상기 전도층(92)의 일부 영역은 상기 제1 금속층(19)에 접촉될 수 있다. 상기 전도층(92)은 상기 제1 금속층(19)을 통하여 상기 제1 반사전극(17)에 전기적으로 연결될 수 있다. 상기 전도층(92)은 상기 제1 금속층(19)을 통하여 상기 제1 오믹접촉층(15)에 전기적으로 연결될 수 있다. 상기 전도층(92)은 상기 제1 금속층(19)을 통하여 상기 제2 도전형의 제2 반도체층(13)에 전기적으로 연결될 수 있다. 상기 전도층(92)의 일부 영역은 상기 제1 채널층(16)과 접촉될 수 있다. 상기 전도층(92)의 일부 영역은 상기 제1 채널층(16)의 측면과 접촉될 수 있다. 상기 전도층(92)은 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다.Also, a conductive layer 92 electrically connected to the second semiconductor layer 13 of the second conductivity type may be disposed. A portion of the conductive layer 92 may be disposed beside the first light emitting structure 10. A part of the conductive layer 92 may be exposed to the outside. The conductive layer 92 may be electrically connected to the first reflective electrode 17. The conductive layer 92 may be disposed on the third insulating layer 40. The lower surface of the conductive layer 92 may be in contact with the upper surface of the third insulating layer 40. A portion of the conductive layer 92 may be in contact with the first metal layer 19. The conductive layer 92 may be electrically connected to the first reflective electrode 17 through the first metal layer 19. The conductive layer 92 may be electrically connected to the first ohmic contact layer 15 through the first metal layer 19. The conductive layer 92 may be electrically connected to the second semiconductor layer 13 of the second conductivity type through the first metal layer 19. A portion of the conductive layer 92 may be in contact with the first channel layer 16. A portion of the conductive layer 92 may be in contact with a side surface of the first channel layer 16. The conductive layer 92 may be formed of at least one material selected from Cr, Al, Ti, Ni, Pt and V, for example.

상기 전도층(92) 위에 반도체층(91)이 배치될 수 있다. 상기 반도체층(91)의 상부면에 요철이 제공될 수 있다. 상기 반도체층(91)은 상기 제1 도전형의 제1 반도체층(11)과 같은 물질을 포함할 수 있다. 예컨대, 상기 반도체층(91)의 상부면은 상기 제1 도전형의 제1 반도체층(11) 상부면과 같은 높이로 배치될 수 있다. 상기 반도체층(91)은 예로서 제1 도전형의 반도체층으로 구현될 수도 있으며, 제2 도전형의 반도체층으로 구현될 수도 있다. 예로서, 상기 반도체층(91)은 활성층을 포함하지 않을 수 있다. 예컨대 상기 반도체층(91)은 500 나노미터 내지 10000 나노미터의 두께로 구현될 수 있다.A semiconductor layer 91 may be disposed on the conductive layer 92. The upper surface of the semiconductor layer 91 may be provided with irregularities. The semiconductor layer 91 may include the same material as the first semiconductor layer 11 of the first conductivity type. For example, the upper surface of the semiconductor layer 91 may be disposed at the same height as the upper surface of the first semiconductor layer 11 of the first conductivity type. The semiconductor layer 91 may be formed of, for example, a first conductive semiconductor layer or a second conductive semiconductor layer. For example, the semiconductor layer 91 may not include an active layer. For example, the semiconductor layer 91 may be implemented with a thickness of 500 to 10000 nanometers.

상기 반도체층(91) 위에 제1 전극(90)이 배치될 수 있다. 예컨대, 상기 반도체층(91)이 GaN층을 포함하여 구현될 수 있다. 이때, 상기 반도체층(91)의 성장 방향 및 식각 방향을 고려하면, 상기 제1 전극(90)은 상기 반도체층(91)의 N 면(N face)에 접촉될 수 있다. 상기 제1 전극(90)은 상기 반도체층(91)과 접촉되는 영역에서 예로서 50 나노미터 이상의 러프니스(roughness)를 가질 수 있다.A first electrode 90 may be disposed on the semiconductor layer 91. For example, the semiconductor layer 91 may include a GaN layer. The first electrode 90 may be in contact with the N face of the semiconductor layer 91 in consideration of the growth direction and the etching direction of the semiconductor layer 91. The first electrode 90 may have a roughness of 50 nm or more, for example, in a region where the first electrode 90 is in contact with the semiconductor layer 91.

실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)을 통하여 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에 전원이 인가될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)은 전기적으로 직렬 구조로 연결될 수 있다. 이에 따라, 상기 제1 전극(90) 및 상기 제2 전극(80)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에서 빛이 제공될 수 있게 된다. According to the embodiment, power can be applied to the first and second light emitting structures 10 and 20 through the first electrode 90 and the second electrode 80. The first light emitting structure 10 and the second light emitting structure 20 may be electrically connected in series. Accordingly, when power is supplied through the first electrode 90 and the second electrode 80, light can be provided from the first and second light emitting structures 10 and 20.

실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)은 다층 구조로 구현될 수도 있다. 상기 제1 전극(90) 및 상기 제2 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the first electrode 90 and the second electrode 80 may have a multi-layer structure. The first electrode 90 and the second electrode 80 may be formed of an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may include a material selected from the group consisting of Cr, V, W, Ti, and Zn to realize ohmic contact. The intermediate layer may be formed of a material selected from Ni, Cu, Al, and the like. The upper layer may comprise, for example, Au.

상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extracting pattern may be provided on the first light emitting structure 10 and the second light emitting structure 20. A concave-convex pattern may be provided on the first light emitting structure 10 and the second light emitting structure 20. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

실시 예에 의하면, 상기 컨택부(43)를 통하여 이웃하는 발광구조물 간에 전기적으로 직렬 구조로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. 즉 상기 제1 전극(90)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다.According to the embodiment, neighboring light emitting structures may be electrically connected in series through the contact portion 43. In addition, according to the embodiment, the first electrode 90 and the second electrode 80 may be electrically connected to external terminals through wire bonding. That is, the first electrode 90 may be supplied with power through wire bonding with an external terminal in a region exposed to the outside.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 전도층(92) 아래에 상기 제3 절연층(40)이 배치된다. 이에 따라 상기 제3 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 전도층(92)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.According to the embodiment, the third insulating layer 40 is disposed under the first metal layer 19, the second metal layer 29, and the conductive layer 92. Accordingly, the third insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the conductive layer 92 between the respective components without staggering.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high-voltage vertical light emitting device using the conventional vertical light emitting device, a depression may occur due to a step in the process of attaching the supporting substrate 70 and the like. According to this embodiment, . In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between the light emitting cells in a chip arrangement in a printed circuit board or the like. In this embodiment, Can be prevented from being generated. Thus, according to the embodiment, the electrical reliability of the light emitting device can be improved.

또한 실시 예에 의하면 상기 제1 전극(90)은 상기 제1 발광구조물(10)에 전원을 제공함에 있어 상기 반도체층(91)과 1차 접촉을 하게 된다. 또한 상기 제2 전극(80)은 상기 제2 발광구조물(20)에 전원을 제공함에 있어 상기 제1 도전형의 제3 반도체층(21)과 1차 접촉을 하게 된다. 이와 같이 실시 예에 의하면, 발광소자에 전원이 제공됨에 있어 애노드(anode)와 캐소드(cathode)에 전원이 제공됨에 있어 모두 1차적으로 반도체층을 경유하여 전원이 제공된다. 따라서 실시 예에 의하면 높은 전계(electric field)에서 발광소자가 손상되는 것을 방지할 수 있게 된다.In addition, according to the embodiment, the first electrode 90 makes a primary contact with the semiconductor layer 91 in providing power to the first light emitting structure 10. In addition, the second electrode 80 makes a primary contact with the third semiconductor layer 21 of the first conductivity type in providing power to the second light emitting structure 20. According to the embodiment, when power is supplied to the light emitting device, power is supplied to both the anode and the cathode through the semiconductor layer. Therefore, according to the embodiment, the light emitting device can be prevented from being damaged at a high electric field.

실시 예에 따른 발광소자는 복수의 발광 셀을 포함한다. 상기 각각의 발광 셀은 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 포함할 수 있다. 상기 각 발광 셀은 상기 제2 도전형 반도체층 아래에 반사전극을 포함할 수 있다.The light emitting device according to the embodiment includes a plurality of light emitting cells. Each of the light emitting cells may include a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer. Each of the light emitting cells may include a reflective electrode under the second conductive semiconductor layer.

상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층과 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부를 포함할 수 있다. And a contact portion electrically connected to the first conductive semiconductor layer of the first light emitting cell and the second conductive semiconductor layer of the second light emitting cell adjacent to the first light emitting cell among the plurality of light emitting cells.

실시 예에 의하면, 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 전도층을 포함할 수 있다. 또한, 상기 전도층 위에 반도체층이 배치될 수 있으며, 상기 반도체층 위에 제1 전극이 배치될 수 있다. 또한, 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 제2 전극이 배치될 수 있다.The conductive layer may include a conductive layer electrically connected to the second conductive semiconductor layer of the first light emitting cell. A semiconductor layer may be disposed on the conductive layer, and a first electrode may be disposed on the semiconductor layer. A second electrode electrically connected to the first conductive semiconductor layer of the second light emitting cell may be disposed.

상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층의 상부면에 접촉될 수 있다. 예로서, 상기 반도체층과 상기 제1 발광 셀의 제1 도전형 반도체층은 같은 물질을 포함할 수 있다. 상기 반도체층이 GaN층을 포함하는 경우, 상기 제1 전극은 상기 반도체층의 N 면에 접촉될 수 있다. 또한, 상기 제1 발광 셀의 제1 도전형 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층의 N 면에 접촉될 수 있다. 상기 반도체층의 상부면과 상기 제1 발광 셀의 제1 도전형 반도체층의 상부면이 같은 높이로 배치될 수 있다.The contact portion may contact the upper surface of the first conductive semiconductor layer of the first light emitting cell. For example, the semiconductor layer and the first conductive semiconductor layer of the first light emitting cell may include the same material. When the semiconductor layer includes a GaN layer, the first electrode may be in contact with the N surface of the semiconductor layer. In addition, when the first conductivity type semiconductor layer of the first light emitting cell includes a GaN layer, the contact portion may be in contact with the N surface of the first conductivity type semiconductor layer of the first light emitting cell. The upper surface of the semiconductor layer and the upper surface of the first conductive semiconductor layer of the first light emitting cell may be arranged at the same height.

실시 예에 의하면, 컨택부를 통하여 이웃하는 발광 셀 간에 전기적으로 직렬 구조로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 전극 및 상기 제2 전극이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. 즉 상기 제1 전극은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다.According to the embodiment, the light emitting cells adjacent to each other through the contact portion can be electrically connected in a series structure. In addition, according to the embodiment, the first electrode and the second electrode can be electrically connected to the external terminal through wire bonding. That is, the first electrode may be supplied with power through an external terminal and wire bonding in a region exposed to the outside.

또한 실시 예에 의하면 상기 제1 전극은 상기 제1 발광 셀에 전원을 제공함에 있어 상기 반도체층과 1차 접촉을 하게 된다. 또한 상기 제2 전극은 상기 제2 발광 셀에 전원을 제공함에 있어 상기 제2 발광 셀의 제1 도전형 반도체층과 1차 접촉을 하게 된다. 이와 같이 실시 예에 의하면, 발광소자에 전원이 제공됨에 있어 애노드(anode)와 캐소드(cathode)에 전원이 제공됨에 있어 모두 1차적으로 반도체층을 경유하여 전원이 제공된다. 따라서 실시 예에 의하면 높은 전계(electric field)에서 발광소자가 손상되는 것을 방지할 수 있게 된다.According to an embodiment of the present invention, the first electrode makes a primary contact with the semiconductor layer in providing power to the first light emitting cell. In addition, the second electrode makes a primary contact with the first conductive semiconductor layer of the second light emitting cell in providing power to the second light emitting cell. According to the embodiment, when power is supplied to the light emitting device, power is supplied to both the anode and the cathode through the semiconductor layer. Therefore, according to the embodiment, the light emitting device can be prevented from being damaged at a high electric field.

그러면 도 2 내지 도 6을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will now be described with reference to FIGS. 2 to 6. FIG.

실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11a), 활성층(12a), 제2 도전형 반도체층(13a)을 형성한다. 상기 제1 도전형 반도체층(11a), 상기 활성층(12a), 상기 제2 도전형 반도체층(13a)은 발광구조물(10a)로 정의될 수 있다.2, a first conductivity type semiconductor layer 11a, an active layer 12a, and a second conductivity type semiconductor layer 13a are formed on a substrate 5, as shown in FIG. do. The first conductive semiconductor layer 11a, the active layer 12a and the second conductive semiconductor layer 13a may be defined as a light emitting structure 10a.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형의 제1 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다. The substrate 5 may be formed of at least one of, for example, a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge. A buffer layer may be further formed between the first semiconductor layer 11 of the first conductivity type and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11a)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11a)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11a may be formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, and the second conductivity type semiconductor layer 13a may be formed of a second conductivity type dopant Type semiconductor layer to which a p-type dopant is added. Also, the first conductivity type semiconductor layer 11a may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13a may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11a)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11a)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity type semiconductor layer 11a may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11a is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The first conductivity type semiconductor layer 11a may be selected from InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN and the like. An n-type dopant such as Si, Ge, .

상기 활성층(12a)은 상기 제1 도전형 반도체층(11a)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.Electrons (or holes) injected through the first conductive type semiconductor layer 11a and holes (or electrons) injected through the second conductive type semiconductor layer 13a meet with each other in the active layer 12a, And is a layer that emits light by a band gap difference of an energy band according to a material of the active layer 12a. The active layer 12a may be formed of any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12a)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12a may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 12a is formed of the multiple quantum well structure, the active layer 12a may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the InGaN well layer / GaN barrier layer / RTI >

상기 제2 도전형 반도체층(13a)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13a)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 13a may be formed of, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13a is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The second conductivity type semiconductor layer 13a may be selected from InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN and the like, and a p-type dopant such as Mg, Zn, Ca, .

한편, 상기 제1 도전형 반도체층(11a)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13a)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13a) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10a)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11a) 및 상기 제2 도전형 반도체층(13a) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10a)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11a may include a p-type semiconductor layer, and the second conductive semiconductor layer 13a may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductive type semiconductor layer 13a. Thus, the light emitting structure 10a may include a np, pn, npn, Or a structure thereof. The doping concentration of impurities in the first conductivity type semiconductor layer 11a and the second conductivity type semiconductor layer 13a may be uniform or non-uniform. That is, the structure of the light emitting structure 10a may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11a)과 상기 활성층(12a) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13a)과 상기 활성층(12a) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.A first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11a and the active layer 12a. In addition, a second conductivity type AlGaN layer may be formed between the second conductivity type semiconductor layer 13a and the active layer 12a.

다음으로, 도 3에 나타낸 바와 같이, 상기 기판(5) 위의 제1 영역에 배치된 상기 제2 도전형 반도체층(13a)과 상기 활성층(12a)을 식각한다. 또한 상기 기판(5) 위에 제1 영역에 배치된 상기 제1 도전형 반도체층(11a)의 일부 영역을 식각한다.Next, as shown in Fig. 3, the second conductivity type semiconductor layer 13a and the active layer 12a disposed in the first region on the substrate 5 are etched. A portion of the first conductivity type semiconductor layer (11a) disposed in the first region is etched on the substrate (5).

그리고, 도 4에 나타낸 바와 같이, 상기 기판(5) 위의 제2 영역에 전류차단층(18, 28)과 채널층(16, 26)을 형성한다.4, current blocking layers 18 and 28 and channel layers 16 and 26 are formed in a second region on the substrate 5. Then, as shown in FIG.

이어서, 도 4에 도시된 바와 같이, 상기 제2 도전형 반도체층(13a)의 일부 영역 위에 제1 오믹접촉층(15), 제1 반사전극(17)이 형성된다. 또한 상기 제2 도전형 반도체층(13a)의 일부 영역 위에 제2 오믹접촉층(25), 제2 반사전극(27)이 형성된다.Then, as shown in FIG. 4, a first ohmic contact layer 15 and a first reflective electrode 17 are formed on a part of the second conductive type semiconductor layer 13a. A second ohmic contact layer 25 and a second reflective electrode 27 are formed on a part of the second conductive type semiconductor layer 13a.

상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first ohmic contact layer 15 and the second ohmic contact layer 25 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15 and the second ohmic contact layer 25 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO) IZTO (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) Nitride, ZnO, IrOx, RuOx, NiO, Pt, and Ag.

상기 제1 반사전극(17), 상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflective electrode 17 and the second reflective electrode 27 may be formed of a metal having high reflectivity. For example, the first reflective electrode 17 and the second reflective electrode 27 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Metal or an alloy. The first reflective electrode 17 and the second reflective electrode 27 are formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), Aluminum-Zinc-Oxide (AZO), ATO (Antimony- Tin-Oxide) or the like. For example, in the embodiment, the first reflective electrode 17 and the second reflective electrode 27 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy .

또한, 도 4에 도시된 바와 같이, 상기 기판(5) 위의 제1 영역 위에 전도층(92)을 형성한다. 상기 전도층(92)은 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 이어서, 상기 제1 반사전극(17) 위에 제1 금속층(19)을 형성하고, 상기 제2 반사전극(27) 위에 제2 금속층(29)을 형성한다. 또한, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 전도층(90) 위에 제3 절연층(40)을 형성한다.Further, as shown in FIG. 4, a conductive layer 92 is formed on the first region on the substrate 5. The conductive layer 92 may be formed of at least one material selected from Cr, Al, Ti, Ni, Pt and V, for example. A first metal layer 19 is formed on the first reflective electrode 17 and a second metal layer 29 is formed on the second reflective electrode 27. A third insulating layer 40 is formed on the first metal layer 19, the second metal layer 29, and the conductive layer 90.

한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.On the other hand, the forming process of each layer described above is one example, and the process sequence can be variously modified.

다음으로, 도 5에 도시된 바와 같이, 상기 제3 절연층(40) 위에 확산장벽층(50), 본딩층(60), 지지부재(70)를 형성한다. Next, a diffusion barrier layer 50, a bonding layer 60, and a support member 70 are formed on the third insulating layer 40, as shown in FIG.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. The diffusion barrier layer 50 is formed on the bonding layer 60 so that the material contained in the bonding layer 60 diffuses in the direction of the first reflective electrode 17 and the second reflective electrode 27 in the process of providing the bonding layer 60. [ It is possible to perform a function of preventing the occurrence of a problem. The diffusion barrier layer 50 may prevent a material such as tin contained in the bonding layer 60 from affecting the first reflective electrode 17 or the like. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, and Pt.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지할 수 있다.The bonding layer 60 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, . The support member 70 can support the light emitting device according to the embodiment.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting member 70 may be a semiconductor substrate (for example, Si, Ge, GaN, GaAs, or the like) into which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- ZnO, SiC, SiGe, and the like). The support member 70 may be formed of an insulating material. The support member 70 may be formed of a material such as Al 2 O 3 , SiO 2, or the like.

다음으로 상기 제1 도전형 반도체층(11a)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11a)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductive type semiconductor layer 11a. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process of irradiating a laser on the lower surface of the substrate 5 to peel the substrate 5 and the first conductivity type semiconductor layer 11a from each other.

그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 제1 발광구조물(10), 제2 발광구조물(20), 반도체층(91)을 분리시킨다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 제1 채널층(16), 상기 제2 채널층(26)의 일부 영역이 노출될 수 있게 된다. Then, as shown in FIG. 6, isolation etching is performed to separate the first light emitting structure 10, the second light emitting structure 20, and the semiconductor layer 91. The isolation etching can be performed by, for example, dry etching such as ICP (Inductively Coupled Plasma), but is not limited thereto. The first channel layer 16 and the second channel layer 26 may be partially exposed by the isolation etching.

또한, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 반도체층(90)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 반도체층(90)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다. 실시 예에 의하면, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 반도체층(90)의 상부면이 N면으로 형성될 수 있으며, Ga면으로 형성되는 경우에 비하여 표면 거칠기가 크므로 광 추출 효율이 더 향상될 수 있게 된다. Also, a light extracting pattern may be provided on the upper surfaces of the first light emitting structure 10, the second light emitting structure 20, and the semiconductor layer 90. A concave-convex pattern may be provided on the upper surface of the first light-emitting structure 10, the second light-emitting structure 20, and the semiconductor layer 90. Accordingly, according to the embodiment, the effect of extracting external light can be increased. The upper surface of the first light emitting structure 10, the second light emitting structure 20, and the semiconductor layer 90 may be formed of N-planes, The roughness is large, so that the light extraction efficiency can be further improved.

다음으로, 도 6에 도시된 바와 같이, 제1 절연층(41), 제2 절연층(51)이 형성될 수 있다. 상기 제1 절연층(41)은 상기 제1 발광구조물(10) 둘레에 형성될 수 있다. 상기 제1 절연층(41)은 상기 제1 발광구조물(10)의 상부에 형성될 수 있다. 상기 제2 절연층(51)은 상기 제2 발광구조물(20) 둘레에 형성될 수 있다. 상기 제2 절연층(51)은 상기 제2 발광구조물(20)의 상부에 형성될 수 있다. Next, as shown in FIG. 6, a first insulating layer 41 and a second insulating layer 51 may be formed. The first insulating layer 41 may be formed around the first light emitting structure 10. The first insulating layer 41 may be formed on the first light emitting structure 10. The second insulating layer 51 may be formed around the second light emitting structure 20. The second insulating layer 51 may be formed on the second light emitting structure 20.

또한, 컨택부(43)가 형성될 수 있다. 상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 상기 컨택부(43)가 배치될 수 있다. 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결한다. 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 금속층(29)에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. Also, the contact portion 43 can be formed. The contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. The contact portion 43 electrically connects the first semiconductor layer 11 of the first conductivity type and the second reflective electrode 27. The contact portion 43 may be in contact with the first semiconductor layer 11 of the first conductivity type. The contact portion 43 may be in contact with the second metal layer 29. The contact portion 43 may be in contact with the second metal layer 29. The contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the contact portion 43.

상기 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The contact portion 43 may be formed of at least one material selected from Cr, Al, Ti, Ni, Pt and V, for example. The contact portion 43 may be formed of, for example, a transparent conductive oxide layer. The contact portion 43 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) At least one selected from the group consisting of indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, ZnO, IrOx, RuOx, And may be formed of one material.

상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The contact portion 43 may be in contact with the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may include a GaN layer. At this time, considering the growth direction and the etching direction of the semiconductor layer, the contact portion 43 may be in contact with the N face of the first semiconductor layer 11 of the first conductivity type.

상기 컨택부(43)와 상기 제2 도전형의 제2 반도체층(13) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 컨택부(43)와 상기 제1 활성층(12) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 컨택부(43)의 일부 영역은 상기 제1 절연층(41)의 상부에 배치될 수 있다. 상기 컨택부(43)는 상기 제1 절연층(41)의 상부 및 측면에 접촉될 수 있다. The first insulating layer 41 may be disposed between the contact portion 43 and the second semiconductor layer 13 of the second conductivity type. The first insulating layer 41 may be disposed between the contact portion 43 and the first active layer 12. A portion of the contact portion 43 may be disposed on the first insulating layer 41. The contact portion 43 may be in contact with the top and side surfaces of the first insulating layer 41.

또한, 도 6에 나타낸 바와 같이, 상기 제1 도전형의 제3 반도체층(21) 위에 제2 전극(80)이 형성될 수 있다. 상기 제2 전극(80)은 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 제2 전극(80)은 상기 제1 도전형의 제3 반도체층(21) 상부면에 접촉될 수 있다. Further, as shown in FIG. 6, the second electrode 80 may be formed on the third semiconductor layer 21 of the first conductivity type. The second electrode 80 may be electrically connected to the third semiconductor layer 21 of the first conductivity type. The second electrode 80 may be in contact with the upper surface of the third semiconductor layer 21 of the first conductivity type.

상기 반도체층(91) 위에 제1 전극(90)이 배치될 수 있다. 예컨대, 상기 반도체층(91)이 GaN층을 포함하여 구현될 수 있다. 이때, 상기 반도체층(91)의 성장 방향 및 식각 방향을 고려하면, 상기 제1 전극(90)은 상기 반도체층(91)의 N 면(N face)에 접촉될 수 있다. 상기 제1 전극(90)은 상기 반도체층(91)과 접촉되는 영역에서 예로서 50 나노미터 이상의 러프니스(roughness)를 가질 수 있다.A first electrode 90 may be disposed on the semiconductor layer 91. For example, the semiconductor layer 91 may include a GaN layer. The first electrode 90 may be in contact with the N face of the semiconductor layer 91 in consideration of the growth direction and the etching direction of the semiconductor layer 91. The first electrode 90 may have a roughness of 50 nm or more, for example, in a region where the first electrode 90 is in contact with the semiconductor layer 91.

실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)을 통하여 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에 전원이 인가될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)은 전기적으로 직렬 구조로 연결될 수 있다. 이에 따라, 상기 제1 전극(90) 및 상기 제2 전극(80)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에서 빛이 제공될 수 있게 된다. According to the embodiment, power can be applied to the first and second light emitting structures 10 and 20 through the first electrode 90 and the second electrode 80. The first light emitting structure 10 and the second light emitting structure 20 may be electrically connected in series. Accordingly, when power is supplied through the first electrode 90 and the second electrode 80, light can be provided from the first and second light emitting structures 10 and 20.

실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)은 다층 구조로 구현될 수도 있다. 상기 제1 전극(90) 및 상기 제2 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the first electrode 90 and the second electrode 80 may have a multi-layer structure. The first electrode 90 and the second electrode 80 may be formed of an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may include a material selected from the group consisting of Cr, V, W, Ti, and Zn to realize ohmic contact. The intermediate layer may be formed of a material selected from Ni, Cu, Al, and the like. The upper layer may comprise, for example, Au.

상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extracting pattern may be provided on the first light emitting structure 10 and the second light emitting structure 20. A concave-convex pattern may be provided on the first light emitting structure 10 and the second light emitting structure 20. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

실시 예에 의하면, 상기 컨택부(43)를 통하여 이웃하는 발광구조물 간에 전기적으로 직렬 구조로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. 즉 상기 제1 전극(90)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다.According to the embodiment, neighboring light emitting structures may be electrically connected in series through the contact portion 43. In addition, according to the embodiment, the first electrode 90 and the second electrode 80 may be electrically connected to external terminals through wire bonding. That is, the first electrode 90 may be supplied with power through wire bonding with an external terminal in a region exposed to the outside.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 전도층(92) 아래에 상기 제3 절연층(40)이 배치된다. 이에 따라 상기 제3 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 전도층(92)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.According to the embodiment, the third insulating layer 40 is disposed under the first metal layer 19, the second metal layer 29, and the conductive layer 92. Accordingly, the third insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the conductive layer 92 without a step between the respective components.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high-voltage vertical light emitting device using the conventional vertical light emitting device, a depression may occur due to a step in the process of attaching the supporting substrate 70 and the like. According to this embodiment, . In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between the light emitting cells in a chip arrangement in a printed circuit board or the like. In this embodiment, Can be prevented from being generated. Thus, according to the embodiment, the electrical reliability of the light emitting device can be improved.

또한 실시 예에 의하면 상기 제1 전극(90)은 상기 제1 발광구조물(10)에 전원을 제공함에 있어 상기 반도체층(91)과 1차 접촉을 하게 된다. 또한 상기 제2 전극(80)은 상기 제2 발광구조물(20)에 전원을 제공함에 있어 상기 제1 도전형의 제3 반도체층(21)과 1차 접촉을 하게 된다. 이와 같이 실시 예에 의하면, 발광소자에 전원이 제공됨에 있어 애노드(anode)와 캐소드(cathode)에 전원이 제공됨에 있어 모두 1차적으로 반도체층을 경유하여 전원이 제공된다. 따라서 실시 예에 의하면 높은 전계(electric field)에서 발광소자가 손상되는 것을 방지할 수 있게 된다.In addition, according to the embodiment, the first electrode 90 makes a primary contact with the semiconductor layer 91 in providing power to the first light emitting structure 10. In addition, the second electrode 80 makes a primary contact with the third semiconductor layer 21 of the first conductivity type in providing power to the second light emitting structure 20. According to the embodiment, when power is supplied to the light emitting device, power is supplied to both the anode and the cathode through the semiconductor layer. Therefore, according to the embodiment, the light emitting device can be prevented from being damaged at a high electric field.

도 7은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 7에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다. 7 is a view showing another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 7, a description of the parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 따른 발광소자에 의하면, 상기 제1 발광구조물(10) 아래에 제1 오믹 반사전극(91)이 배치될 수 있다. 상기 제1 오믹 반사전극(71)은 도 1에서 설명된 제1 반사전극(17)과 제1 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제1 오믹 반사전극(71)은 상기 제2 도전형의 제2 반도체층(13)에 오믹 접촉되며, 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the first ohmic reflective electrode 91 may be disposed under the first light emitting structure 10. The first ohmic reflective electrode 71 may be implemented to perform both the functions of the first reflective electrode 17 and the first ohmic contact layer 15 described in FIG. Accordingly, the first ohmic reflective electrode 71 is in ohmic contact with the second semiconductor layer 13 of the second conductivity type and can reflect light incident from the first light emitting structure 10 have.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹 반사전극(73)이 배치될 수 있다. 상기 제2 오믹 반사전극(73)은 도 1에서 설명된 제2 반사전극(27)과 제2 오믹접촉층(25)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제2 오믹 반사전극(73)은 상기 제2 도전형의 제4 반도체층(23)에 오믹 접촉되며, 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.In addition, a second ohmic reflective electrode 73 may be disposed under the second light emitting structure 20. The second ohmic reflective electrode 73 may be implemented to perform both functions of the second reflective electrode 27 and the second ohmic contact layer 25 described in FIG. Accordingly, the second ohmic reflective electrode 73 is in ohmic contact with the fourth semiconductor layer 23 of the second conductive type and can reflect light incident from the second light emitting structure 20 have.

실시 예에 의하면, 상기 컨택부(43)를 통하여 이웃하는 발광구조물 간에 전기적으로 직렬 구조로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 전극(90) 및 상기 제2 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. 즉 상기 제1 전극(90)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다.According to the embodiment, neighboring light emitting structures may be electrically connected in series through the contact portion 43. In addition, according to the embodiment, the first electrode 90 and the second electrode 80 may be electrically connected to external terminals through wire bonding. That is, the first electrode 90 may be supplied with power through wire bonding with an external terminal in a region exposed to the outside.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 전도층(92) 아래에 상기 제3 절연층(40)이 배치된다. 이에 따라 상기 제3 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 전도층(92)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.According to the embodiment, the third insulating layer 40 is disposed under the first metal layer 19, the second metal layer 29, and the conductive layer 92. Accordingly, the third insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the conductive layer 92 between the respective components without staggering.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high-voltage vertical light emitting device using the conventional vertical light emitting device, a depression may occur due to a step in the process of attaching the supporting substrate 70 and the like. According to this embodiment, . In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between the light emitting cells in a chip arrangement in a printed circuit board or the like. In this embodiment, Can be prevented from being generated. Thus, according to the embodiment, the electrical reliability of the light emitting device can be improved.

또한 실시 예에 의하면 상기 제1 전극(90)은 상기 제1 발광구조물(10)에 전원을 제공함에 있어 상기 반도체층(91)과 1차 접촉을 하게 된다. 또한 상기 제2 전극(80)은 상기 제2 발광구조물(20)에 전원을 제공함에 있어 상기 제1 도전형의 제3 반도체층(21)과 1차 접촉을 하게 된다. 이와 같이 실시 예에 의하면, 발광소자에 전원이 제공됨에 있어 애노드(anode)와 캐소드(cathode)에 전원이 제공됨에 있어 모두 1차적으로 반도체층을 경유하여 전원이 제공된다. 따라서 실시 예에 의하면 높은 전계(electric field)에서 발광소자가 손상되는 것을 방지할 수 있게 된다.In addition, according to the embodiment, the first electrode 90 makes a primary contact with the semiconductor layer 91 in providing power to the first light emitting structure 10. In addition, the second electrode 80 makes a primary contact with the third semiconductor layer 21 of the first conductivity type in providing power to the second light emitting structure 20. According to the embodiment, when power is supplied to the light emitting device, power is supplied to both the anode and the cathode through the semiconductor layer. Therefore, according to the embodiment, the light emitting device can be prevented from being damaged at a high electric field.

도 8은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.8 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.

도 8을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.Referring to FIG. 8, a light emitting device package according to an embodiment includes a body 120, first and second lead electrodes 131 and 132 disposed on the body 120, And a molding member 140 surrounding the light emitting device 100. The first and second lead electrodes 131 and 132 are electrically connected to the first and second lead electrodes 131 and 132, .

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other to provide power to the light emitting device 100. The first lead electrode 131 and the second lead electrode 132 may increase the light efficiency by reflecting the light generated from the light emitting device 100 and the heat generated from the light emitting device 100 To the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or may be disposed on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by a wire, flip chip or die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 9 및 도 10에 도시된 표시 장치, 도 11에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements are arrayed, and may include the display apparatus shown in Figs. 9 and 10, and the illumination apparatus shown in Fig.

도 9를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.9, a display device 1000 according to an exemplary embodiment of the present invention includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, and a reflective member 1022 below the light guide plate 1041. [ An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflection member 1022 But is not limited to, a bottom cover 1011.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arrayed on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like. When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or on the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted such that the light emitting surface of the light emitting device package 200 is spaced apart from the light guiding plate 1041 by a predetermined distance, but the present invention is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to the light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 10은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 10 is a view showing another example of the display device according to the embodiment.

도 10을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 10, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the above-described light emitting device 100 is arrayed, an optical member 1154, and a display panel 1155.

상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, the at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, and light condensation of the light emitted from the light emitting module 1060.

도 11은 실시 예에 따른 조명장치의 사시도이다.11 is a perspective view of a lighting apparatus according to an embodiment.

도 11을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.11, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having a good heat dissipation property, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device or a light emitting device package 200 according to an embodiment provided on the substrate 1532. A plurality of the light emitting device packages 200 may be arrayed in a matrix or spaced apart at a predetermined interval.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, the substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.

상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be disposed on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain colors and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is coupled to an external power source through a socket, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. Embodiments may be implemented as a light emitting module mounted on the substrate after packaging the light emitting device, or as a light emitting module mounted on the LED chip.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 제1 발광구조물 11: 제1 반도체층
12: 제1 활성층 13: 제2 반도체층
15: 제1 오믹접촉층 17: 제1 반사전극
19: 제1 금속층 20: 제2 발광구조물
21: 제3 반도체층 22: 제2 활성층
23: 제4 반도체층 25: 제2 오믹접촉층
27: 제2 반사전극 29: 제2 금속층
40: 제3 절연층 41: 제1 절연층
43: 컨택부 50: 확산장벽층
51: 제2 절연층 60: 본딩층
70: 지지부재 80: 제2 전극
90: 제1 전극 91: 반도체층
92: 전도층10: first light emitting structure 11: first semiconductor layer
12: first active layer 13: second semiconductor layer
15: first ohmic contact layer 17: first reflective electrode
19: first metal layer 20: second light emitting structure
21: third semiconductor layer 22: second active layer
23: fourth semiconductor layer 25: second ohmic contact layer
27: second reflective electrode 29: second metal layer
40: third insulating layer 41: first insulating layer
43: contact portion 50: diffusion barrier layer
51: second insulating layer 60: bonding layer
70: Support member 80: Second electrode
90: first electrode 91: semiconductor layer
92: Conductive layer

Claims (15)

제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물;
상기 제1 발광구조물 아래에 배치되며 상기 제2 도전형의 제2 반도체층과 전기적으로 연결된 제1 반사전극;
제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물;
상기 제2 발광구조물 아래에 배치되며 상기 제2 도전형의 제4 반도체층과 전기적으로 연결된 제2 반사전극;
상기 제1 도전형의 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부;
상기 제1발광구조물과 이격되어 배치되며 상기 제1 반사전극에 전기적으로 연결된 전도층;
상기 전도층 위에 반도체층;
상기 반도체층 위에 제1 전극; 및
상기 제2발광구조물 위에 제2전극을 포함하고,
상기 반도체층과 상기 제1도전형의 제1반도체층은 같은 물질을 포함하는 발광소자.A first light emitting structure including a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer;
A first reflective electrode disposed under the first light emitting structure and electrically connected to the second semiconductor layer of the second conductivity type;
A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer;
A second reflective electrode disposed under the second light emitting structure and electrically connected to the fourth semiconductor layer of the second conductivity type;
A contact portion electrically connected to the first semiconductor layer of the first conductivity type and the second reflective electrode;
A conductive layer disposed apart from the first light emitting structure and electrically connected to the first reflective electrode;
A semiconductor layer on the conductive layer;
A first electrode on the semiconductor layer; And
And a second electrode on the second light emitting structure,
Wherein the semiconductor layer and the first semiconductor layer of the first conductivity type include the same material. 제1항에 있어서,
상기 컨택부는 상기 제1 도전형의 제1 반도체층의 상면과 접촉된 발광소자.The method according to claim 1,
And the contact portion is in contact with an upper surface of the first semiconductor layer of the first conductivity type. 제2항에 있어서,
상기 제1반사전극과 상기 제1발광구조물 사이에 배치되는 제1오믹접촉층을 포함하고,
상기 제1발광구조물 아래 및 상기 제1오믹접촉층 둘레에 제1채널층이 배치되며,
상기 제1채널층은 상기 전도층의 측면과 접촉하는 발광소자.3. The method of claim 2,
And a first ohmic contact layer disposed between the first reflective electrode and the first light emitting structure,
Wherein a first channel layer is disposed under the first light emitting structure and around the first ohmic contact layer,
Wherein the first channel layer is in contact with a side surface of the conductive layer. 제3항에 있어서,
상기 제1반사전극 아래에 제1금속층이 배치되고,
상기 제1금속층은 상기 제1채널층 하면의 일부 영역 및 상기 전도층 하면의 일부 영역과 접촉하는 발광소자.The method of claim 3,
A first metal layer is disposed under the first reflective electrode,
Wherein the first metal layer is in contact with a part of the lower surface of the first channel layer and a part of the lower surface of the conductive layer. 제4항에 있어서,
상기 제2반사전극과 상기 제2발광구조물 사이에 배치되는 제2오믹접촉층을 포함하고,
상기 제2발광구조물 아래 및 상기 제2오믹접촉층 둘레에 배치되는 제2채널층을 포함하며,
상기 컨택부는 상기 제1채널층과 상기 제2채널층 사이에 배치되는 발광소자.5. The method of claim 4,
And a second ohmic contact layer disposed between the second reflective electrode and the second light emitting structure,
And a second channel layer disposed below the second light emitting structure and around the second ohmic contact layer,
And the contact portion is disposed between the first channel layer and the second channel layer. 제5항에 있어서,
상기 컨택부는 상기 제1채널층의 일측면 및 상기 제2채널층의 타측면과 접촉하는 발광소자.6. The method of claim 5,
Wherein the contact portion contacts one side of the first channel layer and the other side of the second channel layer. 제6항에 있어서,
상기 반도체층의 상부면은 요철을 포함하는 발광소자.The method according to claim 6,
And the upper surface of the semiconductor layer includes irregularities. 제7항에 있어서,
상기 반도체층이 GaN층을 포함하는 경우, 상기 제1전극은 상기 반도체층의 N면에 접촉되고,
상기 제1도전형의 제1 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1반도체층의 N면에 접촉된 발광소자.
8. The method of claim 7,
When the semiconductor layer includes a GaN layer, the first electrode is in contact with the N-face of the semiconductor layer,
Wherein the contact portion is in contact with the N surface of the first semiconductor layer when the first semiconductor layer of the first conductivity type includes a GaN layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110110057A 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit KR101873590B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110110057A KR101873590B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110057A KR101873590B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Publications (2)

Publication Number Publication Date
KR20130045685A KR20130045685A (en) 2013-05-06
KR101873590B1 true KR101873590B1 (en) 2018-07-02

Family

ID=48657652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110057A KR101873590B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Country Status (1)

Country Link
KR (1) KR101873590B1 (en)

Also Published As

Publication number Publication date
KR20130045685A (en) 2013-05-06

Similar Documents

Publication Publication Date Title
KR20130021300A (en) Light emitting device, light emitting device package, and light unit
KR20130021296A (en) Light emitting device, light emitting device package, and light unit
KR20130027275A (en) Light emitting device, light emitting device package, and light unit
KR101956019B1 (en) Light emitting device, light emitting device package, and light unit
KR101830144B1 (en) Light emitting device, light emitting device package, and light unit
KR101956033B1 (en) Light emitting device, light emitting device package, and light unit
KR20180107060A (en) Light emitting device, light emitting device package, and light unit
KR101914077B1 (en) Light emitting device, light emitting device package, and light unit
KR101781227B1 (en) Light emitting device, light emitting device package, and light unit
KR101826983B1 (en) Light emitting device, light emitting device package, light unit, and method for fabricating light emitting device
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR101902525B1 (en) Light emitting device, light emitting device package, and light unit
KR101956016B1 (en) Light emitting device, light emitting device package, and light unit
KR101914081B1 (en) Light emitting device, light emitting device package, and light unit
KR101896680B1 (en) Light emitting device, light emitting device package, and light unit
KR101865923B1 (en) Light emitting device, light emitting device package, and light unit
KR101818771B1 (en) Light emitting device, light emitting device package, and light unit
KR101852566B1 (en) Light emitting device, light emitting device package, and light unit
KR101869553B1 (en) Light emitting device, light emitting device package, and light unit
KR101873590B1 (en) Light emitting device, light emitting device package, and light unit
KR101952435B1 (en) Light emitting device, light emitting device package, and light unit
KR101873589B1 (en) Light emitting device, light emitting device package, and light unit
KR101888652B1 (en) Light emitting device, light emitting device package, and light unit
KR101921150B1 (en) Light emitting device, light emitting device package, and light unit
KR101956043B1 (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant