KR101781227B1 - Light emitting device, light emitting device package, and light unit - Google Patents
Light emitting device, light emitting device package, and light unit Download PDFInfo
- Publication number
- KR101781227B1 KR101781227B1 KR1020110095153A KR20110095153A KR101781227B1 KR 101781227 B1 KR101781227 B1 KR 101781227B1 KR 1020110095153 A KR1020110095153 A KR 1020110095153A KR 20110095153 A KR20110095153 A KR 20110095153A KR 101781227 B1 KR101781227 B1 KR 101781227B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- semiconductor layer
- conductivity type
- contact portion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 제2 반사전극; 상기 제1 도전형의 제1 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제2 반사전극에 전기적으로 연결되어 상기 컨택부 또는 상기 제2 반사전극에 인가되는 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light emitting device according to an embodiment includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer A first light emitting structure including a first light emitting structure; A first reflective electrode below the first light emitting structure; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode below the second light emitting structure; A contact electrically connected to the first semiconductor layer of the first conductivity type; A current or voltage control element electrically connected to the contact portion and the second reflective electrode to control current or voltage applied to the contact portion or the second reflective electrode; .
Description
실시 예는 발광소자, 발광소자 패키지, 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of a light emitting device is increased, a light emitting device is applied to various fields including a display device and a lighting device.
실시 예는 신뢰성이 확보되며 전기적으로 직렬 연결된 복수의 발광 셀을 포함하는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다. Embodiments provide a light emitting device, a light emitting device package, and a light unit including a plurality of light emitting cells electrically connected in series and having reliability.
실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 제2 반사전극; 상기 제1 도전형의 제1 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제2 반사전극에 전기적으로 연결되어 상기 컨택부 또는 상기 제2 반사전극에 인가되는 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light emitting device according to an embodiment includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer A first light emitting structure including a first light emitting structure; A first reflective electrode below the first light emitting structure; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode below the second light emitting structure; A contact electrically connected to the first semiconductor layer of the first conductivity type; A current or voltage control element electrically connected to the contact portion and the second reflective electrode to control current or voltage applied to the contact portion or the second reflective electrode; .
실시 예에 따른 발광소자는, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결되어 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light emitting device according to an embodiment includes a plurality of light emitting cells each including a second conductive type semiconductor layer, an active layer on the second conductive type semiconductor layer, and a first conductive type semiconductor layer on the active layer; A contact portion electrically connected to the first conductivity type semiconductor layer of the first light emitting cell among the plurality of light emitting cells; A current or voltage control element electrically connected to the contact portion and the second conductivity type semiconductor layer of the second light emitting cell adjacent to the first light emitting cell to control current or voltage; .
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 제2 반사전극; 상기 제1 도전형의 제1 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제2 반사전극에 전기적으로 연결되어 상기 컨택부 또는 상기 제2 반사전극에 인가되는 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; Wherein the light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, a second semiconductor layer of a second conductivity type below the first active layer, A first light emitting structure including a first light emitting structure; A first reflective electrode below the first light emitting structure; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode below the second light emitting structure; A contact electrically connected to the first semiconductor layer of the first conductivity type; A current or voltage control element electrically connected to the contact portion and the second reflective electrode to control current or voltage applied to the contact portion or the second reflective electrode; .
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결되어 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; A plurality of light emitting cells each including a second conductivity type semiconductor layer, an active layer on the second conductivity type semiconductor layer, and a first conductivity type semiconductor layer on the active layer; A contact portion electrically connected to the first conductivity type semiconductor layer of the first light emitting cell among the plurality of light emitting cells; A current or voltage control element electrically connected to the contact portion and the second conductivity type semiconductor layer of the second light emitting cell adjacent to the first light emitting cell to control current or voltage; .
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 제2 반사전극; 상기 제1 도전형의 제1 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제2 반사전극에 전기적으로 연결되어 상기 컨택부 또는 상기 제2 반사전극에 인가되는 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; Wherein the light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, a second semiconductor layer of a second conductivity type below the first active layer, A first light emitting structure including a first light emitting structure; A first reflective electrode below the first light emitting structure; A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer; A second reflective electrode below the second light emitting structure; A contact electrically connected to the first semiconductor layer of the first conductivity type; A current or voltage control element electrically connected to the contact portion and the second reflective electrode to control current or voltage applied to the contact portion or the second reflective electrode; .
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 컨택부; 상기 컨택부와 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결되어 전류 또는 전압을 제어하는 전류 또는 전압 제어소자; 를 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; A plurality of light emitting cells each including a second conductivity type semiconductor layer, an active layer on the second conductivity type semiconductor layer, and a first conductivity type semiconductor layer on the active layer; A contact portion electrically connected to the first conductivity type semiconductor layer of the first light emitting cell among the plurality of light emitting cells; A current or voltage control element electrically connected to the contact portion and the second conductivity type semiconductor layer of the second light emitting cell adjacent to the first light emitting cell to control current or voltage; .
실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 신뢰성이 확보되고 전기적으로 직렬 연결된 복수의 발광 셀을 제공할 수 있다. The light emitting device, the light emitting device package, and the light unit according to the embodiments can provide a plurality of light emitting cells that are reliable and electrically connected in series.
도 1은 실시 예에 따른 발광소자를 개념적으로 나타낸 도면이다.
도 2는 실시 예에 따른 발광소자를 나타낸 도면이다.
도 3 내지 도 7은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 8 내지 도 10은 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 11은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 12는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 13은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 14는 실시 예에 따른 조명장치를 나타낸 도면이다.1 is a conceptual view of a light emitting device according to an embodiment.
2 is a view illustrating a light emitting device according to an embodiment.
3 to 7 are views illustrating a method of manufacturing a light emitting device according to an embodiment.
8 to 10 are views showing a modification of the light emitting device according to the embodiment.
11 is a view illustrating a light emitting device package according to an embodiment.
12 is a view showing a display device according to an embodiment.
13 is a view showing another example of the display device according to the embodiment.
14 is a view showing a lighting apparatus according to an embodiment.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.
도 1은 실시 예에 따른 발광소자를 개념적으로 나타낸 도면이다.1 is a conceptual view of a light emitting device according to an embodiment.
실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 복수의 발광 셀을 포함할 수 있다. 도 1에는 3 개의 발광 셀을 도시하였으나, 발광 셀은 2개로 구현될 수도 있고, 4 개 이상으로 구현될 수도 있다.The light emitting device according to the embodiment may include a plurality of light emitting cells as shown in Fig. Although FIG. 1 shows three light emitting cells, the number of light emitting cells may be two or four or more.
제1 발광 셀은 제1 도전형의 제1 반도체층(a1), 제1 활성층(a2), 제2 도전형의 제2 반도체층(a3)을 포함할 수 있다. 제2 발광 셀은 제1 도전형의 제3 반도체층(b1), 제2 활성층(b2), 제2 도전형의 제4 반도체층(b3)을 포함할 수 있다. 제3 발광 셀은 제1 도전형의 제5 반도체층(c1), 제3 활성층(c2), 제2 도전형의 제6 반도체층(c3)을 포함할 수 있다.The first light emitting cell may include a first semiconductor layer a1 of a first conductivity type, a first active layer a2, and a second semiconductor layer a3 of a second conductivity type. The second light emitting cell may include a third semiconductor layer b1 of a first conductivity type, a second active layer b2, and a fourth semiconductor layer b3 of a second conductivity type. The third light emitting cell may include a fifth semiconductor layer c1 of a first conductivity type, a third active layer c2, and a sixth semiconductor layer c3 of a second conductivity type.
실시 예에 따른 발광소자는 제1 전류 또는 전압 제어소자와 제2 전류 또는 전압 제어소자를 포함할 수 있다. 상기 제1 전류 또는 전압 제어소자는 상기 제1 발광 셀과 상기 제2 발광 셀 사이에 배치될 수 있다. 상기 제2 전류 또는 전압 제어소자는 상기 제2 발광 셀과 상기 제3 발광 셀 사이에 배치될 수 있다.The light emitting device according to the embodiment may include a first current or voltage control element and a second current or voltage control element. The first current or voltage control element may be disposed between the first light emitting cell and the second light emitting cell. The second current or voltage control element may be disposed between the second light emitting cell and the third light emitting cell.
상기 제1 전류 또는 전압 제어소자는 제1 전극(E11), 제2 전극(E12), 제3 전극(E13), 제1 반도체 소자(S1)를 포함할 수 있다. 상기 제2 전극(E12)과 상기 제1 반도체 소자(S1) 사이에 제1 산화물/유전체층(E14)이 더 포함될 수 있다. The first current or voltage control element may include a first electrode E11, a second electrode E12, a third electrode E13, and a first semiconductor element S1. A first oxide / dielectric layer E14 may further be formed between the second electrode E12 and the first semiconductor element S1.
상기 제2 전류 또는 전압 제어소자는 제4 전극(E21), 제5 전극(E22), 제6 전극(E23), 제2 반도체 소자(S2)를 포함할 수 있다. 상기 제5 전극(E22)과 상기 제2 반도체 소자(S2) 사이에 산화물/유전체층(E24)이 더 포함될 수 있다.The second current or voltage control element may include a fourth electrode E21, a fifth electrode E22, a sixth electrode E23, and a second semiconductor element S2. An oxide / dielectric layer E24 may further be formed between the fifth electrode E22 and the second semiconductor element S2.
상기 제1 전류 또는 전압 제어소자는 상기 제1 발광 셀의 제1 반도체층(a1)과 상기 제2 발광 셀의 제4 반도체층(b3) 사이에 전기적으로 연결될 수 있다. 상기 제1 반도체층(a1)과 상기 제1 전류 또는 전압 제어소자의 제1 전극(E11) 사이에 제1 컨택부(T11)가 배치될 수 있으며, 상기 제1 전류 또는 전압 제어소자의 제3 전극(E13)과 상기 제4 반도체층(b3) 사이에 제2 컨택부(T12)가 배치될 수 있다. 상기 제1 전류 또는 전압 제어소자는 상기 제2 전극(E12)에 인가되는 전압의 조절을 통하여 상기 제1 반도체층(a1)과 상기 제4 반도체층(b3) 사이의 전류 또는 전압을 제어할 수 있다. The first current or voltage control element may be electrically connected between the first semiconductor layer a1 of the first light emitting cell and the fourth semiconductor layer b3 of the second light emitting cell. A first contact portion T11 may be disposed between the first semiconductor layer a1 and the first electrode E11 of the first current or voltage control element, A second contact portion T12 may be disposed between the electrode E13 and the fourth semiconductor layer b3. The first current or voltage control element controls the current or voltage between the first semiconductor layer a1 and the fourth semiconductor layer b3 by controlling the voltage applied to the second electrode E12 have.
상기 제2 전류 또는 전압 제어소자는 상기 제2 발광 셀의 제3 반도체층(b1)과 상기 제3 발광 셀의 제6 반도체층(c3) 사이에 전기적으로 연결될 수 있다. 상기 제3 반도체층(b1)과 상기 제2 전류 또는 전압 제어소자의 제4 전극(E21) 사이에 제3 컨택부(T21)가 배치될 수 있으며, 상기 제2 전류 또는 전압 제어소자의 제6 전극(E23)과 상기 제6 반도체층(c3) 사이에 제4 컨택부(T22)가 배치될 수 있다. 상기 제2 전류 또는 전압 제어소자는 상기 제5 전극(E22)에 인가되는 전압의 조절을 통하여 상기 제3 반도체층(b1)과 상기 제6 반도체층(c3) 사이의 전류 또는 전압을 제어할 수 있다.The second current or voltage control element may be electrically connected between the third semiconductor layer b1 of the second light emitting cell and the sixth semiconductor layer c3 of the third light emitting cell. A third contact T21 may be disposed between the third semiconductor layer b1 and the fourth electrode E21 of the second current or voltage control element and the sixth contact T21 of the second current or voltage control element A fourth contact T22 may be disposed between the electrode E23 and the sixth semiconductor layer c3. The second current or voltage control element controls the current or voltage between the third semiconductor layer (b1) and the sixth semiconductor layer (c3) by controlling the voltage applied to the fifth electrode (E22) have.
상기 제1 전류 또는 전압 제어소자와 상기 제2 전류 또는 전압 제어소자는 예를 들어 바이폴라 트랜지스터 또는 FET 트랜지스터를 포함할 수 있다. 상기 제1 전류 또는 전압 제어소자와 상기 제2 전류 또는 전압 제어소자는 npn형 트랜지스터 또는 pnp형 트랜지스터를 포함할 수 있다.The first current or voltage control element and the second current or voltage control element may comprise, for example, a bipolar transistor or a FET transistor. The first current or voltage control element and the second current or voltage control element may include an npn transistor or a pnp transistor.
실시 예에 따른 발광소자는 각 발광 셀간에 전류 또는 전압 제어소자를 배치함으로써, 설계한 전압/전류보다 높은 전압/전류가 인가되는 경우에도 제2 전극(E12), 제5 전극(E22)에 인가되는 전압을 조절함으로써 각 발광 셀간에 흐르는 전류와 전압을 제어할 수 있게 된다. By arranging the current or voltage control element between each light emitting cell according to the embodiment, even when a voltage / current higher than the designed voltage / current is applied, the light emitting element according to the embodiment is applied to the second electrode E12 and the fifth electrode E22 The current and voltage flowing between the light emitting cells can be controlled.
이하에서는 구체적인 발광소자의 구현 예를 설명하기로 한다. 도 2는 실시 예에 따른 발광소자를 나타낸 도면이다.Hereinafter, specific examples of the light emitting device will be described. 2 is a view illustrating a light emitting device according to an embodiment.
실시 예에 따른 발광소자는, 도 2에 도시된 바와 같이, 제1 발광구조물(10), 제2 발광구조물(20), 제1 반사전극(17), 제2 반사전극(27), 전극(80)을 포함할 수 있다. 도 2에는 2 개의 발광구조물이 배치된 경우를 나타내었으나, 실시 예에 따른 발광소자는 3 개의 발광구조물을 포함할 수도 있으며 또한 4 개 이상의 발광구조물을 포함할 수도 있다. 상기 복수의 발광구조물들은 전기적으로 직렬 구조로 연결될 수 있다. 상기 복수의 발광구조물들은 지지기판(70) 위에 배치될 수 있다.2, the light emitting device according to the embodiment includes a first
상기 제1 발광구조물(10)은 제1 도전형의 제1 반도체층(11), 제1 활성층(12), 제2 도전형의 제2 반도체층(13)을 포함할 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 도전형의 제2 반도체층(13) 사이에 배치될 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형의 제2 반도체층(13)은 상기 제1 활성층(12) 아래에 배치될 수 있다.The first
예로써, 상기 제1 도전형의 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the
상기 제1 도전형의 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The
상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제1 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제1 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The first
상기 제1 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 활성층(12)이 상기 다중 양자 우물 구조로 구현된 경우, 상기 제1 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The first
상기 제2 도전형의 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The
한편, 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 제1 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 제1 반도체층(11) 및 상기 제2 도전형의 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 제1 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the
또한, 상기 제1 도전형의 제1 반도체층(11)과 상기 제1 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13)과 상기 제1 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the
그리고, 상기 제2 발광구조물(20)은 제1 도전형의 제3 반도체층(21), 제2 활성층(22), 제2 도전형의 제4 반도체층(23)을 포함할 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21)과 상기 제2 도전형의 제4 반도체층(23) 사이에 배치될 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21) 아래에 배치될 수 있으며, 상기 제2 도전형의 제4 반도체층(23)은 상기 제2 활성층(22) 아래에 배치될 수 있다. 상기 제2 발광구조물(20)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.The second
상기 제1 발광구조물(10) 아래에 제1 오믹접촉층(15)과 상기 제1 반사전극(17)이 배치될 수 있다. 상기 제1 발광구조물(10) 아래 및 상기 제1 오믹접촉층(15) 둘레에 제1 채널층(16)이 배치될 수 있다. The first
상기 제1 채널층(16)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 채널층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1 채널층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제1 채널층(16)은 아이솔레이션층으로 지칭될 수도 있다.The
상기 제1 발광구조물(10)과 상기 제1 오믹접촉층(15) 사이에 제1 전류차단층(CBL: Current Blocking Layer)(18)이 배치될 수 있다. 상기 제1 전류차단층(18)은 상기 제1 활성층(12)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A first current blocking layer (CBL) 18 may be disposed between the first
상기 제1 전류차단층(18)은 전기 절연성을 갖거나, 상기 제1 발광구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제1 전류차단층(18)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제1 전류차단층(18)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The first
상기 제1 채널층(16)과 상기 제1 전류차단층(18)은 같은 물질로 형성될 수도 있으며, 서로 다른 물질로 형성될 수도 있다.The
상기 제1 오믹접촉층(15)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first
상기 제1 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first
상기 제1 오믹접촉층(15)은 상기 제1 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제1 반사전극(17)은 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The first
또한, 상기 제2 발광구조물(20) 아래에 제2 오믹접촉층(25)과 상기 제2 반사전극(27)이 배치될 수 있다. 상기 제2 발광구조물(20) 아래 및 상기 제2 오믹접촉층(25) 둘레에 제2 채널층(26)이 배치될 수 있다. The second
상기 제2 채널층(26)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 채널층(26)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제2 채널층(26)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제2 채널층(26)은 아이솔레이션층으로 지칭될 수도 있다.The
상기 제2 발광구조물(20)과 상기 제2 오믹접촉층(25) 사이에 제2 전류차단층(28)이 배치될 수 있다. 상기 제2 전류차단층(28)은 상기 제2 활성층(22)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A second
상기 제2 전류차단층(28)은 전기 절연성을 갖거나, 상기 제2 발광구조물(20)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제2 전류차단층(28)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제2 전류차단층(28)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The second
상기 제2 채널층(26)과 상기 제2 전류차단층(18)은 같은 물질로 형성될 수도 있으며, 서로 다른 물질로 형성될 수도 있다.The
상기 제2 오믹접촉층(25)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second
상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The second
상기 제2 오믹접촉층(25)은 상기 제2 발광구조물(20)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 반사전극(27)은 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. The second
상기 제1 발광구조물(10) 아래에 제1 컨택부(43)가 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)에 접촉될 수 있다. 상기 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 내에 접촉될 수 있다.A
상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The
상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이의 아래에 전류 또는 전압 제어소자가 배치될 수 있다. 상기 전류 또는 전압 제어소자는 상기 제1 컨택부(43)에 전기적으로 연결될 수 있다. 상기 전류 또는 전압 제어소자는 상기 제2 반사전극(27)에 전기적으로 연결될 수 있다. 상기 전류 또는 전압 제어소자는 제2 컨택부(45)를 통하여 상기 제2 반사전극(27)에 전기적으로 연결될 수 있다.A current or voltage control element may be disposed between the first
상기 전류 또는 전압 제어소자는 제1층(31), 제2층(32), 제3층(33), 제4층(34)을 포함할 수 있다. 상기 제1층(31), 상기 제2층(32), 상기 제3층(33), 상기 제4층(34)은 반도체층으로 구현될 수 있다. 상기 제1층(31), 상기 제2층(32), 상기 제3층(33), 상기 제4층(34)은 상기 제1 발광구조물(10) 또는 상기 제2 발광구조물(20)을 형성하는 반도체 물질로 구현될 수 있으며, 또한 실리콘 등의 반도체 물질로 구현될 수도 있다.The current or voltage control element may include a
예를 들어, 상기 제1층(31)과 상기 제4층(34)은 상기 제1 도전형의 제1 반도체층(11)과 유사한 물질로 구현될 수 있다. 예로써, 상기 제1층(31)과 상기 제4층(34)은 n-GaN층으로 구현될 수 있다. 상기 제2층(32)은 AlGaN층 또는 p-GaN층으로 구현될 수 있다. 상기 제3층(33)은 undoped n-GaN층으로 구현될 수 있다. 상기 제3층(33) 위에는 제어전극(35)이 배치될 수 있다. 상기 제3층(33)과 상기 제어전극(35) 사이에 제3 절연층(36)이 배치될 수 있다. 상기 제어전극(35)은 일종의 게이트 전극일 수 있다. 상기 제3 절연층(36)은 일종의 게이트 절연층일 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, AlN, HfO 등의 물질로 구현될 수 있다.For example, the
상기 전류 또는 전압 제어소자는 npn형 트랜지스터 또는 pnp형 트랜지스터를 포함할 수 있다. 또한 상기 전류 또는 전압 제어소자는 바이폴라 트랜지스터 또는 FET 트랜지스터를 포함할 수 있다.The current or voltage control element may include an npn-type transistor or a pnp-type transistor. The current or voltage control element may also include a bipolar transistor or a FET transistor.
실시 예에 의하면, 상기 전류 또는 전압 제어소자는 상기 제어전극(35)에 인가되는 전압의 조절을 통하여 상기 제1 반도체층(11)과 상기 제4 반도체층(23) 사이의 전류 또는 전압을 제어할 수 있다.According to the embodiment, the current or voltage control element controls the current or voltage between the
실시 예에 따른 발광소자는 상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 간에 전류 또는 전압 제어소자를 배치함으로써, 설계한 전압/전류보다 높은 전압/전류가 인가되는 경우에도 상기 제어전극(35)에 인가되는 전압을 조절함으로써 상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 간에 흐르는 전류와 전압을 제어할 수 있게 된다.In the light emitting device according to the embodiment, a current or voltage control element is disposed between the first
한편, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 내부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 Ga 면(Ga face)에 접촉될 수 있다. 이와 같이 실시 예에 의하면 상기 제1 컨택부(43)가 상기 제1 도전형의 제1 반도체층(11)의 Ga 면에 접촉될 수 있으므로 N 면에 접촉되는 경우에 비하여 열적 안정성을 확보할 수 있게 된다. 또한 실시 예에 의하면 상기 제1 컨택부(43)가 제1 도전형의 제1 반도체층(11)의 Ga 면에 접촉될 수 있으므로 N 면에 접촉되는 경우에 비하여 동작 전압에 따른 특성곡선의 변동이 작게 되어 신뢰성을 확보할 수 있으며, 고전류 인가에 유용하게 적용될 수 있게 된다. The
한편, 상기 제1 컨택부(43) 둘레 및 아래에는 제1 절연층(40)이 배치될 수 있다. 상기 제1 절연층(40)은 상기 제1 컨택부(43)와 상기 제1 반사전극(17) 사이에 배치될 수 있다. 상기 제1 절연층(40)은 상기 제2 반사전극(27) 둘레 및 아래에 배치될 수 있다. 상기 제1 절연층(40)은 상기 제1층(31) 아래에 배치될 수 있다. 상기 제1 절연층(40)은 상기 제2 컨택부(45)와 상기 제1층(31) 사이에 배치될 수 있다. 상기 제1 절연층(40)은 상기 제2 컨택부(45)와 상기 제2층(32) 사이에 배치될 수 있다. 상기 제1 절연층(40)은 상기 제2 컨택부(45)와 상기 제3층(33) 사이에 배치될 수 있다. 상기 제1 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 제1 절연층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 절연층(40)은 TiO2, AlN 등의 절연물질로 구현될 수도 있다.Meanwhile, a first insulating
상기 제1 컨택부(43)와 상기 제2층(32) 사이에는 제2 절연층(47)이 배치될 수 있다. 상기 제1 컨택부(43)와 상기 제3층(33) 사이에는 제2 절연층(47)이 배치될 수 있다. 상기 제1 컨택부(43)와 상기 제4층(32) 사이에는 제2 절연층(47)이 배치될 수 있다. 상기 제2 절연층(47)은 산화물 또는 질화물로 구현될 수 있다. 상기 제2 절연층(47)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 절연층(47)은 TiO2, AlN 등의 절연물질로 구현될 수도 있다.A second insulating
상기 제1 반사전극(17), 상기 제1 절연층(40) 아래에 확산장벽층(50)이 배치될 수 있다. 상기 확산장벽층(50) 아래에 본딩층(60), 지지부재(70)가 배치될 수 있다. A
상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 제1 발광구조물(10)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting
한편, 상기 제1 도전형의 제3 반도체층(21) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제3 반도체층(21) 상부면에 접촉될 수 있다. Meanwhile, the
이에 따라, 상기 전극(80) 및 상기 제1 반사전극(17)에 의하여 상기 제1 발광구조물(10). 상기 제2 발광구조물(20)에 전원이 제공될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)은 전기적으로 직렬 구조로 연결된다. 이에 따라, 상기 전극(80) 및 상기 제1 반사전극(17)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에서 빛이 제공될 수 있게 된다. 또한, 실시 예에 따른 전류 또는 전압 제어소자에 의하여 상기 제1 발광구조물(10)로부터 상기 제2 발광구조물(20)로 흐르는 전류량 및 전압이 제어될 수 있게 된다.Accordingly, the first light emitting structure (10) is formed by the electrode (80) and the first reflective electrode (17). So that the second
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the
상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extracting pattern may be provided on the first
실시 예에 따른 발광소자는 복수의 발광 셀을 포함한다. 상기 각각의 발광 셀은 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 포함할 수 있다. 또한 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 컨택부를 포함할 수 있다. 또한, 상기 컨택부와 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결되어 전류 또는 전압을 제어하는 전류 또는 전압 제어소자를 포함할 수 있다. 상기 전류 또는 전압 제어소자는 npn형 트랜지스터 또는 pnp형 트랜지스터를 포함할 수 있다. 상기 전류 또는 전압 제어소자는 바이폴라 트랜지스터 또는 FET 트랜지스터를 포함할 수 있다. 상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층 내에 접촉될 수 있다. 그리고, 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 전극을 포함할 수 있다.The light emitting device according to the embodiment includes a plurality of light emitting cells. Each of the light emitting cells may include a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer. And a contact portion electrically connected to the first conductivity type semiconductor layer of the first light emitting cell among the plurality of light emitting cells. The semiconductor light emitting device of the present invention may further include a current or voltage control element electrically connected to the contact portion and the second conductivity type semiconductor layer of the second light emitting cell adjacent to the first light emitting cell to control current or voltage. The current or voltage control element may include an npn-type transistor or a pnp-type transistor. The current or voltage control element may comprise a bipolar transistor or a FET transistor. The contact portion may be in contact with the first conductive semiconductor layer of the first light emitting cell. In addition, an electrode electrically connected to the first conductivity type semiconductor layer of the second light emitting cell may be included.
한편, 이상의 설명에서는 제1 발광 셀과 제2 발광 셀 간에 1 개의 전류 또는 전압 제어소자가 배치된 경우를 기준으로 설명하였으나, 제1 발광 셀과 제2 발광 셀 간에 2 개 이상의 전류 또는 전압 제어소자가 배치될 수도 있다. 또한 복수의 전류 또는 전압 제어소자 간에 전기적인 연결이 제공될 수도 있다. 이와 같이 복수의 발광 셀 사이에 복수의 전류 또는 전압 제어소자를 배치함으로써, 필요한 발광 셀에 대해서만 전류 또는 전압을 제공하여 선택적으로 발광을 구현할 수도 있다.In the above description, the case where one current or voltage control element is disposed between the first light emitting cell and the second light emitting cell has been described as an example. However, two or more currents between the first light emitting cell and the second light emitting cell, May be disposed. An electrical connection may also be provided between the plurality of current or voltage control elements. By disposing a plurality of current or voltage control elements between a plurality of light emitting cells as described above, it is possible to selectively emit light by providing current or voltage only to necessary light emitting cells.
그러면 도 3 내지 도 7을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will now be described with reference to FIGS. 3 to 7. FIG.
실시 예에 따른 발광소자 제조방법에 의하면, 도 3에 도시된 바와 같이, 성장기판(5) 위에 제1 도전형 반도체층(11a), 활성층(12a), 제2 도전형 반도체층(13a)을 형성한다. 상기 제1 도전형 반도체층(11a), 상기 활성층(12a), 상기 제2 도전형 반도체층(13a)은 발광구조물(10a)로 정의될 수 있다.3, the first
상기 성장기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형의 제1 반도체층(11)과 상기 성장기판(5) 사이에는 버퍼층이 더 형성될 수 있다. The
예로써, 상기 제1 도전형 반도체층(11a)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11a)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity
상기 제1 도전형 반도체층(11a)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11a)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity
상기 활성층(12a)은 상기 제1 도전형 반도체층(11a)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.Electrons (or holes) injected through the first conductive
상기 활성층(12a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12a)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The
상기 제2 도전형 반도체층(13a)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13a)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second
한편, 상기 제1 도전형 반도체층(11a)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13a)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13a) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10a)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11a) 및 상기 제2 도전형 반도체층(13a) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10a)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first
또한, 상기 제1 도전형 반도체층(11a)과 상기 활성층(12a) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13a)과 상기 활성층(12a) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.A first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity
다음으로, 도 3에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13a) 위에 채널층(16a)을 형성한다. Next, as shown in FIG. 3, a channel layer 16a is formed on the second conductive
이어서, 상기 채널층(26a) 위에 전류 또는 전압 제어소자를 형성하기 위한 반도체층을 형성하고 식각을 수행하여, 도 4에 나타낸 바와 같이 제1층(31), 제2층(32), 제3층(33), 제4층(34a)을 형성한다.Next, a semiconductor layer for forming a current or voltage control device is formed on the
상기 제1층(31), 상기 제2층(32), 상기 제3층(33), 상기 제4층(34)은 반도체층으로 구현될 수 있다. 상기 제1층(31), 상기 제2층(32), 상기 제3층(33), 상기 제4층(34)은 상기 발광구조물(10a)을 형성하는 반도체 물질로 구현될 수 있으며, 또한 실리콘 등의 반도체 물질로 구현될 수도 있다.The
예를 들어, 상기 제1층(31)과 상기 제4층(34)은 상기 제1 도전형의 제1 반도체층(11a)과 유사한 물질로 구현될 수 있다. 예로써, 상기 제1층(31)과 상기 제4층(34)은 n-GaN층으로 구현될 수 있다. 상기 제2층(32)은 AlGaN층 또는 p-GaN층으로 구현될 수 있다. 상기 제3층(33)은 undoped n-GaN층으로 구현될 수 있다.For example, the
그리고, 도 4에 나타낸 바와 같이, 전류차단층(18, 28, 38), 채널층(16, 36)을 형성한다. 이어서, 상기 제2 도전형 반도체층(13a)의 제1 영역 위에 제1 오믹접촉층(15), 제1 반사전극(17)이 형성된다. 또한 상기 제2 도전형 반도체층(13a)의 제2 영역 위에 제2 오믹접촉층(25), 제2 반사전극(27)이 형성된다.Then, as shown in Fig. 4, the current blocking layers 18, 28, and 38 and the channel layers 16 and 36 are formed. Next, a first
상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first
상기 제1 반사전극(17), 상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17), 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first
이어서, 도 4에 나타낸 바와 같이, 상기 제1층(31), 상기 제2층(32), 상기 제3층(33), 상기 제4층(34) 측면에 제2 절연층(47)을 형성한다. 상기 제2 절연층(47)은 산화물 또는 질화물로 구현될 수 있다. 상기 제2 절연층(47)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 절연층(47)은 TiO2, AlN 등의 절연물질로 구현될 수도 있다. 4, a second insulating
그리고, 제1 컨택부(43)와 제2 컨택부(45)를 형성한다. 상기 제1 컨택부(43)와 상기 제2 컨택부(45)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)와 상기 제2 컨택부(45)는 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)와 상기 제2 컨택부(45)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.Then, the
또한, 도 4에 도시된 바와 같이, 상기 제1 컨택부(43), 상기 제2 컨택부(45), 상기 제1층(31), 상기 제2 반사전극(27) 위에 제1 절연층(40)을 형성한다. 상기 제1 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 제1 절연층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 절연층(40)은 TiO2, AlN 등의 절연물질로 구현될 수도 있다. 4, a first insulating layer (not shown) is formed on the
한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.On the other hand, the forming process of each layer described above is one example, and the process sequence can be variously modified.
다음으로, 도 5에 도시된 바와 같이, 상기 제1 반사전극(17)과 상기 제1 절연층(40) 위에 확산장벽층(50), 본딩층(60), 지지부재(70)를 형성한다. 5, a
상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. The
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 제1 반사전극(17)에 전원을 제공할 수 있다. The
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting
다음으로 상기 제1 도전형 반도체층(11a)으로부터 상기 성장기판(5)을 제거한다. 하나의 예로서, 상기 성장기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(5)의 하면에 레이저를 조사하여, 상기 성장기판(5)과 상기 제1 도전형 반도체층(11a)을 서로 박리시키는 공정이다.Next, the
그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 제1 발광구조물(10), 제2 발광구조물(20)을 분리시킨다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 채널층(26a)의 일부 영역이 노출될 수 있게 된다. 또한, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.Then, as shown in FIG. 6, isolation etching is performed to separate the first and second
이어서 상기 채널층(26a)에 대한 에칭 및 상기 제4층(34a)에 대한 에칭을 통하여 상기 제3층(33)의 일부 영역을 노출시킨다. 그리고, 상기 제3층(33)과 상기 제4층(34) 위에 제3 절연층(36)을 형성하고, 상기 제3 절연층(36) 위에 제어전극(35)을 형성한다.Then, a portion of the
한편, 상기 제1 도전형의 제3 반도체층(21) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제3 반도체층(21)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제3 반도체층(21) 상부면에 접촉될 수 있다. Meanwhile, the
이에 따라, 상기 전극(80) 및 상기 제1 반사전극(17)에 의하여 상기 제1 발광구조물(10). 상기 제2 발광구조물(20)에 전원이 제공될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)은 전기적으로 직렬 구조로 연결된다. 이에 따라, 상기 전극(80) 및 상기 제1 반사전극(17)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20)에서 빛이 제공될 수 있게 된다. 또한, 실시 예에 따른 전류 또는 전압 제어소자에 의하여 상기 제1 발광구조물(10)로부터 상기 제2 발광구조물(20)로 흐르는 전류량 및 전압이 제어될 수 있게 된다.Accordingly, the first light emitting structure (10) is formed by the electrode (80) and the first reflective electrode (17). So that the second
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the
한편, 도 7에 도시된 바와 같이, 상기 제1 컨택부(43)에 의하여 제2 도전형의 제2 반도체층의 제1 영역(13b)이 평면에서 고립되도록 형성될 수 있다. 또한 상기 제1 채널층(16)에 의하여 상기 제1 컨택부(43)가 상기 제2 도전형의 제2 반도체층(13)으로부터 전기적으로 절연될 수 있게 된다. Meanwhile, as shown in FIG. 7, the
도 8은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 8에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 2를 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다. 8 is a view showing another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 8, description of portions overlapping with those described with reference to FIG. 2 will be omitted.
실시 예에 따른 발광소자는, 도 8에 나타낸 바와 같이, 제2 컨택부(45)가 제공되지 않을 수도 있다. 전류 또는 전압 제어소자의 제4층(34)이 제2 반사전극(27)에 접촉되도록 구현될 수도 있다. 상기 제2 반사전극(27)과 상기 전류 또는 전압 제어소자의 제3층(33), 제2층(32), 제1층(31) 사이에는 제1 절연층(40)이 배치될 수 있다.In the light emitting device according to the embodiment, as shown in Fig. 8, the
도 9는 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 9에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 2를 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.9 is a view showing still another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 9, description of portions overlapping with those described with reference to FIG. 2 will be omitted.
실시 예에 따른 발광소자는, 도 9에 나타낸 바와 같이, 상기 제1 발광구조물(10)의 측면에 제4 절연층(41)이 배치될 수 있다. 상기 제1 발광구조물(10)의 상부에 상기 제4 절연층(41)이 배치될 수 있다. 상기 제4 절연층(41)은 산화물 또는 질화물로 구현될 수 있다. 상기 제4 절연층(41)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. In the light emitting device according to the embodiment, as shown in FIG. 9, the fourth insulating
상기 제2 발광구조물(20)의 측면에 제5 절연층(51)이 배치될 수 있다. 상기 제2 발광구조물(20)의 상부에 상기 제5 절연층(51)이 배치될 수 있다. 상기 제5 절연층(51)은 산화물 또는 질화물로 구현될 수 있다. 상기 제5 절연층(51)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. A fifth insulating
상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The
상기 제1 컨택부(43)와 상기 제2 도전형의 제2 반도체층(13) 사이에 제4 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)와 상기 제1 활성층(12) 사이에 상기 제4 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)의 일부 영역은 상기 제4 절연층(41)의 상부에 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제4 절연층(41)의 상부 및 측면에 접촉될 수 있다. A fourth insulating
도 10은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 10에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 2를 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.10 is a view showing still another example of the light emitting device according to the embodiment. In the description of the light emitting device according to the embodiment shown in FIG. 10, the description of the parts overlapping with those described with reference to FIG. 2 will be omitted.
실시 예에 따른 발광소자에 의하면, 상기 제1 발광구조물(10) 아래에 제1 오믹 반사전극(19)이 배치될 수 있다. 상기 제1 오믹 반사전극(19)은 도 2에서 설명된 제1 반사전극(17)과 제1 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제1 오믹 반사전극(19)은 상기 제2 도전형의 제2 반도체층(13)에 오믹 접촉되며, 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device of the embodiment, the first ohmic
또한, 상기 제2 발광구조물(20) 아래에 제2 오믹 반사전극(29)이 배치될 수 있다. 상기 제2 오믹 반사전극(29)은 도 2에서 설명된 제2 반사전극(27)과 제2 오믹접촉층(25)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제2 오믹 반사전극(29)은 상기 제2 도전형의 제4 반도체층(23)에 오믹 접촉되며, 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.Also, a second ohmic
도 11은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.11 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.
도 11을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.Referring to FIG. 11, a light emitting device package according to an embodiment includes a
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.
실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 12 및 도 13에 도시된 표시 장치, 도 14에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements are arrayed, and may include the display apparatus shown in Figs. 12 and 13, and the illumination apparatus shown in Fig.
도 12를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.12, a
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The
상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted such that the light emitting surface of the light emitting
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the
도 13은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 13 is a view showing another example of the display device according to the embodiment.
도 13을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 13, the
상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The
도 14는 실시 예에 따른 조명장치의 사시도이다.14 is a perspective view of a lighting apparatus according to an embodiment.
도 14를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.14, the
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, the substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.
상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The
실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. Embodiments may be implemented as a light emitting module mounted on the substrate after packaging the light emitting device, or as a light emitting module mounted on the LED chip.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
10: 제1 발광구조물 11: 제1 반도체층
12: 제1 활성층 13: 제2 반도체층
15: 제1 오믹접촉층 16: 제1 채널층
17: 제1 반사전극 20: 제2 발광구조물
21: 제3 반도체층 22: 제2 활성층
23: 제4 반도체층 25: 제2 오믹접촉층
26: 제2 채널층 27: 제2 반사전극
31: 제1층 32: 제2층
33: 제3층 34: 제4층
35: 제어전극 36: 제3 절연층
40: 제1 절연층 41: 제4 절연층
43: 제1 컨택부 45: 제2 컨택부
47: 제2 절연층 50: 확산장벽층
51: 제5 절연층 53: 제2 컨택부
60: 본딩층 70: 지지부재
80: 전극10: first light emitting structure 11: first semiconductor layer
12: first active layer 13: second semiconductor layer
15: first ohmic contact layer 16: first channel layer
17: first reflective electrode 20: second light emitting structure
21: third semiconductor layer 22: second active layer
23: fourth semiconductor layer 25: second ohmic contact layer
26: second channel layer 27: second reflective electrode
31: first layer 32: second layer
33: third layer 34: fourth layer
35: control electrode 36: third insulating layer
40: first insulation layer 41: fourth insulation layer
43: first contact portion 45: second contact portion
47: second insulation layer 50: diffusion barrier layer
51: fifth insulating layer 53: second contact portion
60: bonding layer 70: supporting member
80: Electrode
Claims (16)
상기 제1 발광구조물 아래에 제1 반사전극;
제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물;
상기 제2 발광구조물 아래에 제2 반사전극;
상기 제1 도전형의 제1 반도체층에 전기적으로 연결된 컨택부;
상기 컨택부와 상기 제2 반사전극에 전기적으로 연결되어 상기 컨택부 또는 상기 제2 반사전극에 인가되는 전류 또는 전압을 제어하는 전류 또는 전압 제어소자;
를 포함하는 발광소자.A first light emitting structure including a first semiconductor layer of a first conductivity type, a first active layer below the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type below the first active layer;
A first reflective electrode below the first light emitting structure;
A second light emitting structure including a third semiconductor layer of a first conductivity type, a second active layer below the third semiconductor layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type below the second active layer;
A second reflective electrode below the second light emitting structure;
A contact electrically connected to the first semiconductor layer of the first conductivity type;
A current or voltage control element electrically connected to the contact portion and the second reflective electrode to control current or voltage applied to the contact portion or the second reflective electrode;
.
상기 컨택부는 상기 제1 도전형의 제1 반도체층에 접촉된 발광소자.The method according to claim 1,
And the contact portion is in contact with the first semiconductor layer of the first conductivity type.
상기 컨택부는 상기 제1 도전형의 제1 반도체층 내에 접촉된 발광소자.The method according to claim 1,
And the contact portion is in contact with the first semiconductor layer of the first conductivity type.
상기 컨택부는 상기 제1 도전형의 제1 반도체층 상부면에 접촉된 발광소자.The method according to claim 1,
And the contact portion is in contact with the upper surface of the first semiconductor layer of the first conductivity type.
상기 전류 또는 전압 제어소자는 npn형 트랜지스터 또는 pnp형 트랜지스터를 포함하는 발광소자.The method according to claim 1,
Wherein the current or voltage control element comprises an npn transistor or a pnp transistor.
상기 전류 또는 전압 제어소자는 바이폴라 트랜지스터 또는 FET 트랜지스터를 포함하는 발광소자.The method according to claim 1,
Wherein the current or voltage control element comprises a bipolar transistor or an FET transistor.
상기 제1 도전형의 제1 반도체층 상부면에 제공된 요철을 포함하는 발광소자.The method according to claim 1,
And a concavity and convexity provided on an upper surface of the first semiconductor layer of the first conductivity type.
상기 제1 도전형의 제1 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1 반도체층의 Ga 면에 접촉된 발광소자.The method according to claim 1,
Wherein when the first semiconductor layer of the first conductivity type includes a GaN layer, the contact portion is in contact with the Ga face of the first semiconductor layer.
상기 제1 도전형의 제1 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1 반도체층의 N 면에 접촉된 발광소자.The method according to claim 1,
Wherein the contact portion is in contact with the N surface of the first semiconductor layer when the first semiconductor layer of the first conductivity type includes a GaN layer.
상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 컨택부;
상기 컨택부와 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결되어 전류 또는 전압을 제어하는 전류 또는 전압 제어소자;
를 포함하는 발광소자.A plurality of light emitting cells each including a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer;
A contact portion electrically connected to the first conductivity type semiconductor layer of the first light emitting cell among the plurality of light emitting cells;
A current or voltage control element electrically connected to the contact portion and the second conductivity type semiconductor layer of the second light emitting cell adjacent to the first light emitting cell to control current or voltage;
.
상기 전류 또는 전압 제어소자는 npn형 트랜지스터 또는 pnp형 트랜지스터를 포함하는 발광소자.11. The method of claim 10,
Wherein the current or voltage control element comprises an npn transistor or a pnp transistor.
상기 전류 또는 전압 제어소자는 바이폴라 트랜지스터 또는 FET 트랜지스터를 포함하는 발광소자.11. The method of claim 10,
Wherein the current or voltage control element comprises a bipolar transistor or an FET transistor.
상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층 내에 접촉된 발광소자.11. The method of claim 10,
Wherein the contact portion is in contact with the first conductivity type semiconductor layer of the first light emitting cell.
상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층 상부면에 접촉된 발광소자.11. The method of claim 10,
And the contact portion is in contact with the upper surface of the first conductive semiconductor layer of the first light emitting cell.
상기 몸체 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광소자;
상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극;
을 포함하는 발광소자 패키지.Body;
The light emitting device according to any one of claims 1 to 14, which is disposed on the body.
A first lead electrode and a second lead electrode electrically connected to the light emitting element;
Emitting device package.
상기 기판 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광소자;
상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재;
를 포함하는 라이트 유닛.Board;
A light emitting element according to any one of claims 1 to 14 arranged on the substrate;
An optical member through which the light provided from the light emitting element passes;
.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110095153A KR101781227B1 (en) | 2011-09-21 | 2011-09-21 | Light emitting device, light emitting device package, and light unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110095153A KR101781227B1 (en) | 2011-09-21 | 2011-09-21 | Light emitting device, light emitting device package, and light unit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130031525A KR20130031525A (en) | 2013-03-29 |
KR101781227B1 true KR101781227B1 (en) | 2017-09-25 |
Family
ID=48180657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110095153A KR101781227B1 (en) | 2011-09-21 | 2011-09-21 | Light emitting device, light emitting device package, and light unit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101781227B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017171337A1 (en) * | 2016-03-30 | 2017-10-05 | 엘지이노텍 주식회사 | Semiconductor device |
KR102520536B1 (en) * | 2016-03-30 | 2023-04-12 | 엘지이노텍 주식회사 | Semiconductor device, display panel, display device and communication device having the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004048067A (en) | 2003-10-14 | 2004-02-12 | Sanyo Electric Co Ltd | Light emitting component and method for manufacturing the same |
-
2011
- 2011-09-21 KR KR1020110095153A patent/KR101781227B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004048067A (en) | 2003-10-14 | 2004-02-12 | Sanyo Electric Co Ltd | Light emitting component and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20130031525A (en) | 2013-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130021300A (en) | Light emitting device, light emitting device package, and light unit | |
KR20130021296A (en) | Light emitting device, light emitting device package, and light unit | |
KR101956019B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101956033B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101830144B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR20180107060A (en) | Light emitting device, light emitting device package, and light unit | |
KR101781227B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101914077B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101826983B1 (en) | Light emitting device, light emitting device package, light unit, and method for fabricating light emitting device | |
KR101826984B1 (en) | Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit | |
KR101842594B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101956016B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101896680B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101914081B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101902525B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101865923B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101852566B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101818771B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101869553B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101921150B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101952435B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101888652B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101873589B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101873590B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101956043B1 (en) | Light emitting device, light emitting device package, and light unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |