KR20130009427A - 시모스 이미지 센서 - Google Patents

시모스 이미지 센서 Download PDF

Info

Publication number
KR20130009427A
KR20130009427A KR1020110070544A KR20110070544A KR20130009427A KR 20130009427 A KR20130009427 A KR 20130009427A KR 1020110070544 A KR1020110070544 A KR 1020110070544A KR 20110070544 A KR20110070544 A KR 20110070544A KR 20130009427 A KR20130009427 A KR 20130009427A
Authority
KR
South Korea
Prior art keywords
sensing node
output line
output
image sensor
driving circuit
Prior art date
Application number
KR1020110070544A
Other languages
English (en)
Other versions
KR101900273B1 (ko
Inventor
박영환
안정착
이상주
박종은
장영흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110070544A priority Critical patent/KR101900273B1/ko
Priority to US13/530,334 priority patent/US9257462B2/en
Priority to CN201210246618.7A priority patent/CN102883118B/zh
Publication of KR20130009427A publication Critical patent/KR20130009427A/ko
Application granted granted Critical
Publication of KR101900273B1 publication Critical patent/KR101900273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에 따른 이미지 센서는, 밀러 효과를 통해 소스 폴로워 증폭기로 동작하는 드라이브 트랜지스터의 입력 캐패시턴스를 감소시켜 변환 이득을 증가시킬 수 있다. 이를 위해, 센싱 노드와 메탈 콘택 사이를 격리 시켜 이들 간의 기생 캐패시턴스를 최소화하도록 배치한다. 출력 라인과 센싱 노드 사이의 캐패시터는 소스 폴로워 증폭기의 피드백 캐패시터로 작용하며, 상기 기생 캐패시턴스를 상쇄시킬 수 있다.

Description

시모스 이미지 센서 {CMOS IMAGE SENSOR}
본 발명은 이미지 센서, 특히 밀러 효과를 통해 변환 이득을 향상시킨 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서(Image sensor)에 관한 것이다.
빛의 세기, 온도, 질량, 시간 등과 같은 유효한 물리량을 감지하여 전기 신호를 출력하는 픽셀 어레이를 포함하는 센서 장치가 다방면에서 사용되고 있다. 특히, 촬상되는 피사체의 이미지를 측정하는 이미지 센서는 다양한 분야에 응용되고 있다. 이미지 센서에서는 광 신호를 전기 신호를 변환할 때의 이득인 변환 이득(Conversion gain)이 중요하다. 따라서 변환 이득을 증가시킬 수 있는 방안이 필요하다.
따라서, 본 발명이 해결하고자 하는 과제는 변환 이득(Conversion gain)을 증가시킬 수 있는 CMOS 이미지 센서를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 변환 이득의 증가와 이에 따라 감도(Sensitivity)가 증가된 CMOS 이미지 센서를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 이미지 센서는 수신된 광 신호를 변환하여 광 전하를 출력하는 포토다이오드; 상기 포토다이오드에 인접하며, 상기 광 전하를 센싱하는 센싱 노드; 상기 광 전하를 전기 신호로 변환하여 출력하며, 상기 센싱 노드에 인접하여 배치된 적어도 하나의 전도성 콘택을 포함하는 구동회로; 및 상기 구동회로에 연결되어 상기 전기 신호를 출력하는 출력 라인을 포함한다. 상기 출력 라인은 상기 적어도 하나의 전도성 콘택과 상기 센싱 노드를 서로 격리시키도록 배치된다.
또한, 본 발명의 일실시예에 이미지 센서는, 수신된 광 신호를 변환하여 광 전하를 출력하는 제1 내지 제N 포토다이오드(N은 1보다 큰 자연수); 상기 제1 내지 제N 포토다이오드에 의해 공유되며, 상기 광 전하를 센싱하는 센싱 노드; 상기 광 전하를 전기 신호로 변환하여 출력하고, 상기 센싱 노드에 인접하여 배치된 적어도 하나의 전도성 콘택을 포함하며, 상기 제1 내지 제N 포토다이오드에 의해 공유되는 구동회로; 및 상기 구동회로에 연결되어 상기 전기 신호를 출력하는 출력 라인을 포함한다. 상기 출력 라인은 상기 적어도 하나의 전도성 콘택과 상기 센싱 노드를 서로 격리시키도록 배치된다.
본 발명의 일 실시예에 따르면, 상기 출력 라인은 상기 센싱 노드를 감싸도록 배치될 수 있다.
본 발명의 다른 일 실시예에 따르면, 상기 출력 라인은 상기 적어도 하나의 전도성 콘택을 감싸도록 배치될 수 있다.
상기 구동회로는, 상기 센싱 노드의 출력을 그 입력으로 하는 소스 폴로워 증폭기로 동작하는 드라이브 트랜지스터를 더 포함하고, 상기 적어도 하나의 전도성 콘택은 상기 드라이브 트랜지스터의 게이트 단자에 접속되는 콘택을 포함할 수 있다.
상기 이미지 센서는 출력 라인의 상기 소스 폴로워 증폭기의 출력단 사이에 형성된 피드백 캐패시터를 더 포함할 수 있다. 이 때, 상기 피드백 캐패시터를 통해 상기 소스 폴로워 증폭기의 입력 캐패시턴스가 감소한다.
상기 적어도 하나의 전도성 콘택은 상기 센싱 노드와 각각 기생 캐패시터를 가지며, 상기 각 기생 캐패시터는 상기 피드백 캐패시터에 의해 상쇄될 수 있다.
본 발명에 따르면, CMOS 이미지 센서의 변환 이득을 증가시키고, 이를 통해 감도를 향상시킬 수 있다.
도 1은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 2a는 이미지 센서의 단위 픽셀에서 밀러 효과를 설명하기 위한 도면이다.
도 2b는 이미지 센서의 단위 픽셀에서 밀러 효과를 설명하기 위한 도면으로서, 도 2a에 도시된 구동회로의 개략적인 등가 회로도이다.
도 3은 도 2a 및 도 2b에 해당하는 픽셀의 상세 회로도이다.
도 4a 및 도 4b는 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 5는 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 6은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 상세 회로도이다.
도 7은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 8은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 9는 두 개의 픽셀이 공유된 구조의 이미지 센서의 픽셀을 도시한 상세 회로도이다.
도 10은 도 9에 해당하는 평면도이다.
도 11은 도 10을 a-a' 방향으로 절단한 픽셀의 단면을 도시한 도면이다.
도 12는 네 개의 픽셀이 공유된 구조의 이미지 센서의 픽셀을 도시한 상세 회로도이다.
도 13은 도 12의 일 실시 예에 따른 평면도이다.
도 14는 도 12의 다른 실시 예에 따른 평면도이다.
도 15a 내지 도 15d는 다양한 단위 픽셀의 예를 도시한 상세 회로도이다.
도 16은 본 발명의 일 실시 예에 따른 이미지 센서를 도시한 도면이다.
도 17은 본 발명의 일 실시 예에 따른 카메라 시스템을 도시한 블록도이다.
도 18은 본 발명의 일 실시 예에 따른 컴퓨팅 시스템을 도시한 블록도이다.
도 19는 도 18의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 1을 참조하면, 이미지 센서의 픽셀(10)은 수광 영역(11, 예컨대, 포토다이오드)과, 트랜스퍼 트랜지스터를 구성하는 트랜스퍼 게이트(12)와, 리셋 트랜지스터를 구성하는 리셋 게이트(13)와, 드라이브 트랜지스터를 구성하는 드라이브 게이트(14) 및 셀렉트 트랜지스터를 구성하는 셀렉트 게이트(15)를 포함한다.
트랜스퍼 게이트(12)는 메탈 콘택(16c)을 통해 게이트 제어 신호를 입력 받을 수 있다. 리셋 게이트(13)는 메탈 콘택(16d)를 통해 게이트 제어 신호를 입력 받을 수 있다. 셀렉트 게이트(15)는 메탈 콘택(16g)을 통해 게이트 제어 신호를 입력 받을 수 있다.
리셋 트랜지스터의 드레인(Drain) 단자는 메탈 콘택(16e)을 통해 리셋 전압을 입력 받을 수 있다. 드라이브 트랜지스터의 드레인 단자는 메탈 콘택(16f)을 통해 전원전압단과 연결될 수 있다. 드라이브 게이트(14)는 메탈 콘택(16a)과 메탈 콘택(16b)을 통해 리셋 트랜지스터의 소스 단자와 연결된다.
센싱 노드(17)는 상기의 두 메탈 콘택(16a, 16b)을 통해 형성된 기생 캐패시터(Parasitic capacitor)를 포함할 수 있다. 상기 리셋 트랜지스터의 소스 단자를 플로팅 확산 노드(FD; Floating Diffusion) 또는 상기 센싱 노드(17)라 칭할 수 있다. 셀렉트 트랜지스터의 소스 단자는 메탈 콘택(16h)을 통해 출력 라인(18)과 연결된다. 출력 라인(18)은 메탈 콘택(16h)과 연결된 부분으로부터 확장되어 센싱 노드(17)를 감싸도록 배치될 수 있다. 출력 라인(18)이 센싱 노드(17)를 감싸도록 배치됨에 따라 센싱 노드(17)를 각 게이트(12, 13, 15)의 메탈 콘택(16c, 16d, 16g)과 격리시킴으로써, 센싱 노드(17)와 각 게이트(12, 13, 15)의 메탈 콘택(16c, 16d, 16g) 사이의 기생 캐패시턴스를 감소시킬 수 있다.
출력 라인(18)이 센싱 노드(17)를 감싸도록 배치되지 않고, 메탈 콘택(16c, 16d, 16g)의 적어도 일부 만을 감싸도록 배치될 수 있다. 메탈 콘택들(16a~16h)은 폴리 실리콘 등의 전도성을 갖는 다른 형태의 콘택으로 대체될 수 있을 것이다. 드라이브 트랜지스터는 소스 폴로워(Source follower) 구조를 포함할 수 있다.
센싱 노드(17)를 각 게이트(12, 13, 15)의 메탈 콘택(16c, 16d, 16g)과 격리시키기 위해서, 상술한 바와 같이, 출력 라인(18)이 센싱 노드(17)를 감싸도록 배치될 수도 있고, 메탈 콘택(16c, 16d, 16g)의 적어도 일부 만을 감싸도록 배치될 수도 있으며, 또는 출력 라인(18)이 센싱 노드(17)와 메탈 콘택(16c, 16d, 16g)중 적어도 하나의 콘택 사이에 위치하도록 배치될 수 있으나, 본 발명의 실시 예가 이에 한정되는 것은 아니다.
전술한 출력 라인(18)의 배치를 통해 센싱 노드(17)와 출력 라인(18) 사이의 기생 캐패시터와 소스 폴로워 구조를 갖는 드라이브 트랜지스터와의 밀러 효과(Miller effect)를 통해 센싱 노드(17)의 유효 캐패시턴스(Effective capacitance)가 감소될 수 있다. 이러한 센싱 노드(17)의 유효 캐패시터의 감소는 출력 전압을 증가시키고, 이로 인해 이미지 센서의 변환 이득이 향상됨을 알 수 있다.
전술한 밀러 효과와 픽셀에서의 관계를 보다 자세하게 후술한다.
도 2a는 본 발명의 실시 예들에 따른 이미지 센서의 단위픽셀의 개략적인 구성 블록도이다. 도 2b는 이미지 센서의 단위 픽셀에서 밀러 효과를 설명하기 위한 도면으로서, 도 2a에 도시된 구동회로의 개략적인 등가 회로도이다. 도 2a를 참조하면, 단위 픽셀은 포토 다이오드(PD), 센싱 노드(FD), 구동회로(20) 및 출력 라인을 포함한다. 포토 다이오드(PD)는 수신된 광 신호를 변환하여 광 전하를 출력한다. 센싱 노드(FD)는 포토다이오드(PD)에 인접하며, 상기 광 전하를 센싱한다. 구동회로(20)는, 센싱 노드(FD)의 광 전하를 전기 신호로 변환하여 출력하며, 출력 라인은 구동회로(20)에 연결되어 상기 전기 신호(Vo)를 출력한다.
도 2b를 참조하면, 구동회로(20)는 임피던스(Z) 성분을 갖는 소자(22)에 의한 피드백 루프를 갖는 증폭기(21)를 포함한다. 밀러 효과에 따르면, 전압 이득을 갖는 증폭 회로(Amplifier circuit)에서, 입력단과 출력단 사이에 있는 임피던스(Impedance)는 전압 이득에 반비례하는 형태로 나타내어진다. 구체적으로 살펴본다.
출력 전압(Vo)은 증폭기(22)의 이득(Av)과 입력 전압(Vi)의 곱으로 표시된다. 즉, V0 = AvVi 이다.
도 2의 회로에 흐르는 전류는 Ii = (Vi-Vo)/Z = Vi(1-Av)/Z로 표시될 수 있다. 이는 전압 증폭기로는 전류가 흐르지 않는다는 가정에 의해 가능하다.
이 때, 입력단에서 바라 본 입력 임피던스(Zin)는 입력 전압(Vi)을 상기 전류(Ii)로 나눈 값이므로 다음과 같다.
Zin = Vi/Ii = ViZ/Vi(1-Av) = Z/(1-Av)
상술한 밀러 효과의 도입부에서는, 입력단과 출력단 사이에 있는 임피던스는 전압 이득에 반비례 한다고 하였으나, 이는 증폭기가 음의 이득을 갖는 증폭기(Inverting amplifier)에 해당한다.
반면, CMOS 이미지 센서의 구동회로(20)를 구성하는 증폭기(21)는 소스 폴로워 형태로 그 이득(Av)이 1보다 작은 양의 값 예컨대, 0.75 또는 0.85 등을 갖는다.
따라서, 입력단에서 바라본 임피던스(Zin)는 임피던스(Z)에 비해 증가함을 알 수 있다. 한편, 임피던스(Z)에 캐패시터(Capacitor)가 있다면, 임피던스는 다음과 같다.
Z = 1/jwC
따라서, 입력단에서 바라본 임피던스(Zin)는 다음과 같다.
Zin = 1/(jwC(1-Av)) = 1/jwCeff
여기서, Ceff는 입력단에서 바라본 캐패시턴스이며, 다음과 같다.
Ceff = C(1-Av)
따라서, CMOS 이미지 센서의 경우 유효 캐패시턴스(Ceff; Effective capacitance)는 감소한다. 유효 캐패시턴스의 감소에 따라 변환 이득은 증가하고, 따라서 출력 전압(Vo)은 증가한다.
도 2에서 입력 전압(Vi)은 CMOS 이미지 센서의 센싱 노드의 전압 즉, 센싱 전압을 포함할 수 있고, 출력 전압(Vo)은 각 픽셀의 출력 전압을 포함할 수 있다.
도 3은 도 2a 및 도 2b에 해당하는 픽셀의 상세 회로도이다.
도 3에서는 4개의 트랜지스터들(Tx, Rx, Dx, Sx)과 하나의 포토다이오드(PD)를 포함하는 픽셀(30)을 그 예로 한다. 4개의 트랜지스터는 Φt에 의해 게이트 단자가 제어되는 트랜스퍼 트랜지스터(Tx)와, Φr에 의해 게이트 단자가 제어되는 리셋 트랜지스터(Rx)와, 소스 폴로워 구성을 통해 센싱 노드의 전압을 증폭하는 드라이브 트랜지스터(Dx)와, Φs에 의해 게이트 단자가 제어되는 셀렉트 트랜지스터(Sx)를 포함한다.
전술한 도 2a 및 도 2b의 구동회로(20)는, 리셋 트랜지스터(Rx)와 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)를 포함할 수 있다. 구동회로(20)는 트랜스퍼 트랜지스터(Tx)를 더 포함할 수 있다. 또한, 증폭기(21)는 드라이브 트랜지스터(Dx)를 포함할 수 있다.
센싱 노드(FD)는 드라이브 트랜지스터(Dx)의 게이트 단자와 리셋 트랜지스터(Rx)의 소스 단자 및 트랜스퍼 트랜지스터(Tx)의 드레인 단자 간의 메탈 콘택을 통해 형성된 기생 캐패시터(Parasitic capacitor)를 포함할 수 있으며, 도면에서는 CFD로 표시한다.
센싱 노드(FD)와 주변의 메탈 콘택 사이에는 각각 기생 캐패시터가 존재할 수 있다. 'C32'는 리셋 트랜지스터(Rx)의 게이트 단자와 센싱 노드(FD) 사이에 존재하고, 'C31'는 트랜스퍼 트랜지스터(Tx)의 게이트 단자와 센싱 노드(FD) 사이에 존재하며, 'C33'는 셀렉트 트랜지스터(Sx)의 게이트 단자와 센싱 노드(FD) 사이에 존재한다. 또한, 'COFD'는 출력 단자와 센싱 노드(FD) 사이에 존재한다.
전술한 기생 캐패시터 중 도 2b에서 상술한 임피던스(Z) 성분을 갖는 소자(22)는 출력 단자와 센싱 노드(FD) 사이에 존재하는 기생 캐패시터인 'COFD'에 상응할 수 있다.
따라서, 출력 단자(Vo)와 센싱 노드(FD) 사이에 존재하는 기생 캐패시터(COFD)를 통해 다른 기생 캐패시터들(C31, C32, C33)을 상쇄시킴으로써, CMOS 이미지 센서의 변환 이득을 증가시킬 수 있다. 이는 전술한 도 1의 레이아웃을 통해 구현될 수 있다. 이는 출력 라인의 레이아웃 배치를 통해 기생 캐패시터들(C31, C32, C33)의 형성을 차단하는 물리적인 요인에 기인할 수 있다.
도 4a 및 도 4b는 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 4a를 참조하면, 도 1의 구성과 출력 라인(48a)의 레이아웃을 제외하고는 사실상 동일하며, 다만 도면 부호가 바뀐 것을 확인할 수 있다. 출력 라인(48a)은 셀렉트 트랜지스터의 소스 단자에 연결된 메탈 콘택(46h)과 연결되며, 그로부터 연장되어 셀렉트 게이트(45)의 메탈 콘택(46g)을 감싸고 있다. 이로 인해, 센싱 노드(47)와 셀렉트 게이트(45)의 메탈 콘택(46g) 사이의 기생 캐패시터는 센싱 노드(47)와 출력 라인(48a) 사이의 기생 캐패시터에 의해 상쇄될 수 있다.
출력 라인(48a)은 전술한 메탈 콘택(46g) 이외에 트랜스퍼 게이트(42)의 메탈 콘택(46c) 또는 리셋 게이트(43)의 메탈 콘택(46d) 중 적어도 하나를 감싸도록 배치될 수 있다. 이는 해당 메탈 콘택(46c, 46d, 46g)과 센싱 노드(47) 사이의 기생 캐패시터를 상쇄시키기 위한 것이다. 출력 라인(48a)은 메탈 콘택(46c, 46d, 46g)을 감싸지 않고, 메탈 콘택(46c, 46d, 46g)과 센싱 노드(47) 사이에 배치되어도 무방할 것이다.
전술한 실시 예에서는 메탈 콘택들(46a~46h)을 그 예로 하였으나, 메탈 이외의 전도성을 지닌 모든 콘택을 포함할 수 있을 것이다.
도 4b를 참조하면, 출력 라인(48b)이 셀렉트 게이트의 메탈 콘택(46g)을 감싸면서, 연장되어 트랜스퍼 게이트(42)의 메탈 콘택(46c) 및 리셋 게이트(43)의 메탈 콘택(46d)과 센싱 노드(47) 사이에 배치된다. 이를 통해, 메탈 콘택(46c, 46d, 46g)과 센싱 노드(47) 사이의 기생 캐패시터를 상쇄시킬 수 있다.
도 5는 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도이다.
도 5를 참조하면, 도 1의 구성과 메탈 콘택(56e)을 제외하고는 사실상 동일하며, 다만 도면 부호가 바뀐 것을 확인할 수 있다. 출력 라인(58)도 동일한 배치를 갖는다. 여기서는 리셋 트랜지스터와 드라이브 트랜지스터가 메탈 콘택(56e)으로 인해 소스 단자를 통해 전원 전압단에 공통 접속된다. 이처럼, 전원 전압 레벨 또는 가변하는 전압 레벨을 통해 리셋 전압을 제어할 수 있다.
도 6은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 상세 회로도이다.
도 6을 참조하면, 도 3과 달리 셀렉트 트랜지스터(Sx)가 전원 전압단(Vdd)과 드라이브 트랜지스터(Dx)의 드레인 사이에 접속된다. 따라서, 출력단은 드라이브 트랜지스터(Dx)의 소스 단자에 연결됨을 알 수 있다. 기생 캐패시터는 각각 C61, C62, C63으로 도시된다.
도 7은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도로서, 도 6의 상세 회로도에 상응한다.
도 7을 참조하면, 도 1의 구성과 유사함을 확인할 수 있다. 다만, 셀렉트 트랜지스터(Sx)를 이루는 셀렉트 게이트(74)의 위치가 도 6의 상세 회로도에 상응하도록 배치된 것과, 도면 부호가 바뀐 것을 확인할 수 있다. 셀렉트 게이트(74)는 전원 전압단과 접속되도록 메탈 콘택(76f)과 드레인 단자가 콘택된다.
센싱 노드(77)와 출력 라인(78) 또한 도 1과 도면 부호만을 제외하고는 동일하게 배치된다. 출력 라인(78)은 센싱 노드(77)을 감싸도록 배치되면서 메탈 콘택들(76c, 76d, 76g)과 격리시켜 메탈 콘택들(76c, 76d, 76g)과 센싱 노드(77) 사이의 각 기생 캐패시터를 상쇄시키면서 출력 라인(78)과 센싱 노드(77) 사이의 기생 캐패시터의 캐패시턴스를 증가시킬 수 있다.
도 8은 본 발명의 실시 예들에 따른 이미지 센서의 단위 픽셀을 도시한 평면도로서, 도 6의 상세 회로도에 상응한다.
도 8을 참조하면, 메탈 콘택(86e)을 통해 셀렉트 트랜지스터와 리셋 트랜지스터가 전원 전압단과 공통 접속된 것과 도면 부호가 달리진 것을 제외하고는 도 7의 구성과 유사한 것을 확인할 수 있다. 중복되는 구성 및 동작에 대한 설명은 생략한다.
도 9은 두 개의 픽셀이 공유된 구조의 이미지 센서의 픽셀을 도시한 상세 회로도이다.
도 9를 참조하면, 인접하는 두 개의 픽셀이 포토다이오드(PD81, PD82)와 트랜스퍼 트랜지스터(Tx81, Tx82)를 제외한 트랜지스터들(Rx, Rx, Sx)을 공유한다. 여기서는 4개의 트랜지스터를 구비하는 단위 픽셀을 예로 하였으나, 트랜지스터의 개수가 다른 픽셀 구조에 대한 공유 구조도 적용할 수 있다.
구체적으로, 두 개의 픽셀은 센싱 노드(FD)와 리셋 트랜지스터(Rx)와 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 공유한다.
센싱 노드(FD)와 인접 전도성 물질 사이에 존재하는 기생 캐패시터는 다음과 같다. 센싱 노드(FD)와 출력단 사이의 기생 캐패시터(COFD)와, 센싱 노드(FD)와 셀렉트 게이트 사이의 기생 캐패시터(C83)와, 센싱 노드(FD)와 리셋 게이트 사이의 기생 캐패시터(C82)와, 센싱 노드(FD)와 제1 트랜스퍼 게이트 사이의 기생 캐패시터(C81) 및 센싱 노드(FD)와 제2 트랜스퍼 게이트 사이의 기생 캐패시터(C82)가 각각 존재한다.
도 10은 도 9의 픽셀에 해당하는 평면도이다.
도 10을 참조하면, 두 개의 포토다이오드(101a, 101b)와, 두 개의 트랜스퍼 게이트(102a, 102b)가 제공된다. 리셋 게이트(103)와 센싱 노드(107)와 드라이브 게이트(104)와 셀렉트 게이트(105)는 각각 하나씩 제공되는 바, 이들은 두 픽셀이 서로 공유한다. 센싱 노드(107)는 두 트랜스퍼 게이트 사이의 소스 단자에 공통 접속된 메탈 콘택(106b)과 드라이브 게이트(104)의 메탈 콘택(106g)을 통해 형성된다. 출력 라인(108)은 셀렉트 트랜지스터의 소스 단자에 접속된 메탈 콘택(106i)과 연결되고 이로부터 확장되어 센싱 노드(107)를 감싸도록 배치된다.
도 10의 공유 픽셀 구조는 센싱 노드(107)와 출력 라인(108)이 포토다이오드(101a)와 오버랩 되도록 배치된다. 이러한 구조는 포토다이오드(101a)로의 광 입사를 차단하는 부 효과를 초래할 수 있으므로, 도 10에 도시된 공유 구조는 후면 조사 방식의 BIS(Backside Illumination Sensor) 구조에 적합할 것이다.
반면, 전면 조사 방식(Backside Illumination Sensor)의 구조에 적용할 경우에는 센싱 노드(107)와 출력 라인(108)이 포토다이오드(101a)와 오버랩 되지 않도록 레이아웃을 일부 변경할 필요가 있다.
도 11은 도 10을 a-a' 방향으로 절단한 픽셀의 단면을 도시한 도면이다.
도 11을 참조하면, 기판(111)에 포토다이오드(101b)와 분리 절연막(112)이 배치된다. 포토다이오드(101b)에 인접한 기판(111) 상에 두 개의 트랜스퍼 게이트(102a, 102b)가 인접하여 제공된다. 두 트랜스퍼 게이트(102a, 102b) 사이의 소스/드레인 단자는 메탈 콘택(106b)을 통해 드라이버 게이트(도시하지 않음)와 접속된다. 이들의 접속에 의해 형성된 기생 캐패시터는 센싱 노드(107)의 역할을 한다. 센싱 노드(107)의 양 측에는 셀렉트 트랜지스터의 소스 단자와 접속되어 연장된 출력 라인(108)이 배치된다. 센싱 노드(107) 양 측면에 배치된 출력 라인(108) 사이에 형성되는 캐패시터는, 출력 라인(108)과 센싱 노드(107) 사이의 피드백 캐패시터로 작용한다. 피드백 캐패시터는 전술한 바와 같은 밀러 효과에 의해 유효 캐패시턴스를 감소시킴으로써 변환 이득을 증가시킬 수 있다. 또한, 밀러 효과에 작용하는 센싱 노드(107)와 주변의 다른 메탈 콘택과의 기생 캐패시턴스를 감소시켜 출력 라인(108)과 센싱 노드(107) 사이의 기생 캐패시터를 이용한 피드백 캐패시터에 의한 밀러 효과를 극대화할 수 있다.
전술한 도 11의 픽셀 구조는 기판(111)의 후면을 통해 광이 입사되는 구조로서, 출력 라인(108)이 포토다이오드(101b) 상부에 배치되더라고 광 감도 저하는 발생하지 않을 것이다.
도 12는 네 개의 픽셀이 공유된 구조의 이미지 센서의 픽셀을 도시한 상세 회로도이다.
도 12를 참조하면, 인접하는 네 개의 픽셀이 포토다이오드(PD121, PD122, PD123, PD124)와 트랜스퍼 트랜지스터(Tx121, Tx122, Tx123, Tx124)를 제외한 트랜지스터들(Rx, Rx, Sx)을 공유한다. 여기서는 4개의 트랜지스터를 구비하는 단위 픽셀을 예로 하였으나, 트랜지스터의 개수가 4개가 아닌 픽셀의 공유 구조도 적용할 수 있다.
구체적으로, 네 개의 픽셀은 센싱 노드(FD)와 리셋 트랜지스터(Rx)와 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 공유한다.
센싱 노드(FD)와 인접 전도성 물질 사이에 존재하는 기생 캐패시터는 다음과 같다. 센싱 노드(FD)와 출력단 사이의 기생 캐패시터(COFD)와, 센싱 노드(FD)와 셀렉트 게이트 사이의 기생 캐패시터(C123)와, 센싱 노드(FD)와 리셋 게이트 사이의 기생 캐패시터(C122)와, 센싱 노드(FD)와 제1 트랜스퍼 게이트 사이의 기생 캐패시터(C121)와 센싱 노드(FD)와 제2 트랜스퍼 게이트 사이의 기생 캐패시터(C124)와 센싱 노드(FD)와 제3 트랜스퍼 게이트 사이의 기생 캐패시터(C125)와 센싱 노드(FD)와 제4 트랜스퍼 게이트 사이의 기생 캐패시터(C126)가 각각 존재한다.
도 13은 도 12의 일 실시 예에 따른 평면도이다.
도 13을 참조하면, 네 개의 포토다이오드(131a ~ 131d)와, 네 개의 트랜스퍼 게이트(132a ~ 132d)가 제공된다. 리셋 게이트(133)와 센싱 노드(137)와 드라이브 게이트(134)와 셀렉트 게이트(135)는 각각 하나씩 제공되는 바, 이들은 네 픽셀이 서로 공유한다. 센싱 노드(137)는 각 두 트랜스퍼 게이트 사이의 소스 단자에 공통 접속된 메탈 콘택들(136a, 136c)과 드라이브 게이트(134)의 메탈 콘택(136b)을 통해 형성된다. 출력 라인(138)은 셀렉트 트랜지스터의 소스 단자에 접속된 메탈 콘택(136i)와 연결되고, 이로부터 확장되어 센싱 노드(137)를 감싸도록 배치된다.
도 13의 공유 픽셀 구조에서 센싱 노드(137)와 출력 라인(138)이 포토다이오드(131b, 131c)와 오버랩 되도록 배치된다. 이러한 구조는 포토다이오드(131b, 131c)로의 광 입사를 차단하는 부 효과를 초래할 수 있으므로, 도 13에 도시된 공유 구조는 BIS 구조에 적합할 것이다.
반면, 전면 조사 방식의 구조에 적용할 경우에는 센싱 노드(137)와 출력 라인(138)이 포토다이오드(131b, 131c)와 오버랩 되지 않도록 레이아웃을 일부 변경할 필요가 있다.
도 14는 도 12의 다른 실시 예에 따른 평면도이다.
도 14를 참조하면, 네 개의 픽셀이 공유된 구조의 레이아웃의 예로서, 전술한 도 13과 달리 소스/드레인 형성을 위한 액티브(Active)가 픽셀 사이의 중앙에 위치하지 않고 측면에 위치한다.
구체적으로, 네 개의 포토다이오드(141a ~ 141d)와, 네 개의 트랜스퍼 게이트(142a ~ 142d)가 제공된다. 리셋 게이트(143a)와 센싱 노드(147)와 드라이브 게이트(144)와 셀렉트 게이트(145)는 각각 하나씩 제공되는 바, 이들은 네 픽셀이 서로 공유한다. 센싱 노드(147)는 각 두 트랜스퍼 게이트 사이의 소스 단자에 공통 접속된 메탈 콘택들(146a, 146c)과 드라이브 게이트(144)의 메탈 콘택(146b)을 통해 형성된다. 출력 라인(148)은 셀렉트 트랜지스터의 소스 단자에 접속된 메탈 콘택(146j)와 연결되고, 이로부터 확장되어 센싱 노드(147)를 감싸도록 배치된다.
메탈 콘택(146m)이 형성된 액티브 영역은 실제 불필요할 수 있으나, 최초의 액티브 형성을 위한 공정 단순화와 패턴의 대칭을 고려하여 배치할 수 있다. 아울러, 넓은 동적 영역(Wide Dynamic Range) 확보를 위해 리셋 게이트(143a)를 통해 제어하거나 또는 공유 픽셀 구조로 인한 리셋 레벨이 다운되는 것을 방지하기 위해 더미 리셋 게이트(143b)와 메탈 콘택(146m)을 배치할 수 있다.
도 15a 내지 도 15d는 다양한 단위 픽셀의 예를 도시한 상세 회로도이다.
도 15a를 참조하면, 단위 픽셀(150a)은 포토다이오드(PD)와, 트랜스퍼 트랜지스터(Tx)와, 센싱 노드 (FD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 포함한다.
여기서, 포토다이오드 (PD)는 포토트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 15a에서는 하나의 포토다이오드(PD)와 4개의 MOS트랜지스터들(Tx, Rx, Dx, 및 Sx)을 구비하는 4T 구조의 단위 픽셀을 예시하고 있지만, 본 발명에 따른 실시 예가 이에 한정되는 것은 아니며, 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)를 포함하는 적어도 3개의 트랜지스터들과 포토다이오드(PD)를 포함하는 모든 회로들에 본 발명에 따른 실시 예가 적용될 수 있다.
단위 픽셀의 다른 실시 예가 도 15b 내지 도 15d에 도시된다.
도 15b에 도시된 단위 픽셀(150b)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 포함한다.
도 15c에 도시된 단위 픽셀(150c)은 5-트랜지스터(5T) 구조의 단위 픽셀로서, 포토다이오드(PD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 포함하며, 이외에 하나의 트랜지스터(Gx)를 더 포함한다.
도 15d에 도시된 단위 픽셀(150d)은 5-트랜지스터 단위 픽셀로서, 포토다이오드(PD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx)와, 셀렉트 트랜지스터(Sx)를 포함하며, 이외에 한 개의 트랜지스터(Px)를 더 포함한다.
도 16은 본 발명의 일 실시 예에 따른 이미지 센서를 도시한 도면이다.
도 16을 참조하면, 이미지 센서(160)는 전술한 도 1 내지 도 15d의 구성 및 동작을 포함하여 변환 이득이 향상된다. 이미지 센서(160)는 광 신호를 전기 신호로 변환하여 출력한다. 타이밍 컨트롤러(161)는 이미지 센서(160)의 동작 타이밍을 제어한다. 예컨대, 타이밍 컨트롤러(161)는 이미지 센서(160)의 트랜스퍼 게이트 제어신호를 통해 집광 시간을 제어할 수 있다.
이미지 센서(160)는 픽셀 어레이(163)와 아날로그 디지털 변환기(164, ADC: Analog to Digital Converter)와 X-어드레스 디코더(162, X-address decoder)와 메모리(165)와 이미지 시그널 프로세서(166, Image Signal Processor)를 포함한다.
픽셀 어레이(163)는 전술한 도 1 내지 도 15d의 구조를 갖는 픽셀을 어레이 형태로 복수 개 포함한다. ADC(164)는 픽셀 어레이(163)에서 출력되는 아날로그 신호를 디지털 신호로 변환한다. 메모리(165)는 버퍼 메모리(Buffer memory) 또는 프레임 메모리(Frame memory)라 칭할 수 있다. 메모리(165)는 디지털 변환된 신호를 프레임 단위로 저장할 수 있다. 이미지 시그널 프로세서 (166)는 메모리(165)에 저장된 디지털 형태의 이미지 신호를 이용하여 필요한 신호 처리를 수행한다. 신호 처리에는 색 보간(Color interpolation), 색 보정(Color correction), 자동 백색 보정(Auto white balance), 감마 보정(Gamma correction), 색 포화 보정(Color saturation correction), 포맷 변환(Formatting), 불량 픽셀 보정(Bad Pixel Correction), 색도 보정(Hue correction) 등의 과정이 포함될 수 있다.
X-어드레스 디코더(162)는 타이밍 컨트롤러(161)로부터 제공되는 어드레스 정보(X-Add)를 이용하여 픽셀 어레이(163)의 로우(Row) 별 동작(출력) 타이밍을 제어한다.
ADC(164)는 CDS(Correlated Double Sampling) 방식의 적용에 따라 아날로그 CDS, 디지털 CDS 또는 듀얼 CDS(Dual CDS) 방식 별로 그 구조가 변경될 수 있다. 또한, ADC(164)는 이미지 센서(160)의 컬럼 별로 배치되는 컬럼 ADC(Column ADC) 또는 하나의 ADC가 배치되는 싱글 ADC(Single ADC)로 구현될 수 있다.
도 17은 본 발명의 일 실시 예에 따른 카메라 시스템을 도시한 블록도이다. 여기서, 카메라 시스템은 일 예로 디지털 카메라를 포함할 수 있다.
도 17을 참조하면, 카메라 시스템(170)은 렌즈(171)와 이미지 센서(172)와 모터부(173) 및 엔진부(174)를 포함할 수 있다. 이미지 센서(172)의 픽셀 구조는 도 1 내지 도 15d에서 설명된 출력 라인의 레이아웃을 포함할 수 있다.
렌즈(171)는 이미지 센서(172)의 수광 영역(예컨대, 포토다이오드)으로 입사 광을 집광시킨다. 이미지 센서(172)는 렌즈(171)를 통하여 입사된 광에 기초하여 이미지 데이터를 생성한다. 이미지 센서(172)는 클록 신호(CLK)에 기초하여 이미지 데이터를 제공할 수 있다. 실시 예에 따라, 이미지 센서(172)는 MIPI(Mobile Industry Processor Interface) 및/또는 CSI(Camera Serial Interface)를 통하여 엔진부(174)와 인터페이싱할 수 있다. 모터부(173)는 엔진부(174)로부터 수신된 제어 신호(CTRL)에 응답하여 렌즈(171)의 포커스(Focus)를 조절하거나, 셔터링(Shuttering)을 수행할 수 있다. 엔진부(174)는 이미지 센서(172) 및 모터부(173)를 제어한다. 또한, 엔진부(174)는 이미지 센서(172)로부터 수신된 거리 및/또는 이미지 데이터에 기초하여 피사체와의 거리, 휘도 성분, 상기 휘도 성분과 청색 성분의 차, 및 휘도 성분과 적색 성분의 차를 포함하는 YUV 데이터(YUV)를 생성하거나, 압축 데이터, 예를 들어 JPEG(Joint Photography Experts Group) 데이터를 생성할 수 있다. 엔진부(174)는 호스트/어플리케이션(175)에 연결될 수 있으며, 엔진부(174)는 마스터 클록(MCLK)에 기초하여 YUV 데이터(YUV) 또는 JPEG 데이터를 호스트/어플리케이션(175)에 제공할 수 있다. 또한, 엔진부(174)는 SPI(Serial Peripheral Interface) 및/또는 I2C(Inter Integrated Circuit)를 통하여 호스트/어플리케이션(175)과 인터페이싱할 수 있다.
도 18은 본 발명의 일 실시 예에 따른 컴퓨팅 시스템을 도시한 블록도이다.
도 18을 참조하면, 컴퓨팅 시스템(180)은 프로세서(181)와 메모리 장치(182)와 저장 장치(183)와 입출력 장치(184)와 파워 서플라이(185) 및 이미지 센서(186)를 포함할 수 있다. 이미지 센서(186)의 픽셀 구조는 도 1 내지 도 15d에서 설명된 출력 라인의 레이아웃을 포함할 수 있다.
한편, 도 18에는 도시되지 않았지만, 컴퓨팅 시스템(180)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(Port)들을 더 포함할 수 있다.
프로세서(181)는 특정 계산들 또는 태스크(Task)들을 수행할 수 있다. 실시 예에 따라, 프로세서(181)는 마이크로프로세서(Micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)를 포함할 수 있다. 프로세서(181)는 어드레스 버스(Address bus), 제어 버스(Control bus) 및 데이터 버스(Data bus)를 통하여 메모리 장치(182), 저장 장치(183) 및 입출력 장치(184)와 통신을 수행할 수 있다.
실시 예에 따라, 프로세서(181)는 PCI(Peripheral Component Interconnect) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(182)는 컴퓨팅 시스템(180)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(182)는 디램(DRAM), 모바일 DRAM(Mobile DRAM), 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM) 등으로 구현될 수 있다.
저장 장치(183)는 SSD(Solid State Drive), HDD(Hard Disk Drive), 씨디 롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(184)는 키보드(Keyboard), 키 패드(Keypad), 마우스(Mouse) 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(185)는 컴퓨팅 시스템(180)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(186)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(181)와 연결되어 통신을 수행할 수 있다. 이미지 센서(186)는 프로세서(181)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다. 한편, 컴퓨팅 시스템(180)은 이미지 센서(186)를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(180)은 디지털 카메라, 이동 전화기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 스마트 폰(Smart phone) 등을 포함할 수 있다.
도 19는 도 18의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 19를 참조하면, 컴퓨팅 시스템(190)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, AP(Application Processor, 1900)와 이미지 센서(1920) 및 디스플레이(1930) 등을 포함할 수 있다. AP(1900)의 CSI 호스트(Camera Serial Interface Host, 1902)는 CSI를 통하여 이미지 센서(1920) 내의 CSI 장치(1921)와 시리얼 통신을 수행할 수 있다. 일 실시 예에서, CSI 호스트(1902)는 DES(DESerializer)를 포함할 수 있고, CSI 장치(1921)는 SER(SERializer)을 포함할 수 있다. 이미지 센서(1920)의 픽셀 구조는 도 1 내지 도 15d에서 설명된 출력 라인의 레이아웃을 포함할 수 있다.
AP(1900)의 DSI 호스트(Display Serial Interface Host, 1902)는 DSI를 통하여 디스플레이(1930)의 DSI 장치(1931)와 시리얼 통신을 수행할 수 있다. 일 실시 예에서, DSI 호스트(1901)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1931)는 디시리얼라이저(DES)를 포함할 수 있다. 컴퓨팅 시스템(190)은 AP(1900)와 통신을 수행할 수 있는 RF(Radio Frequency) 칩(1940)을 더 포함할 수 있다. AP(1900)의 PHY(Physical layer, 1903)와 RF 칩(1940)의 PHY(1941)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, AP(1900)는 PHY(1903)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1904)를 더 포함할 수 있다.
컴퓨팅 시스템(190)은 GPS(Global Positioning System, 1910), 스토리지(1950), 마이크(1960), DRAM(Dynamic Random Access Memory, 1970) 및 스피커(1980)를 포함할 수 있다. 또한, 컴퓨팅 시스템(190)은 UWB(Ultra WideBand, 1993), WLAN(Wireless Local Area Network, 1992) 및 WIMAX (Worldwide Interoperability for Microwave Access, 1991) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(190)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
10, 30, 40, 50, 70, 80 : 이미지 센서의 픽셀
11, 41, 51, 71, 81 : 수광 영역
12, 42, 52, 72, 82 : 트랜스퍼 게이트
13, 43, 53, 73, 83 : 리셋 게이트
14, 44, 54, 74, 84 : 드라이브 게이트
15, 45, 55, 75, 85 : 셀렉트 게이트
16a~16h, 46a~46b, 56a~56g, 76a~76g, 86a~86g : 메탈 콘택
17, 47, 57, 77, 87 : 센싱 노드
18, 48, 58, 78, 88 : 출력 라인
20 : 구동회로
22 : 증폭기

Claims (10)

  1. 수신된 광 신호를 변환하여 광 전하를 출력하는 포토다이오드;
    상기 포토다이오드에 인접하며, 상기 광 전하를 센싱하는 센싱 노드;
    상기 광 전하를 전기 신호로 변환하여 출력하며, 상기 센싱 노드에 인접하여 배치된 적어도 하나의 전도성 콘택을 포함하는 구동회로; 및
    상기 구동회로에 연결되어 상기 전기 신호를 출력하는 출력 라인을 포함하며,
    상기 출력 라인은 상기 적어도 하나의 전도성 콘택과 상기 센싱 노드를 서로 격리시키도록 배치된 이미지 센서.
  2. 제1항에 있어서,
    상기 출력 라인은 상기 센싱 노드를 감싸도록 배치된 이미지 센서.
  3. 제1항에 있어서,
    상기 출력 라인은 상기 적어도 하나의 전도성 콘택을 감싸도록 배치된 이미지 센서.
  4. 제1항에 있어서,
    상기 구동회로는, 상기 센싱 노드의 출력을 그 입력으로 하는 소스 폴로워 증폭기로 동작하는 드라이브 트랜지스터를 포함하며,
    상기 적어도 하나의 전도성 콘택은
    상기 드라이브 트랜지스터의 게이트 단자에 접속되는 콘택을 포함하는 이미지 센서.
  5. 제4항에 있어서,
    상기 출력 라인과 상기 소스 폴로워 증폭기의 출력단 사이에 피드백 캐패시터가 형성되며, 상기 피드백 캐패시터를 통해 상기 소스 폴로워 증폭기의 유효 입력 캐패시턴스가 감소하는 이미지 센서.
  6. 제5항에 있어서,
    상기 출력 라인은 상기 적어도 하나의 전도성 콘택과 상기 센싱 노드 사이의 기생 캐패시턴스 생성을 차단하는 이미지 센서.
  7. 제4항에 있어서,
    상기 구동회로는, 상기 소스 폴로워 증폭기의 소스 단자와 상기 출력라인 사이에 직렬 접속된 셀렉트 트랜지스터를 더 포함하며,
    상기 적어도 하나의 전도성 콘택은
    상기 셀렉트 트랜지스터의 게이트 단자에 접속되는 콘택을 포함하는 이미지 센서.
  8. 제1항에 있어서,
    상기 구동회로의 일부와 상기 센싱 노드는 적어도 두 픽셀들에 의해 공유된 이미지 센서.
  9. 수신된 광 신호를 변환하여 광 전하를 출력하는 제1 내지 제N 포토다이오드(N은 1보다 큰 자연수);
    상기 제1 내지 제N 포토다이오드에 의해 공유되며, 상기 광 전하를 센싱하는 센싱 노드;
    상기 광 전하를 전기 신호로 변환하여 출력하고, 상기 센싱 노드에 인접하여 배치된 적어도 하나의 전도성 콘택을 포함하며, 상기 제1 내지 제N 포토다이오드에 의해 공유되는 구동회로; 및
    상기 구동회로에 연결되어 상기 전기 신호를 출력하는 출력 라인을 포함하며,
    상기 출력 라인은 상기 적어도 하나의 전도성 콘택과 상기 센싱 노드를 서로 격리시키도록 배치된 이미지 센서.
  10. 제9항에 있어서,
    상기 출력 라인은 상기 센싱 노드를 감싸도록 배치된 이미지 센서.
KR1020110070544A 2011-07-15 2011-07-15 시모스 이미지 센서 KR101900273B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110070544A KR101900273B1 (ko) 2011-07-15 2011-07-15 시모스 이미지 센서
US13/530,334 US9257462B2 (en) 2011-07-15 2012-06-22 CMOS image sensor for increasing conversion gain
CN201210246618.7A CN102883118B (zh) 2011-07-15 2012-07-16 互补金属氧化物半导体图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110070544A KR101900273B1 (ko) 2011-07-15 2011-07-15 시모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20130009427A true KR20130009427A (ko) 2013-01-23
KR101900273B1 KR101900273B1 (ko) 2018-09-21

Family

ID=47484240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070544A KR101900273B1 (ko) 2011-07-15 2011-07-15 시모스 이미지 센서

Country Status (3)

Country Link
US (1) US9257462B2 (ko)
KR (1) KR101900273B1 (ko)
CN (1) CN102883118B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10197501B2 (en) 2011-12-12 2019-02-05 Kla-Tencor Corporation Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors
JP6112312B2 (ja) * 2012-06-26 2017-04-12 パナソニックＩｐマネジメント株式会社 固体撮像装置
US9191586B2 (en) * 2013-07-08 2015-11-17 Sensors Unlimited, Inc. Buffered direct injection pixel for infrared detector arrays
GB2516971A (en) 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
US9160958B2 (en) * 2013-12-18 2015-10-13 Omnivision Technologies, Inc. Method of reading out an image sensor with transfer gate boost
US9767986B2 (en) 2014-08-29 2017-09-19 Kla-Tencor Corporation Scanning electron microscope and methods of inspecting and reviewing samples
US9294693B1 (en) * 2014-10-24 2016-03-22 Omnivision Technologies, Inc. Image sensor with pixel units having interleaved photodiodes
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
US10748730B2 (en) 2015-05-21 2020-08-18 Kla-Tencor Corporation Photocathode including field emitter array on a silicon substrate with boron layer
US10462391B2 (en) * 2015-08-14 2019-10-29 Kla-Tencor Corporation Dark-field inspection using a low-noise sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
US10313622B2 (en) 2016-04-06 2019-06-04 Kla-Tencor Corporation Dual-column-parallel CCD sensor and inspection systems using a sensor
EP3499872B1 (en) 2017-12-15 2020-08-19 ams AG Pixel structure, image sensor device and system with pixel structure, and method of operating the pixel structure
CN109148497B (zh) * 2018-07-19 2020-12-25 上海集成电路研发中心有限公司 一种防止寄生光响应的全局像元结构及形成方法
US10943760B2 (en) 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope
KR102617087B1 (ko) 2019-02-01 2023-12-26 삼성전자주식회사 플로팅 디퓨전 및 확장 패턴을 갖는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003346A (ko) * 1998-06-27 2000-01-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
KR20000074741A (ko) * 1999-05-25 2000-12-15 김영환 고체촬상소자의 신호검출부의 구조
KR100790583B1 (ko) * 2006-10-16 2008-01-02 (주) 픽셀플러스 씨모스 이미지 센서 공유 픽셀
KR20100040251A (ko) * 2008-10-09 2010-04-19 소니 주식회사 고체 촬상 센서 및 카메라 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838715B1 (en) * 2002-04-30 2005-01-04 Ess Technology, Inc. CMOS image sensor arrangement with reduced pixel light shadowing
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
KR100663742B1 (ko) 2005-12-29 2007-01-02 엠텍비젼 주식회사 이미지 센서의 레이아웃 구조
JP2007243093A (ja) 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd 固体撮像装置、撮像装置および信号処理方法
KR20070093335A (ko) 2006-03-13 2007-09-18 마쯔시다덴기산교 가부시키가이샤 고체 촬상장치 및 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003346A (ko) * 1998-06-27 2000-01-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
KR20000074741A (ko) * 1999-05-25 2000-12-15 김영환 고체촬상소자의 신호검출부의 구조
KR100790583B1 (ko) * 2006-10-16 2008-01-02 (주) 픽셀플러스 씨모스 이미지 센서 공유 픽셀
KR20100040251A (ko) * 2008-10-09 2010-04-19 소니 주식회사 고체 촬상 센서 및 카메라 시스템

Also Published As

Publication number Publication date
US9257462B2 (en) 2016-02-09
CN102883118A (zh) 2013-01-16
CN102883118B (zh) 2018-02-06
KR101900273B1 (ko) 2018-09-21
US20130015324A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
KR101900273B1 (ko) 시모스 이미지 센서
US9019410B2 (en) Image sensors comprising photodiodes and image processing devices including the same
US9247170B2 (en) Triple conversion gain image sensor pixels
KR101988462B1 (ko) 바이너리 이미지 센서 및 바이너리 이미지 센서의 단위 픽셀
US9232161B2 (en) Unit pixels configured to output different pixel signals through different lines and image sensors including the same
US9860467B2 (en) Image sensor having different substrate bias voltages
US11044427B2 (en) Image sensors including pixel groups and electronic devices including image sensors
KR20140024707A (ko) 이미지 센서 및 이를 포함하는 전자 기기
KR20150087032A (ko) 출력신호를 보정할 수 있는 이미지 센서
US20130077090A1 (en) Image sensors and image processing systems including the same
CN103607547A (zh) 镜像像素成像装置及其成像方法
KR102017713B1 (ko) 시모스 이미지 센서
KR20170138812A (ko) 이미지 센서
US9549140B2 (en) Image sensor having pixels each with a deep trench isolation region as a photo gate for outputting image signals in response to control signals from a row driver and method of operating the image sensor
US20230345141A1 (en) Imaging device, pixel and manufacturing method thereof
US8872298B2 (en) Unit pixel array of an image sensor
JP2014078901A (ja) データ転送回路、撮像素子、および撮像装置
US20120262622A1 (en) Image sensor, image processing apparatus and manufacturing method
US9137432B2 (en) Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
US20120075478A1 (en) Image Sensor, Method Thereof And Devices Having The Same
US20150334323A1 (en) Solid-state imaging device
US10362279B2 (en) Image capturing device
CN212572732U (zh) 图像传感器和放大电路
US8952475B2 (en) Pixel, pixel array, and image sensor
CN203801011U (zh) 成像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right