KR20130008965A - 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법 - Google Patents

반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법 Download PDF

Info

Publication number
KR20130008965A
KR20130008965A KR1020110069697A KR20110069697A KR20130008965A KR 20130008965 A KR20130008965 A KR 20130008965A KR 1020110069697 A KR1020110069697 A KR 1020110069697A KR 20110069697 A KR20110069697 A KR 20110069697A KR 20130008965 A KR20130008965 A KR 20130008965A
Authority
KR
South Korea
Prior art keywords
sputtering
magnetic
target
control signal
magnetic film
Prior art date
Application number
KR1020110069697A
Other languages
English (en)
Inventor
최원준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110069697A priority Critical patent/KR20130008965A/ko
Priority to US13/336,578 priority patent/US8580582B2/en
Publication of KR20130008965A publication Critical patent/KR20130008965A/ko
Priority to US14/052,213 priority patent/US9287496B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 기판 상에 제1 자성막을 형성하는 단계, 상기 제1 자성막 상에 터널절연막을 형성하는 단계 및 상기 터널절연막 상에 제2 자성막을 형성하는 단계를 포함하되, 상기 제1 자성막을 금속타겟을 지속적으로 스퍼터링하는 동안, 자성타겟을 반복적으로 스퍼터링하여 형성하는 자기저항소자 제조 방법을 제공한다.

Description

반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법{SEMICONDUCTOR FABRICATING DEVICE AND METHOD FOR DRIVING THE SAME, AND METHOD FOR FABRICATING MAGNETIC TUNNEL JUNCTION USING THE SAME}
본 발명은 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법에 관한 것으로, 구체적으로 설명하면 자기저항 메모리 소자의 집적도를 향상시키기 위한 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법에 관한 것이다.
반도체 소자를 대표하는 것은 DRAM과 플래시 메모리 소자이다. DRAM은 데이터 접근이 자유로워 데이터 처리 속도가 빠르고, 플래시 메모리 소자는 데이터를 비휘발하는 장점이 있다. 반면, DRAM은 주기적으로 데이터를 리프레쉬시켜야 하고, 플래시 메모리 소자는 데이터 접근이 용이하지 못하여 데이터 처리 속도가 느리다는 단점도 있다.
최근, 반도체 소자 업계에서는 DRAM과 플래시 메모리 소자의 장점만을 취한 새로운 반도체 소자를 개발하기 위해 노력하고 있으며, 결과물로서는 자기저항 메모리 소자(Spin Transfer Torque Random Access Memory)이 개발되었다. 자기저항 메모리 소자은 자기저항(magnetoresistance)이라는 양자역학적 효과를 이용한 반도체 소자로서, DRAM의 자유로운 데이터 접근성과 플래시 메모리 소자의 데이터 비휘발성을 고루 갖춘 반도체 소자이다.
자기저항 메모리 소자은 데이터를 저장하기 위해 자기저항소자(Magnetic Tunnel Junction)를 포함한다. 일반적으로, 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라진다. 자기저항 메모리 소자은 이와 같은 자기저항비의 변화를 감지하여 자기저항소자에 저장된 데이터가 1 인지 0 인지를 판독한다.
자기저항소자는 수평자기 특성을 이용한 수평자기 저항소자가 일반적이다. 수평자기 저항소자는 자기저항 메모리 소자의 평면적을 감소시키기 위한 작업을 진행할 경우, 수평자기 물질의 강자상 특성이 상자성 특성으로 변화하므로, 자기저항 메모리 소자를 30nm이하로 제조하기 어렵다. 따라서, 자기저항 특성을 이용하면서도, 집적도가 우수한 자기저항 메모리 소자의 개발이 필요한 실정이다.
본 발명은 집적도가 우수한 자기저항 메모리 소자를 제조하기 위한 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법을 제공한다.
본 발명은 웨이퍼가 배치되는 거치부, 제1 구간 동안 활성화하는 제1 제어신호를 생성하는 제1 제어부, 상기 제1 제어신호에 응답하여, 상기 웨이퍼 상에 금속타겟을 지속적으로 스퍼터링하는 제1 스퍼터링부, 상기 제1 구간 내에서 활성화를 반복하는 제2 제어신호를 생성하는 제2 제어부 및 상기 제2 제어신호에 응답하여, 상기 웨이퍼 상에 자성타겟을 반복적으로 스퍼터링하는 제2 스퍼터링부를 포함하는 반도체 제조 장비를 포함한다.
본 발명은 챔버 내에 배치된 거치부 상에 웨이퍼를 배치시키는 단계 및 금속타겟이 부착된 제1 스퍼터링부에 제1 구간동안 활성화하는 제1 제어신호를 인가하고, 동시에 자성타겟이 부착된 제2 스퍼터링부에 상기 제1 구간 내에서 반복적으로 활성화하는 제2 제어신호를 인가하는 단계를 포함하는 반도체 제조 장비의 구동 방법을 포함한다.
본 발명은 기판 상에 제1 자성막을 형성하는 단계, 상기 제1 자성막 상에 터널절연막을 형성하는 단계 및 상기 터널절연막 상에 제2 자성막을 형성하는 단계를 포함하되, 상기 제1 자성막을 금속타겟을 지속적으로 스퍼터링하는 동안, 자성타겟을 반복적으로 스퍼터링하여 형성하는 자기저항소자 제조 방법을 포함한다.
본 발명의 자성막은 금속물질을 스퍼터링하는 동안 자성물질을 반복적으로 스퍼터링하여 형성된다. 이와 같이 진행할 경우, 자성막은 수직자기특성이 우수한 HCP(Hexagonal Close-Paked) 또는 {FCC(Face Centerd Cubic) 또는 FCT} 결정구조의 슈퍼래티스(super lattice)로 형성된다. 따라서, 수직자기특성이 우수한 자성막으로 자기저항소자를 제조할 경우, 자기저항 메모리 소자의 평면적을 감소시킬 수 있다. 즉, 자기저항 메모리 소자의 집적도를 향상시킬 수 있다.
이와 같은 효과를 통해, 본발명은 웨이퍼당 넷다이(net-die)의 개수를 증가시킬 수 있어 경제적이다.
도 1은 본 발명의 일실시예에 따른 자기저항소자를 나타낸 구성도이다.
도 2a 및 도 2b는 일반적인 라미네이트 스퍼터링(laminate sputtering) 방식으로 자성막을 제조한 경우를 나타낸 도면이다.
도 3은 라미네이트 스퍼터링 방식으로 형성된 자성막의 자화특성을 나타낸 그래프이다.
도 4는 이상적인 수직자화특성만을 포함하는 자성막의 특성을 나타낸 그래프이다.
도 5는 코스퍼터링(co-sputtering) 방식으로 자성막을 제조한 경우를 나타낸 도면이다.
도 6은 코스퍼터링 방식으로 형성된 자성막의 자화특성을 나타낸 그래프이다.
도 7은 본 발명의 일실시예에 따라 도 1과 같은 자기저항소자의 제1 및 제2 자성막을 제조하기 위한 반도체 제조 장비를 나타낸 구성도이다.
도 8은 도 7의 제1 스퍼터링 제어신호와 제2 스퍼터링 제어신호의 타이밍도이다.
도 9는 도 8과 같은 제어신호에 의해 형성된 자성막의 결정구조를 나타낸 도면이다.
도 10은 본 발명의 일실시예에 따라 제조된 자성막의 자화특성을 나타낸 그래프이다.
도 11은 코스퍼터링 방식과 본 발명의 일실시예에 따른 스퍼터링 방식으로 제조된 자성막간의 결정구조 차이를 나타낸 그래프이다.
도 12는 3가지 물질이 혼합된 구조의 자성막의 제조 방법을 나타낸 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 자기저항소자를 나타낸 구성도이다.
도 1에 도시된 바와 같이, 자기저항소자는 제1 자성막(1), 터널절연막(2) 및 제2 자성막(3)을 포함한다.
제1 자성막(1)은 자화방향이 상향으로 고정된 박막이다. 여기서, 제1 자성막(1)의 상향으로 고정된 자화방향은 수직방향을 포함한다. 즉, 제1 자성막(1)의 자화방향은 수직방향으로부터 일부의 오차범위를 갖은 상태에서 상향으로 고정된다. 제1 자성막(1)은 자성물질과 금속물질이 혼합된 합금형태로 형성된다. 자성물질은 Co계, Fe계 및 Ni계 물질 중 선택된 적어도 어느 하나의 물질이며, 보다 구체적으로 설명하면, Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나의 물질일 수 있다. 또는, Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나의 물질에 질소가 첨가된 물질일 수 있다. 금속물질은 Pt, Pd, Ta, Ti, Al, W, Cu, TiN, WN, TaN, Zr, Zn, Hf, Ag 및 Au 중 선택된 적어도 어느 하나의 물질일 수 있다.
터널절연막(2)은 MgO막 또는 Al2O3막일 수 있다.
제2 자성막(3)은 자화방향이 상향 또는 하향으로 가변하는 박막이다. 여기서, 제2 자성막(3)의 상향 또는 하향으로 가변하는 자화방향은 수직방향을 포함한다. 즉, 제2 자성막(3)의 자화방향은 수직방향으로부터 일부의 오차범위를 갖은 상태에서 상향 또는 하향으로 가변된다. 제2 자성막(3)은 자성물질과 금속물질이 혼합된 합금형태로 형성된다. 자성물질은 Co계, Fe계 및 Ni계 물질 중 선택된 적어도 어느 하나의 물질이며, 보다 구체적으로 설명하면, Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나의 물질일 수 있다. 또는, Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나의 물질에 질소가 첨가된 물질일 수 있다. 금속물질은 Pt, Pd, Ta, Ti, Al, W, Cu, TiN, WN, TaN, Zr, Zn, Hf, Ag 및 Au 중 선택된 적어도 어느 하나의 물질일 수 있다.
이와 같은 구조로 자기저항소자를 제조하면, 제1 자성막(1)과 제2 자성막(3)의 자화방향이 상향 또는 하향을 이루기 때문에, 수평자기 저항소자의 단점, 즉 자기저항 메모리 소자의 평면적을 감소시키지 못하는 것을 방지할 수 있다. 자화방향 자체가 수평일 경우 최소한의 수평면을 확보해야 하지만, 자화방향이 상, 하향인 본 발명의 일실시예의 자기저항소자는 최소한의 수평면만으로도 자기저항특성을 충분히 확보할 수 있다.
도 1에서 (a)와 같이, 상향으로 자화방향이 고정된 제1 자성막(1)에 대해 제2 자성막(3)도 자화방향이 상향으로 고정될 경우, 자기저항소자의 저항이 높아진다. 반대로, (b)와 같이, 상향으로 자화방향이 고정된 제1 자성막(1)에 대해 제2 자성막(3)의 자화방향이 하향으로 고정될 경우, 자기저항소자의 저항은 낮아진다. 자기저항 메모리 소자는 이와 같은 저항의 차이를 검출하여 데이터를 판독한다.
한편, 앞서 설명한 바와 같이 제1 자성막(1)과 제2 자성막(3)을 형성하기 위해서는 자성물질과 금속물질을 혼합하여 합금으로 제조해야 한다. 이때, 합금의 결정구조에 따라 제1 자성막(1)과 제2 자성막(3)의 수직자화특성이 좌우된다.
도 2a 및 도 2b는 일반적인 라미네이트 스퍼터링(laminate sputtering) 방식으로 제1 자성막(1)을 제조한 경우를 나타낸 도면이다.
도 2a에 도시된 바와 같이, 라미네이트 스퍼터링 방식으로 제조된 제1 자성막(1)은 자성물질로 이루어진 자성막(11)과 금속물질로 이루어진 금속막(12)이 교차되며 형성된다. 라미네이트 스퍼터링 방식은 자성물질만을 스퍼터링하여 자성막(11)을 형성하고, 이후 금속물질만을 스퍼터링하여 금속막(12)을 형성한다. 그래서, 위와 같이 제1 자성막(1)은 자성막(11)과 금속막(12)의 교차 적층구조를 갖는다.
그런데, 라미네이트 스퍼터링 방식은 하나의 물질만을 선택하여 스퍼터링하기 때문에, 박막으로 형성된 후, 이를 관찰하면 물질들이 엉겨붙는 뭉침현상이 두드러지게 나타난다. 특히, 도 2b와 같이, 자성물질에서 위와 같은 뭉침현상(F1)이 자주 나타난다.
도 3은 라미네이트 스퍼터링 방식으로 형성된 제1 자성막(1)의 자화특성을 나타낸 그래프이다.
도 3을 참조하면, 라미네이트 스퍼터링 방식으로 형성된 제1 자성막(1)의 자화특성이 수직자화특성뿐만 아니라, 수평자화특성까지 포함하고 있는 것을 확인할 수 있다.
이해를 돕기 위해, 도 4는 이상적인 수직자화특성만을 포함하는 자성막의 특성을 나타낸 그래프이다.
도 4를 참조하면, 수평자화특성을 나타내는 선이 리니어한 것을 확인할 수 있다. 이와 같이 수평자화특성을 나타내는 선이 하나의 선으로서 리니어한 것이 수평자화특성이 없는 자성막의 특성이다. 반면, 도 3에 도시된 제1 자성막(1)의 수평자화특성을 나타내는 선은 폭이 넓은 두 개의 선으로 나뉜 것을 확인할 수 있다. 이는 수평자화특성을 포함하고 있다는 것을 의미하는바, 제1 자성막(1)은 수직 및 수평자화특성이 혼재된 박막인 것을 나타낸다. 따라서, 라미네이트 스퍼터링 방식의 제1 자성막(1)으로는 올바른 상향 또는 하향의 자화특성을 확보할 수 없다.
도 5는 코스퍼터링(co-sputtering) 방식으로 제1 자성막(1)을 제조한 경우를 나타낸 도면이다.
도 5에 도시된 바와 같이, 코스퍼터링 방식으로 제조된 제1 자성막(1)은 자성물질(11)과 금속물질(12)이 혼합된 형태로 형성된다. 코스퍼터링 방식은 자성물질(11)과 금속물질(12)을 동시에 스퍼터링하여 제1 자성막(1)을 형성한다. 그래서, 위와 같이 제1 자성막(1)은 자성물질(11)과 금속물질(12)이 혼합된 구조를 갖는다.
그런데, 코스퍼터링 방식은 자성물질(11)과 금속물질(12)을 동시에 스퍼터링하기 때문에, 박막으로 형성된 후, 이를 관찰하면 라미네이트 스퍼터링 방식과 마찬가지로 자성물질(11)이 엉겨붙는 뭉침현상(F2)이 발생한다.
도 6은 코스퍼터링 방식으로 형성된 제1 자성막(1)의 자화특성을 나타낸 그래프이다.
도 6을 참조하면, 코스퍼터링 방식으로 형성된 제1 자성막(1)의 자화특성이 수직자화특성뿐만 아니라, 수평자화특성까지 포함하고 있는 것을 확인할 수 있다.
도 4와 비교해 보면, 코스퍼터링 방식으로 형성된 제1 자성막(1)의 수평자화특성을 나타내는 선은 폭이 넓은 두 개의 선으로 나뉜 것을 확인할 수 있다. 이는 수평자화특성을 포함하고 있다는 것을 의미하는바, 제1 자성막(1)은 수직 및 수평자화특성이 혼재된 박막인 것을 나타낸다. 따라서, 코스퍼터링 방식의 제1 자성막(1)으로는 올바른 상향 또는 하향의 자화특성을 확보할 수 없다.
도 7은 본 발명의 일실시예에 따라 도 1과 같은 자기저항소자의 제1 및 제2 자성막(1, 3)을 제조하기 위한 반도체 제조 장비를 나타낸 구성도이다.
도 7에 도시된 바와 같이, 반도체 제조 장비는 챔버(21)와 제어회로(22)를 포함한다.
챔버(21)는 웨이퍼(211) 상에 박막을 스퍼터링하기 위한 반응 공간으로서, 스퍼터링하기 위한 구성들이 배치된다. 즉, 챔버(21)에는 자성물질(217)을 스퍼터링하기 위한 제1 스퍼터링부(212)와 금속물질(218)을 스퍼터링하기 위한 제2 스퍼터링부(213), 웨이퍼(211)가 배치되는 거치부(214), 스퍼터링가스가 흡입되는 흡입부(215) 및 반응 잔류가스를 배기하는 배기부(216)를 포함한다. 여기서, 챔버(21) 내에는 제1 및 제2 스퍼터링부(212, 213) 뿐만 아니라, 더 많은 스퍼터링부를 포함할 수 있다.
제어회로(22)는 제1 스퍼터링부(212)의 스퍼터링 주기를 제어하기 위한 제1 스퍼터링 제어신호(CONT1)를 생성하는 제1 스퍼터링 제어부(221)와 제2 스퍼터링부(213)의 스퍼터링 주기를 제어하기 위한 제2 스퍼터링 제어신호(CONT2)를 생성하는 제2 스퍼터링 제어부(222)를 포함한다. 만약, 스퍼터링부가 더 구비될 경우, 제어회로(22) 에서 출력되는 제어신호의 개수는 더 늘어나야 한다.
도 8은 제1 스퍼터링 제어신호(CONT1)와 제2 스퍼터링 제어신호(CONT2)의 타이밍도이다.
도 8에 도시된 바와 같이, 제1 스퍼터링 제어신호(CONT1)는 제1 구간(tEN) 동안 활성화(active)하고, 제2 스퍼터링 제어신호(CONT2)는 제1 구간(tEN)동안 복수로 반복하여 활성화한다.
따라서, 챔버(21) 내에서는 금속물질(218)이 제1 구간(tEN) 동안 웨이퍼(211) 상에 스퍼터링되며, 동시에 자성물질(217)이 제1 구간(tEN) 동안 복수로 반복하여 웨이퍼(211) 상에 스퍼터링된다.
보다 구체적으로 도 7의 반도체 제조 장비를 이용한 제1 자성막(1)의 제조 방법을 설명하면 다음과 같다. 먼저, 챔버(21) 내 거치부(214) 상에 웨이퍼(211)를 거치시킨다. 거치부(214)는 시계방향 또는 반시계방향으로 회전할 수 있다.
이어서, 제1 스퍼터링부(212)에 자성물질(217) 타겟을 결합시키고, 제2 스퍼터링부(213)에 금속물질(218) 타겟을 결합시킨다. 이후, 챔버(21) 내 압력을 1E-6~7.6E+2 Torr로 설정한 후, 1W~100kW의 기판 바이어스를 인가한다. 그리고, 챔버(21) 내에 스퍼터링 반응가스를 흡입시킨다. 스퍼터링 반응가스는 Ar일 수 있으며, 1~10000sccm의 유량으로 챔버(21) 내에 플로우(flow)된다. 또는 스퍼터링 반응가스는 O2, N2, He, H2, NH3 및 O3 중 선택된 적어도 어느 하나일 수 있다. 동시에, 제1 스퍼터링부(212)에 제2 스퍼터링 제어신호(CONT2)를 인가하고, 제2 스퍼터링부(213)에 제1 스퍼터링 제어신호(CONT1)를 인가한다. 따라서, 금속물질(218)은 제1 구간(tEN)동안 지속적으로 플라즈마화되어 웨이퍼(211) 상에 스퍼터링되고, 자성물질(217)은 제1 구간(tEN) 내에서 플라즈마화를 반복하여 웨이퍼(211) 상에 스퍼터링된다. 제1 스퍼터링 제어신호(CONT1)과 제2 스퍼터링 제어신호(CONT2)는 DC 파워로서 1W~100kW일 수 있다. 또는 제1 스퍼터링 제어신호(CONT1)과 제2 스퍼터링 제어신호(CONT2)는 RF 파워일 수 있다.
이와 같이, 제1 자성막(1)을 형성함에 있어서, 금속물질(218)을 제1 구간(tEN) 스퍼터링하는 동안, 자성물질(217)을 반복적으로 스퍼터링하면, 도 9와 같이 제1 자성막(1)이 수직자기특성이 우수한 HCP 또는 L10(FCC 또는 FCT) 결정구조의 슈퍼래티스로 형성된다.
도 10은 상술한 본 발명의 일실시예에 따라 제조된 제1 자성막(1)의 자화특성을 나타낸 그래프이다.
도 10을 참조하면, 본 발명의 일실시예에 따라 제조된 제1 자성막(1)의 자화특성이 수직자화특성만 존재함을 확인할 수 있다. 잡음(noise)에 의한 왜곡을 감안하면, 도 4와 비교해 봐도 이상적으로 수직자화특성만을 갖는 자성막의 특성과 유사함을 확인할 수 있다. 이는 제1 자성막(1)이 수직자기특성이 우수한 HCP 또는 L10(FCC 또는 FCT) 결정구조의 슈퍼래티스로 형성되기 때문이다.
도 11은 코스퍼터링 방식과 본 발명의 일실시예에 따른 스퍼터링 방식으로 제조된 자성막간의 결정구조 차이를 나타낸 그래프이다.
도 11을 참조하면, 본 발명의 일실시예에 따른 스퍼터링 방식으로 제조된 자성막(PISP)의 결정구조가 코스퍼터링 방식으로 제저된 자성막(COSP) 보다 HCP 결정화가 우세함을 확인할 수 있다. 따라서, 본 발명의 일실시예에 따른 스퍼터링 방식으로 제조된 자성막(PISP)의 자화특성이 수직방향으로 더 우세하다.
전술한 바와 같은 본 발명의 일실시예에 따른 자기저항소자의 자성막은 금속물질을 스퍼터링하는 동안 자성물질을 반복적으로 스퍼터링하여 형성된다. 이와 같이 진행할 경우, 자성막은 수직자기특성이 우수한 HCP 또는 L10{FCC 또는 FCT} 결정구조의 슈퍼래티스로 형성된다.
따라서, 수직자기특성이 우수한 자성막으로 자기저항소자를 제조할 경우, 자기저항 메모리 소자의 평면적을 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다. 예컨대, 전술한 실시예에서는 도 1의 제1 자성막(1)의 제조 방법에 대해서만 언급하였으나, 도 1의 제2 자성막(3)의 제조 방법도 동일하게 진행할 수 있다.
한편, 도 8과 같이 금속물질을 지속적으로 스퍼터링하는 동안, 자성물질을 반복적으로 스퍼터링하는 방식 이외에, 도 12와 같이 금속물질인 Ta를 지속적으로 스퍼터링하는 동안, 제1 자성물질인 Ni을 반복적으로 스퍼터링하며, Ni를 스퍼터링하는 구간 내에서 제2 자성물질인 Fe를 반복적으로 스퍼터링하여 제1 자성막(1)을 형성할 수도 있다. 이는 앞서 설명한 바와 같이, 도 7과 같은 반도체 제조 장비 내에 몇 개의 스퍼터링부를 구비하고, 몇 개의 스퍼터링 제어부를 구비할 것인가에 따라 달라진다. 또한, 금속물질과 금속물질간의 합금을 제조하는 방식도 위와 같이 제1 금속물질을 지속적으로 스퍼터링하는 동안, 제2 금속물질을 반복적으로 스퍼터링하여 혼합할 수도 있다. 자성물질과 자성물질간에도 동일한 방식으로 합금화할 수 있다.
21: 챔버 22: 제어부
211: 웨이퍼 212: 제1 스퍼터링부
213: 제2 스퍼터링부 214: 거치부
215: 흡입부 216: 배기부
217: 자성물질(자성타겟) 218: 금속물질(금속타겟)
221: 제1 스퍼터링 제어부 222: 제2 스퍼터링 제어부

Claims (20)

  1. 웨이퍼가 배치되는 거치부;
    제1 구간 동안 활성화하는 제1 제어신호를 생성하는 제1 제어부;
    상기 제1 제어신호에 응답하여, 상기 웨이퍼 상에 금속타겟을 지속적으로 스퍼터링하는 제1 스퍼터링부;
    상기 제1 구간 내에서 활성화를 반복하는 제2 제어신호를 생성하는 제2 제어부; 및
    상기 제2 제어신호에 응답하여, 상기 웨이퍼 상에 자성타겟을 반복적으로 스퍼터링하는 제2 스퍼터링부
    를 포함하는 반도체 제조 장비.
  2. 제 1 항에 있어서,
    상기 제1 제어신호 및 상기 제2 제어신호는 1W~100kW의 파워를 갖는 반도체 제조 장비.
  3. 제 1 항에 있어서,
    상기 자성타겟은 Co계, Fe계 및 Ni계 물질 중 선택된 적어도 어느 하나인 반도체 제조 장비.
  4. 제 1 항에 있어서,
    상기 자성타겟은 Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나인 반도체 제조 장비.
  5. 제 1 항에 있어서,
    상기 금속타겟은 Pt, Pd, Ta, Ti, Al, W, Cu, TiN, WN, TaN, Zr, Zn, Hf, Ag 및 Au 중 선택된 적어도 어느 하나인 반도체 제조 장비.
  6. 챔버 내에 배치된 거치부 상에 웨이퍼를 배치시키는 단계; 및
    금속타겟이 부착된 제1 스퍼터링부에 제1 구간동안 활성화하는 제1 제어신호를 인가하고, 동시에 자성타겟이 부착된 제2 스퍼터링부에 상기 제1 구간 내에서 반복적으로 활성화하는 제2 제어신호를 인가하는 단계
    를 포함하는 반도체 제조 장비의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제1 제어신호 및 상기 제2 제어신호는 1W~100kW의 파워를 갖는 반도체 제조 장비의 구동 방법.
  8. 제 6 항에 있어서,
    상기 자성타겟은 Co계, Fe계 및 Ni계 물질 중 선택된 적어도 어느 하나인 반도체 제조의 구동 방법.
  9. 제 6 항에 있어서,
    상기 자성타겟은 Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나인 반도체 제조 장비의 구동 방법.
  10. 제 6 항에 있어서,
    상기 금속타겟은 Pt, Pd, Ta, Ti, Al, W, Cu, TiN, WN, TaN, Zr, Zn, Hf, Ag 및 Au 중 선택된 적어도 어느 하나인 반도체 제조 장비의 구동 방법.
  11. 기판 상에 제1 자성막을 형성하는 단계;
    상기 제1 자성막 상에 터널절연막을 형성하는 단계; 및
    상기 터널절연막 상에 제2 자성막을 형성하는 단계를 포함하되,
    상기 제1 자성막을 금속타겟을 지속적으로 스퍼터링하는 동안, 자성타겟을 반복적으로 스퍼터링하여 형성하는 자기저항소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 금속타겟을 지속적으로 스퍼터링하는 단계는 상기 금속타겟 내 제1 금속타겟을 지속적으로 스퍼터링하는 동안, 제2 금속타겟을 반복적으로 스퍼터링하는 단계를 포함하는 자기저항소자 제조 방법.
  13. 제 11 항에 있어서,
    상기 자성타겟을 반복적으로 스퍼터링하는 단계는 상기 자성타겟 내 제1 자성타겟을 상기 반복적으로 스퍼터링하는 동안, 상기 제1 자성막을 스퍼터링하는 구간 내에서 제2 자성타겟을 반복적으로 스퍼터링하는 단계를 포함하는 자기저항소자 제조 방법.
  14. 제 11 항에 있어서,
    상기 자성타겟은 Co계, Fe계 및 Ni계 물질 중 선택된 적어도 어느 하나인 자기저항소자 제조 방법.
  15. 제 11 항에 있어서,
    상기 자성타겟은 Co, CoB, TaCo, CoFe, CoFeB, TaCoFe, TaCoFeB, Fe, FeB, TaFe, NiFe, NiFeB, TaNiFe 및 TaNiFeB 중 선택된 적어도 어느 하나인 자기저항소자 제조 방법.
  16. 제 11 항에 있어서,
    상기 금속타겟은 Pt, Pd, Ta, Ti, Al, W, Cu, TiN, WN, TaN, Zr, Zn, Hf, Ag 및 Au 중 선택된 적어도 어느 하나인 자기저항소자 제조 방법.
  17. 제 11 항에 있어서,
    상기 금속타겟과 상기 자성타겟의 스퍼터링은 1W~100kW의 파워로 진행하는 자기저항소자 제조 방법.
  18. 제 11 항에 있어서,
    상기 제1 자성막을 형성하는 단계는 1E-6~7.6E+2 Torr의 압력, 1W~100kW의 기판 바이어스, 스퍼터링 반응가스를 포함하는 챔버환경에서 진행하는 자기저항소자 제조 방법.
  19. 제 18 항에 있어서,
    상기 스퍼터링 반응가스는 Ar, O2, N2, He, H2, NH3 및 O3 중 선택된 적어도 어느 하나인 자기저항소자 제조 방법.
  20. 제 11 항에 있어서,
    상기 제2 자성막을 상기 금속 타겟을 지속적으로 스퍼터링하는 동안, 상기 자성 타겟을 반복적으로 스퍼터링하여 형성하는 자기저항소자 제조 방법.
KR1020110069697A 2011-07-14 2011-07-14 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법 KR20130008965A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110069697A KR20130008965A (ko) 2011-07-14 2011-07-14 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법
US13/336,578 US8580582B2 (en) 2011-07-14 2011-12-23 Semiconductor fabricating device and method for driving the same, and method for fabricating magnetic tunnel junction using the same
US14/052,213 US9287496B2 (en) 2011-07-14 2013-10-11 Semiconductor fabricating device and method for driving the same, and method for fabricating magnetic tunnel junction using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069697A KR20130008965A (ko) 2011-07-14 2011-07-14 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130008965A true KR20130008965A (ko) 2013-01-23

Family

ID=47519126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069697A KR20130008965A (ko) 2011-07-14 2011-07-14 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법

Country Status (2)

Country Link
US (2) US8580582B2 (ko)
KR (1) KR20130008965A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614953B2 (en) * 2016-01-12 2020-04-07 University Of Florida Research Foundation, Inc. Mitigation of contamination of electroplated cobalt-platinum films on substrates
US10338704B2 (en) * 2017-01-05 2019-07-02 Microsoft Technology Licensing, Llc Mitigating display noise for touch and pen sensing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147484B1 (ko) * 2007-01-26 2012-05-22 가부시끼가이샤 오오사까 신꾸우기끼 세이사꾸쇼 스퍼터링 방법 및 스퍼터링 장치

Also Published As

Publication number Publication date
US8580582B2 (en) 2013-11-12
US20130017625A1 (en) 2013-01-17
US20140038313A1 (en) 2014-02-06
US9287496B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
EP1633007B1 (en) Magnetoresistance effect device and method of production of the same
US10749105B2 (en) Monocrystalline magneto resistance element, method for producing the same and method for using same
JP5218314B2 (ja) 磁気メモリ素子、磁気メモリ装置
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
US9705075B2 (en) Cobalt (Co) and platinum (Pt)-based multilayer thin film having inverted structure and method for manufacturing same
US20100078310A1 (en) Fabricating method of magnetoresistive element, and storage medium
JP5774568B2 (ja) 半導体装置の製造方法
JP6567272B2 (ja) 磁性多層スタック
JP2008270835A (ja) 磁気抵抗効果素子の製造方法
JP2008306169A (ja) 磁気抵抗素子、磁気抵抗素子の製造方法及び磁性多層膜作成装置
US20110084348A1 (en) Magnetoresistance element, method of manufacturing the same, and storage medium used in the manufacturing method
JP5689932B2 (ja) トンネル磁気抵抗素子の製造方法
JP2012164821A (ja) Ｍｔｊ膜及びその製造方法
KR20130008965A (ko) 반도체 제조 장비 및 구동 방법, 이를 이용한 자기저항소자의 제조 방법
JP2019047119A (ja) 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
JP2006161120A (ja) ホイスラー合金膜の成膜方法及びトンネル磁気抵抗素子
KR102573757B1 (ko) 자기 메모리 소자 및 그 제조 방법, 그리고 기판 처리 설비
JP2004179668A (ja) 磁気抵抗素子
US11050014B2 (en) Memory device
JP2009238768A (ja) トンネル磁気抵抗素子
JP2007221086A (ja) トンネル型磁気検出素子及びその製造方法
JP2009164628A (ja) 磁気抵抗効果素子の製造方法
JP2010062483A (ja) 磁性膜の製造方法及びこれを用いた磁気デバイス
JP2009044173A (ja) 磁性多層膜形成装置
KR20110028134A (ko) 자기 메모리 소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid