KR20120140228A - 고효율 발광 다이오드 및 그 제조 방법 - Google Patents

고효율 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20120140228A
KR20120140228A KR1020120134464A KR20120134464A KR20120140228A KR 20120140228 A KR20120140228 A KR 20120140228A KR 1020120134464 A KR1020120134464 A KR 1020120134464A KR 20120134464 A KR20120134464 A KR 20120134464A KR 20120140228 A KR20120140228 A KR 20120140228A
Authority
KR
South Korea
Prior art keywords
type semiconductor
substrate
layer
light emitting
semiconductor layer
Prior art date
Application number
KR1020120134464A
Other languages
English (en)
Inventor
서원철
윤여진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120134464A priority Critical patent/KR20120140228A/ko
Publication of KR20120140228A publication Critical patent/KR20120140228A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 고효율 발광 다이오드 및 그 제조 방법에 관한 것으로, n형 반도체층 계면의 반사율을 향상시켜 외부로 방출되지 못하는 광의 양을 최소화할 수 있는 고효율 발광 다이오드 및 그 제조 방법을 제공한다. 이를 위한 본 발명은 기판, n형 반도체층, 활성층, p형 반도체층, 투명 전극층을 포함하는 발광 다이오드에 있어서, 상기 기판은 상면이 평평한 형상을 갖는 요철 패턴이 형성되고, 상기 n형 반도체층이 상기 요철 패턴의 상면에 형성되며, 상기 요철 패턴의 상면으로부터 경사면을 갖는 홈부가 형성되는 것을 특징으로 한다. 상기와 같은 구성에 의해 본 발명은 발광효율을 향상시킬 수 있는 효과가 있다.

Description

고효율 발광 다이오드 및 그 제조 방법{Light Emitting Diode with high efficiency and method of manufacturing thereof}
본 발명은 고효율 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 기판 상에 형성되는 n형 반도체층의 하부에 경사면을 형성한 고효율 발광 다이오드 및 그 제조 방법에 관한 것이다.
최근 질화물 반도체 발광 소자가 차세대의 주요 광원으로 주목받고 있다. 특히, GaN, InGaN, AlGaN 또는 AlInGaN 등의 질화물계 화합물 반도체를 이용한 청색 LED는 총천연색(full colors) 구현이 가능하다는 장점이 있다.
이러한 질화물계 화합물 반도체는 통상 절연체인 사파이어 기판 위에 성장되기 때문에, 기존의 전도성 기판을 사용한 발광 다이오드와 달리 n-전극과 p-전극이 같은 쪽에(결정 성장된 질화물 반도체 상에) 배치되며 이에 따라 발광 면적이 작아지는 단점이 있다.
한편, 성장기판으로 사용되는 사파이어 기판은 그 위에 형성되는 발광층으로부터 방출되는 광에 대하여 투명하며 단단한 성질을 갖고 있다. 이러한 사파이어 기판은 100㎛ 이하로 얇게 가공되며 레이저나 다이아몬드팁을 이용하여 칩을 분리한다. 사파이어 기판의 재질이 단단하기 때문에 사파이어 기판을 분리하기 위하여 사파이어 기판을 얇게 가공하고 얇게 가공된 사파이어 기판을 통과한 빛이 바닥면에 코팅된 반사물질을 통하여 반사한다.
그러나 종래의 발광 다이오드는 발광층으로부터 방출되어 사파이어 기판의 내부로 진입되는 광의 반사효율이 낮아 광의 일부가 외부로 방출되지 못하게 되며 이는 발광 다이오드의 발광효율을 악화시킬 뿐만 아니라 이에 의해 열이 발생하는 문제점이 있다.
이와 같은 발광 다이오드의 발광효율을 개선하기 위한 사파이어 기판에 패턴을 형성하는 방법이 제안되었다.
도 5는 종래의 발광 다이오드의 단면도이다.
발광 다이오드(50)는 진입되는 광을 반사시키도록 그 상측에 요철 패턴이 형성되는 기판(510)과, 격자 정합을 위해 기판(510) 상에 형성되는 버퍼층(520)과, 버퍼층(520) 상에 형성되는 n형 반도체층(530)과, n형 반도체층(530) 상에 형성되는 활성층(540)과, 활성층(540) 상에 형성되는 p형 반도체층(550)과, p형 반도체층(550) 상에 형성되는 투명 전극층(560)과, 투명 전극층(560) 상에 형성되는 전극패드(570) 및 n형 반도체층(530) 상에 형성되는 전극패드(580)를 포함한다.
그러나, 이와 같은 종래의 발광 다이오드는 사파이어 기판(510)에 대한 광추출을 향상시키기 위하여 수 ㎛의 표면요철(522)구조를 기판의 상면에 형성하지만 이러한 구조에 의한 광추출 효과는 한계가 있는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 n형 반도체층 계면의 반사율을 향상시켜 외부로 방출되지 못하는 광의 양을 최소화할 수 있는 고효율 발광 다이오드 및 그 제조 방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명은 기판, n형 반도체층, 활성층, p형 반도체층, 투명 전극층을 포함하는 발광 다이오드에 있어서, 상기 기판에는 상면이 평평한 형상을 갖는 요철 패턴이 형성되고, 상기 n형 반도체층이 상기 요철 패턴의 상면에 형성되며, 상기 요철 패턴의 상면으로부터 경사면을 갖는 홈부가 형성되는 것을 특징으로 한다.
본 발명은 상기 기판상의 상기 요철 패턴 사이에 형성되는 반사층을 추가로 포함할 수 있다.
바람직하게는 상기 기판은 사파이어 기판일 수 있다.
본 발명은 상기 기판상의 상기 요철 패턴 사이에 형성되는 절연층을 추가로 포함할 수 있다.
바람직하게는 상기 절연층은 SiO2, TiO2, 및 SiN 중 어느 하나로 이루어질 수 있다.
본 발명은 상기 홈부 및 상기 요철 패턴 사이의 공간부에 충진되는 보호재를 추가로 포함할 수 있다.
바람직하게는 상기 보호재는 에폭시 실리콘일 수 있다.
바람직하게는 상기 경사면과 상기 요철 패턴의 상면이 둔각을 이룰 수 있다.
바람직하게는 상기 둔각은 110~140°일 수 있다.
본 발명의 다른 양태에 따른 고효율 발광 다이오드 제조 방법은 기판, n형 반도체층, 활성층, p형 반도체층, 투명 전극층을 포함하는 발광 다이오드 제조 방법에 있어서, 상면이 평평한 형상을 갖는 요철 패턴을 상기 기판에 형성하는 요철 형성 단계; 상기 요철 패턴의 상면에 상기 n형 반도체층을 형성하는 n층 형성 단계; 상기 요철 패턴의 상면으로부터 경사면을 갖는 홈부를 형성하도록 상기 n형 반도체층을 에칭하는 에칭 단계;를 포함하는 것을 특징으로 한다.
본 발명은 상기 n층 형성 단계 이전에 상기 기판상의 상기 요철 패턴 사이에 반사층을 형성하는 반사층 형성 단계를 추가로 포함할 수 있다.
바람직하게는 상기 기판은 사파이어 기판일 수 있다.
본 발명은 상기 n층 형성 단계 이전에 상기 기판상의 상기 요철 패턴 사이에 절연층을 형성하는 절연층 형성 단계를 추가로 포함할 수 있다.
바람직하게는 상기 절연층은 SiO2, TiO2, 및 SiN 중 어느 하나로 이루어질 수 있다.
본 발명은 상기 홈부 및 상기 요철 패턴 사이의 공간부에 보호재를 충진하는 충진 단계를 추가로 포함할 수 있다.
바람직하게는 상기 보호재는 에폭시 실리콘일 수 있다.
바람직하게는 상기 에칭 단계는 상기 경사면과 상기 요철 패턴의 상면이 둔각을 이루도록 에칭할 수 있다.
바람직하게는 상기 에칭 단계는 상기 둔각이 110~140°로 되도록 에칭할 수 있다.
바람직하게는 상기 n층 형성 단계는 상기 요철 패턴 및 상기 기판의 상면에 n형 반도체층을 성장시키는 성장 단계, 상기 요철 패턴의 상면에만 상기 n형 반도체층을 형성하도록 상기 n형 반도체층을 식각하는 식각 단계, 및 상기 요철 패턴의 상면에 형성되는 n형 반도체층을 재성장시키는 재성장 단계를 포함할 수 있다.
바람직하게는 상기 에칭 단계는 인산(H3PO4) 용액으로 30분 내지 1시간 동안 수행할 수 있다.
본 발명은 상기 에칭 단계 이전에 상기 절연층을 에칭하여 제거하는 제거 단계를 추가로 포함할 수 있다.
본 발명에 따른 고효율 발광 다이오드 및 그 제조 방법은 기판 상에 형성되는 n형 반도체층의 하부에 경사면을 형성하여 n형 반도체층 계면 반사율을 향상시켜 외부로 방출되지 못하는 광의 양을 최소화함으로써 발광효율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 기판 상에 반사층을 형성하여 기판 내부로 투과되는 광의 양을 최소화함으로써 발광효율을 더욱 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 고효율 발광 다이오드의 단면도이고,
도 2는 본 발명의 제 1 실시예에 따른 고효율 발광 다이오드의 제조 공정을 나타낸 주요 부분의 단면도이며,
도 3은 본 발명의 제 2 실시예에 따른 고효율 발광 다이오드의 단면도이고,
도 4는 본 발명의 제 2 실시예에 따른 고효율 발광 다이오드의 제조 공정을 나타낸 주요 부분의 단면도이며,
도 5는 종래의 발광 다이오드의 단면도이다.
이하, 본 발명을 바람직한 실시예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.
먼저, 도 1을 참조하여 본 발명의 한 실시예에 따른 고효율 발광 다이오드를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 고효율 발광 다이오드의 단면도이다.
발광 다이오드(10)는 요철 패턴(120)이 형성되는 기판(110), 기판(110) 상의 요철 패턴(120) 사이에 형성되는 반사층(130), 요철 패턴(120) 상에 형성되는 n형 반도체층(140), n형 반도체층(140) 상에 형성되는 활성층(150), 활성층(150) 상에 형성되는 p형 반도체층(160), p형 반도체층(160) 상에 형성되는 투명 전극층(170), 투명 전극층(170) 상에 형성되는 p형 전극 패드(180), n형 반도체층(140) 상의 일측에 형성되는 n형 전극 패드(190), 및 n형 반도체층(140)과 기판(110) 사이에 충진되는 보호재(200)를 포함한다.
기판(110)은 그 위에 성장되는 질화물 반도체 물질과의 격자정합을 고려하여 사파이어 기판일 수 있다. 이러한 사파이어 기판은 비교적 질화물 반도체 물질의 성장이 용이하며, 고온에서 안정하여 주로 사용된다. 하지만, 본 실시예에서 기판(110)은 사파이어 기판으로 제한되는 것은 아니며, SiC, Si, GaN, AlN 등으로 이루어진 기판일 수도 있다. 이러한 기판(110)은 패턴이 형성된 PSS(Patterned Sapphire Substrate)일 수 있으며, 기판(110)에 형성되는 요철 패턴(120)은 상면이 평평한 형상으로 형성된다.
요철 패턴(120)은 일반적으로 반사효율을 향상시키기 위해 기판(110)에 형성되지만, 본 발명에서는 후술하는 바와 같이, n형 반도체층(140)의 하부에 경사면(142)을 형성하기 위한 기재로서 주요한 기능을 가지므로 상면이 평평하며 스트라이프 형상으로 형성된다. 도 1에는 요철 패턴(120)이 반사효율을 향상시키는 기능을 부가하여 경사면을 갖는 사다리꼴 형태로 형성되었으나 이에 제한되지 않고 평평한 상면을 갖는 다양한 형상으로 형성될 수 있다.
반사층(130)은 활성층(150)에서 방출된 광이 기판(110)으로 투과됨을 방지하기 위하여 형성되는데, 기판(110) 상에서 요철 패턴(120) 사이에 형성되며, 예를 들면, 서로 다른 굴절률을 갖는 유전체가 다층으로 형성된 DBR(Distributed Bragg Reflector)일 수 있다.
이와 같이 기판(110)상의 요철 패턴(120) 사이에 반사층(130)이 형성되어 기판(110)으로 투과되는 광의 양을 최소화하여 발광 다이오드(10)의 발광효율을 향상시킬 수 있다.
여기서, 반사층(130)은 n형 반도체층(140)이 요철 패턴(120)의 상면에만 형성되도록 하는 기능을 갖는데, 이 경우, 반사층(130) 대신에 요철 패턴(120) 사이에 절연층이 형성될 수 있으며, 이러한 절연층은 예를 들면, SiO2, TiO2, 및 SiN 중 어느 하나로 이루어질 수 있다.
n형 반도체층(140)은 n형의 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 즉, n형 반도체층(140)은 n형 도펀트로 도핑된 질화물 반도체로 이루어질 수 있으며, 예를 들면 질화물 반도체는 GaN, AlGaN, InGaN가 있고, n형 반도체층(140)의 도핑에 사용되는 도펀트는 Si, Ge, Se, Te 또는 C 등이 있으며, 바람직하게는 Si 이다. 이와 같은 n형 반도체층(140)은 요철 패턴(120)의 상면에서 형성되는데, 횡방향 에피 성장(LEO: Lateral Epitaxial Overgrowth)에 의해 기판(110) 상부 전체에 걸쳐 형성된다.
또한, n형 반도체층(140)은, 후술하는 바와 같이, 에칭에 의해 요철 패턴(120)의 상면으로부터 경사면(142)이 형성된다. 즉, n형 반도체층(140)은 하부의 계면에서 요철 패턴(120)에 대응하여 경사면(142)이 형성되며, 이 경사면(142)에 의해 도 2e에 도시된 바와 같은 홈부(144)가 형성된다. 이러한 경사면(142)은 기판(110)으로 진입되는 광을 반사시키는 기능을 가지며, 광반사를 최적화하는 기울기를 갖는다. 예를 들면, 경사면(142)과 요철 패턴(120)의 상면이 이루는 각은 경사면(142)을 이루도록 둔각으로 형성되며, 바람직하게는 110~140°로 형성될 수 있다. 기판(110)으로 진입되는 광의 반사율을 결정하는 경사면(142)의 기울기 및 길이는 에칭 조건에 따라 조절될 수 있다.
이와 같이 n형 반도체층(140)의 하부에 경사면(142)이 형성되어 기판(110)으로 진입되는 광이 경사면(142)에 의해 반사됨으로써, 기판(110)으로의 광투과를 최소화하여 발광 다이오드(10)의 발광효율을 향상시킬 수 있다.
활성층(150)은 전자 및 정공이 재결합되어 광이 방출되는 영역으로서, 활성층(150)을 이루는 물질의 종류에 따라 추출되는 광의 파장이 결정된다. 이러한 활성층(150)은 2이상의 양자우물과 양자장벽이 적층된 다중양자우물(MQW) 구조를 갖거나 단일 양자우물 구조를 가질 수 있는데, 장벽층과 우물층은 일반식 AlxInyGa1 -x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다. 예를 들면, InGaN층을 우물층으로 하고, GaN층을 장벽층(barrier layer)으로 성장시켜 다중 양자 우물 구조(MQW)로 형성된다. 특히, 청색 발광 다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광 다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용될 수 있다.
p형 반도체층(160)은 p형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, p형 클래드층을 포함할 수 있다. 즉, p형 반도체층(160)은 p형 도펀트로 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, InGaN가 있다. p형 반도체층(160)의 도핑에 사용되는 도펀트는 Mg, Zn 또는 Be 등이 있으며, 바람직하게는 Mg이다.
투명 전극층(170)은 그 위에 형성되는 p형 전극 패드(180)와 함께 전극으로서 기능하며 활성층(150)으로부터 발생된 광을 외부로 방출하는 기능을 가지므로, 우수한 전기적 특성과 광 방출을 저해하지 않는 특성이 요구되며, Ni/Au, ZnO, 층 또는 ITO(인듐 주석 산화물)층일 수 있다.
p형 전극 패드(180)는 p형 전극으로서 p형 반도체층(160) 상에 형성된 투명 전극층(170) 상의 일측에 형성되고, n형 전극 패드(190)는 n형 전극으로서 n형 반도체층(140) 상에서 메사 에칭된 일측에 형성된다.
보호재(200)는 n형 반도체층(140)의 경사면(142)을 따라 형성된 홈부(144) 및 요철 패턴(120) 사이의 공간부(122)에 충진되며, 예를 들면, 에폭시 실리콘일 수 있다. 이와 같이 n형 반도체층(140)의 홈부(144) 및 요철 패턴(120) 사이의 공간부(122)에 보호재(200)가 충진되어 n형 반도체층(140)과 기판(110)의 계면의 결합강도를 향상시킬 수 있다.
이와 같은 구성에 의해 발광 다이오드(10)는 n형 반도체층 계면 반사율이 향상되어 외부로 방출되지 못하는 광의 양이 최소화되며, 기판 내부로 투과되는 광의 양이 최소화됨으로써, 발광효율을 향상시킬 수 있다.
이하, 도 2를 참조하여 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조 방법을 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 고효율 발광 다이오드의 제조 공정을 나타낸 주요 부분의 단면도이며,
발광 다이오드(10)의 제조방법은 기판(110) 상에 요철 패턴(120)을 형성하는 요철 형성 단계, 요철 패턴(120)의 상면에 n형 반도체층(140)을 형성하는 n층 형성 단계, n형 반도체층(140)과 요철 패턴(120)의 계면에 경사면(142)을 형성하도록 n형 반도체층(140)을 에칭하는 에칭 단계를 포함한다.
보다 구체적으로 설명하면, 도 2a에 도시된 바와 같이, 상면이 평평한 형상을 갖는 요철 패턴(120)을 기판(110)의 상면에 형성한다. 여기서, 기판(110)은 예를 들면, 사파이어 기판일 수 있다. 하지만, 본 실시예에서 기판(110)은 사파이어 기판인 것으로 설명하였으나 이에 제한되는 것은 아니며, SiC, Si, GaN, AlN 등으로 이루어진 기판일 수 있다.
일반적으로 기판(110)에 형성되는 요철 패턴(120)은 반사효율을 향상시키는 기능을 갖지만, 본 발명에서는 n형 반도체층(140)의 하부에 경사면(142)을 형성하기 위한 기재로서 주요한 기능을 가지므로 상면이 평평하며 스트라이프 형상을 갖는 요철 패턴(120)을 형성한다.
도 2에는 반사효율을 향상시키는 기능을 부가하여 요철 패턴(120)을 경사면이 형성을 되도록 사다리꼴 형태로 형성하였으나, 이에 제한되지 않고 평평한 상면을 갖는 다양한 형상으로 형성할 수 있다.
본 실시예에서는 요철 패턴(120)을 예로 하였지만 이에 제한되지 않고 기판(110)을 식각하여 패턴을 형성할 수도 있고, 기판(110)의 상측에 금속층을 이용하여 패턴을 형성할 수도 있다.
도 2b에 도시된 바와 같이, 기판(110) 상에 요철 패턴(120) 사이에 반사층(130)을 형성한다. 즉, 활성층(150)에서 방출된 광이 기판(110)으로 투과되지 않도록 요철 패턴(120) 사이에 반사층(130)을 형성하는데, 예를 들면, 서로 다른 굴절률을 갖는 유전체가 다층으로 형성된 DBR일 수 있다.
여기서, 반사층(130)은 n형 반도체층(140)이 요철 패턴(120)의 상면에만 형성되도록 하는 기능을 갖지며, 이 경우, 반사층(130) 대신에 요철 패턴(120) 사이에 절연층을 형성할 수 있으며, 이러한 절연층은 예를 들면, SiO2, TiO2, 및 SiN 중 어느 하나로 이루어질 수 있다.
도 2c에 도시된 바와 같이, 요철 패턴(120)의 상면에 n형 반도체층(140)을 형성한다. 보다 구체적으로는, 먼저, 요철 패턴(120)의 상면에 n형 반도체층(140)을 형성하는데, 예를 들면, MOCVD 방식으로 기판(110) 상에 n형 반도체층(140)을 성장시킨다. 여기서, n형 반도체층(140)이 GaN으로 이루어지고 GaN이 DBR과 같은 반사층(130) 또는 절연층 상에서 성장하지 못하는 특성을 가지므로 n형 반도체층(140)은 요철 패턴(120)의 상면에서만 수직 방향으로 일정부분 성장한 후, 도 2c에서 화살표로 표시된 바와 같이, 횡방향 에칭 성장(LEO) 방식에 의해 횡방향으로 성장하여 각 요철 패턴(120) 상에 형성된 n형 반도체층(140) 사이의 결합이 이루어진다.
도 2d에 도시된 바와 같이, n형 반도체층(140)은 기판(110) 상에서 요철 패턴(120)의 상면에서부터 기판(110) 상부 전체에 걸쳐 형성된다. 이후 에피 성장에 의해 발광셀을 이루는 활성층(150) 및 p형 반도체층(160)을 형성한다.
이때, 요철 패턴(120) 사이에 절연층(130)이 형성된 경우에는 절연층(130)이 n형 반도체층(140)이 요철 패턴(120)의 상면에만 형성하도록 하는 목적만을 가지므로 선택적으로 에칭에 의해 절연층(130)을 제거할 수 있다. 예를 들면, BCl3 및/또는 BCl3/Cl2로 이루어진 에칭 가스를 이용한 유도 결합 플라즈마 반응성 이온 에칭(ICP-RIE; Inductively Coupled Plasma-Reactive Ion Etching) 또는 BOE(buffered oxide etching) 용액 또는 HF를 포함하는 에칭 용액을 이용한 BOE 습식 에칭에 의해 절연층(130)을 제거할 수 있다.
도 2e에 도시된 바와 같이, n형 반도체층(140)이 요철 패턴(120)의 상면으로부터 경사면(142)을 갖도록 n형 반도체층(140)을 에칭하는데, 예를 들면, 인산(H3PO4) 용액으로 30분 내지 1시간 동안 n형 반도체층(140)을 에칭한다. 여기서, 기판(110)과 n형 반도체층(140) 사이에, 보다 상세하게는, 기판(110) 상에 반사층(130)이 형성된 부분의 상측에 공간부(122)가 형성되므로, 이를 통하여 인산(H3PO4) 용액에 의해 n형 반도체층(140)의 하면이 에칭되며, 도 2e에 화살표로 도시된 바와 같은 방향으로 에칭이 진행된다.
도 2f에 도시된 바와 같이, n형 반도체층(140)의 계면으로부터 경사면(142)을 형성하여 이 경사면(142)에 의해 홈부(144)를 형성한다. 여기서, n형 반도체층(140)을 이루는 GaN의 격자는 Ga-페이스(face)와 N-페이스가 서로 다른 속도로 에칭되는 특성이 있으므로, 기판(110)의 상면으로부터 n형 반도체층(140)의 중심측으로 갈수록 에칭 속도가 느려져 기울기를 갖는 경사면(142)이 형성된다. 이러한 경사면(142)에 의해 기판(110) 측은 넓고 n형 반도체층(140)의 중심측은 좁은 홈부(144)가 형성된다. 결과적으로 경사면(142)과 요철 패턴(120)의 상면이 이루는 각은 둔각을 이루며 바람직하게는 110~140°가 되도록 경사면(142)을 형성한다. 기판(110)으로 진입되는 광의 반사율을 결정하는 경사면(142)의 기울기 및 길이는 에칭 조건에 따라 결정할 수 있다.
도 2g에 도시된 바와 같이, n형 반도체층(140)의 홈부 및 요철 패턴(120) 사이의 공간부(122)에 보호재(200)를 충진하는데, 예를 들면, 에폭시 실리콘을 충진한다. 즉, n형 반도체층(140)과 기판(110)의 계면의 결합강도를 향상시키도록 n형 반도체층(140)의 경사면(142)을 따라 형성된 홈부(144) 및 요철 패턴(120) 사이에 형성된 공간부(122)에 보호재(200)를 충진한다.
이후 후속 공정에 의해 메사에칭한 후 p형 반도체층(160) 상에 투명 전극층(170)을 형성하고 그 상면에 p형 전극 패드(180)를 형성하며, 메사 에칭된 n형 반도체층(140)의 일측에 n형 전극 패드(190)를 형성함으로써, 발광 다이오드(10)를 완성한다.
이와 같은 방법에 의해 n형 반도체층 계면 반사율이 향상되어 외부로 방출되지 못하는 광의 양이 최소화되며, 기판 내부로 투과되는 광의 양이 최소화됨으로써, 발광효율이 향상된 발광 다이오드(10)를 제조할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 고효율 발광 다이오드의 단면도이다.
본 실시예는 요철 패턴(120) 사이에 형성된 반사층(130)을 제외한 구성이 실시예 1과 동일하므로 여기서는 그 구체적인 설명은 생략한다.
발광 다이오드(30)는 기판(110)상의 요철 패턴 사이에 반사층(130) 또는 절연층(330)이 형성되지 않고, 요철 패턴(120)의 상면에 n형 반도체층(140)이 형성된다.
즉, n형 반도체층(140)은 요철 패턴(120)의 상면에 형성되는데, 도 4를 참조하여 후술하는 바와 같이, 기판(110)상에 에피 성장을 위한 기초층(140a)이 성장된 후 횡방향 에피 성장(LEO)에 의해 재성장된다. 이러한 기초층(140a)은 예를 들면, n-GaN 또는 u-GaN으로 이루어질 수 있다. 또한 n형 반도체층(140)은 에칭에 의해 요철 패턴(120)의 상면으로부터 경사면(142)이 형성된다.
이와 같은 구성에 의해 발광 다이오드(30)는 n형 반도체층 계면 반사율이 향상되어 외부로 방출되지 못하는 광의 양이 최소화되며, 기판 내부로 투과되는 광의 양이 최소화됨으로써, 발광효율을 향상시킬 수 있다.
이하, 도 4를 참조하여 본 발명의 제 2 실시예에 따른 고효율 발광 다이오드의 제조 방법을 설명한다.
도 4는 본 발명의 제 2 실시예에 따른 고효율 발광 다이오드의 제조 공정을 나타낸 주요 부분의 단면도이다.
고효율 발광 다이오드(30)의 제조 방법은 기판(110) 상에 패턴을 갖는 절연층(330)을 형성하는 패턴 형성 단계, 요철 패턴(120)의 상면에 n형 반도체층(140)을 형성하는 n층 형성 단계, n형 반도체층(140)과 절연층(330)의 계면에 경사면(142)을 형성하도록 n형 반도체층(140)을 에칭하는 에칭 단계를 포함한다.
본 실시예는 기판(110)상에 기초층(140a)을 형성하는 단계를 제외한 구성이 실시예 1과 동일하므로 여기서는 그 구체적인 설명은 생략한다.
보다 구체적으로 설명하면, 도 4a에 도시된 바와 같이, 상면이 평평한 형상을 갖는 요철 패턴(120)을 기판(110)의 상면에 형성한 후 MOCVD 방식으로 기판(110) 상에 n-GaN 또는 u-GaN과 같은 반도체층을 성장시키면, 요철 패턴(120)의 상면뿐만 아니라 요철 패턴(120) 사이에도 반도체층이 형성된다.
도 4b에 도시된 바와 같이, 포토리소그라피 기술을 이용하여 반도체층(140a)을 패터닝 식각하여 요철 패턴(120)의 상면에만 n형 반도체층(140)을 성장하기 위한 기초층(140a)을 형성하고, 요철 패턴(120) 사이의 공간부(120)는 반도체층을 제거한다.
도 4c에 도시된 바와 같이, 요철 패턴(120)의 상면에서 n형 반도체층(140)을 재성장시키는데, n형 반도체층(140)은 요철 패턴(120) 상에서 수직 성장하는 동시에, 도 4c에 화살표로 표시된 바와 같이, 횡방향 에피 성장(LEO) 방식에 의해 횡방향으로 성장하여 요철 패턴(120) 상에 형성된 n형 반도체층(140) 사이의 결합이 이루어진다.
도 4d에 도시된 바와 같이, n형 반도체층(140)은 기판(110) 상에서 요철 패턴(120)의 상면에서부터 기판 전체에 걸쳐 형성한다. 이후 에피 성장에 의해 발광셀을 이루는 활성층(150) 및 p형 반도체층(160)을 형성한다.
도 4e 내지 도 4g에 도시된 바와 같이, n형 반도체층(140)을 에칭하여 n형 반도체층(140)과 요철 패턴(120) 사이의 계면으로부터 경사면(142)을 형성하고 이어서, n형 반도체층(140)의 홈부(144) 및 요철 패턴(120) 패턴 사이의 공간부(122)에 보호재(200)를 충진한다.
이후 후속 공정에 의해 메사에칭한 후 투명 전극층(170) 상에 p형 전극 패드(180)를 형성하고 메사 에칭된 n형 반도체층(140)의 일측에 n형 전극 패드(190)를 형성함으로써, 발광 다이오드(30)를 완성한다.
이와 같은 방법에 의해 n형 반도체층 계면 반사율이 향상되어 외부로 방출되지 못하는 광의 양이 최소화되며, 기판 내부로 투과되는 광의 양이 최소화됨으로써, 발광효율이 향상된 발광 다이오드(30)를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.
10 : 발광 다이오드 110 : 기판
120 : 요철 패턴 130 : 반사층
140 : n형 반도체층 142 : 경사면
144 : 홈부 150 : 활성층
160 : p형 반도체층 170 : 투명 전극층
180 : n형 전극 패드 190 : p형 전극 패드
200 : 보호재 330 : 절연층

Claims (21)

  1. 기판, n형 반도체층, 활성층, p형 반도체층, 투명 전극층을 포함하는 발광 다이오드에 있어서,
    상기 기판에는 상면이 평평한 형상을 갖는 요철 패턴이 형성되고, 상기 n형 반도체층이 상기 요철 패턴의 상면에 형성되며, 상기 요철 패턴의 상면으로부터 경사면을 갖는 홈부가 형성되는 것을 특징으로 하는 고효율 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 기판상의 상기 요철 패턴 사이에 형성되는 반사층을 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  3. 제 1 항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징을 하는 고효율 발광 다이오드.
  4. 제 1 항에 있어서,
    상기 기판상의 상기 요철 패턴 사이에 형성되는 절연층을 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  5. 제 4 항에 있어서,
    상기 절연층은 SiO2, TiO2, 및 SiN 중 어느 하나로 이루어진 것을 특징으로 하는 고효율 발광 다이오드.
  6. 제 1 항에 있어서,
    상기 홈부 및 상기 요철 패턴 사이의 공간부에 충진되는 보호재를 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  7. 제 6 항에 있어서,
    상기 보호재는 에폭시 실리콘인 것을 특징으로 하는 고효율 발광 다이오드.
  8. 제 1 항에 있어서,
    상기 경사면과 상기 요철 패턴의 상면이 둔각을 이루는 것을 특징으로 하는 고효율 발광 다이오드.
  9. 제 8 항에 있어서,
    상기 둔각은 110~140°인 것을 특징으로 하는 고효율 발광 다이오드.
  10. 기판, n형 반도체층, 활성층, p형 반도체층, 투명 전극층을 포함하는 발광 다이오드 제조 방법에 있어서,
    상면이 평평한 형상을 갖는 요철 패턴을 상기 기판에 형성하는 요철 형성 단계;
    상기 요철 패턴의 상면에 상기 n형 반도체층을 형성하는 n층 형성 단계;
    상기 요철 패턴의 상면으로부터 경사면을 갖는 홈부를 형성하도록 상기 n형 반도체층을 에칭하는 에칭 단계;를 포함하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  11. 제 10 항에 있어서,
    상기 n층 형성 단계 이전에 상기 기판상의 상기 요철 패턴 사이에 반사층을 형성하는 반사층 형성 단계를 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  12. 제 10 항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징을 하는 고효율 발광 다이오드 제조 방법.
  13. 제 10 항에 있어서,
    상기 n층 형성 단계 이전에 상기 기판상의 상기 요철 패턴 사이에 절연층을 형성하는 절연층 형성 단계를 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  14. 제 13 항에 있어서,
    상기 절연층은 SiO2, TiO2, 및 SiN 중 어느 하나로 이루어진 것을 특징으로 하는 고효율 발광 다이오드.
  15. 제 10 항에 있어서,
    상기 홈부 및 상기 요철 패턴 사이의 공간부에 보호재를 충진하는 충진 단계를 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  16. 제 15 항에 있어서,
    상기 보호재는 에폭시 실리콘인 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  17. 제 10 항에 있어서,
    상기 에칭 단계는 상기 경사면과 상기 요철 패턴의 상면이 둔각을 이루도록 에칭하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  18. 제 17 항에 있어서,
    상기 에칭 단계는 상기 둔각이 110~140°로 되도록 에칭하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  19. 제 10 항에 있어서,
    상기 n층 형성 단계는 상기 요철 패턴 및 상기 기판의 상면에 n형 반도체층을 성장시키는 성장 단계, 상기 요철 패턴의 상면에만 상기 n형 반도체층을 형성하도록 상기 n형 반도체층을 식각하는 식각 단계, 및 상기 요철 패턴의 상면에 형성되는 n형 반도체층을 재성장시키는 재성장 단계를 포함하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  20. 제 10 항에 있어서,
    상기 에칭 단계는 인산(H3PO4) 용액으로 30분 내지 1시간 동안 수행하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
  21. 제 13 항에 있어서,
    상기 에칭 단계 이전에 상기 절연층을 에칭하여 제거하는 제거 단계를 추가로 포함하는 것을 특징으로 하는 고효율 발광 다이오드 제조 방법.
KR1020120134464A 2012-11-26 2012-11-26 고효율 발광 다이오드 및 그 제조 방법 KR20120140228A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120134464A KR20120140228A (ko) 2012-11-26 2012-11-26 고효율 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120134464A KR20120140228A (ko) 2012-11-26 2012-11-26 고효율 발광 다이오드 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108946A Division KR101259473B1 (ko) 2010-11-04 2010-11-04 고효율 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120140228A true KR20120140228A (ko) 2012-12-28

Family

ID=47906333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120134464A KR20120140228A (ko) 2012-11-26 2012-11-26 고효율 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120140228A (ko)

Similar Documents

Publication Publication Date Title
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US8093611B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
US8410506B2 (en) High efficiency light emitting diode
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
KR100714638B1 (ko) 단면 발광형 ｌｅｄ 및 그 제조방법
TWI354381B (en) Opto-electronic semiconductor component
US8232567B2 (en) Light emitting device with pillar structure having hollow structure
KR20070081184A (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
KR101259482B1 (ko) 고효율 발광다이오드
KR101262226B1 (ko) 반도체 발광 소자의 제조방법
US20180019378A1 (en) Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure
TWI697076B (zh) 發光元件及其製造方法
KR20120005662A (ko) 발광 소자
KR100650996B1 (ko) 미세 돌기를 형성한 표면부를 포함하는 질화물 반도체 발광 다이오드 및 그의 제조방법
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101259473B1 (ko) 고효율 발광 다이오드 및 그 제조 방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR20120140228A (ko) 고효율 발광 다이오드 및 그 제조 방법
KR20090073950A (ko) 3족 질화물 반도체 발광소자
KR20080081620A (ko) 수직형 발광 다이오드의 제조방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR20090103855A (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101154510B1 (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination