KR20120130852A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20120130852A
KR20120130852A KR1020110048874A KR20110048874A KR20120130852A KR 20120130852 A KR20120130852 A KR 20120130852A KR 1020110048874 A KR1020110048874 A KR 1020110048874A KR 20110048874 A KR20110048874 A KR 20110048874A KR 20120130852 A KR20120130852 A KR 20120130852A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
electrode
disposed
Prior art date
Application number
KR1020110048874A
Other languages
English (en)
Other versions
KR101838017B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110048874A priority Critical patent/KR101838017B1/ko
Publication of KR20120130852A publication Critical patent/KR20120130852A/ko
Application granted granted Critical
Publication of KR101838017B1 publication Critical patent/KR101838017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 제2 전극층, 상기 제2 전극층 상에 배치되는 발광 구조물, 상기 발광 구조물 상에 배치되는 제1 전극, 및 상기 제2 전극층 아래에 배치되고, 상기 제2 전극층의 열 전도도보다 작은 열 전도도를 갖는 열 전도 완화층을 포함한다.

Description

발광 소자 및 발광 소자 패키지{A light emitting device and a light emitting device package}
실시 예는 발광 소자와 그 제조 방법 및 발광 소자 패키지에 관한 것이다.
발광 소자가 조명용으로 응용되기 위해서는 LED를 이용하여 백색광을 얻을 수 있어야 한다. 백색 반도체 발광 장치를 구현하는 방법에는 크게 3가지가 알려져 있다.
첫 번째 방법은 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색을 구현하는 방법이다. 두 번째 방법은 자외선 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 구현하는 방법으로서, R,G,B 형광체를 발광 물질로서 이용한다. 세 번째 방법은 청색 LED를 광원으로 이용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이며, 일반적으로 YAG:Ce 형광체를 발광 물질로서 이용한다.
실시 예는 발광 효율을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는 제2 전극층, 상기 제2 전극층 상에 배치되는 발광 구조물, 상기 발광 구조물 상에 배치되는 제1 전극, 및 상기 제2 전극층 아래에 배치되고, 상기 제2 전극층의 열 전도도보다 작은 열 전도도를 갖는 열 전도 완화층을 포함한다.
상기 열 전도 완화층은 SiO2, AlN, TiN, Si3N4, Al2O3, 또는 TiOx(x는 양의 실수)와 같은 절연층일 수 있다. 상기 열 전도 완화층의 열전도도는 20 W/(m?K) 이하일 수 있다. 상기 제2 전극층은 지지층, 및 상기 지지층과 상기 발광 구조물 사이에 배치되는 반사층을 더 포함하며, 상기 열 전도 완화층은 상기 지지층의 하면에 접촉할 수 있다.
상기 열 전도 완화층이 상기 지지층의 하면을 덮는 면적은 상기 지지층의 하면의 전체 면적보다 작을 수 있다. 상기 열 전도 완화층은 도트(dot) 형태, 라인(line) 형태, 또는 격자 구조일 수 있다. 상기 열 전도 완화층의 열전도도는 상기 지지층의 열전도도의 1/3 이하일 수 있다. 상기 열 전도 완화층의 두께는 상기 지지층의 두께보다 작을 수 있다.
상기 발광 구조물은 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함할 수 있다. 상기 제2 전극층은 상기 지지층과 상기 반사층 사이에 배치되는 접합층, 상기 접합층과 상기 반사층 사이에 배치되는 배리어층,및 상기 배리어층과 상기 발광 구조물 사이에 배치되는 오믹층을 더 포함할 수 있다.
상기 발광 소자는 상기 제1 전극과 제1 방향으로 오버랩되는 전류 차단층, 및 상기 발광 구조물의 측면에 배치되는 패시베이션층을 더 포함하며, 상기 제1 방향은 상기 제2 전극층으로부터 상기 발광 구조물로 향하는 방향일 수 있다.
다른 실시 예에 따른 발광 소자 패키지는 패키지 몸체, 상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층, 상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 발광 소자, 및 상기 발광 소자를 포위하는 수지층(resin layer)을 포함하며, 상기 발광 소자는 지지층, 상기 지지층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 발광 구조물, 상기 발광 구조물 상에 배치되는 제1 전극, 및 상기 지지층과 접촉하고, 상기 지지층의 열 전도도보다 작은 열 전도도를 갖는 열 전도 완화층을 포함한다.
상기 열 전도 완화층은 상기 지지층과 상기 제2 금속층 사이에 배치되고, 상기 지지층의 열은 상기 열 전도 완화층을 통하여 상기 제2 금속층으로 전도된다.
실시 예는 동작 전압을 낮추고, 광 출력 효율을 향상시킬 수 있다.
도 1은 제1 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향으로 절단한 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 저면도를 나타낸다.
도 4는 제2 실시 예에 따른 발광 소자의 저면도를 나타낸다.
도 5는 제3 실시 예에 따른 발광 소자의 저면도를 나타낸다.
도 6은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 7은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 8a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 8b는 도 8a에 도시된 표시 장치의 광원 부분의 단면도이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 제1 실시 예에 따른 발광 소자(100)의 AB 방향으로 절단한 단면도를 내고, 도 3은 제1 실시 예에 따른 발광 소자(100)의 저면도를 나타낸다.
도 1 내지 도 3을 참조하면, 발광 소자(100)는 제2 전극층(110), 보호층(120), 전류 차단층(Current Blocking Layer, 130), 발광 구조물(140), 패시베이션층(passivation layer, 150), 제1 전극(160), 및 열 전도 완화층(180)을 포함한다.
제2 전극층(110)은 발광 구조물(140)을 지지하며, 발광 구조물(140)에 제2 전원을 공급한다.
제2 전극층(110)은 지지층(supporter, 112), 접합층(bonding layer, 114), 장벽층(barrier layer, 116), 반사층(reflector layer, 118), 및 오믹층(ohmic layer, 119)을 포함한다.
지지층(112)은 발광 구조물(140)을 지지하며, 발광 구조물(140)에 제2 전원을 제공한다. 예컨대, 지지층(112)은 구리(Cu), 텅스텐(W), 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속층일 수 있다. 또한 지지층(112)은 Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함하는 캐리어 웨이퍼(carrier wafer)일 수 있다.
접합층(114)은 지지층(112) 상에 배치되며, 배리어층(116)은 접합층(114) 상에 배치된다. 접합층(114)은 지지층(112)을 배리어층(116), 반사층(118), 및 오믹층(119)에 접합되도록 한다. 예컨대, 접합층(114)은 Au, Sn, Ni, Nb, In, Cu, Ag 및 Pd 중 적어도 하나를 포함할 수 있다.
배리어층(116)은 지지층(112)의 금속 이온이 반사층(118)과 오믹층(119)으로 확산하는 것을 방지한다. 예컨대, 배리어층(116)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
접합층(114)은 지지층(112)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(112)이 도금이나 증착 방법으로 형성되는 경우에는 접합층(114)이 반드시 형성되어야 하는 것은 아니다.
반사층(118)은 배리어층(116) 상에 배치된다. 반사층(118)은 발광 구조물(140)로부터 입사되는 광을 반사시켜 주어, 발광 소자(100)의 광 추출 효율을 향상시킨다. 예컨대, 반사층(118)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 이들의 합금으로 형성될 수 있다. 또한 반사층(118)은 금속 또는 합금과 IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(118)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다. 반사층(118)은 광 추출 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
오믹층(119)은 반사층(118)과 발광 구조물(140) 사이에 배치된다. 오믹층(119)은 발광 구조물(140, 예컨대, 제2 도전형 반도체층(142))에 오믹 접촉(ohmic contact)되어 제2 전극층(110)으로부터 발광 구조물(140)로 전원이 원활히 공급되도록 한다.
예컨대, 오믹층(119)은 In, Zn, Sn, Ni, Pt, 및 Ag 중 적어도 하나를 포함할 수 있다. 또한 오믹층(119)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예컨대, 오믹층(119)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 포함하며, 단층 또는 다층으로 구현할 수 있다.
오믹층(119)은 발광 구조물(140, 예컨대, 제2 도전형 반도체층(142))에 캐리어(carrier)의 주입을 원활히 하기 위한 것으로 반드시 형성되어야 하는 것은 아니다. 예를 들어, 오믹층(119)을 생략하고, 반사층(118)으로 사용되는 물질을 제2 도전형의 반도체층(142)과 오믹 접촉을 하는 물질로 선택할 수 있다.
전류 차단층(130)은 오믹층(119)과 발광 구조물(140) 사이에 배치된다. 전류 차단층(130)의 상면은 제2 도전형의 반도체층(142)과 접촉하고, 전류 차단층(130)의 하면, 또는 하면과 측면은 오믹층(119)과 접촉할 수 있다.
전류 차단층(130)은 제1 방향으로 제1 전극(160)과 적어도 일부가 오버랩되도록 배치된다. 여기서 제1 방향은 제2 전극층(110)으로부터 발광 구조물(140)로 향하는 방향일 수 있다. 전류 차단층(130)은 제1 전극(160)과 제2 전극층(110) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
전류 차단층(130)은 반사층(118) 또는 오믹층(119)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(142)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질일 수 있다. 예를 들어, 전류 차단층(130)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
전류 차단층(130)은 오믹층(119)과 제2 도전형의 반도체층(142) 사이에 형성되거나, 반사층(118)과 오믹층(40) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다. 전류 차단층(130)은 발광 구조물(140) 내에서 전류가 넓게 퍼져 흐르게 하기 위한 것으로, 반드시 형성하여야 하는 것은 아니다.
보호층(120)은 제2 전극층(110)의 가장 자리 영역 상에 배치된다. 예컨대, 보호층(120)은 오믹층(119)의 가장 자리 영역, 또는 반사층(118)의 가장 자리 영역, 또는 배리어층(116)의 가장 자리 영역, 또는 접합층(114)의 가장 자리 영역, 또는 지지층(112)의 가장 자리 영역 상에 배치될 수 있다.
보호층(120)은 발광 구조물(140)와 제2 전극층(110) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(120)은 오믹층(119) 또는 반사층(118)보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(142)과 쇼트키 접촉(schottcky contact)을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 보호층(120)은 ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다. 보호층(120)은 적어도 일부가 제1 방향으로 제1 전극(160)과 오버랩될 수 있다.
발광 구조물(140)는 오믹층(119) 및 보호층(120) 상에 배치된다. 발광 구조물(140)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다. 즉 발광 구조물(140)의 측면의 기울기는 지지층(112)을 기준으로 0°보다 크고 90°보다 작거나 같을 수 있다.
발광 구조물(140)은 적어도 일부분이 보호층(120)과 제1 방향으로 오버랩될 수 있다. 또한 보호층(120)의 상면의 일부는 아이솔레이션 에칭에 의해 노출될 수 있다. 따라서, 보호층(120)은 일부 영역이 발광 구조물(140)와 제1 방향으로 오버랩되고, 나머지 영역은 발광 구조물(140)과 비오버랩될 수 있다.
발광 구조물(140)는 복수의 3족 내지 5족 원소의 화합물 반도체층들을 포함할 수 있다. 발광 구조물(140)는 제1 도전형 반도체층(146), 제1 도전형 반도체층(146) 아래에 위치하는 활성층(144), 활성층(144) 아래에 위치하는 제2 도전형의 반도체층(142)을 포함할 수 있다. 즉 발광 구조물(140)는 오믹층(119) 및 보호층(120) 상에 순차적으로 적층되는 제2 도전형 반도체층(142), 활성층(144), 및 제1 도전형 반도체층(146)을 포함할 수 있다.
제2 도전형 반도체층(142)은 오믹층(119) 및 보호층(120) 상에 배치되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(142)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(144)은 제2 도전형 반도체층(142) 상에 배치되며, 제2 도전형 반도체층(142) 및 제1 도전형 반도체층(146)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(144)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(144)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 상기 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
제1 도전형 반도체층(146)은 활성층(144) 상에 배치되며, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(146)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(144)과 제1 도전형의 반도체층(146) 사이, 또는 활성층(144)과 제2 도전형의 반도체층(142) 사이에는 도전형 클래드층(clad layer)이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
제1 전극(160)은 발광 구조물(140)의 상면에 배치된다. 제1 전극(160)은 소정의 패턴 형상일 수 있다. 제1 도전형 반도체층(146)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(170)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(160)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.
도 1 및 도 2에 도시된 제1 전극(160)은 제1 도전형 반도체층(146)의 상면 가장자리를 따라 배치되는 외부 전극(92a 내지 92d), 외부 전극(92a 내지 92d) 내부에 배치되는 내부 전극(94a 내지 94c), 및 패드부(102a, 102b)를 포함한다.
제1 전극(160)은 적어도 일부분이 보호층(120) 및 전류 차단층(130)과 오버랩된다. 예를 들어, 외부 전극(92a 내지 92d)은 보호층(120)과 제1 방향으로 오버랩되고, 내부 전극(94a 내지 94c)은 전류 차단층(130)과 제1 방향으로 오버랩될 수 있다. 외부 전극(92a 내지 92d)의 폭은 내부 전극(94a 내지 94c)의 폭과 동일하거나 클 수 있다.
보호층(120)의 폭은 외부 전극(92a 내지 92d)의 폭보다 크며, 전류 차단층(120)의 폭은 내부 전극(94a 내지 94c)의 폭보다 클 수 있으나, 이에 한정되는 것은 아니다. 외부 전극(92a 내지 92d)의 일 측은 패시베이션층(150)과 접촉한다.
패시베이션층(150)은 발광 구조물(140)을 전기적으로 보호하기 위하여 발광 구조물(140)의 측면 상에 배치되어 발광 구조물(140)의 측면을 감싼다. 또한 패시베이션층(150)은 제1 도전형 반도체층(146)의 상면의 가장 자리 상에 배치되어, 외부 전극(92a 내지 92d)의 일 측과 접촉할 수 있다. 또한 패시베이션층(150)은 보호층(120)의 상면과 접촉할 수 있다. 예컨대, 패시베이션층(150)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.
외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)의 일 실시 예에 대하여 설명하나, 제1 전극(160)은 도 1에 도시된 구조에 한정되는 것은 아니다.
외부 전극(92a 내지 92d)은 제1 외부 전극(92a), 제2 외부 전극(92b), 제3 외부 전극(92c), 및 제4 외부 전극(92d)을 포함할 수 있다. 내부 전극(94a 내지 94c)은 제1 내부 전극(94a), 제2 내부 전극(94b), 및 제3 내부 전극(94c)을 포함할 수 있다.
외부 전극(92a 내지 92d)은 제1 도전형 반도체층(146)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 외부 전극(92a 내지 92d)의 일 측은 패시베이션층(150)과 접촉할 수 있다.
외부 전극(92a 내지 92d)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있다. 제1 외부 전극(92a) 및 제2 외부 전극(92b)은 제2 방향(예컨대, y축 방향)으로 연장될 수 있다. 제3 외부 전극(92c) 및 제4 외부 전극(92d)은 제2 방향에 수직한 제3 방향(예컨대, x축 방향)으로 연장되어 제1 외부 전극(92a)과 제2 외부 전극(92b)과 연결될 수 있다.
패드부(102a, 102b)는 제1 패드부(102a)와 제2 패드부(102b)를 포함할 수 있다. 제1 패드부(102a)는 제1 외부 전극(92a)과 제3 외부 전극(92c)이 접하는 부분에 배치되고, 제2 패드부(102b)는 제2 외부 전극(92b)과 제3 외부 전극(92c)이 접하는 부분에 배치될 수 있다.
제1 내부 전극(94a) 및 제2 내부 전극(94b) 각각은 제2 방향으로 연장되어 제3 외부 전극(92c) 및 제4 외부 전극(92d)을 연결한다. 제3 내부 전극(94c)은 제3 방향으로 연장되어 제1 외부 전극(92a) 및 제2 외부 전극(92b)을 연결한다.
제3 외부 전극(92c)과 제3 내부 전극(94c) 사이의 거리(L1)는 제4 외부 전극(92d)과 제3 내부 전극(94c) 사이의 거리(L2) 보다 클 수 있다. 또한 제1 외부 전극(92a)과 제1 내부 전극(94a) 사이의 거리(m1), 제1 내부 전극(94a)과 제2 내부 전극(94b) 사이의 거리(m2), 제2 내부 전극(94b)과 제2 외부 전극(92b) 사이의 거리(m3)는 동일할 수 있다.
내부 전극(94a 내지 94c)은 외부 전극(92a 내지 92d)에 의해 둘러싸인 내부 영역을 복수의 영역들(112,114,116,122,124,126)로 구분한다. 복수의 영역들 중 제3 외부 전극(92c)과 접하는 영역들(112 내지 116)은 제4 외부 전극(92d)과 접하는 영역들(122 내지 126)에 비해 면적이 넓다.
열 전도 완화층(180)은 제2 전극층(110)의 하면(112-1)에 배치된다. 열 전도 완화층(180)은 제2 전극층(110)의 열전도도(thermal conductivity)보다 작은 열전도도를 갖는 물질로 이루어지며, 제2 전극층(110)으로부터 전도되는 열의 전도를 완화시켜 발광 소자(100)의 열 방출을 완화시킨다.
열 전도 완화층(180)의 열전도도는 지지층(112)의 열전도도의 1/3 이하일 수 있다. 열 전도 완화층(180)은 열전도도가 20 W/(m?K) 이하인 물질일 수 있다. 예컨대, 열 전도 완화층(180)은 SiO2, AlN, TiN, Si3N4, Al2O3, TiOx(x는 양의 실수)와 같은 절연 물질로 형성될 수 있다. 또한 열 전도 완화층(180)은 열전도도가 지지층(112)의 열전도도보다 작은 금속층일 수도 있다.
열 전도 완화층(180)은 지지층(112)의 일부 영역을 노출할 수 있다. 예컨대, 열 전도 완화층(180)은 지지층(112)의 하면 일부 영역을 노출하는 패턴 형태일 수 있다.
도 3에 도시된 바와 같이, 열 전도 완화층(180)은 도트(dot) 형태일 수 있다. 즉 열 전도 완화층(180)은 서로 이격하는 복수의 제1 완화층들(180-1 내지 180-N, N은 자연수)을 포함할 수 있다.
복수의 제1 완화층들(180-1 내지 180-N)은 지지층(112)의 하면(112-1)의 가로 방향 및 세로 방향으로 정렬되어 배치될 수 있으나, 이에 한정되는 것은 아니다. 또한 복수의 제1 완화층들(180-1 내지 180-N) 각각의 형상은 다각형 또는 원형, 다원형 등일 수 있으나, 이에 한정되는 것은 아니다.
도 4는 제2 실시 예에 따른 발광 소자(200)의 저면도를 나타낸다. 도 4에 도시된 발광 소자(200)는 열 전도 완화층(190)을 제외하고, 도 1에 도시된 발광 소자(100)와 동일한 구성을 가지므로 제2 실시 예의 평면도 및 단면도는 생략한다.
도 4를 참조하면, 발광 소자(200)의 열 전도 완화층(190)은 각각이 라인 형태인 복수의 제2 완화층들(190-1 내지 190-8)을 포함한다. 복수의 제2 완화층들(190-1 내지 190-8)은 지지층(112)의 하면에 서로 이격하여 배치된다. 복수의 제2 완화층들(190-1 내지 190-8)은 지지층(112)의 하면(112-1)의 가로 방향 또는 세로 방향으로 정렬되어 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 5는 제3 실시 예에 따른 발광 소자(300)의 저면도를 나타낸다. 도 5에 도시된 발광 소자(300)는 열 전도 완화층(210)을 제외하고, 도 1에 도시된 발광 소자(100)와 동일한 구성을 가지므로 제3 실시 예의 평면도 및 단면도는 생략한다.
도 5를 참조하면, 발광 소자(300)의 열 전도 완화층(210)은 그물 구조(meshed structure), 또는 격자 구조를 갖는다. 예컨대, 열 전도 완화층(210)은 지지층(112)의 하면(112-1)의 가로 방향과 평행인 제1 부분(예컨대, 212-1 내지 212-8) 및 하면(112-1)의 세로 방향으로 수평행인 제2 부분(예컨대, 214- 내지 214-3)을 포함하는 격자 구조일 수 있다.
제1 실시 예 내지 제3 실시 예의 열 전도 완화층(180,190,210)의 두께(D3)는 제2 전극층(110)의 두께(D1)보다 작을 수 있다. 또한 열 전도 완화층(180,190,210)의 두께(D3)는 지지층(112) 두께(D2)보다 작을 수 있다. 예컨대, 열 전도 완화층(180,190,210)의 두께는 지지층(112) 두께(D2)의 1/50보다 작거나 같을 수 있다. 예컨대, 열 전도 완화층(180,190,210)의 두께는 1nm ~ 2000nm일 수 있다.
제1 실시 예 내지 제3 실시 예의 열 전도 완화층(180,190,210)이 지지층(112)의 하면(112-1)을 덮는 면적은 지지층(112)의 하면(112-1)의 전체 면적보다 작을 수 있다. 예컨대, 열 전도 완화층(180,190,210)이 지지층(112)의 하면(112-1)을 덮는 면적은 지지층(112)의 하면(112-1)의 전체 면적의 2/3 이하 일 수 있다.
제1 실시 예 내지 제3 실시 예의 열 전도 완화층(180,190,210)은 지지층(112)의 하면(112-1)의 일부를 노출하지만, 다른 실시 예에 따른 열 전도 완화층은 지지층의 하면(112-1)의 전부를 덮을 수 있다.
일반적으로 발광 소자의 동작 전압("순방향 동작 전압"이라고도 함, Vf)은 발광 소자의 온도 증가할수록 감소한다. 실시 예에 따른 열 전도 완화층(180,190,210)은 지지층(112)보다 열전도도가 낮으며, 지지층(112)의 하면(112-1)에 배치되어 발광 소자(110)로부터 발생하는 열이 지지층(122)으로 전도되어 외부로 방출되는 것을 완화하는 역할을 한다.
이와 같이 열 전도 완화층(180,190,210)에 의하여 발광 소자(100,200,300)의 열 방출이 완화됨에 따라 발광 소자(100,200,300)의 동작 전압을 감소시켜, 발광 소자(100,200,300)의 광 출력 효율을 향상시킬 수 있다. 또한 열 전도 완화층(180,190,210)의 면적, 및 두께를 조절함으로써 열 전도 완화층(180,190,210)의 열 전도도를 조절할 수 있으며, 이로 인하여 발광 소자(100,200,300)의 동작 전압도 조절될 수 있다.
도 6은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 6을 참조하면, 발광 소자 패키지는 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 와이어(630), 및 수지층(resin layer, 640)을 포함한다.
패키지 몸체(610)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(612) 및 제2 금속층(614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)의 표면에 배치된다. 발광 소자(620)는 제1 금속층(612) 및 제2 금속층(614)과 전기적으로 연결되며, 발광 소자(620)로부터 발생하는 열은 제1 금속층(612) 및 제2 금속층(614)을 통하여 방출될 수 있다. 여기서 발광 소자(620)는 제1 내지 제3 실시 예에 따른 발광 소자(100,200,300)일 수 있다.
발광 소자(100,200,300)의 지지층(112)은 제2 금속층(614)에 전기적으로 연결된다. 열 전도 완화층(180,190,210)은 지지층(112)과 제2 금속층(614) 사이에 배치되고, 지지층(112)의 열은 열 전도 완화층(180,190,210)을 통하여 제2 금속층(614)으로 전도된다.
지지층(112)의 하면(122-1)에 배치되는 열 전도 완화층(180,190,210)이 절연 물질인 경우에, 열 전도 완화층(180,190,210)에 의하여 노출되는 지지층(112)의 하면(112-1)의 일 영역이 제2 금속층(614)과 전기적으로 접속할 수 있다. 또한 열 전도 완화층(180,190,210)이 도전성을 갖는 금속 물질일 경우에는 열 전도 완화층(180,190,210)이 제2 금속층(614)과 전기적으로 접속할 수 있다.
발광 소자(100,200,300)의 열은 열 전도 완화층(180,190,210)을 통하여 제2 전극층(614)으로 전달되어 방출될 수 있다. 열 전도 완화층(180,190,210)은 발광 소자(100,200,300), 예컨대, 지지층(112)으로부터 제2 전극층(614)으로 전도되는 열 전도를 조절하거나 완화할 수 있다.
일반적으로 발광 소자 패키지가 열 방출 효율이 좋기 때문에, 온도에 따른 발광 소자의 동작 전압의 변동은 발광 소자 자체보다 발광 소자 패키지에서 크게 나타난다. 그러나 실시 예에 따른 발광 소자 패키지는 열 전도 완화층(180,190,210)을 포함하기 때문에 온도에 다른 발광 소자 패키지의 동작 전압의 변동을 감소시킬 수 있다.
제1 전극(160)은 와이어(630)의 일측과 접합되고, 와이어(630)의 타측은 제1 금속층(612)에 접합될 수 있다. 예컨대, 와이어(630)의 일측은 제1 전극(160)의 제1 패드부(102a) 및 제2 패드부(102b)에 접합될 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(610)의 캐버티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(640)은 패키지 몸체(610)의 캐버티 내에 위치하는 발광 소자(620)를 포위하여 발광 소자(620)를 외부 환경으로부터 보호한다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(640)은 발광 소자(620)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 7은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 7을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다. 실시 예에 따른 조명 장치는 동작 전압이 낮은 발광 소자를 포함하는 발광 소자 패키지를 사용하여, 조명 장치의 광 출력 효율을 향상시킬 수 있다.
도 8a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 8b는 도 8a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 8a 및 도 8b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.
백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.
도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다. 광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.
광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다. 바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 6에 도시된 실시 예일 수 있다.
인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
110: 제2 전극층, 112: 지지층,
114: 접합층, 116: 배리어층,
118: 반사층, 119: 오믹층,
120: 보호층, 130: 전류 차단층,
140: 발광 구조물, 142: 제2 도전형 반도체층,
144: 활성층, 146: 제1 도전형 반도체층,
150: 패시베이션층, 160: 제1 전극,
170: 러프니스 패턴, 180,190,210: 열전도 완화층.

Claims (11)

  1. 제2 전극층;
    상기 제2 전극층 상에 배치되는 발광 구조물;
    상기 발광 구조물 상에 배치되는 제1 전극; 및
    상기 제2 전극층 아래에 배치되고, 상기 제2 전극층의 열 전도도보다 작은 열 전도도를 갖는 열 전도 완화층을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 열 전도 완화층은,
    SiO2, AlN, TiN, Si3N4, Al2O3, 또는 TiOx(x는 양의 실수)와 같은 절연층인 발광 소자.
  3. 제1항에 있어서,
    상기 열 전도 완화층의 열전도도가 20 W/(m?K) 이하인 발광 소자.
  4. 제1항에 있어서, 상기 제2 전극층은,
    지지층; 및
    상기 지지층과 상기 발광 구조물 사이에 배치되는 반사층을 더 포함하며,
    상기 열 전도 완화층은,
    상기 지지층의 하면에 접촉하는 발광 소자.
  5. 제1항에 있어서, 상기 발광 구조물은,
    제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 발광 소자.
  6. 제4항에 있어서,
    상기 열 전도 완화층이 상기 지지층의 하면을 덮는 면적은 상기 지지층의 하면의 전체 면적보다 작은 발광 소자.
  7. 제6항에 있어서, 상기 열 전도 완화층은,
    도트(dot) 형태, 라인(line) 형태, 또는 그물 구조인 발광 소자.
  8. 제4항에 있어서,
    상기 열 전도 완화층의 열전도도는 상기 지지층의 열전도도의 1/3 이하인 발광 소자.
  9. 제4항에 있어서,
    상기 열 전도 완화층의 두께는 상기 지지층의 두께보다 작은 발광 소자.
  10. 제4항에 있어서, 상기 제2 전극층은,
    상기 지지층과 상기 반사층 사이에 배치되는 접합층;
    상기 접합층과 상기 반사층 사이에 배치되는 배리어층; 및
    상기 배리어층과 상기 발광 구조물 사이에 배치되는 오믹층을 더 포함하는 발광 소자.
  11. 제10항에 있어서,
    상기 제1 전극과 제1 방향으로 오버랩되는 전류 차단층; 및
    상기 발광 구조물의 측면에 배치되는 패시베이션층을 더 포함하며,
    상기 제1 방향은 상기 제2 전극층으로부터 상기 발광 구조물로 향하는 방향인 발광 소자.
KR1020110048874A 2011-05-24 2011-05-24 발광 소자 및 발광 소자 패키지 KR101838017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048874A KR101838017B1 (ko) 2011-05-24 2011-05-24 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048874A KR101838017B1 (ko) 2011-05-24 2011-05-24 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120130852A true KR20120130852A (ko) 2012-12-04
KR101838017B1 KR101838017B1 (ko) 2018-03-13

Family

ID=47514833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048874A KR101838017B1 (ko) 2011-05-24 2011-05-24 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101838017B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143452A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014071B1 (ko) * 2010-04-15 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Also Published As

Publication number Publication date
KR101838017B1 (ko) 2018-03-13

Similar Documents

Publication Publication Date Title
KR101799451B1 (ko) 발광 소자
US9153622B2 (en) Series of light emitting regions with an intermediate pad
JP5960452B2 (ja) 発光素子
JP5755676B2 (ja) 発光素子及び発光素子パッケージ
KR20120136814A (ko) 발광 소자 패키지
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20130052944A (ko) 발광 소자 및 발광 소자 패키지
KR101663192B1 (ko) 발광 소자
KR101838017B1 (ko) 발광 소자 및 발광 소자 패키지
KR101904323B1 (ko) 발광 소자 및 발광 소자 패키지
KR101762325B1 (ko) 발광 소자
KR101063907B1 (ko) 발광 소자
KR101861632B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120138059A (ko) 발광 소자 및 발광 소자 패키지
KR101791174B1 (ko) 발광 소자
KR101751909B1 (ko) 발광 소자
KR102426873B1 (ko) 발광 소자 패키지
KR102047440B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR20120138903A (ko) 발광 소자
KR20120134326A (ko) 발광 소자 및 발광 소자 패키지
KR20120042339A (ko) 발광 소자
KR20130053591A (ko) 발광 소자 및 그 제조 방법
KR20120086878A (ko) 발광 소자
KR20130025233A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant