KR20120114065A - 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법 - Google Patents

오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법 Download PDF

Info

Publication number
KR20120114065A
KR20120114065A KR1020110031815A KR20110031815A KR20120114065A KR 20120114065 A KR20120114065 A KR 20120114065A KR 1020110031815 A KR1020110031815 A KR 1020110031815A KR 20110031815 A KR20110031815 A KR 20110031815A KR 20120114065 A KR20120114065 A KR 20120114065A
Authority
KR
South Korea
Prior art keywords
voltage
detection
sign
pulse
unit
Prior art date
Application number
KR1020110031815A
Other languages
English (en)
Inventor
김성태
박상규
김경욱
한동옥
표승철
이수웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110031815A priority Critical patent/KR20120114065A/ko
Priority to US13/188,247 priority patent/US20120256622A1/en
Priority to JP2011228313A priority patent/JP2012220488A/ja
Publication of KR20120114065A publication Critical patent/KR20120114065A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0029—Treating the measured signals, e.g. removing offset or noise

Abstract

본 발명은 홀 전압에 포함된 오프셋을 제거하는 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법에 관한 것으로, 사전에 설정된 복수의 검출 방향에 따라 자계를 전압으로 검출하는 홀(Hall) 디바이스에 의해 상기 검출 방향별로 검출된 제1 및 제2 검출 전압간의 레벨차를 폭으로 갖는 펄스로 변환하는 변환부와, 상기 제1 및 제2 검출 전압을 비교하여 그 비교 결과에 따라 상기 펄스의 +부호 또는 -부호를 결정하는 부호 결정부와, 상기 변환부로부터의 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운팅하는 카운터와, 상기 부호 결정부에 의해 결정된 부호에 따라 상기 카운터에 의해 카운팅된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋을 제거하는 연산부를 포함하는 것을 특징으로 하는 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법을 제공한다.

Description

오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법{HALL SENSOR HAVING OFF-SET REMOVAL FUNCTION AND OFF-SET REMOVING METHOD THEREOF}
본 발명은 홀 전압에 포함된 오프셋을 제거하는 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법에 관한 것이다.
일반적으로, 홀 센서(Hall Sensor)는 홀 효과를 이용하여 자계의 검출과 계측을 수행하는 반도체 소자로써, 산업 응용 분야 및 소비자 응용 분야를 포함하여 다양한 응용 분야에서 사용되고 있다.
이러한 홀 센서는 응답 속도가 빠르고 정확성이 뛰어난 장점으로 인해 증폭기를 이용한 아날로그 방식이 주로 사용되었으나, 이러한 아날로그 방식은 디지털 방식에 대비하여 회로 면적이 크고 전력 소모가 크다는 단점이 있다.
경박 단소화 및 전력 소모 저감을 요구하는 소비자의 요구에 따라 디지털 방식이 점차 사용되고 있으나, 디지털 방식 특유의 공정 조건 가변에 의해 출력되는 신호에 오프셋이 포함되는 문제점이 있다.
본 발명의 목적은 사전에 설정된 검출 방향 별로 검출된 홀(Hall) 전압을 펄스로 각각 변환한 후 변환된 펄스 각각을 카운트하여, 카운트된 수간에 마이너스 연산을 수행함으로써 홀 전압에 포함된 오프셋을 제거하는 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법을 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 사전에 설정된 복수의 검출 방향에 따라 자계를 전압으로 검출하는 홀(Hall) 디바이스에 의해 상기 검출 방향별로 검출된 제1 및 제2 검출 전압간의 레벨차를 폭으로 갖는 펄스로 변환하는 변환부와, 상기 제1 및 제2 검출 전압을 비교하여 그 비교 결과에 따라 상기 펄스의 +부호 또는 -부호를 결정하는 부호 결정부와, 상기 변환부로부터의 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운팅하는 카운터와, 상기 부호 결정부에 의해 결정된 부호에 따라 상기 카운터에 의해 카운팅된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋을 제거하는 연산부를 포함하는 것을 특징으로 하는 오프셋 제거 기능을 갖는 홀 센서를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 변환부는 구동 전원단과 접지 사이에 연결되어, 사전에 설정된 기준 클럭 신호에 따라 각각 인버팅 동작하는 제1 및 제2 인버터와, 상기 제1 인버터와 접지 사이에 연결되어 게이트로 상기 제1 검출 전압을 입력받는 제1 트랜지스터와, 상기 제2 인버터와 접지 사이에 연결되어 게이트로 상기 제2 검출 전압을 입력받는 제2 트랜지스터와, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 출력을 배타적 논리합 연산하는 논리 게이트를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 변환부는 상기 제1 트랜지스터의 출력을 버퍼링하여 상기 논리 게이트에 전달하는 제1 버퍼와, 상기 제2 트랜지스터의 출력을 버퍼링하여 상기 논리 게이트에 전달하는 제2 버퍼를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 변환부는 상기 논리 게이트의 출력을 버퍼링하는 출력 버퍼를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 부호 결정부는 상기 제1 트랜지스터의 출력과 상기 제2 트랜지스터의 출력을 비교하여 상기 펄스의 +부호 또는 -부호를 결정하는 것을 특징으로 하는 오프셋 제거 기능을 갖는 홀 센서.
본 발명의 하나의 기술적인 측면에 따르면, 부호 결정부는 상기 제2 트랜지스터의 출력을 반전시키는 제1 낫(Not) 게이트와, 상기 제1 트랜지스터의 출력과 상기 제1 낫 게이트로부터의 반전된 제2 트랜지스터의 출력을 논리곱 연산하는 제1 앤드 게이트와, 상기 제1 트랜지스터의 출력을 반전시키는 제2 낫(Not) 게이트와, 상기 제2 낫 게이트로부터의 반전된 제1 트랜지스터의 출력과 상기 제2 트랜지스터의 출력을 논리곱 연산하는 제2 앤드 게이트를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 연산부는 상기 카운터로부터 상기 제1 검출 전압에 해당하는 수를 저장하는 제1 저장부와, 상기 카운터로부터 상기 제2 검출 전압에 해당하는 수를 저장하는 제2 저장부와, 상기 제1 저장부 및 상기 제2 저장부의 수를 마이너스 연산하는 뺄셈부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 카운터는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 상기 펄스의 폭을 상기 기준 시간 단위로 카운팅하는 것을 특징으로 하는 오프셋 제거 기능을 갖는 홀 센서.
본 발명의 하나의 기술적인 측면에 따르면, 상기 검출 방향은 상기 홀 디바이스의 홀 플레이트(Hall plate)의 수직 방향과 수평 방향일 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 연산부는 상기 수직 방향일 때의 펄스를 카운트한 수와 상기 수평 방향일 때의 펄스를 카운트한 수를 마이너스 연산할 수 있다.
상술한 목적을 달성하기 위해, 본 발명의 다른 하나의 기술적인 측면은 사전에 설정된 복수의 검출 방향에 따라 자계를 전압으로 검출하는 홀(Hall) 디바이스에 의해 상기 복수의 검출 방향별로 검출된 제1 및 제2 검출 전압간의 레벨차를 폭으로 갖는 펄스로 변환하는 단계와, 상기 제1 및 제2 검출 전압을 비교하여 그 비교 결과에 따라 상기 펄스의 +부호 또는 -부호를 결정하는 단계와, 상기 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운트하는 단계와, 결정된 부호에 따라 카운팅된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋 전압을 제거하는 단계를 포함하는 홀 센서의 오프셋 제거 방법을 제공하는 것이다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 펄스로 변환하는 단계는 사전에 설정된 기준 클럭 신호에 따라 상기 제1 및 제2 검출 전압의 레벨을 인버팅하는 단계와, 인버팅된 전압을 배타적 논리합 연산하는 단계를 포함할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 펄스로 변환하는 단계는 인버팅된 전압을 논리합 연산 전에 버퍼링하는 단계를 더 포함할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 펄스로 변환하는 단계는 배타적 논리합 연산된 결과를 버퍼링하는 단계를 더 포함할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 부호를 결정하는 단계는 인버팅된 전압을 각각 비교하여 상기 펄스의 +부호 또는 -부호를 결정할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 부호를 결정하는 단계는 인버팅된 전압을 각각 반전시키는 단계와, 상기 제1 검출 전압이 인버팅된 전압과 상기 제2 검출 전압이 인버팅된 전압을 반전시킨 반전된 전압을 논리곱 연산하는 단계와, 상기 제2 검출 전압이 인버팅된 전압과 상기 제1 검출 전압이 인버팅된 전압을 반전시킨 반전된 전압을 논리곱 연산하는 단계를 포함할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 오프셋 전압을 제거하는 단계는 상기 제1 및 제2 검출 전압에 해당되는 카운트된 수를 저장하는 단계와, 저장된 상기 제1 및 제2 검출 전압에 해당되는 카운트 수를 마이너스 연산하는 단계를 포함할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 카운트하는 단계는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 상기 펄스의 폭을 상기 기준 시간 단위로 카운팅할 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 검출 방향은 상기 홀 디바이스의 홀 플레이트(Hall plate)의 수직 방향과 수평 방향일 수 있다.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 카운트하는 단계는 상기 수직 방향일 때의 펄스를 카운트한 수와 상기 수평 방향일 때의 펄스를 카운트한 수를 마이너스 연산할 수 있다.
본 발명에 따르면, 홀(Hall) 전압을 펄스로 변환한 후 변환된 펄스를 카운트하여, 카운트된 수에 대하여 마이너스 연산을 수행함으로써 홀 전압에 포함된 오프셋을 제거하여, 출력 신호의 오프셋이 제거된 디지털 방식의 홀 센서를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 홀 센서의 개략적인 구성도.
도 2a 및 도 2b는 홀 디바이스에 채용된 홀 플레이트의 등가 회로도.
도 3은 홀 디바이스의 개략적인 구성도.
도 4는 도 3에 도시된 홀 디바이스의 주요 부위의 전압 그래프.
도 5는 본 발명의 홀 센서에 채용된 변환부의 개략적인 구성도.
도 6은 도 5에 도시된 변환부의 동작을 나타내는 신호 파형 그래프.
도 7은 본 발명의 홀 센서에 채용된 부호 결정부의 개략적인 구성도.
도 8은 본 발명의 변환부의 주요 구성의 신호 파형 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 홀 센서의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 홀 센서(100)는 변환부(110), 부호 결정부(120), 카운터(130) 및 연산부(140)를 포함할 수 있다.
변환부(110)는 사전에 설정된 복수의 검출 방향으로 자계를 검출하는 홀 디바이스(A)로부터의 상기 검출 방향별의 제1 및 제2 검출 전압을, 상기 제1 및 제2 검출 전압간의 전압 레벨차에 따른 폭을 갖는 펄스로 변환할 수 있다.
부호 결정부(120)는 상기 제1 및 제2 검출 전압의 전압 레벨을 각각 비교하여, 변환된 펄스의 +부호 또는 -부호를 결정할 수 있다. 예를 들어, 제1 검출 전압이 제2 검출 전압보다 레벨이 높을 경우 변환된 펄스의 부호를 +부호로 결정하고, 제2 검출 전압이 제1 검출 전압보다 레벨이 높을 경우 변환된 펄스의 부호를 -부호로 결정할 수 있다.
카운터부(130)는 변환부(110)로부터 변환된 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운트할 수 있다. 이를 위해, 카운터부(130)는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 펄스 폭을 카운트할 수 있다.
연산부(140)는 상기 복수의 검출 방향별로 카운트된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋 전압을 제거할 수 있다.
이를 위해, 연산부(140)는 제1 및 제2 저장부(141,142)와, 뺄셈부(143)를 포함할 수 있다.
도 2a 및 도 2b는 홀 디바이스에 채용된 홀 플레이트의 등가 회로도이다.
도 2a를 참조하면, 홀 디바이스(A)에 채용된 홀 플레이트는 도시된 바와 같이 휘스톤 브릿지 형태의 등가 회로로 볼 수 있다. 이상적으로는 4면의 등가 저항의 저항값(R)이 동일할 수 있으나, 반도체 공정의 미스매치(mismatch)나 홀 플레이트를 형성하는 패키지의 스트레스 등에 의해, 한쪽 면의 저항 또는 한쪽 면 및 대향하는 면의 저항의 저항값(R+△R)이 다른 면의 저항과 저항값이 다를 수 있다. 이에 따라 홀 디바이스(A)에 의해 검출되는 검출 전압에 오프셋 전압이 포함될 수 있다.
도 2b를 참조하면, 홀 디바이스(A)는 자계를 검출하기 위해 홀 플레이트의 수직 방향 및 수평 방향으로 전류를 인가하여 이때 발생하는 전압을 자계를 검출한 검출 전압으로 인식한다. 상술한 바와 같이, 한쪽 면의 저항 또는 한쪽 면 및 대향하는 면의 저항의 저항값(R+△R)이 다른 면의 저항과 저항값이 다를 경우 다음의 수식과 같이 검출 전압에 오프셋 전압이 포함될 수 있다.
(수식1)
Figure pat00001
여기서 VH는 홀 효과에 의해 검출된 검출 전압이며, Vos는 오프셋 전압을 나타낸다.
(수식2)
Figure pat00002
즉, 상술한 수식1 및 수식2와 같이, 상술한 자계를 검출하기 위한 수직 방향에서의 검출 전압에서 수평 방향에서의 검출 전압을 마이너스 연산하면 오프셋 전압 성분은 없어지고, 홀 전압의 2배의 전압만이 남겨져 검출 전압에서 오프셋 전압을 제거할 수 있다.
상술한 원리를 이용하기 위하여 본 발명의 홀 센서는 도 1에 도시된 구조로 구성될 수 있다.
도 3은 홀 디바이스의 개략적인 구성도이고, 도 4는 도 3에 도시된 홀 디바이스의 주요 부위의 전압 그래프이다.
도 3을 참조하면, 홀 디바이스(A)는 홀 플레이트에 수직 방향 및 수평 방향으로 전류를 인가하고 이때 자계(B)를 전압으로 검출하기 위해서 복수의 스위치를 구비하고, 각 스위치는 제1 클럭(CLK1) 및 제1 클럭(CLK1)에 대비하여 레벨이 반전된 제2 클럭(CLK2)에 따라 오픈 및 단락 동작을 수행한다. 상술한 제1 및 제2 클럭(CLK1,CLK2)에 의한 스위칭에 따라 제1 및 제2 검출 전압(VHoutp,VHoutn)이 출력되는데, 이때 상술한 반도체 공정의 미스매치(mismatch)나 홀 플레이트를 형성하는 패키지의 스트레스 등에 의해 오프셋 전압(Vos)이 발생할 수 있다. 상술한 오프셋 전압(Vos)는 직류 전압으로 표시될 수 있으며, 제1 및 제2 검출 전압(VHoutp,VHoutn)의 전압차인 순수한 홀 전압(Vhall)에 인가되어 홀 전압(VSH)은 도 4의 그래프와 같이 오프셋 전압을 포함할 수 있다.
도 5는 본 발명의 홀 센서에 채용된 변환부의 개략적인 구성도이고, 도 6은 도 5에 도시된 변환부의 동작을 나타내는 신호 파형 그래프이다.
도 5 및 도 6을 참조하면, 본 발명의 홀 센서에 채용된 변환부(110)는 적어도 둘의 인버터(I1,I2)와, 적어도 둘의 NMOS(Metal Oxide Semiconductor) 트랜지스터(MN3,MN4)로 구성될 수 있다.
더하여, 본 발명의 홀 센서에 채용된 변환부(110)는 제1 및 제2 버퍼(B1,B2), 논리 게이트(XOR) 및 출력 버퍼(OBUF)를 더 포함할 수 있다.
제1 및 제2 버퍼(B1,B2)는 각각 제1 및 제2 트랜지스터(MN3,MN4)의 출력 신호를 버퍼링하고, 논리 게이트(XOR)는 제1 및 제2 버퍼(B1,B2)의 출력을 배타적 논리합 연산하며, 출력 버퍼(OBUF)는 논리 게이트(XOR)의 출력을 버퍼링할 수 있다.
제1 및 제2 인버터(I1,I2)는 각각 PMOS 트랜지스터(MP1,MP2)와 NMOS 트랜지스터(MN1,MN2)가 스택(stack)되어 구성될 수 있고, 각각 구동 전원단(VDD)과 접지 사이에 형성될 수 있다.
먼저, 제1 및 제2 트랜지스터(MN3,MN4)의 게이트에 각각 제1 및 제2 검출 전압(VHoutp,VHoutn)이 입력되고, 사전에 설정된 기준 클럭(Clk_detection)은 제1 및 제2 인버터(I1,I2)에 각각 입력된다. 기준 클럭(Clk_detection)에 신호가 존재하면, 제1 및 제2 인버터(I1,I2)에 의해 레벨 반전되고, 제1 및 제2 트랜지스터(MN3,MN4)는 게이트 전압에 의해 제어되는 가변 저항처럼 동작되어 RC(Resistor Capacitor) 지연이 발생하게 된다. 이에 따라, 제1 버퍼(B1)의 출력(VA)와 제2 버퍼(B2)의 출력(VB)은 일정 시간 지연되어 신호 레벨이 반전되고, 출력 버퍼(OBUF)는 오프셋에 해당하는 제1 버퍼(B1)의 출력(VA)의 지연 시간(Tp1)과 제2 버퍼(B2)의 출력(VB)의 지연 시간(Tp2)의 시간차(Tp)를 갖는 신호(Pout)를 카운터(130)에 출력할 수 있다.
도 7은 본 발명의 홀 센서에 채용된 부호 결정부의 개략적인 구성도이고, 도 8은 본 발명의 변환부의 주요 구성의 신호 파형 그래프이다.
도 7을 참조하면, 본 발명의 홀 센서에 채용된 부호 결정부(120)는 제1 및 제2 앤드 게이트(AND1,AND2)와 제1 및 제2 낫 게이트(NOT1, NOT2)를 포함할 수 있다. 제1 및 제2 낫 게이트(NOT1, NOT2)는 각각 제2 및 제1 버퍼(B2,B1)의 출력의 레벨을 반전시키고, 제1 앤드 게이트(AND1)는 제1 버퍼(B1)의 출력과 제1 낫 게이트(NOT1)의 출력을 논리곱 연산하고, 제2 앤드 게이트(AND2)는 제2 버퍼(B2)의 출력과 제2 낫 게이트(NOT2)의 출력을 논리곱 연산하여 변환부(110)으로부터 출력되는 펄스의 부호를 결정할 수 있다. 즉, 제1 검출 전압(VHoutp)의 전압 레벨이 제2 검출 전압(VHoutn)의 전압 레벨보다 높으면 상기 펄스를 +부호로 결정하여 +부호 출력단자(Ps+)에서 부호 결정 펄스가 출력되고, 즉, 제1 검출 전압(VHoutp)의 전압 레벨이 제2 검출 전압(VHoutn)의 전압 레벨보다 낮으면 상기 펄스를 -부호로 결정하여 -부호 출력단자(Ps-)에서 부호 결정 펄스가 출력될 수 있다. 상술한 부호 결정 펄스는 연산부(140)에 전달된다.
도 1을 참조하면, 카운터(130)는 변환부(110)로부터의 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운트할 수 있다. 즉, 카운터(130)는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 상기 펄스의 폭을 상기 기준 시간 단위로 카운트할 수 있는데, 보다 상세하게는 변환부(110)로부터의 펄스의 폭을 상기 기준 시간 단위로 반복적으로 줄여나가며 수를 카운트할 수 있는데, 예를 들면 변환부(110)로부터의 펄스의 폭이 상기 기준 시간 단위로 3회 반복하였을 때, 그 펄스의 폭이 남아 있지 않거나, 상기 기준 시간 단위보다 적으면 펄스의 폭을 카운트한 수는 3으로 볼 수 있고, 마찬가지로, 변환부(110)로부터의 펄스의 폭이 상기 기준 시간 단위로 7회 반복하였을 때, 그 펄스의 폭이 남아 있지 않거나, 상기 기준 시간 단위보다 적으면 펄스의 폭을 카운트한 수는 7로 볼 수 있다.
카운터(130)에 의해 카운터한 수는 그 부호와 함께 연산부(140)에 전달된다.
연산부(140)는 제1 및 제2 저장부(141,142)와 뺄셈부(143)를 포함할 수 있다. 제1 및 제2 저장부(141,142) 각각은 홀 디바이스(A)의 검출 방향인 수직 방향과 수평 방향별 제1 및 제2 검출 신호의 레벨차에 따른 펄스에 대응되는 수 및 부호를 각각 저장하고, 뺄셈부(143)는 제1 및 제2 저장부(141,142)에 저장된 수를 마이너스 연산할 수 있다. 이에 따라, 제1 및 제2 검출 신호에 포함된 오프셋 전압은 제거되고 2배의 홀 전압만이 구해질 수 있다.
+10(홀 전압) -10(홀 전압) 마이너스 연산 2배의 홀전압
+13(오프셋전압) 23 3 23-3 20
+2(오프셋전압) 12 -8 12+8 20
-13(오프셋전압) -3 -23 -3+23 20
예를 들어 상기한 표와 같이 홀 전압과 오프셋 전압이 연산되었다고 가정할 경우, 오프셋 전압이 플러스 전압 레벨 또는 마이너스 전압 레벨에 치우쳐있거나 '0'전압 레벨 부근 정도로 경미하게 발생되더라도 오프셋이 정확하게 제거되는 것을 볼 수 있다.
한편, 도 5를 참조하면, 변환부(110)에는 트랜지스터에 의한 기생 성분, 설계 오차 등에 의한 오프셋 전압(VMPCOS)이 존재할 수 있으며, 이 또한 직류 전압으로 표현될 수 있다. 이에 따라, 총 오프셋 전압은 홀 디바이스(A)의 오프셋 전압(Vos)과 변환부(110)의 오프셋 전압(VMPCOS)의 합이 될 수 있다. 도 8을 참조하면, 오프셋 전압이 없을 경우, 식별부호 ①의 시점에서 측정된 펄스와 식별부호 ②의 시점에서 측정된 펄스는 입력 신호가 동일할 경우 서로 동일할 수 있다. 그러나, 오프셋이 발생할 경우, 식별부호 ①의 시점에서 측정된 펄스와 식별부호 ②의 시점에서 측정된 펄스의 폭은 서로 다를 수 있다.
더하여, 식별부호 B,C와 같이 제1 및 제2 클럭 신호(CLK1,CLK2)의 엣지(edge)에는 잔여 스파이크(residual spike) 전압이 존재하기 때문에 기준 클럭(Clk_detection)은 제1 및 제2 클럭 신호(CLK1,CLK2)의 엣지(edge)에 겹쳐지지 않도록 하여야 한다.
상술한 바와 같이, 본 발명에 따르면, 홀(Hall) 전압을 펄스로 변환한 후 변환된 펄스를 카운트하고, 카운트된 수에 대하여 마이너스 연산을 수행함으로써 홀 전압에 포함된 오프셋을 제거하여, 회로 구현이 용이하고 전력 소모가 적으며 출력 신호의 오프셋이 제거된 디지털 방식의 홀 센서를 제공할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...홀 센서
110...변환부
120...부호 검출부
130...카운터
140...연산부

Claims (20)

  1. 사전에 설정된 복수의 검출 방향에 따라 자계를 전압으로 검출하는 홀(Hall) 디바이스에 의해 상기 복수의 검출 방향별로 검출된 제1 및 제2 검출 전압간의 레벨차를 폭으로 갖는 펄스로 변환하는 변환부;
    상기 제1 및 제2 검출 전압을 비교하여 그 비교 결과에 따라 상기 펄스의 +부호 또는 -부호를 결정하는 부호 결정부;
    상기 변환부로부터의 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운트하는 카운터; 및
    상기 부호 결정부에 의해 결정된 부호에 따라 상기 카운터에 의해 카운팅된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋 전압을 제거하는 연산부
    를 포함하는 오프셋 제거 기능을 갖는 홀 센서.
  2. 제1항에 있어서, 상기 변환부는
    구동 전원단과 접지 사이에 연결되어, 사전에 설정된 기준 클럭 신호에 따라 각각 인버팅 동작하는 제1 및 제2 인버터;
    상기 제1 인버터와 접지 사이에 연결되어 게이트로 상기 제1 검출 전압을 입력받는 제1 트랜지스터;
    상기 제2 인버터와 접지 사이에 연결되어 게이트로 상기 제2 검출 전압을 입력받는 제2 트랜지스터; 및
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 출력을 배타적 논리합 연산하는 논리 게이트
    를 포함하는 오프셋 제거 기능을 갖는 홀 센서.
  3. 제2항에 있어서, 상기 변환부는
    상기 제1 트랜지스터의 출력을 버퍼링하여 상기 논리 게이트에 전달하는 제1 버퍼; 및
    상기 제2 트랜지스터의 출력을 버퍼링하여 상기 논리 게이트에 전달하는 제2 버퍼
    를 더 포함하는 것을 특징으로 하는 오프셋 제거 기능을 갖는 홀 센서.
  4. 제3항에 있어서,
    상기 변환부는 상기 논리 게이트의 출력을 버퍼링하는 출력 버퍼를 더 포함하는 오프셋 제거 기능을 갖는 홀 센서.
  5. 제2항에 있어서,
    상기 부호 결정부는 상기 제1 트랜지스터의 출력과 상기 제2 트랜지스터의 출력을 비교하여 상기 펄스의 +부호 또는 -부호를 결정하는 오프셋 제거 기능을 갖는 홀 센서.
  6. 제5항에 있어서, 부호 결정부는
    상기 제2 트랜지스터의 출력을 반전시키는 제1 낫(Not) 게이트;
    상기 제1 트랜지스터의 출력과 상기 제1 낫 게이트로부터의 반전된 제2 트랜지스터의 출력을 논리곱 연산하는 제1 앤드 게이트;
    상기 제1 트랜지스터의 출력을 반전시키는 제2 낫(Not) 게이트; 및
    상기 제2 낫 게이트로부터의 반전된 제1 트랜지스터의 출력과 상기 제2 트랜지스터의 출력을 논리곱 연산하는 제2 앤드 게이트
    를 포함하는 오프셋 제거 기능을 갖는 홀 센서.
  7. 제1항에 있어서, 상기 연산부는
    상기 카운터로부터 상기 제1 검출 전압에 해당하는 수를 저장하는 제1 저장부;
    상기 카운터로부터 상기 제2 검출 전압에 해당하는 수를 저장하는 제2 저장부; 및
    상기 제1 저장부 및 상기 제2 저장부의 수를 마이너스 연산하는 뺄셈부
    를 포함하는 오프셋 제거 기능을 갖는 홀 센서.
  8. 제1항에 있어서,
    상기 카운터는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 상기 펄스의 폭을 상기 기준 시간 단위로 카운팅하는 오프셋 제거 기능을 갖는 홀 센서.
  9. 제1항에 있어서,
    상기 검출 방향은 상기 홀 디바이스의 홀 플레이트(Hall plate)의 수직 방향과 수평 방향인 오프셋 제거 기능을 갖는 홀 센서.
  10. 제9항에 있어서,
    상기 연산부는 상기 수직 방향일 때의 펄스를 카운트한 수와 상기 수평 방향일 때의 펄스를 카운트한 수를 마이너스 연산하는 오프셋 제거 기능을 갖는 홀 센서.
  11. 사전에 설정된 복수의 검출 방향에 따라 자계를 전압으로 검출하는 홀(Hall) 디바이스에 의해 상기 복수의 검출 방향별로 검출된 제1 및 제2 검출 전압간의 레벨차를 폭으로 갖는 펄스로 변환하는 단계;
    상기 제1 및 제2 검출 전압을 비교하여 그 비교 결과에 따라 상기 펄스의 +부호 또는 -부호를 결정하는 단계;
    상기 펄스의 폭을 사전에 설정된 기준 시간 단위로 카운트하는 단계; 및
    결정된 부호에 따라 카운팅된 수를 마이너스 연산하여 상기 제1 및 제2 검출 전압에 포함된 오프셋 전압을 제거하는 단계
    를 포함하는 홀 센서의 오프셋 제거 방법.
  12. 제11항에 있어서, 상기 펄스로 변환하는 단계는
    사전에 설정된 기준 클럭 신호에 따라 상기 제1 및 제2 검출 전압의 레벨을 인버팅하는 단계; 및
    인버팅된 전압을 배타적 논리합 연산하는 단계
    를 포함하는 홀 센서의 오프셋 제거 방법.
  13. 제12항에 있어서,
    상기 펄스로 변환하는 단계는 인버팅된 전압을 논리합 연산 전에 버퍼링하는 단계를 더 포함하는 홀 센서의 오프셋 제거 방법.
  14. 제12항에 있어서,
    상기 펄스로 변환하는 단계는 배타적 논리합 연산된 결과를 버퍼링하는 단계를 더 포함하는 홀 센서의 오프셋 제거 방법.
  15. 제12항에 있어서,
    상기 부호를 결정하는 단계는 인버팅된 전압을 각각 비교하여 상기 펄스의 +부호 또는 -부호를 결정하는 홀 센서의 오프셋 제거 방법.
  16. 제15항에 있어서, 상기 부호를 결정하는 단계는
    인버팅된 전압을 각각 반전시키는 단계;
    상기 제1 검출 전압이 인버팅된 전압과 상기 제2 검출 전압이 인버팅된 전압을 반전시킨 반전된 전압을 논리곱 연산하는 단계; 및
    상기 제2 검출 전압이 인버팅된 전압과 상기 제1 검출 전압이 인버팅된 전압을 반전시킨 반전된 전압을 논리곱 연산하는 단계
    를 포함하는 홀 센서의 오프셋 제거 방법.
  17. 제11항에 있어서, 상기 오프셋 전압을 제거하는 단계는
    상기 제1 및 제2 검출 전압에 해당되는 카운트된 수를 저장하는 단계; 및
    저장된 상기 제1 및 제2 검출 전압에 해당되는 카운트 수를 마이너스 연산하는 단계
    를 포함하는 홀 센서의 오프셋 제거 방법.
  18. 제11항에 있어서,
    상기 카운트하는 단계는 타임 투 디지털 컨버터(Time To Digital Converter) 방식으로 상기 펄스의 폭을 상기 기준 시간 단위로 카운팅하는 홀 센서의 오프셋 제거 방법.
  19. 제11항에 있어서,
    상기 검출 방향은 상기 홀 디바이스의 홀 플레이트(Hall plate)의 수직 방향과 수평 방향인 홀 센서의 오프셋 제거 방법.
  20. 제19항에 있어서,
    상기 카운트하는 단계는 상기 수직 방향일 때의 펄스를 카운트한 수와 상기 수평 방향일 때의 펄스를 카운트한 수를 마이너스 연산하는 홀 센서의 오프셋 제거 방법.
KR1020110031815A 2011-04-06 2011-04-06 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법 KR20120114065A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110031815A KR20120114065A (ko) 2011-04-06 2011-04-06 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법
US13/188,247 US20120256622A1 (en) 2011-04-06 2011-07-21 Hall sensor having offset removal function and offset removing method thereof
JP2011228313A JP2012220488A (ja) 2011-04-06 2011-10-17 オフセットキャンセル機能を有するホールセンサ及びこれのオフセットキャンセル方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031815A KR20120114065A (ko) 2011-04-06 2011-04-06 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법

Publications (1)

Publication Number Publication Date
KR20120114065A true KR20120114065A (ko) 2012-10-16

Family

ID=46965589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031815A KR20120114065A (ko) 2011-04-06 2011-04-06 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법

Country Status (3)

Country Link
US (1) US20120256622A1 (ko)
JP (1) JP2012220488A (ko)
KR (1) KR20120114065A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106488178B (zh) * 2015-08-26 2019-02-12 深圳市燃气集团股份有限公司 一种带摄像头的地下电子标签探测仪
KR20170107819A (ko) * 2016-03-16 2017-09-26 삼성전기주식회사 홀 센서 옵셋 보정 회로 및 이를 갖는 카메라 모듈
CN109698687B (zh) * 2019-02-25 2023-08-15 成都芯进电子有限公司 一种磁信号检测时序控制电路及控制方法
KR20210071289A (ko) * 2019-12-06 2021-06-16 삼성전기주식회사 홀 센서 출력단자 전압 감시 회로 및 렌즈 모듈 구동 제어기 지원 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318179A (ja) * 1988-06-20 1989-12-22 Toshiba Corp 乗算器
JP4675994B2 (ja) * 2008-08-27 2011-04-27 株式会社東芝 磁気センサ及び磁気測定方法

Also Published As

Publication number Publication date
JP2012220488A (ja) 2012-11-12
US20120256622A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
US7911185B2 (en) Battery voltage detection circuit
KR20120114065A (ko) 오프셋 제거 기능을 갖는 홀 센서 및 이의 오프셋 제거 방법
TWI586942B (zh) Magnetic position sensor and position detection method
KR101877997B1 (ko) 자기 센서 장치
TW200710420A (en) Signal detecting circuit of magnetic sensor
JP4675994B2 (ja) 磁気センサ及び磁気測定方法
KR102105034B1 (ko) 자기 센서 회로
TWI640794B (zh) 感測器裝置
JP2016500993A5 (ko)
WO2019015301A1 (zh) 电容补偿模组、方法、自容式触控显示面板和装置
JP7106916B2 (ja) 演算増幅回路及びこれを使用した電流検出装置
TWI531801B (zh) 電壓偵測電路
KR101171561B1 (ko) 펄스 폭에 따라 동작하는 슈미트 트리거 회로
JP4668690B2 (ja) 信号変換回路
JP2011166240A (ja) 静電容量検出方式および静電容量検出装置
US8963862B2 (en) Driving signal generating system for a touch panel
US11789048B2 (en) Circuit for driving an inductive load, corresponding device, vehicle and method
US8339171B1 (en) Threshold voltage detection circuit
JP6707922B2 (ja) 物理量センサ
TW201405153A (zh) 觸控面板控制器、觸控面板系統及電子機器
JP6973335B2 (ja) 過電流検出装置
RU2276457C2 (ru) Аналого-цифровой преобразователь
TWI431916B (zh) 自動重置之暫態數位轉換器及電子產品
JP2012107939A (ja) 磁気抵抗素子を用いた磁気センサ
JP2020010243A (ja) 変換回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid