KR20120113633A - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR20120113633A
KR20120113633A KR1020110031432A KR20110031432A KR20120113633A KR 20120113633 A KR20120113633 A KR 20120113633A KR 1020110031432 A KR1020110031432 A KR 1020110031432A KR 20110031432 A KR20110031432 A KR 20110031432A KR 20120113633 A KR20120113633 A KR 20120113633A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit pattern
circuit board
printed circuit
Prior art date
Application number
KR1020110031432A
Other languages
Korean (ko)
Other versions
KR101926565B1 (en
Inventor
임설희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110031432A priority Critical patent/KR101926565B1/en
Publication of KR20120113633A publication Critical patent/KR20120113633A/en
Application granted granted Critical
Publication of KR101926565B1 publication Critical patent/KR101926565B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to improve a solder bonding property by plating the upper side of a nickel layer with a copper thin film to increasing the content of copper. CONSTITUTION: A circuit pattern(124) is formed on an insulation plate(110). A pad(122) is connected to the circuit pattern. A first metal layer(130) with nickel is formed on the circuit pattern. A second metal layer(140) with copper is formed on the first metal layer. A third metal layer(150) with silver is formed on the second metal layer.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.The circuit board includes a circuit pattern on an electrically insulating substrate, and is a substrate for mounting electronic components or the like.

이러한 인쇄 회로 기판의 제조에 있어 납땜 및 접착 패드에 납땜이 가능하고 접착 가능한 층을 형성하기 위해서 다양한 표면 처리 기법들이 이용되고 있다. In the manufacture of such printed circuit boards, various surface treatment techniques have been used to form solderable and bondable layers on soldering and adhesive pads.

일반적으로 전해 니켈/금 표면처리가 주로 사용되고 있었으나, 최근에는 디자인 자유도와 가격적인 측면에서 큰 장점을 갖는 니켈/팔라듐/금 표면처리가 각광받고 있다. In general, electrolytic nickel / gold surface treatments have been mainly used, but recently, nickel / palladium / gold surface treatments having great advantages in terms of design freedom and price have been in the spotlight.

상기 표면처리를 위한 각각의 도금층을 살펴보면, 니켈-인 합금층, 팔라듐-인 합금층이 주로 사용되고 있으며, 니켈 도금층 내 인 함유량은 일반적으로 6~8% 정도이다. Looking at each plated layer for the surface treatment, a nickel-phosphorus alloy layer, a palladium-phosphorus alloy layer is mainly used, the phosphorus content in the nickel plated layer is generally about 6-8%.

이때, 상기 니켈 도금층 내에 포함된 인 함유량에 따라 니켈 도금층이 갖는 특성이 변하며 일반적으로 인 함유량이 높아짐에 따라 결정질 구조에서 비결정질 구조로 바뀌게 된다.At this time, the characteristics of the nickel plating layer is changed according to the phosphorus content contained in the nickel plating layer, and in general, as the phosphorus content is increased, the crystalline structure is changed into an amorphous structure.

또한, 상기 인 함유량이 높아지면 니켈 도금층의 내부식성이 우수해져 기존의 치환 금 도금 공정으로부터 발생할 수 있는 침식 현상을 억제할 수 있다. 이러한 침식현상(일반적으로 블랙 패드 현상이라고 함)을 억제하기 위해 무전해 니켈/팔라듐/금 도금 공정이 개발되었고, 이 공정에서는 니켈 도금 후속 공정이 치환 반응이 아닌 환원 반응에 의해 일어나므로 상기와 같은 침식 현상은 발생하지 않고 있다. In addition, when the phosphorus content is increased, corrosion resistance of the nickel plating layer may be excellent, thereby preventing erosion that may occur from the existing substitution gold plating process. The electroless nickel / palladium / gold plating process has been developed to suppress such erosion (commonly called black pad phenomenon). In this process, the subsequent nickel plating process is performed by a reduction reaction rather than a substitution reaction. Erosion does not occur.

이와 같은 무전해 니켈/팔라듐/ 금 도금층을 사용하는 인쇄 회로 기판의 경우 낮은 금 도금 두께에서도 우수한 솔더 접합 특성 및 와이어 본딩성을 얻을 수 있는 장점을 가지며, 이에 따라 고 신뢰성이 요구되는 패키지 제품에 적용되고 있다. In the case of the printed circuit board using the electroless nickel / palladium / gold plating layer, it has the advantage of obtaining excellent solder bonding properties and wire bonding properties even at a low gold plating thickness, and thus it is applied to package products requiring high reliability. It is becoming.

그러나, 솔더의 종류가 다양화됨에 따라 각각의 솔더와 상기 도금층 간에 상이한 반응이 일어나고, 이로 인해 각각의 솔더 종류에 따른 솔더 접합 특성이 서로 다르게 나타난다. 이때, 상기 Cu의 함량이 적은 솔더 종류를 사용한 경우에는 P-rich 층이 두꺼워져 솔더 접합 특성이 떨어지는 문제점이 있다.However, as the type of solder is diversified, different reactions occur between each solder and the plating layer, and thus, solder joint characteristics of each solder type are different. In this case, when the solder type having a small content of Cu is used, the P-rich layer is thick, which causes a problem in that solder bonding properties are inferior.

실시 예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a new printed circuit board and a method of manufacturing the same.

실시 예는 솔더의 접착성이 양호한 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having good solder adhesion and a method of manufacturing the same.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned above are clearly understood by those skilled in the art to which the embodiments proposed from the following description belong. Could be.

본 발명의 실시 예에 따른 인쇄회로기판은 절연층과, 상기 절연층 위에 형성되어 있는 회로 패턴 또는 패드와, 상기 회로 패턴 또는 패드 위에 형성되어 있으며, 니켈을 포함하는 제 1 금속층과, 상기 제 1 금속층 위에 형성되어 있으며, 구리를 포함하는 제 2 금속층과, 상기 제 2 금속층 위에 형성되어 있으며, 은을 포함하는 제 3 금속층을 포함한다.A printed circuit board according to an embodiment of the present invention includes an insulating layer, a circuit pattern or pad formed on the insulating layer, a first metal layer formed on the circuit pattern or pad, and including nickel, and the first And a second metal layer formed on the metal layer, the second metal layer containing copper, and a third metal layer formed on the second metal layer and containing silver.

본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 회로 패턴 또는 패드를 형성하는 단계와, 상기 회로 패턴 또는 패드 위에 니켈을 포함하는 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층 위에 구리를 포함하는 제 2 금속층을 형성하는 단계와, 상기 제 2 금속층 위에 은을 포함하는 제 3 금속층을 형성하는 단계를 포함한다.A method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention includes preparing an insulating substrate, forming a circuit pattern or a pad on the insulating substrate, and forming a first metal layer including nickel on the circuit pattern or the pad. Forming a second metal layer including copper on the first metal layer, and forming a third metal layer including silver on the second metal layer.

본 발명에 따른 실시 예에 의하면, 니켈층 상단에 구리 박막 도금을 수행하여 구리의 함량을 높여줌으로써, 니켈 소모량을 감소시켜 솔더 접합 특성을 향상시킬 수 있는 효과가 있다.According to the embodiment of the present invention, by performing a copper thin film plating on the top of the nickel layer to increase the content of copper, there is an effect that can improve the solder joint characteristics by reducing the nickel consumption.

도 1은 본 발명의 제1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 6은 도 1의 인쇄회로기판을 제조하기 위한 제 1 방법을 나타내는 단면도이다.
도 7 내지 도 10은 도 1의 인쇄회로기판을 제조하기 위한 제 2 방법을 나타내는 단면도이다.
도 11은 본 발명의 제2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 12 내지 도 18은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
1 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
2 to 6 are cross-sectional views illustrating a first method for manufacturing the printed circuit board of FIG. 1.
7 to 10 are cross-sectional views illustrating a second method for manufacturing the printed circuit board of FIG. 1.
11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
12 to 18 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 11.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

도 1을 참고하면, 본 발명의 제 1 실시 예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(124)과 연결되어 있는 기저 패드(122) 및 상기 회로 패턴(124)을 덮는 보호층(160)을 포함한다.Referring to FIG. 1, a printed circuit board 100 according to a first embodiment of the present invention may include an insulation plate 110 and a base pad 122 connected to a circuit pattern 124 formed on the insulation plate 110. ) And a protective layer 160 covering the circuit pattern 124.

상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(124)이 형성되어 있는 절연층 영역을 의미할 수도 있다. The insulating plate 110 may be a supporting substrate of a printed circuit board on which a single circuit pattern is formed, but may also mean an insulating layer region in which one circuit pattern 124 is formed among printed circuit boards having a plurality of stacked structures. have.

상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(124)이 연속적으로 형성될 수 있다. When the insulating plate 110 means one insulating layer among a plurality of stacked structures, a plurality of circuit patterns 124 may be continuously formed on the upper or lower portion of the insulating plate 110.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(110) 위에 복수의 회로 패턴(124)과 연결되어 있는 복수의 기저 패드(122)가 형성되어 있다. 상기 기저 패드(122)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저 패드(122)를 의미한다. A plurality of base pads 122 connected to the plurality of circuit patterns 124 are formed on the insulating plate 110. The base pad 122 is a bump for mounting a device mounted on the printed circuit board 100 and refers to a base pad 122 to which solder (not shown) is attached or wire bonded.

상기 회로 패턴(124) 및 기저 패드(122)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(124) 및 기저 패드(122)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다. The circuit pattern 124 and the base pad 122 may be formed of a conductive material, and may be formed by patterning a copper foil layer formed on the insulating plate 110. Therefore, the circuit pattern 124 and the base pad 122 may be formed of an alloy including copper, and roughness may be formed on a surface thereof.

상기 회로 패턴(124) 및 기저 패드(122)의 상면 및 측면에 제 1 금속층(130)이 형성되어 있다.The first metal layer 130 is formed on the top and side surfaces of the circuit pattern 124 and the base pad 122.

제 1 금속층(130)은 니켈(Ni)을 포함하는 니켈 합금층이다. 이때, 상기 제 1 금속층(130)의 표면에는 조도가 형성되어 있을 수도 있다. The first metal layer 130 is a nickel alloy layer containing nickel (Ni). In this case, roughness may be formed on the surface of the first metal layer 130.

제 1 금속층(130)은 니켈을 포함하는 합금으로 형성되는데, 여기에는 일정 함량의 P(인)를 포함할 수 있다.The first metal layer 130 is formed of an alloy containing nickel, which may include a predetermined amount of P (phosphorus).

이때, 상기 제 1 금속층(130)에 포함된 인은 중인 타입 또는 저인 타입으로, 상기 제 1 금속층(130) 내에서 6~13 중량% 범위를 만족하거나, 1~6 중량% 범위를 만족하는 함량을 가질 수 있다. In this case, the phosphorus contained in the first metal layer 130 is a medium type or a low phosphorus type, which satisfies the range of 6 to 13 wt%, or satisfies the range of 1 to 6 wt% in the first metal layer 130. Can have

상기 제 1 금속층(130)의 표면에는 상기 기저 패드(122)와 마찬가지로 조도가 형성될 수 있다.Roughness may be formed on the surface of the first metal layer 130 similarly to the base pad 122.

또한, 상기 제 1 금속층은 0.1 내지 5㎛를 충족하는 두께를 가지며, 상기 기저 패드(122) 또는 회로 패턴(124) 위에 형성된다.In addition, the first metal layer has a thickness satisfying 0.1 to 5 μm and is formed on the base pad 122 or the circuit pattern 124.

상기 제 1 금속층(130)의 상면 및 측면을 감싸며 제 2 금속층(140)이 형성되어 있다. The second metal layer 140 is formed to surround the top and side surfaces of the first metal layer 130.

상기 제 2 금속층(140)은 구리를 포함하는 합금으로 형성된 박막층이다.The second metal layer 140 is a thin film layer formed of an alloy containing copper.

상기 제 2 금속층(140)의 표면에는 상기 제 1 금속층(130)과 마찬가지로 조도가 형성될 수도 있다.Roughness may be formed on the surface of the second metal layer 140 similarly to the first metal layer 130.

또한, 상기 제 2 금속층(140)은 10 내지 100㎚를 충족하는 두께를 가지며, 상기 제 1 금속층(130) 위에 형성된다.In addition, the second metal layer 140 has a thickness satisfying 10 to 100 nm and is formed on the first metal layer 130.

상기 제 2 금속층(140) 위에는 상기 제 2 금속층(140)의 상면 및 측면을 감싸며 제 3 금속층(150)이 형성되어 있다.The third metal layer 150 is formed on the second metal layer 140 to surround the top and side surfaces of the second metal layer 140.

이때, 상기 제 3 금속층(150)은 은을 포함하는 합금으로 형성된다.In this case, the third metal layer 150 is formed of an alloy containing silver.

상기 제 3 금속층(150)은 0.1 내지 5㎛를 충족하는 두께를 가지며, 상기 제 2 금속층(140)의 상면 및 측면을 감싸며 형성된다.The third metal layer 150 has a thickness that satisfies 0.1 to 5㎛, and is formed to surround the top and side surfaces of the second metal layer 140.

상기 회로 패턴(124), 상기 회로 패턴(124) 위의 제1 금속층(130), 제 2 금속층(140) 및 제 3 금속층(150)의 적층 구조가 하나의 금속회로패턴을 구성하며, 기저패드(122), 상기 기저 패드(122) 위에 제1 금속층(130), 제 2 금속층(140) 및 제 3 금속층(150)의 적층 구조가 하나의 패드를 형성한다. The stacked structure of the circuit pattern 124, the first metal layer 130, the second metal layer 140, and the third metal layer 150 on the circuit pattern 124 constitutes a metal circuit pattern, and a base pad A stack structure of the first metal layer 130, the second metal layer 140, and the third metal layer 150 is formed on the base pad 122.

상기 절연 플레이트(110) 위에 회로 패턴(124)을 덮으며 보호층(160)이 형성되어 있다.A protective layer 160 is formed on the insulating plate 110 to cover the circuit pattern 124.

보호층(160)은 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저 패드(122) 적층 구조의 상면, 즉, 제 3 금속층(150)을 개방하는 개구부(162)를 가진다.The protective layer 160 is to protect the surface of the insulating plate 110 and is formed on the front surface of the insulating plate 110, and the upper surface of the base pad 122 stacked structure to be exposed, that is, the third metal layer 150. It has an opening 162 that opens.

상기 노출되어 있는 기저 패드(122)의 제 3 금속층(150) 위에 솔더가 형성되거나, 와이어가 본딩된다. Solder is formed or wires are bonded to the third metal layer 150 of the exposed base pad 122.

상기와 같이, 본 발명에 따른 실시 예에서는 인쇄회로기판(100)의 표면 처리시, 제 1 금속층(130)과 제 3 금속층(150) 사이에 제 2 금속층(140)을 형성시킴으로써, 상기 표면처리의 신뢰성을 높일 수 있도록 한다.As described above, in the embodiment of the present invention, the surface treatment of the printed circuit board 100 is performed by forming the second metal layer 140 between the first metal layer 130 and the third metal layer 150. To increase the reliability.

즉, 일반적으로, 제 3 금속층(150)은 구리, 황동의 경우 직접 도금이 가능하지만, 철, 니켈 및 주석 등에는 도금 밀착성이 좋지 않아 전처리 공정이 필요하게 된다. 또한, 제 3 금속층(150)의 경우 열정 특성이 취약하여 신뢰성 특성이 저하되는 문제가 발생하므로 이를 개선하기 위해 하지에 배리어층을 도입할 필요성이 있다.That is, in general, the third metal layer 150 may be directly plated in the case of copper and brass, but the plating adhesion is not good for iron, nickel, and tin, and the pretreatment process is required. In addition, in the case of the third metal layer 150, since the enthusiasm characteristic is weak and the reliability characteristic is lowered, there is a need to introduce a barrier layer on the lower surface to improve the problem.

이 경우, 제 1 금속층(130) 상단에 제 3 금속층(150)을 형성하는 경우, 은 도금액 내의 은이 일부 치환되어 도금액의 안전성을 저하시키고, 이로 인해 은 도금막이 불균일하게 형성되는 특성을 보이게 된다.In this case, when the third metal layer 150 is formed on the top of the first metal layer 130, the silver in the silver plating solution is partially substituted to reduce the safety of the plating solution, and thus the silver plating film is non-uniformly formed.

따라서, 본 발명에 따른 실시 예에서는 제 3 금속층(150)의 밀착성을 높이기 위해 상기 제 2 금속층(140)을 상기 제 1 금속층(130)과 제 3 금속층(150) 사이에 형성한다.Therefore, in the embodiment according to the present invention, the second metal layer 140 is formed between the first metal layer 130 and the third metal layer 150 to increase the adhesion of the third metal layer 150.

즉, 제 1 금속층(130)과 제 3 금속층(150) 사이에 제 2 금속층(140)을 형성시킴으로써, 은의 도금막 밀착성을 향상시키고, 낮은 구리 함량의 솔더볼을 적용하여도 높은 구리 함량의 솔더볼을 적용한 경우의 솔더 접합성과 유사한 성능을 확보할 수 있다.That is, by forming the second metal layer 140 between the first metal layer 130 and the third metal layer 150, the adhesion of the silver plated film is improved, and even if a low copper content solder ball is applied, Similar performance can be achieved with solder joints.

한편, 상기 제 2 금속층(140)의 두께가 200nm 이상인 경우에는 열처리에 따라 구리 성분이 제 3 금속층(150)으로 확산되어 상기 제 1 금속층(130)이 배리어 역할을 할 수 없으므로, 상기 제 2 금속층(140)의 두께는 10 내지 100㎚ 범위를 만족하도록 한다.On the other hand, when the thickness of the second metal layer 140 is 200nm or more, since the copper component is diffused into the third metal layer 150 by heat treatment, the first metal layer 130 may not act as a barrier, and thus, the second metal layer The thickness of 140 is to satisfy the range of 10 to 100 nm.

이하에서는 도 2 내지 10을 참고하여, 도 1의 인쇄회로기판(100)을 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 1 will be described with reference to FIGS. 2 to 10.

도 2 내지 6은 도 1의 인쇄회로기판을 제조하기 위한 제 1 방법을 나타내는 단면도이다.2 to 6 are cross-sectional views illustrating a first method for manufacturing the printed circuit board of FIG. 1.

먼저, 도 2와 같이 절연 플레이트(110) 위에 도전층(120)을 적층한다. 이때, 상기 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(120)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.First, as illustrated in FIG. 2, the conductive layer 120 is stacked on the insulating plate 110. In this case, when the insulating plate 110 is an insulating layer, the laminated structure of the insulating layer and the conductive layer 120 may be a conventional copper clad laminate (CCL).

절연 플레이트(110)와 도전층(120)의 적층 구조에서 상기 도전층(120)을 식각하여 도 3의 기저 패드(122) 및 회로 패턴(124)을 형성한다.In the stacked structure of the insulating plate 110 and the conductive layer 120, the conductive layer 120 is etched to form the base pad 122 and the circuit pattern 124 of FIG. 3.

다음으로, 패터닝된 기저 패드(122)와 회로 패턴(124)을 씨드층으로 전해 도금을 수행하여 도 4의 제 1 금속층(130)을 형성한다.Next, the first metal layer 130 of FIG. 4 is formed by electroplating the patterned base pad 122 and the circuit pattern 124 with the seed layer.

제 1 금속층(130)은 니켈 및 P(인)과의 합금으로 형성될 수 있으며, 전압을 조절하여 일정 두께를 넘지 않도록 형성한다.The first metal layer 130 may be formed of an alloy of nickel and P (phosphorus), and is formed so as not to exceed a predetermined thickness by controlling a voltage.

이때, 상기 제 1 금속층(130) 형성에 사용되는 도금액은 니켈과 인의 혼합에 의해 조성되며, 상기 인은 저인 또는 중인 타입 중 어느 하나의 타입이 사용될 수 있다. 다시 말해서, 상기 도금액 내에 포함된 상기 인의 함량은 1~13 중량%를 만족하도록 한다.In this case, the plating liquid used to form the first metal layer 130 is formed by mixing nickel and phosphorus, and the phosphorus may be any one of a low phosphorus and a phosphorus type. In other words, the content of the phosphorus contained in the plating solution is to satisfy 1 to 13% by weight.

이때, 상기 제 1 금속층(130)은 0.1 내지 5㎛를 충족하는 두께를 가지도록 한다.At this time, the first metal layer 130 has a thickness that satisfies 0.1 to 5㎛.

또한, 상기 회로 패턴(124) 및 기저 패드(122)에 도금을 원활히 수행하도록 조도를 부여할 수 있으며, 조도 부여는 상기 회로 패턴(124) 및 기저 패드(122)를 씨드층으로 구리를 러프하게 도금함으로써 수행할 수 있다.In addition, roughness may be applied to the circuit pattern 124 and the base pad 122 so as to smoothly perform plating, and roughening may be performed by roughening copper to the seed layer using the circuit pattern 124 and the base pad 122. It can be performed by plating.

또한, 상기 제 1 금속층(130)은 상기 회로 패턴(124) 및 기저 패드(122)를 씨드층으로 전해 도금함으로써 회로 패턴(124) 및 기저 패드(122)의 상면 및 측면까지 형성될 수 있다.In addition, the first metal layer 130 may be formed to the top and side surfaces of the circuit pattern 124 and the base pad 122 by electroplating the circuit pattern 124 and the base pad 122 with a seed layer.

다음으로, 도 5와 같이, 제 1 금속층(130)을 씨드층으로 전해도금을 수행하여 제 2 금속층(140)을 형성한다.Next, as shown in FIG. 5, the second metal layer 140 is formed by electroplating the first metal layer 130 with the seed layer.

상기 제 2 금속층(140)은 구리를 포함하는 합금으로 형성되며, 상기 제 1 금속층(130)의 상면 및 측면에 감싸며 형성될 수 있다.The second metal layer 140 may be formed of an alloy including copper, and may be formed to surround the top and side surfaces of the first metal layer 130.

이때, 상기 제 2 금속층(140)은 10 내지 100㎚를 충족하는 두께를 가지도록 한다. 즉, 상기 제 2 금속층(140)의 두께가 200㎚를 초과하는 경우에는 열처리에 따라 구리 성분이 상층으로 확산되어 인쇄회로기판(100)의 신뢰성을 저하시키기 때문에 상기 제 2 금속층(140)은 10 내지 100㎚를 충족하도록 하는 두께로 형성한다.In this case, the second metal layer 140 has a thickness that satisfies 10 to 100nm. That is, when the thickness of the second metal layer 140 exceeds 200 nm, the copper component diffuses to the upper layer due to the heat treatment, thereby lowering the reliability of the printed circuit board 100. It is formed to a thickness so as to satisfy to 100nm.

또한, 상기 제 1 금속층(130)에는 제 2 금속층(140)이 원활히 도금될 수 있도록 표면에 조도가 부여될 수 있으며, 이와 마찬가지로 제 2 금속층(140)에는 제 3 금속층(150)이 원활히 도금될 수 있도록 표면에 조도가 부여될 수 있다.In addition, roughness may be applied to a surface of the first metal layer 130 so that the second metal layer 140 may be smoothly plated. Similarly, the second metal layer 140 may be smoothly plated with the third metal layer 150. Roughness may be imparted to the surface to make it possible.

다음으로, 도 6과 같이 제 2 금속층(140) 위에 제 3 금속층(150)을 형성한다. 이때, 상기 제 3 금속층(150)은 은을 포함하는 합금으로 형성되며, 무전해 도금에 의해 형성될 수 있다.Next, as shown in FIG. 6, a third metal layer 150 is formed on the second metal layer 140. In this case, the third metal layer 150 may be formed of an alloy containing silver, and may be formed by electroless plating.

제 3 금속층(150)도 제2 금속층(140)의 상면 및 측면을 감싸며 형성될 수 있다.The third metal layer 150 may also be formed to surround the top and side surfaces of the second metal layer 140.

다음으로, 도 1과 같이 회로 패턴(124)을 매립하면서 상기 패드 구조를 개방하는 개구부(162)를 갖도록 보호층(160)을 도포함으로써 도 1의 인쇄회로기판(100)이 형성된다.Next, as shown in FIG. 1, the printed circuit board 100 of FIG. 1 is formed by applying the protective layer 160 to have an opening 162 that opens the pad structure while filling the circuit pattern 124.

한편, 도 1의 인쇄회로기판(100)은 무전해 도금을 통하여 제조될 수도 있다.Meanwhile, the printed circuit board 100 of FIG. 1 may be manufactured through electroless plating.

도 7 내지 도 10은 도 1의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.7 to 10 are cross-sectional views illustrating a second method for manufacturing the printed circuit board of FIG. 1.

먼저, 도 7과 같이 절연 플레이트(110) 위에 패터닝된 회로 패턴(124) 및 기저 패드(122)를 형성한 뒤, 무전해 도금을 수행하여 도 7과 같이, 절연 플레이트(110) 전면에 제 1 도금층(132)을 형성한다.First, as shown in FIG. 7, the patterned circuit pattern 124 and the base pad 122 are formed on the insulating plate 110, and then electroless plating is performed to form a first surface on the front of the insulating plate 110. The plating layer 132 is formed.

이때, 절연 플레이트(110)의 스미어를 제거하기 위한 디스미어 공정을 수행함으로써 절연 플레이트(110)의 표면에 조도가 부여될 수 있다. In this case, roughness may be imparted to the surface of the insulating plate 110 by performing a desmear process for removing the smear of the insulating plate 110.

무전해 도금을 수행하여 형성되는 제 1 도금층(132)은 니켈 및 P(인) 과의 합금으로 형성될 수 있다.The first plating layer 132 formed by performing electroless plating may be formed of an alloy of nickel and P (phosphorus).

다음으로, 도 8과 같이 무전해 도금을 수행하여 제 1 도금층(132) 위에 제2 도금층(142)을 형성한다. Next, electroless plating is performed as shown in FIG. 8 to form a second plating layer 142 on the first plating layer 132.

무전해 도금을 수행하여 형성되는 제 2 도금층(142)은 구리를 포함하는 합금으로 형성될 수 있다.The second plating layer 142 formed by performing electroless plating may be formed of an alloy including copper.

이때, 상기 제 1 도금층(132)은 0.1 내지 5㎛를 충족하는 두께를 가지고, 상기 제 2 도금층(142)은 10 내지 100㎚를 충족하는 두께를 가지며 형성되는 것이 바람직하다.In this case, it is preferable that the first plating layer 132 has a thickness satisfying 0.1 to 5 μm, and the second plating layer 142 has a thickness satisfying 10 to 100 nm.

다음으로, 도 9와 같이 무전해 도금을 수행하여, 상기 제 2 도금층(142) 위에 제 3 도금층(152)을 형성한다.Next, electroless plating is performed as shown in FIG. 9 to form a third plating layer 152 on the second plating layer 142.

상기 제 3 도금층(155)은 은을 포함하는 합금으로 0.1 내지 5㎛를 충족하는 두께를 가지고 형성될 수 있다.The third plating layer 155 may be formed of an alloy containing silver having a thickness satisfying 0.1 to 5 μm.

마지막으로, 도 10과 같이 제 1 내지 제3 도금층(132, 142, 152)을 회로 패턴(124) 및 기저 패드(122)를 덮는 영역만 남도록 식각함으로써 회로 패턴(124) 및 기저 패드(122) 위에 제 1 도금층(132)을 식각한 제 1 금속층(130), 제2 도금층(142)을 식각한 제2 금속층(140) 및 제3 도금층(152)을 식각한 제3 금속층(150)이 형성된다.Finally, the circuit patterns 124 and the base pad 122 are etched by etching the first to third plating layers 132, 142, and 152 so that only the area covering the circuit pattern 124 and the base pad 122 remains. The first metal layer 130 etched from the first plating layer 132, the second metal layer 140 etched from the second plating layer 142, and the third metal layer 150 etched from the third plating layer 152 are formed thereon. do.

이때, 무전해 도금으로 형성되는 인쇄회로기판(100)의 경우, 제 1 금속층(130)은 기저 패드(122) 및 회로 패턴(124)의 측면까지 둘러싸도록 형성될 수 있으나, 제 2 금속층(140) 및 제 3 금속층(150)은 제 1 금속층(130)의 상면에만 형성됨으로써 도 1의 인쇄회로기판(100)과의 구성이 일부 상이하다.In this case, in the case of the printed circuit board 100 formed by electroless plating, the first metal layer 130 may be formed to surround side surfaces of the base pad 122 and the circuit pattern 124. ) And the third metal layer 150 are formed only on the upper surface of the first metal layer 130, and thus have a configuration different from that of the printed circuit board 100 of FIG. 1.

이하에서는 도 11 내지 도 18을 참고하여 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 설명한다.Hereinafter, a printed circuit board according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 11 to 18.

도 11은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면도이다.11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.

도 11을 참고하면, 본 발명의 제 2 실시 예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 회로 패턴(224)과 연결되어 있는 기저 패드(222) 및 상기 회로 패턴을 덮는 보호층(260)를 포함한다.Referring to FIG. 11, a printed circuit board 200 according to a second embodiment of the present invention may include an insulation plate 210 and a base pad 222 connected to a circuit pattern 224 formed on the insulation plate 210. ) And a protective layer 260 covering the circuit pattern.

상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 210 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 210 includes a polymer resin, the insulation plate 210 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(210) 위에 복수의 회로 패턴(224)과 연결되어 있는 복수의 기저 패드(222)가 형성되어 있다. 상기 기저 패드(222)는 인쇄회로기판(200) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나, 와이어 본딩되는 기저 패드(222)를 의미한다. A plurality of base pads 222 connected to the plurality of circuit patterns 224 are formed on the insulating plate 210. The base pad 222 is a bump for mounting a device mounted on the printed circuit board 200 and refers to a base pad 222 to which solder (not shown) is attached or wire bonded.

상기 회로 패턴(224) 및 기저 패드(222)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다. The circuit pattern 224 and the base pad 222 may be formed of a conductive material, and may be formed by simultaneously patterning a copper foil layer formed on the insulating plate 110, and may be formed of an alloy including copper.

상기 회로 패턴(224) 및 기저 패드(222)의 상면 및 측면에 제 1 금속층(230)이 형성되어 있다. 제1 금속층(230)은 니켈 및 P(인)과의 합금으로 형성될 수 있다. The first metal layer 230 is formed on the top and side surfaces of the circuit pattern 224 and the base pad 222. The first metal layer 230 may be formed of an alloy of nickel and P (phosphorus).

상기 절연 플레이트(210) 위에 회로 패턴(224)을 덮으며 보호층(260)이 형성되어 있다.A protective layer 260 is formed on the insulating plate 210 to cover the circuit pattern 224.

보호층(260)은 절연 플레이트(210)의 표면을 보호하기 위한 것으로 절연 플레이트(210)의 전면에 형성되며, 노출되어야 하는 기저 패드(222) 적층 구조의 상면, 제1 금속층(230)을 개방하는 개구부(262)를 가진다.The protective layer 260 is to protect the surface of the insulating plate 210 and is formed on the front surface of the insulating plate 210, and opens the first metal layer 230 and the upper surface of the base pad 222 stacked structure to be exposed. It has an opening 262 to be.

노출되어 있는 기저 패드(220)의 제 1 금속층(230) 위에 제2 금속층(240)이 형성되어 있다. 제 2 금속층(240)은 구리를 포함하는 합금으로 형성될 수 있다.The second metal layer 240 is formed on the first metal layer 230 of the exposed base pad 220. The second metal layer 240 may be formed of an alloy including copper.

또한, 상기 제 2 금속층(240) 위에 제 3 금속층(250)이 형성되어 있다. 상기 제 3 금속층(250)은 은을 포함하는 합금으로 형성된다.In addition, a third metal layer 250 is formed on the second metal layer 240. The third metal layer 250 is formed of an alloy containing silver.

이때, 상기 제 1 금속층(230)은 0.1 내지 5㎛를 충족하는 두께를 가지고, 상기 제 2 금속층(240)은 10 내지 100㎚를 충족하는 두께를 가지며, 상기 제 3 금속층(250)은 0.1 내지 5㎛를 충족하는 두께를 가지며 형성된다.In this case, the first metal layer 230 has a thickness of 0.1 to 5㎛, the second metal layer 240 has a thickness of 10 to 100nm, the third metal layer 250 is 0.1 to It is formed with a thickness that meets 5 μm.

또한, 상기 제2 및 제3 금속층(240, 250)은 보호층(260)의 개구부(262)의 측면을 감싸며 형성될 수 있다.In addition, the second and third metal layers 240 and 250 may be formed to surround side surfaces of the opening 262 of the protective layer 260.

이와 같이, 도 11의 인쇄회로기판(200)은 도 1의 인쇄회로기판(100)과 달리, 제2 및 제3 금속층(240, 250)이 패드 구조에만 형성되어 보호층(260)의 개구부(262) 측면까지 확장되어 형성되는 구조를 가진다.As described above, unlike the printed circuit board 100 of FIG. 1, the printed circuit board 200 of FIG. 11 has the second and third metal layers 240 and 250 formed only in the pad structure to form the openings of the protective layer 260. 262) has a structure extending to the side.

또한, 이와 달리 제1 내지 제3 금속층(230, 240, 250)이 기저 패드(222)에만 형성되어 제1 내지 제3 금속층(230, 240, 250)이 개구부(262)의 측면까지 확장되어 형성될 수도 있다.In addition, the first to third metal layers 230, 240 and 250 are formed only on the base pad 222 so that the first to third metal layers 230, 240 and 250 extend to the side surface of the opening 262. May be

노출되어 있는 기저 패드(220)의 제 3 금속층(250) 위에 솔더가 형성되거나, 와이어 본딩을 수행하여 소자와 부착할 수 있다.Solder may be formed on the third metal layer 250 of the exposed base pad 220 or may be attached to the device by performing wire bonding.

도 12 내지 도 18은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.12 to 18 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 11.

먼저, 도 12와 같이 절연 플레이트(210) 위에 도전층을 적층하며, 절연 플레이트(210)가 절연층인 경우, 절연층과 도전층의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.First, as illustrated in FIG. 12, when the conductive layer is stacked on the insulating plate 210, and the insulating plate 210 is an insulating layer, the laminated structure of the insulating layer and the conductive layer may be a conventional copper clad laminate (CCL).

절연 플레이트(210)와 도전층의 적층 구조에서 상기 도전층을 식각하여 도 12의 기저 패드(222) 및 회로 패턴(224)을 형성한다.The conductive layer is etched in the stacked structure of the insulating plate 210 and the conductive layer to form the base pad 222 and the circuit pattern 224 of FIG. 12.

다음으로, 도 13과 같이 패터닝된 기저 패드(222)와 회로 패턴(224) 위에 무전해 도금을 수행하여 제 1 도금층(232)를 형성한다. Next, as shown in FIG. 13, the first plating layer 232 is formed by performing electroless plating on the patterned base pad 222 and the circuit pattern 224.

이때, 제 1 도금층(235)은 니켈과 인을 포함하는 합금층이다. In this case, the first plating layer 235 is an alloy layer containing nickel and phosphorous.

이때, 절연 플레이트(210), 회로 패턴(224) 및 기저 패드(222)에 제 1 도금층(232)의 형성을 원활하게 하기 위해 조도를 부여할 수 있다.In this case, roughness may be applied to the insulating plate 210, the circuit pattern 224, and the base pad 222 to facilitate the formation of the first plating layer 232.

다음으로, 도 14와 같이 제 1 도금층(232)을 식각하여 제 1 금속층(230)을 형성한다.Next, as shown in FIG. 14, the first plating layer 232 is etched to form the first metal layer 230.

이때, 제 1 금속층(230)은 회로 패턴(224) 및 기저 패드(222)의 측면을 감싸도록 회로 패턴(224) 및 기저 패드(222)의 폭보다 큰 폭을 가지며 식각될 수 있다. In this case, the first metal layer 230 may be etched with a width greater than that of the circuit pattern 224 and the base pad 222 so as to surround side surfaces of the circuit pattern 224 and the base pad 222.

다음으로, 도 15와 같이, 회로 패턴(224)을 매립하면서 상기 기저 패드(222) 위의 제 1 금속층(230)을 개방하는 개구부(262)를 갖도록 보호층(260)를 도포한다.Next, as shown in FIG. 15, the protective layer 260 is coated to have an opening 262 that opens the first metal layer 230 on the base pad 222 while filling the circuit pattern 224.

다음으로, 도 16과 같이 보호층(260) 위에 마스크(270)를 형성한다.Next, a mask 270 is formed on the protective layer 260 as shown in FIG. 16.

상기 마스크(270)는 상기 솔더 레지스트(260)의 개구부(262)를 개방하는 윈도우(272)를 포함하며, 포토 레지스트 또는 드라이 필름으로 형성할 수 있다.The mask 270 may include a window 272 that opens the opening 262 of the solder resist 260, and may be formed of a photoresist or a dry film.

이때, 상기 윈도우(272)의 폭은 상기 보호층(260)의 개구부(262)의 폭보다 더 클 수 있다.In this case, the width of the window 272 may be greater than the width of the opening 262 of the protective layer 260.

다음으로, 도 17과 같이 윈도우(272)로 노출되어 있는 제 1 금속층(230) 위에 도금을 수행하여 제 2 금속층(240)을 형성한다. Next, plating is performed on the first metal layer 230 exposed to the window 272 to form the second metal layer 240 as shown in FIG. 17.

이때, 제 2 금속층(240)을 형성하기 전에 상기 보호층(260)의 개구부(262)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.In this case, before forming the second metal layer 240, the desmear process may be performed to provide roughness to a part of the side surface and the upper surface of the opening 262 of the protective layer 260.

제 2 금속층(240)은 구리를 포함하는 합금으로 형성될 수 있다.The second metal layer 240 may be formed of an alloy including copper.

다음으로, 도 18과 같이, 윈도우(272)로 노출되어 있는 제 2 금속층(240) 위에 도금을 수행하여 제 3 금속층(250)을 형성한다. Next, as shown in FIG. 18, the third metal layer 250 is formed by plating on the second metal layer 240 exposed through the window 272.

이때, 제3 금속층(250)을 형성하기 전에 상기 보호층(260)의 개구부(262)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.In this case, before forming the third metal layer 250, a desmear process may be performed to provide roughness to a part of the side surface and the upper surface of the opening 262 of the protective layer 260.

상기 제 3 금속층(250)은 은을 포함하는 합금으로 형성할 수 있다. 상기 제 3 금속층(250)은 비전해 도금 또는 전해 도금을 통하여 형성할 수 있다.The third metal layer 250 may be formed of an alloy containing silver. The third metal layer 250 may be formed through electroless plating or electrolytic plating.

마지막으로 마스크(270)를 제거함으로써 도 11의 인쇄회로기판(200)을 완성할 수 있다.Finally, the printed circuit board 200 of FIG. 11 may be completed by removing the mask 270.

아울러, 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be possible to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following patents It should be regarded as belonging to the claims.

인쇄회로기판 100, 200
절연 플레이트 110, 210
기저 패드 122, 222
회로 패턴 124, 224
제 1 금속층 130, 230
제 2 금속층 140, 240
제 3 금속층 150, 250
보호층 160, 260
Printed Circuit Board 100, 200
Insulation Plate 110, 210
Base pad 122, 222
Circuit pattern 124, 224
First metal layer 130, 230
Second metal layer 140, 240
Third metal layer 150, 250
Protective layer 160, 260

Claims (14)

절연층;
상기 절연층 위에 형성되어 있는 회로 패턴 또는 패드;
상기 회로 패턴 또는 패드 위에 형성되어 있으며, 니켈을 포함하는 제 1 금속층;
상기 제 1 금속층 위에 형성되어 있으며, 구리를 포함하는 제 2 금속층; 및
상기 제 2 금속층 위에 형성되어 있으며, 은을 포함하는 제 3 금속층을 포함하는 인쇄회로기판.
Insulating layer;
A circuit pattern or pad formed on the insulating layer;
A first metal layer formed on the circuit pattern or pad and including nickel;
A second metal layer formed on the first metal layer and including copper; And
A printed circuit board formed on the second metal layer, the printed circuit board comprising a third metal layer containing silver.
제 1항에 있어서,
상기 회로 패턴 또는 패드는 구리를 포함하는 합금으로 형성되는 인쇄회로기판.
The method of claim 1,
The circuit pattern or pad is a printed circuit board formed of an alloy containing copper.
제 1항에 있어서,
상기 제 1 금속층은 인을 더 포함하는 합금으로 형성되는 인쇄회로기판.
The method of claim 1,
The first metal layer is a printed circuit board formed of an alloy further containing phosphorus.
제 1항에 있어서,
상기 제 1 금속층은 0.1 내지 5㎛를 충족하는 두께를 가지고,
상기 제 2 금속층은 10 내지 100㎚를 충족하는 두께를 가지며,
상기 제 3 금속층은 0.1 내지 5㎛를 충족하는 두께를 가지는 인쇄회로기판.
The method of claim 1,
The first metal layer has a thickness satisfying 0.1 to 5㎛,
The second metal layer has a thickness satisfying 10 to 100 nm,
The third metal layer is a printed circuit board having a thickness that satisfies 0.1 to 5㎛.
제 1항에 있어서,
상기 회로 패턴, 패드, 제 1 금속층, 제 2 금속층 및 제 3 금속층 중 적어도 하나는 상면에 조도를 가지는 인쇄회로기판.
The method of claim 1,
At least one of the circuit pattern, the pad, the first metal layer, the second metal layer and the third metal layer has a roughness on the upper surface.
제 1항에 있어서,
상기 절연층 위에 형성되며, 상기 제 3 금속층의 상면을 노출하는 보호층을 더 포함하는 인쇄회로기판.
The method of claim 1,
And a protective layer formed on the insulating layer and exposing an upper surface of the third metal layer.
절연 기판을 준비하는 단계;
상기 절연 기판 위에 회로 패턴 또는 패드를 형성하는 단계;
상기 회로 패턴 또는 패드 위에 니켈을 포함하는 제 1 금속층을 형성하는 단계;
상기 제 1 금속층 위에 구리를 포함하는 제 2 금속층을 형성하는 단계; 및
상기 제 2 금속층 위에 은을 포함하는 제 3 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
Preparing an insulating substrate;
Forming a circuit pattern or pad on the insulating substrate;
Forming a first metal layer including nickel on the circuit pattern or pad;
Forming a second metal layer comprising copper on the first metal layer; And
Forming a third metal layer comprising silver on the second metal layer.
제 7항에 있어서,
상기 제 1 금속층을 형성하는 단계는
상기 회로 패턴 또는 패드의 표면에 조도를 부여하는 단계와,
상기 회로 패턴 또는 패드를 씨드층으로 니켈 및 인을 포함하는 합금을 도금하여 상기 제 1 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the first metal layer
Imparting roughness to the surface of the circuit pattern or pad,
And plating the alloy including nickel and phosphorus with the circuit pattern or pad as a seed layer to form the first metal layer.
제 8항에 있어서,
상기 제 1 금속층에는 1~13 중량 %의 인이 함유되는 인쇄회로기판의 제조 방법.
The method of claim 8,
Method of manufacturing a printed circuit board containing 1 to 13% by weight of phosphorus in the first metal layer.
제 7항에 있어서,
상기 제 1 금속층을 형성하는 단계는
0.1 내지 5㎛의 두께를 충족하도록 상기 회로 패턴 또는 패드 위에 니켈 및 인을 포함하는 합금을 도금하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the first metal layer
A method of manufacturing a printed circuit board comprising the step of plating an alloy containing nickel and phosphorus on the circuit pattern or pad to meet a thickness of 0.1 to 5㎛.
제 7항에 있어서,
상기 제 2 금속층을 형성하는 단계는
상기 제 1 금속층의 표면에 조도를 부여하는 단계와,
상기 제 1 금속층 위에 구리를 포함하는 합금을 도금하여 제 2 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the second metal layer
Imparting roughness to the surface of the first metal layer;
Forming a second metal layer by plating an alloy including copper on the first metal layer.
제 7항에 있어서,
상기 제 2 금속층을 형성하는 단계는
10 내지 100㎚의 두께를 충족하도록 상기 제 1 금속층 위에 구리를 포함하는 합금을 도금하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the second metal layer
Plating an alloy comprising copper on the first metal layer to satisfy a thickness of 10 to 100nm.
제 7항에 있어서,
상기 제 3 금속층을 형성하는 단계는
상기 제 2 금속층의 표면에 조도를 부여하는 단계와,
상기 제 2 금속층 위에 은을 포함하는 합금을 무전해 도금하여 제 3 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the third metal layer is
Imparting roughness to the surface of the second metal layer;
And electroless plating an alloy including silver on the second metal layer to form a third metal layer.
제 7항에 있어서,
상기 제 3 금속층을 형성하는 단계는
0.1 내지 5㎛의 두께를 충족하도록 상기 제 2 금속층 위에 은을 포함하는 합금을 무전해 도금하는 단계를 포함하는 인쇄회로기판의 제조 방법.
8. The method of claim 7,
Forming the third metal layer is
Electroless plating an alloy containing silver on the second metal layer so as to satisfy a thickness of 0.1 to 5 μm.
KR1020110031432A 2011-04-05 2011-04-05 The printed circuit board and the method for manufacturing the same KR101926565B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110031432A KR101926565B1 (en) 2011-04-05 2011-04-05 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031432A KR101926565B1 (en) 2011-04-05 2011-04-05 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120113633A true KR20120113633A (en) 2012-10-15
KR101926565B1 KR101926565B1 (en) 2018-12-10

Family

ID=47283163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031432A KR101926565B1 (en) 2011-04-05 2011-04-05 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101926565B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120959A (en) * 2017-04-28 2018-11-07 주식회사 진영알앤에스 Au LAMINATED Cu FILM AND METHOD FOR MANUFACTURING THE SAME

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033838A (en) * 2020-09-10 2022-03-17 엘지이노텍 주식회사 Printed circuit board and mehod of manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339219A (en) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd Wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885673B1 (en) * 2008-01-25 2009-03-02 와이엠티 주식회사 Method for forming ag-pd plating on printed circuit board for high density interconnection, and printed circuit board for high density interconnection having ag-pd plating

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339219A (en) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd Wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120959A (en) * 2017-04-28 2018-11-07 주식회사 진영알앤에스 Au LAMINATED Cu FILM AND METHOD FOR MANUFACTURING THE SAME

Also Published As

Publication number Publication date
KR101926565B1 (en) 2018-12-10

Similar Documents

Publication Publication Date Title
KR102212827B1 (en) Pcb, package substrate and a manufacturing method thereof
CN106165554B (en) Printed circuit board, package substrate and manufacturing method thereof
TWI484875B (en) Circuit board and method for manufacturing same
KR20140030918A (en) Printed circuit board
JP2009253294A (en) Wiring substrate and method for manufacturing the wiring substrate
KR101897013B1 (en) The printed circuit board and the method for manufacturing the same
KR101926565B1 (en) The printed circuit board and the method for manufacturing the same
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR101980666B1 (en) The printed circuit board and the method for manufacturing the same
EP2820596B1 (en) Printed circuit board for memory card
US20150000958A1 (en) Printed circuit board and method of fabricating the same
KR101262473B1 (en) The printed circuit board and the method for manufacturing the same
KR20120012348A (en) The printed circuit board and the method for manufacturing the same
JP2018060922A (en) Wiring board and manufacturing method of the same, and semiconductor package
KR101219929B1 (en) The printed circuit board and the method for manufacturing the same
KR101189337B1 (en) The printed circuit board and the method for manufacturing the same
KR101241639B1 (en) The printed circuit board and the method for manufacturing the same
KR20130021027A (en) The printed circuit board and the method for manufacturing the same
KR20150107141A (en) The printed circuit board and the method for manufacturing the same
KR101199184B1 (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR101125463B1 (en) The printed circuit board and the method for manufacturing the same
KR20130046716A (en) The printed circuit board and the method for manufacturing the same
KR20130070472A (en) The printed circuit board and the method for manufacturing the same
KR101133219B1 (en) Printed circuit board and Manufacturing method Using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant