KR101199184B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101199184B1
KR101199184B1 KR20100102412A KR20100102412A KR101199184B1 KR 101199184 B1 KR101199184 B1 KR 101199184B1 KR 20100102412 A KR20100102412 A KR 20100102412A KR 20100102412 A KR20100102412 A KR 20100102412A KR 101199184 B1 KR101199184 B1 KR 101199184B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
circuit board
printed circuit
pad
Prior art date
Application number
KR20100102412A
Other languages
Korean (ko)
Other versions
KR20120040903A (en
Inventor
임설희
조윤경
유창우
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20100102412A priority Critical patent/KR101199184B1/en
Publication of KR20120040903A publication Critical patent/KR20120040903A/en
Application granted granted Critical
Publication of KR101199184B1 publication Critical patent/KR101199184B1/en

Links

Images

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 절연층 위에 형성되어 있는 회로 패턴 및 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 550HV 이하의 경도를 가지는 니켈합금층을 포함한다. 따라서, 구리를 포함하는 기저 패드 위에 저경도의 니켈 도금층을 형성하여 와이어 본딩성이 향상되고, 솔더 접착성이 확보된다.The present invention relates to a printed circuit board, which includes a circuit pattern and a pad formed on an insulating layer, and a nickel alloy layer formed on the circuit pattern or the pad and having a hardness of 550 HV or less. Therefore, a low-hardness nickel plating layer is formed on the base pad containing copper, and wire bonding property is improved and solder adhesiveness is ensured.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.The circuit board includes a circuit pattern on an electrically insulating substrate, and is a substrate for mounting electronic components or the like.

도 1은 종래의 인쇄회로기판을 도시한 단면도이다.1 is a cross-sectional view of a conventional printed circuit board.

도 1을 참고하면, 인쇄회로기판(10)의 절연층(1) 상에 회로패턴(2)과 연결되어 패드(3)가 형성된다. 상기 패드(3)는 그에 실장되거나 연결되는 부품의 종류에 따라 다양한 형상으로 될 수 있다.Referring to FIG. 1, a pad 3 is formed on the insulating layer 1 of the printed circuit board 10 by being connected to the circuit pattern 2. The pad 3 may have various shapes according to the type of the component mounted or connected thereto.

이러한 패드(3)는 솔더볼이 장착되어 소자와 접착될 수 있으며, 와이어 본딩할 수도 있다.The pad 3 may be mounted with a solder ball and bonded to the device, and may be wire bonded.

상기 패드(3)는 일반적으로 절연층(1) 위에 형성되어 있는 동박층을 패터닝하여 회로패턴(2)과 동시에 형성된다. 따라서, 구리로 형성되어 있는 패드(3)는 시간이 경과함에 따라 산화되고 부식되어 솔더링 및 와이어 본딩이 원활하게 이루어지지 않는다.The pad 3 is generally formed simultaneously with the circuit pattern 2 by patterning a copper foil layer formed on the insulating layer 1. Therefore, the pad 3 formed of copper is oxidized and corroded with time, so that soldering and wire bonding are not performed smoothly.

실시예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a new printed circuit board and a manufacturing method thereof.

실시예는 와이어 본딩성이 향상된 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having improved wire bonding property and a method of manufacturing the same.

실시예는 절연층 위에 형성되어 있는 회로 패턴 및 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 550HV 이하의 경도를 가지는 니켈합금층을 포함한다. The embodiment includes a circuit pattern and a pad formed on the insulating layer, and a nickel alloy layer formed on the circuit pattern or the pad and having a hardness of 550 HV or less.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 회로 패턴 및 패드가 형성되어 있는 절연 기판을 준비하는 단계, 그리고 상기 회로 패턴 또는 상기 패드 위에 550HV 이하의 경도를 가지는 니켈합금층을 형성하는 단계를 포함한다.Meanwhile, a method of manufacturing a printed circuit board according to an embodiment may include preparing an insulating substrate on which a circuit pattern and a pad are formed, and forming a nickel alloy layer having a hardness of 550 HV or less on the circuit pattern or the pad. Include.

본 발명에 따르면, 구리를 포함하는 기저 패드 위에 저경도의 니켈 도금층을 형성하여 와이어 본딩성이 향상되고, 솔더 접착성이 확보된다.According to the present invention, a low hardness nickel plating layer is formed on a base pad containing copper to improve wire bonding properties and to secure solder adhesion.

또한, 팔라듐 도금층을 박막으로 도금함으로써 종래의 금도금을 수행하던 것을 팔라듐 도금층으로 대체함으로써 저렴한 팔라듐을 사용하여 비용을 줄일 수 있다.In addition, by replacing the conventional gold plating with a palladium plating layer by plating the palladium plating layer with a thin film, it is possible to reduce the cost by using inexpensive palladium.

또한, 저경도 니켈층을 형성함으로써 표면 그레인이 조밀하게 형성되어 신뢰성이 확보된다.In addition, by forming the low-hardness nickel layer, the surface grains are densely formed and reliability is ensured.

도 1은 종래의 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 10은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 12 내지 도 17은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 18은 종래의 표면처리한 패드의 상면 및 단면을 나타내는 사진이다.
도 19는 본 발명에 따라 제조된 패드의 상면 및 단면을 나타내는 사진이다.
도 20은 본 발명의 니켈의 경도에 따른 와이어 본딩성을 나타내는 그래프이다.
1 is a cross-sectional view of a conventional printed circuit board.
2 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
3 to 10 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 2.
11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
12 to 17 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 11.
18 is a photograph showing a top surface and a cross section of a conventional surface treated pad.
19 is a photograph showing a top surface and a cross section of a pad manufactured according to the present invention.
20 is a graph showing wire bonding properties according to the hardness of nickel of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 절연 기판의 회로 패턴에 대하여 구리 기저층 위에 저경도의 니켈합금층을 포함하는 표면처리를 수행함으로써 와이어 본딩성이 확보된 회로 기판을 제공한다. The present invention provides a circuit board having a wire bonding property by performing a surface treatment including a low hardness nickel alloy layer on a copper base layer with respect to a circuit pattern of an insulating substrate.

이하에서는 도 2 내지 도 10을 참고하여 본 발명의 제1 실시예에 따른 방열회로기판을 설명한다. Hereinafter, a heat dissipation circuit board according to a first embodiment of the present invention will be described with reference to FIGS. 2 to 10.

도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.

도 2를 참고하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(125)과 연결되어 있는 기저패드(120) 및 상기 회로 패턴을 덮는 솔더 레지스트(160)를 포함한다.Referring to FIG. 2, the printed circuit board 100 according to the first embodiment of the present invention may include a base pad 120 connected to an insulating plate 110 and a circuit pattern 125 formed on the insulating plate 110. ) And a solder resist 160 covering the circuit pattern.

상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다. The insulating plate 110 may be a supporting substrate of a printed circuit board on which a single circuit pattern is formed, but refers to an insulating layer region in which one circuit pattern (not shown) is formed among printed circuit boards having a plurality of stacked structures. You may.

상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다. When the insulating plate 110 means one insulating layer among a plurality of stacked structures, a plurality of circuit patterns (not shown) may be continuously formed on the upper or lower portion of the insulating plate 110.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(110) 위에 복수의 회로 패턴(125)과 연결되어 있는 복수의 기저패드(120)가 형성되어 있다. 상기 기저패드(120)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저패드(120)를 의미한다. A plurality of base pads 120 connected to the plurality of circuit patterns 125 are formed on the insulating plate 110. The base pad 120 is a bump for mounting an element mounted on the printed circuit board 100 and refers to a base pad 120 to which solder (not shown) is attached or wire bonded.

상기 회로 패턴(125) 및 기저패드(120)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(125) 및 기저패드(120)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다. The circuit pattern 125 and the base pad 120 may be formed of a conductive material, and may be formed by simultaneously patterning a copper foil layer formed on the insulating plate 110. Therefore, the circuit pattern 125 and the base pad 120 may be formed of an alloy including copper, and roughness may be formed on a surface thereof.

상기 회로 패턴(125) 및 기저패드(120)의 상면 및 측면에 제1 금속층(130)이 형성되어 있다.The first metal layer 130 is formed on the top and side surfaces of the circuit pattern 125 and the base pad 120.

제1 금속층(130)은 니켈(Ni)을 포함하는 니켈 합금층으로서, 표면에 조도가 형성되어 있다. The first metal layer 130 is a nickel alloy layer containing nickel (Ni), and roughness is formed on a surface thereof.

제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 가진다. The first metal layer 130 may be formed of only nickel, or may include nickel, and may be formed of an alloy with P (phosphorus), B (boron), W (tungsten), or Co (cobalt), and have a thickness of 1 to 10 μm. Has

이때, 제1 금속층(130)은 저경도의 니켈 합금층으로서, 약 550HV 이하의 경도를 가지는 니켈 합금층일 수 있고, 바람직하게는 450 내지 500HV를 충족할 수 있다. In this case, the first metal layer 130 may be a nickel alloy layer having a low hardness and may be a nickel alloy layer having a hardness of about 550 HV or less, and preferably 450 to 500 HV.

제1 금속층(130)의 상면 및 측면을 감싸며 제2 금속층(140)이 형성되어 있다. The second metal layer 140 is formed to surround the top and side surfaces of the first metal layer 130.

제2 금속층(140)은 팔라듐, 은, 금, 구리 중 하나의 금속을 포함하는 합금층으로서, 표면에 조도가 형성될 수 있다.The second metal layer 140 is an alloy layer including one metal of palladium, silver, gold, and copper, and may have roughness formed on a surface thereof.

제2 금속층(140)은 두께가 0.01 내지 1μm을 충족하며, 바람직하게는 0.03 내지 0.3μm일 수 있다. The second metal layer 140 has a thickness of 0.01 to 1 μm, preferably 0.03 to 0.3 μm.

상기 제2 금속층(140)은 바람직하게는 팔라듐을 포함하는 합금층일 수 있으며, 팔라듐과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있다.The second metal layer 140 may be preferably an alloy layer including palladium, and may be formed of an alloy of palladium with P (phosphorus), B (boron), W (tungsten), or Co (cobalt).

상기 제2 금속층(140)의 상면으로 제3 금속층(도시하지 않음)이 더 형성될 수 있으며, 이는 한 층으로 한정하지 않는다. A third metal layer (not shown) may be further formed on the upper surface of the second metal layer 140, which is not limited to one layer.

상기 회로 패턴(125), 상기 회로 패턴(125) 위의 제1 금속층(130) 및 제2 금속층(140)의 적층 구조가 하나의 금속회로패턴을 구성하며, 기저패드(120), 상기 기저패드(120) 위에 제1 금속층(130) 및 제2 금속층(120)의 적층 구조가 하나의 패드를 형성한다. The stacked structure of the circuit pattern 125, the first metal layer 130, and the second metal layer 140 on the circuit pattern 125 constitutes one metal circuit pattern, and the base pad 120 and the base pad The stacked structure of the first metal layer 130 and the second metal layer 120 on the 120 forms one pad.

상기 절연 플레이트(110) 위에 회로 패턴(125)을 덮으며 솔더 레지스트(160)가 형성되어 있다.A solder resist 160 is formed on the insulating plate 110 to cover the circuit pattern 125.

솔더 레지스트(160)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저패드(120) 적층 구조의 상면, 즉, 제2 금속층(140)을 개방하는 개구부(165)를 가진다.The solder resist 160 is to protect the surface of the insulating plate 110 and is formed on the front surface of the insulating plate 110, and the upper surface of the base pad 120 stacked structure to be exposed, that is, the second metal layer 140. It has an opening 165 that opens.

상기 노출되어 있는 기저패드(120)의 제2 금속층(140) 위에 와이어(150)가 본딩된다. The wire 150 is bonded on the exposed second metal layer 140 of the base pad 120.

상기 와이어(150)는 구리, 금, 은 또는 팔라듐 중 적어도 하나의 금속을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 금합금으로 형성될 수 있다.The wire 150 may be formed of an alloy including at least one metal of copper, gold, silver, or palladium, and preferably, may be formed of a gold alloy.

이와 같이, 구리를 포함하는 기저패드(120) 위에 저경도 니켈합금층을 형성하여 저가의 표면처리를 수행하면서도 와이어 본딩성이 확보될 수 있으며, 표면이 균일하게 형성되어 신뢰성이 향상된다.As such, by forming a low-hardness nickel alloy layer on the base pad 120 including copper, wire bonding property can be secured while performing low-cost surface treatment, and the surface is uniformly formed to improve reliability.

이때, 제2 금속층(140)을 팔라듐을 합금으로 사용하는 경우, 강도, 경도 및 연성 특성이 우수한 패드를 형성할 수 있으며, 합금 형성으로 순수한 팔라듐보다 더 밝고, 작은 그레인 크기를 갖도록 도금할 수 있다. 또한, 합금을 형성할 때, 수소과전압을 증가시켜 도금층 내의 수소 함유량을 감소시킴으로써 우수한 부식 저항성을 가지며, 다른 원소의 확산 방지 역할을 하므로 신뢰성이 높아진다. In this case, when the second metal layer 140 is used as an alloy of palladium, a pad having excellent strength, hardness, and ductility may be formed, and the alloy may be plated to have a brighter, smaller grain size than pure palladium. . In addition, when forming the alloy, by increasing the hydrogen overvoltage to reduce the hydrogen content in the plating layer has excellent corrosion resistance, and serves to prevent the diffusion of other elements, the reliability is high.

또한, 팔라듐 도금층을 형성하는 경우, 확산 방지 역할을 함으로써 하부의 동박층, 니켈합금층의 산화를 방지하여 솔더 및 와이어(150)와의 결합력이 향상될 수 있다.In addition, in the case of forming the palladium plating layer, by preventing the oxidation of the copper foil layer, the nickel alloy layer of the lower by the role of diffusion can be improved the bonding strength of the solder and the wire 150.

이러한 인쇄회로기판(100)에 대하여 기저패드(120)와 상기 제1 및 제2 금속층(130,140) 사이에 접착층(도시하지 않음)을 더 포함할 수 있다.The printed circuit board 100 may further include an adhesive layer (not shown) between the base pad 120 and the first and second metal layers 130 and 140.

이하에서는 도 3 내지 도 10을 참고하여 도 2의 인쇄회로기판(100)을 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 2 will be described with reference to FIGS. 3 to 10.

도 3 내지 도 10은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.3 to 10 are cross-sectional views illustrating a first method for manufacturing the printed circuit board of FIG. 2.

먼저, 도 3과 같이 절연 플레이트(110) 위에 도전층(126)을 적층하며, 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(126)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.First, as shown in FIG. 3, the conductive layer 126 is stacked on the insulating plate 110, and when the insulating plate 110 is an insulating layer, a laminated structure of the insulating layer and the conductive layer 126 is a conventional copper clad. laminate).

절연 플레이트(110)와 도전층(126)의 적층 구조에서 상기 도전층(126)을 식각하여 도 4의 기저패드(120) 및 회로 패턴(125)을 형성한다.The conductive layer 126 is etched in the stacked structure of the insulating plate 110 and the conductive layer 126 to form the base pad 120 and the circuit pattern 125 of FIG. 4.

다음으로, 패터닝된 기저패드(120)와 회로 패턴(125)을 씨드층으로 전해 도금을 수행하여 도 5의 제1 금속층(130)을 형성한다.Next, the first base layer 120 of FIG. 5 is formed by electroplating the patterned base pad 120 and the circuit pattern 125 with the seed layer.

제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 전압을 조절하여 1 내지 10μm의 두께를 갖도록 형성한다. The first metal layer 130 may be formed of only nickel, or may include nickel, and may be formed of an alloy with P (phosphorus), B (boron), W (tungsten), or Co (cobalt). It is formed to have a thickness of 10μm.

이때, 니켈을 포함하는 합금은 저경도 니켈을 사용하며, 약 550HV 이하의 경도를 가지는 니켈 합금층일 수 있고, 바람직하게는 450 내지 500HV를 충족할 수 있다. In this case, the alloy containing nickel uses low hardness nickel, may be a nickel alloy layer having a hardness of about 550HV or less, preferably 450 to 500HV may be satisfied.

상기 회로 패턴(125) 및 기저패드(120)에 도금을 원활히 수행하도록 조도를 부여할 수 있으며, 조도 부여는 상기 회로 패턴(125) 및 기저패드(120)을 씨드층으로 구리를 러프하게 도금함으로써 수행할 수 있다.Roughness may be imparted to the circuit pattern 125 and the base pad 120 to smoothly perform plating. The roughening may be performed by roughly plating copper with the seed layer on the circuit pattern 125 and the base pad 120. Can be done.

회로 패턴(125) 및 기저패드(120)를 씨드층으로 전해도금함으로써 회로 패턴(125) 및 기저패드(120)의 상면 및 측면까지 제1 금속층(130)이 도금된다.The first metal layer 130 is plated to the top and side surfaces of the circuit pattern 125 and the base pad 120 by electroplating the circuit pattern 125 and the base pad 120 with the seed layer.

다음으로, 도 6과 같이, 제1 금속층(130)을 씨드층으로 전해도금을 수행하여 제2 금속층(140)을 형성한다. Next, as shown in FIG. 6, the second metal layer 140 is formed by electroplating the first metal layer 130 with the seed layer.

이때, 제2 금속층(140)은 바람직하게는 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.At this time, the second metal layer 140 is preferably an alloy layer containing palladium (Pd), and specifically includes palladium, and P (phosphorus), B (boron), W (tungsten), Co (cobalt), etc. It may be formed of an alloy containing, preferably forming an alloy layer of Pd-Co.

상기 제2 금속층(140)은 전압을 조절하여 얇은 두께를 가지며, 0.01 내지 1μm을 충족하며, 바람직하게는 0.03 내지 0.3μm일 수 있고, 표면에 조도를 갖도록 형성할 수 있다.The second metal layer 140 may have a thin thickness by adjusting a voltage, may satisfy 0.01 to 1 μm, preferably 0.03 to 0.3 μm, and may be formed to have roughness on a surface thereof.

제2 금속층(140)을 제1 금속층(130)을 씨드층으로 형성함으로써 제1 금속층(130)의 상면 및 측면까지 형성된다.The second metal layer 140 is formed to the top surface and side surfaces of the first metal layer 130 by forming the first metal layer 130 as a seed layer.

다음으로, 도 2와 같이 회로 패턴(125)을 매립하면서 상기 패드 구조를 개방하는 개구부(165)를 갖도록 솔더 레지스트(160)를 도포함으로써 도 2의 인쇄회로기판(100)이 형성된다.Next, as illustrated in FIG. 2, the printed circuit board 100 of FIG. 2 is formed by applying the solder resist 160 to have an opening 165 that opens the pad structure while filling the circuit pattern 125.

한편, 도 2의 인쇄회로기판(100)은 무전해도금을 통하여도 제조할 수 있다.Meanwhile, the printed circuit board 100 of FIG. 2 may also be manufactured by electroless plating.

도 8 내지 도 10은 도 2의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.8 to 10 are cross-sectional views illustrating a second method for manufacturing the printed circuit board of FIG. 2.

먼저, 도 4와 같이 절연 플레이트(110) 위에 패터닝된 회로 패턴(125) 및 기저패드(120)를 형성한 뒤, 무전해 도금을 수행하여 도 8과 같이, 절연 플레이트(110) 전면에 제1 도금층(135)을 형성한다.First, as shown in FIG. 4, the patterned circuit pattern 125 and the base pad 120 are formed on the insulation plate 110, and then electroless plating is performed to form a first surface on the front surface of the insulation plate 110 as shown in FIG. 8. The plating layer 135 is formed.

이때, 절연 플레이트(110)의 스미어를 제거하기 위한 디스미어 공정을 수행함으로써 절연 플레이트(110)의 표면에 조도가 부여될 수 있다. In this case, roughness may be imparted to the surface of the insulating plate 110 by performing a desmear process for removing the smear of the insulating plate 110.

무전해 도금을 수행하여 형성되는 제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 갖도록 형성한다. 이때, 저경도 니켈을 사용하며, 약 550HV 이하의 경도를 가지는 니켈 합금층을 형성한다. The first metal layer 130 formed by performing electroless plating may be formed of only nickel or may include nickel and may be formed of an alloy with P (phosphorus), B (boron), W (tungsten), or Co (cobalt). It can be formed to have a thickness of 1 to 10μm. At this time, low hardness nickel is used, and a nickel alloy layer having a hardness of about 550 HV or less is formed.

다음으로, 도 9와 같이 무전해도금을 수행하여 제1 도금층(135) 위에 제2 도금층(145)을 형성한다. Next, electroless plating is performed as shown in FIG. 9 to form a second plating layer 145 on the first plating layer 135.

제2 도금층(145)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.The second plating layer 145 is an alloy layer containing palladium (Pd). Specifically, the second plating layer 145 is an alloy containing palladium, and includes P (phosphorus), B (boron), W (tungsten), Co (cobalt), and the like. It may be formed, preferably an alloy layer of Pd-Co can be formed.

상기 제2 도금층(145)은 제1 도금층(135)보다 얇은 두께를 가지며, 0.03 내지 0.3μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.The second plating layer 145 may have a thinner thickness than the first plating layer 135 and may be formed of a thin film having a thin thickness of 0.03 to 0.3 μm.

마지막으로 도 10과 같이 제1 및 제2 도금층(135, 145)을 회로 패턴(125) 및 기저패드(120)를 덮는 영역만 남도록 식각함으로써 회로 패턴(125) 및 기저패드(120) 위에 제1 도금층(135)을 식각한 제1 금속층(130), 제2 도금층(140)을 식각한 제2 금속층(140)이 형성된다.Finally, as shown in FIG. 10, the first and second plating layers 135 and 145 are etched so that only the area covering the circuit pattern 125 and the base pad 120 remains, so that the first and the second plating layers 135 and 145 are etched on the circuit pattern 125 and the base pad 120. The first metal layer 130 etched from the plating layer 135 and the second metal layer 140 etched from the second plating layer 140 are formed.

이때, 무전해도금으로 형성되는 인쇄회로기판(100)의 경우, 제1 금속층(130)은 기저패드(120) 및 회로 패턴(125)의 측면까지 둘러싸도록 형성될 수 있으나, 제2 금속층(140)은 제1 금속층(130)의 상면에만 형성됨으로써 도 2의 인쇄회로기판(100)과의 구성이 일부 상이하다.In this case, in the case of the printed circuit board 100 formed of electroless plating, the first metal layer 130 may be formed to surround side surfaces of the base pad 120 and the circuit pattern 125, but the second metal layer 140 may be formed. ) Is formed only on the upper surface of the first metal layer 130, and thus the configuration thereof is partially different from that of the printed circuit board 100 of FIG. 2.

이하에서는 도 11 내지 도 17을 참고하여 본 발명의 제2 실시예에 따른 인쇄회로기판을 설명한다.Hereinafter, a printed circuit board according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 11 to 17.

도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.

도 11을 참고하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 회로 패턴(225)과 연결되어 있는 기저패드(220) 및 상기 회로 패턴을 덮는 솔더 레지스트(260)를 포함한다.Referring to FIG. 11, the printed circuit board 200 according to the second exemplary embodiment of the present invention may include a base pad 220 connected to an insulating plate 210 and a circuit pattern 225 formed on the insulating plate 210. ) And a solder resist 260 covering the circuit pattern.

상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 210 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 210 includes a polymer resin, the insulation plate 210 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(210) 위에 복수의 회로 패턴(225)과 연결되어 있는 복수의 기저패드(220)가 형성되어 있다. 상기 기저패드(220)는 인쇄회로기판(200) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나, 와이어 본딩되는 기저패드(220)를 의미한다. A plurality of base pads 220 connected to the plurality of circuit patterns 225 are formed on the insulating plate 210. The base pad 220 is a bump for mounting an element mounted on the printed circuit board 200 and refers to a base pad 220 to which solder (not shown) is attached or wire bonded.

상기 회로 패턴(225) 및 기저패드(220)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다. The circuit pattern 225 and the base pad 220 may be formed of a conductive material, and may be formed by simultaneously patterning a copper foil layer formed on the insulating plate 110, and may be formed of an alloy including copper.

상기 회로 패턴(225) 및 기저패드(220)의 상면 및 측면에 제1 금속층(230)이 형성되어 있다.The first metal layer 230 is formed on the top and side surfaces of the circuit pattern 225 and the base pad 220.

제1 금속층(230)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 갖도록 형성한다. 이때, 니켈은 저경도 니켈을 사용하며, 약 550HV 이하의 경도를 가지는 니켈 합금층일 수 있고, 바람직하게는 450 내지 500HV의 경도를 가질 수 있다. The first metal layer 230 may be formed of only nickel, or may include nickel, and may be formed of an alloy with P (phosphorus), B (boron), W (tungsten), or Co (cobalt), and have a thickness of 1 to 10 μm. Form to have. In this case, nickel is a low hardness nickel, may be a nickel alloy layer having a hardness of about 550HV or less, preferably may have a hardness of 450 to 500HV.

상기 절연 플레이트(210) 위에 회로 패턴(225)을 덮으며 솔더 레지스트(260)가 형성되어 있다.A solder resist 260 is formed on the insulating plate 210 to cover the circuit pattern 225.

솔더 레지스트(260)는 절연 플레이트(210)의 표면을 보호하기 위한 것으로 절연 플레이트(210)의 전면에 형성되며, 노출되어야 하는 기저패드(220) 적층 구조의 상면, 제1 금속층(230)을 개방하는 개구부(265)를 가진다.The solder resist 260 is to protect the surface of the insulating plate 210 and is formed on the front surface of the insulating plate 210. The solder resist 260 opens the upper surface of the base pad 220 stacked structure to be exposed and opens the first metal layer 230. Has an opening 265.

노출되어 있는 기저패드(220)의 제1 금속층(230) 위에 제2 금속층(240)이 형성되어 있다.The second metal layer 240 is formed on the first metal layer 230 of the exposed base pad 220.

제2 금속층(240)은 팔라듐, 은, 금 또는 구리 중 적어도 하나의 금속을 포함하는 합금층으로서, 바람직하게는 팔라듐(Pd)을 포함하는 합금층일 수 있다.The second metal layer 240 is an alloy layer containing at least one metal of palladium, silver, gold, or copper, and preferably, may be an alloy layer containing palladium (Pd).

구체적으로 제2 금속층(240)은 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.Specifically, the second metal layer 240 includes palladium, and may be formed of an alloy including P (phosphorus), B (boron), W (tungsten), Co (cobalt), and the like, preferably Pd-Co Alloy layer can be formed.

상기 제2 금속층(240)은 제1 금속층(230)보다 얇은 두께를 가지며, 0.03 내지 0.3μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.The second metal layer 240 may have a thinner thickness than the first metal layer 230 and may be formed of a thin film having a thin thickness of 0.03 to 0.3 μm.

이때, 제2 금속층(240)은 솔더 레지스트(260)의 개구부(265)의 측면을 감싸며 형성될 수 있다.In this case, the second metal layer 240 may be formed to surround the side surface of the opening 265 of the solder resist 260.

이와 같이, 도 11의 인쇄회로기판(200)은 도 2의 인쇄회로기판(100)과 달리, 제2 금속층(240)이 패드 구조에만 형성되어 솔더 레지스트(260)의 개구부(265) 측면까지 확장되어 형성되는 구조를 가진다.As described above, unlike the printed circuit board 100 of FIG. 2, the printed circuit board 200 of FIG. 11 has a second metal layer 240 formed only in a pad structure and extends to the side surface of the opening 265 of the solder resist 260. It has a structure that is formed.

또한, 이와 달리 제1 및 제2 금속층(230, 240)이 기저패드(220)에만 형성되어 제1 및 제2 금속층(230, 240)이 개구부(265)의 측면까지 확장되어 형성될 수도 있다.Alternatively, the first and second metal layers 230 and 240 may be formed only on the base pad 220 so that the first and second metal layers 230 and 240 extend to the side surface of the opening 265.

노출되어 있는 기저패드(220)의 제2 금속층(240) 위에 도 2와 같이 와이어 본딩을 수행하여 소자와 부착할 수 있다.As shown in FIG. 2, wire bonding may be performed on the second metal layer 240 of the exposed base pad 220 and attached to the device.

이와 같이, 구리를 포함하는 기저패드(220) 위에 저경도 니켈합금층을 도금하여 전기적 특성이 우수하면서 와이어 본딩성이 향상된 패드를 형성할 수 있으며, 표면에 팔라듐합금을 도금하여 금속의 변색을 개선하고, 내열성을 강화시킬 수 있다.As such, by plating a low-hardness nickel alloy layer on the base pad 220 including copper, a pad having improved electrical properties and wire bonding property can be formed, and the discoloration of the metal is improved by plating a palladium alloy on the surface. And heat resistance can be enhanced.

도 12 내지 도 17은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.12 to 17 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 11.

먼저, 도 12와 같이 절연 플레이트(210) 위에 도전층을 적층하며, 절연 플레이트(210)가 절연층인 경우, 절연층과 도전층의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.First, as illustrated in FIG. 12, when the conductive layer is stacked on the insulating plate 210, and the insulating plate 210 is an insulating layer, the laminated structure of the insulating layer and the conductive layer may be a conventional copper clad laminate (CCL).

절연 플레이트(210)와 도전층의 적층 구조에서 상기 도전층을 식각하여 도 13의 기저패드(220) 및 회로 패턴(225)을 형성한다.The base layer 220 and the circuit pattern 225 of FIG. 13 are formed by etching the conductive layer in a stacked structure of the insulating plate 210 and the conductive layer.

다음으로, 도 13과 같이 패터닝된 기저패드(220)와 회로 패턴(225) 위에 무전해 도금을 수행하여 제1 도금층(235)를 형성한다. Next, the first plating layer 235 is formed by performing electroless plating on the patterned base pad 220 and the circuit pattern 225 as shown in FIG. 13.

이때, 제1 도금층(235)은 니켈을 포함하는 저경도의 니켈합금층으로서, 1 내지 10μm의 두께를 갖도록 형성한다. At this time, the first plating layer 235 is a nickel alloy layer of low hardness including nickel, and is formed to have a thickness of 1 to 10 μm.

이때, 절연 플레이트(210), 회로 패턴(225) 및 기저패드(220)에 도금을 원활히 수행하도록 조도를 부여할 수 있다.In this case, roughness may be given to the insulating plate 210, the circuit pattern 225, and the base pad 220 to smoothly plate.

다음으로, 도 14와 같이 제1 도금층(235)을 식각하여 제1 금속층(230)을 형성한다.Next, as shown in FIG. 14, the first plating layer 235 is etched to form the first metal layer 230.

이때, 제1 금속층(230)은 회로 패턴(225) 및 기저패드(220)의 측면을 감싸도록 회로 패턴(225) 및 기저패드(220)의 폭보다 큰 폭을 가지며 식각될 수 있다. In this case, the first metal layer 230 may be etched with a width greater than that of the circuit pattern 225 and the base pad 220 so as to surround side surfaces of the circuit pattern 225 and the base pad 220.

다음으로, 도 15와 같이, 회로 패턴(225)을 매립하면서 상기 기저패드(220)위의 제1 금속층(230)을 개방하는 개구부(265)를 갖도록 솔더 레지스트(260)를 도포한다.Next, as shown in FIG. 15, the solder resist 260 is coated to have an opening 265 that opens the first metal layer 230 on the base pad 220 while filling the circuit pattern 225.

다음으로, 도 16과 같이 솔더 레지스트(260) 위에 마스크(270)를 형성한다.Next, a mask 270 is formed on the solder resist 260 as shown in FIG. 16.

상기 마스크(270)는 상기 솔더 레지스트(260)의 개구부(265)를 개방하는 윈도우(275)를 포함하며, 포토 레지스트 또는 드라이 필름으로 형성할 수 있다.The mask 270 may include a window 275 that opens the opening 265 of the solder resist 260, and may be formed of a photoresist or a dry film.

이때, 상기 윈도우(275)의 폭은 상기 솔더 레지스트(260)의 개구부(265)의 폭보다 더 클 수 있다.In this case, the width of the window 275 may be larger than the width of the opening 265 of the solder resist 260.

다음으로 도 18과 같이 윈도우(275)로 노출되어 있는 제1 금속층(230) 위에 도금을 수행하여 제2 금속층(240)을 형성한다. Next, as shown in FIG. 18, plating is performed on the first metal layer 230 exposed through the window 275 to form the second metal layer 240.

이때, 제2 금속층(240)을 형성하기 전에 상기 솔더 레지스트(260)의 개구부(265)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.In this case, before forming the second metal layer 240, a desmear process may be performed to provide roughness to a portion of the side surface and the upper surface of the opening 265 of the solder resist 260.

제2 금속층(240)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.The second metal layer 240 is an alloy layer containing palladium (Pd). Specifically, the second metal layer 240 is an alloy containing palladium, and includes P (phosphorus), B (boron), W (tungsten), Co (cobalt), and the like. It may be formed, preferably an alloy layer of Pd-Co can be formed.

상기 제2 금속층(240)은 비전해도금 또는 전해 도금을 진행하여 0.01 내지 1μm, 바람직하게는 0.03 내지 0.3 μm의 얇은 두께를 가지는 박막으로 형성한다.The second metal layer 240 is formed of a thin film having a thin thickness of 0.01 to 1 μm, preferably 0.03 to 0.3 μm by performing non-plating or electroplating.

마지막으로 마스크(270)를 제거함으로써 도 11의 인쇄회로기판(200)을 완성할 수 있다.Finally, the printed circuit board 200 of FIG. 11 may be completed by removing the mask 270.

이와 같이 본 발명에 따라 형성되어 있는 인쇄회로기판은 패드가 구리층-저경도 니켈합금도금층-팔라듐합금도금층의 적층 구조를 가짐으로써 뒤에 형성되는 와이어 본딩에 향상된 접착성을 가진다.Thus, the printed circuit board formed according to the present invention has improved adhesion to the wire bonding formed later by the pad having a laminated structure of a copper layer-low hardness nickel alloy plating layer-palladium alloy plating layer.

한편, 도 18 내지 도 20을 참고하여 본 발명의 효과를 설명한다.Meanwhile, the effects of the present invention will be described with reference to FIGS. 18 to 20.

도 18은 종래의 표면처리한 패드의 상면 및 단면을 나타내는 사진이고, 도 19는 본 발명에 따라 제조된 패드의 상면 및 단면을 나타내는 사진이며, 도 20은 본 발명의 니켈의 경도에 따른 와이어 본딩성을 나타내는 그래프이다.18 is a photograph showing a top surface and a cross section of a conventional surface-treated pad, FIG. 19 is a photograph showing a top surface and a cross section of a pad manufactured according to the present invention, and FIG. 20 is a wire bonding according to the hardness of nickel of the present invention. A graph showing the last name.

도 18의 경우, 구리기저층/고경도니켈합금층/팔라듐합금층의 적층 구조로 형성된 패드 구조를 촬영한 것으로서, 니켈합금층의 경도는 약 700HV정도를 충족한다. In the case of Fig. 18, a pad structure formed of a laminated structure of a copper base layer / high hardness nickel alloy layer / palladium alloy layer is photographed, and the hardness of the nickel alloy layer satisfies about 700 HV.

도 19의 경우, 본 발명과 같이 구리기저층/저경도니켈합금층/팔라듐합금층의 적층구조를 가지며, 니켈합금층의 경도는 약 450HV를 충족한다.19, the present invention has a laminated structure of a copper base layer / low hardness nickel alloy layer / palladium alloy layer, and the hardness of the nickel alloy layer satisfies about 450 HV.

도 19C의 저경도의 니켈합금층을 포함하는 본원 발명의 단면 사진을 검토하면, 도 18C와 같이 내부에 보이드(void)가 형성되지 않고, 고르게 도금되어 있음을 볼 수 있다. 또한, 도 19A, 도 19B를 참고하면, 도 18A 및 도 18B보다 처리된 표면의 그레인 사이즈가 더욱 작고 조밀하게 형성되어 있음을 확인할 수 있다.Examining the cross-sectional photograph of the present invention including the low hardness nickel alloy layer of FIG. 19C, it can be seen that voids are not formed therein and are plated evenly, as shown in FIG. 18C. Further, referring to FIGS. 19A and 19B, it can be seen that the grain size of the treated surface is smaller and denser than that of FIGS. 18A and 18B.

양 구조에 대하여 솔더 접착성을 측정하였다.Solder adhesion was measured for both structures.

일반적으로 계측기 Dage-4000으로 와이어 본딩성은 와이어 풀(wire pull)의 힘이 약 3 내지 4g 이상일 것이 요구되고, 솔더 접착성은 볼 풀(ball pull)의 힘이 약 230g 이상일 것이 요구된다. In general, with the instrument Dage-4000, wire bonding is required to have a wire pull force of about 3 to 4g or more, and solder adhesiveness is required to have a ball pull force of about 230g or more.

상기 계측기를 이용하여 측정된 도 18의 패드 구조와 도 19의 패드 구조는 다음과 같은 결과를 얻었다.The pad structure of FIG. 18 and the pad structure of FIG. 19 measured using the measuring instrument obtained the following results.

도 18의 패드 구조
(니켈경도 700HV)
18 pad structure
(Nickel hardness 700HV)
도 19의 패드 구조
(니켈경도 450HV)
Pad structure of FIG. 19
(Nickel hardness 450HV)
Ball pull(g)Ball pull (g) 418418 505505

표 1과 같이 니켈 경도를 조절하여도 솔더 접착성은 일반적으로 요구되는 230g 이상의 수치를 충족한다.As shown in Table 1, even if the nickel hardness is adjusted, solder adhesion generally satisfies the required value of 230 g or more.

이어서, 각 경도에 따른 와이어 풀의 힘을 측정하였다.Next, the force of the wire pull according to each hardness was measured.

도 20을 참고하면, 와이어 풀의 힘이 니켈합금층의 경도가 550HV 이상의 경우, 일반적으로 요구되는 3 내지 4g 이상의 와이어 본딩성을 충족하고 있으며, 450 내지 500HV 사이에서 가장 높은 와이어 본딩성을 나타냄을 볼 수 있다.Referring to FIG. 20, when the strength of the wire pull is greater than or equal to 550 HV of the hardness of the nickel alloy layer, it satisfies generally required wire bonding of 3 to 4 g or more, and indicates the highest wire bonding between 450 and 500 HV. can see.

따라서, 저경도의 니켈합금층을 사용하는 경우, 솔더 접착성은 종래와 동일 수준을 확보하면서 와이어 본딩성은 향상됨으로써 은도금층 없이 와이어 본딩을 수행할 수 있다.Therefore, when the nickel alloy layer of low hardness is used, the wire bonding property can be performed without securing the silver plating layer while improving the solder bonding property while maintaining the same level as the conventional one.

한편, 도금 두께와 관련하여 와이어 본딩성 및 솔더 접착성을 측정하였다.On the other hand, the wire bonding property and the solder adhesion were measured with respect to the plating thickness.

도금층 두께(μm)Plating layer thickness (μm) 실험결과Experiment result Ni층 (450HV)Ni layer (450HV) Pd층Pd layer 와이어본딩성(g)Wire bonding property (g) 솔더 접착성(g)Solder Adhesive (g) 22 0.060.06 505505 441441 22 0.130.13 6.86.8 354354 44 0.060.06 5.35.3 579579 44 0.130.13 6.26.2 431431 66 0.060.06 5.15.1 505505 66 0.130.13 6.46.4 312312

표 2와 같이, 니켈합금층의 두께가 1 내지 10μm 사이이며, 팔라듐합금층의 두께가 0.03 내지 0.3μm 사이를 충족할 때, 저경도 니켈합금층의 경우, 와이어본딩성 및 솔더 접착성이 원하는 정도를 충족함을 볼 수 있다.As shown in Table 2, when the thickness of the nickel alloy layer is between 1 and 10 μm and the thickness of the palladium alloy layer is between 0.03 and 0.3 μm, in the case of the low hardness nickel alloy layer, the wire bonding property and the solder adhesive property are desired. It can be seen that the degree is met.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

인쇄회로기판 100, 200
절연 플레이트 110, 210
회로 패턴 125, 225
패드 120, 220
Printed Circuit Board 100, 200
Insulation Plate 110, 210
Circuit pattern 125, 225
Pad 120, 220

Claims (16)

절연층 위에 형성되어 있는 회로 패턴 및 패드, 그리고
상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 1 내지 10μm의 두께를 가지고, 450 내지 500HV의 경도를 가지는 니켈합금층
을 포함하는 인쇄회로기판.
Circuit patterns and pads formed on the insulating layer, and
Nickel alloy layer formed on the circuit pattern or the pad and having a thickness of 1 to 10 μm and a hardness of 450 to 500 HV.
And a printed circuit board.
제1항에 있어서,
상기 인쇄회로기판은 상기 니켈합금층 위에 적어도 하나의 금속층을 포함하는 인쇄회로기판.
The method of claim 1,
The printed circuit board includes at least one metal layer on the nickel alloy layer.
삭제delete 삭제delete 제2항에 있어서,
상기 금속층은 팔라듐, 은, 금 또는 구리 중 적어도 하나를 포함하는 합금층인 인쇄회로기판.
The method of claim 2,
The metal layer is a printed circuit board is an alloy layer containing at least one of palladium, silver, gold or copper.
제2항에 있어서,
상기 금속층은 팔라듐을 포함하며,
상기 팔라듐과 인, 붕소, 텅스텐 또는 코발트 중 적어도 하나를 포함하는 합금인 인쇄회로기판.
The method of claim 2,
The metal layer includes palladium,
The printed circuit board of the palladium and the alloy containing at least one of phosphorus, boron, tungsten or cobalt.
제2항에 있어서,
상기 금속층은 0.03 내지 0.3μm의 두께를 가지는 인쇄회로기판.
The method of claim 2,
The metal layer has a thickness of 0.03 to 0.3μm.
회로 패턴 및 패드가 형성되어 있는 절연 기판을 준비하는 단계, 그리고
상기 회로 패턴 또는 상기 패드 위에 1 내지 10μm의 두께를 가지고, 450 내지 500HV의 경도를 가지는 니켈합금층을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.
Preparing an insulating substrate on which circuit patterns and pads are formed, and
Forming a nickel alloy layer having a thickness of 1 to 10 μm and a hardness of 450 to 500 HV on the circuit pattern or the pad;
And a step of forming the printed circuit board.
삭제delete 삭제delete 제8항에 있어서,
상기 니켈합금층 위에 팔라듐, 은, 금 또는 구리 중 적어도 하나를 포함하는 합금으로 금속층을 더 형성하는 인쇄회로기판의 제조 방법.
9. The method of claim 8,
And forming a metal layer on the nickel alloy layer by an alloy including at least one of palladium, silver, gold, and copper.
제11항에 있어서,
상기 금속층을 형성하는 단계는,
상기 니켈합금층 표면에 조도를 부여하는 단계, 그리고
상기 니켈합금층을 씨드층으로 팔라듐을 포함하는 합금을 전해도금하여 상기 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
The method of claim 11,
The forming of the metal layer may include:
Imparting roughness to the surface of the nickel alloy layer, and
And forming the metal layer by electroplating an alloy containing palladium using the nickel alloy layer as a seed layer.
제11항에 있어서,
상기 니켈합금층은 1 내지 10 μm, 상기 금속층은 0.03 내지 0.3μm을 충족하는 두께를 갖도록 형성하는 인쇄회로기판의 제조 방법.
The method of claim 11,
The nickel alloy layer is 1 to 10 μm, wherein the metal layer is formed to have a thickness that satisfies 0.03 to 0.3 μm.
제11항에 있어서,
상기 금속층은 팔라듐을 포함하며, 인, 붕소, 텅스텐 또는 코발트 중 적어도 하나를 포함하는 합금으로 형성하는 인쇄회로기판의 제조 방법.
The method of claim 11,
The metal layer includes palladium, and is formed of an alloy containing at least one of phosphorus, boron, tungsten or cobalt.
제8항에 있어서,
상기 니켈합금층은 450 내지 500HV의 경도를 가지는 니켈 합금으로 형성하는 인쇄회로기판의 제조 방법.
9. The method of claim 8,
The nickel alloy layer is a manufacturing method of a printed circuit board formed of a nickel alloy having a hardness of 450 to 500HV.
제8항에 있어서,
상기 패드 위의 상기 니켈합금층 위에 구리, 은 또는 금을 포함하는 합금으로 형성되는 와이어를 본딩하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
9. The method of claim 8,
Bonding a wire formed of an alloy containing copper, silver or gold on the nickel alloy layer on the pad.
KR20100102412A 2010-10-20 2010-10-20 The printed circuit board and the method for manufacturing the same KR101199184B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100102412A KR101199184B1 (en) 2010-10-20 2010-10-20 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100102412A KR101199184B1 (en) 2010-10-20 2010-10-20 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120040903A KR20120040903A (en) 2012-04-30
KR101199184B1 true KR101199184B1 (en) 2012-11-07

Family

ID=46140641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100102412A KR101199184B1 (en) 2010-10-20 2010-10-20 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101199184B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362306B1 (en) * 2012-06-05 2014-02-13 주식회사 심텍 method of fabricating plating layer of printed circuit board and printed circuit board using the same

Also Published As

Publication number Publication date
KR20120040903A (en) 2012-04-30

Similar Documents

Publication Publication Date Title
JP5997260B2 (en) Printed circuit board and manufacturing method thereof
JP2007129124A (en) Multilayer printed circuit board and method of manufacturing same
WO2004100260A1 (en) High-density multi-layered printed wiring board, multi-chip carrier, and semiconductor package
CN111418272B (en) Flexible printed circuit board and method of manufacturing the same
CN108141955A (en) Flexible PCB
JP2014053604A (en) Printed circuit board
US9042113B2 (en) Printed circuit board and method of manufacturing the same
WO2013146931A1 (en) Multilayer wiring board
US9661750B2 (en) Printed circuit board and method of manufacturing the same
TWI595811B (en) Printed circuit board and method for manufacturing the same
KR101199184B1 (en) The printed circuit board and the method for manufacturing the same
KR20120012348A (en) The printed circuit board and the method for manufacturing the same
JP4391671B2 (en) Electronic component mounting substrate and manufacturing method thereof
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
KR101926565B1 (en) The printed circuit board and the method for manufacturing the same
KR101518067B1 (en) Multilayer printed wiring board and its manufacturing method
KR20130070471A (en) The printed circuit board and the method for manufacturing the same
KR101125463B1 (en) The printed circuit board and the method for manufacturing the same
KR101262473B1 (en) The printed circuit board and the method for manufacturing the same
KR20130021027A (en) The printed circuit board and the method for manufacturing the same
JP2008098202A (en) Multilayer wiring circuit board, multilayer wiring circuit board structure
KR101241639B1 (en) The printed circuit board and the method for manufacturing the same
WO2019077804A1 (en) Printed circuit board and printed circuit board production method
KR101251802B1 (en) The printed circuit board and the method for manufacturing the same
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee