KR20120102006A - Anisotropic conductive film, method of manufacturing anisotropic conductive film, connecting method of electronic component, anisotropic conductive connected structure - Google Patents
Anisotropic conductive film, method of manufacturing anisotropic conductive film, connecting method of electronic component, anisotropic conductive connected structure Download PDFInfo
- Publication number
- KR20120102006A KR20120102006A KR1020120021971A KR20120021971A KR20120102006A KR 20120102006 A KR20120102006 A KR 20120102006A KR 1020120021971 A KR1020120021971 A KR 1020120021971A KR 20120021971 A KR20120021971 A KR 20120021971A KR 20120102006 A KR20120102006 A KR 20120102006A
- Authority
- KR
- South Korea
- Prior art keywords
- anisotropic conductive
- conductive film
- elastic spacer
- resin layer
- electronic component
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Non-Insulated Conductors (AREA)
Abstract
Description
본 발명은, 전자 부품을 회로 기판 등에 이방성 도전 접속시키는 이방성 도전 필름, 이 이방성 도전 필름의 제조 방법, 이 이방성 도전 필름을 사용한 접속 방법, 이 이방성 도전 필름을 사용한 이방성 도전 접속체에 관한 것이다. This invention relates to the anisotropic conductive film which makes anisotropic conductive connection of an electronic component etc. a circuit board, the manufacturing method of this anisotropic conductive film, the connection method using this anisotropic conductive film, and the anisotropic conductive connection body using this anisotropic conductive film.
칩 부품을 기판에 실장하는 기술로서, 예를 들어 칩 부품을 이른바 페이스 다운 상태에서 기판 상에 실장하는 플립 칩 실장법이 널리 사용되고 있다. 이 플립 칩 실장법은, 칩 부품의 단자 전극으로서 범프로 칭해지는 전극을 형성하고, 이 범프가 기판의 전극부와 대향하도록 배치하여, 일괄하여 전기적으로 접속하는 방법이다. As a technique of mounting a chip component on a board | substrate, the flip chip mounting method of mounting a chip component on a board | substrate in what is called a face-down state, for example is widely used. This flip chip mounting method is a method of forming an electrode called a bump as a terminal electrode of a chip component, arranging the bump so as to face the electrode portion of the substrate, and electrically connecting them collectively.
플립 칩 실장법에 있어서는, 접속 신뢰성을 높이는 것 등을 목적으로, 이방성 도전 필름 (ACF:Anisotropic Conductive Film) 에 의한 전기적, 기계적 접속이 도모되고 있다. 도 5 에 나타내는 바와 같이, 이방성 도전 필름 (50) 은, 접착제로서 기능하는 절연성의 수지 (51) 중에 도전성 입자 (52) 를 분산시킨 것이다. 칩 부품 (55) 은, 복수의 범프 (56) 가 형성되어 있는 액티브면을 기판 (57) 의 전극부 (58) 와 대향시키고, 이방성 도전 필름 (50) 을 개재하여 전기적으로 접속된다. In the flip chip mounting method, electrical and mechanical connection by an anisotropic conductive film (ACF) is aimed for the purpose of improving connection reliability. As shown in FIG. 5, the anisotropic
구체적으로, 기판 (57) 은, 칩 부품 (55) 이 실장되는 전극부 (58) 에 이방성 도전 필름 (50) 이 배치되고, 칩 부품 (55) 의 액티브면이 전극부 (58) 에 대해 위치 맞춤된 후, 도시하지 않은 가열 본더에 의해 칩 부품 (55) 의 상면으로부터 열가압된다. Specifically, in the
이로써, 칩 부품 (55) 및 기판 (57) 은, 범프 (56) 와 전극부 (58) 사이로부터 수지 (51) 를 배제함과 함께 도전성 입자 (52) 를 협지함으로써, 전기적인 접속이 도모된다. 칩 부품 (55) 및 기판 (57) 은, 범프 (56) 가 없는 부분에서는, 도전성 입자 (52) 가 절연성의 수지 (51) 중에 분산된 상태가 유지되어, 전기적으로 절연된 상태가 유지되므로, 범프 (56) 가 있는 부분에서만 전기적 도통이 도모되게 된다. Thereby, the
이방성 도전 필름 (50) 을 사용한 플립 칩 실장법에 의하면, 상기와 같이, 다수의 전극 사이를 일괄하여 전기적으로 접속하는 것이 가능하고, 와이어 본딩과 같이 전극 사이를 하나하나 본딩 와이어로 접속할 필요는 없고, 또 고밀도 실장에 수반되는 단자 전극의 미세화, 협 (狹) 피치화 등에 대한 대응도 비교적 용이하다. According to the flip chip mounting method using the anisotropic
그런데, 칩 부품 (55) 은, 가열 본더에 의해 열가압됨으로써, 도 6 에 나타내는 바와 같이, 휨을 발생시키는 경우가 있다. 칩 부품 (55) 은, 휨이 발생함으로써 액티브면의 외측 가장자리에 있는 범프 (56) 와 전극부 (58) 의 전기적인 접속이 불충분해진다. 특히 칩 부품 (55) 의 일방의 범프가 복수 존재하는 경우, 내측의 범프 (56a) 는 휨의 중심점 (지지점) 에 가까우므로, 범프의 일부가 들떠 도전성 입자의 변형이 충분하지 않게 되고, 외측의 범프 (56b) 는 범프와 전극부 (58) 가 완전히 이간되어 도전성 입자의 변형이 발생하지 않기 때문에 접속 불량이 발생한다. 또, 칩 부품 (55) 은, 휨의 정도가 커지면, 칩 깨짐이 발생한다.By the way, the
이 때문에, 이방성 도전 필름 (50) 에 스페이서를 함유시키고, 칩 부품 (55) 의 액티브면과 기판 (57) 의 전극부 (58) 사이에 스페이서를 협지시키는 기술이 제안되어 있다 (특허문헌 1 참조).For this reason, the technique which contains a spacer in the anisotropic
그러나, 특허문헌 1 에 기재되어 있는 바와 같이 칩 부품 (55) 의 액티브면과 기판 (57) 의 전극부 (58) 사이에 스페이서를 협지시키는 경우에 있어서도, 스페이서의 경도나 입자경에 따라서는, 칩 부품 (55) 에 균열이나 휨을 발생시킬 우려가 있고, 또 범프 (56) 와 전극부 (58) 가 이간되어, 도통 저항의 상승을 초래할 우려도 있다. However, as described in
그래서, 본 발명은, 이방성 도전 필름 중에 스페이서를 함유시킴으로써, 확실하게 칩 부품의 휨이나 균열을 방지할 수 있는 이방성 도전 필름, 이 이방성 도전 필름의 제조 방법, 이 이방성 도전 필름을 사용한 전자 부품의 접속 방법, 이 이방성 도전 필름을 사용한 이방성 도전 접속체를 제공하는 것을 목적으로 한다.Therefore, this invention is an anisotropic conductive film which can prevent the bending and a crack of a chip component reliably by containing a spacer in an anisotropic conductive film, the manufacturing method of this anisotropic conductive film, and the connection of the electronic component using this anisotropic conductive film. It is an object to provide an anisotropic conductive connector using the method and this anisotropic conductive film.
상기 서술한 과제를 해결하기 위해서, 본 발명에 관련된 이방성 도전 필름은, 도전성 입자 함유층과 절연성 수지층이 적층된 다층 구조를 이루고, 상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고, 상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 이다. In order to solve the problem mentioned above, the anisotropic conductive film which concerns on this invention forms the multilayered structure in which the electroconductive particle containing layer and the insulating resin layer were laminated | stacked, and it has an elastic spacer at the boundary of the said electroconductive particle containing layer and the said insulating resin layer, The elastic spacer has a hardness (20% K value) of 20 to 500 kgf /
또, 본 발명에 관련된 이방성 도전 필름의 제조 방법은, 기재에 도전성 입자 함유 수지층 및 절연성 수지층의 일방을 형성하는 공정과, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 인 탄성 스페이서를, 상기 기재에 도포된 도전성 입자 함유 수지층 및 절연성 수지층의 일방의 표면에 배치하는 공정과, 상기 탄성 스페이서가 배치된 도전성 입자 함유 수지층 및 절연성 수지층의 일방의 표면 상에, 도전성 입자 함유 수지층 및 절연성 수지층의 타방을 형성함으로써, 상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 배치 형성하는 공정을 갖는 것이다. Moreover, the manufacturing method of the anisotropic conductive film which concerns on this invention is a process of forming one of an electroconductive particle containing resin layer and an insulating resin layer in a base material, and hardness (20% K value) is 20-500 kgf / mm <2>, and a particle diameter The process of arrange | positioning the elastic spacer whose D is 10-50 micrometers on one surface of the electroconductive particle containing resin layer and insulating resin layer apply | coated to the said base material, the electroconductive particle containing resin layer and insulating resin layer in which the said elastic spacer was arrange | positioned It has a process of arrange | positioning an elastic spacer at the boundary of the said electroconductive particle content layer and the said insulating resin layer by forming the other of electroconductive particle containing resin layer and insulating resin layer on one surface of the above.
또, 본 발명에 관련된 전자 부품의 접속 방법은, 전자 부품이 접속되는 전극부에, 이방성 도전 필름을 배치하는 공정과, 상기 전극부에, 상기 이방성 도전 필름을 개재하여 전자 부품을 배치하는 공정과, 상기 전자 부품을 상기 전극부에 접속하는 접속 공정을 갖고, 상기 이방성 도전 필름은, 도전성 입자 함유층과 절연성 수지층이 적층된 다층 구조를 이루고, 상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고, 상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 이다. Moreover, the connection method of the electronic component which concerns on this invention is a process of arrange | positioning an anisotropic conductive film to the electrode part to which an electronic component is connected, and the process of arrange | positioning an electronic component through the said anisotropic conductive film to the said electrode part, And a connection step for connecting the electronic component to the electrode portion, wherein the anisotropic conductive film has a multilayer structure in which conductive particle-containing layers and insulating resin layers are laminated, and is elastic at a boundary between the conductive particle-containing layer and the insulating resin layer. It has a spacer, The said elastic spacer is 20-500 kgf / mm <2> in hardness (20% K value), and particle diameter D is 10-50 micrometers.
또, 본 발명에 관련된 이방성 도전 접속체는, 전자 부품과, 상기 전자 부품이 도전 접속된 전극부와, 상기 전자 부품을 상기 전극부에 도전 접속시키는 도전성 접착층을 갖고, 상기 도전성 접착층은, 도전성 입자 함유층과 절연성 수지층이 적층된 다층 구조를 이루고, 상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고, 상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 이다. Moreover, the anisotropic conductive connector which concerns on this invention has an electronic component, the electrode part with which the said electronic component was electrically connected, and the electroconductive adhesive layer which electrically connects the said electronic component to the said electrode part, The said electroconductive adhesive layer is electroconductive particle It has a multilayer structure in which a containing layer and an insulating resin layer are laminated | stacked, and it has an elastic spacer at the boundary of the said electroconductive particle content layer and the said insulating resin layer, The said elastic spacer has a hardness (20% K value) of 20-500 kgf / mm <2>. And particle size D are 10 to 50 µm.
본 발명에 의하면, 탄성 스페이서에 의해, 전자 부품의 휨을 방지하여, 안정적인 도통을 도모할 수 있다. 이 때, 본 발명에 의하면, 탄성 스페이서의 경도 (20 % K 값) 를 20?500 kgf/㎟ 로 하고, 입자경 D 를 10?50 ㎛ 로 함으로써, 가열 본더에 의한 열 가압에 의한 전자 부품의 휨을 확실하게 방지할 수 있음과 함께, 전자 부품에 과잉의 부하를 주지 않고, 전자 부품의 균열을 방지할 수 있다. According to the present invention, the bending of the electronic component can be prevented by the elastic spacer, and stable conduction can be achieved. At this time, according to the present invention, the hardness (20% K value) of the elastic spacer is set to 20 to 500 kgf /
도 1 은, 본 발명에 관련된 이방성 도전 필름을 나타내는 단면도이다.
도 2 는, 본 발명에 관련된 이방성 도전 접속체를 나타내는 단면도이다.
도 3 은, 탄성 스페이서가 배치된 도전성 입자 함유층을 나타내는 평면도이다.
도 4(a) 는 탄성 스페이서의 표면이 도전성 입자 함유층에 100 % 접한 이방성 도전 필름을 나타내는 단면도이고, 4(b) 는 탄성 스페이서의 표면이 절연성 수지층에 100 % 접한 이방성 도전 필름을 나타내는 단면도이다.
도 5 는, 종래의 칩 부품과 기판을 이방성 도전 필름에 의해 접착한 구조를 나타내는 단면도이다.
도 6 은, 칩 부품에 휨이 발생한 상태를 나타내는 단면도이다. 1 is a cross-sectional view showing an anisotropic conductive film according to the present invention.
2 is a cross-sectional view showing the anisotropic conductive connector according to the present invention.
3 is a plan view showing a conductive particle-containing layer on which an elastic spacer is disposed.
4 (a) is a cross-sectional view showing an anisotropic conductive film in which the surface of the elastic spacer is in contact with the conductive particle-containing layer 100%, and 4 (b) is a cross-sectional view showing an anisotropic conductive film in which the surface of the elastic spacer is in contact with the insulating resin layer 100%. .
It is sectional drawing which shows the structure which bonded the conventional chip component and board | substrate with the anisotropic conductive film.
6 is a cross-sectional view showing a state where warpage occurs in the chip component.
이하, 본 발명의 실시형태에 대해, 도면을 참조하면서 상세하게 설명한다. 본 발명의 구체예로서 나타내는 이방성 도전 필름 (1) 은, 도 1 에 나타내는 바와 같이, 도전성 입자 함유층 (2) 과 절연성 수지층 (3) 과 탄성 스페이서 (4) 를 갖는 것이다. 이방성 도전 필름 (1) 은, 예를 들어, LCD (Liquid Crystal Display) 패널의 제조에 있어서 화소를 컨트롤하는 구동 IC (집적 회로) 나, 플렉시블 프린트 배선판을 유리 기판에 접합하는, 이른바 COG (Chip on Glass) 나, F0G (Film on Glass) 등에 사용할 수 있다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail, referring drawings. The anisotropic
도 2 에 나타내는 바와 같이, 기판 (10) 은, 예를 들어 유리 기판이나 리지드 기판, 플렉시블 기판 등의 각종 회로 기판이고, 칩 부품 (12) 이 실장되는 전극부 (11) 가 형성되어 있다. 또, 칩 부품 (12) 은, 예를 들어 반도체 칩이나 콘덴서 등의 실장 부품이고, 기판 (10) 의 전극부 (11) 에 접속하는 범프 (13) 가 형성되어 있다. As shown in FIG. 2, the board |
[이방성 도전 필름 (1)][Anisotropic Conductive Film (1)]
이방성 도전 필름 (1) 은, 기판 (10) 의 전극부 (11) 와 칩 부품 (12) 사이에 개재됨으로써, 칩 부품 (12) 의 범프 (13) 와 기판 (10) 의 전극부 (11) 사이를 도전성 입자를 개재하여 접속함과 함께, 칩 부품 (12) 과 전극부 (11) 사이에 탄성 스페이서 (4) 가 협지된다. 이로써, 이방성 도전 필름 (1) 은, 칩 부품 (12) 이 가열 본더에 의해 열가압되었을 때에도, 칩 부품 (12) 의 휨을 억제하여, 칩 부품 (12) 과 기판 (10) 전극부 (11) 의 접속 신뢰성을 향상시킬 수 있다.The anisotropic
도전성 입자 함유층 (2) 은, 막형성 수지와 열경화성 수지와 경화제와 도전성 입자를 함유한다. 절연성 수지층 (3) 은, 막형성 수지와 열경화성 수지와 경화제를 함유한다. 탄성 스페이서 (4) 는, 도전성 입자 함유층 (2) 과 절연성 수지층 (3) 의 경계에 형성되어 있다. The electroconductive
도 1 에 나타내는 이방성 도전 필름 (1) 은, 각각 PET (Polyethylene Terephthalate) 등의 박리 필름에 형성된 절연성 수지층 (3) 및 도전성 입자 함유층 (2) 에 의해 탄성 스페이서 (4) 를 라미네이트하여 형성된 2 층 구조이다. 본 발명에 관련된 이방성 도전 필름 (1) 은, 적어도 절연성 수지층 (3), 도전성 입자 함유층 (2) 을 구비한 3 층 이상의 다층 구조여도 된다. The anisotropic
[도전성 입자 함유층 (2)][Conductive Particle Containing Layer (2)]
도전성 입자 함유층 (2) 은, 막형성 수지와 열경화성 수지와 경화제와 도전성 입자를 함유한다. The electroconductive
막형성 수지는, 평균 분자량이 10000 이상인 고분자량 수지에 상당하고, 필름 형성성의 관점에서, 10000?80000 정도의 평균 분자량인 것이 바람직하다. 막형성 수지로는, 페녹시 수지, 폴리에스테르우레탄 수지, 폴리에스테르 수지, 폴리우레탄 수지, 아크릴 수지, 폴리이미드 수지, 부티랄 수지 등의 여러 가지 수지를 들 수 있고, 이들은 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도 막형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지가 바람직하게 사용된다. The film-forming resin corresponds to a high molecular weight resin having an average molecular weight of 10000 or more, and is preferably an average molecular weight of about 10000 to 80000 from the viewpoint of film formation. Examples of the film-forming resins include various resins such as phenoxy resins, polyester urethane resins, polyester resins, polyurethane resins, acrylic resins, polyimide resins, butyral resins, and these may be used alone, You may use in combination of 2 or more type. Among these, a phenoxy resin is used preferably from a viewpoint of a film formation state, connection reliability, etc.
열경화성 수지는, 에폭시 수지, 상온에서 유동성을 갖는 액상 에폭시 수지 등을 단독으로 사용해도 되고 2 종 이상을 혼합하여 사용해도 된다. 에폭시 수지로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 노볼락형 에폭시 수지나, 고무, 우레탄 등의 각종 변성 에폭시 수지 등이 예시되고, 이들은 단독으로 사용해도 되고, 2 종 이상을 혼합하여 사용해도 된다. 또, 액상 에폭시 수지로는, 비스페놀형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 페놀노볼락형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 페놀아르알킬형 에폭시 수지, 나프톨형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 트리페닐메탄형 에폭시 수지 등을 사용할 수 있고, 이들은 단독으로 사용해도 되고, 2 종 이상을 혼합하여 사용해도 된다. A thermosetting resin may be used individually by an epoxy resin, the liquid epoxy resin which has fluidity at normal temperature, etc., or may mix and use 2 or more types. As an epoxy resin, bisphenol-A epoxy resin, bisphenol F-type epoxy resin, novolak-type epoxy resin, various modified epoxy resins, such as rubber and a urethane, are illustrated, These may be used independently and mixes 2 or more types May be used. Moreover, as a liquid epoxy resin, a bisphenol-type epoxy resin, a naphthalene type epoxy resin, a biphenyl type epoxy resin, a phenol novolak-type epoxy resin, a stilbene type epoxy resin, a triphenol methane type epoxy resin, a phenol aralkyl type epoxy resin, A naphthol type epoxy resin, a dicyclopentadiene type epoxy resin, a triphenylmethane type epoxy resin, etc. can be used, These may be used independently, and may mix and use 2 or more types.
경화제는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들어, 가열에 의해 활성화되는 잠재성 경화제, 가열에 의해 유리 라디칼을 발생시키는 잠재성 경화제 등을 사용할 수 있다. 가열에 의해 활성화되는 잠재성 경화제로는, 예를 들어, 폴리아민, 이미다졸 등의 아니온계 경화제나 술포늄염 등의 카티온계 경화제 등을 들 수 있다. There is no restriction | limiting in particular in a hardening | curing agent, According to the objective, it can select suitably, For example, the latent hardening | curing agent activated by heating, the latent hardening | curing agent which generate | occur | produces free radical by heating, etc. can be used. As a latent hardener activated by heating, cationic hardeners, such as anionic hardeners, such as a polyamine and imidazole, and a sulfonium salt, etc. are mentioned, for example.
도전성 입자는, 전기적으로 양호한 도체인 것이면 사용할 수 있고, 예를 들어, 구리, 은, 니켈 등의 금속 분말이나 수지로 이루어지는 입자를 상기 금속에 의해 피복한 것을 들 수 있다. 또, 도전성 입자의 전체 표면을 절연성의 피막으로 피복한 것을 사용해도 된다. 도전성 입자는, 입자경이 1?10 ㎛ 인 것을 사용할 수 있고, 3?5 ㎛ 인 것을 바람직하게 사용할 수 있다. Electroconductive particle can be used if it is an electrically good conductor, For example, what coat | covered the particle | grains which consist of metal powders, such as copper, silver, nickel, and resin with the said metal is mentioned. Moreover, you may use what coat | covered the whole surface of electroconductive particle with the insulating film. The electroconductive particle can use a particle diameter of 1-10 micrometers, and can use a 3-5 micrometers thing suitably.
그 밖의 첨가 조성물로서, 실란 커플링제를 첨가하는 것이 바람직하다. 실란 커플링제로는, 에폭시계, 아미노계, 메르캅토?술파이드계, 우레이드계 등을 사용할 수 있다. 이들 중에서도, 본 실시형태에서는, 에폭시계 실란 커플링제가 바람직하게 사용된다. 이로써, 유기 재료와 무기 재료의 계면에 있어서의 접착성을 향상시킬 수 있다. 또, 무기 필러를 첨가시켜도 된다. 무기 필러로는, 실리카, 탤크, 산화티탄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있고, 무기 필러의 종류는 특별히 한정되는 것은 아니다. 무기 필러의 함유량에 의해, 유동성을 제어하고, 입자 포착률을 향상시킬 수 있다. 또, 고무 성분 등도 접합체의 응력을 완화시킬 목적에서, 적절히 사용할 수 있다. As another addition composition, it is preferable to add a silane coupling agent. As a silane coupling agent, an epoxy type, an amino type, a mercapto sulfide type, a ureide type, etc. can be used. Among these, in this embodiment, an epoxy silane coupling agent is used preferably. Thereby, the adhesiveness in the interface of an organic material and an inorganic material can be improved. Moreover, you may add an inorganic filler. As an inorganic filler, silica, talc, titanium oxide, calcium carbonate, magnesium oxide, etc. can be used, The kind of inorganic filler is not specifically limited. By content of an inorganic filler, fluidity | liquidity can be controlled and particle capture rate can be improved. Moreover, a rubber component etc. can also be used suitably for the purpose of alleviating the stress of a joined body.
이들 도전성 입자 함유층 (2) 의 각 구성 성분을 배합할 때, 이들을 용해시키는 유기 용제로는, 톨루엔, 아세트산에틸, 또는 이들의 혼합 용제, 그 외 각종 유기 용제를 사용할 수 있다. 또, 도전성 입자 함유층 (2) 의 용융 점도는 도전성 입자의 입자 포착률을 향상시키는 관점에서, 절연성 수지층 (3) 의 용융 점도보다 높은 것이 바람직하다. When mix | blending each structural component of these electroconductive
[절연성 수지층 (3)][Insulating resin layer (3)]
절연성 수지층 (3) 은, 막형성 수지와 열경화성 수지와 경화제를 함유한다. 막형성 수지, 열경화성 수지, 및 경화제는, 도전성 입자 함유층 (2) 과 동일한 것을 사용할 수 있다. The insulating
또, 절연성 수지층 (3) 은, 그 밖의 첨가 조성물로서, 도전성 입자 함유층 (2) 과 동일하게, 실란 커플링제를 첨가하는 것이 바람직하다. 실란 커플링제로는, 에폭시계, 아미노계, 메르캅토?술파이드계, 우레이드계 등을 사용할 수 있다. 이들 중에서도, 본 실시형태에서는, 에폭시계 실란 커플링제가 바람직하게 사용된다. 이로써, 유기 재료와 무기 재료의 계면에 있어서의 접착성을 향상시킬 수 있다. Moreover, it is preferable that the insulating
또, 절연성 수지층 (3) 은, 무기 필러를 첨가시켜도 된다. 무기 필러로는, 실리카, 탤크, 산화티탄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있고, 무기 필러의 종류는 특별히 한정되는 것은 아니다. 무기 필러의 함유량에 의해, 유동성을 제어하고, 입자 포착률을 향상시킬 수 있다. 또, 절연성 수지층 (3) 은, 고무 성분 등도 접합체의 응력을 완화시킬 목적에서, 적절히 사용할 수 있다.In addition, the insulating
또한, 도전성 입자의 입자 포착률을 향상시키는 관점에서, 절연성 수지층 (3) 은, 도전성 입자 함유층 (2) 보다 용융 점도가 낮아지는 것이 바람직하다. In addition, from the viewpoint of improving the particle trapping rate of the conductive particles, the insulating
[탄성 스페이서 (4)][Elastic spacer 4]
도전성 입자 함유층 (2) 과 절연성 수지층 (3) 의 경계에 형성되는 탄성 스페이서 (4) 는, 예를 들어 구형으로 절연성, 완충성, 또한 내열성을 갖는 수지계의 탄성체로 이루어진다. 탄성 스페이서 (4) 는, 칩 부품 (12) 을 기판 (10) 의 전극부 (11) 에 실장할 때에, 가열 본더에 의한 열가압 공정에 의해 칩 부품 (12) 에 휨이 발생하는 것을 방지하는 것이다. The
탄성 스페이서 (4) 는, 가열 본더에 의한 열가압에 의해서도 칩 부품 (12) 의 휨을 방지할 수 있음과 함께, 칩 부품 (12) 에 과잉의 부하를 주지 않을 정도의 경도를 갖고, 예를 들어, 경도 (20 % K 값) 가 20?500 kgf/㎟ 가 되고, 바람직하게는 100?400 kgf/㎟ 이다. 탄성 스페이서 (4) 는, 경도 (20 % K 값) 가 20 kgf/㎟ 보다 작으면 가열 본더에 의한 압력에 저항하여 칩 부품 (12) 의 휨을 방지할 수 없고, 500 kgf/㎟ 를 초과하면 오히려 칩 부품 (12) 에 과잉의 부하를 주어 칩 균열이 발생할 우려가 있다. The
또, 탄성 스페이서 (4) 는, 칩 부품 (12) 의 범프 (13) 의 높이에 따라, 가열 본더에 의한 열가압에 의해서도 칩 부품 (12) 의 휨을 방지할 수 있음과 함께, 범프 (13) 와 전극부 (11) 의 접속을 저해하지 않는 입자경을 갖고, 예를 들어, 범프 높이 H 가 15 ㎛ 로 되어 있는 데에 대해 입자경 D 가 10?50 ㎛ 로 되어 있다. 탄성 스페이서 (4) 는, 입자경 D 가 10?50 ㎛ 로 됨으로써, 칩 부품 (12) 의 범프 (13) 의 높이 H 와의 비 (H/D) 가 0.3?1.5 가 된다. 이로써, 탄성 스페이서 (4) 는, 칩 부품 (12) 의 휨을 억제함과 함께, 범프 (13) 와 전극부 (11) 의 접속을 저해하는 경우도 없다. Moreover, the
[필름 제조 방법][Film Production Method]
다음으로, 이방성 도전 필름 (1) 의 제조 방법에 대해 설명한다. 본 실시형태에 있어서의 이방성 도전 필름 (1) 은, 박리 필름 상에 도전성 입자 함유층 (2) 을 형성하고, 동일하게 박리 필름 상에 절연성 수지층 (3) 을 형성하고, 도전성 입자 함유층 (2) 의 표면에 탄성 스페이서 (4) 를 배치 형성한 후, 탄성 스페이서 (4) 상으로부터 절연성 수지층 (3) 을 라미네이트함으로써 제조된다. Next, the manufacturing method of the anisotropic
박리 필름은, 예를 들어, 실리콘 등의 박리제를 PET (Poly Ethylene Terephthalate), OPP (0riented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene) 등에 도포한 적층 구조로 이루어지고, 도전성 입자 함유층 (2) 및 절연성 수지층 (3) 의 건조를 방지함과 함께, 이들 형상을 유지한다. 박리 필름은, 기판 (10) 의 전극부 (11) 의 형상에 따른 형상, 예를 들어 직사각형상으로 형성되어 있다. The release film is, for example, made of a laminated structure in which a release agent such as silicone is applied to PET (Poly Ethylene Terephthalate), OPP (0riented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), etc. While preventing the drying of the electroconductive
이방성 도전 필름 (1) 은, 이 박리 필름 상에 도전성 입자 함유층 (2) 을 구성하는 수지 조성물을 바 코터, 도포 장치 등을 이용하여 도포하고, 열오븐, 가열 건조 장치 등을 이용하여 건조시킨다. 이로써 소정의 두께, 예를 들어 10 ㎛ 두께의 도전성 입자 함유층 (2) 을 형성한다. 도전성 입자 함유층 (2) 은, 박리 필름 (5) 의 동일 형상인 예를 들어 직사각형상으로 형성된다. The anisotropic
이어서, 도전성 입자 함유층 (2) 과 동일하게, 박리 필름 상에 절연성 수지층 (3) 을 구성하는 수지 조성물을 도포하고, 건조시켜, 소정의 두께, 예를 들어 10 ㎛ 두께의 절연성 수지층 (3) 을 형성한다. Next, similarly to the electroconductive
이어서, 도 3 에 나타내는 바와 같이, 범프 (13) 와 전극부 (11) 의 접속 위치를 제외한 도전성 입자 함유층 (2) 의 소정의 위치, 예를 들어 폭 방향의 중앙부에, 길이 방향에 걸친 복수의 탄성 스페이서 (4) 가 소정 간격으로 배치 형성된다. 이 때, 탄성 스페이서 (4) 는, 전체가 도전성 입자 함유층 (2) 에 매몰되지 않고, 표면의 20?40 % 가 접하도록 배치 형성된다. Subsequently, as shown in FIG. 3, the predetermined position of the electroconductive
이어서, 탄성 스페이서 (4) 상으로부터 절연성 수지층 (3) 을 라미네이트한다. 이 때, 탄성 스페이서 (4) 는, 도전성 입자 함유층 (2) 에 표면의 20?40 % 가 접하고, 절연성 수지층 (3) 에 표면의 60?80 % 가 접한다. Next, the insulating
이와 같이, 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 가 도전성 입자 함유층 (2) 에 그 표면의 20?40 % 가 매몰되도록 배치 형성되고, 절연성 수지층 (3) 에 그 표면의 60?80 % 가 매몰되도록 배치 형성되기 때문에, 도전성 입자 함유층 (2) 및 절연성 수지층 (3) 의 두께가, 탄성 스페이서 (4) 가 배치 형성되어 있는 영역에 있어서도, 탄성 스페이서 (4) 가 배치 형성되어 있지 않은 영역에 있어서도 동일해져, 전체에 걸쳐 균일한 수지 두께로 할 수 있다. Thus, the anisotropic
즉, 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 가 도전성 입자 함유층 (2) 이나 절연성 수지층 (3) 중 어느 것에, 표면의 100 % 가 접할 때까지 매몰되면, 라미네이트 처리에 의해 당해 탄성 스페이서 (4) 가 배치 형성된 영역의 수지가 주위로 배제되어, 탄성 스페이서 (4) 가 배치 형성된 영역의 수지 두께는 얇고, 그 주위는 두꺼워져 버린다. That is, when the
본 발명에 관련된 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 가 도전성 입자 함유층 (2) 과 절연성 수지층 (3) 의 경계에 배치 형성되어 있기 때문에, 전체에 걸쳐 수지 두께를 균일하게 형성할 수 있다. In the anisotropic
[칩 부품의 접속 방법][How to connect chip parts]
다음으로, 상기 서술한 이방성 도전 필름 (1) 을 사용한 칩 부품 (12) 의 접속 방법, 및 이방성 도전 접속체에 대해 설명한다. 본 실시형태에 있어서의 칩 부품 (12) 의 접속 방법은, 기판 (10) 의 전극부 (11) 상에 이방성 도전 필름 (1) 을 첩부하고, 이 이방성 도전 필름 (1) 위에 칩 부품 (12) 을 임시 배치한다. 이어서, 칩 부품 (12) 상으로부터 가열 본더에 의해 열가압함으로써 이방성 도전 필름 (1) 을 열경화시킴과 함께, 기판 (10) 의 전극부 (11) 와 칩 부품 (12) 의 범프 (13) 를 접속시키는 것이다. 이로써, 이방성 도전 필름 (1) 에 분산된 도전성 입자를 개재하여 기판 (10) 의 전극부 (11) 와 칩 부품 (12) 의 범프 (13) 가 접속된 이방성 도전 접속체가 얻어진다. Next, the connection method of the
기판 (10) 에 이방성 도전 필름 (1) 을 첩부하는 공정에서는, 도전성 입자 함유층 (2) 과 접하는 박리 필름을 벗기고, 도전성 입자 함유층 (2) 을 전극부 (11) 에 배치한다. 이어서, 절연성 수지층 (3) 과 접하는 박리 필름 상으로부터 경화제가 본 (本) 경화되지 않을 정도의 온도에서 열가압된다. 그 후, 박리 필름을 벗겨, 절연성 수지층 (3) 측으로부터 칩 부품 (12) 을 탑재하고, 도시하지 않은 가열 본더에 의해 칩 부품 (12) 상으로부터 열가압한다. In the process of sticking the anisotropic
여기서, 이방성 도전 필름 (1) 은, 도전성 입자를 함유하지 않는 범프 (13) 가 매립되는 상층에 절연성 수지층 (3) 을 갖고, 전극부 (11) 와 접하는 하층에 도전성 입자 함유층 (2) 이 형성되어 있다. 따라서, 칩 부품 (12) 은, 범프 (13) 가 가열에 의해 유동성을 나타내는 절연성 수지층 (3) 을 밀어내고, 범프 (13) 가 도전성 입자 함유층 (2) 의 도전성 입자를 개재하여 전극부 (11) 와 접속된다. Here, the anisotropic
칩 부품 (12) 및 기판 (10) 은, 범프 (13) 가 없는 부분에서는, 도전성 입자가 절연성의 수지 중에 분산된 상태가 유지되어, 전기적으로 절연된 상태가 유지되므로, 범프 (13) 가 있는 부분에서만 전기적 도통이 도모되게 된다. In the part without the
또, 이방성 도전 필름 (1) 은, 범프 (13) 와 전극부 (11) 가 접속되는 영역을 제외한, 예를 들어 칩 부품 (12) 의 대략 중앙 부분에 따라 탄성 스페이서 (4) 가 배치 형성되고, 이 탄성 스페이서 (4) 에 의해 칩 부품 (12) 의 대략 중앙이 휘는 것을 방지한다. 따라서, 칩 부품 (12) 은, 대략 중앙부가 휨으로써, 외측 가장자리에 형성된 범프 (13) 가 전극부 (11) 로 이간되지 않아, 안정적인 도통을 얻을 수 있다. Moreover, the
이 때, 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 의 경도 (20 % K 값) 가 20?500 kgf/㎟ 로 됨으로써, 가열 본더에 의한 열가압에 의한 칩 부품 (12) 의 휨을 확실하게 방지할 수 있음과 함께, 칩 부품 (12) 에 과잉의 부하를 주지 않아, 칩 균열을 방지할 수 있다. At this time, since the hardness (20% K value) of the
또, 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 가, 칩 부품 (12) 의 범프 (13) 의 높이에 따른 소정의 입자경을 갖고, 예를 들어, 범프 높이 H 가 15 ㎛ 로 되어 있는 데에 대해 입자경 D 가 10?50 ㎛ 로 되어 있다. 이로써, 이방성 도전 필름 (1) 은, 탄성 스페이서 (4) 의 입자경 D 와, 칩 부품 (12) 의 범프 (13) 의 높이 H 의 비 (H/D) 가 0.3?1.5 가 되어, 칩 부품 (12) 의 휨을 억제함과 함께, 범프 (13) 와 전극부 (11) 의 접속을 저해하는 경우도 없다. In addition, in the anisotropic
실시예 1Example 1
이하, 본 발명의 실시예에 대해 설명한다. 실시예에서는, 도전성 입자 함유층 (2) 에 포함되는 탄성 스페이서 (4) 의 경도 (20 % K 값), 범프 높이 H 에 대한 입자경 D, 그리고 탄성 스페이서 (4) 가 도전성 입자 함유층 (2) 에 접하는 표면의 비율이 상이한 이방성 도전 필름의 샘플을 이용하여, 칩 부품을 유리 기판 상의 전극부에 열가압함으로써 실장하였다. 그리고 각 샘플에 대해, 칩 부품의 휨, 초기 도통 저항 (Ω), 고온 고습 시험 (85 ℃-85 % RH 500hr) 후의 도통 저항 (Ω) 에 대해 조사하였다. 텝 부품의 범프 높이 H 는, 모두 15 ㎛ 로 통일했다. EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described. In the Example, the hardness (20% K value) of the
또한, 칩 부품의 휨은, 촉침식 표면 조도계 (상품명:SE-3 주식회사 코사카 연구소 제조) 를 이용하여, 유리 기판의 하측으로부터 스캔하고, 칩 부품 실장 후의 유리 기판면을 측정하여, 칩 부품의 양단을 베이스 라인으로 했을 때의 최대값을 구하였다. 평가 지표로서, 휨이 17 ㎛ 미만인 경우에는 실용상 문제 없는 것으로서 ○ 로 하고, 휨이 17 ㎛ 이상인 것은 × 로 하였다. In addition, the curvature of a chip component is scanned from the lower side of a glass substrate using a stylus type surface roughness meter (brand name: SE-3, Inc. make), the glass substrate surface after chip component mounting is measured, and both ends of a chip component are measured. The maximum value when using as a base line was calculated | required. As an evaluation index, when curvature was less than 17 micrometers, it was set as (circle) as practically no problem, and what was curvature was 17 micrometers or more was x.
각 이방성 도전 필름의 샘플은, 도전성 입자 함유층 및 절연성 수지층으로 이루어지는 2 층 구조, 또는 도전성 입자 함유층만으로 이루어지는 1 층 구조이며, 도전성 입자 함유층은, The sample of each anisotropic conductive film is a two-layer structure which consists of an electroconductive particle content layer and an insulating resin layer, or a one-layer structure which consists only of an electroconductive particle content layer, and an electroconductive particle content layer,
페녹시 수지 (YP-50:신닛테츠 화학 주식회사 제조);60 질량부 Phenoxy resin (YP-50: manufactured by Shinnitetsu Chemical Co., Ltd.); 60 parts by mass
에폭시 수지 (EP828:미츠비시 화학 주식회사 제조);35 질량부 Epoxy resin (EP828: manufactured by Mitsubishi Chemical Corporation); 35 parts by mass
경화제 (Si-80L:산신 화학 공업 주식회사 제조);4 질량부 Curing agent (Si-80L: manufactured by Sanshin Chemical Industry Co., Ltd.); 4 parts by mass
실란 커플링제 (A-187:모멘티브?퍼포먼스?머테리얼즈?재팬 합동 회사 제조):1 질량부 Silane Coupling Agent (A-187: Momentive, Performance, Materials, Japan Joint Company): 1 part by mass
도전성 입자;(AUL704:세키스이 화학 공업 주식회사 제조):50000 pce/㎟ 로 분산Electroconductive particle; (AUL704: Sekisui Chemical Co., Ltd. product): Dispersed at 50000 pce / mm2
을 혼합하여 수지 조성물을 조정하였다. Was mixed to adjust the resin composition.
또, 절연성 수지층은,In addition, the insulating resin layer,
페녹시 수지 (YP-50:신닛테츠 화학 주식회사 제조);55 질량부 Phenoxy resin (YP-50: manufactured by Shinnitetsu Chemical Co., Ltd.); 55 parts by mass
에폭시 수지 (EP828:미츠비시 화학 주식회사 제조);40 질량부 Epoxy resin (EP828: manufactured by Mitsubishi Chemical Corporation); 40 parts by mass
경화제 (Si-80L:산신 화학 공업 주식회사 제조);4 질량부 Curing agent (Si-80L: manufactured by Sanshin Chemical Industry Co., Ltd.); 4 parts by mass
실란 커플링제 (A-187:모멘티브?퍼포먼스?머테리얼즈?재팬 합동 회사 제조);1 질량부Silane coupling agent (A-187: manufactured by Momentive, Performance, Materials, Japan); 1 part by mass
를 혼합하여 수지 조성물을 조정하였다. Was mixed to adjust the resin composition.
실시예 1 은, 도전성 입자 함유층 및 절연성 수지층으로 이루어지는 2 층 구조이고, 탄성 스페이서의 경도 (20 % K 값) 를 20 kgf/㎟, 입자경 D 를 30 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 0.5, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율을 30 % 로 하였다. Example 1 is a two-layer structure which consists of an electroconductive particle content layer and an insulating resin layer, 20 kgf / mm <2> of hardness (20% K value) of an elastic spacer, 30 micrometers of particle diameters D, bump height H (= 15 micrometers), The ratio of the surface of the elastic spacer in contact with the conductive particle-containing layer before providing the ratio (H / D) of the particle diameter D to 0.5 and thermal pressure was 30%.
실시예 2 는, 탄성 스페이서의 경도 (20 % K 값) 를 100 kgf/㎟ 로 한 것 외에는, 실시예 1 과 동일한 구성으로 하였다. Example 2 was set as the structure similar to Example 1 except having set the hardness (20% K value) of the elastic spacer to 100 kgf / mm <2>.
실시예 3 은, 탄성 스페이서의 경도 (20 % K 값) 를 300 kgf/㎟ 로 한 것 외에는, 실시예 1 과 동일한 구성으로 하였다. Example 3 was set as the structure similar to Example 1 except having set the hardness (20% K value) of an elastic spacer to 300 kgf / mm <2>.
실시예 4 는, 탄성 스페이서의 경도 (20 % K 값) 를 400 kgf/㎟ 로 한 것 외에는, 실시예 1 과 동일한 구성으로 하였다. Example 4 was set as the structure similar to Example 1 except having set the hardness (20% K value) of the elastic spacer to 400 kgf / mm <2>.
실시예 5 는, 탄성 스페이서의 경도 (20 % K 값) 를 500 kgf/㎟ 로 한 것 외에는, 실시예 1 과 동일한 구성으로 하였다. Example 5 was set as the structure similar to Example 1 except having made hardness (20% K value) of an elastic spacer into 500 kgf / mm <2>.
실시예 6 은, 도전성 입자 함유층 및 절연성 수지층으로 이루어지는 2 층 구조이고, 탄성 스페이서의 경도 (20 % K 값) 를 300 kgf/㎟, 입자경 D 를 10 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 1.5, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율을 30 % 로 하였다. Example 6 is a two-layered structure composed of a conductive particle-containing layer and an insulating resin layer, the hardness (20% K value) of the elastic spacer is 300 kgf /
실시예 7 은, 입자경 D 가 20 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 0.75 로 한 것 외에는, 실시예 6 과 동일한 구성으로 하였다. Example 7 was set as the structure similar to Example 6 except having made particle diameter D 20 micrometers, bump height H (= 15 micrometers), and ratio (H / D) of particle diameter D to 0.75.
실시예 8 은, 입자경 D 가 40 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 0.38 로 한 것 외에는, 실시예 6 과 동일한 구성으로 하였다. Example 8 was set as the structure similar to Example 6 except having made particle diameter D 40 micrometers, bump height H (= 15 micrometers), and ratio (H / D) of particle diameter D to 0.38.
실시예 9 는, 입자경 D 가 50 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 0.3 으로 한 것 외에는, 실시예 6 과 동일한 구성으로 하였다. Example 9 was set as the structure similar to Example 6 except having set particle diameter D to 50 micrometers, bump height H (= 15 micrometers), and ratio (H / D) of particle diameter D to 0.3.
실시예 10 은, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율을 20 % 로 한 것 외에는, 실시예 3 과 동일한 구성으로 하였다. Example 10 was set as the structure similar to Example 3 except having made the ratio of the surface of the elastic spacer which contact | connects the electroconductive particle content layer in 20% before providing heat_pressure.
실시예 11 은, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율을 40 % 로 한 것 외에는, 실시예 3 과 동일한 구성으로 하였다. Example 11 was set as the structure similar to Example 3 except having made the ratio of the surface of the elastic spacer which contact | connects the electroconductive particle content layer to 40% before providing for thermal pressure.
비교예 1 은, 탄성 스페이서의 경도 (20 % K 값) 를 700 kgf/㎟ 로 한 것 외에는, 실시예 1 과 동일한 구성으로 하였다. Comparative Example 1 had the same configuration as Example 1 except that the hardness (20% K value) of the elastic spacer was 700 kgf /
비교예 2 는, 도전성 입자 함유층 및 절연성 수지층으로 이루어지는 2 층 구조이고, 탄성 스페이서를 함유하지 않는 구성으로 하였다. Comparative Example 2 was a two-layer structure composed of an electroconductive particle-containing layer and an insulating resin layer, and was configured to contain no elastic spacers.
비교예 3 은, 도전성 입자 함유층만으로 이루어지는 1 층 구조이고, 실시예 3 과 동일한 탄성 스페이서를 함유하고, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율을 100 % 로 하였다. Comparative Example 3 was a one-layer structure composed of only the conductive particle-containing layer, and contained the same elastic spacer as in Example 3, and the ratio of the surface of the elastic spacer in contact with the conductive particle-containing layer before being applied to thermal pressure was 100%. .
비교예 4 는, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율이 0 %, 즉, 탄성 스페이서는 모두 절연성 수지층에 매립 형성한 것 외에는, 실시예 3 과 동일한 구성으로 하였다. The comparative example 4 has the structure similar to Example 3 except the ratio of the surface of the elastic spacer which contact | connects the electroconductive particle containing layer before providing to thermal pressure is 0%, ie, all the elastic spacers were embedded in the insulating resin layer. It was made.
비교예 5 는, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율이 100 %, 즉, 탄성 스페이서는 모두 도전성 입자 함유층에 매립 형성하고, 절연성 수지층에는 접하지 않은 것 외에는, 실시예 3 과 동일한 구성으로 하였다. In Comparative Example 5, the ratio of the surface of the elastic spacer in contact with the conductive particle-containing layer before being applied to the thermal pressure is 100%, that is, all the elastic spacers are embedded in the conductive particle-containing layer and are not in contact with the insulating resin layer. Other than that was set as the structure similar to Example 3.
비교예 6 은, 입자경 D 가 60 ㎛, 범프 높이 H (=15 ㎛) 와 입자경 D 의 비 (H/D) 를 0.25 로 한 것 외에는, 실시예 6 과 동일한 구성으로 하였다. Comparative Example 6 had the same configuration as Example 6 except that the particle diameter D was 60 µm and the bump height H (= 15 µm) and the ratio (H / D) of the particle diameter D were 0.25.
결과를 표 1 에 나타낸다. 표 1 에 나타내는 바와 같이, 탄성 스페이서의 경도 (20 % K 값) 가 20?500 kgf/㎟ 인 실시예 1?5 에서는, 칩 부품의 휨이 최대 16.3 ㎛ 이고, 또 초기 도통 저항이 1.8 Ω 이하, 고온 고습 시험 (85 ℃-85 % RH 500hr) 후의 도통 저항이 47 Ω 이하로 모두 실용상 문제는 없었다. 한편, 탄성 스페이서의 경도 (20 % K 값) 가 700 kgf/㎟ 인 비교예 1 에서는, 칩 부품에 균열이 발생하였다. The results are shown in Table 1. As shown in Table 1, in Examples 1-5 in which the hardness (20% K value) of the elastic spacer is 20 to 500 kgf /
또, 탄성 스페이서의 입자경 D 가 10?50 ㎛ 이고, 범프 높이 H 와의 비 (H/D) 가 0.3?1.25 인 실시예 6?실시예 9 에서는, 칩 부품의 휨이 최대 13.5 ㎛ 이며, 또 초기 도통 저항이 1.8 Ω 이하, 고온 고습 시험 (85 ℃-85 % RH 500hr) 후의 도통 저항이 51 Ω 이하로 모두 실용상 문제는 없었다. 한편, 탄성 스페이서의 입자경 D 가 60 ㎛, 범프 높이 H 와의 비 (H/D) 가 0.25 인 비교예 6 에서는, 칩 부품의 일부에 균열이 발생하고, 이 때문에 고온 고습 시험 후의 도통 저항은 OPEN 이 되어, 사용할 수 없게 되었다. Moreover, in Example 6-Example 9 whose particle diameter D of an elastic spacer is 10-50 micrometers, and ratio (H / D) with bump height H is 0.3-1.25, the curvature of a chip component is 13.5 micrometers maximum, and also the initial stage The conduction resistance was 1.8 Ω or less, and the conduction resistance after the high temperature and high humidity test (85 ° C.-85% RH 500hr) was 51 Ω or less, and there was no practical problem. On the other hand, in Comparative Example 6 in which the particle diameter D of the elastic spacer was 60 μm and the ratio (H / D) to the bump height H was 0.25, cracks occurred in a part of the chip component, and therefore, the conduction resistance after the high temperature and high humidity test was OPEN. It became and was not usable.
또, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층에 접하는 탄성 스페이서의 표면의 비율이 20?40 % 인 실시예 10?실시예 11 에서는, 칩 부품의 휨이 12.3 ㎛ 이고, 또 초기 도통 저항이 0.3 Ω, 고온 고습 시험 (85 ℃-85 % RH 500hr) 후의 도통 저항이 15 Ω 로 모두 실용상 문제는 없었다. 한편, 열가압에 제공하기 전에 있어서의 도전성 입자 함유층 (2) 에 접하는 탄성 스페이서 (4) 의 표면의 비율이 0 %, 100 % 인 비교예 4 및 비교예 5 에서는, 도 4(a)(b) 에 나타내는 바와 같이, 탄성 스페이서 (4) 가 배치 형성된 지점의 도전성 입자 함유층 (2) 또는 절연성 수지층 (3) 의 두께가 그 밖의 지점의 두께와 비교하여 얇아져, 전체에 걸쳐 균일한 수지 두께의 이방성 도전 필름을 제작할 수 없었다. Moreover, in Example 10-Example 11 whose ratio of the surface of the elastic spacer which contact | connects the electroconductive particle containing layer before applying to thermal pressure is 20-40%, the curvature of a chip component is 12.3 micrometers, and initial conduction resistance is The conduction resistance after 0.3 Ω and high temperature and high humidity test (85 ° C.-85% RH 500hr) was 15 Ω, and there was no practical problem. On the other hand, in the comparative example 4 and the comparative example 5 whose ratios of the surface of the
또한, 도전성 입자 함유층만으로 이루어지는 비교예 3 에서는, 칩 부품의 범프에 의한 수지의 배제가 불충분해져, 초기 도통 저항이 비교적 높아졌다. 또, 탄성 스페이서를 함유하지 않는 비교예 2 에서는, 칩 부품의 휨이 17 ㎛, 초기 도통 저항이 6.8 Ω, 고온 고습 시험 후의 도통 저항이 50 Ω 이상이 되어, 휨에 의한 도통 저항의 상승이 확인되었다. Moreover, in the comparative example 3 which consists only of an electroconductive particle content layer, removal of resin by the bump of a chip component became inadequate, and initial stage conduction resistance became comparatively high. Moreover, in the comparative example 2 which does not contain an elastic spacer, the curvature of a chip component is 17 micrometers, the initial conduction resistance is 6.8 ohms, and the conduction resistance after a high temperature, high humidity test is 50 ohms or more, and the raise of the conduction resistance by curvature is confirmed. It became.
1 이방성 도전 필름, 2 도전성 입자 함유층, 3 절연성 수지층, 4 탄성 스페이서, 10 기판, 11 전극부, 12 칩 부품, 13 범프1 anisotropic conductive film, 2 conductive particle containing layer, 3 insulating resin layer, 4 elastic spacer, 10 board | substrate, 11 electrode part, 12 chip component, 13 bump
Claims (18)
상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고,
상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 상기 탄성 스페이서는, 입자경 D 가 10?50 ㎛ 인, 이방성 도전 필름.A multilayer structure in which the conductive particle-containing layer and the insulating resin layer are laminated is formed,
It has an elastic spacer at the boundary of the said electroconductive particle content layer and the said insulating resin layer,
The elastic spacer has an hardness (20% K value) of 20 to 500 kgf / mm 2, and the elastic spacer has a particle diameter D of 10 to 50 μm.
상기 탄성 스페이서는, 입자경 D 와, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 전극 높이 H 의 비 (H/D) 가 0.3?1.5 인, 이방성 도전 필름.The method of claim 1,
The said elastic spacer is an anisotropic conductive film whose particle diameter D and ratio (H / D) of the electrode height H of the electronic component electrically conductively connected through the anisotropic conductive film are 0.3-1.5.
상기 탄성 스페이서는, 상기 도전성 입자 함유층에 접하는 표면의 비율이 20?40 % 인, 이방성 도전 필름.The method according to claim 1 or 2,
The said anisotropic conductive film whose said elastic spacer is 20-40% of the ratio of the surface which contact | connects the said electroconductive particle content layer.
상기 도전성 입자 함유층과 상기 절연성 수지층의 2 층 구조로 이루어지는, 이방성 도전 필름.The method of claim 3, wherein
The anisotropic conductive film which consists of a 2-layered structure of the said electroconductive particle content layer and the said insulating resin layer.
도전성 입자 함유층과 절연성 수지층은, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 형상에 따른 형상을 이루고,
상기 탄성 스페이서는, 상기 전자 부품의 전극이 배치되는 위치를 제외한 영역에 형성되어 있는, 이방성 도전 필름.The method of claim 1,
The electroconductive particle containing layer and insulating resin layer form the shape according to the shape of the electronic component electrically conductively connected through this anisotropic conductive film,
The said elastic spacer is formed in the area | region except the position where the electrode of the said electronic component is arrange | positioned, The anisotropic conductive film.
경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 인 탄성 스페이서를, 상기 기재에 도포된 도전성 입자 함유 수지층 및 절연성 수지층의 일방의 표면에 배치하는 공정과,
상기 탄성 스페이서가 배치된 도전성 입자 함유 수지층 및 절연성 수지층의 일방의 표면 상에, 도전성 입자 함유 수지층 및 절연성 수지층의 타방을 형성함으로써, 상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 배치 형성하는 공정을 갖는, 이방성 도전 필름의 제조 방법.A step of forming one of the conductive particle-containing resin layer and the insulating resin layer on the substrate;
A step of arranging an elastic spacer having a hardness (20% K value) of 20 to 500 kgf / mm 2 and a particle diameter D of 10 to 50 μm on one surface of the conductive particle-containing resin layer and the insulating resin layer applied to the substrate. and,
By forming the other of an electroconductive particle containing resin layer and an insulating resin layer on one surface of the electroconductive particle containing resin layer and insulating resin layer in which the said elastic spacer was arrange | positioned, it is elastic to the boundary of the said electroconductive particle containing layer and the said insulating resin layer. The manufacturing method of the anisotropic conductive film which has a process of arrange | positioning a spacer.
상기 탄성 스페이서는, 입자경 D 와, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 전극 높이 H 의 비 (H/D) 가 0.3?1.5 인, 이방성 도전 필름의 제조 방법.The method according to claim 6,
The said elastic spacer is a manufacturing method of the anisotropic conductive film whose particle diameter D and ratio (H / D) of the electrode height H of the electronic component electrically conductively connected through the anisotropic conductive film are 0.3-1.5.
상기 탄성 스페이서는, 상기 도전성 입자 함유층에 접하는 표면의 비율이 20?40 % 인, 이방성 도전 필름의 제조 방법.The method according to claim 6 or 7,
The said elastic spacer is a manufacturing method of the anisotropic conductive film whose ratio of the surface which contact | connects the said electroconductive particle content layer is 20-40%.
도전성 입자 함유층과 절연성 수지층은, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 형상에 따른 형상을 이루고,
상기 탄성 스페이서는, 상기 전자 부품의 전극이 배치되는 위치를 제외한 영역에 배치되는, 이방성 도전 필름의 제조 방법.The method according to claim 6,
The electroconductive particle containing layer and insulating resin layer form the shape according to the shape of the electronic component electrically conductively connected through this anisotropic conductive film,
The said elastic spacer is arrange | positioned in the area | region except the position where the electrode of the said electronic component is arrange | positioned, The manufacturing method of the anisotropic conductive film.
상기 전극부에, 상기 이방성 도전 필름을 개재하여 전자 부품을 배치하는 공정과,
상기 전자 부품을 상기 전극부에 접속하는 접속 공정을 갖고,
상기 이방성 도전 필름은,
도전성 입자 함유층과 절연성 수지층이 적층된 다층 구조를 이루고,
상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고,
상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 인, 전자 부품의 접속 방법.Arranging an anisotropic conductive film in an electrode portion to which the electronic component is connected;
Disposing an electronic component on the electrode portion via the anisotropic conductive film;
It has a connection process which connects the said electronic component to the said electrode part,
The anisotropic conductive film,
A multilayer structure in which the conductive particle-containing layer and the insulating resin layer are laminated is formed,
It has an elastic spacer at the boundary of the said electroconductive particle content layer and the said insulating resin layer,
The elastic spacer has a hardness (20% K value) of 20 to 500 kgf / mm 2 and a particle size D of 10 to 50 µm.
상기 탄성 스페이서는, 입자경 D 와, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 전극 높이 H 의 비 (H/D) 가 0.3?1.5 인, 전자 부품의 접속 방법.11. The method of claim 10,
The said elastic spacer is the connection method of the electronic component whose ratio (H / D) of the electrode height H of the electronic component electrically conductively connected through the particle size D and the anisotropic conductive film is 0.3-1.5.
상기 탄성 스페이서는, 상기 도전성 입자 함유층에 접하는 표면의 비율이 20?40 % 인, 전자 부품의 접속 방법.The method of claim 10 or 11,
The said elastic spacer is the connection method of the electronic component whose ratio of the surface which contact | connects the said electroconductive particle content layer is 20-40%.
도전성 입자 함유층과 절연성 수지층은, 상기 전자 부품의 형상에 따른 형상을 이루고,
상기 탄성 스페이서는, 상기 전자 부품의 전극이 배치되는 위치를 제외한 영역에 배치되어 있는, 전자 부품의 접속 방법.11. The method of claim 10,
The electroconductive particle containing layer and insulating resin layer form the shape according to the shape of the said electronic component,
The said elastic spacer is arrange | positioned in the area | region except the position where the electrode of the said electronic component is arrange | positioned, The electronic component connection method.
상기 전자 부품이 도전 접속된 전극부와,
상기 전자 부품을 상기 전극부에 도전 접속시키는 도전성 접착층을 갖고,
상기 도전성 접착층은,
도전성 입자 함유층과 절연성 수지층이 적층된 다층 구조를 이루고,
상기 도전성 입자 함유층과 상기 절연성 수지층의 경계에 탄성 스페이서를 갖고,
상기 탄성 스페이서는, 경도 (20 % K 값) 가 20?500 kgf/㎟ 이고, 입자경 D 가 10?50 ㎛ 인, 이방성 도전 접속체.Electronic components,
An electrode portion to which the electronic component is electrically connected;
It has a conductive adhesive layer which electrically connects the said electronic component to the said electrode part,
The conductive adhesive layer,
A multilayer structure in which the conductive particle-containing layer and the insulating resin layer are laminated is formed,
It has an elastic spacer at the boundary of the said electroconductive particle content layer and the said insulating resin layer,
The said elastic spacer has an hardness (20% K value) of 20-500 kgf / mm <2>, and the particle diameter D is 10-50 micrometers.
상기 탄성 스페이서는, 입자경 D 와, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 전극 높이 H 의 비 (H/D) 가 0.3?1.5 인, 이방성 도전 접속체.15. The method of claim 14,
The said elastic spacer is an anisotropic conductive connection body whose particle diameter D and ratio (H / D) of the electrode height H of the electronic component electrically conductively connected through the anisotropic conductive film are 0.3-1.5.
상기 탄성 스페이서는, 상기 도전성 입자 함유층에 접하는 표면의 비율이 20?40 % 인, 이방성 도전 접속체.16. The method according to claim 14 or 15,
The said elastic spacer is an anisotropic conductive connector whose ratio of the surface which contact | connects the said electroconductive particle content layer is 20-40%.
상기 도전성 입자 함유층과 상기 절연성 수지층의 2 층 구조로 이루어지는, 이방성 도전 접속체.17. The method of claim 16,
The anisotropic conductive connector which consists of a 2-layered structure of the said electroconductive particle content layer and the said insulating resin layer.
도전성 입자 함유층과 절연성 수지층은, 그 이방성 도전 필름을 개재하여 도전 접속되는 전자 부품의 형상에 따른 형상을 이루고,
상기 탄성 스페이서는, 상기 전자 부품의 전극이 배치되는 위치를 제외한 영역에 형성되어 있는, 이방성 도전 접속체.15. The method of claim 14,
The electroconductive particle containing layer and insulating resin layer form the shape according to the shape of the electronic component electrically conductively connected through this anisotropic conductive film,
The said elastic spacer is formed in the area | region except the position where the electrode of the said electronic component is arrange | positioned, The anisotropic conductive connection body.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011049133A JP5738013B2 (en) | 2011-03-07 | 2011-03-07 | Anisotropic conductive film, method for manufacturing anisotropic conductive film, method for connecting electronic component, anisotropic conductive connector |
JPJP-P-2011-049133 | 2011-03-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120102006A true KR20120102006A (en) | 2012-09-17 |
Family
ID=44232212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120021971A KR20120102006A (en) | 2011-03-07 | 2012-03-02 | Anisotropic conductive film, method of manufacturing anisotropic conductive film, connecting method of electronic component, anisotropic conductive connected structure |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5738013B2 (en) |
KR (1) | KR20120102006A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104604035B (en) * | 2012-09-18 | 2017-03-22 | 迪睿合电子材料有限公司 | Anisotropic conductive film, connection method, and assembly |
KR20170081212A (en) * | 2015-03-20 | 2017-07-11 | 데쿠세리아루즈 가부시키가이샤 | Anisotropic conductive film and connection structure |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103079343B (en) | 2011-10-26 | 2017-12-05 | 日立化成株式会社 | Circuit component |
TWI613684B (en) * | 2012-08-01 | 2018-02-01 | Dexerials Corp | Method for producing anisotropic conductive film, anisotropic conductive film, and connection structure |
JP6435627B2 (en) * | 2014-03-20 | 2018-12-12 | デクセリアルズ株式会社 | Anisotropic conductive film and manufacturing method thereof |
JP6971362B1 (en) * | 2020-07-17 | 2021-11-24 | 京都エレックス株式会社 | Conductive adhesive composition |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3719471B2 (en) * | 1997-09-02 | 2005-11-24 | 日立化成工業株式会社 | IC chip adhesive film |
JP2004047228A (en) * | 2002-07-10 | 2004-02-12 | Bridgestone Corp | Anisotropic conductive film and bonding method of substrate with electrode |
JP2005244189A (en) * | 2004-01-27 | 2005-09-08 | Sekisui Chem Co Ltd | Adhesive resin sheet for bonding semiconductor chip and semiconductor device |
-
2011
- 2011-03-07 JP JP2011049133A patent/JP5738013B2/en active Active
-
2012
- 2012-03-02 KR KR1020120021971A patent/KR20120102006A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104604035B (en) * | 2012-09-18 | 2017-03-22 | 迪睿合电子材料有限公司 | Anisotropic conductive film, connection method, and assembly |
KR20170081212A (en) * | 2015-03-20 | 2017-07-11 | 데쿠세리아루즈 가부시키가이샤 | Anisotropic conductive film and connection structure |
Also Published As
Publication number | Publication date |
---|---|
JP2011109149A (en) | 2011-06-02 |
JP5738013B2 (en) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100273499B1 (en) | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate | |
KR20120102006A (en) | Anisotropic conductive film, method of manufacturing anisotropic conductive film, connecting method of electronic component, anisotropic conductive connected structure | |
JP5013114B2 (en) | Electrical device, connection method and adhesive film | |
WO2007052584A1 (en) | Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate | |
JP2007217503A (en) | Anisotropically electroconductive adhesive film | |
KR102517498B1 (en) | Conductive material and manufacturing method of connection body | |
US20130077266A1 (en) | Connection method and connection structure of electronic component | |
JP2010251336A (en) | Anisotropic conductive film and method for manufacturing connection structure using the same | |
JP2006233202A (en) | Anisotropically electroconductive adhesive film for circuit connection | |
TWI764831B (en) | Anisotropic conductive film | |
JP6793523B2 (en) | Connection manufacturing method, connection method, connection device | |
KR20020022676A (en) | Electrical connection material and connection method | |
CN112740483B (en) | Anisotropic conductive film, connection structure, and method for producing connection structure | |
KR100735211B1 (en) | Anisotropic conductive film with conductive ball of highly reliable electric connection | |
JP2004006417A (en) | Connecting element and connection structure of electrode using this | |
CN108777911B (en) | Electrical connection structure and forming method thereof | |
JP2008124029A (en) | Connecting member | |
CN113785027B (en) | Adhesive composition | |
JP6783537B2 (en) | Manufacturing method of the connector | |
JP2006233200A (en) | Anisotropically electroconductive adhesive film | |
JP6370562B2 (en) | CONNECTION MANUFACTURING METHOD, FLEXIBLE BOARD CONNECTION METHOD, CONNECTION BODY AND FLEXIBLE SUBSTRATE | |
JP4670859B2 (en) | Connection member and electrode connection structure using the same | |
TW202209356A (en) | Anisotropic conductive film | |
TW201816029A (en) | Anisotropic conductive film | |
JP4572929B2 (en) | Connection member and electrode connection structure using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |