KR20120100339A - Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법 - Google Patents

Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법 Download PDF

Info

Publication number
KR20120100339A
KR20120100339A KR1020110019168A KR20110019168A KR20120100339A KR 20120100339 A KR20120100339 A KR 20120100339A KR 1020110019168 A KR1020110019168 A KR 1020110019168A KR 20110019168 A KR20110019168 A KR 20110019168A KR 20120100339 A KR20120100339 A KR 20120100339A
Authority
KR
South Korea
Prior art keywords
catalyst layer
nanowires
semiconductor substrate
inn
tmin
Prior art date
Application number
KR1020110019168A
Other languages
English (en)
Inventor
이철로
라용호
박지현
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020110019168A priority Critical patent/KR20120100339A/ko
Publication of KR20120100339A publication Critical patent/KR20120100339A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 나노와이어의 성장방법에 관한 것으로, 크기가 일정하고 성장길이가 일정한 InN 나노와이어를 성장시킬 수 있는 나노와이어의 성장방법에 관한 것으로서, Au 촉매층을 이용한 InN 나노와이어의 성장방법은 반도체기판 상에 Au 촉매층을 형성하는 단계와; 상기 Au 촉매층 상에 In 박막층을 형성하는 단계와; 상기 반도체기판을 어닐링하여 Au-In 용적방울을 형성하는 단계와; 상기 반도체기판을 MOCVD법으로 캐리어가스, TMIn, NH3를 공급하여 InN 나노와이어를 성장시키는 단계;를 포함하여 이루어진다.

Description

Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법{Method for growing InN nanowire using Au catalyst}
본 발명은 나노와이어의 성장방법에 관한 것으로, 크기가 일정하고 성장길이가 일정한 InN 나노와이어를 성장시킬 수 있는 나노와이어의 성장방법에 관한 것이다.
나노와이어는 직경이 나노미터(1 nm = 10-9m) 영역이고, 길이가 직경에 비해 훨씬 큰 수백 나노미터, 마이크로미터(1 ㎛ = 10-6m) 또는 더 큰 밀리미터(1mm = 10-3m) 단위를 갖는 선형 재료이다. 이러한 나노와이어의 물성은 그들이 갖는 직경과 길이에 의존한다.
상기 나노와이어는 작은 크기로 인하여 미세 소자에 다양하게 응용될 수 있으며, 특정 방향에 따른 전자의 이동특성이나 편광 현상을 나타내는 광학 특성을 이용할 수 있는 장점이 있다.
나노와이어를 현재 나노 기술 분야에서 널리 연구되고 있으며, 현재 레이저와 같은 광소자, 트랜지스터 및 메모리 소자 등 다양한 분야에 널리 응용되고 있는 차세대 기술이다. 현재 나노 와이어에 사용되는 재료는 실리콘, 아연 산화물과 발광반도체인 갈륨질화물 등의 III-V족 카드뮴설파이드계의 II-VI족 반도체 물질 등이 있다. 현재 나노와이어 제조 공정 기술은 나노 와이어의 길이 및 폭을 조절할 수 있는 수준까지 발전했으나 기판 위의 원하는 위치에 배열하여 소자화하기 위한 기술은 아직 성숙하지 못한 상황이다.
한편, 종래에 원하는 크기의 나노와이어를 성장시키기 위해 photo-lithography, nano-imprint, holo-lithgraphy 등의 방법으로 패턴을 형성하였으나, 고가의 비용이 소요되고, 많은 시간이 소요되는 문제점이 있다.
본 발명은 크기가 일정하고 성장길이가 일정한 InN 나노와이어를 성장시킬 수 있는 Au 촉매층을 이용한 InN 나노와이어의 성장방법을 제공함을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은,
a) 반도체기판 상에 Au 촉매층을 형성하는 단계와;
b) 상기 Au 촉매층 상에 In 박막층을 형성하는 단계와;
c) 상기 반도체기판을 어닐링하여 Au-In 용적방울을 형성하는 단계와;
d) 상기 반도체기판을 MOCVD법으로 캐리어가스, TMIn, NH3를 공급하여 InN 나노와이어를 성장시키는 단계;를 포함하여 이루어지는 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법을 제공한다.
상기 a)단계의 상기 반도체기판은 Si, Sapphire, SiC, GaN 중 선택된 어느 하나로 이루어진다.
상기 a)단계는 상기 반도체기판 상에 Au 촉매층을 DC Sputter, DC Sputter, E-beam evaporation, Thermal evaporation, Electroplating 중 선택된 어느 한 방법을 사용하여 증착하는 것이 바람직하고, DC Sputter의 증착시간은 10~200초인 것이 바람직하다.
그리고 상기 b)단계는 MOCVD 챔버 내에 캐리어가스, TMIn을 공급하여 상기 Au 촉매층 상에 In 박막층을 형성하는 단계이고, 특히 MOCVD 챔버 내에 캐리어가스, TMIn을 공급하면서 400~700℃의 온도로 10~200초동안 유지하여 상기 Au 촉매층 상에 In 박막층을 형성하는 것이 바람직하다.
상기 c)단계는 상기 반도체기판을 400~700℃에서 5~15분간 어닐링하여 Au-In 용적방울을 형성하는 것이 바람직하다.
상기 d)단계는 TMIn, NH3를 각각 7~11 sccm, 2~4 slm을 공급하면서 400~600 Torr, 500~700 ℃에서 50~90 분간 유지하여 InN 나노와이어를 성장시키는 것이 바람직하다.
본 발명의 Au 촉매층을 이용한 InN 나노와이어의 성장방법은 용적방울의 크기에 따라 나노와이어의 지름이 결정되기 때문에 용적방울의 크기를 조절하여, 크기가 일정하고 성장길이가 일정한 InN 나노와이어를 성장시킬 수 있는 효과가 있다.
도 1은 반도체기판 상에 Au 촉매층이 증착된 상태를 나타내는 도면이다.
도 2는 In 박막층을 형성하기 위하여 TMIn 가스를 공급하는 상태를 나타내는 도면이고,
도 3은 Au 촉매층 상에 In 박막층이 형성된 상태를 나타내는 도면이다.
도 4는 반도체기판 상에 Au-In 용적방울이 형성된 상태를 나타내는 도면이다.
도 5는 MOCVD법으로 InN 나노와이어를 성장시키는 상태를 나타내는 도면이고,
도 6은 InN 나노와이어가 성장된 상태를 나타내는 도면이다.
이하, 본 발명의 Au 촉매층을 이용한 InN 나노와이어의 성장방법을 상세히 설명하면 다음과 같다.
본 발명의 Au 촉매층을 이용한 InN 나노와이어의 성장방법은 반도체기판 상에 Au 촉매층을 형성하는 단계와; 상기 Au 촉매층 상에 In 박막층을 형성하는 단계와; 상기 반도체기판을 어닐링하여 Au-In 용적방울을 형성하는 단계와; 상기 반도체기판을 MOCVD법으로 캐리어가스, TMIn, NH3를 공급하여 InN 나노와이어를 성장시키는 단계;를 포함하여 이루어진다.
도 1은 반도체기판 상에 Au 촉매층이 증착된 상태를 나타내는 도면이다.
먼저, 도 1과 같이 반도체기판 상에 Au 촉매층을 형성한다. 여기서 반도체기판은 크게 한정되지 않고, Si, Sapphire, SiC, GaN 등의 기판 등을 사용할 수 있다.
그리고 상기 반도체기판에 Au 촉매층을 형성하는 방법은 크게 한정되는 것은 아니고, DC Sputter, DC Sputter, E-beam evaporation, Thermal evaporation, Electroplating 중 선택된 어느 한 방법을 사용하여 촉매층을 증착할 수 있다.
상기 DC Sputter에 의한 Au촉매층의 증착시간은 크게 한정되는 것은 아니나, 고품질의 나노와이어를 성장시키기 위해서 DC Sputter 등에 의한 증착시간은 10~200초인 것이 바람직하다. 증착시간이 10초 미만에서는 Au와 In의 용적방울 형성이 어렵고, 200초 초과인 경우 큰 용적방울이 형성되어 나노와이어 성장시 너무 큰 나노와이어가 형성되거나 박막이 형성되기 쉽다.
도 2는 In 박막층을 형성하기 위하여 TMIn 가스를 공급하는 상태를 나타내는 도면이고, 도 3은 Au 촉매층 상에 In 박막층이 형성된 상태를 나타내는 도면이다.
다음으로, 상기 Au 촉매층 상에 In 박막층을 형성한다. In 박막층을 형성하는 방법은 크게 특정되는 것은 아니나, MOCVD(Metal Organic Chemical Vapor Deposition)법으로 형성하는 것이 바람직하다.
구체적으로 MOCVD 챔버 내에 캐리어가스, TMIn을 공급하여 상기 Au 촉매층 상에 In 박막층을 형성한다.
상기 캐리어가스의 종류는 크게 특정되는 것은 아니나, H2, N2, He 등 사용할 수 있다.
그리고 후공정에서 Au-In 용적방울을 효과적으로 형성하기 위해 TMIn을 공급하면서 400~700℃의 온도로 10~200초동안 유지하여 상기 Au 촉매층 상에 In 박막층을 형성하는 것이 바람직하다. 온도 400℃ 미만에서는 Au 상에 In의 흡착이 잘 이루어지지 않으며, 700℃ 초과에서는 대류현상에 의해 In이 날라가는 문제가 있다. 10~200초의 범위 내에서 가장 적절한 비율의 Au-In 용적방울이 형성된다.
도 4는 반도체기판 상에 Au-In 용적방울이 형성된 상태를 나타내는 도면이다.
그리고, 상기 반도체기판을 어닐링(annealing)하여 Au-In 용적방울을 형성한다. 상기 반도체기판을 어닐링함으로서, Au 및 In 두 성분의 합금비율이 결정되고, Au-In 용적방울을 형성하고, 특히 400~700℃에서 5~15분간 어닐링하는 것이 바람직하다. 온도 400℃ 미만에서는 Au-In 용적방울 형성이 잘 이루어지지 않으며, 700℃ 초과에서는 대류현상에 의해 In이 날라간다. 5~15분의 조건 안에서 어닐링을 함으로써 가장 이상적인 용적방울의 모양을 만들 수 있다.
상기 Au-In 용적방울에 의해 나노와이어의 크기가 결정되기 때문에, Au 촉매층 및 In 박막층의 두께를 조절하여 나노와이어의 크기를 조절할 수 있다.
도 5는 MOCVD법으로 InN 나노와이어를 성장시키는 상태를 나타내는 도면이고, 도 6은 InN 나노와이어가 성장된 상태를 나타내는 도면이다.
마지막으로 상기 반도체기판을 MOCVD법으로 캐리어가스, TMIn, NH3를 공급하여 InN 나노와이어를 수직방향으로 성장시킨다.
상기 캐리어가스의 종류는 크게 특정되는 것은 아니나, H2, N2, He 등 사용할 수 있다.
상기 TMIn, NH3를 각각 7~11 sccm, 2~4slm을 공급하면서 400~600 Torr, 500~700℃에서 50~90분간 유지하여 InN 나노와이어를 성장시키는 것이 바람직하다. TMIn, NH3의 비율이 위의 조건일 때 나노와이어가 원활히 형성되며, 그 외의 조건하에서는 박막이 형성되거나 아무것도 형성되지 않는다. 위의 압력과 온도 조건하에서 In이 날라가지 않으며 나노와이어를 형성시킨다. 50~90분간 형성함으로써 적절한 크기의 나노와이어를 형성할 수 있다.
InN 나노와이어는 크기가 조절된 용적방울에 의해서 두께가 일정하고 성장길이가 비슷한 수직성장이 유도되어 원활히 성장된다. 본 발명의 Au 촉매층을 이용한 InN 나노와이어의 성장방법으로 성장한 InN 나노와이어에는 실험결과 Au 용적방울이 사라진 상태였고, 이는 후에 싱글 나노와이어로서 사용할 시 추가적인 커팅이 필요없는 이점이 있다.
이하, 본 발명의 나노와이어의 성장방법을 실시예를 들어 상세히 설명하고, 본 발명의 권리범위는 하기의 실시예에 한정되는 것은 아니다.
[실시예]
Si 기판 위에 Au촉매층을 형성하였다. Au 촉매층은 DC Sputter를 사용하여 10nm 두께의 Au 촉매층을 Si 기판 위에 증착시켰고, 이때 증착시간은 120초가 소요되었다.
Au 촉매층이 형성된 Si 기판을 MOCVD 챔버 내에 넣고, H2를 캐리어가스로 사용하여 TMIn을 챔버 내에 공급하면서 600℃의 온도로 30초 동안 유지하여 상기 Au 촉매층 상에 In 박막층을 형성하였다.
Au 촉매층 및 In 박막층이 형성된 Si 기판을 700℃에서 10분동안 어닐링하여 Au-In 용적방울을 형성하였다.
그리고 MOCVD법을 이용하여 H2를 캐리어가스로 사용하고, TMIn과 NH3를 각각 10 sccm, 3 slm을 흘려주면서 600 Torr, 600℃에서 60분간 유지하여 InN 나노와이어를 성장시켰다.
성장된 InN 나노와이어의 지름은 50~150nm이고, 길이는 약 1㎛ 이상인 것으로 측정되었고, 전체적으로 두께가 일정한 우수한 품질의 InN 나노와이어이었다.
10: 반도체기판,
20: Au 촉매층,
30: In 박막층,
40: Au-In 용적방울,
50: 나노와이어

Claims (8)

  1. a) 반도체기판 상에 Au 촉매층을 형성하는 단계와;
    b) 상기 Au 촉매층 상에 In 박막층을 형성하는 단계와;
    c) 상기 반도체기판을 어닐링하여 Au-In 용적방울을 형성하는 단계와;
    d) 상기 반도체기판을 MOCVD법으로 캐리어가스, TMIn, NH3를 공급하여 InN 나노와이어를 성장시키는 단계;를 포함하여 이루어지는 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  2. 제1항에 있어서,
    상기 a)단계의 상기 반도체기판은 Si, 사파이어, SiC, GaN 중 선택된 어느 하나로 이루어지는 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  3. 제1항에 있어서,
    상기 a)단계는 상기 반도체기판 상에 Au 촉매층을 DC Sputter, DC Sputter, E-beam evaporation, Thermal evaporation, Electroplating 중 선택된 어느 한 방법을 사용하여 증착하는 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  4. 제3항에 있어서,
    상기 a)단계에서 DC Sputter의 증착시간은 10~200초인 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  5. 제1항에 있어서,
    상기 b)단계는 MOCVD 챔버 내에 캐리어가스, TMIn을 공급하여 상기 Au 촉매층 상에 In 박막층을 형성하는 단계인 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  6. 제5항에 있어서,
    상기 b)단계는 MOCVD 챔버 내에 캐리어가스, TMIn을 공급하면서 400~700℃의 온도로 10~200초동안 유지하여 상기 Au 촉매층 상에 In 박막층을 형성하는 단계인 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  7. 제1항에 있어서,
    상기 c)단계는 상기 반도체기판을 400~700℃에서 5~15분간 어닐링하여 Au-In 용적방울을 형성하는 단계인 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
  8. 제1항에 있어서,
    상기 d)단계는 TMIn, NH3를 각각 7~11 sccm, 2~4 slm을 공급하면서 400~600 Torr, 500~700 ℃에서 50~90 분간 유지하여 InN 나노와이어를 성장시키는 것을 특징으로 하는 Au 촉매층을 이용한 InN 나노와이어의 성장방법.
KR1020110019168A 2011-03-03 2011-03-03 Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법 KR20120100339A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110019168A KR20120100339A (ko) 2011-03-03 2011-03-03 Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019168A KR20120100339A (ko) 2011-03-03 2011-03-03 Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법

Publications (1)

Publication Number Publication Date
KR20120100339A true KR20120100339A (ko) 2012-09-12

Family

ID=47110085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019168A KR20120100339A (ko) 2011-03-03 2011-03-03 Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법

Country Status (1)

Country Link
KR (1) KR20120100339A (ko)

Similar Documents

Publication Publication Date Title
Kishino et al. Selective-area growth of GaN nanocolumns on titanium-mask-patterned silicon (111) substrates by RF-plasma-assisted molecular-beam epitaxy
AU2008203934B2 (en) Nitride nanowires and method of producing such
JP5483887B2 (ja) Ｓｉ上のエピタキシャルな半導体ナノワイヤの金属無しでの合成方法
JP6006729B2 (ja) グラファイト基板上のナノワイヤエピタキシー
KR20140112061A (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
TWI281709B (en) Method for fabrication of group III nitride semiconductor
US20080318003A1 (en) Nanostructures and Method of Making the Same
JP2006248893A (ja) ナノワイヤー及びその製造方法
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
CN108767055A (zh) 一种p型AlGaN外延薄膜及其制备方法和应用
US7745315B1 (en) Highly aligned vertical GaN nanowires using submonolayer metal catalysts
KR101273702B1 (ko) Ｐｔ촉매를 이용한 ＧａＮ 나노와이어의 성장방법
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JP5733258B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
KR20120100341A (ko) Ａｕ 촉매층을 이용한 ＧａＮ 나노와이어의 성장방법
KR20120100339A (ko) Ａｕ 촉매층을 이용한 ＩｎＮ 나노와이어의 성장방법
KR20120100338A (ko) 나노와이어의 성장방법
KR101256757B1 (ko) 다중 씨드층을 이용한 산화아연 나노구조체 제조방법
KR101433895B1 (ko) 나노와이어 제조 방법
KR101938010B1 (ko) 다이오드의 제조방법
KR20120023436A (ko) 갈륨 나이트라이드 나노와이어의 수직 성장 방법
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
KR101349000B1 (ko) 나노와이어의 제조방법
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
KR100645264B1 (ko) 5족원의 주기적인 공급 차단을 통한 3-5족 화합물 반도체양자점 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application