KR20120098515A - 신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램 - Google Patents

신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램 Download PDF

Info

Publication number
KR20120098515A
KR20120098515A KR1020120019846A KR20120019846A KR20120098515A KR 20120098515 A KR20120098515 A KR 20120098515A KR 1020120019846 A KR1020120019846 A KR 1020120019846A KR 20120019846 A KR20120019846 A KR 20120019846A KR 20120098515 A KR20120098515 A KR 20120098515A
Authority
KR
South Korea
Prior art keywords
signal processing
signal
processing circuit
digital
modulated analog
Prior art date
Application number
KR1020120019846A
Other languages
English (en)
Other versions
KR101345503B1 (ko
Inventor
디르크 프리드리히
안드레아스 홈
Original Assignee
인텔 모바일 커뮤니케이션스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 모바일 커뮤니케이션스 게엠베하 filed Critical 인텔 모바일 커뮤니케이션스 게엠베하
Publication of KR20120098515A publication Critical patent/KR20120098515A/ko
Application granted granted Critical
Publication of KR101345503B1 publication Critical patent/KR101345503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C7/00—Modulating electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Transmitters (AREA)

Abstract

디지털 전송 데이터 신호에 기초하여 변조된 아날로그 전송 신호를 제공하기 위한 신호 프로세싱 회로가 변조된 아날로그 전송 신호를 제공할 때 검출된 또는 사전 정의된 파라미터에 의존하여 분해능을 변경하도록 구성된다.

Description

신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램{SIGNAL PROCESSING CIRCUIT AND METHOD}
본 발명의 실시예는 디지털 전송 데이터 신호에 기초하여 변조된 아날로그 전송 신호를 제공하기 위한 신호 프로세싱 회로를 제공한다. 다른 실시예는 변조된 아날로그 수신 신호에 기초하여 디지털 수신 데이터 신호를 제공하기 위한 신호 프로세싱 회로를 제공한다. 다른 실시예는 변조된 아날로그 전송 신호 또는 디지털 수신 데이터 신호를 제공하는 방법을 제공한다.
송수신기는 일반적으로 시스템의 임의의 요구가 임의의 동작 조건에서 부합될 수 있도록 설계된다. 이는 가장 높은 시스템 요구 및 가장 엄격한 적용 조건이 회로를 위한 디자인 사양이라는 것을 의미한다. 따라서, 대부분의 용례의 경우에, 회로 부품은 너무 양호한데, 즉 이들은 전력 입력 및 전류 소비의 견지에서 효율적으로 기능하지 않는다.
본 발명의 실시예는 디지털 전송 데이터 신호에 기초하여 변조된 아날로그 전송 신호를 제공하기 위한 신호 프로세싱 회로를 제공한다. 신호 프로세싱 회로는 변조된 아날로그 전송 신호를 제공할 때 검출된 또는 사전 정의된 파라미터에 의존하여 분해능을 변경하도록 구성된다.
본 발명의 다른 실시예는 변조된 아날로그 수신 신호에 기초하여 디지털 수신 데이터 신호를 제공하기 위한 신호 프로세싱 회로를 제공한다. 이들 실시예에서, 신호 프로세싱 회로는 디지털 수신 데이터 신호를 제공할 때 검출된 또는 사전 정의된 파라미터에 의존하여 분해능을 변경하도록 구성된다.
본 발명의 실시예가 첨부 도면을 참조하여 이하에 상세히 설명될 것이다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 3개의 상이한 신호 프로세싱 회로의 개략도.
도 2a는 실시예에 따른 전송 극성 변조기의 예를 취함으로써 도 1a에 도시된 신호 프로세싱 회로의 가능한 구현예의 개략도.
도 2b는 실시예에 따른 수신 극성 변조기의 예를 취함으로써 도 1b에 도시된 신호 프로세싱 회로의 가능한 구현예의 개략도.
도 3은 WLAN의 예를 취함으로써 변조의 유형에 의존하여 전송 신호 품질에 부여된 요구를 포함하는 테이블.
도 4는 다른 실시예에 따른 신호 프로세싱 회로의 개략도.
도 5a는 출력 레벨을 변경하기 위한 송수신기의 통상의 ACLR 거동과 최적화된 ACLR 거동 사이의 비교를 제시하기 위한 다이어그램.
도 5b는 도 5a에 도시된 통상의 ACLR 거동을 나타내는 통상의 송신기와 도 5a에 도시된 최적화된 ACLR 거동을 나타내는 최적화된 송신기의 전류 소비의 비교를 제시하기 위한 다이어그램.
도 6a는 디지털부 내의 비트폭의 최적화를 갖고, 갖지 않는 스펙트럼 마스크(SEM)의 곡선을 제시하기 위한 다이어그램.
도 6b는 최적화를 갖지 않는 스펙트럼 마스크의 도 6a에 도시된 곡선을 나타내는 통상의 송신기 및 최적화를 갖는 스펙트럼 마스크(SEM)의 도 6a에 도시된 곡선을 갖는 실시예에 따른 비트폭 최적화된 송신기의 전류 소비의 비교를 제시하기 위한 다이어그램.
도 7은 선형성 최적화를 갖지 않는 통상의 송신기와 실시예에 따른 ACLR 최적화 및 비트폭 감소 사이의 전류 소비 비교를 제시하기 위한 다이어그램.
본 발명의 실시예를 첨부 도면을 참조하여 이하에 상세히 설명하기 전에, 동일한 요소 또는 동일한 기능을 갖는 요소는 동일한 도면 부호를 제공하고, 동일한 요소의 반복되는 설명은 생략될 것이라는 것이 주목되어야 한다. 따라서, 동일한 도면 부호를 갖는 요소의 설명은 상호 교환 가능하다.
도 1a는 디지털 전송 데이터 신호(103)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하기 위한 송신기(100a) 또는 신호 프로세싱 회로(100a)의 개략도이다. 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 신호(101)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성된다.
변조된 아날로그 전송 신호(101)에 부여된 요구는 다양한 파라미터의 함수로서 변경될 수 있고, 또는 달리 말하면 상이한 동작 조건이 주어지면, 부합될 요구가 변경될 수 있다는 것이 판명되어 왔다. 실시예의 사상은 신호 프로세싱 회로(100a)가 변경하는 요구[검출된 또는 사전 정의된 파라미터(105)에 의해 결정되는]에 적응한다는 것이다. 단지 요구에 부합할 필요가 있는 바와 같은 정도로 많은 성능만이 이용 가능해지면, 신호 프로세싱 회로(100a)의 전체 전류 소비는 감소할 것이고 따라서 신호 프로세싱 회로(100a)의 효율이 증가할 것이다.
게다가, 현대식 신호 프로세싱 회로에서, 신호 프로세싱의 주요부는 통상적인 바와 같이 아날로그 레벨보다 디지털 레벨에 통상적으로 기초하기 때문에, 변조된 아날로그 전송 신호(101)의 제공의 분해능이 변경되면 구현이 용이한 효율의 증가가 성취될 수 있다는 것이 판명되어 왔다. 분해능은 예를 들어 시간 분해능(예를 들어, 클럭율) 및 디지털 분해능[예를 들어, 신호 프로세싱 회로(100a)의 개별 부품의 순서 또는 비트폭]을 포함할 수 있다. 따라서, 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 신호(101)를 위한 임의의 요구된 표준에 부합되도록(예를 들어, 최대 분해능을 갖고) 구성되고, 예를 들어 신호 프로세싱 회로(100a)의 효율을 증가시키기 위해 이 분해능을 더 완화된 요구로 감소시키도록 더 구성된다. 예를 들어, 신호 프로세싱 유닛(100a)은 분해능이 고정된 또는 사전 정의된 파라미터(105)에 의존하여 변경되는 디지털 방식 조정 가능부, 디지털부, 또는 디지털 신호 프로세싱부를 포함할 수 있다. 이러한 디지털 회로에서, 분해능은 예를 들어 제어 비트를 경유하여 조정될 수 있다. 따라서, 신호 프로세싱 회로(100a)는 분해능을 변경할 때, 클럭율, 비트폭과 같은 디지털 파라미터를 변경하거나, 또는 특정 요구만으로 요구되는 특정 회로 부분을 활성화하고 비활성화도록 - 고정된 또는 사전 정의된 파라미터(105)의 함수로서 - 구성된다.
그에 기초하여 신호 프로세싱 회로(100a)가 변조된 아날로그 전송 신호(101)를 제공하기 위한 분해능을 선택하는 검출된 또는 사전 정의된 파라미터(105)는 예를 들어, 예로서 언급된 이하의 파라미터 중 하나일 수 있다.
전송 출력 전력, 전송 이득, 온도, 주파수, 모니터 회로의 결과, 일반적인 네트워크 조건, 배터리 조건 또는 신호 표준(GESM, UMTS, LTE 또는 WLAN, 주파수 대역). 다른 실시예에 따르면, 변조된 아날로그 전송 회로(101)를 제공할 때 분해능을 조정하기 위해 전술된 파라미터의 조합을 고려하는 것이 또한 가능하다. 구체적으로, 사전 정의된 파라미터는 예를 들어 성취될 신호 표준 및 데이터 레이트일 수 있다. 전송 채널의 전송 출력 전력, 전송 이득, 온도 또는 품질과 같은 검출된 파라미터는 변화하는 주위 조건에 응답하여, 변조된 아날로그 신호(101)를 제공할 때 분해능을 변경하기 위해 신호 프로세싱 회로(100a)에 의해 검출될 수 있다.
달리 말하면, 다양한 파라미터가 최적화를 위해 이용 가능하다.
1. 데이터 레이트 및 주파수 대역 등과 같은 무선 표준 및 그 다양한 옵션에 의해 사전 정의된 고정된 파라미터. 이들은 예를 들어 신호 프로세싱 회로(100a)의 기본 설정을 제공하기 위해 사용될 수 있다.
2. 환경 및 기술 파라미터. 상기 파라미터들은 모니터링되고(그리고 검출됨) 회로부[신호 프로세싱 회로(100a)의 디지털 회로부의 분해능)를 보정하거나 재조정하는 역할을 한다.
요약하면, 실시예의 사상은 전송 및 수신 기능성(도 1b에 의해 이하에 설명되는 바와 같이)이 단지 충분할 수 있게 하는 정도의 전류(전력 입력)만을 개별 조립체에 제공하는 것이다.
예를 들어, 특정 출력 전력 미만에서[변조된 아날로그 전송 신호(101)에 대해] 배경 노이즈에 부여된 요구는 완화되고(예를 들어, dBc), 신호 프로세싱 회로(100a)의 특정 기능이 스위칭 오프되거나 재구성될 수 있다[예를 들어, 디지털-아날로그 컨버터(DAC) 또는 PLL 내삽기(interpolator) 또는 노이즈 성형기 또는 디지털 필터 내의 하위 비트폭].
예를 들어, 신호 프로세싱 회로(100)는 디지털 전송 데이터 신호(103)를 아날로그 기저대역 신호로 변환하고, 혼합기 또는 하나 이상의 증폭기 스테이지를 사용하여 이 신호를 변조된 아날로그 전송 신호(101)에 전송할 수 있다. 따라서, 변조된 아날로그 전송 신호(101)는 예를 들어 반송파 주파수로 상향 변환되고 증폭된 기저대역 신호일 수 있다.
몇몇 실시예에 따르면, 디지털 전송 데이터 신호(103)는 예를 들어 극성 데이터(진폭 성분 및 위상 성분을 갖는) 또는 벡터 데이터(위상내 성분 및 직교 성분을 갖는)의 형태로 전송 데이터 공급자(예를 들어, 마이크로제어기)에 의해 제공될 수 있다. 신호 프로세싱 회로(100a)는 디지털 전송 데이터 신호(103)를 수신하고, 변조된 아날로그 전송 신호(101)를 얻기 위해 검출된 또는 사전 정의된 파라미터(105)에 따라 이를 프로세싱할 수 있다. 예를 들어, 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 신호(101)에 대한 데이터 레이트, 변조의 유형, 주파수 대역 및/또는 증폭을 조정할 수 있고, 이 목적으로 분해능이 검출된 또는 사전 정의된 파라미터(105)에 의존하여 가변적인 다양한 회로부를 포함한다.
몇몇 실시예에 따르면, 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 신호(101)에 대해 전송 채널의 특성(의사 신호의 수 및 강도)을 검출하고 변조된 아날로그 전송 신호(101)를 제공할 때 전송 채널의 검출된 특성에 의존하여 분해능을 선택하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 수단(100a)은 변조된 아날로그 전송 신호(101)를 제공할 때 변조된 아날로그 전송 신호(101)의 검출된 출력 증폭 및/또는 출력 전력에 의존하여 분해능을 변경하기 위해 변조된 아날로그 전송 신호(101)의 출력 증폭 및/또는 출력 전력을 검출하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 신호(101)를 제공할 때 변조된 아날로그 신호(101)가 대응하는 신호 표준에 의존하여 분해능을 변경하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100a)는 변조된 아날로그 전송 회로(101)를 제공할 때 검출된 온도에 의존하여 분해능을 변경하기 위해 그 온도[즉, 신호 프로세싱 회로(100) 자체의 온도] 또는 주위 온도를 검출하도록 구성될 수 있다.
도 1b는 변조된 아날로그 수신 신호(111)에 기초하여 디지털 수신 데이터 신호(113)를 제공하기 위한 본 발명의 다른 실시예에 따른 신호 프로세싱 회로(100b)를 도시한다. 신호 프로세싱 회로(100b)는 디지털 수신 데이터 신호(113)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성된다.
도 1b에 도시된 신호 프로세싱 회로(100b)는 도 1a에 도시된 신호 프로세싱 회로(100a)와 동일한 사상에 기초하여, 즉 디지털 데이터 신호(113)를 제공하기 위한 요구 또는 전제 조건이 일정하지 않고 상이한 파라미터의 함수로서 변경되고 따라서 디지털 수신 데이터 신호(113)가 신호 프로세싱 회로(100b)의 전류 소비를 감소시키고 따라서 신호 프로세싱 회로(100b)의 효율을 증가시키기 위해 제공될 때 분해능이 검출된 또는 사전 정의된 파라미터(105)에 의존하여 변경될 수 있는 사상에 기초한다. 분해능의 조정에 대해 그리고 다양한 유형의 가능한 파라미터에 대해 신호 프로세싱 회로(100)와 관련하여 제공되는 설명은 유사하게 또한 신호 프로세싱 회로(100b)에 적용되고 따라서 이하에 반복되지 않을 것이다. 그러나, 신호 프로세싱 회로(100b)에서, 변조된 아날로그 수신 신호(111)에 대한 수신 이득 뿐만 아니라 변조된 아날로그 수신 신호(111)의 선형성(차단기와 같은 의사 신호의 레벨에 의존하는)은 분해능을 변경하기 위한 검출된 파라미터로서 고려도리 수 있다는 것이 주목될 수 있을 것이다.
신호 프로세싱 회로(100b)는 신호 프로세싱 회로(100b)와는 반대로, 변조된 아날로그 수신 신호(111)(예를 들어, 안테나를 경유하여 수신되어 있음)를 디지털 수신 데이터 신호(113)로 전송하도록 구성될 수 있다. 신호 프로세싱 회로(100b)는 예를 들어 데이터 스트림으로서, 예를 들어 극성 데이터 스트림 또는 벡터 데이터 스트림으로서 디지털 수신 데이터 신호(113)를 제공하기 위해 변조된 아날로그 수신 신호(111)를 증폭하고, 하향 변환하고, 복조하도록 구성될 수 있다.
게다가, 수신 신호 품질은 파라미터(105)로서 검출될 수 있는데, 이와 관련하여, 예를 들어 입력 전력, 입력 스펙트럼, 변조된 아날로그 수신 신호(111)의 인코딩의 유형 또는 일반적인 네트워크 조건이 고려될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100b)는 변조된 아날로그 수신 신호(111)에 대한 전송 채널의 특성을 검출하고 디지털 수신 데이터 신호(113)를 제공할 때 전송 채널의 검출된 특성에 의존하여 분해능을 선택하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100b)는 디지털 수신 데이터 신호(113)를 제공할 때 변조된 아날로그 수신 신호(111)가 대응하는 신호 표준에 의존하여 분해능을 변경하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100b)는 변조된 아날로그 수신 신호(111)의 입력 증폭 및/또는 입력 전력을 검출하고 디지털 수신 데이터 신호(113)를 제공할 때 변조된 아날로그 수신 신호(111)의 검출된 입력 증폭 및/또는 입력 전력에 의존하여 분해능을 변경하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(100b)는 디지털 수신 데이터 신호(113)를 제공할 때 검출된 온도에 의존하여 분해능을 변경하기 위해 그 온도 또는 주위 온도를 검출하도록 구성될 수 있다.
도 1c는 본 발명의 다른 실시예에 따른 신호 프로세싱 회로(100c) 또는 송수신기(100c)의 개략도를 도시한다. 신호 프로세싱 회로(100c)는 디지털 전송 데이터 신호(103)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하고 변조된 아날로그 수신 신호(111)에 기초하여 디지털 수신 데이터 신호(113)를 제공하도록 구성된다. 신호 프로세싱 회로(100c)는 변조된 아날로그 전송 신호(101)를 제공할 때 사전 정의된 또는 검출된 파라미터(105)에 의존하여 분해능을 변경하고, 디지털 수신 데이터 신호(113')를 제공할 때 검출된 또는 사전 정의된 파라미터(105) 또는 다른 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성된다.
따라서, 도 1c에 도시된 신호 프로세싱 회로(100c)는 공통 신호 프로세싱 회로(100c)에서 신호 프로세싱 회로(100a) 및 신호 프로세싱 회로(100b)의 개념을 조합한다. 특히 휴대형 모바일 무선 유닛(휴대폰과 같은)에서, 송수신기가 통상적으로 이용된다. 도 1c에 도시된 신호 프로세싱 회로(100c)를 사용함으로써, 이러한 송수신기에서 그리고 실시예의 사상을 이용할 때, 증가된 효율이 이러한 송수신기의 송신 경로 및 수신 경로의 모두에서 성취될 수 있다. 도 1c에 도시된 바와 같이, 상이한 파라미터에 의존하여 변조된 아날로그 전송 신호(101)를 제공하기 위한 분해능이 디지털 수신 데이터 신호(113)를 제공하기 위한 분해능으로서 사용될 수 있다. 다른 실시예에 따르면, 변조된 아날로그 전송 신호(101)의 제공을 위한 분해능의 선택은 제 1 파라미터의 세트에 기초할 수 있고, 디지털 수신 데이터 신호(113)의 제공을 위한 분해능의 선택은 제 2 파라미터의 세트에 기초할 수 있다. 상기 양 파라미터의 세트는 예를 들어 교점을 가질 수 있다. 예를 들어, 제 1 파라미터의 세트는 변조된 아날로그 전송 신호(101)를 위한 온도, 신호 표준 및 출력 전력을 포함할 수 있고, 제 2 파라미터의 세트는 변조된 아날로그 수신 신호(111)의 온도, 신호 표준 및 신호 품질을 포함한다. 변조된 아날로그 전송 신호(101) 및 디지털 수신 데이터 신호(113)가 제공될 수 있는 분해능 및/또는 디지털 정밀도는 따라서 상이한 파라미터의 세트에 의존하여 변경될 수 있다.
신호 프로세싱 회로(100a) 및 신호 프로세싱 회로(100b)의 상기 예시는 또한 신호 프로세싱 회로(100c)에 유사하게 적용될 수 있고 따라서 이하에 반복되지 않을 것이라는 것이 주목될 수 있을 것이다.
도 1c에 도시된 실시예의 일 사상은 신호 프로세싱 회로(100c) 또는 송수신기(100c)가 변화하는 전송 및 수신 조건에 적응되어, 시스템 요구[변조된 아날로그 전송 신호(101)의 제공 및 디지털 수신 데이터 신호(113)의 제공에서]가 단지 막 부합되고, 따라서 회로부가 항상 최대 효율을 갖고 동작되게 된다. 신호 프로세싱회로(100c)의 개별 회로 블록에 대한 요구를 유도하는 것을 가능하게 하기 위해, 신호 프로세싱 회로(100c)는 현재 송신 및 수신 조건의 지식[사전 정의된 또는 검출된 파라미터(105) 및/또는 다른 사전 정의된 또는 검출된 파라미터(105')의 형태의]을 얻도록 구성된다.
도 1a 및 도 1b에 도시된 신호 프로세싱 회로의 가능한 구현예가 도 2a, 도 2b 및 도 4에 의해 이하에 설명될 것이다. 송신기 및 수신기가 이하에 개별적으로 설명될 수 있지만, 상기 개념은 실시예에 따라 공통의 송수신기에서 또한 실현될 수 있다.
도 2a는 극성 변조기의 개념을 사용하여 다른 실시예에 따른 신호 프로세싱 회로(200a)의 개략도를 도시한다.
도 2a에 도시된 신호 프로세싱 회로(200a)는 도 1a에 도시된 신호 프로세싱 회로(100a)와 마찬가지로, 디지털 전송 데이터 신호(103)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하고, 변조된 아날로그 전송 신호(101)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성된다. 신호 프로세싱 회로(200a)는 DPLL(디지털 위상 고정 루프)(201)를 포함한다. DPLL(201)은 그에 기초하여 신호 프로세싱 회로(200a)가 변조된 아날로그 전송 회로(101)를 제공하는 발진기 신호(205)를 제공하기 위한 발진기(203)를 포함한다. 발진기 신호(205)는 예를 들어 신호 프로세싱 회로(201)의 혼합기 내의 소위 합성기 신호로서 또는 신호 프로세싱 회로(200a)의 디지털 회로 블록을 위한 클럭 신호로서 사용될 수 있는 발진기 신호(205)의 상이한 하향 분할된(주파수의 견지에서) 버전을 얻기 위해 분할 장치(207)를 사용하여 다양한 주파수로 하향 분할될 수 있다.
DPLL(201)은 디지털 부품이고, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 DPLL(201)의 분해능을 선택하거나 변경하도록 구성된다. 예를 들어, 검출된 또는 사전 정의된 파라미터(105)의 평가가 특정 시점에, 덜 엄격한 요구가 변조된 아날로그 전송 신호(101)에 부여되는 것을 야기하면, 신호 프로세싱 회로(200a)는 DPLL(201)의 분해능을 감소시킬 수 있는데, 이는 덜 정밀한 발진 신호(205)를 생성할 수 있지만 변조된 아날로그 전송 신호(101)에 부여된 요구는 낮고 따라서 여전히 부합될 수 있기 때문에 이러한 것은 이 경우에는 중요하지 않다. 그러나, 검출된 또는 사전 정의된 파라미터(105)의 평가가 특정 시점에 높은 요구가 변조된 아날로그 전송 신호(101)에 부여되는 것을 야기하면, 신호 프로세싱 회로(200a)는 DPLL(201)의 분해능을 증가시킬 수 있는데(예를 들어, 최대값으로 설정함), 이는 발진기 신호(205)의 더 높은 정밀도를 생성하고 따라서 더 양호한 변조된 아날로그 전송 신호(101)(더 높은 선형성을 갖는)를 생성한다.
달리 말하면, 신호 프로세싱 회로(200a)는 낮은 요구의 경우에 DPLL(201)의 전류 소비를 감소시키기 위해 검출된 또는 사전 정의된 파라미터(105)에 의존하여(즉, 예를 들어 무선 표준에 의해 사전 정의된 고정된 파라미터에 의존하여, 그리고 환경 또는 기술 파라미터에 의존하여) DPLL(201)의 분해능을 변경하도록 구성된다. 신호 프로세싱 회로(200a)는 단지 임의의 시점에 변조된 아날로그 전송 신호(101)에 부여된 요구가 항상(단지 대략) 부합되는 방식으로 DPLL(201)의 분해능을 변경하도록 구성될 수 있다.
몇몇 실시예에 따르면, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 DPLL(201)의 차수, 비트 레이트 및/또는 클럭율을 변경하도록 구성될 수 있다.
도 2a에 도시된 예시적인 예에서, DPLL(201)은 TDC(시간-디지털 컨버터)(209), 필터(211), 내삽기(213) 및 노이즈 성형기(215)를 포함한다. TDC(209), 필터(211), 내삽기(213) 및 노이즈 성형기(215)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 신호 프로세싱 회로(200a)에 의해 조정될 수 있는 디지털 부품 또는 디지털 방식으로 조정 가능한 부품이다. 예를 들어, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 노이즈 성형기(215)를 활성화하거나 비활성화하도록 구성될 수 있는데, 이는 노이즈 성형기(215)[또는 소위 노이즈 성형기(215)의 노이즈 성형기 기능]가 요구 EVM(에러 벡터 크기)을 성취하기 위해 변조된 아날로그 전송 신호(101)의 낮은 출력 레벨만을 요구하는 것이 판명되었기 때문이다. 노이즈 성형기(215)를 스위칭 오프함으로써, 전류는 따라서 변조된 아날로그 전송 신호(101)의 낮은 출력 전력의 경우에 절약될 수 있다. 달리 말하면, 신호 프로세싱 회로(200a)는 변조된 아날로그 전송 신호(101)[파라미터(105)로서]의 출력 전력 및/또는 출력 증폭을 검출하고 검출된 출력 증폭 및/또는 출력 전력에 응답하여 노이즈 성형기(215)를 활성화하거나 비활성화하도록 구성될 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(200a)는 또한 비교적 고차의 노이즈 성형이 항상 요구되는 것은 아니기 때문에, 검출된 또는 사전 정의된 파라미터(105)에 의존하여 노이즈 성형기(215)의 차수를 변경하도록 구성될 수 있다. 검출된 또는 사전 정의된 파라미터(105)에 의존하여 노이즈 성형기(215)의 차수를 능동적으로 감소시킴으로써, 전류가 절약될 수 있다.
게다가, 신호 프로세싱 회로(200a)는 또한 검출된 또는 사전 정의된 파라미터(105)에 의존하여 노이즈 성형기(215)의 클럭율을 변경하도록 구성될 수 있다.
노이즈 성형기(215)와 유사하게, 신호 프로세싱 회로(200a)는 DPLL(201)의 분해능으로서 검출된 또는 사전 정의된 파라미터(105)에 의존하여, TDC(209), 내삽기(213) 및/또는 DPLL(201)의 필터(211)의 차수, 비트폭 및/또는 클럭율을 변경하도록 구성될 수 있다. 도 2a에 도시된 예에서, 발진기(203)는 DCO(디지털 방식 제어형 발진기)이다. 발진기 신호(205)는 발진기(203)의 출력에 존재하고, 이 발진기 신호(205)는 제 1 하향 분할된 버전(DCO/X)으로 TDC(209)에 이를 제공하고 제 2 하향 분할된 버전(DCO/Y)으로 노이즈 성형기(215)에 이를 제공하기 위해 분할 장치(207)의 보조에 의해 하향 분할된다. 발진기 신호(205)의 하향 분할된 버전(DCO/X, DCO/Y)에 기초하여, DPLL(201)은 발진기(203)에 대한 디지털 보정값을 결정한다. 분해능을 조정할 때, 신호 프로세싱 회로(200a)는 사전 정의된 또는 검출된 파라미터(105)에 의존하여, 비트폭 및 따라서 이 디지털 보정 신호의 분해능 또는 정밀도 뿐만 아니라 발진기 주파수(205)를 업데이트하기 위한 디지털 보정 신호의 클럭율을 변경할 수 있다.
도 2a 및 도 2b에 사용된 상이한 유형의 빗금은 상이한 주파수 도메인을 표현한다.
다른 실시예에 따르면, DPLL(201)은 DCO(203) 대신에, 디지털 보정 신호를 VCO를 위한 제어 신호로 변환하기 위한 부가의 디지털-아날로그 컨버터를 갖는 VCO(전압 제어형 발진기)를 또한 포함할 수 있다. 이 경우에도, 디지털-아날로그 컨버터의 차수, 비트폭 및/또는 클럭율은 VCO를 위한 제어 전압을 제공하기 위해 검출된 및/또는 사전 정의된 파라미터(105)에 의존하여 신호 프로세싱 회로(200a)에 의해 변경될 수 있다.
요약하면, 무엇보다도, 이하의 회로부가 DPLL(201)의 소모 전력을 최적화하기 위해 조정될 수 있다.
내삽기(특히, 내삽기의 차수, 비트폭 및 클럭율), 노이즈 성형기(특히, 노이즈 성형기의 차수, 비트폭 및 클럭율).
다른 실시예에 따르면, 신호 프로세싱 회로(200a)는 예를 들어 디지털 전송 데이터 신호(103)를 수신하고 전처리하고 이를 디지털로부터 아날로그로 변환하는 디지털 신호 프로세싱부(218)를 포함할 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 디지털 신호 프로세싱부(218)에서 신호 프로세싱의 분해능을 변경하도록 구성될 수 있다. 예를 들어, 신호 프로세싱 회로(200a)는, 완화된 요구의 경우에 디지털 신호 프로세싱부(218)의 전류 소비를 감소시키기 위해, 차수, 비트폭 및/또는 클럭율, 즉 디지털 신호 프로세싱부(218)의 시간 분해능 및 디지털 분해능의 모두를 변경할 수 있다. 도 2a에 도시된 실시예에서, 신호 프로세싱부(218)는 노이즈 성형기(217), 내삽기(219) 및 디지털-아날로그 컨버터(221)(소위 RF-DAC)를 포함한다. 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 신호 프로세싱부(218)의 상기 개별 부품의 각각의 분해능을 변경하도록 구성될 수 있다. 게다가, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 노이즈 성형기(217)를 활성화하거나 비활성화하도록 구성될 수 있다.
도 2a에 도시된 실시예에서, 디지털 신호 프로세싱부(218)의 내삽기(219)는 발진기 신호(205)의 제 2 하향 분할된 버전(DCO/Y)을 수시난다.
다른 실시예에 따르면, 신호 프로세싱 회로(200a)는 부가적으로 검출된 또는 사전 정의된 파라미터(105)에 의존하여 공급 전압 및/또는 바이어싱 전류(동작점 바이어싱 전류 또는 적응성 바이어싱 전류)를 또한 변경하도록 구성될 수 있다. 달리 말하면, 다른 실시예에 따르면, 검출된 또는 사전 정의된 파라미터(105)에 의존하여 디지털 방식 조정 가능부(또는 그 분해능)를 변경하는 것이 가능할 뿐만 아니라, 이에 따라 아날로그부를 변경하는 것이 또한 가능하다.
예를 들어, 신호 프로세싱 회로(200a)는 DPLL(201)의 DCD(203) 또는 대신에 사용된 VCO에서, 검출된 또는 사전 정의된 파라미터(105)에 의존하여 회로의 공급 전압 또는 회로의 바이어싱 전류 및/또는 바이어싱 전압(구현예에 따라)을 변경하도록 구성될 수 있다.
게다가, 다양한 회로부는 LO(로컬 발진기) 경로(208) 내의 소모 전력을 최적화하도록 조정 가능하다. 예를 들어, 공급 전압 또는 바이어싱 전류는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 LO 경로(208) 내의 라인 드라이버에 의해 변경될 수 있다. 더욱이, 분할기 장치(207) 및/또는 분할기 장치(207)의 개별 분할기 회로의 공급 전압 또는 바이어싱 전류는 또한 검출된 또는 사전 정의된 파라미터(105)에 의존하여 변경될 수 있다.
부가적으로, 아날로그 신호 프로세싱부(223)[예를 들어, PA(전력 증폭기)를 포함함] 및 혼합기는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 또한 변경될 수 있다.
요약하면, TX 극성 변조기는 도 2a의 예를 사용하여 도시된 바와 같이, 사양(표준)의 다양한 점을 커버하기 위해 특정 작업을 수행하는 서브 블록으로 구성된 복합 회로라는 것이 언급될 수 있다.
도 2a에 도시된 극성 변조기는 디지털 및 아날로그 부품의 모두를 포함하고, 신호 프로세싱 회로(200a)는 검출된 또는 사전 정의된 파라미터에 의존하여 디지털 부품의 분해능을 변경하도록 구성된다. 이미 언급된 바와 같이, 신호 프로세싱 회로(200a)는 부가적으로 검출된 또는 사전 정의된 파라미터(105)에 의존하여 신호 프로세싱 회로(200a)의 아날로그 부품의 제어(예를 들어, 공급 전압 또는 바이어싱 전류)를 변경하도록 구성될 수 있다.
실시예에 따르면, 이하의 회로부가 예를 들어 조정 가능할 수 있다.
내삽기, 노이즈 성형기, DCO, VCO, DAC, 혼합기, 클럭 경로(또는 LO 경로), 공급 전원 발생부(전원), 기저대역 필터(아날로그 및 디지털의 모두), 합성기(반송파 주파수 신호를 생성하기 위한), 전력 증폭기 뿐만 아니라 신호 드라이버(또는 라인 드라이버).
이와 관련하여, 무엇보다도, 이하의 파라미터(이들에 한정되는 것은 아님)가 조정시에 고려될 수 있다.
전송 출력 전원, 전송 이득, 온도, 주파수, 모니터 회로의 결과, 일반적인 시스템 요구 및 배터리 조건 및/또는 공급 전압.
예시적인 테이블에 의해, 도 3은 OFDM(직교 주파수 분할 다중화) 신호에 의해, 요구된 신호 품질은 사용된 변조의 유형에 의존한다. 변조의 유형의 차수가 증가함에 따라(QAM 4, 16, 32, 64,...), 위상 및 진폭 정확도에 부여된 요구가 또한 증가된다. 이는 DCO, VCO, 분배기 장치(207)와 같은 LO 생성을 위한 회로, 드라이버 등의 요구에 직접 영향을 미치게 된다.
도 2a에 도시된 회로부는 최악의 경우에 대해 치수 설정되어 있는데, 즉 이들은 이들이 가장 불리한 주위 조건에서도 요구 또는 표준에 부합할 수 있도록 치수 설정된다. 그러나, 현대식 모바일 무선 시스템에서의 변조의 유형은 접속의 품질의 함수로서 그리고 데이터 전송 요구의 함수로서 일정하게 적응되기 때문에, 설명된 개별 회로부의 전류 소비는 - 간단한 변조의 경우에 도 2a에 도시된 실시예를 사용하면서 - 주위 조건 및 기술 사양에 의존하여, 즉 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경함으로써 감소될 수 있다.
변조의 유형에 의존하여 전송 신호 품질에 부여된 도 3에 도시된 요구는 서브 캐리어, OFDM 프레임 및 패킷에 걸쳐 평균화된 EVM 및 상대 위치 RMS 에러(constellation RMS error)가 도 3에 도시된 테이블의 중앙 칼럼에 설명된 바와 같이 데이터 레이트 종속값을 초과하지 않아야 한다는 것을 의미하도록 정의된다.
도 2b는 본 발명의 다른 실시예에 따른 신호 프로세싱 회로(200b)의 개략도를 도시한다. 도 2b에 도시된 신호 프로세싱 회로(200b)는 극성 변조기의 예를 사용하여 도 1a에 도시된 신호 프로세싱 회로(100b)의 가능한 구현예이다.
도 2b에 도시된 신호 프로세싱 회로(200b)는, 변조된 아날로그 수신 신호(111)에 기초하여 디지털 수신 데이터 신호(113)를 제공하고 디지털 수신 데이터 신호(113)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성되는 점에서 도 2a에 도시된 신호 프로세싱 회로(200a)와는 상이하다. 신호 프로세싱 회로(200a)와 마찬가지로, 신호 프로세싱 회로(200b)는 DPLL(201) 및 분배기 장치(207)를 포함한다. 신호 프로세싱 회로(200a)와 마찬가지로, 신호 프로세싱 회로(200b)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 DPLL(201)의 분해능을 변경하도록 구성될 수 있다. 게다가, 신호 프로세싱 회로(200b)는 분배기 장치(207) 및 LO 경로(208)를 또한 포함하고, 신호 프로세싱 회로(200b)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분배기 장치(207) 및 LO 경로(208)의 공급 전압 및/또는 공급 전류(또는 동작점 전류)를 변경하도록 구성될 수 있다.
이미 전술된 바와 같이, 신호 프로세싱 회로(200b)는 디지털 수신 데이터 신호(113)를 제공하는 점에서 신호 프로세싱 회로(200a)와는 상이하다. 이로 인해, 신호 프로세싱 회로(200b)는 디지털 신호 프로세싱부(230)를 포함한다. 게다가, 신호 프로세싱 회로(200b)는 아날로그 신호 프로세싱부(232)를 포함한다. 아날로그 신호 프로세싱부(232)는 변조된 아날로그 수신 신호(111)를 수신하고 증폭하고, 이를 아날로그 기저대역 신호(234)로서 디지털 신호 프로세싱부(230)에 제공하도록 구성된다. 디지털 신호 프로세싱부(230)는 아날로그로부터 디지털로 아날로그 기저대역 신호(234)를 변환하고, 디지털 수신 데이터 신호(113)를 얻기 위해 이를 필터링하고 선택적으로 복조하도록 구성된다. 신호 프로세싱 회로(200b)는 사전 정의된 또는 고정된 파라미터(105)에 의존하여 디지털 신호 프로세싱부(230)의 분해능을 변경할 수 있다.
몇몇 실시예에 따르면, 디지털 신호 프로세싱부(230)는 아날로그-디지털 컨버터(ADC)(234) 뿐만 아니라 디지털 기저대역 필터(238)를 포함할 수 있다. 신호 프로세싱 회로(200b)는 예를 들어 디지털 신호 프로세싱부(230)의 전류 소비를 감소시키기 위해 검출된 또는 사전 정의된 파라미터(105)에 의존하여 ADC(236) 및/또는 기저대역 필터(238)의 차수, 비트 레이트 및/또는 클럭율을 변경할 수 있다.
다른 실시예에 따르면, 신호 프로세싱 회로(200b)는 또한 검출된 또는 사전 정의된 파라미터에 의존하여 아날로그 신호 프로세싱부(232)의 공급 전압 및/또는 바이어싱 전류를 또한 변경할 수 있다. 예를 들어, 아날로그 신호 프로세싱부(232)는 입력 증폭기(LNA-저노이즈 증폭기) 및 혼합기를 포함할 수 있고, 신호 프로세싱 회로(200b)는 검출된 또는 사전 정의된 파라미터(105)에 의존하여 LNA 또는 혼합기를 위한 공급 전압 및/또는 바이어싱 전류를 변경할 수 있다.
도 2b에 도시된 신호 프로세싱 회로(또는 수신기)(200b)에서, LNA, 혼합기, DC, DPLL, LO 경로 및 기저대역 필터의 서브 블록으로 구성된 부품은 수신 시나리오에 따라[검출된 또는 사전 정의된 파라미터(105)에 의존하여] 상이한 요구에 부합해야 한다.
상이한 주파수(상이하게 로케이팅된 주파수)에서 위상 노이즈(위상 지터)의 견지에서의 요구는 무선 표준, 주파수 대역 및 수신 조건에 의존한다. 예를 들어, 수신 조건이 양호하면(인접한 채널 간섭이 없음), DCO(203) 및 LO 경로의 위상 노이즈는 전류 감소에 의해 그리고 분해능[예를 들어, DPLL(201)의]을 감소시킴으로써 열화될 수 있다. 배경 노이즈(노이즈 피겨)에 부여된 요구가 감소하여 이 경우에 LNA 및 혼합기 회로 블록이 전류 절약 모드로 스위칭될 수 있게 되는 것이 또한 특정 입력 신호 레벨을 초과한다.
게다가, 수신기의 SNR(신호 대 노이즈비) 요구가 또한 전송된 데이터 레이트에 의존할 수 있다는 것이 판명되어 왔다. 도 2b에 도시된 신호 프로세싱 회로(200b)(또는 수신기)에서, SNR 거동은 DPLL(201)의 위상 노이즈에 의해 주로 결정된다. 감소된 SNR 요구(예를 들어, 낮은 데이터 전송 레이트에 기인하여)에 의해, DPLL(201)은 전류 절약 모드로 스위칭될 수 있다. 달리 말하면, 신호 프로세싱 회로(200b)는 변조된 아날로그 수신 신호(111)를 위한 낮은 데이터 레이트의 경우에 DPLL(201)의 분해능을 감소시키도록 구성될 수 있다. 예를 들어, 신호 프로세싱 회로(200b)는 변조된 아날로그 수신 신호(111)의 데이터 레이트가 감소될 때, DPLL(201)[또는 DPLL(201)의 개별 부품]의 차수, 비트폭 및/또는 클럭율을 감소시키도록 구성될 수 있다.
복조를 위해 사용되거나 요구되는 신호 프로세싱 회로(200b)의 이들 회로부(또한 합성기라 칭함)는 최고 요구를 갖는 전송 표준(데이터 레이트, 인코딩의 유형)이 부합될 수 있도록 치수 설정된다. DPLL(201) 및 LO 경로(208)의 최대 전류 소비는 따라서 최고 요구에 의해 결정된다. 완화된 수신 조건의 경우에, 회로 블록에 부여된 요구는 감소될 것이다. 상기 회로 블록은 이어서 신호 프로세싱 회로(200b)에 의해 재구성될 수 있어, 이들이 예를 들어 더 많은 노이즈를 나타낼 수 있지만, 이어서 각각의 시점에서 요구되는 요구에 여전히 부합하면서 더 적은 전류를 요구할 수 있다.
달리 말하면, 복조를 위해 요구된 합성기는 종종 약한 수신 신호(111)가 훨씬 더 강한 인접한 의사 신호의 존재에도 품질의 충분한 레벨을 갖고 수신될 수 있도록 치수 설정된다. 약한 수신 신호 및 훨씬 더 강한 인접한 의사 신호를 포함하는 이러한 시나리오는 DC(203) 또는 VCO와 같은 회로의 최대 전류 소비를 결정한다. 이완된 수신 조건의 경우에, 회로 블록에 부여된 요구는 감소될 수 있고, 상기 회로 블록은 따라서 분해능을 변경함으로써(몇몇 실시예에서, 공급 전압 및/또는 바이어싱 전류를 변경함으로써) 전류 절약 방식으로 신호 프로세싱 회로(200b)에 의해 재구성될 수 있다.
도 2a 및 도 2b에 도시된 신호 프로세싱 회로는 극성 변조기 유형이지만, 도시된 개념은 또한 벡터 변조기에 적용될 수 있다.
도 4는 전송기 벡터 변조기의 예를 사용하는 다른 실시예에 따른 신호 프로세싱 회로(400)의 개략도를 도시한다. 도 4에 도시된 신호 프로세싱 회로(400)는 도 1a에 도시된 신호 프로세싱 회로(100a)의 가능한 구현예를 형성한다. 신호 프로세싱 회로(100a)와 마찬가지로, 신호 프로세싱 회로(400)는 또한 디지털 전송 데이터 신호(103)에 근거하여 변조된 아날로그 전송 신호(101)를 제공하도록 구성된다. 또한, 신호 프로세싱 회로(400)는 변조된 아날로그 전송 신호(101)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성된다. 도 4에 도시된 벡터 변조기 개념에서, 신호 프로세싱 회로(400)는 예를 들어 위상내 성분(I 성분) 및 직교 위상 성분(Q 성분)을 포함하는 데이터 스트림의 형태의 디지털 전송 데이터 신호(103)를 수신하도록 구성될 수 있다.
신호 프로세싱 회로(400)는 디지털 신호 프로세싱부(401) 및 아날로그 신호 프로세싱부(403)를 포함한다. 디지털 신호 프로세싱부(401)는 디지털 전송 데이터 신호(103)를 전처리하고 이에 따라 이를 원하는 신호 표준에 적응하도록, 그리고 아날로그 전송 데이터 신호(405)를 아날로그 신호 프로세싱부(403)에 제공하기 위해 디지털-아날로그 변환을 수행하도록 구성된다.
아날로그 신호 프로세싱부(403)는 변조된 아날로그 전송 신호(101)를 얻기 위해 요구된 신호 표준에 따라 아날로그 전송 데이터 신호(405)를 변조하고 증폭하도록 구성된다.
이미 설명된 바와 같이, 신호 프로세싱 회로(400)는 변조된 아날로그 전송 신호(101)를 제공할 때 분해능을 변경하도록 구성된다. 이전의 실시예에 의해 미리 설명된 바와 같이, 본 출원에서의 분해능은 디지털 조정 가능 또는 디지털 회로부에 관한 것이다. 따라서, 신호 프로세싱 회로(400)에 의한 분해능의 변화는 디지털 신호 프로세싱부(401)의 정밀도의 변화를 초래한다. 따라서, 신호 프로세싱 회로(400)는 아날로그 전송 데이터 신호(405)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 수행되도록 구성된다.
도 4에 도시된 실시예에서, 신호 프로세싱 회로(400)는 이득 워드[사전 정의된 파라미터(105)를 형성함]에 의존하여 디지털 신호 프로세싱부(401)의 비트폭을 변경하도록 구성된다. 게다가, 신호 프로세싱 회로(400)는 이득 워드(105)에 의존하여 아날로그 신호 프로세싱부(403)의 적응성 바이어싱을 수행하도록 구성된다.
도 4에 도시된 바와 같이 디지털 신호 프로세싱부(401) 및 아날로그 신호 프로세싱부(403)를 포함하는 TX 체인 또는 전송 체인의 선형성은 스펙트럼 마스크의 요구에 의해 결정된다는 것이 판명되어 왔다. 이와 관련하여, ACLR(인접 채널 누설비)와 SEM(스펙트럼 방출 마스크) 사이를 구별한다. ACLR 요구는 상위 레벨 범위[변조된 아날로그 전송 신호(101)의]에 대해 dBc(상대값) 단위로, 하위 레벨 범위[변조된 아날로그 전송 신호(101)의]에 대해 dBm(절대값) 단위로 정의된다. 통상의 RF 회로에 대해, 전류 절약을 위한 잠재성은 레벨 종속 선형성을 구현하는 것으로부터 발생한다는 것이 판명되어 왔다. 이득 워드(10)에 의존하여 및 따라서 변조된 아날로그 전송 신호(101)의 레벨에 의존하여 아날로그 신호 프로세싱부(403)의 적응성 바이어싱을 변경함으로써, 신호 프로세싱 회로(400)는 특히 변조된 아날로그 전송 신호(101)의 전력의 상위 레벨 범위에서 전류를 절약하기 위해 이러한 레벨 종속 선형성을 구현한다(도 5a 내지 도 6 또한 참조).
더욱이, 주파수 위치에 의존하여 상이한 영역으로 세분되는 스펙트럼 마스크(SEM)와의 순응성은 또한 전류를 절약하는 가능성을 허용한다는 것이 판명되어 왔다. 마스크(SEM)는 dBm 단위로(절대 레벨) 정의되기 때문에, 전류는 특히 하위 레벨 범위로 절약될 수 있다. 도 4에 도시된 신호 프로세싱 회로(400)에서, 이 발견은 특정 경우에서 그에 구현되고, 비트폭은 전력 감소시에[즉, 더 작은 이득 워드(105)를 갖고] 전송 필터 체인[신호 프로세싱 회로(400)의]의 디지털 신호 프로세싱부(401)에서 이에 따라 감소된다.
도 5a는 변화하는 출력 레벨을 갖는 전형적인(통상의) 송신기의 ACLR 거동을 도시한다. 도 5a의 다이어그램은 순응될 ACLR에 대한 ACLR 요구 곡선(501) 뿐만 아니라 통상의 송신기의 ACLR의 실제 곡선(503)을 도시한다. ACLR 요구 곡선(501)과 실제 곡선(503) 사이에는 높은 보류가 존재하여 요구가 여전히 변조된 아날로그 전송 신호(101)의 높은 레벨에도 부합될 수 있게 된다는 것이 명백하다.
도 5a는 변화하는 출력 레벨을 갖는 신호 프로세싱 회로(400)의 최적화된 ACLR 거동을 부가적으로 도시한다. 이득 워드(105)에 의존하여 적응성 바이어싱을 사용하는 신호 프로세싱 회로(400)의 ACLR의 실제 곡선(505)이 부가적으로 도시되어 있다. ACLR 요구 곡선(501)과 실제 곡선(505) 사이의 보류는, 적응성 바이어싱에 기인하여 요구에 막 부합할 수 있도록 선형성이 일정하게 선택되기 때문에 ACLR 요구 곡선(501)과 실제 곡선(503) 사이의 보류보다 명백히 작다는 것이 명백해진다. 더욱이, 전류[아날로그 신호 프로세싱부(403)에 대한]는 선형성 요구에 막 부합하기 위해[ACLR 요구 곡선(501)에 의해 사전 정의된] 최대 출력 전력을 취할 때 상위 전력 범위에서 특히 감소된다는 것이[예를 들어, 변조된 아날로그 전송 신호(101)에 대해 -0 dBm 전송 전력보다 큼] 도 a로부터 명백해진다.
최종적인 전류 절약이 도 5b의 다이어그램에 도시되어 있고, 곡선(507)은 통상의 송신기의 전류 소비를 도시하고[예를 들어, 실제 ACLR 곡선(503)을 갖는], 곡선(509)은 최적화된 송신기의 전류 소비를 도시한다[실제 ACLR 곡선(505)을 갖는 신호 프로세싱 회로(400)의]. 부가적으로 디지털 신호 프로세싱부(401)의 분해능을 변경하는 것으로부터 발생하는 전류 절약은 도 5b의 이 다이어그램에는 아직 도시되어 있지 않다. 상당한 전류 절약이 -40 dBm을 초과하는 전력에서 성취된다는 것이 도 5b로부터 명백하다[실제 곡선(509) 참조].
요약하면, 신호 프로세싱 회로(400)는 변조된 아날로그 전송 신호(101)의 전송 전력이 증가할 때 아날로그 신호 프로세싱부(403)의 공급 전압 또는 바이어싱 전류를 감소시키도록 - 변조된 아날로그 전송 신호(101)의 사전 정의된 상위 전송 전력 범위(예를 들어, > -40 dBm)에서 - 구성되어, 신호 프로세싱 회로(400)의 ACLR의 실제 곡선(505)이 ACLR 요구 곡선(501) 아래에 있게 될 수 있다(적어도 상위 전송 전력 범위에).
다른 실시예에 따르면, 신호 프로세싱 회로(400)는 아날로그 신호 프로세싱부(403)의 공급 전압 또는 바이어싱 전류(또는 일반적으로 동작점)를 변경하도록 구성될 수 있어, 신호 프로세싱 회로(400)의 ACLR의 실제 곡선(505)과 ACLR을 위한 요구 곡선(501) 사이의 차이가 상위 전송 전력 범위에서 최소화되게 된다(예를 들어, 10 dBc의 최대값임). 이상적인 경우에, 신호 프로세싱 회로(400)의 ACLR의 실제 곡선(505)은 ACLR 요구 곡선(501)에 대응할 수 있다.
아날로그 신호 프로세싱부를 위한 적응성 바이어싱에 추가하여, 신호 프로세싱 회로(400)는 이득 워드(105)에 의존하여 디지털 신호 프로세싱부(401)의 비트폭을 또한 변경할 수 있어 디지털 신호 프로세싱부(401)의 전류 소비가 최소로 유지될 수 있는 동안 SEM에 부여된 요구가 일정하게 부합되게 된다.
도 6a는 통상의 송신기의 최적화가 없는 SEM 요구 곡선(601) 및 SEM의 실제 곡선(603)을 도시한다. 여기서, 실제 곡선(603)과 SEM 요구 곡선(601) 사이의 최대 40 dB의 보류를 인식할 수 있다.
부가적으로, 도 6a는 비트폭 감소를 갖는 SEM의 실제 곡선(605)을 도시하고, 이 실제 곡선(605)은 신호 프로세싱 회로(400)에 의해 수행되는 바와 같이 전송 레벨에 의존한다. 실제 곡선(605)의 계단형 형상은, SEM 요구 곡선(601)에 의해 사전 정의되는 SEM의 요구에 부합하기 위해 변조된 아날로그 전송 신호(401)가 증가함에 따라 디지털 신호 프로세싱부(401)의 비트폭이 어떻게 증가되는지를 명백하게 나타낸다.
특히 하위 전송 전력 범위[예를 들어, 변조된 아날로그 전송 신호(101)의 전송 전력의 -20 dB보다 작은]에서, 전송 필터 체인[신호 프로세싱 회로(400)의]의 디지털부 및/또는 디지털 신호 프로세싱부(401)(및 DAC)의 비트폭은 변조된 아날로그 전송 신호(101)의 전력이 감소될 때 이에 따라 감소된다는 것이 도 6a로부터 명백해진다. -20 dB보다 큰 전송 전력 범위에서, 실제 곡선(605)은 비트폭의 견지에서 최적화되지 않은 송신기의 실제 곡선(603)에 대응하는데, 이는 이 경우에 디지털 신호 프로세싱부(401)의 최대 비트폭이 변조된 아날로그 전송 신호(101)에 대한 높은 전송 전력 범위에서 엄격한 요구에 순응할 수 있게 하기 위해 이용되기 때문이다.
달리 말하면, 신호 프로세싱 회로는 - 변조된 아날로그 전송 신호(101)의 전송 전력의 감소가 존재할 때 변조된 아날로그 전송 신호(101)의 사전 정의된 하위 전송 전력 범위(예를 들어, -20 dB 전송 전력보다 작은)에서 - 신호 프로세싱 회로(400)의 디지털 신호 프로세싱부(401)의 비트폭을 감소시키도록 구성되어 하위 전송 전력 범위에서 SEM의 실제 곡선(605)이 SEM의 요구 곡선(601) 아래에 있게 된다.
게다가, 신호 프로세싱 회로(400)는 SEM의 실제 곡선(605)이 요구 곡선(601)에 근사할 때 전송 전력의 증가의 경우에 디지털 신호 프로세싱부(401)의 비트폭을 증가시키도록 구성될 수 있다.
신호 프로세싱 회로(400)는 하위 전송 전력 범위에서, SEM의 실제 곡선(605)과 요구 곡선(601) 사이의 차이가 최소화되도록(이상적인 경우에 0 dB의 최소값임) 디지털 신호 프로세싱부(401)의 비트폭을 변경하도록 또한 구성될 수 있다. 일 실시예에서, 이 차이는 1 dB의 최소값 및 35 dB의 최대값일 수 있다.
실용적인 점에서, 계단형 곡선이 여기서 2 비트의 스위칭에 대응하는 12 dB의 분해능에서 비트 스위칭에 기인하여 생성된다. 다른 실시예에 따르면, 1 비트의 단에서의 스위칭의 효율이 더욱 더 향상될 수 있다(더 미세한 단계화). 요구 곡선(601)으로의 SEM의 실제 곡선(605)의 추가의 근사화가 도시된 제시 없이 행해져 온 비트폭의 추가의 감소에 의해 다른 실시예에 따라 성취될 수 있다.
그 이내에서 신호 프로세싱 회로(400)가 디지털 신호 프로세싱부(401)의 비트폭을 변경하는 하위 전송 전력 범위의 하한은 요구된 최소 출력 전력에 의해 결정된다. 상한은 수평 범위로의 요구 곡선의 전이로부터 발생한다[실제 곡선(601)에서 -5 dBm].
일 실시예에서, 하한은 예를 들어 - 60 dBm일 수 있고, 하위 전송 전력 범위의 상한은 예를 들어 -5 dBm일 수 있다.
다이어그램에서, 도 6b는 통상의 송신기[실제 곡선(603)을 갖는] 및 도 6a에 도시된 실제 곡선(605)을 갖는 비트폭 최적화된 송신기[신호 프로세싱 회로(400)의]의 전력 소비의 비교를 도시한다. 통상의 송신기의 전류 소비는 곡선(607)에 의해 표현되고, 반면 비트폭 최적화된 송신기, 즉 신호 프로세싱 회로(400)의 전류 소비는 곡선(609)에 의해 도시되어 있다. 특히 하위 전송 전력 범위 < -20 dBm에서, 통상의 송신기에 비교할 때 현저한 전류 감소가 성취될 수 있다는 것이 명백하다. 곡선(609)의 계단형 형상에 기인하여, 송신 레벨에 의존하여 디지털 신호 프로세싱부(401)의 비트폭의 증가 및 감소를 인식할 수 있다.
도 6b의 다이어그램은 단지 이득 워드(105)에 의존하여 디지털 신호 프로세싱부(401)의 분해능의 편차(더 정확하게는, 비트폭의 편차)에 기인하는 전류 소비의 감소를 도시하고, 적응성 바이어싱은 도시하지 않는다.
도 7은 양 다이어그램(5b 및 7c)의 조합 및 다라서 ACLR 최적화[아날로그 신호 프로세싱부(403)의 적응성 바이어싱의] 및 비트폭 감소[디지털 신호 프로세싱부(401)의 분해능의 편차]의 조합을 도시한다. ACLR 최적화 및 비트폭 감소의 조합을 사용하면서 통상의 송신기에 대한 전류 소비 곡선(701)과 신호 프로세싱 회로(400)의 전류 소비 곡선(703)의 비교는 전류 감소가 표준 구현에 비교하여 전체 출력 전력 범위를 가로질러 성취되는 것을 명백히 나타낸다.
중첩의 영역(-40 내지 -20 dBm)에서, 아날로그 및 디지털 최적화의 모두가 유효하면, 전류 절약이 특히 크다. 이는 사용시에 안테나에서의 전송 전력의 평균이 dir -25 내지 -20 dBm의 전송 전력에 대응하는 약 0 dBm이기 때문에 중요하다.
디지털 신호 프로세싱부(401)의 비트폭을 변경하기 위해, 신호 프로세싱 회로(400)는 복수의 테이블 쌍을 포함하는 테이블(예를 들어, 소위 룩업 테이블-LUT)을 포함할 수 있고, 이득 워드(105)의 각각의 값 또는 이득 워드(105)의 적어도 특정 영역은 디지털 신호 프로세싱부(401)의 선택될 비트폭과 관련된다.
다른 실시예에 따르면, 신호 프로세싱 회로(400)의 디지털 신호 프로세싱부(401)는 소위 DFE(디지털 프론트 엔드)(407) 및 DAC(409)를 포함할 수 있다. DEF(407) 및 DAC(409)는 상이한 비트폭을 포함할 수 있어, 신호 프로세싱 회로(400)가 전체 디지털 신호 프로세싱부(401)에 대한 비트폭을 조정하지 않고, 디지털 신호 프로세싱부(401)의 개별 부품에 대해 각각의 경우에 그 자신의 비트폭을 조정하게 된다. 따라서, 신호 프로세싱 회로(400)는 예를 들어 이득 워드(105)에 의존하여 DFE(407)의 비트폭을 조정하기 위한 제 1 LUT(411) 및 이득 워드(105)에 의존하여 DAC(409)의 비트폭을 조정하기 위한 제 2 LUT(413)를 포함할 수 있다.
각각의 LUT(411, 413)는 디지털 신호 프로세싱부(401)의 관련 부품에 적응될 수 있다. 예를 들어, DFE(407)의 최대 비트폭은 -20 dBm보다 큰 전송 전력 Pout X가 존재할 때 설정되는 10 비트일 수 있고, 반면에 DAC(409)의 최대 비트폭은 -20 dBm보다 큰 전송 전력 Pout이 존재할 때 설정되는 12 비트일 수 있다.
달리 말하면, 신호 프로세싱 회로(400)는 변조된 아날로그 전송 신호(101)의 전송 전력의 복수의 값 또는 변조된 아날로그 전송 신호(101)의 전송 전력의 값의 범위를 갖는 테이블(411, 413)을 포함한다. 테이블(411, 413)에서, 변조된 아날로그 전송 신호(101)의 전송 전력의 각각의 값 또는 각각의 값의 범위는 그와 관련된 DFE(407) 및 DAC(409)의 비트폭을 갖고, 상기 비트폭은 설정되어야 한다. 신호 프로세싱 회로(400)는 테이블(411, 413)에 기초하여 그리고 변조된 아날로그 전송 신호(101)의 전송 전력에 의존하여 DFE(407) 및 DAC(409)의 비트폭을 설정하도록 구성된다. 다른 실시예에 따르면, 신호 프로세싱 회로(400)는 전체 디지털 신호 프로세싱부(401)를 위한 공통 테이블을 또한 포함할 수 있다.
테이블(411, 413) 내의 비트폭은 스펙트럼 마스크(SEM)에 부여된 요구가 변조된 아날로그 전송 신호(101)의 각각의 관련 전송 전력에 순응되도록 선택된다.
게다가, 아날로그 신호 프로세싱부(403)는 변조기(415) 및 드라이버(417)를 포함할 수 있다. 신호 프로세싱 회로(400)는 이득 워드(105)에 따라, 변조기(415)의 동작점(즉, 예를 들어 공급 전압 또는 바이어싱 회로)과 드라이버(417)의 동작점(즉, 예를 들어 공급 전압 또는 바이어싱 전류)의 모두를 설정할 수 있다.
다른 실시예에 따르면, 증폭기 회로(400)는 전력 조정기(419) 및 증폭 분배기(421)에 의해 개별 단계로[디지털 신호 프로세싱부(401)로 그리고 아날로그 신호 프로세싱부(403)로] 이득 워드(105)에 의해 사전 정의된 증폭을 분배하도록 구성될 수 있다. 달리 말하면, 이득 워드(105)는 데이터 스트림[디지털 Q/I 데이터, 디지털 전송 데이터 신호(103)]에 추가하여 신호 프로세싱 회로(400)(예를 들어, 송수신기의 부분으로서)에 전송된다. 상기 이득 워드(105)는 전송 전력을 결정한다. 칩에서, 개별 단계로의 이득 분배(증폭 분배)가 이에 따라 수행된다.
요약하면, 도 4는 전력 입력의 최적화를 갖는 디지털 및 아날로그부(벡터 변조기형)를 포함하는 전송 회로를 도시한다.
요약하면, 전송 경로(기저대역 필터, 변조기, 출력 드라이버)에서, 전력 입력은 회로 블록의 선형성 요구에 의해 주로 결정된다는 것이 판명되어 왔다. 이와 관련하여, 스펙트럼 마스크(SEM, 스펙트럼 방출 마스크)에 그리고 인접 채널 누설비(ACLR)에 부여된 요구가 부합된다. 따라서, 상이한 요구는 상위 및 하위 전송 전력 범위에 대해 회로 블록을 생성한다. 상위 범위에서, 레벨 의존성 선형성이 실현될 수 있어 회로 블록[아날로그 신호 프로세싱부(403)]은 ACLR에 순응하도록 요구되는 바와 같은 정도의 전류만을 소비하게 된다. 하위 전송 전력 범위에서, 요구는 감소되어 디지털 필터[디지털 신호 프로세싱부(401) 내의]의 비트폭이 감소될 수 있게 되고, 이는 여기서 전류를 또한 절약한다. 이 방식으로, 전류 절약이 전체 전송 전력 범위를 가로질러 성취될 수 있고, 하위 전송 전력 범위에서 이는 주로 변경되는 신호 프로세싱 회로(400)의 분해능이고, 반면에 상위 전송 전력 범위에서 이는 변경되는 아날로그 신호 프로세싱부(403)의 부품의 공급 전압 또는 바이어싱 전류이다.
다른 실시예에 따르면, 도 4에 도시된 개념은 또한 극성 변조기 아키텍처에 적용될 수 있다.
다른 실시예는 검출된 또는 사전 정의된 파라미터에 의존하여 변조된 아날로그 전송 신호를 제공할 때 분해능을 변경하는 단계를 포함하는 디지털 전송 신호에 기초하여 변조된 아날로그 전송 신호를 제공하는 방법을 제공한다. 이 방법은 예를 들어 신호 프로세싱 회로(100a, 100c, 200a, 400)에 의해 수행될 수 있다.
다른 실시예는 검출된 또는 사전 정의된 파라미터에 의존하여 디지털 수신 신호를 제공할 때 분해능을 변경하는 단계를 포함하는 변조된 아날로그 수신 신호에 기초하여 디지털 수신 데이터 신호를 제공하는 방법을 제공한다. 이 방법은 예를 들어 신호 프로세싱 회로(100b, 100c, 200b)에 의해 수행될 수 있다.
요약하면, 실시예는 변화하는 동작 조건 하에서 RF 송신기, RF 수신기, RF 송수신기 회로(무선 주파수 송신기, 무선 주파수 수신기, 무선 주파수 송수신기 회로) 내의 전력 입력을 최적화하기 위한 방법 및 디바이스를 제공한다.
실시예는 DPLL의 소모 전력의 최적화 및 LO 경로 내의 소모 전력의 최적화를 가능하게 한다.
게다가, 신호 프로세싱 회로의 디지털부 내의 분해능의 편차 및 신호 프로세싱 회로의 아날로그부의 동작점의 편차를 조합함으로써, 실시예는 전체 전송 전력 범위 및 수신 전력 범위를 가로질러 감소된 전력 입력을 가능하게 한다.
다른 실시예는 이에 기초하여 변조된 아날로그 전송 신호를 제공할 때 또는 디지털 수신 데이터 신호를 제공할 때의 분해능이 변경되는, 파라미터를 검출하기 위한 내부 모니터 구조체를 포함한다.
몇몇 양태가 디바이스와 관련하여 설명되어 있지만, 상기 양태는 또한 대응 방법의 설명을 표현하여, 디바이스의 블록 또는 부품이 또한 대응 방법 단계로서 또는 방법 단계의 특징으로서 이해되게 되는 것이 이해된다. 이와 유사하게, 방법 단계와 연계하여 또는 방법 단계로서 설명되어 있는 양태는 또한 대응 블록의 설명 또는 대응 디바이스의 상세 또는 특징을 표현한다. 방법 단계의 일부 또는 전체는 예를 들어 마이크로프로세서, 프로그램 가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 하드웨어 장치를 사용하면서) 수행될 수 있다. 몇몇 실시예에서, 가장 중요한 방법 단계의 일부 또는 다수는 이러한 장치에 의해 수행될 수 있다.
특정 구현 요구에 따라, 본 발명의 실시예는 하드웨어 또는 소프트웨어로 구현될 수 있다. 구현은 예를 들어 각각의 방법이 수행되도록 프로그램 가능 컴퓨터 시스템과 협동하거나 협동될 수 있는 그 위에 저장된 전자식 판독 가능 제어 신호를 갖는 플로피 디스크, DVD, 블루레이 디스크, CD, ROM, PROM, EPROM, EEPROM 또는 플래시 메모리, 하드 디스크 또는 임의의 다른 자기 또는 광학 메모리와 같은 디지털 저장 매체를 사용하면서 실행될 수 있다. 이는 디지털 저장 매체가 컴퓨터 판독 가능형일 수 있는 이유이다.
따라서, 본 발명에 따른 몇몇 실시예는 본 명세서에 설명된 임의의 방법이 수행되도록 프로그램 가능 컴퓨터 시스템과 협동하는 것이 가능한 전자식으로 판독 가능한 제어 신호를 포함하는 데이터 캐리어를 포함한다.
일반적으로, 본 발명의 실시예는 프로그램 코드를 갖는 컴퓨터 프로그램 제품으로서 구현될 수 있고, 프로그램 코드는 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때 임의의 방법을 수행하도록 실행된다.
프로그램 코드는 또한 예를 들어 기계 판독 가능 캐리어 상에 저장될 수 있다.
다른 실시예는 본 명세서에 설명된 임의의 방법을 수행하기 위한 컴퓨터 프로그램을 포함하고, 상기 컴퓨터 프로그램은 머신 판독 가능 캐리어 상에 저장되어 있다.
달리 말하면, 따라서, 본 발명의 방법의 실시예는 컴퓨터 프로그램이 컴퓨터 상에서 실행될 때 본 명세서에 설명된 임의의 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램이다.
따라서, 본 발명의 방법의 다른 실시예는 본 명세서에 설명된 임의의 방법을 수행하기 위한 컴퓨터 프로그램이 기록되어 있는 데이터 캐리어(또는 디지털 저장 매체 또는 컴퓨터 판독 가능 매체)이다.
따라서, 본 발명의 방법의 다른 실시예는 본 명세서에 설명된 임의의 방법을 수행하기 위한 컴퓨터 프로그램을 표현하는 데이터 스트림 또는 신호의 시퀀스이다. 데이터 스트림 또는 신호의 시퀀스는 예를 들어, 데이터 통신 링크를 경유하여, 예를 들어 인터넷을 경유하여 전송되도록 구성될 수 있다.
다른 실시예는 본 명세서에 설명된 임의의 방법을 수행하도록 구성되거나 적용된 프로세싱 수단, 예를 들어 컴퓨터 또는 프로그램 가능 논리 디바이스를 포함한다.
다른 실시예는 본 명세서에 설명된 임의의 방법을 수행하기 위한 컴퓨터 프로그램이 설치되는 컴퓨터를 포함한다.
본 발명에 따른 다른 실시예는 본 명세서에 설명된 방법들 중 적어도 하나를 수행하기 위한 컴퓨터 프로그램을 수신기에 전송하도록 구성된 디바이스 또는 시스템을 포함한다. 상기 전송은 예를 들어 전자식으로 또는 광학식으로 실행될 수 있다. 수신기는 예를 들어 컴퓨터, 모바일 유닛, 저장 디바이스 또는 유사한 디바이스일 수 있다. 디바이스 또는 시스템은 예를 들어 컴퓨터 프로그램을 수신기에 전송하기 위한 파일 서버를 포함할 수 있다.
몇몇 실시예에서, 프로그램 가능 논리 디바이스(예를 들어, 필드 프로그램 가능 게이트 어레이, FPGA)가 본 명세서에 설명된 방법의 일부 또는 전체 기능성을 수행하기 위해 사용될 수 있다. 몇몇 실시예에서, 필드 프로그램 가능 게이트 어레이는 본 명세서에 설명된 임의의 방법을 수행하기 위해 마이크로프로세서와 협동할 수 있다. 일반적으로, 몇몇 실시예에서, 방법은 임의의 하드웨어 디바이스에 의해 수행된다. 이 임의의 하드웨어 디바이스는 예를 들어 컴퓨터 프로세서(CPU)와 같은 범용 이용 가능한 하드웨어 또는 ASIC과 같은 방법에 특정한 하드웨어일 수 있다.
전술된 실시예는 단지 본 발명의 원리의 예시만을 나타낸다. 본 명세서에 설명된 배열 및 상세의 수정 및 변형이 당 기술 분야의 숙련자들에게 즉시 명백할 수 있을 것이라는 것이 이해된다. 이는 본 발명이 실시예의 설명 및 예시에 의해 본 명세서에 제시되어 있는 특정 상세에 의해서보다는 이하의 청구범위의 범주에 의해서만 한정되도록 의도되는 이유이다.
100a: 신호 프로세싱 회로 101: 아날로그 전송 신호
103: 디지털 전송 데이터 신호 105: 파라미터
111: 수신 회로 113: 디지털 수신 데이터 신호
200a: 신호 프로세싱 회로 201: 디지털 위상 고정 루프(DPLL)
203: 발진기 205: 발진기 신호
207: 분할 장치 209: 시간-디지털 컨버터(TDC)
211: 필터 213: 내삽기
215: 노이즈 성형기 218: 신호 프로세싱부
400: 신호 프로세싱 회로 401: 디지털 신호 프로세싱부
403: 아날로그 신호 프로세싱부 405: 아날로그 전송 데이터 신호
411, 413: 테이블 501: 요구 곡선
505: 실제 곡선 509: 실제 곡선
601: 요구 곡선 605: 실제 곡선

Claims (26)

  1. 디지털 전송 데이터 신호(103)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하기 위한 신호 프로세싱 회로(100a, 100c, 200a, 400)에 있어서,
    상기 신호 프로세싱 회로(100a, 100c, 200a, 400)는 상기 변조된 아날로그 전송 신호(101)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능(resolution)을 변경하도록 구성되는
    신호 프로세싱 회로.
  2. 제 1 항에 있어서,
    변조된 아날로그 수신 신호(111)에 기초하여 디지털 수신 데이터 신호(113)를 제공하고 상기 디지털 수신 데이터 신호(113)를 제공할 때 상기 검출된 또는 사전 정의된 파라미터(105) 또는 다른 검출된 또는 사전 정의된 파라미터(105')에 의존하여 분해능을 변경하도록 더 구성되는
    신호 프로세싱 회로.
  3. 변조된 아날로그 수신 신호(111)에 기초하여 디지털 수신 데이터 신호(113)를 제공하기 위한 신호 프로세싱 회로(100b, 200b)에 있어서,
    상기 신호 프로세싱 회로(100b, 200b)는 상기 디지털 수신 데이터 신호(113)를 제공할 때 검출된 또는 사전 정의된 파라미터(105)에 의존하여 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  4. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101) 또는 상기 디지털 수신 데이터 신호(113)를 제공할 때 디지털 분해능 또는 시간 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  5. 제 1 항에 있어서,
    아날로그-디지털 변환기 또는 디지털-아날로그 변환기를 포함하고, 상기 검출된 또는 사전 정의된 파라미터(105) 또는 상기 다른 검출된 또는 사전 정의된 파라미터(105')에 의존하여 상기 아날로그-디지털 변환기 또는 상기 디지털-아날로그 변환기의 차수, 비트폭 또는 클럭율을 변경하도록 구성되는
    신호 프로세싱 회로.

  6. 제 1 항에 있어서,
    발진기 신호(205)를 제공하기 위한 발진기(203)를 갖는 디지털 위상 고정 루프(201)를 포함하고,
    상기 신호 프로세싱 회로(200a, 200b)는 상기 발진기 신호(205)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하고 또는 상기 발진기 신호(205)에 기초하여 디지털 수신 데이터 신호(113)를 제공하도록 구성되고,
    상기 검출된 또는 사전 정의된 파라미터(105)에 의존하여 또는 상기 다른 검출된 또는 사전 정의된 파라미터(105')에 의존하여 디지털 위상 고정 루프(201)의 차수, 비트폭 또는 클럭율을 변경하도록 구성되는
    신호 프로세싱 회로.
  7. 제 6 항에 있어서,
    상기 디지털 고정 위상 루프(201)는 노이즈 성형기(215)를 포함하고,
    상기 신호 프로세싱 회로(400)는 상기 검출된 또는 사전 정의된 파라미터(105)에 의존하여 또는 상기 다른 검출된 또는 사전 정의된 파라미터(105')에 의존하여 상기 노이즈 성형기를 활성화하거나 비활성화하도록 구성되는
    신호 프로세싱 회로.
  8. 제 6 항에 있어서,
    상기 검출된 또는 사전 정의된 파라미터(105)에 의존하여 또는 상기 다른 검출된 또는 사전 정의된 파라미터(105')에 의존하여 상기 발진기(203)의 공급 전압 또는 바이어싱 전류를 변경하도록 더 구성되는
    신호 프로세싱 회로.
  9. 제 1 항에 있어서,
    상기 신호 프로세싱 회로(200a, 200b)는 상기 변조된 아날로그 전송 신호(101) 또는 상기 변조된 아날로그 수신 신호(111)를 위한 전송 채널의 특성을 검출하고, 상기 변조된 아날로그 전송 신호(101)를 제공할 때 또는 상기 디지털 수신 데이터 신호(113)를 제공할 때 상기 전송 채널의 검출된 특성에 의존하여 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  10. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)의 전송 이득 또는 전송 전력을 검출하거나 또는 상기 변조된 아날로그 수신 신호(111)의 입력 증폭 또는 입력 전력을 검출하도록 구성되고,
    상기 변조된 아날로그 전송 신호(101)를 제공할 때 상기 변조된 아날로그 전송 신호(101)의 검출된 전송 이득 또는 전송 전력에 의존하여 분해능을 변경하고, 또는
    상기 디지털 수신 데이터 신호(113)를 제공할 때 상기 변조된 아날로그 수신 신호(111)의 검출된 입력 증폭 또는 입력 전력에 의존하여 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  11. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)를 제공할 때 또는 상기 디지털 수신 데이터 신호(113)를 제공할 때 상기 변조된 아날로그 전송 신호(101) 또는 상기 변조된 아날로그 수신 신호(111)가 대응하는 신호 표준에 의존하여 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  12. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)를 제공할 때 또는 상기 디지털 수신 데이터 신호(113)를 제공할 때 상기 변조된 아날로그 전송 신호(101)의 데이터 레이트 또는 상기 변조된 아날로그 수신 신호(111)의 데이터 레이트에 의존하여 분해능을 변경하도록 구성되는
    신호 프로세싱 회로.
  13. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)를 제공할 때 또는 상기 디지털 수신 데이터 신호(113)를 제공할 때 검출된 온도에 의존하여 분해능을 변경하기 위해 온도를 검출하도록 구성되는
    신호 프로세싱 회로.
  14. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)의 전송 출력의 감소가 존재할 때 상기 변조된 아날로그 전송 신호(101)의 사전 정의된 하위 전송 전력 범위에서 적어도 상기 하위 전송 전력 범위에서 상기 신호 프로세싱 회로(400)의 스펙트럼 마스크(SEM)의 실제 곡선(605)이 스펙트럼 마스크에 대한 요구 곡선(601) 아래에 있게 되도록, 상기 신호 프로세싱 회로(400)의 디지털 신호 프로세싱부의 비트폭을 감소시키도록 구성되는
    신호 프로세싱 회로.
  15. 제 14 항에 있어서,
    상기 스펙트럼 마스크의 실제 곡선(605)이 상기 스펙트럼 마스크를 위한 요구 곡선(601)에 근사할 때 전송 전력의 증가의 경우에 상기 디지털 신호 프로세싱부(401)의 비트폭을 증가시키도록 구성되는
    신호 프로세싱 회로.
  16. 제 14 항에 있어서,
    상기 하위 전송 전력 범위에서, 상기 스펙트럼 마스크의 실제 곡선(605)과 상기 스펙트럼 마스크를 위한 요구 곡선(601) 사이의 차이가 최소화되도록 상기 디지털 신호 프로세싱부(401)의 비트폭을 변경하도록 구성되는
    신호 프로세싱 회로.
  17. 제 14 항에 있어서,
    상기 신호 프로세싱 회로(400)가 상기 디지털 신호 프로세싱부(401)의 비트폭을 변경하는 하위 전송 전력 범위의 하한은 요구된 최소 전송 전력에 의해 결정되고, 하위 전송 전력 범위의 상한은 수평 범위로의 스펙트럼 마스크를 위한 요구 곡선(601)의 전이로부터 발생하는
    신호 프로세싱 회로.
  18. 제 14 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)의 전송 전력의 복수의 값 또는 상기 변조된 아날로그 전송 신호(101)의 전송 전력의 값의 범위를 갖는 적어도 하나의 테이블(411, 413)을 추가로 포함하고,
    상기 테이블(411, 413) 내에서, 상기 변조된 전송 신호(101)의 전송 전력의 값 또는 값의 범위는 상기 디지털 신호 프로세싱부(401)의 설정될 비트폭과 관련되고,
    상기 프로세싱 회로(400)는 상기 적어도 하나의 테이블(411, 413)에 기초하여 그리고 상기 변조된 아날로그 전송 신호(101)의 전송 전력에 의존하여 상기 디지털 신호 프로세싱부(401)의 비트폭을 설정하도록 구성되는
    신호 프로세싱 회로.
  19. 제 1 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)를 제공할 때 또는 상기 변조된 디지털 수신 데이터 신호(113)를 제공할 때, 상기 검출된 또는 사전 정의된 파라미터(105)에 기초하여 또는 상기 다른 검출된 또는 사전 정의된 파라미터(105)에 기초하여 상기 신호 프로세싱 회로(200a, 200b, 400)의 아날로그 신호 프로세싱부(223, 232, 403)의 공급 전압 또는 바이어싱 전류를 변경하도록 더 구성되는
    신호 프로세싱 회로.
  20. 제 18 항에 있어서,
    상기 변조된 아날로그 전송 신호(101)의 사전 정의된 상위 전송 전력 범위에서 상기 변조된 아날로그 전송 신호(101)의 전송 전력이 증가할 때 상기 신호 프로세싱 회로(400)의 인접 채널 누설비의 실제 곡선(505)이 적어도 상위 전송 전력 범위에서, 상기 인접 채널 누설비에 대한 요구 곡선(501) 아래에 있을 수 있도록, 상기 아날로그 신호 프로세싱부(403)의 공급 전압 또는 바이어싱 전류를 감소시키도록 구성되는
    신호 프로세싱 회로.
  21. 제 18 항에 있어서,
    상기 신호 프로세싱 회로(400)의 인접 채널 누설비의 실제 곡선(505)과 인접 채널 누설비를 위한 요구 곡선(501) 사이의 차이가 상위 전송 전력 범위에서 최소화되도록 상기 아날로그 신호 프로세싱부(403)의 공급 전압 또는 바이어싱 전류를 변경하도록 구성되는
    신호 프로세싱 회로.
  22. 제 18 항에 있어서,
    상기 상위 전송 전력 범위의 하한은 -40 dBm인
    신호 프로세싱 회로.
  23. 디지털 전송 데이터 신호(103)에 기초하여 변조된 아날로그 전송 신호(101)를 제공하기 위한 신호 프로세싱 회로(400)에 있어서,
    상기 신호 프로세싱 회로(400)는 디지털 신호 프로세싱부(401), 아날로그 신호 프로세싱부(403) 및 상기 변조된 아날로그 전송 신호(101)의 전송 전력의 복수의 값 또는 상기 변조된 아날로그 전송 신호(101)의 전송 전력의 값의 범위를 갖는 적어도 하나의 테이블(411, 413)을 포함하고,
    상기 테이블(411, 413) 내에서, 상기 변조된 전송 신호(101)의 전송 전력의 값 또는 값의 범위는 상기 디지털 신호 프로세싱부(401)의 설정될 비트폭과 관련되고,
    상기 프로세싱 회로(400)는 상기 적어도 하나의 테이블(411, 413)에 기초하여 그리고 상기 변조된 아날로그 전송 신호(101)의 전송 전력에 의존하여 상기 디지털 신호 프로세싱부(401)의 비트폭을 설정하도록 구성되고, 상기 변조된 아날로그 전송 신호(101)의 전송 출력의 감소가 존재할 때 상기 변조된 아날로그 전송 신호(101)의 사전 정의된 하위 전송 전력 범위에서 상기 신호 프로세싱 회로(400)의 스펙트럼 마스크(SEM)의 실제 곡선(605)이 적어도 상기 하위 전송 전력 범위에서 스펙트럼 마스크에 대한 요구 곡선(601) 아래에 있도록, 상기 디지털 신호 프로세싱부(401)의 비트폭을 감소시키도록 구성되고, 상기 스펙트럼 마스크의 실제 곡선(605)이 스펙트럼 마스크를 위한 요구 곡선(601)에 근사할 때 상기 변조된 아날로그 전송 신호(101)의 전송 전력의 증가의 경우에 상기 디지털 신호 프로세싱부(401)의 비트폭을 증가시키도록 구성되고,
    상기 신호 프로세싱 회로(400)는 또한 상기 변조된 아날로그 전송 신호(101)의 전송 전력이 증가할 때 상기 변조된 아날로그 전송 신호(101)의 사전 정의된 상위 전송 전력 범위에서 상기 신호 프로세싱 회로(400)의 인접 채널 누설비의 실제 곡선(505)이 적어도 상기 상위 전송 전력 범위에서, 상기 인접 채널 누설비에 대한 요구 곡선(501) 아래에 있도록, 상기 아날로그 신호 프로세싱부(403)의 공급 전압 또는 바이어싱 전류를 감소시키도록 구성되는
    신호 프로세싱 회로.
  24. 디지털 전송 데이터 신호에 기초하여 변조된 아날로그 전송 신호를 제공하는 방법에 있어서,
    상기 변조된 아날로그 전송 신호를 제공할 때 검출된 또는 사전 정의된 파라미터에 의존하여 분해능을 변경하는 단계를 포함하는
    변조된 아날로그 전송 신호를 제공하는 방법.
  25. 변조된 아날로그 수신 신호에 기초하여 디지털 수신 데이터 신호를 제공하는 방법에 있어서,
    상기 디지털 수신 데이터 신호를 제공할 때 검출된 또는 사전 정의된 파라미터에 의존하여 분해능을 변경하는 단계를 포함하는
    디지털 수신 데이터 신호를 제공하는 방법.
  26. 프로그램이 컴퓨터 상에서 실행될 때, 제 24 항 또는 제 25 항에 따른 방법을 수행하기 위한 프로그램 코드를 구비한 컴퓨터 프로그램을 포함하는
    컴퓨터 판독가능 저장매체.
KR1020120019846A 2011-02-25 2012-02-27 신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램 KR101345503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011004752.2 2011-02-25
DE102011004752.2A DE102011004752B4 (de) 2011-02-25 2011-02-25 Signalverarbeitungsschaltung und Verfahren

Publications (2)

Publication Number Publication Date
KR20120098515A true KR20120098515A (ko) 2012-09-05
KR101345503B1 KR101345503B1 (ko) 2013-12-27

Family

ID=46635044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120019846A KR101345503B1 (ko) 2011-02-25 2012-02-27 신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램

Country Status (4)

Country Link
US (2) US8767868B2 (ko)
KR (1) KR101345503B1 (ko)
CN (1) CN102710269B (ko)
DE (1) DE102011004752B4 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004752B4 (de) * 2011-02-25 2021-10-28 Apple Inc. Signalverarbeitungsschaltung und Verfahren
US9661640B2 (en) * 2012-06-13 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Technique for processing spectral emission information in a communication device with multiple radio interfaces
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
US9847676B2 (en) 2013-09-27 2017-12-19 Intel IP Corporation Power saving technique for digital to time converters
US10122477B2 (en) * 2016-09-26 2018-11-06 Intel IP Corporation Transmitter performance calibration systems and methods
CN108226619A (zh) * 2016-12-22 2018-06-29 航天信息股份有限公司 一种电流型传感器信号调理电路
DE102018220204A1 (de) * 2018-11-23 2020-05-28 Diehl Metering Gmbh Verschleierung von umwelteinflüssen auf den sendeparametern
US10651869B1 (en) * 2019-03-26 2020-05-12 Intel IP Corporation Signed-RFDAC architectures enabling wideband and efficient 5G transmitters
WO2022146474A1 (en) * 2021-01-04 2022-07-07 Zeku, Inc. Apparatus and method of configurable reduction to signal resolution

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231398A (en) 1992-04-24 1993-07-27 Panasonic Technologies, Inc. Method and apparatus for self-tracking multiple analog to digital conversion
US5375146A (en) 1993-05-06 1994-12-20 Comsat Corporation Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
EP0800282B1 (en) 1996-04-02 2005-06-29 Nec Corporation Wireless communication equipment for remote station
US5909188A (en) 1997-02-24 1999-06-01 Rosemont Inc. Process control transmitter with adaptive analog-to-digital converter
EP0961412B1 (en) * 1998-05-29 2004-10-06 Motorola Semiconducteurs S.A. Frequency synthesiser
EP1178601B1 (en) 2000-08-04 2005-02-16 Freescale Semiconductor, Inc. Frequency modulation using a digital filter for baseband waveshaping
US6441660B1 (en) 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
EP1366574B1 (de) 2001-03-08 2005-05-11 Infineon Technologies AG Anordnung zur zeitsteuerung für mobile kommunikationssysteme
DE10112481A1 (de) 2001-03-15 2002-09-26 Infineon Technologies Ag Anordnung zur Zeitsteuerung für mobile Kommunikationssysteme
KR100622646B1 (ko) 2004-05-12 2006-09-14 전자부품연구원 2.3 - 2.4 ＧＨｚ　무선 통신을 위한 다중표준 송수신기구조
DE102005004105B4 (de) 2005-01-28 2013-05-08 Intel Mobile Communications GmbH Signalverarbeitungseinrichtung und Verfahren zum Betreiben einer Signalverarbeitungseinrichtung
CN101729066A (zh) 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 ∑-δ调制电路、方法及相应的锁相环路
DE102011004752B4 (de) * 2011-02-25 2021-10-28 Apple Inc. Signalverarbeitungsschaltung und Verfahren

Also Published As

Publication number Publication date
KR101345503B1 (ko) 2013-12-27
US8767868B2 (en) 2014-07-01
CN102710269A (zh) 2012-10-03
DE102011004752A1 (de) 2012-08-30
DE102011004752B4 (de) 2021-10-28
CN102710269B (zh) 2017-09-22
US20140247905A1 (en) 2014-09-04
US8934574B2 (en) 2015-01-13
US20120219088A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
KR101345503B1 (ko) 신호 프로세싱 회로, 변조된 아날로그 전송 신호를 제공하는 방법, 디지털 수신 데이터 신호를 제공하는 방법 및 컴퓨터 프로그램
JP6247787B1 (ja) 雑音調整を有するｅｔシステム
US8081935B2 (en) Multiple-mode modulator to process baseband signals
JP5769771B2 (ja) 電力増幅器によって信号を増幅するための方法、電力増幅器システム、デバイス、コンピュータ・プログラム製品、およびそのデジタル記憶媒体
US20090227214A1 (en) Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
US7183844B2 (en) Multi-state load switched power amplifier for polar modulation transmitter
US20140341318A1 (en) Average power tracking in a transmitter
US7904045B2 (en) Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier
JP2005012750A (ja) 拡張された範囲のディジタル・アナログ変換
US8055215B2 (en) Transmission circuit and communication device
US20100272222A1 (en) Pll modulation circuit, radio transmission device, and radio communication device
US9450798B2 (en) Transmitter circuit, communication unit and method for amplifying a complex quadrature signal
KR100777460B1 (ko) 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
US7474708B1 (en) Multimode transmitter architecture
US9800141B2 (en) Hysteretic current control with event dithering
CN101090279A (zh) 无线收发器及其调制路径滞后校准方法
JPWO2006068237A1 (ja) 位相変調装置、通信機器、移動体無線機、及び位相変調方法
US20100136935A1 (en) Method and system for wcdma power amplifier closed loop power control
JP2009194575A (ja) 送信装置
US8559553B2 (en) Transmitter apparatus
US9077573B2 (en) Very compact/linear software defined transmitter with digital modulator
US8355461B2 (en) Method and device for the noise shaping of a transmission signal
JPWO2007055291A1 (ja) 位相変調装置および無線通信装置
US9853654B2 (en) Error-feedback digital-to-analog converter (DAC)
US20230396219A1 (en) Signal amplification circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 7