KR20120096905A - 제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법 - Google Patents

제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법 Download PDF

Info

Publication number
KR20120096905A
KR20120096905A KR1020120018038A KR20120018038A KR20120096905A KR 20120096905 A KR20120096905 A KR 20120096905A KR 1020120018038 A KR1020120018038 A KR 1020120018038A KR 20120018038 A KR20120018038 A KR 20120018038A KR 20120096905 A KR20120096905 A KR 20120096905A
Authority
KR
South Korea
Prior art keywords
power
power supply
voltage
circuit
control
Prior art date
Application number
KR1020120018038A
Other languages
English (en)
Inventor
게이지 스즈끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120096905A publication Critical patent/KR20120096905A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 일 실시형태에 따르면, 처리실 내에서의 기판이 배치되는 전극과, 제1 전원 회로와, 상기 처리실 내의 플라즈마 발생부와, 제2 전원 회로를 포함하는 플라즈마 처리 장치를 제어하도록 구성되는 제어 장치로서, 상기 제1 전원 회로로부터 출력되는 파라미터를 검지하도록 구성되는 검지부와, 상기 파라미터들이 목표값들에 상응하도록, 상기 제1 전원 회로 및 상기 제2 전원 회로로부터 공급되는 상기 제1 전력 및 상기 제2 전력을 제어하도록 구성되는 제어부를 포함하는 제어 장치가 제공된다.

Description

제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법{CONTROL APPARATUS, PLASMA PROCESSING APPARATUS, METHOD FOR CONTROLLING CONTROL APPARATUS}
관련 출원에 대한 상호 참조
본 출원은 일본특허출원 제2011-037591호(2011년 2월 23일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 원용된다.
본 명세서에 기재된 예시로서의 실시형태는 일반적으로 제어 장치, 플라즈마 처리 장치 및 제어 장치의 제어 방법에 관한 것이다.
최근, 반도체 장치의 미세화가 진행하는 것에 수반하여, 반도체 장치의 가공 기술에 있어서의 가공 정밀도의 향상이 요구되고 있다.
특히, RIE(Reactive Ion Etching) 장치 등의 플라즈마 처리 장치를 이용한 에칭 기술에서는, 동일 모델에서 동일 가공 조건 하이더라도 서로 다른 플라즈마 처리 장치간에 있어서의 가공 치수나 에칭량의 변동이, 요구되는 가공 정밀도에 대하여 무시할 수 없는 레벨이 되는 경향이 있다.
처리 장치간에 있어서의 가공 치수나 에칭량의 변동을 발생시키는 요인들 중 하나는, 웨이퍼에 입사하는 이온의 에너지 및 플럭스의 변동을 들 수 있다. 일반적으로, 각각의 플라즈마 처리 장치에서는, 피처리 기판이 놓여지는 전극 및 플라즈마 발생용의 전극에 접속된 전원의 출력을 각각의 전극마다 설정하여, 처리 스텝을 실시한다.
이 처리 스텝에서, 이들 장치간 조립 상태에서의 차이 등으로 인해, 각각의 전원으로부터 대응하는 전극까지의 파워 전송 효율이 장치마다 상이한 경우가 있다.
또한, 전송 효율이 동일한 전극을 통해 같은 전력이 상기 장치들의 각 챔버에 공급되어도, 챔버 내부의 조건이 서로 다름으로 인해, 챔버마다 플라즈마 밀도가 변동한다. 따라서, 이온 에너지 및 플럭스의 변동이 장치들에서 발생한다.
이에 따라, 플라즈마 처리 장치들 사이에 있어서 이온 에너지 및 플럭스의 장치간 차이를 저감하는 기술의 개발이 기대되고 있었다.
일본특허공개 제2001?524251호 공보
본 발명이 해결하고자 하는 과제는, 이온 에너지 및 플럭스의 장치간 차이를 저감하는 것이 가능한 제어 장치, 플라즈마 처리 장치 및 제어 장치의 제어 방법을 제공하는 것이다.
일 실시형태에 따르면, 처리실 내에서의 피처리 기판이 배치되는 전극과, 상기 전극에 제1 전력을 공급하도록 구성되는 제1 전원 회로와, 상기 처리실 내의 상기 전극으로부터 이격된 공간에 플라즈마를 발생시키도록 구성되는 플라즈마 발생부와, 상기 플라즈마 발생부에 제2 전력을 공급하도록 구성되는 제2 전원 회로를 포함하는 플라즈마 처리 장치를 제어하도록 구성되는 제어 장치로서, 상기 제1 전원 회로로부터 출력되는 파라미터를 검지하도록 구성되는 검지부와, 상기 검지부에 의해 검지된 각각의 파라미터가 각각의 목표값에 상응하도록, 상기 제1 전원 회로 및 상기 제2 전원 회로로부터 공급되는 상기 제1 전력 및 상기 제2 전력을 각각 제어하도록 구성되는 제어부를 포함하는 제어 장치가 제공된다.
도 1은 제1 실시형태에 따른 플라즈마 처리 장치의 구성을 나타내는 개략도.
도 2는 제1 실시형태에 따른 플라즈마 처리 장치의 다른 구성을 나타내는 개략도.
도 3은 제1 실시형태에 따른 제어 장치의 동작을 나타내는 플로우차트.
도 4는 제1 실시형태에 따른 제어 장치의 다른 동작을 나타내는 플로우차트.
도 5는 제2 실시형태에 따른 플라즈마 처리 장치의 구성을 나타내는 개략도.
도 6은 제2 실시형태에 따른 플라즈마 처리 장치의 다른 구성을 나타내는 개략도.
도 7은 제2 실시형태에 따른 제어 장치의 동작을 나타내는 플로우차트.
도 8은 제2 실시형태에 따른 제어 장치의 다른 동작을 나타내는 플로우차트.
이하, 실시형태를 도면을 참조해서 상세하게 설명한다.
(제1 실시형태)
도 1은, 제1 실시형태에 따른 플라즈마 처리 장치(1)의 구성을 나타내는 도면이다.
플라즈마 처리 장치(1)는, 처리실(50), 전극(10), 제1 전원 회로(20), 플라즈마 발생부(30), 제2 전원 회로(40) 및 제어 장치(60)를 포함한다.
처리실(50)은, 그 내부에서 플라즈마 PL이 발생되는 실이며, 처리 챔버(2)에 의해 둘러싸여 있다. 처리 챔버(2)는, 공급원(도시 생략)으로부터 처리실(50)에 처리 가스가 공급될 수 있도록 구성된다. 또한, 처리 챔버(2)는 처리실(50)로부터 배기 장치(도시 생략)로 처리 완료된 처리 가스가 배기될 수 있도록 구성되어 있다.
전극(10)은, 절연재(도시 생략)를 개재하여 처리 챔버(2)로부터 절연되도록, 처리실(50) 내의 저면측에 배치되어 있다. 전극(10)에는, 예를 들면 반도체 기판인 피처리 기판(WF)이 적재된다. 전극(10)은, 예를 들면 금속으로 형성되어 있다.
전원 회로(20)는, 고주파 전력을 발생시켜서, 전극(10)에 고주파 전력을 공급한다. 이 고주파 전력은, 처리실(50) 내에 플라즈마 PL가 발생되었을 때에 처리 가스에서 래디컬과 함께 생성된 예를 들면 F+, CF3+ 등의 이온을, 피처리 기판(WF)이 적재된 전극(10)측으로 가속시키기 위한 전력이다. 고주파 전력의 주파수는, 예를 들면, 13.56MHz이다.
전원 회로(20)는 고주파 전원(22) 및 매칭 회로(21)를 포함한다.
고주파 전원(22)은 고주파 전력 Pb을 발생시킨다.
매칭 회로(21)는, 예를 들면, 가변 커패시터 및 가변 코일을 포함하고 있다. 매칭 회로(21)는, 고주파 전원(22)측 및 전극(10)측에 대한 매칭 회로(21)의 임피던스가 서로 균등해질 수 있도록, 가변 커패시터 및 가변 코일을 이용해서 임피던스의 매칭(impedance matching)을 행한다.
플라즈마 발생부(30)는, 처리실(50) 내에 있어서의 전극(10)으로부터 이격된 공간(51)에 플라즈마 PL을 발생시킨다. 구체적으로는, 플라즈마 발생부(30)는 안테나 코일(31) 및 유전체벽(32)을 포함한다. 안테나 코일(31)은, 전원 회로(40)로부터 공급된 고주파 전력을 이용해서 전자파(고주파 자계)를 발생시킨다. 안테나 코일(31)에 의해 발생된 전자파는, 유전체벽(32)을 투과해서 처리실(50) 내의 공간(51)으로 도입된다. 처리실(50) 내의 공간(51)에서는, 처리 가스의 방전이 일어나 플라즈마 PL가 생성되고, 처리 가스에서 래디컬과 함께 예를 들면 F+ 또는 CF3+ 이온이 생성된다. 또한, 유전체벽(32)은, 상기 처리 챔버(2)의 상벽부로서의 역할도 한다.
전원 회로(40)는, 고주파 전력을 발생시켜서, 플라즈마 발생부(30)에 고주파 전력을 공급한다. 이 고주파 전력은, 플라즈마 발생부(30)가 처리실(50) 내에 플라즈마 PL을 발생시키도록 하기 위한 전력이다. 고주파 전력의 주파수는, 예를 들면, 13.56MHz이다.
전원 회로(40)는 매칭 회로(41) 및 고주파 전원(42)을 포함한다.
고주파 전원(42)은, 고주파 전력 Pi를 발생시켜서 안테나 코일(31)에 고주파 전력 Pi를 공급한다.
매칭 회로(41)는, 예를 들면, 가변 커패시터 및 가변 코일을 포함하고 있다. 매칭 회로(41)는, 고주파 전원(42)측 및 안테나 코일(31)측에 대한 매칭 회로(41)의 임피던스가 서로 균등하게 되도록, 가변 커패시터 및 가변 코일을 이용해서 임피던스 매칭을 행한다.
제어 장치(60)는 플라즈마 처리 장치(1)를 제어한다. 구체적으로는, 제어 장치(60)는 입력부(65), 검지부의 기능을 하는 프로브(63), 및 제어부의 기능을 하는 제어 회로(64)를 포함한다.
제어 장치(60)에 있어서의 입력부(65)는, 설정 전압 Vbset 및 설정 전류 Ibset를 유저로부터, 혹은 통신 회선을 통하여 호스트 컴퓨터 또는 다른 플라즈마 처리 장치로부터 수신한다. 설정 전압 Vbset 및 설정 전류 Ibset의 값은, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정되어 있다. 입력부(65)는, 설정 전압 Vbset 및 설정 전류 Ibset의 값을 제어 회로(64)에 공급한다.
제어 장치(60)에 있어서의 프로브(63)는, 전극(10)과 전원 회로(20)와의 사이에 위치된 노드 N1에 있어서의 전압 Vb 및 전류 Ib를 검지한다. 프로브(63)는, 이와 같이 하여 검지된 전압 Vb 및 전류 Ib의 값을 제어 회로(64)에 공급한다.
제어 장치(60)에 있어서의 제어 회로(64)는, 설정 전압 Vbset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 전압 Vb의 값을 받으면, 전압 Vb를 설정 전압 Vbset과 비교한다. 또한, 제어 회로(64)는 프로브(63)에 의해 검지되는 전압 Vb가 설정 전압 Vbset과 균등하게 될 수 있도록, 전원 회로(20)에 의해 공급되는 전력을 제어한다. 구체적으로는, 제어 회로(64)는, 검지된 전압 Vb가 설정 전압 Vbset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 제어 회로(64)는, 검지된 전압 Vb가 설정 전압 Vbset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다.
또한, 제어 장치(60)에 있어서의 제어 회로(64)는, 설정 전류 Ibset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 전류 Ib의 값을 받으면, 전류 Ib를 설정 전류 Ibset와 비교한다. 또한, 제어 회로(64)는, 프로브(63)에 의해 검지되는 전류 Ib가 설정 전류 Ibset와 균등하게 될 수 있도록, 전원 회로(40)로부터 공급되는 전력을 제어한다. 구체적으로는, 제어 회로(64)는, 검지된 전류 Ib가 설정 전류 Ibset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 제어 회로(64)는, 검지된 전류 Ib가 설정 전류 Ibset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
또한, 제1 실시형태에서는, 플라즈마 처리 장치(1)가 ICP(Inductive Coupling Plasma)형 RIE 장치인 경우에 대해 예시적으로 설명하고 있다. 그러나, 플라즈마 처리 장치는 ICP형 RIE 장치에 한정되지 않는다. 예를 들면, 플라즈마 처리 장치는 ECR(Electron cyclotron Resonance)형 RIE 장치이어도 되고, 듀얼-주파수 평행 평판형(용량 결합형) RIE 장치이어도 된다. 플라즈마 처리 장치(1)가 듀얼-주파수 평행 평판형(용량 결합형) RIE 장치일 경우, 도 2에 도시한 바와 같이, 플라즈마 발생부(30)는, 안테나 코일(31) 및 유전체벽(32) 대신에, 처리실(50) 내에서 전극(10)과 면하도록 배치되는 전극(33)을 포함한다. 도 2는, 제1 실시형태에 따른 플라즈마 처리 장치(1)의 다른 구성을 나타내는 도면이다. 도 2에 도시한 바와 같이, 고주파 전원(22)으로부터 매칭 회로(21) 및 프로브(63)를 통하여, 예를 들면, 반도체 기판인 피처리 기판(WF)이 탑재되는 전극(10)에 고주파 전력이 공급된다. 또한, 고주파 전원(42)으로부터, 매칭 회로(41)를 통하여, 플라즈마 생성용의 전극(33)에 전력이 공급된다. 전원 회로(20) 및 전원 회로(40)에 있어서의 고주파 전력의 주파수는, 예를 들면 각각 2MHz 및 60MHz이다.
다음으로, 제어 장치(60)의 동작에 대해 도 3을 참조하여 설명한다. 도 3은, 제어 장치(60)의 동작을 나타내는 플로우차트이다.
스텝 S1에서는, 처리실(50) 내의 전극(10)에, 예를 들면, 반도체 기판인 피처리 기판 (WF)을 적재한다. 그리고, 전원 회로(20)는, 고주파 전력을 발생시켜서 전극(10)에 고주파 전력을 공급한다. 또한, 전원 회로(40)는, 고주파 전력을 발생시켜서 플라즈마 발생부(30)에 고주파 전력을 공급한다. 플라즈마 발생부(30)는, 처리실(50) 내에 있어서의 전극(10)으로부터 이격된 공간(51)에 플라즈마 PL을 발생시킨다. 구체적으로는, 고주파 전원(42)은, 고주파 전력을 발생시켜서 안테나 코일(31)에 공급한다. 안테나 코일(31)은, 공급된 고주파 전력을 이용해서 전자파(고주파 자계)를 발생시킨다. 안테나 코일(31)에 의해 발생된 전자파는, 유전체벽(32)을 투과해서 처리실(50) 내의 공간(51)에 도입된다. 처리실(50) 내의 공간(51)에서는, 처리 가스의 방전이 일어나 플라즈마 PL이 생성되고, 처리 가스로부터 래디컬과 함께 예를 들면, F+, CF3+ 등의 이온이 생성된다.
스텝 S2에서는, 프로브(63)가, 전극(10)과 전원 회로(20) 사이의 노드 N1에 있어서의 전압 Vb를 검지한다. 프로브(63)는, 검지된 전압(바이어스측의 전압)의 값을 제어 회로(64)에 공급한다.
스텝 S3에서는, 제어 회로(64)가, 설정 전압 Vbset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 전압 Vb의 값을 프로브(63)로부터 받으면, 바이어스측의 전압인 전압 Vb를 목표값인 설정 전압 Vbset과 비교한다. 제어 회로(64)는, 검지된 전압 Vb가 설정 전압 Vbset보다 높을 경우, 처리를 스텝 S4로 진행시킨다. 제어 회로(64)는, 검지된 전압 Vb가 설정 전압 Vbset보다 낮을 경우, 처리를 스텝 S5로 진행시킨다. 제어 회로(64)는, 검지된 전압 Vb가 설정 전압 Vbset과 매칭되고 있을 경우, 처리를 스텝 S6으로 진행시킨다.
스텝 S4에서는, 제어 회로(64)가, 발생시키는 전력 Pb를 감소시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다.
스텝 S5에서는, 제어 회로(64)가, 발생시키는 전력 Pb을 증가시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다.
이와 같이 하여, 바이어스측의 전압 Vb가 설정 전압 Vbset과 매칭될 때까지, 스텝 S2 내지 S5의 처리가 위에서 설명한 바와 같이 반복하여 행해진다. 상기 처리는 전압 Vb에 대해 행해지는 프로브(63)에 의한 검지 동작 및 제어 회로(64)에 의한 제어 동작이다.
스텝 S3에 있어서 바이어스측의 전압 Vb가 설정 전압 Vbset과 매칭되면, 제어 회로(64)는 처리를 스텝 S6으로 진행시킨다. 스텝 S6에서는, 프로브(63)가, 전극(10)과 전원 회로(20) 사이의 노드 N1에 있어서의 전류 Ib를 검지하고, 검지된 전류 Ib의 값을 제어 회로(64)에 공급한다.
스텝 S7에서는, 제어 회로(64)가, 설정 전류 Ibset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 전류 Ib의 값을 프로브(63)로부터 받으면, 전류 Ib를 설정 전류 Ibset와 비교한다. 제어 회로(64)는, 검지된 전류 Ib가 설정 전류 Ibset보다 높을 경우, 처리를 스텝 S8로 진행시킨다. 제어 회로(64)는, 검지된 전류 Ib가 설정 전류 Ibset보다 낮을 경우, 처리를 스텝 S9로 진행시킨다. 제어 회로(64)는, 검지된 전류 Ib가 설정 전류 Ibset과 매칭되고 있을 경우, 처리를 종료한다.
스텝 S8에서는, 제어 회로(64)가, 발생시키는 전력 Pi을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
스텝 S9에서는, 제어 회로(64)가, 발생시키는 전력 Pi을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
이와 같이 하여, 바이어스측의 전류 Ib가 설정 전류 Ibset와 매칭될 때까지, 스텝 S6 내지 S9의 처리가 위에서 설명한 바와 같이 반복하여 행해진다. 상기 처리는 전류 Ib에 대해 행해지는 프로브(63)에 의한 검지 동작 및 제어 회로(64)에 의한 제어 동작이다.
스텝 S7에 있어서 바이어스측의 전류 Ib가 설정 전류 Ibset와 매칭되면, 제어 회로(64)는 처리를 종료한다.
또한, 제어 회로(64)는, 스텝 S7에 있어서 바이어스측의 전류 Ib가 설정 전류 Ibset와 매칭된 후, 스텝 S2로 되돌아가서, 전압에 기초하는 제어(스텝 S2 내지 S5의 처리)를 다시 실행해도 된다. 즉, 제어 회로(64)는, 전압과 전류의 쌍방이 원하는 값에 도달할 때까지, 전압에 기초하는 제어(스텝 S2 내지 S5의 처리) 및 전류에 기초하는 제어(스텝 S6 내지 S9의 처리)를 반복해도 된다.
또한, 제1 실시형태에서는, 제어 회로(64)가, 전압에 기초하는 제어(스텝 S2 내지 S5의 처리)를 행한 후에, 전류에 기초하는 제어(스텝 S6 내지 S9의 처리)를 행하고 있다. 그러나, 도 4에 도시한 바와 같이, 제어 회로(64)는, 전류에 기초하는 제어(스텝 S6 내지 S9의 처리)를 행한 후에, 전압에 기초하는 제어(스텝 S2 내지 S5의 처리)를 행해도 된다.
또한, 제어 회로(64)에 의한 제어 동작은, 가공 처리인 예컨대 에칭 처리 전에 행해지는 초기 설정시에 행해져도 된다. 혹은, 상기 제어 동작은, 초기 설정으로부터 연속하는 가공 처리 중에, 초기 설정시부터 어떤 소정 시간 동안 행해져도 된다. 혹은, 상기 제어 동작은 상시 행해져도 된다. 이 경우, 서로 다른 플라즈마 처리 장치에 있어서의 가공 치수나 에칭량의, 초기 설정시부터 시간이 흐름에 따라 발생하는 변동을 저감할 수 있다.
또한, 제어 회로(64)에 의한 제어 동작은, 하드웨어인 예컨대 회로를 이용하여 실현되어야만 하는 것은 아니며, 소프트웨어를 이용하여 실현되어도 된다.
제1 실시형태에 따르면, 제어 회로(64)는, 프로브(63)에 의해 검지되는 전압 Vb이 설정 전압 Vbset과 균등하게 될 수 있도록, 전원 회로(20)에 의해 공급되는 전력을 제어한다. 이에 의해, 전원 회로(20)로부터 출력되는 바이어스측의 전압을, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정된 설정 전압 Vbset과 균등하게 할 수 있다. 또한, 제어 회로(64)는, 프로브(63)에 의해 검지되는 전류 Ib가 설정 전류 Ibset과 균등하게 될 수 있도록, 전원 회로(40)에 의해 공급되는 전력을 제어한다. 이에 의해, 노드 N1에 흐르는 바이어스측의 전류를, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정된 설정 전류 Ibset과 균등하게 할 수 있다.
그 결과, 유저의 요구에 따른 에칭 레이트, 즉 설정 전압 Vbset 및 설정 전류 Ibset에 대응한 에칭 레이트로 처리 스텝을 행할 수 있다. 따라서, 플라즈마 처리 장치의 가공 정밀도를 향상시킬 수 있다. 이와 함께, 서로 다른 플라즈마 처리 장치가 동일한 바이어스측의 전압 및 동일한 바이어스측의 전류의 양방을 가질 수 있다. 따라서, 서로 다른 플라즈마 처리 장치 사이에 있어서의 가공 치수나 에칭량의 변동을 저감할 수 있다.
또한, 제1 실시형태에서는, 제어 회로(64)가, 프로브(63)에 의해 검지된 전압 Vb이 설정 전압 Vbset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 또한, 제어 회로(64)가, 프로브(63)에 의해 검지된 전류 Ib가 설정 전류 Ibset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 이에 의해, 처리실(50) 내에 발생하는 플라즈마 밀도를 증가시킬 수 있고, 이온 플럭스(가속되는 이온의 밀도)를 목표값에 보다 가깝게 할 수 있다. 또 다른 경우, 제어 회로(64)는, 프로브(63)에 의해 검지된 전압 Vb이 설정 전압 Vbset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 또한, 제어 회로(64)가, 프로브(63)에 의해 검지된 전류 Ib가 설정 전류 Ibset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 이에 의해, 처리실(50) 내에 발생하는 플라즈마 밀도를 감소시킬 수 있고, 이온 플럭스를 목표값에 보다 가깝게 할 수 있다. 즉, 처리실(50) 내에서 이온을 가속시키기 위한 전압을 목표값과 균등하게 하면서, 처리실(50) 내에서 가속되는 이온의 밀도를 목표값과 균등하게 할 수 있다.
일반적으로, 이온 가속 에너지의 평균값은 전압의 진폭과 거의 동등하게 된다. 따라서, 전압을 목표값과 같게 함으로써, 이온 에너지의 장치간 차이를 없앨 수 있다. 한편, 전류값은, 플라즈마나 시스(sheath)의 임피던스를 Z로 나타냈을 때, 전류=전압/│Z│가 성립된다. 전압과 전류를 목표값과 같게 하는 것은,│Z│에 대해서 장치간 차이를 없앨 수 있다. │Z│의 값은 전자 밀도 등의 플라즈마 상태에 기초하여 결정된다. 이온 플럭스는 전자 밀도에 비례한다. 이에 따라, 전압 및 전류를 목표값과 같게 함으로써, 이온 에너지 및 플럭스의 장치간 차이를 없애는 것이 가능하다.
(제2 실시형태)
이하, 제2 실시형태에 따른 플라즈마 처리 장치(100)에 대해 설명한다. 이하에서는, 제1 실시형태와 제2 실시형태와의 사이에 있어서 서로 다른 점을 중심으로 설명한다. 제1 실시형태에 관한 플라즈마 처리 장치(1)의 프로브(63)에 있어서는, 전압 및 전류를 검지했다. 한편, 제2 실시형태에 관한 플라즈마 처리 장치(100)의 프로브(63)에 있어서는, 위상차를 φ라고 했을 때, 전압 및 전압×전류×cosφ의 값을 검지한다. 이후, 편의상, 전압×전류×cosφ의 값을 실효 전력 Pe라고 부른다.
도 5는, 제2 실시형태에 따른 플라즈마 처리 장치(100)의 구성을 나타내는 도면이다. 제2 실시형태에 따른 플라즈마 처리 장치(100)의 제어 장치(60)는 제1 실시형태에 따른 플라즈마 처리 장치(1)의 제어 장치와 상이하다. 제2 실시형태에 따른 플라즈마 처리 장치(100)에 있어서의 처리실(50), 전극(10), 제1 전원 회로(20), 플라즈마 발생부(30), 및 제2 전원 회로(40)는, 제1 실시형태에 따른 플라즈마 처리 장치(1)와 마찬가지이다. 그러므로, 이들 부분들에 대한 설명을 생략한다.
제어 장치(60)는 플라즈마 처리 장치(100)를 제어한다. 구체적으로는, 제어 장치(60)는 입력부(65), 검지부로서 기능하는 프로브(63) 및 제어부로서 기능하는 제어 회로(64)를 포함한다.
제어 장치(60)에 있어서의 입력부(65)는, 설정 전압 Vbset 및 설정 실효 전력 Peset을 유저로부터 수신하거나, 혹은, 통신 회선을 통하여, 호스트 컴퓨터 또는 다른 플라즈마 처리 장치로부터 수신한다. 설정 전압 Vbset 및 설정 실효 전력 Peset의 값은, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정되어 있다. 입력부(65)는, 설정 전압 Vbset 및 설정 실효 전력 Peset의 값을 제어 회로(64)에 공급한다.
제어 장치(60)에 있어서의 프로브(63)는, 전극(10)과 전원 회로(20) 사이에 위치된 노드 N1에 있어서의 전압 Vb 및 실효 전력 Pe를 검지한다. 프로브(63)는, 이와 같이 검지된 전압 Vb 및 실효 전력 Pe의 값을 제어 회로(64)에 공급한다.
제어 장치(60)에 있어서의 제어 회로(64)는, 설정 전압 Vbset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 전압 Vb의 값을 받으면, 전압 Vb을 설정 전압 Vbset과 비교한다. 제어 회로(64)는, 프로브(63)에 의해 검지되는 전압 Vb이 설정 전압 Vbset에 균등하게 될 수 있도록, 전원 회로(20)에 의해 공급되는 전력을 제어한다. 구체적으로는, 제어 회로(64)는, 검지된 전압 Vb이 설정 전압 Vbset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 제어 회로(64)는, 검지된 전압 Vb이 설정 전압 Vbset보다 낮을 경우, 발생시키는 전력을 증가시키도록, 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다.
또한, 제어 장치(60)에 있어서의 제어 회로(64)는, 설정 실효 전력 Peset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 실효 전력 Pe의 값을 받으면, 실효 전력 Pe을 설정 실효 전력 Peset과 비교한다. 제어 회로(64)는, 프로브(63)에 의해 검지되는 실효 전력 Pe이 설정 실효 전력 Peset에 균등하게 될 수 있도록, 전원 회로(40)에 의해 공급되는 전력을 제어한다. 구체적으로는, 제어 회로(64)는, 검지된 실효 전력 Pe이 설정 실효 전력 Peset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 제어 회로(64)는, 검지된 실효 전력 Pe이 설정 실효 전력 Peset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
또한, 제2 실시형태에서는, 플라즈마 처리 장치(100)가 ICP(Inductive Coupling Plasma)형 RIE 장치인 경우에 대해 예시적으로 설명하고 있다. 그러나, 플라즈마 처리 장치는 ICP형 RIE 장치에 한정되지 않는다. 예를 들면, 플라즈마 처리 장치는 ECR(Electron cyclotron Resonance)형 RIE 장치이어도 되고, 듀얼-주파수 평행 평판형(용량 결합형) RIE 장치이어도 된다. 플라즈마 처리 장치(100)가 듀얼-주파수 평행 평판형(용량 결합형) RIE 장치일 경우, 도 6에 도시한 바와 같이, 플라즈마 발생부(30)는, 안테나 코일(31) 및 유전체벽(32) 대신에, 처리실(50) 내에서 전극(10)과 면하도록 배치되는 전극(33)을 포함한다. 도 6은, 제2 실시형태에 따른 플라즈마 처리 장치(100)의 다른 구성을 나타내는 도면이다. 도 6에 도시한 바와 같이, 고주파 전원(22)으로부터 매칭 회로(21) 및 프로브(63)를 통하여, 예를 들면, 반도체 기판인 피처리 기판(WF)이 탑재되는 전극(10)에 고주파 전력이 공급된다. 또한, 고주파 전원(42)으로부터, 매칭 회로(41)를 통하여, 플라즈마 생성용의 전극(33)에 전력이 공급된다. 전원 회로(20) 및 전원 회로(40)에 있어서의 고주파 전력의 주파수는, 예를 들면 각각 2MHz 및 60MHz이다.
다음으로, 제어 장치(60)의 동작에 대해 도 7을 참조하여 설명한다. 도 7은, 제어 장치(60)의 동작을 나타내는 플로우차트이다.
도 7에 나타내는 스텝 S1 내지 S5의 처리는, 제1 실시형태에 따라 도 3에 나타내는 스텝 S1 내지 S5의 처리와 마찬가지이다. 바이어스측의 전압 Vb이 설정 전압 Vbset에 매칭될 때까지, 스텝 S2 내지 S5의 처리가 반복해서 행해진다. 상기 처리는 전압 Vb에 대해 행해지는 프로브(63)에 의한 검지 동작 및 제어 회로(64)에 의한 제어 동작이다.
스텝 S3에 있어서 바이어스측의 전압 Vb가 설정 전압 Vbset과 매칭되면, 제어 회로(64)는 처리를 스텝 S12로 진행시킨다. 스텝 S12에서는, 프로브(63)가 전극(10)과 전원 회로(20) 사이의 노드 N1에 있어서의 실효 전력 Pe를 검지하고, 검지된 실효 전력 Pe의 값을 제어 회로(64)에 공급한다.
스텝 S13에서는, 제어 회로(64)가, 설정 실효 전력 Peset의 값을 입력부(65)로부터 받아 목표값으로서 유지하고 있다. 제어 회로(64)는, 검지된 실효 전력 Pe의 값을 프로브(63)로부터 받으면, 실효 전력 Pe를 설정 실효 전력 Peset과 비교한다. 제어 회로(64)는, 검지된 실효 전력 Pe이 설정 실효 전력 Peset보다 높을 경우, 처리를 스텝 S14로 진행시킨다. 제어 회로(64)는, 검지된 실효 전력 Pe가 설정 실효 전력 Peset보다 낮을 경우, 처리를 스텝 S15로 진행시킨다. 제어 회로(64)는, 검지된 실효 전력 Pe이 설정 실효 전력 Peset과 매칭되고 있을 경우, 처리를 종료한다.
스텝 S14에서는, 제어 회로(64)가, 발생시키는 전력 Pi을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
스텝 S15에서는, 제어 회로(64)가, 발생시키는 전력 Pi을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다.
바이어스측의 실효 전력 Pe이 설정 실효 전력 Peset과 매칭될 때까지, 스텝 S12 내지 S15의 처리가 상술한 바와 같이 반복해서 행해진다. 상기 처리는 실효 전력 Pe에 대해 행해지는 프로브(63)에 의한 검지 동작 및 제어 회로(64)에 의한 제어 동작이다.
스텝 S13에 있어서 바이어스측의 실효 전력 Pe이 설정 실효 전력 Peset과 매칭되면, 제어 회로(64)는 처리를 종료한다.
또한, 제어 회로(64)는, 스텝 S13에 있어서 바이어스측의 실효 전력 Pe이 설정 실효 전력 Peset에 일치한 후, 스텝 S2로 되돌아가서, 전압에 기초하는 제어(스텝 S2 내지 S5의 처리)를 다시 실행해도 된다. 즉, 제어 회로(64)는, 전압과 전류의 쌍방이 원하는 값에 도달할 때까지, 전압에 기초하는 제어(스텝 S2 내지 S5) 및 전류에 기초하는 제어(스텝 S12 내지 S15)를 반복해도 된다.
또한, 제2 실시형태에서는, 제어 회로(64)가, 전압에 기초하는 제어(스텝 S2 내지 S5)를 행한 후에, 실효 전력에 기초하는 제어(스텝 S12 내지 S15)를 행하고 있다. 그러나, 도 8에 도시한 바와 같이, 제어 회로(64)는, 전류에 기초하는 제어(스텝 S12 내지 S15)를 행한 후에, 전압에 기초하는 제어(스텝 S2 내지 S5)를 행해도 된다.
또한, 제어 회로(64)에 의한 제어 동작은, 가공 처리인 예컨대 에칭 처리 전에 행해지는 초기 설정시에 행해져도 된다. 혹은, 상기 제어 동작은, 초기 설정으로부터 연속하는 가공 처리 중에, 초기 설정시부터 어떤 소정 시간 동안 행해져도 된다. 혹은, 상기 제어 동작은 상시 행해져도 된다. 이 경우, 서로 다른 플라즈마 처리 장치에 있어서의 가공 치수나 에칭량의, 초기 설정시부터 시간이 흐름에 따라 발생하는 변동을 저감할 수 있다.
또한, 제어 회로(64)에 의한 제어 동작은, 하드웨어인 예컨대 회로를 이용하여 실현되어야만 하는 것은 아니며, 소프트웨어를 이용하여 실현되어도 된다.
제2 실시형태에 따르면, 제어 회로(64)는, 프로브(63)에 의해 검지되는 전압 Vb이 설정 전압 Vbset과 균등하게 될 수 있도록, 전원 회로(20)에 의해 공급되는 전력을 제어한다. 이에 의해, 전원 회로(20)로부터 출력되는 바이어스측의 전압을, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정된 설정 전압 Vbset과 균등하게 할 수 있다. 또한, 제어 회로(64)는, 프로브(63)에 의해 검지되는 실효 전력 Pe가 설정 실효 전력 Peset과 균등하게 될 수 있도록, 전원 회로(40)에 의해 공급되는 전력을 제어한다. 이에 의해, 노드 N1에서의 실효 전력 Pe를, 다른 플라즈마 처리 장치와 공유되는 값으로서 미리 결정된 설정 실효 전력 Peset과 균등하게 할 수 있다.
그 결과, 유저의 요구에 따른 에칭 레이트, 즉 설정 전압 Vbset 및 설정 실효 전력 Peset에 대응한 에칭 레이트로 처리 스텝을 행할 수 있다. 따라서, 플라즈마 처리 장치의 가공 정밀도를 향상시킬 수 있다. 이와 함께, 서로 다른 플라즈마 처리 장치가 동일한 바이어스측의 전압 및 동일한 바이어스측의 실효 전력의 양방을 가질 수 있다. 따라서, 서로 다른 플라즈마 처리 장치 사이에 있어서의 가공 치수나 에칭량의 변동을 저감할 수 있다.
또한, 제2 실시형태에서는, 제어 회로(64)가, 프로브(63)에 의해 검지된 전압 Vb이 설정 전압 Vbset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 또한, 제어 회로(64)가, 프로브(63)에 의해 검지된 실효 전력 Pe가 설정 실효 전력 Peset보다 낮을 경우, 발생시키는 전력을 증가시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 이에 의해, 처리실(50) 내에 발생하는 플라즈마 밀도를 증가시킬 수 있고, 이온 플럭스(가속되는 이온의 밀도)를 목표값에 보다 가깝게 할 수 있다. 또 다른 경우, 제어 회로(64)는, 프로브(63)에 의해 검지된 전압 Vb이 설정 전압 Vbset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(20)에 있어서의 고주파 전원(22)을 제어한다. 또한, 제어 회로(64)가, 프로브(63)에 의해 검지된 실효 전력 Pe가 설정 실효 전력 Peset보다 높을 경우, 발생시키는 전력을 감소시키도록 전원 회로(40)에 있어서의 고주파 전원(42)을 제어한다. 이에 의해, 처리실(50) 내에 발생하는 플라즈마 밀도를 감소시킬 수 있고, 이온 플럭스를 목표값에 보다 가깝게 할 수 있다. 즉, 처리실(50) 내에서 이온을 가속시키기 위한 전압을 목표값과 균등하게 하면서, 처리실(50) 내에서 가속되는 이온의 밀도를 목표값과 균등하게 할 수 있다.
일반적으로, 이온 가속 에너지의 평균값은 전압의 진폭과 거의 동등하게 된다. 따라서, 전압을 목표값과 같게 함으로써, 이온 에너지의 장치간 차이를 없앨 수 있다. 한편, 전압×전류×cosφ의 값인 실효 전력은, 피처리 기판이 적재되는 전극에서 소비되는 전력과 동등하게 된다. 이 전극에서 소비되는 전력은, 전극의 전압으로 인해 이온 및 전자를 가속하는 전력으로서 사용된다. 이 전력은 이온 밀도, 전자 밀도 및 가속 에너지에 의해 결정된다. 전압을 목표값으로 제어하는 것은, 가속 에너지를 목표값으로 제어하는 것과 등가이다. 전력이 목표값으로 제어되고 있으면, 이온 밀도 및 전자 밀도도 일정한 값으로 설정되도록 제어되게 된다. 이온 플럭스는 전자 밀도에 비례한다. 따라서, 전압, 및 전압×전류×cosφ의 값인 실효 전력을 목표값과 같게 함으로써, 이온 에너지 및 플럭스의 장치간 차이를 없애는 것이 가능하다.
본 발명의 몇 개의 실시형태를 설명했지만, 이들 실시형태는, 예로서 제시한 것이며, 본 발명의 범위를 한정하는 것은 의도하지 않고 있다. 실제, 본 명세서에서 설명한 이들 신규한 실시형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 본 발명의 요지를 일탈하지 않는 범위 내에서, 본 명세서에서 설명한 실시의 형태에 있어서 여러 가지 생략, 치환 및 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 본 발명의 범위나 요지에 포함되는 바와 마찬가지로, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함되는 것이다.

Claims (7)

  1. 처리실 내에서의 피처리 기판이 배치되는 전극과, 상기 전극에 제1 전력을 공급하도록 구성되는 제1 전원 회로와, 상기 처리실 내의 상기 전극으로부터 이격된 공간에 플라즈마를 발생시키도록 구성되는 플라즈마 발생부와, 상기 플라즈마 발생부에 제2 전력을 공급하도록 구성되는 제2 전원 회로를 포함하는 플라즈마 처리 장치를 제어하도록 구성되는 제어 장치로서,
    상기 제1 전원 회로로부터 출력되는 파라미터를 검지하도록 구성되는 검지부와,
    상기 검지부에 의해 검지된 각각의 파라미터가 각각의 목표값에 상응하도록, 상기 제1 전원 회로 및 상기 제2 전원 회로로부터 공급되는 상기 제1 전력 및 상기 제2 전력을 각각 제어하도록 구성되는 제어부를 포함하는, 제어 장치.
  2. 제1항에 있어서,
    상기 검지부에 의해 검지되는 파라미터는 전압 및 전류를 포함하는, 제어 장치.
  3. 제2항에 있어서,
    상기 제어부는, 상기 검지부에 의해 검지된 전압이 상기 목표값보다 높을 경우, 상기 제1 전원 회로에 의해 공급되는 제1 전력을 감소시키고, 상기 검지부에 의해 검지된 전압이 상기 목표값보다 낮을 경우, 상기 제1 전원 회로에 의해 공급되는 제1 전력을 증가시키고,
    상기 제어부는, 상기 검지부에 의해 검지된 전류가 상기 목표값보다 높을 경우, 상기 제2 전원 회로에 의해 공급되는 제2 전력을 감소시키고, 상기 검지부에 의해 검지된 전류가 상기 목표값보다 낮을 경우, 상기 제2 전원 회로에 의해 공급되는 제2 전력을 증가시키는, 제어 장치.
  4. 제1항에 있어서,
    상기 검지부에 의해 검지되는 파라미터는, 전압과 전류 사이의 위상차를 φ라고 했을 때, 전압 및 전압×전류×cosφ의 값을 포함하는, 제어 장치.
  5. 제4항에 있어서,
    상기 제어부는, 상기 검지부에 의해 검지된 전압이 상기 목표값보다 높을 경우, 상기 제1 전원 회로에 의해 공급되는 제1 전력을 감소시키고, 상기 검지부에 의해 검지된 전압이 상기 목표값보다 낮을 경우, 상기 제1 전원 회로에 의해 공급되는 제1 전력을 증가시키고,
    상기 제어부는, 상기 검지부에 의해 검지된 상기 전압×전류×cosφ의 값이 상기 목표값보다 높을 경우, 상기 제2 전원 회로에 의해 공급되는 제2 전력을 감소시키고, 상기 검지부에 의해 검지된 상기 전압×전류×cosφ의 값이 상기 목표값보다 낮을 경우, 상기 제2 전원 회로에 의해 공급되는 제2 전력을 증가시키는, 제어 장치.
  6. 플라즈마 처리 장치로서,
    처리실 내에서의 피처리 기판이 배치되는 전극과,
    상기 전극에 제1 전력을 공급하도록 구성되는 제1 전원 회로와,
    상기 처리실 내의 상기 전극으로부터 이격된 공간에 플라즈마를 발생시키도록 구성되는 플라즈마 발생부와,
    상기 플라즈마 발생부에 제2 전력을 공급하도록 구성되는 제2 전원 회로와,
    상기 제1 전원 회로로부터 출력되는 파라미터를 검지하도록 구성되는 검지부와,
    상기 검지부에 의해 검지된 각각의 파라미터가 각각의 목표값에 상응하도록, 상기 제1 전원 회로 및 상기 제2 전원 회로로부터 공급되는 상기 제1 전력 및 상기 제2 전력을 각각 제어하도록 구성되는 제어부를 포함하는, 플라즈마 처리 장치.
  7. 처리실 내에서의 피처리 기판이 배치되는 전극과, 상기 전극에 제1 전력을 공급하도록 구성되는 제1 전원 회로와, 상기 처리실 내의 상기 전극으로부터 이격된 공간에 플라즈마를 발생시키도록 구성되는 플라즈마 발생부와, 상기 플라즈마 발생부에 제2 전력을 공급하도록 구성되는 제2 전원 회로를 포함하는 플라즈마 처리 장치를 제어하도록 구성된 제어 장치를 제어하는 방법으로서,
    상기 제1 전원 회로로부터 출력되는 파라미터를 검지하는 단계와,
    상기 검지 단계에서 검지된 각각의 파라미터가 각각의 목표값에 각각 상응하도록, 상기 제1 전원 회로 및 상기 제2 전원 회로에 의해 공급되는 제1 전력 및 제2 전력을 각각 제어하는 단계를 포함하는, 제어 장치를 제어하는 방법.
KR1020120018038A 2011-02-23 2012-02-22 제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법 KR20120096905A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-037591 2011-02-23
JP2011037591A JP2012175001A (ja) 2011-02-23 2011-02-23 制御装置、プラズマ処理装置、及び制御方法

Publications (1)

Publication Number Publication Date
KR20120096905A true KR20120096905A (ko) 2012-08-31

Family

ID=46652182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120018038A KR20120096905A (ko) 2011-02-23 2012-02-22 제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법

Country Status (3)

Country Link
US (1) US20120212135A1 (ko)
JP (1) JP2012175001A (ko)
KR (1) KR20120096905A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090689A (ko) * 2018-01-25 2019-08-02 가부시키가이샤 스크린 홀딩스 성막 장치 및 성막 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9161428B2 (en) 2012-04-26 2015-10-13 Applied Materials, Inc. Independent control of RF phases of separate coils of an inductively coupled plasma reactor
US20130284369A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Two-phase operation of plasma chamber by phase locked loop
US9082589B2 (en) * 2012-10-09 2015-07-14 Novellus Systems, Inc. Hybrid impedance matching for inductively coupled plasma system
US9312106B2 (en) 2013-03-13 2016-04-12 Applied Materials, Inc. Digital phase controller for two-phase operation of a plasma reactor
KR101736847B1 (ko) * 2015-11-03 2017-05-17 세메스 주식회사 플라즈마 발생 장치, 위상 차 조절 방법, 및 그를 이용한 기판 처리 장치
US10431425B2 (en) * 2016-02-23 2019-10-01 Tokyo Electron Limited Poly-phased inductively coupled plasma source
CN107087338A (zh) * 2017-05-17 2017-08-22 哈尔滨工业大学 一种气体放电型等离子体密度自动调控系统及装置
JP7296829B2 (ja) * 2019-09-05 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置、処理方法、上部電極構造
US11984298B2 (en) 2019-12-02 2024-05-14 Lam Research Corporation Impedance transformation in radio-frequency-assisted plasma generation
US11994542B2 (en) 2020-03-27 2024-05-28 Lam Research Corporation RF signal parameter measurement in an integrated circuit fabrication chamber

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576629A (en) * 1994-10-24 1996-11-19 Fourth State Technology, Inc. Plasma monitoring and control method and system
WO1996039794A1 (fr) * 1995-06-05 1996-12-12 Tohoku Unicom Co., Ltd. Alimentation servant a une decharge par electrodes multiples
US5971591A (en) * 1997-10-20 1999-10-26 Eni Technologies, Inc. Process detection system for plasma process
KR100258195B1 (ko) * 1997-12-29 2000-06-01 윤종용 반도체 커패시터의 제조방법
JP3659180B2 (ja) * 2000-03-24 2005-06-15 株式会社日立製作所 半導体製造装置および処理方法、およびウエハ電位プローブ
TW445540B (en) * 2000-08-07 2001-07-11 Nano Architect Res Corp Bundle concentrating type multi-chamber plasma reacting system
JP2004128236A (ja) * 2002-10-03 2004-04-22 Sony Corp エッチング装置およびエッチング方法
US7010374B2 (en) * 2003-03-04 2006-03-07 Hitachi High-Technologies Corporation Method for controlling semiconductor processing apparatus
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
US7452824B2 (en) * 2003-05-16 2008-11-18 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters
US7470626B2 (en) * 2003-05-16 2008-12-30 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
JP4773079B2 (ja) * 2004-11-26 2011-09-14 株式会社日立ハイテクノロジーズ プラズマ処理装置の制御方法
WO2006107044A1 (ja) * 2005-04-04 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマ処理方法及び装置
JP4512533B2 (ja) * 2005-07-27 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP5150053B2 (ja) * 2006-02-03 2013-02-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4674177B2 (ja) * 2006-03-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5015517B2 (ja) * 2006-08-03 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US9039871B2 (en) * 2007-11-16 2015-05-26 Advanced Energy Industries, Inc. Methods and apparatus for applying periodic voltage using direct current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090689A (ko) * 2018-01-25 2019-08-02 가부시키가이샤 스크린 홀딩스 성막 장치 및 성막 방법

Also Published As

Publication number Publication date
US20120212135A1 (en) 2012-08-23
JP2012175001A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
KR20120096905A (ko) 제어 장치, 플라즈마 처리 장치 및 제어 장치를 제어하는 방법
JP7455174B2 (ja) Ｒｆ発生器及び方法
US11670486B2 (en) Pulsed plasma chamber in dual chamber configuration
TWI701705B (zh) 電漿處理裝置及電漿處理方法
CN107833819B (zh) 等离子体处理装置
KR102038617B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5808697B2 (ja) ドライエッチング装置及びドライエッチング方法
US20120000887A1 (en) Plasma treatment apparatus and plasma treatment method
US7771608B2 (en) Plasma processing method and apparatus
JP2018037281A (ja) プラズマ処理装置
JP7374362B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20220319856A1 (en) Etching isolation features and dense features within a substrate
JP6808782B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR102251093B1 (ko) Rf 펄스 매칭 방법 및 이의 장치, 펄싱 플라즈마 생성 시스템
US10964511B2 (en) Semiconductor manufacturing device and method of operating the same
JP2012044045A (ja) 制御装置、プラズマ処理装置、及び制御方法
US12033832B2 (en) Plasma processing method and plasma processing apparatus
US20230282455A1 (en) Magnetic field control system
US20230260768A1 (en) Plasma discharge uniformity control using magnetic fields
TW202305865A (zh) 電漿處理方法及電漿處理裝置
KR20240090877A (ko) 플라즈마 반응기 내의 전극들에 대한 이온 에너지 제어
JP2021048411A (ja) プラズマ処理装置およびプラズマ処理方法
KR20230164552A (ko) 플라즈마 시스 (sheath) 특성을 제어하기 위한 시스템들 및 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal