KR20120094443A - 내부 전원 전압 생성 회로 - Google Patents

내부 전원 전압 생성 회로 Download PDF

Info

Publication number
KR20120094443A
KR20120094443A KR1020120015488A KR20120015488A KR20120094443A KR 20120094443 A KR20120094443 A KR 20120094443A KR 1020120015488 A KR1020120015488 A KR 1020120015488A KR 20120015488 A KR20120015488 A KR 20120015488A KR 20120094443 A KR20120094443 A KR 20120094443A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
power supply
internal power
supply voltage
Prior art date
Application number
KR1020120015488A
Other languages
English (en)
Inventor
마사카즈 스기우라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20120094443A publication Critical patent/KR20120094443A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

[과제] 로직 회로의 동작시의 관통 전류가, 로직 회로를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압 편차의 영향에 의해 과대해지지 않아, 소비 전류를 억제할 수 있는 내부 전원 전압 생성 회로의 제공.
[해결 수단] 내부 전원 단자의 내부 전원 전압을 생성하여, 상기 내부 전원 전압을 로직 회로에 공급하는 내부 전원 전압 생성 회로로서, 게이트에 부여되는 전압을 소스 팔로어 출력하는 트랜지스터를 갖고, 내부 전원 전압의 값이, N 형 트랜지스터의 임계값 전압과, P 형 트랜지스터의 임계값 전압의 절대치의 합에 기초하여 부여되고, 상기 N 형 트랜지스터는, 상기 로직 회로 내부의 N 형 트랜지스터와 동일한 제조 프로세스에 의해 형성되고, 상기 P 형 트랜지스터는, 상기 로직 회로 내부의 P 형 트랜지스터와 동일한 제조 프로세스에 의해 형성되는 내부 전원 전압 생성 회로로 하였다.

Description

내부 전원 전압 생성 회로{INTERNAL SOURCE VOLTAGE GENERATING CIRCUIT}
본 발명은, 내부 전원 단자의 내부 전원 전압을 생성하여, 내부 전원 전압을 로직 회로에 공급하는 내부 전원 전압 생성 회로에 관한 것이다.
종래의 내부 전원 전압 생성 회로에 대해 설명한다. 도 7 은, 종래의 내부 전원 전압 생성 회로를 나타내는 블록도이다.
포화 접속되는 트랜지스터 (701) 는, 게이트에 부여된 전압 (VDD) 을, 소스 팔로어의 구성에 의해, 내부 전원 전압 (DVDD) 으로 강압하여 출력한다. 이 내부 전원 전압 (DVDD) 과 접지 전압 (VSS) 에 의해, 로직 회로 (702) 가 동작한다.
로직 회로 (702) 로는, 하이 레벨 또는 로우 레벨의 신호를 출력하는 회로로서, 예를 들어, 발진 회로나, 입력된 펄스수를 카운트하는 카운터 등을 들 수 있다.
로직 회로 (702) 의 동작시, 내부 전원 전압 (DVDD) 은, 일정치로서 유지되고 있기 때문에, 로직 회로 (702) 는, 안정적으로 동작할 수 있다.
로직 회로 (702) 의 동작시의 소비 전류는, 관통 전류에 의존하는 바가 크고, 그 전원 전압의 크기에 의존한다. 로직 회로 (702) 용 전원 전압이, 전원 전압 (VDD) 에서 내부 전원 전압 (DVDD) 으로 낮아지는 만큼 로직 회로 (702) 의 동작시의 관통 전류는 적어진다 (예를 들어, 특허문헌 1 참조).
(특허문헌 1) 일본 공개특허공보 평08-018339호
그러나, 종래의 기술에서는, 내부 전원 전압 (DVDD) 이, 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압과 상관없기 때문에, 트랜지스터의 임계값 전압 편차에 따라 로직 회로 (702) 의 동작시의 관통 전류가 불균일해진다.
로직 회로 (702) 의 관통 전류는, 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터가 동시에 온 상태가 됨으로써 발생한다. 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압의 절대치의 합보다 전원 전압이 크면, 트랜지스터에 가해지는 오버드라이브 전압이 커지기 때문에, 관통 전류는 커진다. 즉, 임계값 전압의 절대치가 낮을수록, 트랜지스터에 가해지는 오버드라이브 전압이 커지기 때문에, 관통 전류는 커진다.
이 때문에, 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압의 절대치가 낮게 불균일해지면, 로직 회로 (702) 의 동작시의 관통 전류가 과대해져, 소비 전류가 커진다는 문제점이 있었다.
요컨대, 내부 전원 전압 (DVDD) 이 공급되는, 로직 회로 (702) 의 동작시의 관통 전류는, 로직 회로를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압에 의존하여, 소비 전류가 커지고 만다.
그래서, 이 발명은, 상기와 같은 문제점을 해결하기 위해서 고안된 것으로서, 내부 전원 전압을 공급받는 로직 회로의 동작시의 관통 전류가, 로직 회로를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압 편차의 영향에 의해, 과대해지지 않는 내부 전원 전압 생성 회로를 실현하는 것이다.
본 발명의 내부 전원 전압 생성 회로는, 입력에 부여되는 전압에 추종하도록 출력 전압을 발생시키는 출력 트랜지스터와, 출력 트랜지스터의 입력에 형성된 전압원을 구비하고, 내부 전원 전압이, 전압원을 구성하는 N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합에 기초하여 부여되는 것을 특징으로 하는 내부 전원 전압 생성 회로로 하였다.
본 발명의 내부 전원 전압 생성 회로에 의하면, 내부 전원 전압을 공급받는 로직 회로의 동작시의 관통 전류가, 로직 회로를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압 편차의 영향에 의해 과대해지지 않아, 소비 전류를 억제할 수 있는 내부 전원 전압 생성 회로를 제공할 수 있다.
도 1 은 제 1 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 2 는 제 1 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 3 은 제 1 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 4 는 제 2 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 5 는 제 2 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 6 은 제 2 실시형태의 내부 전원 전압 생성 회로를 설명하는 블록도이다.
도 7 은 종래의 내부 전원 전압 생성 회로의 블록도이다.
도 1 은 본 발명의 제 1 실시형태의 내부 전원 전압 생성 회로를 나타내는 블록도이다.
제 1 실시형태의 내부 전원 전압 생성 회로는, N 형 MOS 의 트랜지스터 (701) 와 전압원 (101) 을 구비하고 있다.
트랜지스터 (701) 는, 드레인을 전원 단자에 접속되고, 소스가 내부 전원 전압 출력 단자 (DVDD) 에 접속된다. 전압원 (101) 은, 트랜지스터 (701) 의 게이트에 접속된다. 내부 전원 전압 출력 단자 (DVDD) 에는, 부하인 로직 회로 (702) 가 접속된다.
이하에, 본 발명의 제 1 실시형태의 내부 전원 전압 생성 회로의 동작에 대해 설명한다.
트랜지스터 (701) 는, 게이트에 부여된 전압원 (101) 의 전압을, 소스 팔로어의 구성에 의해 내부 전원 전압 (DVDD) 으로 강압하여 출력한다. 즉, 입력 단자인 게이트에 부여된 전압원 (101) 의 전압을, 이것에 추종하도록 소스에 내부 전원 전압 (DVDD) 으로서 출력한다. 이 내부 전원 전압 (DVDD) 과 접지 전압 (VSS) 에 의해 로직 회로 (702) 는 동작한다.
전압원 (101) 의 전압을 적절한 값으로 트랜지스터 (701) 의 게이트에 부여함으로써, 내부 전원 전압 (DVDD) 이, 로직 회로 (702) 를 구성하는 N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합이 되도록 제어하고 있다. 상기 서술한 바와 같이, 로직 회로 (702) 의 동작시의 관통 전류는, 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터가 동시에 온 상태가 됨으로써 발생한다. 로직 회로 (702) 의 전원 전압인 내부 전원 전압 (DVDD) 이, 로직 회로 (702) 를 구성하는 N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압의 절대치의 합이 되도록 제어함으로써, 로직 회로 (702) 를 구성하는 N 형 트랜지스터와 P 형 트랜지스터의 오버드라이브 전압을 작게 억제할 수 있게 된다. 즉, 로직 회로 (702) 의 동작시의 관통 전류가, 로직 회로 (702) 를 구성하는 N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압 편차의 영향에 의해 과대해지지 않아, 소비 전류를 억제할 수 있는 내부 전원 전압 생성 회로를 제공할 수 있다.
전압원 (101) 은, 예를 들어, 도 2 에 나타내는 바와 같은 N 형 트랜지스터 (203, 204) 와 P 형 트랜지스터 (202) 를 포화 접속한 회로에 의한 것으로 구성된다. 전압원 (101) 의 각 트랜지스터는, 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된다. 전류원 (201) 이 부여하는 전류는 작고, 트랜지스터 (701) 의 게이트에는, N 형 트랜지스터의 임계값 전압의 2 배와, P 형 트랜지스터의 임계값 전압의 절대치의 합이 발생한다. 내부 전원 전압 (DVDD) 은, 트랜지스터 (701) 의 게이트 전압으로부터, 트랜지스터 (701) 의 게이트 소스 간 전압, 즉, N 형 트랜지스터의 임계값 전압을 감산한 값이 되기 때문에, 내부 전원 전압 (DVDD) 은, N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압의 절대치의 합으로서 부여된다.
상기에 있어서, 도 2 에 나타내는 전압원 (101) 은, 각 트랜지스터가 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된 것으로서 설명했지만, 예를 들어, 트랜지스터 (204) 와 트랜지스터 (701) 는, 동일한 제조 프로세스에 의해 형성되어 있으면, 로직 회로 (702) 와 상이한 제조 프로세스에 의해 형성된 것이어도 된다.
전압원 (101) 은, 또 예를 들어, 도 3 에 나타내는 회로에 의해서도 구성할 수 있다. 여기에서, 도 3 에 나타내는 전압원 (101) 의 각 트랜지스터 (303, 304, 305) 는, 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된다. 전류원 (301 및 302) 이 부여하는 전류는 작기 때문에, 트랜지스터 (701) 의 게이트에는, N 형 트랜지스터의 임계값 전압의 2 배와 P 형 트랜지스터의 임계값 전압의 절대치의 합이 발생한다. 내부 전원 전압 (DVDD) 은, 트랜지스터 (701) 의 게이트 전압으로부터, 트랜지스터 (701) 의 게이트 소스 간 전압, 즉, N 형 트랜지스터의 임계값 전압을 감산한 값이 되기 때문에, 결국, 내부 전원 전압 (DVDD) 은, N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합으로서 부여되게 된다.
도 4 는, 제 2 실시형태의 내부 전원 전압 생성 회로를 나타내는 블록도이다. 도 1 의 내부 전원 전압 생성 회로와의 상이는, 트랜지스터 (701) 가 P 형으로 바뀌어 있는 점과, 로직 회로 (702) 가 전압 (VDD) 과 트랜지스터 (701) 의 소스 사이에 구비되어 있는 점과, 전압원 (101) 이 전압 (VDD) 과 트랜지스터 (701) 의 게이트 사이에 구비되어 있는 점에 있다.
이하에, 제 2 실시형태의 내부 전원 전압 생성 회로의 동작에 대해 설명한다.
전압원 (101) 의 전압을 적절한 값으로 트랜지스터 (701) 의 게이트에 부여함으로써, 내부 전원 전압 (DVDD) 이, 로직 회로 (702) 를 구성하는 N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합이 되도록 제어하고 있다. 상기 서술한 바와 같이, 로직 회로 (702) 의 동작시의 관통 전류는, 로직 회로 (702) 를 구성하는 P 형 트랜지스터와 N 형 트랜지스터가 동시에 온 상태가 됨으로써 발생한다. 로직 회로 (702) 의 전원 전압인 전압 (VDD) 과 내부 전원 전압 (DVDD) 의 차전압이, 로직 회로 (702) 를 구성하는 N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합이 되도록 제어함으로써, 로직 회로 (702) 를 구성하는 N 형 트랜지스터와 P 형 트랜지스터의 오버드라이브 전압을 작게 억제할 수 있게 된다. 즉, 로직 회로 (702) 의 동작시의 관통 전류가, 로직 회로 (702) 를 구성하는 N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압 편차의 영향에 의해 과대해지지 않아, 소비 전류를 억제할 수 있는 내부 전원 전압 생성 회로를 제공할 수 있다.
전압원 (101) 은, 예를 들어, 도 5 에 나타내는 바와 같은 N 형 트랜지스터 (502) 와 P 형 트랜지스터 (503, 504) 를 포화 접속한 회로에 의한 것으로 구성된다. 도 5 에 나타내는 전압원 (101) 의 각 트랜지스터는, 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된다. 전류원 (501) 이 부여하는 전류는 작기 때문에, 전압 (VDD) 과 트랜지스터 (701) 의 게이트 전압의 차전압은, N 형 트랜지스터의 임계값 전압과, P 형 트랜지스터의 임계값 전압의 2 배의 절대치의 합이 된다. 전압 (VDD) 과 내부 전원 전압 (DVDD) 의 차전압은, 트랜지스터 (701) 의 게이트 전압에, 트랜지스터 (701) 의 게이트 소스 간 전압, 즉, P 형 트랜지스터의 임계값 전압을 가산한 값이 되기 때문에, 결국, 전압 (VDD) 과 내부 전원 전압 (DVDD) 의 차전압은, N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압의 절대치의 합으로서 부여되게 된다.
상기에 있어서, 도 5 에 나타내는 전압원 (101) 의 각 트랜지스터는, 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된 것으로서 설명했지만, 예를 들어, 트랜지스터 (504) 와 트랜지스터 (701) 는, 동일한 제조 프로세스에 의해 형성되어 있으면, 로직 회로 (702) 와 상이한 제조 프로세스에 의해 형성된 것이어도 된다.
전압원 (101) 은, 또 예를 들어, 도 6 에 나타내는 회로에 의해서도 구성할 수 있다. 도 6 에 나타내는 전압원 (101) 의 각 트랜지스터 (603, 604, 605) 는, 로직 회로 (702) 를 구성하는 트랜지스터와 동일한 제조 프로세스에 의해 형성된다. 전류원 (601 및 602) 이 부여하는 전류는 작기 때문에, 전압 (VDD) 과 트랜지스터 (701) 의 게이트 전압의 차전압은, N 형 트랜지스터의 임계값 전압과, P 형 트랜지스터의 임계값 전압의 2 배의 절대치의 합이 된다.
전압 (VDD) 과 내부 전원 전압 (DVDD) 의 차전압은, 트랜지스터 (701) 의 게이트 전압에, 트랜지스터 (701) 의 게이트 소스 간 전압, 즉, P 형 트랜지스터의 임계값 전압을 가산한 값이 되기 때문에, 결국, 전압 (VDD) 과 내부 전원 전압 (DVDD) 의 차전압은, N 형 트랜지스터와 P 형 트랜지스터의 임계값 전압의 절대치의 합으로서 부여되게 된다.
본 실시형태의 내부 전원 전압 생성 회로는, 이상의 구성으로 함으로써, 내부 전원 전압을 공급하는 로직 회로의 동작시의 관통 전류가, 로직 회로를 구성하는 P 형 트랜지스터와 N 형 트랜지스터의 임계값 전압 편차의 영향에 의해 과대해지지 않아, 소비 전류를 억제할 수 있는 내부 전원 전압 생성 회로를 제공할 수 있다.
또한, 본 실시형태의 내부 전원 전압 생성 회로에서는, 트랜지스터 (701) 에 항상 전류를 흘리기 위한 전류원을 형성하지 않고 설명했지만, 이것을 형성해도 된다. 단, 로직 회로 (702) 의 리크 전류가 그것을 대체할 수 있으면, 전류원을 형성할 필요는 없다.
또, 트랜지스터 (701) 는 MOS 트랜지스터인 것으로서 설명했지만, 바이폴라 트랜지스터 등, 그 밖의 트랜지스터여도 된다. 트랜지스터 (701) 는, 입력된 전압에 추종하도록 내부 전원 전압 (DVDD) 으로서 출력하고, 입출력 간 전압이 전압원 (101) 을 구성하는 트랜지스터의 임계값으로 상쇄되면, 동일한 효과가 얻어지는 것은 분명하다. 예를 들어, 이것이 M0S 트랜지스터이면, 게이트 전류는 기본적으로 흐르지 않기 때문에, 저소비의 장점이 얻어지고, 이것이 바이폴라 트랜지스터이면, M0S 트랜지스터와 비교하여, 고속 동작할 수 있기 때문에, 고속화의 장점이 얻어진다.
또, 전압원 (101) 은, 도 2 ? 6 에 나타내는 바와 같은 회로로서 설명했지만, 동일한 기능을 가지면, 이것에 한정되지 않는다.
또, 본 실시형태의 내부 전원 전압 생성 회로에 있어서의, 트랜지스터 (701) 에 대한 백 게이트 전압 효과에 의한 임계값 전압의 변동은, 내부 전원 전압 (DVDD) 에 대한 영향이 작으면 무시해도 된다. 즉, 트랜지스터 (701) 에 대한 백 게이트 전압 효과의 유무와 관계없이 동일한 효과가 얻어진다.
101 : 전압원
201, 301, 302, 501, 601, 602 : 전류원
702 : 로직 회로

Claims (4)

  1. 전원 단자에 입력된 전원 전압으로부터 내부 전원 전압을 생성하고, 로직 회로에 공급하는 내부 전원 전압 생성 회로로서,
    입력에 부여되는 전압에 추종하도록 출력 전압을 발생시키는 출력 트랜지스터와,
    상기 출력 트랜지스터의 입력에 형성된 전압원을 구비하고,
    상기 내부 전원 전압이, 상기 전압원을 구성하는 N 형 트랜지스터의 임계값 전압과 P 형 트랜지스터의 임계값 전압의 절대치의 합에 기초하여 부여되는 것을 특징으로 하는 내부 전원 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 전압원을 구성하는 각 트랜지스터는, 상기 로직 회로를 구성하는 각 트랜지스터와 동일한 제조 프로세스에 의해 형성되는 것을 특징으로 하는 내부 전원 전압 생성 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 출력 트랜지스터가, M0S 트랜지스터인 것을 특징으로 하는 내부 전원 전압 생성 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 출력 트랜지스터가, 바이폴라 트랜지스터인 것을 특징으로 하는 내부 전원 전압 생성 회로.
KR1020120015488A 2011-02-16 2012-02-15 내부 전원 전압 생성 회로 KR20120094443A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011031296A JP2012170021A (ja) 2011-02-16 2011-02-16 内部電源電圧生成回路
JPJP-P-2011-031296 2011-02-16

Publications (1)

Publication Number Publication Date
KR20120094443A true KR20120094443A (ko) 2012-08-24

Family

ID=46636412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015488A KR20120094443A (ko) 2011-02-16 2012-02-15 내부 전원 전압 생성 회로

Country Status (5)

Country Link
US (1) US20120206172A1 (ko)
JP (1) JP2012170021A (ko)
KR (1) KR20120094443A (ko)
CN (1) CN102645951A (ko)
TW (1) TW201304415A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865605B2 (en) * 2016-01-14 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having resistive device coupled with supply voltage line
CN117559769B (zh) * 2024-01-12 2024-03-26 苏州贝克微电子股份有限公司 一种外接电源的芯片内部电压生成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496056B1 (en) * 1999-03-08 2002-12-17 Agere Systems Inc. Process-tolerant integrated circuit design

Also Published As

Publication number Publication date
CN102645951A (zh) 2012-08-22
US20120206172A1 (en) 2012-08-16
JP2012170021A (ja) 2012-09-06
TW201304415A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
KR101293316B1 (ko) 전류 누설 감소 스킴을 갖는 반도체 집적 회로
US8847659B1 (en) Systems and method for level shifters
US8384470B2 (en) Internal power supply voltage generation circuit
JP2011029912A (ja) 基準電圧回路及び電子機器
US9564900B2 (en) Supply boost device
US9531336B2 (en) Operational amplifier and driving circuit
US11119522B2 (en) Substrate bias generating circuit
US8836303B2 (en) Active leakage consuming module for LDO regulator
IN2014CN01844A (ko)
JP2015053612A (ja) 半導体集積回路
JP6027806B2 (ja) 出力バッファ及び半導体装置
KR20120094443A (ko) 내부 전원 전압 생성 회로
US20170222650A1 (en) Io interface level shift circuit, io interface level shift method and storage medium
KR20120094441A (ko) 내부 전원 전압 생성 회로
US20130342259A1 (en) Semiconductor integrated circuit and switching device
US8854090B2 (en) Driver circuit and semiconductor device
US10355648B2 (en) Regulator amplifier circuit for outputting a fixed output voltage independent of a load current
KR101622827B1 (ko) 슈미트 트리거 회로를 이용한 논리 게이트
US20160156261A1 (en) Control circuit and method
US9712152B2 (en) Circuit for controlling power supply
KR100933695B1 (ko) 반도체 소자
CN102393780B (zh) 稳压电路
JP2006074628A (ja) 半導体装置の電圧供給回路
KR20070113966A (ko) 연산 증폭기 회로
US9164522B2 (en) Wake up bias circuit and method of using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid