KR20120089541A - 웨이퍼 정합 방법 및 시스템 - Google Patents

웨이퍼 정합 방법 및 시스템 Download PDF

Info

Publication number
KR20120089541A
KR20120089541A KR1020110033327A KR20110033327A KR20120089541A KR 20120089541 A KR20120089541 A KR 20120089541A KR 1020110033327 A KR1020110033327 A KR 1020110033327A KR 20110033327 A KR20110033327 A KR 20110033327A KR 20120089541 A KR20120089541 A KR 20120089541A
Authority
KR
South Korea
Prior art keywords
wafer
edge
image
region
processor
Prior art date
Application number
KR1020110033327A
Other languages
English (en)
Other versions
KR101882511B1 (ko
Inventor
엘닷 랑만스
시몬 코렌
Original Assignee
캠텍 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠텍 리미티드 filed Critical 캠텍 리미티드
Publication of KR20120089541A publication Critical patent/KR20120089541A/ko
Application granted granted Critical
Publication of KR101882511B1 publication Critical patent/KR101882511B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20016—Hierarchical, coarse-to-fine, multiscale or multiresolution image processing; Pyramid transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20036—Morphological image processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20076—Probabilistic image processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

웨이퍼 정합 방법은: X-Y 스테이지에 의해 웨이퍼를 이동시키고 웨이퍼 에지 영역 이미지를 획득하는 단계; 및 웨이퍼의 에지의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함할 수 있다. 시스템은: 카메라; 웨이퍼를 이동시키는 X-Y 스테이지로서, 카메라는 웨이퍼 에지 영역 이미지를 획득하도록 구성되는 X-Y 스테이지; 및 웨이퍼 에지의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하도록 구성되는 프로세서를 포함한다.

Description

웨이퍼 정합 방법 및 시스템{METHOD AND SYSTEM FOR WAFER REGISTRATION}
본원은 2010년 4월 11일에 출원된 미국 가출원번호 61/322,856을 기초로 우선권을 주장하며, 이는 여기에 참조로 도입된다.
본 발명은 웨이퍼 정합 방법 및 시스템에 관한 것이다.
대부분의 공지된 웨이퍼 상부 에지 근방을 검사하고 계측하는 시스템은 웨이퍼 에지의 대략 알려진 지점에 위치한 적절한 전용 스캐닝 스테이지(일반적으로 R/T 타입임) 및 카메라를 이용한다.
도 1은 종래의 척(chuck)(10)을 도시한다. 척(10)은 비반사성 재질로 만들어진 상면을 가지며, 척 상에 배치된 웨이퍼의 에지에 대해 적절한 콘트라스트(contrast)를 제공하지 않는다. 도 1은 진공 개구들의 어레이 및 웨이퍼 인터페이스를 수용하는 리세스(12)를 포함하는 척을 도시한다.
도 2는 종래의 웨이퍼(20)의 단면도를 도시한다. 도 2는 선형적인 표면을 포함하는 상대적으로 정돈된 웨이퍼 에지를 도시하지만, 실제 에지면은 일반적으로 변형되어 있다. 도 2는 에지면(21), 상부 사면(22), 하부 사면(23), 상면 및 하면(24 및 25) 뿐만 아니라, 하나가 다른 하나 위에 배치되고 상이한 반사율을 갖는 두 개의 층들(28 및 29)까지 도시한다. 제 1 층(28)은 상대적으로 밝을 수 있는 반면, 제 2 층(29)은 상대적으로 어두울 수 있다.
대부분의 검사 시스템은 오직 웨이퍼 에지 검사만을 위해 전용으로 사용된다.
다른 웨이퍼 검사 및 계측 시스템들은 주로 패턴화된 웨이퍼 영역의 검사를 위해 사용되며, 이 영역은 잘 정의된 주기적인 패턴(필드(field)/다이(dice))을 갖는다. 검사 영역 및 적용가능한 알고리즘은 하나의 필드/다이의 기하학적인 구조에 대하여 사용자에 의해 명시적으로 정의되고, 그리고 나서 나머지 모든 필드/다이에 대해 적용된다.
부분적인 패턴 및 추가적이거나 대안적으로, 패턴화되지 않은 웨이퍼 에지 영역은 전술한 기하학적인 구조를 나타내지 않는다.
따라서, 패턴화된 웨이퍼 영역 검사 시스템 및 방법(알고리즘)은, 에지의 정의되지 않은 기하학적인 구조로 인해 웨이퍼 에지 그 자체에 대해 적용될 수 없다. 게다가, 웨이퍼 에지의 기하학적인 구조가 각각의 웨이퍼마다 다르므로, 전술한 기하학적인 구조는 학습될 수 없다.
대부분의 웨이퍼 검사 시스템은 웨이퍼의 노치/플랫의 배향을 정의하기 위해 전용의 예비 정렬(pre-aligning) 시스템을 사용하고 있다. 대부분 웨이퍼 조작 로보틱스에 일체화된 예비 정렬 시스템은 전체 웨이퍼 검사 사이클에 있어서 시간 소모적이다.
본 발명은 웨이퍼 정합 방법 및 시스템을 제공하는 것을 목적으로 한다.
웨이퍼 정합 방법은: X-Y 스테이지에 의해 웨이퍼를 이동시키고 웨이퍼 에지 영역의 이미지를 획득하는 단계; 및 웨이퍼의 에지의 위치를 파악하기 위해 웨이퍼 에지 영역의 이미지를 처리하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 노치 또는 라인을 검출하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치 및 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 하여 웨이퍼의 정렬(alignment)을 결정하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치를 기반으로 하여 적어도 하나의 웨이퍼 층 에지의 예상 위치를 정의하는 단계를 포함할 수 있다.
상기 방법은, 반사 소자의 내측부가 적어도 웨이퍼의 에지에 의해 숨겨지고 반사 소자의 외측부가 웨이퍼에 의해 숨겨지지 않도록 배치되는 반사 소자를 포함할 수 있는 척 상에 웨이퍼를 배치하는 단계를 포함할 수 있다.
반사 소자는 거울일 수 있다.
상기 방법은, 웨이퍼의 에지에 인접하고 층의 에지와는 상이한 적어도 하나의 웨이퍼 층 에지를 배치하도록 웨이퍼 에지 영역의 이미지를 처리하는 단계를 포함할 수 있다.
상기 방법은, 그레이스케일의 형태학적 연산자(grayscale morphologic operators)와 결합되는 에지 구동 크로스 양방향 필터링(edge driven cross bilateral filtering)의 반복적인 적용; 및 컨볼루션 커널 작업(convolution kernel operations)과 형태학적 미분(morphologic derivatives)을 포함하지만 이에 제한되지 않는 차동 연산자의 적용 중 적어도 하나를 수행함으로써, 웨이퍼의 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계를 포함한다.
상기 방법은, 에지 방향 정보, 변동의 정도(fluctuation severity) 및 교차점(intersections)에 따른 연속적인 에지의 설정가능한 분할을 포함하는 에지 벡터 데이터의 추출; 및 갭 영역에서의 극 내삽(polar interpolation) 및 외삽(extrapolation)을 포함하는, 단절된 에지 세그먼트의 결합된 에지 세그먼트로의 병합 중 적어도 하나에 의해 웨이퍼의 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계를 포함할 수 있다.
상기 방법은, 낮은 확률의 특이점(outliers)을 배제하면서 임의 허프 변환(randomized Hough transform)을 적용함으로써 웨이퍼의 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계; 및 최신 원형/타원형 솔루션을 기반으로 극 내삽을 사용하여 에지 세그먼트들 사이의 갭 영역을 보간하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 검사 시스템으로 송신하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 계측 시스템으로 송신하는 단계를 포함할 수 있다.
상기 방법은 다른 해상도의 웨이퍼 에지 영역의 이미지를 획득하는 단계; 및 웨이퍼의 에지의 위치를 파악하기 위해 다른 해상도의 에지 영역의 이미지를 처리하는 단계를 포함할 수 있다.
상기 방법은, 카메라에 의해 비-에지(non-edge) 영역의 이미지를 획득하는 단계로서, 비-에지 영역의 이미지는 웨이퍼 에지 영역과 상이한 영역의 이미지인 단계; 및 결함을 검출하기 위해 비-에지 영역의 이미지를 처리하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 검사 시스템으로 송신하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 계측 시스템으로 송신하는 단계를 포함할 수 있다.
방법은: X-Y 스테이지에 의해 웨이퍼를 이동시키면서 웨이퍼 에지 영역의 이미지를 획득하는 단계; 및 웨이퍼의 에지의 위치를 파악하고 계측 프로세스, 검사 프로세스 또는 둘 모두에 관련된 정보를 제공하기 위해 웨이퍼 에지 영역의 이미지를 처리하는 단계를 포함한다.
상기 방법은 웨이퍼의 에지의 위치를 기반으로 하여 관심 영역을 정의하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼의 에지의 위치 및 웨이퍼의 에지와 다른 웨이퍼 층 에지의 예상 위치를 기반으로 하여 관심 영역을 정의하는 단계를 포함할 수 있다.
상기 방법은 각각의 관심 영역에 대하여 처리 알고리즘을 연관시키는 단계를 포함할 수 있으며, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘과 연관된다.
상기 방법에서 적어도 하나의 처리 알고리즘은 검사 프로세스이다.
적어도 하나의 처리 알고리즘은 계측 프로세스이다.
상기 방법은 웨이퍼 에지 영역의 이미지로부터 획득한 정보에 계측 프로세스를 적용하는 단계를 포함할 수 있다.
상기 방법은 웨이퍼 에지 영역의 이미지로부터 획득한 정보에 검사 프로세스를 적용하는 단계를 포함할 수 있다.
상기 방법은 카메라에 의해 웨이퍼의 비-에지 영역의 이미지를 획득하는 단계; 및 결함을 검출하기 위해 웨이퍼의 비-에지 영역의 이미지를 처리하는 단계를 포함할 수 있다.
시스템은: 카메라; 웨이퍼를 이동시키는 X-Y 스테이지로서, 상기 카메라는 웨이퍼 에지 영역의 이미지를 획득하도록 구성될 수 있는 X-Y 스테이지; 및 웨이퍼의 에지의 위치를 파악하기 위해 웨이퍼 에지 영역의 이미지를 처리하도록 구성될 수 있는 프로세서를 포함할 수 있다.
프로세서는 웨이퍼의 에지의 노치 또는 라인을 검출하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치 및 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 하여 웨이퍼의 정렬을 결정하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치를 기반으로 하여 적어도 하나의 웨이퍼 층 에지의 예상 위치를 정의하도록 구성될 수 있다.
상기 시스템은 반사 소자의 내측부가 적어도 웨이퍼의 에지에 의해 숨겨지고 반사 소자의 외측부가 웨이퍼에 의해 가려지지 않도록 배치되는 반사 소자를 포함할 수 있는 척을 포함할 수 있다.
반사 소자는 거울이다.
프로세서는 웨이퍼의 에지에 인접하고 층의 에지와 상이한 적어도 하나의 웨이퍼 층 에지의 위치를 파악하기 위해 웨이퍼 에지 영역의 이미지를 처리하도록 구성될수 있다.
프로세서는, 그레이스케일의 형태학적 연산자와 결합되는 에지 구동 크로스 양방향 필터링의 반복적인 적용; 및 컨볼루션 커널 작업 및 형태학적 미분을 포함하지만 이에 제한되지 않는 차동 연산자의 적용 중 적어도 하나를 수행함으로써, 웨이퍼의 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하도록 구성될 수 있다.
프로세서는, 에지 방향 정보, 변동의 정도 및 교차점에 따른 연속적인 에지의 설정가능한 분할을 포함하는 에지 벡터 데이터의 추출; 및 갭 영역에서의 극 내삽 및 외삽을 포함하는 단절된 에지 세그먼트의 결합된 에지 세그먼트로의 병합 중 적어도 하나에 의해, 웨이퍼 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하도록 구성될 수 있다.
프로세서는 낮은 확률의 특이점을 배제하면서 임의 허프 변환을 적용함으로써 웨이퍼의 에지 및 웨이퍼 층 에지 중 적어도 하나를 검출하고, 최신 원형/타원형 솔루션을 기반으로 극 내삽을 사용하여 에지 세그먼트들 사이의 갭 영역들을 보간하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 검사 시스템으로 송신하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 계측 시스템으로 송신하도록 구성될 수 있다.
프로세서는 다른 해상도의 웨이퍼 에지 영역의 이미지를 획득하고, 웨이퍼의 에지의 위치를 파악하기 위해 다른 해상도의 에지 영역의 이미지를 처리하도록 구성될 수 있다.
프로세서는 다른 해상도의 웨이퍼 에지 영역의 이미지를 획득하고, 웨이퍼의 에지의 위치를 파악하기 위해 다른 해상도의 에지 영역의 이미지를 처리하도록 구성될 수 있다.
카메라는 비-에지 영역의 이미지를 획득하도록 구성될 수 있으며, 비-에지 영역의 이미지는 웨이퍼 에지 영역과 상이한 영역의 이미지이며, 프로세서는 결함을 검출하기 위해 비-에지 영역의 이미지를 처리하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 검사 시스템으로 송신하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 계측 시스템으로 송신하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치를 기반으로 하여 관심 영역을 정의하도록 구성될 수 있다.
프로세서는 웨이퍼의 에지의 위치 및 웨이퍼의 에지와 상이한 웨이퍼 층 에지의 예상 위치를 기반으로 하여 관심 영역을 정의하도록 구성될 수 있다.
프로세서는 각각의 관심 영역에 대하여 처리 알고리즘을 연관시키도록 구성될 수 있으며, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘과 연관된다.
적어도 하나의 처리 알고리즘은 검사 프로세스이다.
적어도 하나의 처리 알고리즘은 계측 프로세스이다.
프로세서는 웨이퍼 에지 영역의 이미지로부터 획득한 정보에 대해 계측 프로세스를 적용하도록 구성될 수 있다.
프로세서는 웨이퍼 에지 영역의 이미지로부터 획득한 정보에 대해 검사 프로세스를 적용하도록 구성될 수 있다.
본 발명으로 간주되는 특징은 본 명세서의 결론부에 특히 언급되고 명백하게 청구된다. 그러나, 구조 및 동작 방법 둘 모두에 대한 본 발명은 그 목적, 구성 및 효과와 함께, 첨부된 도면 및 이어지는 발명의 상세한 설명을 참조로 가장 잘 이해될 수 있다.
도 1은 종래의 척을 도시한다.
도 2는 종래의 웨이퍼의 에지의 단면도이다.
도 3 및 도 4는 본 발명의 다양한 실시예에 따른 척을 도시한다.
도 5는 본 발명의 일 실시예에 따른 원형 X-Y 정합 및 정렬 스캔을 도시한다.
도 6은 본 발명의 일 실시예에 따른 다수의 웨이퍼 영역 이미지들을 도시한다.
도 7은 본 발명의 일 실시예에 따른 합성 웨이퍼 에지 이미지 및 에지 이미지를 도시한다.
도 8은 본 발명의 일 실시예에 따른 방법을 도시한다.
도 9은 본 발명의 일 실시예에 따른 방법을 도시한다.
도 10은 본 발명의 일 실시예에 따른 방법을 도시한다.
도 11은 본 발명의 일 실시예에 따른 방법을 도시한다.
도 12는 본 발명의 일 실시예에 따른 래스터(raster) 스캔 패턴을 도시한다.
도 13은 본 발명의 다양한 실시예에 따른 다양한 관심 영역들을 도시한다.
도 14는 본 발명의 일 실시예에 따른 시스템을 도시한다.
단순하고 명확한 설명을 위해, 도면에 도시된 구성요소들은 반드시 축척에 따라 도시되지는 않았음이 인식될 것이다. 예를 들어, 명확성을 위해 구성요소들 중 일부의 치수는 다른 구성요소에 비해 과장되어 있을 수 있다. 나아가, 적절하게 고려되는 경우, 도면번호는 대응하거나 유사한 구성요소를 나타내도록 도면에서 반복될 수 있다.
이어지는 상세한 설명에서, 다수의 구체적인 사항들이 본 발명의 철저한 이해를 제공하기 위해 제공된다. 그러나, 통상의 기술자는 본 발명이 이러한 구체적인 사항들 없이도 구현될 수 있음을 이해할 것이다. 다른 예에서는 본 발명을 애매하게 하지 않도록 하기 위해, 공지된 방법, 과정 및 컴포넌트들을 상세하게 기술하지 않았다.
본 발명의 일 실시예에 따르면, 웨이퍼의 에지는, 이미지로 촬영되며, 그 후 X-Y 스테이지를 포함하는 시스템을 이용하고 웨이퍼의 비-에지 영역(웨이퍼 에지 영역과 상이한 웨이퍼의 영역)의 이미지를 촬영하기 위해 사용되는 동일한 광학 소자를 사용함으로써 검출된다. 이는 웨이퍼 에지 검사를 위한 전용 카메라 및 웨이퍼의 다른 영역(구역)의 이미지를 촬영하기 위한 적어도 하나의 다른 카메라를 사용하는 종래의 해결책에 대비된다. 본 발명의 다른 실시예에 따르면, 또한 동일한 광학 소자가 웨이퍼의 정렬 및 웨이퍼 에지 정합을 위해 사용된다.
본 발명의 일 실시예에 따르면, 척이 제공된다. 척은 웨이퍼의 아래에 장착되어(웨이퍼가 척 상에 배치되는 경우임) 선명한 웨이퍼 에지 이미지를 획득하게 하는 반사성 "스커트(skirt)"와 같은 반사 소자를 포함할 수 있다. 반사 소자는 웨이퍼에 접촉하도록 배치(척의 상면과 나란히 정렬됨)될 수 있거나, 다른 높이에 배치(예를 들어, 척의 상면보다 약간 아래에 배치됨)될 수 있다.
본 발명의 다양한 실시예에 따르면, 하드웨어를 약간만 변경함으로써, 웨이퍼 검사 및 계측에 추가하여 웨이퍼 에지 검사를 수행하는 방법 및 시스템이 제공된다.
본 발명의 일 실시예에 따르면, 전용 카메라가 필요 없다. 전체 웨이퍼 표면의 검사 및 계측을 위해 사용되는 동일한 카메라가 웨이퍼 노치/플랫 배향의 검출 및 웨이퍼 에지 영역의 검사 및 계측을 위해 사용될 수 있다.
본 발명의 일 실시예에 따르면, 웨이퍼 노치/플랫 배향의 검출을 위해 요구되는 전용의 예비 정렬 시스템 및 과정을 필요로 하지 않는다.
본 발명의 일 실시예에 따르면, 웨이퍼 에지 검사를 위한 전용 스테이지가 필요 없다. 웨이퍼 에지 영역의 검사 및 계측은, X-Y 스테이지의 X-Y 범위를 확장시킴으로써 전체 웨이퍼 표면의 검사 및 계측의 일부로 수행될 수 있다.
웨이퍼 에지 영역의 이미지에서 관심 영역(관심 구역)을 정의하는 것이 필요하다. 웨이퍼 비-에지 영역과 달리 웨이퍼 에지 영역의 이미지는 웨이퍼에 속하지 않는 영역의 이미지를 포함한다. 또한, 웨이퍼의 에지의 다른 부분으로부터 얻은 웨이퍼 에지 영역의 이미지는 관심 영역의 위치에 의해 서로 차이가 있을 수 있다. 예를 들어, 웨이퍼의 상부로부터 얻어진 웨이퍼 에지 영역의 이미지는 그 상부에 관련없는 영역을 포함하는 반면, 웨이퍼의 하부로부터 얻어진 웨이퍼 에지 영역의 이미지는 그 하부에 관련없는 영역을 포함할 것이다. 따라서, 다이에서 다이 또는 다이에서 기준치와 같은 검출 프로세싱 알고리즘을 적용하는 경우, 이러한 차이가 고려되어야 할 것이다. 웨이퍼의 에지 및 그 다양한 상부층은 원형일 것이지만 일반적으로 변형되어 있을 것이며, 그 결과 관심 영역의 검출을 더 복잡하게 만든다. 이는 예시적으로 도 12의 웨이퍼 에지 영역 이미지(42(6) 및 42(7))에 도시되어 있다.
본 발명의 다양한 실시예에 따르면, 웨이퍼의 에지가 검출되는 경우, 웨이퍼 층 에지(웨이퍼의 에지와는 다른 것임)의 위치를 파악하거나 추정할 수 있다. 예를 들어, 웨이퍼의 에지와 웨이퍼 층 에지 사이에 존재하는 기정의된 거리가 추정될 수 있다. 상기 추정은 이전에 검출된 웨이퍼 층 에지에 의해 영향받을 수 있으며, 이전의 검사 또는 계측 결과 등에 영향을 미칠 수도 있다.
척( Chuck )
도 3 및 도 4는 본 발명의 일 실시예에 따른 척(30)을 도시한다. 척(30)은 각각 200 mm 웨이퍼 및 300 mm 웨이퍼의 에지에 반사성 배경을 제공하도록 배치된 두 개의 이격된 반사 소자(32 및 34)를 포함한다.
제 1 반사 소자(32)는 200 mm보다 작은 내측 반경 및 200 mm보다 큰 외측 반경을 갖는 링이다.
제 2 반사 소자(34)는 200 mm보다 작은 내측 반경 및 300 mm보다 큰 외측 반경을 갖는 링이다.
정합 스캔( Registration Scan )
본 발명의 일 실시예에 따르면, 정합 스캔이 실시되어 동적인 웨이퍼 에지 층의 정합 및 추적을 가능하게 할 수 있다.
정합 스캔은 X-Y 스테이지 및 영역 카메라를 사용하여 실행될 수 있다. 영역 카메라는 웨이퍼의 에지 영역과 상이한 웨이퍼의 영역의 검사를 위해 사용될 수도 있다.
정합 스캔은 추정된 웨이퍼 중심, 알려진 웨이퍼 직경 및 사용자가 정의한 웨이퍼 정점(wafer apex)으로부터의 관심 영역으로부터 유도된 원형 경로를 근사적으로 계산하는 연관된 X-Y 모션을 포함할 수 있다. 따라서, 웨이퍼 에지의 예상 위치는 x-y 스테이지를 이용함으로써 획득된 일련의 이미지들에 의해 이미지가 획득된다.
영역 카메라(예컨대 도 14의 카메라(1010))는 웨이퍼 에지 영역 이미지(42)라고 불리는 일련의 이미지들을 획득한다. 이러한 웨이퍼 에지 영역 이미지(42)는 웨이퍼의 에지의 이미지뿐만 아니라 웨이퍼 및 척의 추가적인 영역에 대한 이미지까지 포함한다. 각각의 웨이퍼 에지 이미지(42)에 포함되는 영역의 사이즈는 사용자에 의해 정의될 수 있으나, 반드시 그러한 것은 아니다. 일반적으로, 웨이퍼의 에지보다 훨씬 더 큰 영역 및 그에 인접한 영역까지 이미지로 촬영된다.
도 5는 웨이퍼(30) 및 정합 스캔 도중 획득되는 다수의 웨이퍼 에지 영역 이미지들(42)을 도시한다. 이러한 웨이퍼 에지 영역 이미지들(42)은 무작위하게 런-타임으로 계산된 인터벌로 획득될 수 있어, 사용자가 정의한 관심 영역은 2π 섹터에 걸쳐 완전히 포함될 수 있다. 웨이퍼 에지 영역 이미지(42)는 중첩될 수 있다. 각각의 웨이퍼 에지 영역 이미지(42)는 웨이퍼 에지 영역의 이미지 부분(45) 및 웨이퍼 주변부분의 이미지 부분(43)을 포함할 수 있다. 주변부분은 반사 소자를 포함할 수 있으며, 척(30)의 상면의 비-반사 부분을 포함할 수도 있다.
웨이퍼 에지 영역의 이미지(42)는 웨이퍼의 노치 또는 플랫을 검출함으로써 웨이퍼의 배향을 검출하도록 처리될 수 있다. 또한, 웨이퍼의 에지의 위치는 웨이퍼 위치 정보를 제공한다.
노치 또는 플랫의 검출은 정규화된 상관관계(normalized correlation) 및 기하학적인 모델 발견(geometric model finding)을 포함하지만 이에 제한되지 않는 원형 및 패턴 매칭 기술의 편차와 같은 수단에 의해 구현될 수 있다. 웨이퍼의 에지는 원형으로 예상되고, 플랫(또는 노치)은 원형 형상으로부터 주요한 편차를 제공한다.
도 5는 또한 웨이퍼 에지 영역 이미지(42)의 획득 도중 도입되는 선형적인 이동을 도시한다. 점선으로 된 세 화살표는 X축 모션, Y축 모션 및 이들 두 이동의 결합을 도시한다. 예를 들어, X축 이동은 점선 화살표(91)로 도시되고, Y축 이동은 점선 화살표(92)로 도시되고, 전체 이동(X축 및 Y축 이동의 결합)은 점선 화살표(93)로 도시된다.
도 5는 웨이퍼(30)의 에지와 내측 원(33) 사이에 정의되는 환형의 관심 영역을 도시한다. 이러한 관심 영역은 웨이퍼 에지 영역을 정의할 수 있다.
도 6은 본 발명의 일 실시예에 따른 다수의 웨이퍼 에지 영역 이미지들(42(1) 내지 42(6))을 도시한다.
이러한 웨이퍼 에지 영역 이미지들(42(1) 내지 42(6))은 중첩되지 않는다. 웨이퍼 에지 영역 이미지들(42(1) 내지 42(6))은 다음을 도시한다:
i. 웨이퍼(61)의 에지,
ii. 상부 사면(22) 및 층(28 및 29)에 의해 덮이지 않는 상면(24)의 일부에 대응하는 백색 영역(62),
iii. 층(28)에 대응하는 회색 영역(63),
iv. 층29)에 대응하는 패턴화된 영역(64), 및
v. 노치(65).
영역(61 내지 64) 및 노치(65)는 도 7의 합성 웨이퍼 에지 이미지(50) 및 도 7의 에지 이미지(60)에도 도시된다. 에지 이미지(60)는 합성 에지 이미지(50)의 에지를 나타낸다.
웨이퍼 에지 영역 이미지(42)는 도 7의 합성 웨이퍼 에지 이미지(50)와 같은 하나의 합성 웨이퍼 에지 이미지를 제공하도록 처리될 수 있다. 합성 웨이퍼 에지 이미지(50)는 웨이퍼 에지 영역 이미지(42)로부터 중첩 영역을 제거하고 실질적으로 원형인 웨이퍼 에지를 라인(51)으로 변환하도록 상기 웨이퍼 에지 영역 이미지(42)의 비선형 변환을 수행함으로써 생성된다. 비선형 변환은 웨이퍼 에지 영역 이미지(32)의 극좌표를 카테시안 좌표로 변환할 수 있다.
웨이퍼 에지 영역 이미지(42) 또는 합성 웨이퍼 에지 이미지(50)는 각각의 층의 에지를 검출하도록 처리되어, 관심 영역(예컨대, 층)을 검출하고 각각의 관심 영역에 적용될 처리 알고리즘을 결정할 수 있다.
웨이퍼 에지 영역 이미지의 처리는 동적인 층 구획(관심 영역을 정의하기 위한 것임)으로 사용될(그러나 이에 제한되지는 않음) 웨이퍼 에지 층의 기하학적인 데이터(에지 스트립 이미지)를 생성할 수 있다.
웨이퍼 에지 층의 기하학적 데이터 추출( Wafer edge layers Geometric Data Extraction )
기하학적인 데이터의 추출에 대한 개략적인 설명이 도 8에 도시된다. 에지 스트립(웨이퍼 에지 이미지(50))이 동적이고 설정 가능한 웨이퍼 레벨 샘플링, 단순한 기하학적 변환 및 이미지 모자이크 생성을 사용하여 생성될 수 있다.
서로 다른 웨이퍼 층의 에지가 다양한 에지 검출 알고리즘을 사용하여 검출될 수 있다. 예를 들어, 상기 알고리즘은 멀티-스케일 모델링 접근방법을 사용하는 것을 포함할 수 있으며, 여기서 에지의 특징은 다수의 기하학적인 차원에서 서로 다른 스케일로 개별적으로 발견되고 분석되거나 결합되며, 상기 차원은 반경방향(radial) 차원과 접선방향(tangential) 차원을 포함하지만 이에 제한되지는 않는다. 에지 분석 정보가 전송되고 스케일들 사이에서 사용될 수 있다.
서로 다른 스케일은 서로 다른 사이즈의 픽셀을 의미한다. 따라서, 제 1 이미지가 특정 해상도(예를 들어, N × M의 픽셀)로 획득되는 경우, 이는 더 낮은 해상도의 이미지로 변환되며, 예를 들어, N/2 × M/2의 픽셀을 갖는 제 2 이미지, N/4 × M/4의 픽셀을 갖는 제 3 이미지 및 다른 낮은 해상도의 이미지로 변환될 수 있다.
스케일링은 낮은 해상도의 이미지를 제공하기 위해 높은 해상도의 이미지의 픽셀들의 평균을 구하는 단계(또는 병합하는 단계)를 포함할 수 있다.
따라서, 1000 × 1000 픽셀의 제 1 이미지는, 제 1 이미지의 각각의 네 개의 픽셀들의 평균을 구하거나 병합하여 제 2 이미지의 하나의 픽셀로 변환함으로써, 500 × 500 픽셀의 제 2 이미지로 변환될 수 있다.
도 8은 본 발명의 일 실시예에 따른 방법(600)을 도시한다.
방법(600)은 일련의 단계(610 내지 660)를 포함한다. 단계(660) 뒤에는 단계(630)가 수행될 수 있다. 단계(630 내지 660)의 서로 다른 반복이 서로 다른 해상도(서로 다른 스케일)의 이미지에 대해 실행될 수 있다.
단계(610)는 정합 스캔으로부터 일련의 이미지들을 획득하는 단계를 포함한다. 상기 이미지들은 웨이퍼 에지 영역 이미지들로 언급된다.
단계(620)는 합성 웨이퍼 에지 이미지(50)와 같은 웨이퍼 레벨 "스트립 이미지"를 생성하는 단계를 포함한다. 합성 웨이퍼 에지 이미지(50)는 웨이퍼의 전체 에지 또는 그 일부에 대한 이미지를 포함한다. 합성 웨이퍼 에지 이미지(50)는 가장 높은 해상도의 이미지일 수 있으며, 이러한 관점에서, 합성 웨이퍼 에지 이미지(50)로부터 생성된 스케일 레벨 이미지는 낮은 해상도를 갖는다.
단계(630)는 스케일 레벨 이미지를 생성하는 단계를 포함한다. 단계(630 내지 660)의 첫 번째 반복 도중, 스케일 레벨 이미지는 가장 큰 픽셀을 갖는 가장 낮은 해상도의 이미지일 수 있다. 하지만 반드시 그러한 것은 아니며, 상기 이미지는 가장 높은 해상도의 이미지 또는 중간 해상도의 이미지일 수도 있다.
단계(640)는 에지 검출 및 노치나 플랫의 검출 중 적어도 하나를 수행하는 단계를 포함한다.
단계(650)는 상부 웨이퍼 에지 층의 과도 에지(transition edges)(또한 에지 또는 과도부로도 불림)를 추적하기 위해 분석을 적용하는 단계를 포함한다. 단계(650)는 층(28 및 29)과 같은 층의 에지 또는 웨이퍼에 속하거나 카메라에 의해 관찰될 수 있는 임의의 다른 층의 에지를 검출하는 단계를 포함할 수 있다.
단계(660)는 과도부의 물리적인 성질에 맞추기 위해 각각의 과도부의 원시 데이터(raw data)를 모델링하는 단계를 포함한다. 단계(660)는 관심 영역을 결정하는 단계 및 각각의 관심 영역에 처리 알고리즘을 연관시키는 단계를 포함할 수 있다. 이러한 처리 알고리즘은 검사 알고리즘, 검증 알고리즘, 계측 알고리즘 등일 수 있다. 처리 알고리즘은 서로 다른 층에 맞춰 조정될 수 있으며, 즉 그 물질, 예상되는 구조 등에 맞추어 조정된다. 알고리즘의 비제한적인 예는 균일한 표면을 위한 알고리즘, 패턴화된 표면을 위한 알고리즘, 특정 형상을 발견하기 위한 알고리즘 등을 포함할 수 있다.
단계(660) 뒤에는 새로운 스케일 레벨을 선택하고 단계(630)으로 진행하는 단계 또는 프로세스를 종료하는 단계 중 어느 하나가 수행된다.
단계(630)의 에지 검출은 단계(630 내지 660)의 각각의 반복 도중 이전 반복으로부터 획득한 정보를 사용하여 실행될 수 있다. 에지는 단계(630)의 다른 반복 도중 실행되는 에지 검출 시도의 출력을 기반으로 검출될 수 있다.
본 발명의 일 실시예에 따르면, 단계(630)는 다음을 포함할 수 있다:
i. 그레이스케일 형태학적 연산자와 결합된 에지 구동 크로스 양방향 필터링의 반복적인 적용.
ii. 컨볼루션 커널 작업 및 형태학적 미분을 포함하지만 이에 제한되지 않는 차동 연산자의 적용.
iii. 에지 방향 정보, 변동의 정도 및 교차점에 따른 연속적인 에지의 설정가능한 분할을 포함하는 에지 벡터 데이터의 추출.
iv. 갭 영역에서의 극 내삽 및 외삽을 포함하는 단절된 에지 세그먼트의 결합된 에지 세그먼트로의 병합.
v. 노이즈 및 특이점 필터링용 방법 및 알고리즘을 포함하는 통계적 분석 및 모델링. 이는 낮은 확률의 특이점을 배제하는 맞춤형 임의 허프 변환을 포함할 수 있다. 세그먼트들 사이의 갭 영역은 최신 원형/타원형 솔루션을 기반으로 하는 극 내삽을 사용하여 보간된다.
웨이퍼 검사 및 계측 시나리오 - 런 타임( Wafer Inspection and Metrology Scenario - Run Time )
도 9는 본 발명의 일 실시예에 따른 방법(700)을 도시한다.
방법(700)은 단계(702, 704, 710, 720, 730, 740, 750, 760, 770 및 780)을 포함한다.
방법(700)은 상부 웨이퍼 에지 검사 특징을 나타내면서 웨이퍼 검사 및 계측 런-타임 흐름 시나리오를 제공할 수 있다. 방법(700)은 웨이퍼 에지 영역 및 웨이퍼 비-에지 영역 둘 모두의 이미지를 촬영하는 단계를 포함한다.
웨이퍼 에지 영역 검사는, 웨이퍼 에지 구획화(wafer edge zoning)에 필요한 원형 X-Y 정합 스캔이 추가된 일반적인 웨이퍼 표면 스캔의 일부로 구현될 수 있다.
단계(702)는 전반적인 웨이퍼 정렬(global wafer alignment)을 수행하는 단계를 포함한다.
단계(702) 뒤에 단계(704)가 수행된다.
단계(704)는 정합 스캔(또한 원형 X-Y 정합 스캔으로도 불림)을 수행하는 단계를 포함하며, 상기 정합 스캔은 X-Y 스테이지를 사용하여 웨이퍼 에지 영역의 이미지를 획득하는 단계를 포함한다.
단계(740) 뒤에 단계(710)이 수행된다.
단계(710)은 상부 웨이퍼 에지 층을 계산하는 단계 및 과도부(transitions) 정합을 수행하는 단계를 포함한다. 이 단계는 웨이퍼의 에지 및 웨이퍼의 에지에 인접한 층의 에지(과도부)를 발견하는 단계를 포함한다.
단계(710) 뒤에 단계(720 및 730)이 수행된다.
단계(720)는 노치 또는 플랫의 위치, 웨이퍼 배향, 웨이퍼 식별자(OCR(Optical Character Recognition)을 적용함으로써 발견됨)와 같은 웨이퍼 레벨 특징을 계산하는 단계를 포함한다.
단계(730)는 전체 웨이퍼의 이미지 또는 적어도 웨이퍼 에지 영역 및 웨이퍼 비-에지 영역의 이미지를 획득하는 단계를 포함한다. 단계(730)는 모든 요구되는 웨이퍼 영역의 표면 스캔을 수행하는 단계를 포함할 수 있으며, 예를 들어, 패턴화된 영역 및 추가적으로 패턴화되지 않은 영역의 표면 스캔을 수행하는 단계를 포함한다. 이러한 이미지들은 임의의 광학적 구성에 의해 획득될 수 있으며, 특히 웨이퍼 에지 영역 및 다른 웨이퍼 영역의 이미지를 획득하기 위해 사용된 카메라와 동일한 카메라(또는 카메라들)을 사용하여 획득될 수 있다.
단계(730)는 래스터 스캔 패턴 또는 다른 비-원형 패턴으로 웨이퍼를 스캐닝하면서 이미지를 획득하는 단계를 포함할 수 있다.
도 12는 웨이퍼 에지 영역 이미지(42) 및 웨이퍼 비-에지 영역 이미지(44)가 획득되는 도중의 래스터 스캔 패턴(1200)을 도시한다. 웨이퍼 비-에지 영역 이미지는 다른 스캔 패턴을 사용하여 획득될 수도 있다.
단계(730) 뒤에 단계(740)이 수행된다.
단계(740)는 상부 웨이퍼 에지 영역 상에 "동적인 구획화(dynamic zoning)"를 수행하는 단계를 포함한다. 상부 웨이퍼 에지 영역은 웨이퍼의 배면 또는 하층에 포함되지 않으므로 "상부(top)"로 불린다. 동적인 구획화는 다양한 처리 알고리즘에 의해 처리될 관심 영역을 정의하는 단계를 포함한다. 관심 영역은 에지 또는 에지의 일부 사이에 정의되는 전체 영역을 포함할 수 있다.
도 13은 본 발명의 다양한 실시예에 따른 다양한 관심 영역을 도시한다. 웨이퍼 에지 이미지(42(6))는 층(29)에 대응하는 영역(1202), 상부 사면 영역에 대응하는 영역(1203) 및 웨이퍼 에지 영역(1204)을 포함한다. 영역(1202, 1203 및 1204)들 각각은 관심 영역으로 정의될 수 있다. 관심 영역(1201)으로 도시된 바와 같이, 이들 영역 중 일부가 관심 영역으로 정의될 수도 있다. 다른 예로, 관심 영역은 검출된 에지로부터 기정의된 거리(또는 보다 작은 거리 범위)에 위치하도록 정의될 수도 있다.
웨이퍼 에지 이미지(42(7))는 층(29)에 대응하는 영역(1207), 상부 사면 영역에 대응하는 층(1206) 및 웨이퍼 에지 영역(1205)를 포함한다. 영역들(1205, 1206 및 1207) 각각은 관심 영역이 될 수 있다. 관심 영역(1208)으로 도시된 바와 같이, 이들 영역 중 일부가 관심 영역으로 정의될 수 있다. 다른 예로, 관심 영역은 검출된 에지로부터 기정의된 거리(또는 보다 작은 거리 범위)에 위치하도록 정의될 수도 있다.
다시 도 9를 참조하면, 단계(740)는 다음과 같은 단계들 중 적어도 하나를 포함할 수 있다:
i. 이미지 (프레임) 및 이미지 메타데이터를 수신하는 단계로서, 이미지는 표준 영역 카메라(비 웨이퍼 에지 영역을 촬영하기 위해 사용되는 카메라임)에 의해 획득될 수 있으며, 웨이퍼 에지 영역 이미지의 획득은 표준 웨이퍼 영역의 연장일 수 있다.
ii. 이전에 수행된 정합 스캔으로부터 획득한 데이터를 기반으로 하여, 획득된 이미지에서 웨이퍼 에지 영역 기하학적 데이터를 계산하는 단계.
iii. 이전에 수행된 계산에 대하여 이미지 내에서 관심 영역을 업데이트하는 단계. 예를 들어, 프레임이 층(또는 웨이퍼 층 에지)의 일부를 포함하는 경우, 관심 영역의 위치는 업데이트되고 다양한 처리 알고리즘으로 보고될 수 있다.
iii. 웨이퍼 레벨 마스킹/구획화 영역을 업데이트하는 단계로서, 상기 영역은 노치 영역 및 웨이퍼 식별 영역을 포함하지만 이에 제한되지는 않는다. 이 단계는 영역을 무시하는 단계("상관하지 않는" 마스크) 또는 OCR과 같이 수동으로 정의된 웨이퍼 레벨 마스크에 의해 정의될 수 있는 임의의 다른 웨이퍼 레벨 프로세싱을 적용하는 단계를 포함할 수 있다.
단계(740) 뒤에 단계(750 및 760)가 수행된다.
단계(750)는 스캔에 사용된 광학장치에 대하여 웨이퍼 에지 영역을 재구획화하는 단계를 포함한다. 이 단계는 보다 높은 배율(보다 높은 해상도)의 이미지를 기반으로 웨이퍼 층 에지의 위치를 재발견(재정의)하는 단계를 포함할 수 있다.
단계(750) 뒤에 단계(760 및 770)가 수행된다.
단계(760)는 스캐닝된 영역 상에서 표면 결함을 검출하는 단계를 포함한다. 단계(760)는 결함을 검출하기 위해 하나 또는 그 이상의 관심 영역에 하나 또는 그 이상의 처리 알고리즘을 적용하는 단계를 포함한다.
단계(760) 뒤에 단계(770)가 수행된다.
단계(770)는 우수한 상부 웨이퍼 에지 계측을 계산하는 단계를 포함한다. 상기 계산은 단계(750) 도중 획득될 수 있는 보다 정확한 정보에 응답할 수 있다.
단계(770) 뒤에 단계(780)가 수행된다.
단계(780)는 표면 결함, 웨이퍼 층 에지들 간의 거리, 웨이퍼의 중심에 대한 웨이퍼 층 에지의 이심률, 웨이퍼를 가로지르는 웨이퍼 층 에지의 변동, 또는 임의의 다른 측정가능하거나 계산되는 웨이퍼 층 에지의 성질을 포함하지만 이에 제한되지 않는 최종 결과를 생성하는 단계를 포함한다.
웨이퍼 검사 및 계측 시나리오 - 설정( Wafer Inspection and Metrology Scenario - Setup )
도 10은 본 발명의 일 실시예에 따른 방법(800)을 도시한다. 방법(800)은 웨이퍼 에지 영역 특징 발견에 웨이퍼 검사 및 계측 설정을 제공할 수 있다.
방법(800)은 일련의 단계(810 내지 880)를 포함한다.
방법(800)은 작업을 시작하는 단계(810)에서 시작한다. 이는 표준적인 기준 다이 및 웨이퍼 레이아웃 생성을 정의하는 단계를 포함할 수 있다.
단계(810) 뒤에 웨이퍼의 중심을 학습하는 단계(820)가 수행된다. 이 단계는 웨이퍼의 중심의 위치를 결정하는 단계(정확한 방식 또는 전반적인 추정)를 포함할 수 있다.
단계(820) 뒤에 정합 스캔 파라미터를 설정하거나 정의하는 단계(830)가 수행되며, 상기 정합 스캔 파라미터는 광학 해상도, 이미지의 사이즈, 이미지들 간의 중첩, 스캔 지속기간이지만 이에 제한되지는 않는다. 정합 스캔의 지속기간(보다 짧은 지속기간은 전체 처리량을 증가시킬 것임)과 획득되는 이미지의 정확도 간에는 트레이드 오프가 있을 수 있다.
단계(830) 뒤에 에지 정합 스캔을 수행하는 단계(840)가 수행된다.
단계(840) 뒤에 상부 웨이퍼 에지 정합 데이터를 계산하고 추가적으로 표시하는 단계(850)가 수행된다.
단계(850)는: (i) 웨이퍼의 에지를 검출하는 단계, (ii) 웨이퍼의 다른 상부 층의 에지를 검출하는 단계, (iii) 웨이퍼의 에지를 표시하는 단계, (iv) 웨이퍼 에지 영역을 표시하는 단계, (v) 웨이퍼의 다른 상부 층의 에지를 표시하는 단계, (vi) 합성 웨이퍼 에지 이미지(50)를 표시하는 단계, (vii) 에지 이미지(60)를 표시하는 단계 중 적어도 하나를 포함할 수 있다.
단계(850) 뒤에 상부 웨이퍼 에지 검사 파라미터를 설정하거나 정의하는 단계(860)가 수행된다.
단계(860) 뒤에 상부 웨이퍼 에지 계측 파라미터를 설정하거나 정의하는 단계(870)가 수행된다.
단계(870) 뒤에 관심 영역을 정의하거나 수신(웨이퍼 레벨 마스크 또는 검사 구역을 정의)하는 단계(880)가 수행된다. 단계(880)는 관심 영역을 정의하는 단계 및 관심 영역에 적용될 검사 처리 알고리즘 및 계측 처리 알고리즘을 선택하는 단계를 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 웨이퍼의 에지를 검사하는 방법(900)을 도시한다.
방법(900)은 단계(910)을 개시함으로써 시작된다.
단계(910)는 하나 또는 그 이상의 반사 소자를 포함하는 척에 웨이퍼를 배치하는 단계를 포함할 수 있다. 반사 소자는 반사 소자의 내측부가 적어도 웨이퍼의 에지에 의해 숨겨지고, 반사 소자의 외측부가 웨이퍼에 의해 숨겨지지 않도록 배치될 수 있다. 반사 소자는 거울일 수 있다. 대안적으로, 단계(910)는 반사 소자를 포함하지 않은 척 또는 척(30)과 상이한 임의의 다른 척에 웨이퍼를 배치하는 단계를 포함할 수 있다.
단계(910) 뒤에 카메라 및 웨이퍼 중 적어도 하나를 선형적으로 이동시키는 단계 및 웨이퍼 에지 영역 이미지를 획득하는 단계(920)가 수행된다. 이 단계는 X-Y 스테이지 또는 임의의 다른 스테이지를 사용하는 단계를 포함할 수 있다.
단계(930)는 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함한다.
단계(930)는 다음과 같은 단계(931 내지 938) 중 적어도 하나를 포함할 수 있다.
단계(931)는 웨이퍼의 에지의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함할 수 있다.
단계(932)는 웨이퍼의 에지에 인접한 웨이퍼 층의 적어도 하나의 추가적인 에지의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함할 수 있다.
단계(933)는 웨이퍼의 에지 및 적어도 하나의 추가적인 에지의 위치를 기반으로 하여 관심 영역을 정의하는 단계를 포함할 수 있다.
단계(934)는 각각의 관심 영역에 대하여 처리 알고리즘을 연관시키는 단계를 포함할 수 있으며, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘과 연관된다. 처리 알고리즘은 계측 알고리즘, 검사 알고리즘 또는 그 결합일 수 있다.
단계(935)는 처리 알고리즘에 의해 웨이퍼 에지 영역 이미지 내의 관심 영역을 처리하는 단계를 포함할 수 있다.
단계(936)는 웨이퍼의 에지의 위치 및 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 하여 웨이퍼의 정렬을 결정하는 단계를 포함할 수 있다.
단계(937)는 웨이퍼의 에지의 노치 또는 라인을 검출하는 단계를 포함할 수 있다.
단계(938)는 상이한 해상도의 웨이퍼 에지 영역 이미지를 획득하는 단계; 및 웨이퍼의 에지의 위치를 파악하기 위해 상이한 해상도의 에지 영역 이미지를 처리하는 단계를 포함할 수 있다.
방법(900)은 에지 영역과 다른 웨이퍼의 영역의 비-에지 영역 이미지를 카메라로 획득하는 단계; 및 결함을 검출하기 위해 비-에지 영역 이미지를 처리하는 단계(940)를 포함할 수 있다.
도 14는 본 발명의 일 실시예에 따른 시스템(1000)을 도시한다.
시스템(1000)은 척(1040), 카메라(1010), X-Y 스테이지(1020) 및 프로세서(1030)를 포함한다.
척(1040)은 척(30)과 동일하거나, 웨이퍼의 에지에 선명한 콘트라스트를 제공하는 하나 또는 그 이상의 반사 소자를 포함할 수 있다. 하나 또는 그 이상의 반사 소자는 반사 소자의 내측부가 적어도 웨이퍼의 에지에 의해 숨겨지고, 반사 소자의 외측부가 웨이퍼에 의해 숨겨지지 않도록 배치될 수 있다. 반사 소자는 거울일 수 있다.
X-Y 스테이지(102)는 웨이퍼(척(1040)에 의해 지지됨)와 카메라(1010) 사이에 선형적인 이동을 도입할 수 있다. X-Y 스테이지(1020)는 X-스테이지 및 Y-스테이지를 포함할 수 있으며, X-스테이지 및 Y-스테이지는 서로 연결되거나 서로 분리될 수 있다. X-스테이지 및 Y-스테이지 둘 모두는 척을 이동시킬 수 있다. 대안적으로, X-스테이지 및 Y-스테이지는 카메라를 이동시킨다. 대안적으로, X-스테이지 및 Y-스테이지 중 하나는 척을 이동시키며, 다른 하나는 카메라를 이동시킬 수 있다. X-Y 스테이지는 서로 직교하는 두 개의 축을 따라 이동할 수 있지만, 대안적으로 서로 직교하지 않는 축을 따라 이동할 수도 있다.
카메라(1010)는 웨이퍼 에지 영역 이미지(42) 및 웨이퍼 비-에지 영역(예컨대, 도 5의 원(33) 안에 위치하는 영역)의 이미지를 획득하도록 사용된다. 전체 웨이퍼는 예를 들어, 래스터 스캔 패턴을 사용하여 스캔될 수 있다.
전술한 바와 같이, X-Y 스테이지(1020)는 카메라(1010) 및 웨이퍼(척(1020)에 배치됨) 중 적어도 하나의 선형적인 이동을 도입시키는 동시에, 카메라(1010)는 웨이퍼 에지 영역 이미지(적어도 정합 스캔 도중에 획득함) 및 웨이퍼 비-에지 영역의 이미지를 획득한다.
웨이퍼 에지 이미지는 정합 스캔 및 다른 스캔, 예컨대 도 12에 도시된 바와 같은 스캔 도중 획득될 수 있다. 정합 스캔은 선택적인 방법이며, 웨이퍼 에지 영역 이미지는 웨이퍼 비-에지 영역과 동일한 스캔으로 획득될 수도 있다.
프로세서(1030)는 웨이퍼 에지 영역 이미지를 처리하도록 구성될 nt 있다. 프로세서는 다음과 같은 프로세스 중 적어도 하나를 수행할 수 있다:
i. 웨이퍼의 에지의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하는 프로세스.
ii. 웨이퍼의 에지에 인접한 웨이퍼 층의 적어도 하나의 추가적인 에지(예컨대, 도 2의 층(28 및 29)의 에지)의 위치를 파악하기 위해 웨이퍼 에지 영역 이미지를 처리하는 프로세스.
iii. 웨이퍼의 에지 및 적어도 하나의 추가적인 에지의 위치를 기반으로 관심 영역을 정의하는 프로세스.
iv. 각각의 관심 영역에 대하여 처리 알고리즘을 연관시키는 프로세스로서, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘과 연관된다. 처리 알고리즘은 계측 알고리즘, 검사 알고리즘 또는 그 조합일 수 있다.
v. 처리 알고리즘에 의해 웨이퍼 에지 영역 이미지 내의 관심 영역을 처리하는 프로세스.
vi. 웨이퍼의 에지의 위치 및 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 웨이퍼의 정렬을 결정하는 프로세스.
vii. 웨이퍼의 에지의 노치 또는 라인을 검출하는 프로세스.
viii. 다른 해상도의 웨이퍼 에지 영역 이미지를 획득하는 프로세스.
ix. 웨이퍼의 에지의 위치를 파악하기 위해 다른 해상도의 에지 영역 이미지를 처리하는 프로세스.
x. 비-에지 영역 이미지를 처리하는 프로세스.
시스템(100)은 전술한 방법 도는 이러한 방법의 단계의 임의의 조합을 실행할 수 있다.
전술한 방법 또는 그 조합(방법들의 조합 또는 방법의 단계들의 조합) 중 임의의 방법은 컴퓨터 프로그램 제품의 비-일시적인 컴퓨터로 읽을 수 있는 매체에 저장되는 명령을 실행하는 컴퓨터에 의해 실행될 수 있다.
(비록 단계들의 순서로 기술되더라도) 각각의 방법의 단계의 순서는 도면에 도시된 순서와 다를 수 있으며, 단계는 그 순서 외에 중복되거나 적어도 부분적으로 중복되는 방식으로 실행될 수 있다.
본 발명의 특정한 특징이 여기에 도시되고 기술되었으나, 많은 변형, 대체, 변경 및 치환이 통상의 기술자에 의해 수행될 것이다. 따라서, 첨부된 청구항은 본 발명의 진정한 사상 내에 이러한 모든 변형 및 변경을 포함하도록 의도된다.

Claims (48)

  1. X-Y 스테이지에 의해 웨이퍼를 이동시키고, 웨이퍼 에지 영역 이미지를 획득하는 단계; 및
    상기 웨이퍼의 에지의 위치를 파악하기 위해, 상기 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  2. 제 1항에 있어서,
    상기 웨이퍼의 에지의 노치 또는 라인을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  3. 제 1항에 있어서,
    상기 웨이퍼의 에지의 위치 및 상기 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 웨이퍼의 정렬을 결정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  4. 제 1항에 있어서,
    상기 웨이퍼의 에지의 위치를 기반으로 적어도 하나의 웨이퍼 층 에지의 예상 위치를 정의하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  5. 제 1항에 있어서,
    반사 소자의 내측부가 적어도 상기 웨이퍼의 에지에 의해 가려지고, 반사 소자의 외측부가 상기 웨이퍼에 의해 가려지지 않도록 배치되는 반사 소자를 포함하는 척 상에 상기 웨이퍼를 배치하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  6. 제 1항에 있어서,
    상기 반사 소자는 거울인 것을 특징으로 하는 웨이퍼 정합 방법.
  7. 제 1항에 있어서,
    상기 웨이퍼의 에지에 인접하고 층의 에지와 상이한 적어도 하나의 웨이퍼 층 에지의 위치를 파악하기 위해, 상기 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  8. 제 7항에 있어서,
    그레이스케일 형태학적 연산자(grayscale morphologic operators)와 결합된 에지 구동 크로스 양방향 필터링(edge driven cross bilateral filtering)의 반복적인 적용; 및
    컨볼루션 커널 작업(convolution kernel operations) 및 형태학적 미분(morphologic derivatives)을 포함하지만 이에 제한되지 않는 차동 연산자(differential operators)의 적용 중 적어도 하나를 수행함으로써, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  9. 제 7항에 있어서,
    에지 방향 정보, 변동의 정도 및 교차점에 따른 연속적인 에지의 설정가능한 분할을 포함하는 에지 벡터 데이터의 추출; 및
    갭 영역에서의 극 내삽(polar interpolation) 및 외삽(extrapolation)을 포함하는 단절된 에지 세그먼트를 결합된 에지 세그먼트로 병합하는 것 중 적어도 하나에 의해, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  10. 제 7항에 있어서,
    낮은 확률의 특이점(outliers)을 배제시키면서 임의 허프 변환(randomized Hough transform)을 적용함으로써, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  11. 제 7항에 있어서,
    상기 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 검사 시스템으로 송신하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  12. 제 7항에 있어서,
    상기 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 계측 시스템으로 송신하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  13. 제 1항에 있어서,
    다른 해상도의 웨이퍼 에지 영역 이미지를 획득하는 단계; 및
    상기 웨이퍼의 에지의 위치를 파악하기 위해 상기 다른 해상도의 에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  14. 제 1항에 있어서,
    카메라에 의해 비-에지 영역 이미지를 획득하는 단계로서, 비-에지 영역 이미지는 웨이퍼 에지 영역과 상이한 영역의 이미지인 단계; 및
    결함을 검출하기 위해 상기 비-에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  15. 제 1항에 있어서,
    상기 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 검사 시스템으로 송신하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  16. 제 1항에 있어서,
    상기 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 계측 시스템으로 송신하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정합 방법.
  17. X-Y 스테이지에 의해 웨이퍼를 이동시키면서, 웨이퍼 에지 영역 이미지를 획득하는 단계; 및
    상기 웨이퍼의 에지의 위치를 파악하고 계측 프로세스 또는 검사 프로세스에 관한 정보를 획득하기 위해, 상기 웨이퍼 에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 17항에 있어서,
    상기 웨이퍼의 에지의 위치를 기반으로 관심 영역을 정의하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제 17항에 있어서,
    상기 웨이퍼의 에지의 위치 및 상기 웨이퍼의 에지와 상이한 웨이퍼 층 에지의 예상 위치를 기반으로 관심 영역을 정의하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 19항에 있어서,
    각각의 관심 영역에 대하여 처리 알고리즘을 연관시키는 단계를 포함하며, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘에 연관되는 것을 특징으로 하는 방법.
  21. 제 20항에 있어서,
    적어도 하나의 처리 알고리즘은 검사 프로세스인 것을 특징으로 하는 방법.
  22. 제 20항에 있어서,
    적어도 하나의 처리 알고리즘은 계측 프로세스인 것을 특징으로 하는 방법.
  23. 제 17항에 있어서,
    상기 웨이퍼 에지 영역 이미지로부터 획득한 정보에 계측 프로세스를 적용하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제 17항에 있어서,
    상기 웨이퍼 에지 영역 이미지로부터 획득한 정보에 검사 프로세스를 적용하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 제 17항에 있어서,
    카메라에 의해 웨이퍼 비-에지 영역 이미지를 획득하는 단계; 및
    결함을 검출하기 위해 상기 웨이퍼 비-에지 영역 이미지를 처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 카메라;
    웨이퍼를 이동시키는 X-Y 스테이지로서, 상기 카메라는 웨이퍼 에지 영역 이미지를 획득하도록 구성되는 X-Y 스테이지; 및
    상기 웨이퍼의 에지의 위치를 파악하기 위해 상기 웨이퍼 에지 영역 이미지를 처리하도록 구성되는 프로세서를 포함하는 것을 특징으로 하는 시스템.
  27. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 노치 또는 라인을 검출하도록 구성되는 것을 특징으로 하는 시스템.
  28. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치 및 상기 웨이퍼의 에지의 형상 중 적어도 하나를 기반으로 웨이퍼의 정렬을 결정하도록 구성되는 것을 특징으로 하는 시스템.
  29. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치를 기반으로 적어도 하나의 웨이퍼 층 에지의 예상 위치를 정의하도록 구성되는 것을 특징으로 하는 시스템.
  30. 제 26항에 있어서,
    반사 소자의 내측부가 적어도 상기 웨이퍼의 에지에 의해 가려지고 반사 소자의 외측부가 상기 웨이퍼에 의해 가려지지 않도록 배치되는, 반사 소자를 포함하는 척을 포함하는 것을 특징으로 하는 시스템.
  31. 제 26항에 있어서,
    상기 반사 소자는 거울인 것을 특징으로 하는 시스템.
  32. 제 26항에 있어서,
    상기 프로세서는, 상기 웨이퍼의 에지에 인접하고 층의 에지와 상이한 적어도 하나의 웨이퍼 층 에지의 위치를 파악하기 위해, 상기 웨이퍼 에지 영역 이미지를 처리하도록 구성되는 것을 특징으로 하는 시스템.
  33. 제 32항에 있어서,
    상기 프로세서는:
    그레이스케일 형태학적 연산자와 결합된 에지 구동 크로스 양방향 필터링의 반복적인 적용; 및
    컨볼루션 커널 작업 및 형태학적 미분을 포함하지만 이에 제한되지 않는 차동 연산자의 적용 중 적어도 하나를 수행함으로써, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하도록 구성되는 것을 특징으로 하는 시스템.
  34. 제 32항에 있어서,
    상기 프로세서는:
    에지 방향 정보, 변동의 정도 및 교차점에 따른 연속적인 에지의 설정가능한 분할을 포함하는 에지 벡터 데이터의 추출; 및
    갭 영역에서의 극 내삽 및 외삽을 포함하는 단절된 에지 세그먼트를 결합된 에지 세그먼트로 병합하는 것 중 적어도 하나에 의해, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하도록 구성되는 것을 특징으로 하는 시스템.
  35. 제 32항에 있어서,
    상기 프로세서는, 낮은 확률의 특이점을 배제시키면서 임의 허프 변환을 적용함으로써, 상기 웨이퍼의 에지 및 상기 웨이퍼 층 에지 중 적어도 하나를 검출하도록 구성되는 것을 특징으로 하는 시스템.
  36. 제 32항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 검사 시스템으로 송신하도록 구성되는 것을 특징으로 하는 시스템.
  37. 제 32항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치 및 적어도 하나의 웨이퍼 층 에지의 위치에 대한 정보를 계측 시스템으로 송신하도록 구성되는 것을 특징으로 하는 시스템.
  38. 제 26항에 있어서,
    상기 프로세서는:
    다른 해상도의 웨이퍼 에지 영역 이미지를 획득하고; 상기 웨이퍼의 에지의 위치를 파악하기 위해 상기 다른 해상도의 에지 영역 이미지를 처리하도록 구성되는 것을 특징으로 하는 시스템.
  39. 제 26항에 있어서,
    상기 카메라는 비-에지 영역 이미지를 획득하도록 구성되고, 비-에지 영역 이미지는 웨이퍼 에지 영역과 상이한 영역의 이미지이고, 상기 프로세서는 결함을 검출하기 위해 상기 비-에지 영역 이미지를 처리하도록 구성되는 것을 특징으로 하는 시스템.
  40. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 검사 시스템으로 송신하도록 구성되는 것을 특징으로 하는 시스템.
  41. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치에 대한 웨이퍼 에지 정보를 계측 시스템으로 송신하도록 구성되는 것을 특징으로 하는 시스템.
  42. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치를 기반으로 관심 영역을 정의하도록 구성되는 것을 특징으로 하는 시스템.
  43. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼의 에지의 위치 및 상기 웨이퍼의 에지와 상이한 웨이퍼 층 에지의 예상 위치를 기반으로 관심 영역을 정의하도록 구성되는 것을 특징으로 하는 시스템.
  44. 제 45항에 있어서,
    상기 프로세서는 각각의 관심 영역에 대하여 처리 알고리즘을 연관시키도록 구성되고, 적어도 두 개의 관심 영역은 서로 다른 처리 알고리즘과 연관되는 것을 특징으로 하는 시스템.
  45. 제 46항에 있어서,
    적어도 하나의 처리 알고리즘은 검사 프로세스인 것을 특징으로 하는 시스템.
  46. 제 46항에 있어서,
    적어도 하나의 처리 알고리즘은 계측 프로세스인 것을 특징으로 하는 시스템.
  47. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼 에지 영역 이미지로부터 획득한 정보에 계측 프로세스를 적용하도록 구성되는 것을 특징으로 하는 시스템.
  48. 제 26항에 있어서,
    상기 프로세서는 상기 웨이퍼 에지 영역 이미지로부터 획득한 정보에 검사 프로세스를 적용하도록 구성되는 것을 특징으로 하는 시스템.
KR1020110033327A 2010-04-11 2011-04-11 웨이퍼 정합 방법 및 시스템 KR101882511B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32285610P 2010-04-11 2010-04-11
US61/322,856 2010-04-11

Publications (2)

Publication Number Publication Date
KR20120089541A true KR20120089541A (ko) 2012-08-13
KR101882511B1 KR101882511B1 (ko) 2018-07-26

Family

ID=46577400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110033327A KR101882511B1 (ko) 2010-04-11 2011-04-11 웨이퍼 정합 방법 및 시스템

Country Status (3)

Country Link
US (1) US8731274B2 (ko)
KR (1) KR101882511B1 (ko)
TW (1) TWI532116B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061747A (ko) * 2014-11-24 2016-06-01 세메스 주식회사 웨이퍼 검사 방법
WO2017082496A1 (ko) * 2015-11-13 2017-05-18 주식회사 이오테크닉스 웨이퍼 정렬방법 및 이를 이용한 정렬장비

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5661022B2 (ja) * 2011-11-21 2015-01-28 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US9995763B2 (en) 2014-02-24 2018-06-12 Bruker Nano, Inc. Precise probe placement in automated scanning probe microscopy systems
NL2019007A (en) 2016-06-13 2017-12-20 Asml Netherlands Bv Methods and apparatus for determining the position of a target structure on a substrate, methods and apparatus for determining the position of a substrate
US10540759B2 (en) * 2016-11-29 2020-01-21 Kla-Tencor Corporation Bonded wafer metrology
CN111213045B (zh) * 2017-06-14 2022-07-01 康特科技公司 自动缺陷分类
TWI667530B (zh) * 2017-09-28 2019-08-01 日商紐富來科技股份有限公司 Inspection method and inspection device
JP7351849B2 (ja) * 2018-11-29 2023-09-27 富士フイルム株式会社 構造物の損傷原因推定システム、損傷原因推定方法、及び損傷原因推定サーバ
JP7427333B2 (ja) * 2020-03-18 2024-02-05 株式会社ディスコ エッジアライメント方法
US11263755B2 (en) * 2020-07-17 2022-03-01 Nanya Technology Corporation Alert device and alert method thereof
CN114152631A (zh) * 2021-11-29 2022-03-08 上海华力微电子有限公司 一种晶圆缺陷扫描方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144748A (ja) * 1996-11-12 1998-05-29 Shimadzu Corp ウェハステージ
KR20030051784A (ko) * 2001-09-19 2003-06-25 올림파스 고가꾸 고교 가부시키가이샤 반도체웨이퍼검사장치
KR20080017205A (ko) * 2006-08-21 2008-02-26 동부일렉트로닉스 주식회사 웨이퍼 에지 디펙트 검출장치 및 그 방법
KR20080040941A (ko) * 2006-11-06 2008-05-09 (주)스마트비전텍 웨이퍼의 결함 탐지방법 및 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618938A (en) * 1984-02-22 1986-10-21 Kla Instruments Corporation Method and apparatus for automatic wafer inspection
JP2001066119A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 濃淡パターンマッチングによるノッチ検査方法
US6852012B2 (en) * 2000-03-17 2005-02-08 Wafer Solutions, Inc. Cluster tool systems and methods for in fab wafer processing
US6751361B1 (en) * 2000-12-22 2004-06-15 Cognex Corporation Method and apparatus for performing fixturing in a machine vision system
US6957154B2 (en) * 2003-02-03 2005-10-18 Qcept Technologies, Inc. Semiconductor wafer inspection system
US7197178B2 (en) * 2003-07-14 2007-03-27 Rudolph Technologies, Inc. Photoresist edge bead removal measurement
JP4533306B2 (ja) * 2005-12-06 2010-09-01 株式会社日立ハイテクノロジーズ 半導体ウェハ検査方法及び欠陥レビュー装置
US7508504B2 (en) * 2006-05-02 2009-03-24 Accretech Usa, Inc. Automatic wafer edge inspection and review system
KR100792687B1 (ko) * 2006-11-06 2008-01-09 삼성전자주식회사 반도체 기판 패턴 결함 검출 방법 및 장치
TWI429002B (zh) * 2007-02-23 2014-03-01 Rudolph Technologies Inc 包含邊緣球狀物移除處理的晶圓製造監視系統與方法
TWI512865B (zh) * 2008-09-08 2015-12-11 Rudolph Technologies Inc 晶圓邊緣檢查技術
US7957118B2 (en) * 2009-04-30 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone electrostatic chuck and chucking method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144748A (ja) * 1996-11-12 1998-05-29 Shimadzu Corp ウェハステージ
KR20030051784A (ko) * 2001-09-19 2003-06-25 올림파스 고가꾸 고교 가부시키가이샤 반도체웨이퍼검사장치
KR20080017205A (ko) * 2006-08-21 2008-02-26 동부일렉트로닉스 주식회사 웨이퍼 에지 디펙트 검출장치 및 그 방법
KR20080040941A (ko) * 2006-11-06 2008-05-09 (주)스마트비전텍 웨이퍼의 결함 탐지방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061747A (ko) * 2014-11-24 2016-06-01 세메스 주식회사 웨이퍼 검사 방법
WO2017082496A1 (ko) * 2015-11-13 2017-05-18 주식회사 이오테크닉스 웨이퍼 정렬방법 및 이를 이용한 정렬장비
TWI646622B (zh) * 2015-11-13 2019-01-01 南韓商Ｅｏ科技股份有限公司 晶圓對準方法以及使用該方法的對準設備

Also Published As

Publication number Publication date
US8731274B2 (en) 2014-05-20
US20120195490A1 (en) 2012-08-02
TW201212152A (en) 2012-03-16
KR101882511B1 (ko) 2018-07-26
TWI532116B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR20120089541A (ko) 웨이퍼 정합 방법 및 시스템
CN111539908B (zh) 对样本的缺陷检测的方法及其系统
US20230386021A1 (en) Pattern grouping method based on machine learning
US9355443B2 (en) System, a method and a computer program product for CAD-based registration
JP6254763B2 (ja) Ｃａｄベースの位置合わせのためのシステム、方法、及びコンピュータプログラム製品
US9171364B2 (en) Wafer inspection using free-form care areas
TWI547802B (zh) 檢驗方策產生技術及基於檢驗方策之檢驗技術
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US10074167B2 (en) Reducing registration and design vicinity induced noise for intra-die inspection
JP2013160629A (ja) 欠陥検査方法、欠陥検査装置、プログラムおよび出力部
US10296702B2 (en) Method of performing metrology operations and system thereof
US7187436B2 (en) Multi-resolution inspection system and method of operating same
JP2008051617A (ja) 画像検査装置、その方法、及びその記録媒体
JP5359377B2 (ja) 欠陥検出装置、欠陥検出方法および欠陥検出プログラム
CN113947561B (zh) 半导体样本的图像分割
US11875502B2 (en) Production-speed component inspection system and method
KR20230140394A (ko) 반도체 시편의 기계 학습 기반 검사 및 그의 훈련
JP2003329611A (ja) 欠陥検査装置及び欠陥検査方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right