KR20120088930A - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR20120088930A
KR20120088930A KR1020110009914A KR20110009914A KR20120088930A KR 20120088930 A KR20120088930 A KR 20120088930A KR 1020110009914 A KR1020110009914 A KR 1020110009914A KR 20110009914 A KR20110009914 A KR 20110009914A KR 20120088930 A KR20120088930 A KR 20120088930A
Authority
KR
South Korea
Prior art keywords
clock signal
light source
image
frame
signal
Prior art date
Application number
KR1020110009914A
Other languages
English (en)
Other versions
KR101792673B1 (ko
Inventor
박동원
유봉현
배재성
고재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110009914A priority Critical patent/KR101792673B1/ko
Priority to US13/241,419 priority patent/US10347191B2/en
Publication of KR20120088930A publication Critical patent/KR20120088930A/ko
Application granted granted Critical
Publication of KR101792673B1 publication Critical patent/KR101792673B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Abstract

표시 패널의 구동 방법은 제1 주파수를 갖는 제1 클럭 신호를 생성하는 단계, 제1 클럭 신호를 이용하여 제N 프레임 영상의 데이터 신호를 표시 패널에 출력하는 단계, 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 생성하는 단계, 및 제2 클럭 신호를 이용하여 제N+1 프레임 영상의 데이터 신호를 표시 패널에 출력하는 단계를 포함한다. 이에 따라, 프레임 구간의 길이를 조절하여 표시 품질을 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 {METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORING THE SAME}
본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 더욱 상세하게는 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 2차원 평면 영상을 표시한다. 최근 게임, 영화 등과 같은 분야에서 3차원 입체 영상에 대한 수요가 증가함에 따라, 상기 액정 표시 장치를 이용하여 3차원 입체 영상을 표시한다.
일반적으로, 입체 영상은 사람의 두 눈을 통한 양안시차(binocular parallax)의 원리를 이용하여 입체 영상을 표시한다. 예를 들어, 사람의 두 눈은 일정 정도 떨어져 존재하기 때문에 각각의 눈으로 다른 각도에서 관찰한 영상은 뇌에 입력된다. 상기 입체 영상 표시 장치는 사람의 상기 양안시차를 이용한다.
상기 양안시차를 이용하는 방식으로는, 안경 방식(stereoscopic)과 비안경 방식(autostereoscopic)이 있다. 상기 안경 방식은 양안에 각각 청색과 적색의 색안경을 이용하는 애너그러프(anaglyph) 방식과, 시간 분할되어 좌안 영상과 우안 영상을 주기적으로 표시하고, 이 주기에 동기된 좌안 셔터와 우안 셔터를 개폐하는 안경을 이용하는 셔터 안경(Shutter Glass) 방식 등이 있다.
상기 셔터 안경 방식에서는 액정의 응답 지연에 의해 좌안 영상이 우안 안경에서 시인되거나 우안 영상이 좌안 안경에서 시인되는 크로스 토크가 발생할 수 있다.
크로스 토크를 해결하기 위해 N 프레임 구간 동안 광원부를 턴 오프하고, N+1 프레임 구간 동안 광원부를 턴 온할 수 있다 (여기서, N은 자연수). 그러나, 전체 시간의 약 절반 동안은 광원부가 턴 오프되므로 표시 장치의 휘도가 감소하는 문제점이 있다.
상기와 같이, 크로스 토크 또는 휘도의 감소로 표시 장치의 표시 품질이 감소하는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 프레임 구간의 길이를 조절하여 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 데에 적합한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 제1 주파수를 갖는 제1 클럭 신호를 생성하는 단계, 상기 제1 클럭 신호를 이용하여 제N 프레임 영상의 데이터 신호를 표시 패널에 출력하는 단계, 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 생성하는 단계, 및 상기 제2 클럭 신호를 이용하여 제N+1 프레임 영상의 데이터 신호를 상기 표시 패널에 출력하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 제N+2 프레임 영상에 대응하는 제N+2 프레임 구간은 상기 제N 프레임 영상에 대응하는 제N 프레임 구간과 동일할 수 있다. 제N+3 프레임 영상에 대응하는 제N+3 프레임 구간은 상기 제N+1 프레임 영상에 대응하는 제N+1 프레임 구간과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제N 프레임 영상은 제1 좌안 영상일 수 있다. 상기 제N+1 프레임 영상은 제2 좌안 영상일 수 있다. 상기 제N+2 프레임 영상은 제1 우안 영상일 수 있다. 상기 제N+3 프레임 영상은 제2 우안 영상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 구동 방법은 상기 제1 및 제2 클럭 신호들을 이용하여 상기 표시 패널에 광을 제공하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 광원 구동 신호의 로우 구간의 길이는 상기 제1 클럭 신호에 의해 정의되는 상기 제N 프레임 구간의 길이와 일치할 수 있다. 상기 광원 구동 신호의 하이 구간의 길이는 상기 제2 클럭 신호에 의해 정의되는 상기 제N+1 프레임 구간의 길이와 일치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 클럭 신호의 상기 제2 주파수는 상기 제1 클럭 신호의 상기 제1 주파수 보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널에 광을 제공하는 단계는 프레임 영상의 스캐닝 방향으로 배열된 복수의 광원 블록들이 상기 광원 블록들과 대응하는 상기 표시 패널의 표시 블록들에 표시되는 영상에 따라 선택적으로 광을 제공하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 클럭 신호를 생성하는 단계는 외부로부터 수신한 마스터 클럭 신호를 이용할 수 있다. 상기 제2 클럭 신호를 생성하는 단계는 외부로부터 수신한 상기 마스터 클럭 신호를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 클럭 신호를 생성하는 단계는 외부로부터 수신한 마스터 클럭 신호를 이용할 수 있다. 상기 제2 클럭 신호를 생성하는 단계는 상기 제1 클럭 신호를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 클럭 신호들을 생성하는 단계는 클럭 신호의 주파수를 조절하기 위한 위상 고정 루프(Phase Looked Loop)를 이용할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 타이밍 컨트롤러를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 타이밍 컨트롤러는 제1 주파수를 갖는 제1 클럭 신호를 생성한다. 상기 타이밍 컨트롤러는 상기 제1 클럭 신호를 이용하여 제N 프레임 영상의 데이터 신호를 상기 표시 패널에 출력한다. 상기 타이밍 컨트롤러는 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 생성한다. 상기 타이밍 컨트롤러는 상기 제2 클럭 신호를 이용하여 제N+1 프레임 영상의 데이터 신호를 상기 표시 패널에 출력한다.
본 발명의 일 실시예에 있어서, 제N+2 프레임 영상에 대응하는 제N+2 프레임 구간은 상기 제N 프레임 영상에 대응하는 제N 프레임 구간과 동일할 수 있다. 제N+3 프레임 영상에 대응하는 제N+3 프레임 구간은 상기 제N+1 프레임 영상에 대응하는 제N+1 프레임 구간과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제N 프레임 영상은 제1 좌안 영상일 수 있다. 상기 제N+1 프레임 영상은 제2 좌안 영상일 수 있다. 상기 제N+2 프레임 영상은 제1 우안 영상일 수 있다. 상기 제N+3 프레임 영상은 제2 우안 영상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 패널에 광을 제공하는 광원부를 더 포함할 수 있다. 상기 타이밍 컨트롤러는 상기 제1 및 제2 클럭 신호들을 이용하여 상기 광원부를 구동하는 광원 구동 신호를 생성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 광원 구동 신호의 로우 구간의 길이는 상기 제1 클럭 신호에 의해 정의되는 상기 제N 프레임 구간의 길이와 일치할 수 있다. 상기 광원 구동 신호의 하이 구간은 상기 제2 클럭 신호에 의해 정의되는 상기 제N+1 프레임 구간과 일치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 클럭 신호의 상기 제2 주파수는 상기 제1 클럭 신호의 상기 제1 주파수 보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 광원부는 프레임 영상의 스캐닝 방향으로 배열된 복수의 광원 블록들을 포함할 수 있다. 상기 광원 블록들은 상기 광원 블록들과 대응하는 상기 표시 패널의 표시 블록들에 표시되는 영상에 따라 선택적으로 광을 제공할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 클럭 신호를 생성하는 제1 클럭 생성부는 외부로부터 수신한 마스터 클럭 신호를 기초로 상기 제1 클럭 신호를 생성할 수 있다. 상기 제2 클럭 신호를 생성하는 제2 클럭 생성부는 외부로부터 수신한 상기 마스터 클럭 신호를 기초로 상기 제2 클럭 신호를 생성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 클럭 신호를 생성하는 제1 클럭 생성부는 외부로부터 수신한 마스터 클럭 신호를 기초로 상기 제1 클럭 신호를 생성할 수 있다. 상기 제2 클럭 신호를 생성하는 제2 클럭 생성부는 상기 제1 클럭 생성부로부터 수신한 상기 제1 클럭 신호를 기초로 상기 제2 클럭 신호를 생성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 클럭 생성부들은 클럭 신호의 주파수를 조절하기 위한 위상 고정 루프(Phase Looked Loop)를 포함할 수 있다.
이와 같은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 제1 주파수를 갖는 제1 클럭 신호 및 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 이용하여 표시 패널 및 광원부를 구동하므로 크로스 토크 및 휘도 감소를 최소화할 수 있다.
따라서, 상기 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 타이밍 컨트롤러를 나타내는 블록도이다.
도 3은 도 1의 표시 패널 및 광원부를 나타내는 평면도이다.
도 4는 도 1의 표시 패널을 구동하기 위한 패널 구동 신호 및 광원부를 구동하기 위한 광원 구동 신호의 파형을 나타내는 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 타이밍 컨트롤러를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 광원부(200), 프레임 레이트 변환부(300), 타이밍 컨트롤러(400), 게이트 구동부(500) 및 데이터 구동부(600)를 포함한다.
상기 표시 패널(100)은 상기 게이트 배선들(G1 내지 GK), 상기 데이터 배선들(D1 내지 DM) 및 상기 게이트 배선들과 상기 데이터 배선들 각각에 전기적으로 연결된 복수의 화소들을 포함한다. 여기서, K, M은 자연수이다.
상기 게이트 배선들(G1 내지 GK)은 제1 방향으로 연장되고, 상기 데이터 배선들(D1 내지 DM)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 제2 방향은 상기 제1 방향과 수직일 수 있다.
각 화소는 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함한다.
상기 표시 패널(100)은 2차원 영상을 표시할 수 있다. 상기 표시 패널(100)은 3차원 영상을 표시할 수 있다. 상기 표시 패널(100)이 3차원 영상을 표시할 때, 상기 표시 패널(100)은 좌안 영상 및 우안 영상을 교대로 표시할 수 있다. 또한, 상기 표시 패널(100)은 상기 2차원 영상 및 상기 3차원 영상을 선택적으로 표시할 수 있다.
상기 광원부(200)는 상기 표시 패널(100)에 광을 제공한다. 예를 들어, 상기 광원부는 냉음극 형광램프(cold cathode fluorescent lamp, CCFL), 외부전극 형광램프(external electrode fluorescent lamp, EEFL), 평판 형광램프(flat fluorescent lamp, FFL), 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
상기 광원부(200)는 상기 표시 패널(100)의 하부에 배치되어, 상기 표시 패널(100)로 광을 제공하는 직하형 광원부일 수 있다. 상기 광원부(200)는 상기 표시 패널(100)의 변에 대응하게 배치되어, 표시 패널(100)로 광을 제공하는 에지형 광원부일 수 있다.
상기 광원부(200)에 대해서는 도 3을 참조하여 자세히 설명한다.
상기 프레임 레이트 변환부(300)는 외부로부터 입력 영상(RGB) 및 메인 클럭 신호(MCLK)를 수신한다. 상기 프레임 레이트 변환부(300)는 상기 입력 영상(RGB)의 프레임 레이트를 변환하여 변환 영상(FRGB)을 생성한다. 상기 프레임 레이트 변환부(300)는 상기 변환 영상(FRGB)을 상기 타이밍 컨트롤러(400)에 출력한다.
예를 들어, 상기 프레임 레이트 변환부(300)는 60Hz의 입력 영상(RGB)을 수신하여, 상기 입력 영상(RGB)의 프레임 레이트를 240Hz로 변환하여, 240Hz의 변환 영상(FRGB)을 생성할 수 있다.
예를 들어, 상기 변환 영상(FRGB)은 좌안 영상 및 우안 영상을 포함할 수 있다. 상기 변환 영상(FRGB)은 60Hz의 제1 좌안 영상, 60Hz의 제2 좌안 영상, 60Hz의 제1 우안 영상 및 60Hz의 제2 우안 영상을 포함할 수 있다. 상기 제1 좌안 영상 및 상기 제2 좌안 영상 중 하나는 블랙 영상일 수 있다. 상기 제1 우안 영상 및 상기 제2 우안 영상 중 하나는 블랙 영상일 수 있다.
도시한 바와 달리, 본 실시예에 따른 표시 장치가 2차원 영상을 표시하는 경우, 상기 프레임 레이트 변환부(300)는 생략될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 프레임 레이트 변환부(300)로부터 변환 영상(FRGB) 및 마스터 클럭 신호(MCLK)를 수신한다. 이와는 달리, 상기 타이밍 컨트롤러(400)는 외부의 장치로부터 입력 영상(RGB)을 수신할 수 있다. 이와는 달리, 상기 타이밍 컨트롤러(400)는 외부의 장치로부터 마스터 클럭 신호(MCLK)를 수신할 수 있다. 상기 타이밍 컨트롤러(400)는 외부로부터 제어 신호를 수신한다. 상기 제어 신호는 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호를 더 수신할 수 있다.
상기 타이밍 컨트롤러(400)는 상기 입력 영상(RGB) 및 마스터 클럭 신호(MCLK) 및 제어 신호를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(400)는 상기 마스터 클럭 신호(MCLK) 및 상기 제어 신호를 근거로 상기 게이트 구동부(500)의 구동 타이밍을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(500)에 출력한다.
상기 타이밍 컨트롤러(400)는 상기 마스터 클럭 신호(MCLK) 및 상기 입력 제어 신호를 근거로 상기 데이터 구동부(600)의 구동 타이밍을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(600)에 출력한다. 상기 타이밍 컨트롤러(400)는 상기 입력 영상 데이터(RGB)를 처리하여 상기 데이터 신호(DATA)를 생성하여 상기 데이터 구동부(600)에 출력한다.
상기 타이밍 컨트롤러(400)는 상기 마스터 클럭 신호(MCLK) 및 상기 입력 제어 신호를 근거로 상기 광원 구동부(700)의 구동 타이밍을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 광원 구동부(700)에 출력한다.
상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(400)는 상기 마스터 클럭 신호(MCLK)를 기초로 제1 클럭 신호를 생성하는 제1 클럭 신호 생성부를 포함한다. 상기 타이밍 컨트롤러(400)는 상기 마스터 클럭 신호(MCLK)를 기초로 제2 클럭 신호를 생성하는 제2 클럭 신호 생성부를 포함한다.
상기 타이밍 컨트롤러(400)에 대해서는 도 2를 참조하여 자세히 설명한다.
상기 게이트 구동부(500)는 상기 타이밍 컨트롤러(400)로부터 상기 제1 제어 신호(CONT1)를 수신한다. 상기 게이트 구동부(500)는 상기 제1 제어신호(CONT1)에 응답하여 상기 표시 패널(100)의 게이트 배선들(G1 내지 GK)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(500)는 상기 게이트 신호들을 상기 게이트 배선들(G1 내지 GK)에 순차적으로 출력한다.
상기 게이트 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(500)는 상기 표시 패널(100)에 집적될 수도 있다.
상기 데이터 구동부(600)는 상기 타이밍 컨트롤러(400)로부터 상기 데이터 신호(DATA) 및 상기 제2 제어신호(CONT2)를 수신한다. 상기 데이터 구동부(600)는 감마 기준 전압을 이용하여 상기 데이터 신호(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 상기 데이터 배선들(D1 내지 DM)에 출력한다.
감마 전압 생성부(미도시)는 상기 감마 기준 전압을 생성하여 상기 데이터 구동부(600)로 제공한다. 상기 감마 전압 생성부는 상기 데이터 구동부(600) 내에 배치될 수 있고, 상기 타이밍 컨트롤러(200) 내에 배치될 수 있다.
상기 데이터 구동부(600)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(600)는 상기 표시 패널(100)에 집적될 수도 있다.
상기 광원 구동부(700)는 상기 광원부(200)를 구동한다. 상기 광원 구동부(700)는 상기 타이밍 컨트롤러(400)로부터 제3 제어 신호(CONT3)를 수신한다. 상기 광원 구동부(700)는 상기 제3 제어 신호(CONT3)를 기초로 광원 구동 신호를 생성한다. 상기 광원 구동부(700)는 상기 광원 구동 신호를 상기 광원부(200)에 출력한다.
상기 광원 구동 신호는 상기 광원부(200)의 턴 온 및 턴 오프를 제어하는 신호일 수 있다. 상기 광원 구동 신호는 구형파 신호일 수 있다.
상기 광원부(200)가 복수의 광원 블록들을 포함하는 경우, 상기 광원 구동부(700)는 각각의 광원 블록들을 독립적으로 구동할 수 있다.
도 2는 도 1의 타이밍 컨트롤러(400)를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 상기 타이밍 컨트롤러(400)는 제1 클럭 생성부(410), 제2 클럭 생성부(420), 제어부(430), 데이터 보정부(440), 패널 구동 신호 생성부(450) 및 광원 구동 신호 생성부(460)를 포함한다.
상기 제1 클럭 생성부(410)는 상기 프레임 레이트 변환부(300)로부터 상기 변환 영상(FRGB) 및 상기 마스터 클럭 신호(MCLK)를 수신한다. 상기 제1 클럭 생성부(410)는 상기 마스터 클럭 신호(MCLK)를 기초로 제1 클럭 신호(CLK1)를 생성하는 제1 위상 고정 루프(미도시)를 포함한다. 상기 제1 클럭 생성부(410)는 상기 제1 클럭 신호(CLK1)에 상기 변환 영상(FRGB)을 동기시켜 제1 영상(RGB1)을 생성하는 제1 동기부(미도시)를 포함한다.
상기 제1 클럭 생성부(410)는 상기 제1 영상(RGB1)을 상기 데이터 보정부(440)에 출력한다. 상기 제1 클럭 생성부(410)는 상기 제1 클럭 신호(CLK1)를 상기 데이터 보정부(440), 상기 패널 구동 신호 생성부(450) 및 상기 광원 구동 신호 생성부(460)에 출력한다.
도 1 및 도 2에 도시된 바와 달리, 상기 제1 클럭 생성부(410)는 외부로부터 상기 입력 영상(RGB)를 수신할 수 있다. 이 때, 상기 제1 동기부는 상기 제1 클럭 신호(CLK1)와 상기 입력 영상(RGB)을 동기시켜 제1 영상(RGB1)을 생성할 수 있다.
도 1 및 도 2에 도시된 바와 달리, 상기 제1 클럭 생성부(410)는 외부로부터 상기 마스터 클럭 신호(MCLK)를 수신할 수 있다.
상기 제2 클럭 생성부(420)는 상기 프레임 레이트 변환부(300)로부터 상기 변환 영상(FRGB) 및 상기 마스터 클럭 신호(MCLK)를 수신한다. 상기 제2 클럭 생성부(420)는 상기 마스터 클럭 신호(MCLK)를 기초로 제2 클럭 신호(CLK2)를 생성하는 제2 위상 고정 루프(미도시)를 포함한다. 상기 제2 클럭 생성부(410)는 상기 제2 클럭 신호(CLK2)와 상기 변환 영상(FRGB)을 동기시켜 제2 영상(RGB2)을 생성하는 제2 동기부(미도시)를 포함한다.
상기 제2 클럭 생성부(420)는 상기 제2 영상(RGB2)을 상기 데이터 보정부(440)에 출력한다. 상기 제2 클럭 생성부(420)는 상기 제2 클럭 신호(CLK2)를 상기 데이터 보정부(440), 상기 패널 구동 신호 생성부(450) 및 상기 광원 구동 신호 생성부(460)에 출력한다.
도 1 및 도 2에 도시된 바와 달리, 상기 제2 클럭 생성부(420)는 외부로부터 상기 입력 영상(RGB)를 수신할 수 있다. 이 때, 상기 제2 동기부는 상기 제2 클럭 신호(CLK2)와 상기 입력 영상(RGB)을 동기시켜 제2 영상(RGB2)을 생성할 수 있다.
도 1 및 도 2에 도시된 바와 달리, 상기 제2 클럭 생성부(420)는 외부로부터 상기 마스터 클럭 신호(MCLK)를 수신할 수 있다.
상기 제1 클럭 신호(CLK1)는 제1 주파수를 갖는다. 상기 제1 주파수는 상기 마스터 클럭 신호(MCLK)의 주파수와 다를 수 있다. 상기 제2 클럭 신호(CLK2)는 제2 주파수를 갖는다. 상기 제2 주파수는 상기 마스터 클럭 신호(MCLK)의 주파수와 다를 수 있다.
상기 제1 클럭 신호(CLK1)의 상기 제1 주파수는 상기 제2 클럭 신호(CLK2)의 상기 제2 주파수와 다른 값을 갖는다. 예를 들어, 상기 제1 및 제2 주파수 중 어느 하나는 상기 마스터 클럭 신호(MCLK)의 주파수보다 높고, 다른 하나는 상기 마스터 클럭 신호(MCLK)의 주파수보다 낮을 수 있다.
예를 들어, 상기 제1 주파수 및 상기 제2 주파수는 일정한 비율을 가질 수 있다. 상기 제1 주파수 및 상기 제2 주파수의 비율은 상기 제어부(430)에서 설정될 수 있다.
예를 들어, 상기 마스터 클럭 신호(MCLK)의 주파수는 f0이고, 상기 제1 주파수 f1=f0*4/3이며, 상기 제2 주파수 f2=f0*4/5일 수 있다.
예를 들어, 상기 마스터 클럭 신호(MCLK)의 주파수(f0), 상기 제1 주파수(f1) 및 상기 제2 주파수(f2)의 아래의 수식 1을 만족할 수 있다.
[수식 1]
Figure pat00001
주파수는 주기의 역수이므로, 상기 제1 클럭 신호(CLK1)의 주기 및 제2 클럭 신호(CLK2)의 주기의 합은 상기 마스터 클럭 신호(MCLK)의 주기의 2배일 수 있다.
상기 제어부(430)는 상기 제1 및 제2 클럭 신호들(CLK1, CLK2)의 상기 제1 및 제2 주파수들의 비율을 입력 받는다. 상기 제어부(430)는 상기 제1 및 제2 주파수들의 비율에 기초하여, 상기 제1 및 제2 클럭 생성부들(410, 420)의 동작을 제어한다. 상기 제어부(430)는 상기 제1 및 제2 주파수들의 비율에 기초하여, 상기 데이터 보정부(440), 상기 패널 구동 신호 생성부(450) 및 상기 광원 구동 신호 생성부(460)의 동작을 제어할 수 있다.
상기 제1 및 제2 주파수들의 비율은 생산자에 의해 설정될 수 있다. 이와는 달리, 상기 제1 및 제2 주파수들의 비율은 사용자에 의해 설정될 수 있다. 상기 제1 및 제2 주파수들의 비율은 상기 표시 패널의 특성에 따라 조절될 수 있다. 상기 제1 및 제2 주파수들의 비율은 입력 영상(RGB)의 특성에 따라 조절될 수 있다. 예를 들어, 상기 제1 및 제2 주파수들의 비율은 실시간으로 조절될 수 있다.
상기 데이터 보정부(440)는 상기 제1 및 제2 클럭 생성부(410, 420)들로부터 상기 제1 및 제2 영상들(RGB1, RGB2)을 수신한다. 상기 데이터 보정부(440)는 상기 제1 및 제2 영상들(RGB1, RGB2)을 보상 및 변환하여 데이터 신호(DATA)를 생성한다. 상기 데이터 보정부(440)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(600)에 출력한다.
상기 데이터 보정부(440)는 색 특성 보상부(미도시), 능동 캐패시턴스 보상부(미도시)를 포함할 수 있다.
상기 색 특성 보상부는 상기 제1 및 제2 영상(RGB1, RGB2)들을 수신하여 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함)을 수행한다. 상기 색 특성 보상부는 감마 곡선을 이용하여 제1 및 제2 영상(RGB1, RGB2)들을 보상할 수 있다.
상기 능동 캐패시턴스 보상부는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함)을 수행한다.
상기 데이터 보정부(440)는 상기 제1 클럭 신호(CLK1)를 기초로 제N 프레임 영상의 데이터 신호를 생성할 수 있다. 상기 데이터 보정부(440)는 상기 제2 클럭 신호(CLK2)를 기초로 제N+1 프레임 영상의 데이터 신호를 생성할 수 있다. 여기서, N은 자연수이다.
상기 데이터 보정부(440)는 상기 제1 클럭 신호(CLK1)를 기초로 제N+2 프레임 영상의 데이터 신호를 생성할 수 있다. 상기 데이터 보정부(440)는 상기 제2 클럭 신호(CLK2)를 기초로 제N+3 프레임 영상의 데이터 신호를 생성할 수 있다.
즉, 상기 데이터 보정부(440)는 제1 클럭 신호(CLK1)를 기초로 하는 프레임 영상의 데이터 신호와 제2 클럭 신호(CLK2)를 기초로 하는 프레임 영상의 데이터 신호를 교대로 생성할 수 있다.
상기 제N 프레임 영상에 대응하는 구간을 제N 프레임 구간, 상기 제N+1 프레임 영상에 대응하는 구간을 제N+1 프레임 구간, 상기 제N+2 프레임 영상에 대응하는 구간을 제N+2 프레임 구간, 상기 제N+3 프레임 영상에 대응하는 구간을 제N+3 프레임 구간으로 정의한다.
예를 들어, 상기 마스터 클럭 신호(MCLK)의 주파수는 f0이고, 상기 제1 클럭 신호(CLK1)의 상기 제1 주파수 f1=f0*4/3이며, 상기 제2 클럭 신호(CLK2)의 상기 제2 주파수 f2=f0*4/5인 경우, 상기 제N 프레임 구간의 길이와 상기 제N+1 프레임 구간의 길이의 비율은 3:5일 수 있다.
상기 패널 구동 신호 생성부(450)는 상기 제1 및 제2 클럭 생성부(410, 420)들로부터 제1 및 제2 클럭 신호들(CLK1, CLK2)을 수신한다. 상기 패널 구동 신호 생성부(450)는 외부로부터 상기 제어 신호를 수신한다.
상기 패널 구동 신호 생성부(450)는 상기 제1 및 제2 클럭 신호들(CLK1, CLK2) 및 상기 제어 신호를 기초로 상기 제1 제어 신호(CONT1) 및 상기 제2 제어 신호(CONT2)를 생성한다.
상기 패널 구동 신호 생성부(450)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(500)에 출력한다. 상기 패널 구동 신호 생성부(450)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(600)에 출력한다.
상기 광원 구동 신호 생성부(460)는 상기 제1 및 제2 클럭 생성부(410, 420)들로부터 제1 및 제2 클럭 신호들(CLK1, CLK2)을 수신한다.
상기 광원 구동 신호 생성부(460)는 상기 제1 및 제2 클럭 신호들(CLK1, CLK2)을 기초로 상기 제3 제어 신호(CONT3)를 생성한다. 상기 제3 제어 신호(CONT3)는 광원 구동신호일 수 있다.
상기 광원 구동 신호 생성부(460)는 상기 제3 제어 신호(CONT3)를 상기 광원 구동부(700)에 출력한다.
상기 광원 구동 신호 생성부(460)는 상기 데이터 보정부(440)에서 생성하는 데이터 신호와 동기된 상기 광원 구동 신호를 생성할 수 있다. 상기 광원 구동 신호 생성부(460)는 상기 제1 클럭 신호(CLK1)에 의해 정의되는 상기 제N 프레임 구간 및 상기 제2 클럭 신호(CLK2)에 의해 정의되는 상기 제N+1 프레임 구간과 동기되는 상기 광원 구동 신호를 생성할 수 있다. 예를 들어, 상기 광원 구동 신호는 상기 제N 프레임 구간의 길이와 일치하는 로우 구간 및 상기 제N+1 프레임 구간의 길이와 일치하는 하이 구간을 가질 수 있다.
예를 들어, 상기 마스터 클럭 신호(MCLK)의 주파수는 f0이고, 상기 제1 클럭 신호(CLK1)의 상기 제1 주파수 f1=f0*4/3이며, 상기 제2 클럭 신호(CLK2)의 상기 제2 주파수 f2=f0*4/5인 경우, 상기 광원 구동 신호의 상기 로우 구간 및 상기 광원 구동 신호의 상기 하이 구간의 길이의 비율은 3:5일 수 있다.
도 3은 도 1의 표시 패널(100) 및 광원부(200)를 나타내는 평면도이다.
도 1 및 도 3을 참조하면, 상기 표시 패널(100)은 직사각형 형상을 가질 수 있다. 상기 표시 패널(100)은 제1 변(110), 상기 제1 변(110)과 마주보는 제2 변(120), 상기 제1 변(110)에 이웃하는 제3 변(130) 및 상기 제3 변(130)과 마주보는 제4 변(140)을 포함한다. 상기 제1 및 2 변들(110, 120)은 상기 표시 패널(100)의 장변일 수 있고, 상기 제3 및 4 변들(130, 140)은 상기 표시 패널(100)의 단변일 수 있다.
상기 광원부(200)는 상기 표시 패널(100)에 광을 제공한다. 상기 표시 패널(100)의 제3 변(130)에 이웃하여 형성된다. 상기 광원부(200)는 상기 표시 패널(100)의 스캐닝 방향을 따라 형성될 수 있다.
도시한 바와 달리, 상기 광원부(200)는 상기 표시 패널(100)의 제4 변(140)에 이웃하여 형성될 수 있다. 상기 광원부(200)는 상기 표시 패널(100)의 제3 변(130)에 이웃하여 형성되는 제1 광원부 및 상기 표시 패널(100)의 제4 변(140)에 이웃하여 형성되는 제2 광원부를 포함할 수 있다.
상기 표시 패널(100)은 복수의 표시 블록들(A1, A2, A3, A4, A5, A6)을 포함한다. 상기 광원부(200)는 복수의 광원 블록들(B1, B2, B3, B4, B5, B6)을 포함한다. 상기 복수의 광원 블록들(B1 내지 B6)은 상기 복수의 표시 블록들(A1 내지 A6)에 대응한다. 상기 광원 블록들(B1 내지 B6)은 상기 표시 패널(100)의 표시 블록들(A1 내지 A6)에 표시되는 영상에 따라 선택적으로 광을 제공할 수 있다.
예를 들어, 상기 광원 블록들(B1 내지 B6)은 각각 복수의 발광 다이오드들을 포함할 수 있다.
도 4는 도 1의 표시 패널(100)을 구동하기 위한 패널 구동 신호 및 광원부(200)를 구동하기 위한 광원 구동 신호의 파형을 나타내는 타이밍도이다.
도 1 내지 도 4를 참조하면, N, N+1, N+2, N+3, N+4는 각각 상기 제N 프레임 영상에 대응하는 상기 제N 프레임 구간, 상기 제N+1 프레임 영상에 대응하는 상기 제N+1 프레임 구간, 상기 제N+2 프레임 영상에 대응하는 상기 제N+2 프레임 구간, 상기 제N+3 프레임 영상에 대응하는 상기 제N+3 프레임 구간을 나타낸다.
DV1, DV2, DV3, DV4, DV5, DV6은 상기 표시 블록들(A1 내지 A6)에 인가되는 데이터 전압을 나타낸다. 상기 데이터 전압들(DV1 내지 DV6)은 액정의 응답 속도로 인한 충전 및 방전의 딜레이를 반영하여 도시된다.
BS1, BS2, BS3, BS4, BS5, BS6은 상기 광원 블록들(B1 내지 B6)의 광원 구동 신호들을 나타낸다. 상기 광원 구동 신호들(BS1 내지 BS6)은 상기 스캐닝 방향을 따라 순차적으로 변화한다.
GL은 셔터 안경의 좌안 동기 신호, GR은 상기 셔터 안경의 우안 동기 신호를 나타낸다.
상기 제1 클럭 생성부(410)는 상기 마스터 클럭 신호(MCLK)를 기초로 상기 제1 클럭 신호(CLK1)를 생성한다. 상기 제2 클럭 생성부(420)는 상기 마스터 클럭 신호(MCLK)를 기초로 상기 제2 클럭 신호(CLK2)를 생성한다.
상기 제N 프레임 구간(N)은 상기 제1 클럭 신호(CLK1)를 기초로 정의된다. 상기 제N+1 프레임 구간(N+1)은 상기 제2 클럭 신호(CLK2)를 기초로 정의된다. 상기 제N+2 프레임 구간(N+2)은 상기 제1 클럭 신호(CLK1)를 기초로 정의된다. 상기 제N+3 프레임 구간(N+3)은 상기 제2 클럭 신호(CLK2)를 기초로 정의된다. 상기 제N+4 프레임 구간(N+4)은 상기 제1 클럭 신호(CLK1)를 기초로 정의된다.
이때, 상기 제N+2 프레임 구간(N+2)은 상기 제N 프레임 구간(N)과 동일하고, 상기 제N+3 프레임 구간(N+3)은 상기 제N+1 프레임 구간(N+1)과 동일할 수 있다. 상기 제1 클럭 신호(CLK1)를 기초로 하는 프레임 구간 및 상기 제1 클럭 신호(CLK1)를 기초로 하는 프레임 구간이 교대로 반복될 수 있다.
도 4에서, 상기 제1 클럭 신호(CLK1)의 상기 제1 주파수는 상기 제2 클럭 신호(CLK2)의 상기 제2 주파수보다 크다. 상기 제1 클럭 신호(CLK1)의 제1 주기는 상기 제2 클럭 신호(CLK2)의 제2 주기보다 작다.
따라서, 상기 제1 클럭 신호(CLK1)를 기초로 생성된 상기 제N 프레임 구간(N)은 상기 제2 클럭 신호(CLK2)를 기초로 생성된 상기 제N+1 프레임 구간(N+1)보다 짧다.
예를 들어, 상기 제1 클럭 신호(CLK1)의 주파수 및 상기 제2 클럭 신호(CLK2)의 주파수(CLK2)의 비율은 5:3일 수 있고, 상기 제N 프레임 구간(N)의 길이와 상기 제N+1 프레임 구간(N+1)의 길이의 비율은 3:5일 수 있다.
상기 제N 프레임 구간(N)동안 제N 프레임 영상에 대응하는 데이터 전압들(L11, L21, L31, L41, L51, L61)이 상기 표시 패널(100)에 출력된다. 상기 제N+1 프레임 구간(N+1)동안 제N+1 프레임 영상에 대응하는 데이터 전압들(L12, L22, L32, L42, L52, L62)이 상기 표시 패널(100)에 출력된다. 상기 제N+2 프레임 구간(N)동안 제N+2 프레임 영상에 대응하는 데이터 전압들(R11, R21, R31, R41, R51, R61)이 상기 표시 패널(100)에 출력된다. 상기 제N+3 프레임 구간(N+3)동안 제N+3 프레임 영상에 대응하는 데이터 전압들(R12, R22, R32, R42, R52, R62)이 상기 표시 패널(100)에 출력된다.
상기 제N 프레임 영상은 제1 좌안 영상(L11 내지 L61)이고, 상기 제N+1 프레임 영상은 제2 좌안 영상(L21 내지 L26)이며, 상기 제N+2 프레임 영상은 제1 우안 영상(R11 내지 R61)이고, 상기 제N+3 프레임 영상은 제2 우안 영상(R21 내지 R26)일 수 있다.
본 실시예와는 달리, 상기 제1 및 제2 좌안 영상 중 어느 하나는 블랙 영상일 수 있고, 상기 제1 및 제2 우안 영상 중 어느 하나는 블랙 영상일 수 있다.
상기 광원 구동 신호들(BS1 내지 BS6)은 상기 프레임 영상에 대응하는 데이터 신호들과 동기될 수 있다. 즉, 상기 광원 구동 신호들(BS1 내지 BS6)은 상기 프레임 구간들에 동기될 수 있다.
예를 들어, 상기 광원 구동 신호(BS1 내지 BS6)는 상기 제N 프레임 구간(N)의 길이와 일치하는 로우 구간 및 상기 제N+1 프레임 구간(N+1)의 길이와 일치하는 하이 구간을 가질 수 있다.
따라서, 상기 제1 클럭 신호들(CLK1)의 주파수 및 상기 제2 클럭 신호(CLK2)의 주파수(CLK2)의 비율은 5:3일 때, 상기 제N 프레임 구간(N)의 길이와 상기 제N+1 프레임 구간(N+1)의 길이의 비율은 3:5일 수 있고, 상기 광원 구동 신호들(BS1 내지 BS6)의 로우 구간 및 하이 구간의 길이의 비율은 3:5일 수 있다.
상기 광원부(200)는 상기 광원 구동 신호(BS1 내지 BS6)의 로우 구간 동안 턴 오프되고, 상기 광원 구동 신호(BS1 내지 BS6)의 하이 구간 동안 턴 온될 수 있다.
본 실시예에 따르면, 상기 제1 좌안 영상(L11 내지 L61) 및 상기 제1 우안 영상(R11 내지 R61)이 상기 표시 패널(100)에 표시되는 상기 제N 프레임 구간(N) 및 상기 제N+2 프레임 구간(N+2)에 상기 광원부(200)를 턴 오프하여 우안 영상이 좌안 안경에 시인되거나, 좌안 영상이 우안 안경에 시인되는 크로스 토크를 방지할 수 있다.
상기 제N 프레임 구간(N) 및 상기 제N+2 프레임 구간(N+2)의 길이에 대응하는 로우 신호 및 상기 제N+1 프레임 구간(N+1) 및 상기 제N+3 프레임 구간(N+3)의 길이에 대응하는 하이 신호를 갖는 광원 구동 신호를 생성하여 휘도의 감소를 최소화할 수 있다.
본 실시예에서는 상기 로우 신호가 상기 하이 신호보다 짧은 광원 구동 신호를 예시하였으나, 액정의 응답 속도에 따라 상기 로우 신호가 상기 하이 신호보다 긴 광원 구동 신호를 생성할 수 있다.
본 실시예에서는 상기 타이밍 컨트롤러(400)가 상기 제1 및 제2 클럭 생성부(410, 420)를 포함하고, 상기 클럭 신호는 서로 다른 상기 제1 및 제2 주파수를 갖는 것으로 예시하였으나, 상기 타이밍 컨트롤러(400)는 3개 이상의 클럭 생성부를 포함할 수 있고, 상기 클럭 신호는 3개 이상의 서로 다른 주파수를 가질 수 있다.
본 실시예에서는 상기 제1 및 제2 클럭 생성부(410, 420)를 포함하는 타이밍 컨트롤러(400)가 3차원 영상을 표시하는 표시 장치에 채용되는 것을 예시하였으나, 프레임 주파수의 변화가 필요한 다양한 표시 장치에 채용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 타이밍 컨트롤러(400A)를 나타내는 블록도이다.
본 실시예에 따른 표시 패널의 구동 방법 및 표시 장치는 상기 제2 클럭 생성부(420)가 제1 클럭 생성부(410)로부터 제1 영상(RGB1) 및 제1 클럭 신호(CLK1)를 수신하는 것을 제외하면 도 1 내지 도 4에 따른 표시 장치와 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.
도 1 내지 도 5를 참조하면, 상기 타이밍 컨트롤러(400A)는 제1 클럭 생성부(410), 제2 클럭 생성부(420), 제어부(430), 데이터 보정부(440), 패널 구동 신호 생성부(450) 및 광원 구동 신호 생성부(460)를 포함한다.
상기 제1 클럭 생성부(410)는 상기 프레임 레이트 변환부(300)로부터 상기 변환 영상(FRGB) 및 상기 마스터 클럭 신호(MCLK)를 수신한다. 상기 제1 클럭 생성부(410)는 상기 마스터 클럭 신호(MCLK)를 기초로 제1 클럭 신호(CLK1)를 생성하는 제1 위상 고정 루프(미도시)를 포함한다. 상기 제1 클럭 생성부(410)는 상기 제1 클럭 신호(CLK1)에 상기 변환 영상(FRGB)을 동기시켜 제1 영상(RGB1)을 생성하는 제1 동기부(미도시)를 포함한다.
상기 제1 클럭 생성부(410)는 상기 제1 영상(RGB1)을 상기 데이터 보정부(440)에 출력한다. 상기 제1 클럭 생성부(410)는 상기 제1 클럭 신호(CLK1)를 상기 데이터 보정부(440), 상기 패널 구동 신호 생성부(450) 및 상기 광원 구동 신호 생성부(460)에 출력한다.
도 1 및 도 5에 도시된 바와 달리, 상기 제1 클럭 생성부(410)는 외부로부터 상기 입력 영상(RGB)를 수신할 수 있다. 이 때, 상기 제1 동기부는 상기 제1 클럭 신호(CLK1)와 상기 입력 영상(RGB)을 동기시켜 제1 영상(RGB1)을 생성할 수 있다.
도 1 및 도 5에 도시된 바와 달리, 상기 제1 클럭 생성부(410)는 외부로부터 상기 마스터 클럭 신호(MCLK)를 수신할 수 있다.
상기 제2 클럭 생성부(420)는 상기 제1 클럭 생성부(410)로부터 상기 제1 영상(RGB1) 및 상기 제1 클럭 신호(CLK1)를 수신한다. 상기 제2 클럭 생성부(420)는 상기 제1 클럭 신호(CLK1)를 기초로 제2 클럭 신호(CLK2)를 생성하는 제2 위상 고정 루프(미도시)를 포함한다. 상기 제2 클럭 생성부(410)는 상기 제2 클럭 신호(CLK2)와 상기 제1 영상(RGB1)을 동기시켜 제2 영상(RGB2)을 생성하는 제2 동기부(미도시)를 포함한다.
상기 제2 클럭 생성부(420)는 상기 제2 영상(RGB2)을 상기 데이터 보정부(440)에 출력한다. 상기 제2 클럭 생성부(420)는 상기 제2 클럭 신호(CLK2)를 상기 데이터 보정부(440), 상기 패널 구동 신호 생성부(450) 및 상기 광원 구동 신호 생성부(460)에 출력한다.
도 1 및 도 5에 도시된 바와 달리, 상기 제2 클럭 생성부(420)는 외부로부터 상기 입력 영상(RGB)를 수신할 수 있다. 이 때, 상기 제2 동기부는 상기 제2 클럭 신호(CLK2)와 상기 입력 영상(RGB)을 동기시켜 제2 영상(RGB2)을 생성할 수 있다.
본 실시예에 따르면, 상기 제1 좌안 영상(L11 내지 L61) 및 상기 제1 우안 영상(R11 내지 R61)이 상기 표시 패널(100)에 표시되는 상기 제N 프레임 구간(N) 및 상기 제N+2 프레임 구간(N+2)에 상기 광원부(200)를 턴 오프하여 우안 영상이 좌안 안경에 시인되거나, 좌안 영상이 우안 안경에 시인되는 크로스 토크를 방지할 수 있다.
상기 제N 프레임 구간(N) 및 상기 제N+2 프레임 구간(N+2)의 길이에 대응하는 로우 신호 및 상기 제N+1 프레임 구간(N+1) 및 상기 제N+3 프레임 구간(N+3)의 길이에 대응하는 하이 신호를 갖는 광원 구동 신호를 생성하여 휘도의 감소를 최소화할 수 있다.
이상에서 설명한 본 발명에 따르면, 제1 주파수를 갖는 제1 클럭 신호 및 제2 주파수를 갖는 제2 클럭 신호를 이용하여 표시 패널 및 광원부를 구동하므로 크로스 토크 및 휘도 감소를 최소화할 수 있다.
따라서, 상기 표시 장치의 표시 품질을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 광원부
300: 프레임 레이트 변환부 400, 400A: 타이밍 컨트롤러
410: 제1 클럭 생성부 420: 제2 클럭 생성부
430: 제어부 440: 데이터 보정부
450: 패널 구동 신호 생성부 460: 광원 구동 신호 생성부
500: 게이트 구동부 600: 데이터 구동부
700: 광원 구동부

Claims (20)

  1. 제1 주파수를 갖는 제1 클럭 신호를 생성하는 단계;
    상기 제1 클럭 신호를 이용하여 제N 프레임 영상의 데이터 신호를 표시 패널에 출력하는 단계(N은 자연수);
    상기 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 생성하는 단계; 및
    상기 제2 클럭 신호를 이용하여 제N+1 프레임 영상의 데이터 신호를 상기 표시 패널에 출력하는 단계를 포함하는 표시 패널의 구동 방법.
  2. 제1항에 있어서, 제N+2 프레임 영상에 대응하는 제N+2 프레임 구간은 상기 제N 프레임 영상에 대응하는 제N 프레임 구간과 동일하고,
    제N+3 프레임 영상에 대응하는 제N+3 프레임 구간은 상기 제N+1 프레임 영상에 대응하는 제N+1 프레임 구간과 동일한 것을 특징으로 하는 표시 패널의 구동 방법.
  3. 제2항에 있어서, 상기 제N 프레임 영상은 제1 좌안 영상이고,
    상기 제N+1 프레임 영상은 제2 좌안 영상이며,
    상기 제N+2 프레임 영상은 제1 우안 영상이고,
    상기 제N+3 프레임 영상은 제2 우안 영상인 것을 특징으로 하는 표시 패널의 구동 방법.
  4. 제3항에 있어서, 상기 제1 및 제2 클럭 신호들을 이용하여 상기 표시 패널에 광을 제공하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  5. 제4항에 있어서, 광원 구동 신호의 로우 구간의 길이는 상기 제1 클럭 신호에 의해 정의되는 상기 제N 프레임 구간의 길이와 일치하고,
    상기 광원 구동 신호의 하이 구간의 길이는 상기 제2 클럭 신호에 의해 정의되는 상기 제N+1 프레임 구간의 길이와 일치하는 것을 특징으로 하는 표시 패널의 구동 방법.
  6. 제5항에 있어서, 상기 제2 클럭 신호의 상기 제2 주파수는
    상기 제1 클럭 신호의 상기 제1 주파수 보다 작은 것을 특징으로 하는 표시 패널의 구동 방법.
  7. 제5항에 있어서, 상기 표시 패널에 광을 제공하는 단계는
    프레임 영상의 스캐닝 방향으로 배열된 복수의 광원 블록들이 상기 광원 블록들과 대응하는 상기 표시 패널의 표시 블록들에 표시되는 영상에 따라 선택적으로 광을 제공하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  8. 제1항에 있어서, 상기 제1 클럭 신호를 생성하는 단계는 외부로부터 수신한 마스터 클럭 신호를 이용하고,
    상기 제2 클럭 신호를 생성하는 단계는 외부로부터 수신한 상기 마스터 클럭 신호를 이용하는 것을 특징으로 하는 표시 패널의 구동 방법.
  9. 제1항에 있어서, 상기 제1 클럭 신호를 생성하는 단계는 외부로부터 수신한 마스터 클럭 신호를 이용하고,
    상기 제2 클럭 신호를 생성하는 단계는 상기 제1 클럭 신호를 이용하는 것을 특징으로 하는 표시 패널의 구동 방법.
  10. 제1항에 있어서, 상기 제1 및 제2 클럭 신호들을 생성하는 단계는
    클럭 신호의 주파수를 조절하기 위한 위상 고정 루프(Phase Looked Loop)를 이용하는 것을 특징으로 하는 표시 패널의 구동 방법.
  11. 영상을 표시하는 표시 패널; 및
    제1 주파수를 갖는 제1 클럭 신호를 생성하고, 상기 제1 클럭 신호를 이용하여 제N 프레임 영상의 데이터 신호를 상기 표시 패널에 출력하며(N은 자연수), 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 클럭 신호를 생성하고, 상기 제2 클럭 신호를 이용하여 제N+1 프레임 영상의 데이터 신호를 상기 표시 패널에 출력하는 타이밍 컨트롤러를 포함하는 표시 장치.
  12. 제11항에 있어서, 제N+2 프레임 영상에 대응하는 제N+2 프레임 구간은 상기 제N 프레임 영상에 대응하는 제N 프레임 구간과 동일하고,
    제N+3 프레임 영상에 대응하는 제N+3 프레임 구간은 상기 제N+1 프레임 영상에 대응하는 제N+1 프레임 구간과 동일한 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제N 프레임 영상은 제1 좌안 영상이고,
    상기 제N+1 프레임 영상은 제2 좌안 영상이며,
    상기 제N+2 프레임 영상은 제1 우안 영상이고,
    상기 제N+3 프레임 영상은 제2 우안 영상인 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 표시 패널에 광을 제공하는 광원부를 더 포함하고,
    상기 타이밍 컨트롤러는 상기 제1 및 제2 클럭 신호들을 이용하여 상기 광원부를 구동하는 광원 구동 신호를 생성하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 광원 구동 신호의 로우 구간의 길이는 상기 제1 클럭 신호에 의해 정의되는 상기 제N 프레임 구간의 길이와 일치하고,
    상기 광원 구동 신호의 하이 구간의 길이는 상기 제2 클럭 신호에 의해 정의되는 상기 제N+1 프레임 구간의 길이와 일치하는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 제2 클럭 신호의 상기 제2 주파수는
    상기 제1 클럭 신호의 상기 제1 주파수 보다 작은 것을 특징으로 하는 표시 장치.
  17. 제15항에 있어서, 상기 광원부는 프레임 영상의 스캐닝 방향으로 배열된 복수의 광원 블록들을 포함하고,
    상기 광원 블록들은 상기 광원 블록들과 대응하는 상기 표시 패널의 표시 블록들에 표시되는 영상에 따라 선택적으로 광을 제공하는 것을 특징으로 하는 표시 장치.
  18. 제11항에 있어서, 상기 제1 클럭 신호를 생성하는 제1 클럭 생성부는 외부로부터 수신한 마스터 클럭 신호를 기초로 상기 제1 클럭 신호를 생성하고,
    상기 제2 클럭 신호를 생성하는 제2 클럭 생성부는 외부로부터 수신한 상기 마스터 클럭 신호를 기초로 상기 제2 클럭 신호를 생성하는 것을 특징으로 하는 표시 장치.
  19. 제11항에 있어서, 상기 제1 클럭 신호를 생성하는 제1 클럭 생성부는 외부로부터 수신한 마스터 클럭 신호를 기초로 상기 제1 클럭 신호를 생성하고,
    상기 제2 클럭 신호를 생성하는 제2 클럭 생성부는 상기 제1 클럭 생성부로부터 수신한 상기 제1 클럭 신호를 기초로 상기 제2 클럭 신호를 생성하는 것을 특징으로 하는 표시 장치.
  20. 제11항에 있어서, 상기 제1 및 제2 클럭 생성부들은
    클럭 신호의 주파수를 조절하기 위한 위상 고정 루프(Phase Looked Loop)를 포함하는 것을 특징으로 하는 표시 장치.
KR1020110009914A 2011-02-01 2011-02-01 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 KR101792673B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110009914A KR101792673B1 (ko) 2011-02-01 2011-02-01 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US13/241,419 US10347191B2 (en) 2011-02-01 2011-09-23 Method of driving display panel using a plurality of clock signals and display apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110009914A KR101792673B1 (ko) 2011-02-01 2011-02-01 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
KR20120088930A true KR20120088930A (ko) 2012-08-09
KR101792673B1 KR101792673B1 (ko) 2017-11-03

Family

ID=46576960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009914A KR101792673B1 (ko) 2011-02-01 2011-02-01 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (2)

Country Link
US (1) US10347191B2 (ko)
KR (1) KR101792673B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160053444A (ko) * 2014-11-04 2016-05-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20160063516A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 표시 시스템
US9466255B2 (en) 2012-02-28 2016-10-11 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578396B (zh) * 2012-08-08 2017-04-26 乐金显示有限公司 显示装置及其驱动方法
KR102467526B1 (ko) * 2015-10-16 2022-11-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184905B1 (en) * 1997-06-09 2001-02-06 Ati Technologies Method and apparatus for processing video graphics information at different operating rates
US7202702B2 (en) * 2003-12-10 2007-04-10 Hewlett-Packard Development Company, L.P. Output buffer slew rate control using clock signal
TWI288912B (en) * 2004-04-01 2007-10-21 Hannstar Display Corp Driving method for a liquid crystal display
JP2008009391A (ja) 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
KR100804069B1 (ko) 2006-06-02 2008-02-18 (주)비노시스 3ｄ 동영상 화질 개선 장치
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US20080079686A1 (en) 2006-09-28 2008-04-03 Honeywell International Inc. LCD panel with scanning backlight
KR100859694B1 (ko) 2007-04-12 2008-09-23 삼성에스디아이 주식회사 평면/입체 액정 표시장치 및 그 구동방법
JP5309488B2 (ja) * 2007-07-18 2013-10-09 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20090088775A (ko) 2008-02-15 2009-08-20 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
US20100134393A1 (en) 2008-12-03 2010-06-03 Chia-Hui Chen Enhance driving modulation method and the device for field sequential color liquid crystal display
KR101510901B1 (ko) 2008-12-15 2015-04-10 엘지디스플레이 주식회사 액정표시장치
US8125250B2 (en) * 2010-03-26 2012-02-28 Apple Inc. Frequency detection mechanism for a clock generation circuit
TWI424395B (zh) * 2010-07-21 2014-01-21 Chunghwa Picture Tubes Ltd 立體顯示器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466255B2 (en) 2012-02-28 2016-10-11 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR20160053444A (ko) * 2014-11-04 2016-05-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20160063516A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 표시 시스템

Also Published As

Publication number Publication date
KR101792673B1 (ko) 2017-11-03
US20120194488A1 (en) 2012-08-02
US10347191B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
KR101356321B1 (ko) 영상표시장치
KR101279128B1 (ko) 입체 영상 표시장치와 그 구동 방법
KR101323468B1 (ko) 입체영상 표시장치와 그 구동방법
JP5483432B2 (ja) 立体映像表示装置とその駆動方法
KR101356248B1 (ko) 영상표시장치
US8988510B2 (en) 3D image display device
US9618758B2 (en) Stereoscopic image display and method of controlling backlight thereof
TWI495326B (zh) 立體影像顯示裝置及其驅動方法
KR101860083B1 (ko) 입체 영상 표시 장치 및 그 구동 방법
KR20110009504A (ko) 입체 영상표시장치와 그 구동방법
KR20120015009A (ko) 입체영상 표시장치와 그 구동방법
GB2480363A (en) Stereoscopic image display with reduced ghosting
JP6208444B2 (ja) 表示装置
KR101743034B1 (ko) 액정 표시장치 및 구동방법
KR101792673B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101763945B1 (ko) 입체영상 표시장치 및 그의 크로스토크 보상방법
KR20120012197A (ko) 입체영상 표시 장치 및 그 구동 방법
US20150221263A1 (en) Three-dimensional image display device and driving method thereof
KR20140139836A (ko) 입체 영상 표시 장치
KR101773197B1 (ko) 입체 영상 표시장치와 그 픽셀 방전 시간 제어 방법
KR102110855B1 (ko) 입체 영상 표시 방법 및 이를 수행하는 표시 장치
KR20110050166A (ko) 입체 영상표시장치와 그 구동방법
KR101811059B1 (ko) 입체영상 표시장치
KR20130028260A (ko) 표시장치 및 이의 구동방법
KR20130005830A (ko) 입체영상 표시장치와 그 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant