KR20120084870A - 태양전지 및 그 제조 방법 - Google Patents

태양전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120084870A
KR20120084870A KR1020110006166A KR20110006166A KR20120084870A KR 20120084870 A KR20120084870 A KR 20120084870A KR 1020110006166 A KR1020110006166 A KR 1020110006166A KR 20110006166 A KR20110006166 A KR 20110006166A KR 20120084870 A KR20120084870 A KR 20120084870A
Authority
KR
South Korea
Prior art keywords
solar cell
electrode
metal
substrate
emitter
Prior art date
Application number
KR1020110006166A
Other languages
English (en)
Inventor
남정범
김진아
정인도
양주홍
심승환
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110006166A priority Critical patent/KR20120084870A/ko
Publication of KR20120084870A publication Critical patent/KR20120084870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 한 측면에 따른 태양전지는, 제1 전도성 타입의 기판; 기판의 한 면에 위치하며, 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부; 에미터부 위에 위치하는 반사방지막; 및 에미터부와 전기적 및 물리적으로 연결되는 전극부를 포함하고, 전극부는 나노 사이즈의 제1 금속 입자를 구비하며 상기 에미터부에 인접한 제1 금속층과, 상기 제1 금속층 위에 위치하는 제2 금속층을 포함한다.

Description

태양전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 신재생 에너지에 대한 관심이 높아지면서, 태양 에너지로부터 전기 에너지를 생산하는 태양전지가 주목 받고 있다.
일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 각각 이루어지는 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성된다.
이러한 구성의 태양전지에 빛이 입사되면 반도체 내부의 전자가 광전 효과(photoelectric effect)에 의해 자유전자(free electron)(이하, '전자'라 함)가 되고, p-n 접합의 원리에 따라 전자와 정공은 각각 n형 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 기판 쪽으로 각각 이동한다. 그리고 이동한 전자와 정공은 기판 및 에미터부에 전기적으로 연결된 각각의 전극에 의해 수집된다.
본 발명이 이루고자 하는 기술적 과제는 고효율의 태양전지를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 고효율의 태양전지를 제조하는 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 태양전지는, 제1 전도성 타입의 기판; 기판의 한 면에 위치하며, 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부; 에미터부 위에 위치하는 반사방지막; 및 에미터부와 전기적 및 물리적으로 연결되는 전극부를 포함하고, 전극부는 나노 사이즈의 제1 금속 입자를 구비하며 상기 에미터부에 인접한 제1 금속층과, 상기 제1 금속층 위에 위치하는 제2 금속층을 포함한다.
제1 금속 입자는 구(sphere) 형상을 가지며, 10㎚ 내지 100㎚의 크기를 갖는 다. 그리고 제1 금속 입자의 적어도 일부는 에미터부와 접촉하며, 제1 금속층은 글라스 프릿을 포함하지 않는다.
제2 금속층은 납작한 형상을 갖는 복수의 제2 금속 입자를 포함하며, 제2 금속 입자의 적어도 일부는 에미터부 또는 제1 금속 입자와 접촉하고, 제2 금속층은 글라스 프릿을 포함한다.
여기에서, '납작한 형상'은 폭이 두께보다 큰 형상을 말한다.
본 실시예의 태양전지에서, 단위 면적당 제1 금속 입자의 개수는 제2 금속 입자의 개수보다 많다.
제1 금속 입자 및 제2 금속 입자는 재결정화된 은(Ag)으로 각각 이루어질 수 있다.
에미터부는 복수의 요철을 포함하는 텍스처링 표면으로 형성될 수 있다.
그리고 전극부는 어느 한 방향으로 나란히 뻗은 복수의 전면 전극을 포함하며, 전면 전극과 교차하는 방향으로 전면 전극과 연결된 복수의 전면 전극용 집전부를 더 포함할 수 있다.
이러한 구성의 태양전지는, 기판의 표면에 에미터부를 형성하는 단계; 에미터부 위에 제1 전극층을 형성하는 단계; 상기 제1 전극층 위에 반사방지막을 형성하는 단계; 및 상기 반사방지막 위에 제2 전극층을 형성하는 단계를 포함한다.
제1 전극층을 형성하는 단계는 나노 사이즈의 제1 금속 입자를 포함하는 전극 패턴을 형성하는 것을 포함하며, 전극 패턴은 제1 금속 입자를 포함하는 솔루션 또는 페이스트로 형성한다.
예를 들면, 전극 패턴은 금속 이온이 해리되어 있는 제1 솔루션(solution)을 에미터부의 표면에 패턴 인쇄하는 단계; 및 환원제를 포함하는 제2 솔루션을 상기 제1 솔루션 위에 분사하여 구 형상을 갖는 복수의 제1 금속 입자를 형성하는 단계에 따라 형성할 수 있다.
제1 솔루션은 질산은(AgNO3)과 물(H20) 및 계면활성제(surfactant)를 혼합하여 형성할 수 있고, 계면활성제로 폴리에틸렌 글리콜 및 폴리비닐 알코올을 포함하는 고분자계 비이온성(nonionic) 계면활성제를 사용할 수 있다.
그리고 제2 솔루션은 하이드라이진(N2H4)과 물 및 상기 계면활성제를 혼합하여 형성할 수 있다.
제2 금속층을 형성하는 단계는 제1 금속 입자가 위치하는 영역의 반사방지막 위에 도전성 페이스트를 도포하는 단계; 및 도전성 페이스트를 건조 및 소성하는 단계를 포함하는 태양전지의 제조 방법에 의해 제조할 수 있다.
납작한 형상을 갖는 복수의 제2 금속 입자는 도전성 페이스트를 소성하는 과정에서 형성하며, 도전성 페이스트를 인쇄하는 단계에서는 패턴 인쇄된 제1 솔루션보다 큰 폭으로 도전성 페이스트를 인쇄한다.
에미터부를 형성하기 전에 기판의 표면을 텍스처링 표면으로 형성할 수 있으며, 도전성 페이스트를 인쇄하는 단계에서는 상기 패턴 인쇄된 제1 솔루션보다 큰 폭으로 도전성 페이스트를 인쇄할 수 있다.
이러한 특징에 따르면, 본 실시예의 태양전지는 전극부가 제1 금속층의 제1 금속 입자와 제2 금속층의 제2 금속 입자를 포함한다.
따라서, 제2 금속 입자만 포함하는 종래 태양전지의 전극부에 비해 에미터부와의 접촉 저항이 감소된다. 따라서, 필 팩터(fill factor) 및 효율이 개선된다.
도 1은 일반적인 태양전지의 일부 사시도이다.
도 2는 일반적인 태양전지에 있어서 전극부의 확대도이다.
도 3은 본 발명의 실시예에 따른 태양전지에 있어서 전극부의 확대도이다.
도 4는 본 발명의 실시예에 따른 태양전지의 제조 방법을 나타내는 블록도이다.
도 5는 도 4의 S30 단계를 나타내는 블록도이다.
도 6은 도 4의 S50 단계를 나타내는 블록도이다.
도 7은 도 4의 S10 단계에 의해 형성된 텍스처링 표면을 나타내는 도면이다.
도 8은 도 5의 S31 단계를 실시하는 방법을 나타내는 도면이다.
도 9는 도 5의 S33 단계를 실시하는 방법을 나타내는 도면이다.
도 10은 도 4의 S30 단계에 의해 형성된 제1 금속 입자를 갖는 제1 금속층을 나타내는 도면이다.
도 11은 도 6의 S51 단계를 실시하는 방법을 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 설명한다. 도 1은 일반적인 태양전지의 일부 사시도이다.
도면을 참고하면, 일반적인 태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120) 위에 위치하는 반사방지막(130), 반사방지막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치하는 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(160)을 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이러한 기판(110)은 적어도 한쪽 면의 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)으로 형성된다.
텍스처링 표면은 복수의 요철을 포함하며, 반응성 이온 식각(RIE)에 의해 형성될 수 있다.
기판(110)의 전면(front surface)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되며, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 반사방지막(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
이러한 기능을 하는 반사방지막(130)은 약 70㎚ 내지 80㎚ 의 두께를 가질 수 있으며, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 이산화 티탄막(TiO2) 및 산화 알루미늄막(AlOx) 중에서 적어도 하나의 막을 포함할 수 있다.
제1 전극(140)은 에미터부(120) 위에 형성되어 에미터부(120)와 전기적으로 연결된다.
이러한 제1 전극(140)은 어느 한 방향으로 나란히 뻗은 복수의 전면 전극(141)과, 전면 전극(141)과 교차하는 방향으로 위치하며 상기 전면 전극에 비해 큰 선폭으로 형성된 복수의 전면 전극용 집전부(143)를 포함한다.
각각의 전면 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면 전자를 수집하여 전면 전극용 집전부(143)로 전달한다.
통상적으로, 전면 전극(141)과 전면 전극용 집전부(143)로 구성되는 제1 전극(140)은 반사방지막(130) 위에 도전성 페이스트를 인쇄, 건조 및 소성하는 것에 따라 형성된다.
도전성 페이스트는 글라스 프릿(glass frit)과 금속 입자, 예컨대 은(Ag) 입자를 포함하며, 글라스 프릿은 산화납(PbO)을 주성분으로 하고, 오산화인(P2O5), 산화붕소(B2O3), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화아연(ZnO), 산화티탄(TiO) 등을 더 포함할 수 있다.
이러한 도전성 페이스트는 글라스 프릿의 유리 전이온도(대략 450℃) 이상으로 가열되면 글라스 프릿이 용융되고, 대략 670℃ 내지 700℃의 온도에서 글라스 프릿의 식각 성분에 의해 반사방지막이 관통되며, 또한 도전성 페이스트에 함유된 은(Ag) 입자가 용융된다. 그리고 용융된 은(Ag) 중에서 실리콘의 계면까지 내려간 은(Ag)은 실리콘과 재결합하며, 에미터부와 전기적인 접촉(contact)을 형성한다.
그리고 도전성 페이스트의 냉각 과정에서 용융된 은(Ag)이 재결정화되는데, 이때, 은(Ag)의 재결정화는 에미터부와 접촉되는 부분 중 일부, 예를 들어 에미터부의 텍스처링 표면 중 요철의 산(peak)에서 실리콘(Si)-은(Ag) 아일랜드(island) 형태로 이루어져 전류 경로(current path)를 형성한다.
하지만, 도전성 페이스트의 소성 및 냉각 과정중 에미터부와 접촉되는 부분에서 재결정화 되는 은(Ag)의 양이 매우 적고, 도전성 페이스트에 포함된 대부분의 은 입자들은 서로 뭉쳐져 벌크(bulk) 상태로 남아있게 된다.
따라서, 도 2에 도시한 바와 같이, 도전성 페이스트를 이용하여 형성한 전극부에 있어서, 에미터부(120)와 접촉하는 재결정화된 은(Ag) 입자(145a)는 에미터부(120)의 국부적인 영역, 예를 들어 텍스처링 표면의 산(peak) 부분에만 형성되며, 대부분이 벌크 형태의 은 입자(145b)로 남아 있다.
여기에서, 벌크 형태의 은(Ag) 입자는 은 입자가 용융되어 인접한 은 입자와 서로 뭉쳐지면서 냉각 과정에서 소결되어 원래의 입자 형상을 유지하지 않고 구형상 이외의 형상을 띠는 형태로 형성된 입자를 말한다.
한편, 재결정화된 은 입자(145a)는 폭이 두께보다 큰 형상, 예를 들어 납작한 형상으로 형성되는데, 그 이유는 은 입자(145b)가 용융된 후 실리콘 계면까지 내려간 은(Ag)이 실리콘과의 계면에서 아일랜드(island) 형태로 재결정화되기 때문이다.
이와 같이, 에미터부(120)와 접촉하는 재결정화된 은 입자(145a)의 양이 매우 적으면, 에미터부(120)와 제1 전극(140)의 접촉 저항이 증가하고, 이로 인해 필 팩터(fill factor)가 감소한다.
따라서, 태양전지의 효율을 개선하기 위해서는 제1 전극(140)과 에미터부(120)의 접촉 저항을 감소시키는 것이 요구된다.
본 발명은 제1 전극(140)과 에미터부(120)의 접촉 저항을 감소시키기 위한 것으로, 도 3 내지 도 11을 참조로 하여 본 발명의 실시예를 설명한다.
본 실시예의 태양전지에 있어서, 전극부, 예컨대 제1 전극(140)는 구(sphere) 형상을 갖는 복수의 제1 은 입자(147a)를 포함하는 제1 금속층(148)와, 납작한 형상을 갖는 복수의 제2 은 입자(147b)와 벌크 상태의 복수의 제3 은 입자(147c) 및 글라스 프릿(147d)을 구비하는 제2 금속층(149)을 포함한다.
여기에서, 도면부호 147d로 도시한 것은 글라스 프릿에 의해 형성된 글라스 막일 수 있다.
에미터부(120)의 텍스처링 표면에는 제1 금속층(148)에 구비된 복수의 제1 은 입자(147a)가 접촉한다. 제1 은 입자(147a)은 재결정화된 은(Ag) 입자로서, 구(sphere) 형상을 갖는다.
제1 금속층(148)은 글라스 프릿을 포함하지 않으며 구 형상을 갖는 나노 사이즈의 제1 은 입자(147a)를 포함하는 도전성 페이스트로 형성할 수 있다.
다른 예로, 제1 금속층(148)은 은 이온(Ag+)이 해리되어 있는 제1 솔루션(solution)에 환원제를 포함하는 제2 솔루션을 분사하여 은 이온을 재결정화하여 형성할 수 있다. 이때, 제1 은 입자(147a)은 제2 솔루션에 함유된 비이온성 계면활성제(nonionic surfactant)로 인해 구 형상으로 형성된다.
이에 대해 보다 구체적으로 설명하면, 계면활성제는 물에 녹기 쉬운 친수성 부분과 기름에 녹기 쉬운 소수성 부분을 가지고 있는 화합물로서, 계면활성제의 종류로는 음이온계 계면활성제, 양이온계 계면활성제, 음이온계와 양이온계의 특성을 모두 갖는 양성 계면활성제, 그리고 비이온성 계면활성제가 있다.
제1 은 입자를 형성하는데 사용하는 계면활성제는 비이온성 계면활성제로서, 비이온성 계면활성제로는 알킬글리콜 같은 저분자 계열 또는 폴리에틸렌글리콜과 폴리비닐알코올과 같은 고분자계가 존재한다.
비이온성 계면활성제는 일정 농도 이상에서 계면활성제 분자들끼리 모여 미셀(micelle)이라는 구조를 형성하며, 미셀은 구 형상을 갖는다.
따라서, 환원제와 비이온성 계면활성제를 포함하는 제2 솔루션을 이용하여 은 이온을 환원시키면, 구 형상을 갖는 제1 은 입자(147a)가 형성된다.
이러한 방법에 따라 형성된 제1 은 입자(147a)는 에미터부(120)의 텍스처링 표면에 부착되며, 제1 전극(140)이 형성될 영역보다 좁은 폭으로 에미터부(120)의 표면에 위치한다. 예를 들면, 제1 전극(140)에 포함되는 전면 전극(141)의 폭을 100㎛라 할 때, 제1 은 입자(147a)는 대략 60㎛의 폭에 해당하는 영역에 위치한다.
이와 같이 제1 은 입자(147a)가 위치하는 영역을 좁게 형성하는 이유는 제1 은 입자(147a)가 형성되는 영역과 전면 전극(141)이 형성되는 영역의 오정렬로 인한 문제점을 억제하기 위한 것이다.
하지만, 정렬 상태를 양호하게 유지하는 것이 가능한 경우에는 제1 은 입자(147a)가 위치하는 영역의 폭과 전면 전극(141)이 위치하는 영역의 폭을 동일하게 형성할 수도 있으며, 이 경우에는 에미터부(120)와 전면 전극(141)의 접촉 저항을 더욱 감소시킬 수 있다.
한편, 제1 은 입자(147a)는 나노 사이즈의 크기, 예를 들어 10㎚ 내지 100㎚의 직경을 갖도록 형성한다. 에미터부(120)의 텍스처링 표면에서 재결정화된 제1 은 입자(147a) 위로는 도전성 페이스트의 소성 및 냉각 과정에서 형성되는 납작한 형상의 제2 은 입자(147b)와 벌크 상태의 제3 은 입자(147c) 및 글라스 프릿(147d)가 위치한다.
여기에서, 제2 은 입자(147b)와 제3 은 입자(147c) 및 글라스 프릿(147d)은 제2 금속층(149)을 구성한다.
이때, 위에서 설명한 바와 같이, 제2 은 입자(147b)는 생성되는 양이 매우 적으므로, 단위 면적당 제1 은 입자(147a)의 양은 제2 은 입자(147b)의 양보다 많다.
제2 은 입자(147b)와 제3 은 입자(147c)는 도 2에 도시한 은 입자들(145a, 145b)과 각각 동일한 것이므로, 상세한 설명은 생략한다.
도 2에서는 납작한 형상의 은 입자(145a)가 에미터부(120)의 텍스처링 표면 일부에 형성되었지만, 본 실시예에서는 제2 은 입자(147b)가 제1 은 입자(147a)에 접촉하거나, 에미터부(120)의 텍스처링 표면에 접촉하는 차이점이 있다.
이러한 전극부의 구조에 따르면, 전극부가 위치할 영역 내의 에미터부(120)의 텍스처링 표면은 대부분이 제1 은 입자(147a)와 접촉한다. 따라서, 에미터부(120)와 제1 전극(140)의 직접적인 전기적 연결이 우수하게 형성되므로, 에미터부(120)와 제1 전극(140)의 접촉 저항이 크게 감소된다.
후면 전계부(150)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.
후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 따라서 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.
후면 전계부(150)의 후면에 위치하는 제2 전극(160)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하는 후면 전극(161) 및 후면 전극용 집전부(163)를 포함한다.
후면 전극(161)은 알루미늄(A), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
그리고 후면 전극용 집전부(163)는 전면 전극용 집전부와 평행한 방향으로 위치할 수 있다. 후면 전극용 집전부는 후면 전극에서 수집된 전하를 외부로 출력한다.
이와 같은 구조를 갖는 태양전지의 동작은 다음과 같다.
태양전지로 조사된 빛이 에미터부(120)를 통해 기판(110)으로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface)이 텍스처링 표면으로 형성되어 있으므로, 기판(110) 전면(front surface)에서의 빛 반사도가 감소하고, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 반사방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 후면 전계부(150)를 통해 제2 전극(160)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다.
따라서, 어느 한 태양전지의 제1 전극(140)과 인접한 태양전지의 제2 전극(160)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이하, 도 4 내지 도 11을 참고로 하여 본 발명의 실시예에 따른 태양전지의 제조 방법에 대하여 설명한다.
도 4는 본 발명의 실시예에 따른 태양전지의 제조 방법을 나타내는 블록도이고, 도 5는 도 4의 S30 단계를 나타내는 블록도이며, 도 6은 도 4의 S50 단계를 나타내는 블록도이다.
그리고 도 7은 도 4의 S10 단계에 의해 형성된 텍스처링 표면을 나타내는 도면이며, 도 8은 도 5의 S31 단계를 실시하는 방법을 나타내는 도면이다.
그리고 도 9는 도 5의 S33 단계를 실시하는 방법을 나타내는 도면이고, 도 10은 도 4의 S30 단계에 의해 형성된 제1 금속 입자를 갖는 제1 금속층을 나타내는 도면이며, 도 11은 도 6의 S51 단계를 실시하는 방법을 나타내는 도면이다.
전술한 구조의 태양전지는 기판의 한쪽 면을 텍스처링하여 텍스처링 표면을 형성하는 단계(S10), 텍스처링 표면에 불순물을 주입하여 에미터부(120)를 형성하는 단계(S20), 에미터부(120)의 일정 영역에 제1 전극층을 형성하는 단계(S30), 제1 전극층 위에 반사방지막을 형성하는 단계(S40) 및 반사방지막 위에 제2 금속층을 형성하는 단계(S50)를 포함하는 제조 방법에 따라 제조할 수 있다.
제1 금속층을 형성하는 단계(S30)는 제1 솔루션을 패턴 인쇄하는 단계(S31), 환원제 및 비이온성 계면활성제를 포함하는 제2 솔루션을 패턴 인쇄된 제1 솔루션에 분사하는 단계(S33), 및 건조 단계(S35)를 포함하고, 제2 금속층을 형성하는 단계(S50)는 도전성 페이스트를 패턴 인쇄하는 단계(S51), 그리고 건조 및 소성 단계(S53)를 포함한다.
먼저, S10 단계에 대해 설명하면 다음과 같다.
실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.
실리콘 웨이퍼가 준비되면, 5가 원소의 불순물, 예컨대 인(P)을 실리콘 웨이퍼에 도핑하여 n형의 도전성 타입을 갖는 반도체 기판을 기판(110)을 제조한다.
한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.
기계적 손상층을 제거한 후, 반응성 이온 식각(RIE)을 이용한 건식 식각 공정을 실시하여 기판(110)의 전면(front surface)을 텍스처링 표면으로 형성한다. 도 7은 텍스처링 표면이 형성된 기판을 나타낸다.
텍스처링 표면을 형성한 후, S20 단계로 진행하여 기판(110)의 전면(front surface)에 3가 원소의 불순물을 도핑하여 에미터부(120)를 형성한다.
그리고 자연 산화막 제거를 위하여 기판을 불산(HF)으로 식각한다.
이후, S30 단계로 진행하여 제1 금속층(148)을 형성한다.
제1 금속층(148)은 글라스 프릿을 포함하지 않으며 구 형상을 갖는 나노 사이즈의 제1 은 입자(147a)를 포함하는 도전성 페이스트를 에미터부(120) 위에 인쇄 및 건조하여 형성할 수 있다.
다른 예로, 제1 금속층(148)은 아래에 설명하는 방법에 따라 형성할 수 있다. 이에 대해 도면을 참조하여 구체적으로 설명하면, 먼저, 제1 솔루션을 에미터부의 표면에 패턴 인쇄한다.
제1 솔루션은 은 이온(Ag+)이 해리되어 있는 점성을 갖는 것으로, 본 실시예에서는 질산은(AgNO3)과 물(H20) 및 계면활성제(surfactant)를 혼합하여 형성하며, 계면활성제로는 폴리에틸렌 글리콜 및 폴리비닐 알코올을 포함하는 고분자계 비이온성(nonionic) 계면활성제를 사용한다.
계면활성제로 상기 물질을 사용하면 제1 솔루션의 점도를 높게 유지할 수 있으므로, 제1 솔루션의 인쇄 패턴을 양호하게 형성할 수 있다. 도 8은 제1 솔루션으로 형성된 인쇄 패턴(P1)이 에미터부(120) 위에 형성된 것을 도시하고 있다. 여기에서, 인쇄 패턴(P1)은 제1 금속층(148)을 형성하는 패턴이다.
도 8에서, 미설명 도면부호 SM1은 제1 솔루션을 패턴 인쇄하는데 사용되는 스크린 마스크이며, H1은 스크린 마스크(SM1)에 구비된 홀 패턴을 나타낸다.
제1 솔루션을 패턴 인쇄할 때, 인쇄 패턴(P1)의 폭(W1)은 대략 60㎛ 내지 100㎛의 범위로 형성한다.
제1 솔루션으로 인쇄 패턴(P1)을 형성한 후, S33 단계로 진행하여 인쇄 패턴(P1)에 제2 솔루션을 분사한다. 제2 솔루션을 분사하는 공정에 대하여 도 9에 도시하였다.
제2 솔루션은 환원제 및 비이온성 계면활성제를 포함하는 것으로, 본 실시예에서는 하이드라이진(N2H4)과 물 및 비이온성 계면활성제를 혼합하여 형성한다.
도 9에 도시한 바와 같이 제2 솔루션을 인쇄 패턴(P1)에 분사하면, 제2 솔루션에 포함된 하이드라이진(환원제)으로 인해 인쇄 패턴(P1)의 은 이온(Ag+)이 재결정화되어 제1 은 입자(147a)가 생성된다. 이때, 제1 은 입자(147a)는 제2 솔루션에 포함된 비이온성 계면활성제로 인해 구(sphere) 형상으로 형성된다.
구 형상을 갖는 제1 은 입자(147a)가 생성된 상태를 도 10에 도시하였다.
한편, 제1 은 입자(147a)는 사용되는 계면활성제의 종류 또는 농도를 조절하는 것에 따라 다양한 크기의 직경으로 형성될 수 있다. 즉, 계면활성제의 종류 또는 농도를 조절하여 제1 은 입자(147a)의 직경을 조절하는 것이 가능하다.
제1 은 입자(147a)를 형성한 후, S40 단계로 진행하여 기판(110)의 전면(front surface)에 반사방지막(130)을 형성하고, S50 단계로 진행하여 제2 금속층(149)을 형성한다.
제2 금속층(149)은 제1 금속층(148)이 형성된 영역의 반사방지막(130) 위에 도전성 페이스트를 인쇄하여 인쇄 패턴(P2)을 형성한 후, 인쇄 패턴(P2)을 건조 및 소성하는 것에 따라 형성한다.
도전성 페이스트를 인쇄하여 인쇄 패턴(P2)을 형성할 때, 인쇄 패턴(P2)의 선폭(W2)은 제1 솔루션에 의해 형성된 인쇄 패턴(P1)의 선폭(W1)과 동일하거나, 상기 선폭(W1)보다 크게 형성한다.
인쇄 패턴(P2)을 형성하는 도전성 페이스트는 이미 설명한 바와 같이 나노 사이즈의 은(Ag) 입자와 글라스 프릿을 포함한다.
도 11에서, 미설명 도면부호 SM2는 도전성 페이스트를 인쇄하는데 사용되는 스크린 마스크이며, H2는 스크린 마스크(SM2)에 구비된 홀 패턴을 나타낸다.
S53 단계를 실시하면, 도전성 페이스트의 글라스 프릿에 함유된 식각 성분에 의해 반사방지막(130)이 관통되고, 또한 나노 사이즈의 은 입자가 용융된다.
이후, 냉각 과정을 거치면서 실리콘과의 계면에 있는 용융된 은 입자가 재결정화되어 납작한 형상을 갖는 제2 은 입자(147b)가 형성되며, 나머지의 용융된 은 입자는 서로 뭉쳐져서 벌크 상태의 은 입자(147c)로 남아있게 된다.
따라서, 상기한 방법에 의하면, 도 3에 도시한 바와 같이 구 형상의 제1 은 입자(147a)를 포함하는 제1 금속층(148)과, 납작한 형상의 제2 은 입자(147b)와 벌크 상태의 제3 은 입자(147c) 및 글라스 프릿(147d)을 갖는 제2 금속층(149)으로 이루어진 전극부를 제조할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되지 않으며, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
110: 기판 120: 에미터부
130: 반사방지막 140: 제1 전극
147a: 제1 은 입자 147b: 제2 은 입자
147c: 제3 은 입자 150: 후면전계부
160: 제2 전극

Claims (25)

  1. 제1 전도성 타입의 기판;
    상기 기판의 한 면에 위치하며, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부;
    상기 에미터부 위에 위치하는 반사방지막; 및
    상기 에미터부와 전기적 및 물리적으로 연결되는 전극부
    를 포함하고,
    상기 전극부는 나노 사이즈의 제1 금속 입자를 구비하며 상기 에미터부에 인접한 제1 금속층과, 상기 제1 금속층 위에 위치하는 제2 금속층을 포함하는 태양전지.
  2. 제1항에서,
    상기 제1 금속 입자는 구(sphere) 형상을 갖는 태양전지.
  3. 제1항에서,
    상기 제1 금속 입자는 10㎚ 내지 100㎚의 크기를 갖는 태양전지.
  4. 제1항에서,
    상기 제1 금속 입자의 적어도 일부는 상기 에미터부와 접촉하는 태양전지.
  5. 제1항에서,
    상기 제1 금속층은 글라스 프릿을 포함하지 않는 태양전지.
  6. 제1항에서,
    상기 제2 금속층은 납작한 형상을 갖는 복수의 제2 금속 입자를 포함하는 태양전지.
  7. 제6항에서,
    상기 제2 금속 입자의 적어도 일부는 상기 에미터부 또는 상기 제1 금속 입자와 접촉하는 태양전지.
  8. 제6항에서,
    상기 제2 금속 입자는 폭이 두께보다 큰 형상으로 형성되는 태양전지.
  9. 제6항에서,
    상기 제2 금속층은 글라스 프릿을 포함하는 태양전지.
  10. 제6항 내지 제9항 중 어느 한 항에서,
    단위 면적당 상기 제1 금속 입자의 개수가 상기 제2 금속 입자의 개수보다 많은 태양전지.
  11. 제10항에서,
    상기 제1 금속 입자 및 제2 금속 입자는 재결정화된 은(Ag)으로 각각 이루어지는 태양전지.
  12. 제10항에서,
    상기 에미터부는 복수의 요철을 포함하는 텍스처링 표면으로 형성되는 태양전지.
  13. 제10항에서,
    상기 전극부는 어느 한 방향으로 나란히 뻗은 복수의 전면 전극을 포함하는 태양전지.
  14. 제13항에서,
    상기 전극부는 상기 전면 전극과 교차하는 방향으로 상기 전면 전극과 연결된 복수의 전면 전극용 집전부를 더 포함하는 태양전지.
  15. 기판의 표면에 에미터부를 형성하는 단계;
    상기 에미터부 위에 제1 전극층을 형성하는 단계;
    상기 제1 전극층 위에 반사방지막을 형성하는 단계; 및
    상기 반사방지막 위에 제2 전극층을 형성하는 단계
    를 포함하는 태양전지의 제조 방법.
  16. 제15항에서,
    상기 제1 전극층을 형성하는 단계는 나노 사이즈의 제1 금속 입자를 포함하는 전극 패턴을 형성하는 것을 포함하는 태양전지의 제조 방법.
  17. 제16항에서,
    상기 제1 금속 입자를 포함하는 솔루션 또는 페이스트로 상기 전극 패턴을 형성하는 태양전지의 제조 방법.
  18. 제17항에서,
    상기 전극 패턴은 금속 이온이 해리되어 있는 제1 솔루션(solution)을 상기 에미터부의 표면에 패턴 인쇄하는 단계; 및
    환원제를 포함하는 제2 솔루션을 상기 제1 솔루션 위에 분사하여 구 형상을 갖는 복수의 제1 금속 입자를 형성하는 단계
    에 따라 형성하는 태양전지의 제조 방법.
  19. 제18항에서,
    상기 제1 솔루션은 질산은(AgNO3)과 물(H20) 및 계면활성제(surfactant)를 혼합하여 형성하는 태양전지의 제조 방법.
  20. 제19항에서,
    상기 계면활성제로 폴리에틸렌 글리콜 및 폴리비닐 알코올을 포함하는 고분자계 비이온성(nonionic) 계면활성제를 사용하는 태양전지의 제조 방법.
  21. 제20항에서,
    상기 제2 솔루션은 하이드라이진(N2H4)과 물 및 상기 계면활성제를 혼합하여 형성하는 태양전지의 제조 방법.
  22. 제15항에서,
    상기 제2 금속층을 형성하는 단계는 상기 제1 금속 입자가 위치하는 영역의 반사방지막 위에 도전성 페이스트를 인쇄하는 단계; 및
    상기 도전성 페이스트를 건조 및 소성하는 단계
    를 포함하는 태양전지의 제조 방법.
  23. 제22항에서,
    상기 도전성 페이스트를 소성하는 과정에서 납작한 형상을 갖는 복수의 제2 금속 입자를 형성하는 태양전지의 제조 방법.
  24. 제22항에서,
    상기 도전성 페이스트를 인쇄하는 단계에서는 상기 패턴 인쇄된 제1 솔루션보다 큰 폭으로 도전성 페이스트를 인쇄하는 태양전지의 제조 방법.
  25. 제15항 내지 제24항 중 어느 한 항에서,
    상기 에미터부를 형성하기 전에 상기 기판의 표면을 텍스처링 표면으로 형성하는 단계를 더 포함하는 태양전지의 제조 방법.
KR1020110006166A 2011-01-21 2011-01-21 태양전지 및 그 제조 방법 KR20120084870A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110006166A KR20120084870A (ko) 2011-01-21 2011-01-21 태양전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110006166A KR20120084870A (ko) 2011-01-21 2011-01-21 태양전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120084870A true KR20120084870A (ko) 2012-07-31

Family

ID=46715595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110006166A KR20120084870A (ko) 2011-01-21 2011-01-21 태양전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120084870A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116014035A (zh) * 2022-09-14 2023-04-25 中威新能源(成都)有限公司 太阳电池的制备方法及太阳电池

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116014035A (zh) * 2022-09-14 2023-04-25 中威新能源(成都)有限公司 太阳电池的制备方法及太阳电池

Similar Documents

Publication Publication Date Title
US9076905B2 (en) Semiconductor device and method for manufacturing the same
JP5844797B2 (ja) 太陽電池の製造方法
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
US8981210B2 (en) Solar battery cell and method of manufacturing the solar battery cell
JP2015029126A (ja) 太陽電池及びその製造方法
KR20130109694A (ko) 태양 전지
KR102531378B1 (ko) 태양전지
JP5628952B2 (ja) 太陽電池
KR101630526B1 (ko) 태양 전지
KR20120091629A (ko) 태양전지
JP2004064028A (ja) 太陽電池及びその製造方法
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
KR101699312B1 (ko) 태양 전지 및 그 제조 방법
KR20120079592A (ko) 태양전지 및 이의 제조 방법
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101729311B1 (ko) 태양 전지 및 그 제조 방법
KR20120084870A (ko) 태양전지 및 그 제조 방법
KR101579321B1 (ko) 태양 전지의 제조 방법
KR20120082664A (ko) 태양 전지의 제조 방법
KR20140114532A (ko) 태양전지
JP2011018748A (ja) 太陽電池セルの製造方法
KR101729305B1 (ko) 태양전지
KR101322626B1 (ko) 태양 전지 및 그의 제조 방법
KR20120080903A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application