KR20120080191A - 프린트 트랙을 센터링하기 위한 방법 - Google Patents

프린트 트랙을 센터링하기 위한 방법 Download PDF

Info

Publication number
KR20120080191A
KR20120080191A KR1020127008644A KR20127008644A KR20120080191A KR 20120080191 A KR20120080191 A KR 20120080191A KR 1020127008644 A KR1020127008644 A KR 1020127008644A KR 20127008644 A KR20127008644 A KR 20127008644A KR 20120080191 A KR20120080191 A KR 20120080191A
Authority
KR
South Korea
Prior art keywords
centering
print track
print
marker element
track
Prior art date
Application number
KR1020127008644A
Other languages
English (en)
Inventor
마르코 가리아초
안드레아 바치니
기오르기오 셀르레
루이기 데 산티
기안프랭코 파스쿠아린
톰마소 베르체시
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120080191A publication Critical patent/KR20120080191A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Printing Methods (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Character Spaces And Line Spaces In Printers (AREA)

Abstract

프린트 트랙을 센터링하기 위한 방법으로서, 적어도 프린팅 스테이션에 의해, 적어도 제 1 프린트 트랙 및 적어도 제 2 프린트 트랙이, 결정 배향에 따라, 프린트 기판 상에 증착되며, 상기 방법은 제 1 단계 및 제 2 단계를 포함하며, 상기 제 1 단계에서는, 적어도 상기 제 1 프린트 트랙 및 적어도 마커 엘리먼트가, 적어도 상기 제 2 프린트 트랙이 증착될 수 있는 상기 기판의 일부와 대응하게, 지지체 상에 증착되며; 상기 제 2 단계에서는, 적어도 상기 제 2 프린트 트랙이 상기 기판 상에 증착되며 상기 적어도 제 2 프린트 트랙이 상기 마커 엘리먼트에 의해 조정되는 방식을 따르는 적어도 센터링 인터럽션을 제공하고, 상기 센터링 인터럽션은, 상기 제 1 프린트 트랙에 대해 상기 제 2 프린트 트랙의 포지셔닝(positioning) 및 센터링(centering)을 한정하기 위해, 상기 마커 엘리먼트에 대해 포지셔닝되고 센터링된다.

Description

프린트 트랙을 센터링하기 위한 방법{METHOD FOR CENTERING A PRINT TRACK}
본 발명은, 광전지(photovoltaic cell)를 제조하기 위해, 국한하는 것은 아니지만, 예를 들어 실리콘으로 만들어진 웨이퍼, 기판 또는 얇은 시트 상에 전도성 트랙들을 프린팅하기 위한, 예를 들어 실크-스크린 프린팅, 잉크-젯 프린팅, 레이저 프린팅 등과 같은 프린팅 단계들의 시퀀스 동안, 프린트 트랙을 다른 프린트 트랙들에 대해 정렬하기 위한 방법에 관한 것이다.
프린트들, 특히 하나 이상의 프린팅 패스들(printing passess) 동안, 결정(determinate) 프린트 물질들이 기판상에 증착되어, 해당하는 프린트 트랙들을 한정(define)하는 세리그래프 프린트들(serigraph prints)이 공지되어 있다.
또한, 이러한 기술은, 차례 차례 순서대로 배치된 다른 프린팅 스테이션들에서, 예를 들어 실리콘으로 만들어진 웨이퍼, 기판 또는 얇은 시트와 같은 프린트 지지체 상에, 다양한 프린트 트랙들, 예를 들어 도체 트랙들, 소위 "핑거들(fingers)" 및 "버스바들(busbars)"이 프린트되는, 광전지들을 제조하기 위한 프로세스들에서 널리 적용되고 있는 것으로 공지되어 있다.
광전지들의 제조, 및 결과적으로 관련(relative) 프린팅 프로세스들은 매우 엄격한 허용오차들(tolerances)에 영향을 받게 되며, 이에 따라 하나의 스테이션과 다음 스테이션 사이에서 증착되는 프린트 트랙들의 위치(position)를 제어할 필요가 있다.
프린트 지지체의 위치에 대해 이러한 타입의 제어를 수행하기 위한 하나의 공지된 기술은, 제 1 프린팅 동안 그리고 동일한 프린트 물질을 이용하여, 적어도 하나, 유익하게는 2개 이상의 마커 엘리먼트(marker element) 각각을 지지체 상의 결정 위치에, 하지만 프린트 트랙들의 증착 패턴의 바깥쪽에 증착하는 것이다.
이후, 요구되는 정렬 및 포지셔닝(positioning)으로, 이미 제조된 것들에 상보적인 다른 프린트 트랙들을 증착하기 위해, 후속하는(following) 스테이션에서 각 마커의 위치가 검증된다.
비록 이러한 공지된 기술은 제어와 관련되는 한 유효하기는 하지만, 이러한 공지된 기술은 마커 엘리먼트의 증착과 관련하여 몇 가지 단점들을 갖는다. 즉, 지지체 상에 마커들을 증착해야 하는 필요성은 제조 시간 연장을 수반할 수 있고, 또한 프린트된 도체 트랙들의 신호의 기능적인 특성들이 적어도 부분적으로 손상될 수 있다.
실제로, 프린트 지지체 상에서의 마커들의 물리적인 증착은, 비록 제한적인 방식이기는 하지만, 태양 에너지를 전기 에너지로 변환하기 위해, 광전지에 대해 유용한 표면들의 감소를 결정한다.
선행 기술의 이러한 단점들은 실크-스크린 프린팅 기술들 뿐만 아니라, 예를 들어 레이저, 잉크 젯 등의 다른 타입들의 프린팅에서도 발견될 수 있다.
본 발명의 목적은, 선행 기술의 단점들을 극복하는 간단하고, 정확하고, 신뢰성있는 방식으로, 다른 프린트 트랙들에 대해 정렬되는 방식으로 프린트 트랙을 증착할 수 있게 하는 완벽한 방법을 제공하는 것이다.
본 출원인은, 선행 기술들의 단점들을 극복하고, 이들 및 기타 목적들 및 장점들을 달성하기 위해, 본 발명을 고안하고, 테스트하고, 구현하였다.
본 발명은 독립항들에서 기술되고 특징화되는 한편, 종속항들은 본 발명의 다른 특징들 또는 본 발명의 주요한 사상에 대한 변형들을 기술한다.
상기 목적에 따라, 본 발명에 따른 방법은 적어도 하나의 프린트 트랙을 정렬시키는 데에 적용되는 바, 여기에서는 적어도 프린팅 스테이션에 의해, 적어도 제 1 프린트 트랙들 및 적어도 제 2 프린트 트랙들이 서로에 대해 원하는 배향에 따라 지지체 상에 증착된다.
본 발명에 따른 방법은 적어도 제 1 단계를 제공하는데, 상기 제 1 단계에서, 적어도 제 1 프린트 트랙 및 적어도 마커 엘리먼트는, 제 2 프린트 트랙의 적어도 일부가 증착될 수 있는 지지체 상의 부분에 대응하게, 지지체 상에 증착된다.
본 발명에 따르면, 이러한 방법은 또한 적어도 제 2 단계를 포함하는데, 상기 제 2 단계에서, 적어도 하나의 제 2 프린트 트랙이 지지체 상에 증착되고, 상기 적어도 하나의 제 2 프린트 트랙은 프린트 물질이 없는 상기 제 2 트랙의 구역 내에 존재하는 센터링 인터럽션(centering interruption)을 제공하고, 상기 구역은 마커 엘리먼트에 의해 조정되는 방식을 따르며; 상기 센터링 인터럽션은, 적어도 하나의 제 1 프린트 트랙에 대해 상기 적어도 하나의 제 2 프린트 트랙의 포지셔닝 및 센터링을 한정하기 위해, 마커 엘리먼트에 대해 포지셔닝되고 센터링된다.
따라서, 본 발명을 이용하게 되면, 마커 엘리먼트에 대하여, 제 1 프린트 트랙과 관련하여 제 2 프린트 트랙을 증착할 수 있으며, 동시에 제 2 프린트 트랙 내부에 마커 엘리먼트를 포함시킬 수 있다.
하나의 변형에 따르면, 제 1 단계 및 2 단계는 서로에 대해 차례로 형성된다.
다른 변형에 따르면, 제 1 단계 및 2 단계는 반대 순서로 실행된다. 즉, 제 2 단계가 제 1 단계의 상위단계로(upstream) 실행된다.
이러한 방식으로, 지지체의 자유 표면(free surface) 모두는 기능적이며, 제공되는 프린트 트랙들 바깥의 프린트 물질로부터 어떠한 간섭도 받지 않게 된다.
본 발명에 따른 솔루션은, 프린팅 방법이 프린팅 헤드들에 대해 지지체를 이동시키는 것을 제공하는 경우와, 또한 지지체가 항상 동일한 위치에 유지되고, 프린팅 스테이션이 이동하는 경우 모두에서 특히 유익하다.
본 발명에 따른 솔루션의 다른 장점은, 적어도 얼마간의 데이터를 공급할 수 있다는 것인데, 이러한 데이터는, 이후의 동작 단계들 및/또는 이후의 동작 사이클들을 상기 데이터를 기반으로 제어 및 조정하기 위해, 필요한 경우, 제어 및 커맨드 유닛에 의해 기억(memorize)될 수 있다.
특히, 본 발명을 이용하게 되면, 제 1 프린트의 위치, 제 2 프린트의 위치, 및 이에 따라 이러한 제 1 및 2 프린트의 위치들 간의 차이에 대한 정확한 정보를 얻을 수 있다.
이러한 정보는, 이후의 프린팅 단계들을 제어하고, 그에 따라, 이루어지는 프린트들의 정렬을 개선하는 데에 이용될 수 있다.
지지체가 예를 들어 광전지들을 제조하기 위한 실리콘 웨이퍼이고 프린트 트랙이 예를 들어 전도성 페이스트로 제조되는 하나의 형태의 실시예에서, 서로에 대해 실질적으로 평행하며 적어도 제 2 횡단 트랙(transverse track)(이하, "버스바"로서 정의됨)에 의해 단부들(ends)에서 접속되는, 다수의 제 1 트랙들(이하, "핑거들"로서 정의됨)을 증착하는 것이 공지되어 있다.
이러한 변형 솔루션에서, 마커 엘리먼트들은, 핑거들이 프린트되는 단계에서, 버스바들이 이후 프린트되는 지지체 상의 부분들에 대응하게, 지지체 상에 증착된다. 모든 버스바는 적어도 센터링 인터럽션(이 경우에는, 홀(hole))을 제공하며, 상기 센터링 인터럽션은 버스바의 폭 내에 포함되며 각각의 마커 엘리먼트들 보다 의도적으로 더 큰 형태(conformation)를 갖는다.
이를 행함으로써, 프린팅 프로세스의 마지막에서, 태양 에너지의 수신 및 변환 조건들을 손상시키지 않으면서, 마커 엘리먼트들이 버스바들의 벌크 내에 포함된다.
하나의 변형에 따르면, 제 2 단계의 마지막에서, 마커 엘리먼트와 센터링 인터럽션 사이의 공통 구역에 대응하게, 버스바 상에, 적어도 마커 엘리먼트 및 센터링 인터럽션, 유익하게는 버스바의 전체 연장부를 완전히 덮을 수 있는 접속 물질(connection material)을 증착하는 것을 제공하는 제 3 마무리(finishing) 및 접속 단계가 제공된다.
이러한 방식으로, 특히 프린트 물질이 전도성 물질인 상황에 있어서, 센터링 인터럽션과 마커 엘리먼트 사이에 한정되는 틈의 부재(free interstice)로 인해, 제 2 프린트 트랙에 대해 연속성(continuity)에 있어서의 기능적인 중단들(breaks)이 실질적으로 제거된다.
다른 변형에 따르면, 제 2 프린트 트랙이 증착되는 지지체의 동일 부분 상에, 2개의 마커 엘리먼트들이 제공된다. 결과적으로, 제 2 프린트 트랙은 2개의 대응하는 센터링 인터럽션들을 제공하는 바, 이들은 대응하는 마커 엘리먼트들과 센터링 및 포지셔닝에 있어서 매칭(match)하도록 상호적으로(reciprocally) 배치된다.
이러한 변형 솔루션에서, 제 2 트랙은 제 1 트랙들에 대해 의도적으로 지향됨으로써, 예를 들어 상기 프린트 트랙들 간에는 실질적으로 직교하는 상태가 보장된다.
다른 변형에 따르면, 마커 엘리먼트는 실질적으로 원형의 형태를 가지며, 결과적으로 센터링 인터럽션은 마커 엘리먼트의 직경 보다 큰, 실질적으로 원형의 형태를 갖는다.
다른 변형에 따르면, 마커 엘리먼트는 실질적으로 다각형(polygonal) 형상, 타원체, 정확히 말하자면, 이를 테면 십자형(+), 별표(*), 대시(-) 등과 같은 알파뉴메릭(alphanumeric) 심볼을 나타내는 형상을 갖는다. 결과적으로, 버스바의 대응하는 센터링 인터럽션은 균일하게 더 큰 상관된 형상을 갖는다.
다른 변형에 따르면, 마커 엘리먼트는 제 1 프린트 트랙의 하나 이상의 인터럽션들(interruptions)에 의해 제조된다.
마커 엘리먼트의 형상 및 크기는 제 1 프린트 트랙들에 대한 제 2 프린트 트랙들의 상이한 포지셔닝 및 센터링 요구조건들에 따라 선택될 수 있다.
다른 변형에 따르면, 2개의 프린트들의 2개의 프린팅 단계들의 마지막에서, 예를 들어 센터링 인터럽션과 마커 엘리먼트 간의 틈의 치수 판독(dimensional reading)에 의해, 실행된 센터링의 정확성이 검증되는 제어 단계가 제공될 수 있다.
본 발명의 이러한 특징들 및 기타 특징들은, 첨부 도면들과 관련하여 비한정적인 예로서 제공되는 몇몇 우선적인 형태들의 실시예에 대한 하기의 설명으로부터 명백해질 것이다.
도 1은 본 발명의 일 실시예와 관련된 프로세싱 시스템의 개략적인 등각 투시도(isometric view)이다.
도 2는 도 1에 도시된 시스템의 개략적인 평면도이다.
도 3은 본 발명에 따른 방법의 제 1 형태의 실시예의 제 1 단계를 개략적으로 도시한다.
도 4는 도 3의 방법의 제 2 단계를 개략적으로 도시한다.
도 5는 도 3의 방법의 제 3 단계를 개략적으로 도시한다.
도 6은 본 발명에 따른 방법의 제 2 형태의 실시예의 제 1 단계를 개략적으로 도시한다.
도 7은 도 6의 방법의 제 2 단계를 개략적으로 도시한다.
도 8은 도 6의 방법의 제 3 단계를 개략적으로 도시한다.
도 9는 본 발명의 제 1 변형을 개략적으로 도시한다.
도 10은 도 6의 방법의 제 2 변형을 개략적으로 도시한다.
도 11은 본 발명의 제 3 변형을 개략적으로 도시한다.
도 12는 본 발명의 제 4 변형을 개략적으로 도시한다.
도 13은 본 발명의 일 실시예에 따른, 고 농도로 도핑된 영역(heavily doped region) 및 그 위에 형성된 패터닝된 금속 콘택 구조를 갖는 기판의 표면의 평면도이다.
도 14a는 본 발명의 일 실시예에 따른, 도 12에 나타낸 기판의 표면의 일부의 클로즈업(close-up) 측단면도이다.
도 14b는 본 발명의 다른 실시예에 따른, 도 12에 나타낸 기판의 표면의 일부의 클로즈업 측단면도이다.
이해를 돕기 위해, 도면들에서 공통적인 동일한 엘리먼트들을 지정하기 위해 가능한 동일한 참조 부호들이 이용되었다. 일 실시예의 엘리먼트들 및 피쳐들은 추가의 설명없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
도면들을 참조로, 본 발명에 따른 프린트 트랙에 대한 센터링 방법의 제 1 형태의 실시예의 3개의 단계들이 도시된다.
이 경우, 이러한 방법은, 도면들에 단지 부분적으로 도시된, 광전지들을 제조하기 위해, 예를 들어 웨이퍼와 같은 기판(150) 상에, 예를 들어 전도성 트랙들과 같은 프린트 트랙들의 실크-스크린 프린팅을 위한 비한정적인 예를 제공하도록 적용된다.
도 1은 본 발명의 일 실시예에 따른 기판 프로세싱 시스템, 또는 시스템(100)의 등각 투시도이다. 일 실시예에서, 시스템(100)은 일반적으로 2개의 유입 컨베이어들(incoming conveyors)(111), 액츄에이터 어셈블리(actuator assembly)(140), 다수의 프로세싱 네스트들(processing nests)(131), 다수의 프로세싱 헤드들(processing heads)(102), 2개의 유출 컨베이어들(outgoing conveyors)(112) 및 시스템 제어기(101)를 포함한다. 입력 컨베이어들(111)은, 이들 각각이 입력 컨베이어(113)와 같은 입력 디바이스로부터 프로세싱되지 않은(unprocessed) 기판(150)을 수용하고, 각각의 프로세싱되지 않은 기판(150)을 액츄에이터 어셈블리(140)에 결합된 프로세싱 네스트(131)에 이송할 수 있도록, 병렬 프로세싱 구성으로 구성된다. 부가적으로, 유출 컨베이어들(112)은, 이들 각각이 프로세싱 네스트(131)로부터 프로세싱된 기판(150)을 수용하고, 각각의 프로세싱된 기판(150)을 배출 컨베이어(exit conveyor)(114)와 같은 기판 이동 디바이스(substrate removal device)에 이송할 수 있도록, 병렬로 구성된다.
일 실시예에서, 각 배출 컨베이어(114)는 프로세싱 헤드들(102)을 통해 기판(150) 상에 증착된 물질을 경화(cure)시키기 위해, 프로세싱된 기판(150)을 오븐(oven)(199)을 통해 이송하도록 적응된다.
본 발명의 일 실시예에서, 시스템(100)은 스크린 프린팅 프로세싱 시스템이며, 프로세싱 헤드들(102)은 패터닝된 물질층을 기판(150) 상에 스크린 프린트하도록 구성되는 스크린 프린팅 컴포넌트들을 포함한다.
다른 실시예에서, 시스템(100)은 잉크 젯 프린팅 시스템이며, 프로세싱 헤드들(102)은 패터닝된 물질층을 기판(150) 상에 증착하도록 구성되는 잉크 젯 프린팅 컴포넌트들을 포함한다.
도 2는 도 1에 도시된 시스템(100)의 개략적인 평면도이다. 도 1 및 2는 (위치들 "1" 및 "3"에서) 2개의 프로세싱 네스트들(131)을 갖는 시스템(100)을 도시하는 바, 이러한 프로세싱 네스트들 각각은 프로세싱된 기판(150)을 유출 컨베이어(112)에 이송하고, 유입 컨베이어(111)로부터 프로세싱되지 않은 기판(150)을 수용하도록 위치된다. 따라서, 시스템(100) 내에서, 기판의 이동은 일반적으로 도 1 및 2에 도시된 경로 "A"를 따른다. 이러한 구성에서, (위치들 "2" 및 "4"에서의) 나머지 2개의 프로세싱 네스트들(131)은 각각 프로세싱 헤드(102) 아래에 위치되며, 이에 따라 각각의 프로세싱 네스트들(131) 상에 놓여지는 프로세싱되지 않은 기판(150) 상에서 프로세스(예를 들어, 스크린 프린팅, 잉크 젯 프린팅, 물질 제거)가 수행될 수 있다. 이러한 병렬 프로세싱 구성은, 최소화된 프로세싱 시스템 풋프린트와 함께, 증가된 프로세싱 용량을 가능하게 한다. 비록 시스템(100)이 2개의 프로세싱 헤드들(102) 및 4개의 프로세싱 네스트들(131)을 갖는 것으로 도시되었지만, 시스템(100)은 본 발명의 범위를 변화시키지 않으면서 부가적인 프로세싱 헤드들(102) 및/또는 프로세싱 네스트들(131)을 포함할 수 있다.
일 실시예에서, 유입 컨베이어(111) 및 유출 컨베이어(112)는 기판들(150)을 지지하고, 시스템 제어기(101)와 통신하는 액츄에이터(미도시)를 이용하여 시스템(100) 내의 원하는 위치로 기판들(150)을 이송하기 위해 적어도 하나의 벨트(116)를 포함한다. 비록 도 1 및 2가 일반적으로 2 벨트 스타일의 기판 이송 시스템을 도시하지만, 본 발명의 기본 범위를 벗어나지 않으면서, 동일한 기판 이송 및 포지셔닝 기능들을 수행하기 위해 다른 타입들의 이송 메커니즘들이 이용될 수 있다.
일 실시예에서, 시스템(100)은 또한 검사 시스템(200)을 포함하는 바, 이러한 검사 시스템(200)은 프로세싱이 수행되기 이전 및 이후에, 기판들(150)을 로케이트(locate)하여, 검사하는 데에 적합하다. 이러한 검사 시스템(200)은, 도 1 및 2에 도시된 바와 같이, 로딩/언로딩 위치들 "1" 및 "3"에 위치된 기판(150)을 검사하도록 위치되는 하나 이상의 카메라들(120)을 포함할 수 있다. 검사 시스템(200)은 일반적으로 적어도 하나의 카메라(120)(예를 들어, CCD 카메라), 및 결과들을 로케이트하여, 검사하고, 시스템 제어기(101)에 전달할 수 있는 다른 전자 컴포넌트들을 포함한다. 일 실시예에서, 검사 시스템(200)은 유입 기판(150)의 특정 피쳐들의 위치를 로케이트하고, 기판(150)의 배향 및 위치의 분석을 위해 검사 결과들을 시스템 제어기(101)에 전달(communicate)하여, 기판(150)을 프로세싱하기 이전에 프로세싱 헤드(102) 아래에서의 기판(150)의 정확한 포지셔닝을 돕는다. 일 실시예에서, 검사 시스템(200)은 기판들(150)을 검사하여, 손상된 또는 잘못 프로세싱된 기판들이 제조 라인으로부터 제거될 수 있도록 한다. 일 실시예에서, 프로세싱 네스트들(131) 각각은, 프로세싱 네스트들(131) 상에 위치되는 기판(150)을 조명하여, 상기 기판(150)이 검사 시스템(200)에 의해 더 쉽게 검사될 수 있도록 하기 위해, 램프, 또는 다른 유사한 광학적 라디에이션(radiation) 디바이스를 포함할 수 있다.
시스템 제어기(101)는 전체 시스템(100)의 제어 및 자동화를 용이하게 하며, 중앙 처리 장치(CPU)(미도시), 메모리(미도시) 및 지원 회로들(support circuits)(또는 I/O)(미도시)을 포함할 수 있다. CPU는 다양한 챔버 프로세스들 및 하드웨어(예를 들어, 컨베이어들, 검출기들, 모터들, 유체 전달 하드웨어 등)를 제어하기 위해 산업 현장에서 이용되는 임의의 형태의 컴퓨터 프로세서들중 하나일 수 있으며, 시스템 및 챔버 프로세스들(예를 들어, 기판 위치, 프로세스 시간, 검출기 신호 등)을 모니터할 수 있다. 메모리는 CPU에 접속되며, 이를 테면 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 플로피 디스크, 하드 디스크 또는, 로컬 또는 원격의, 임의의 다른 형태의 디지털 스토리지(digital storage)와 같은 쉽게 이용가능한 메모리 중 하나 이상일 수 있다. 소프트웨어 명령들 및 데이터는 CPU에 명령하기 위해 코딩되며 메모리 내에 저장될 수 있다. 지원 회로들 또한 통상의 방식으로 프로세서를 지원하기 위해 CPU에 접속된다. 이러한 지원 회로들은 캐시, 파워 서플라이들, 클럭 회로들, 입/출력 회로들, 서브시스템들 등을 포함할 수 있다. 시스템 제어기(101)에 의해 판독가능한 프로그램(또는 컴퓨터 명령들)은 기판 상에서 어떤 작업들(tasks)이 수행가능한지를 결정한다. 바람직하게는, 프로그램은 시스템 제어기(101)에 의해 판독가능한 소프트웨어이며, 이는 적어도 기판 위치 정보, 제어되는 다양한 컴포넌트들의 이동 시퀀스, 기판 검사 시스템 정보 및 이들의 임의의 결합을 생성하고 저장하기 위한 코드를 포함한다.
일 실시예에서, 시스템(100) 내에서 이용되는 2개의 프로세싱 헤드들(102)은 어플라이드 머티리얼즈 이탈리아 에스알엘(Applied Materials Italia Srl)로부터 입수할 수 있는 통상의 스크린 프린팅 헤드들일 수 있는데, 이러한 헤드들은 스크린 프린팅 프로세스 동안 위치 "2" 또는 "4"에서의 프로세싱 네스트(131) 상에 배치되는 기판(150)의 표면에 원하는 패턴으로 물질을 증착하도록 적응된다. 일 실시예에서, 프로세싱 헤드(102)는, 시스템 제어기(101)와 통신하는 다수의 액츄에이터들, 예를 들어 액츄에이터들(105)(예를 들어, 스테퍼 모터들(stepper motors) 또는 서보 모터들(servomotors))을 포함하며, 프린트되고 있는 기판(150)에 대해 프로세싱 헤드(102) 내에 배치된 스크린 프린팅 마스크(미도시)의 위치 및/또는 각도 배향을 조정하는 데에 이용된다. 일 실시예에서, 스크린 프린팅 마스크는, 기판(150)의 표면 상에서의 스크린 프린트 물질(screen printed material)의 패턴 및 배치를 한정하기 위해 그를 관통하게 형성되는 다수의 홀들, 슬롯들, 또는 다른 개구들(apertures)을 갖는 금속 시트 또는 플레이트이다. 일 실시예에서, 스크린 프린트 물질은 전도성 잉크 또는 페이스트, 유전체 잉크 또는 페이스트, 도펀트 겔(dopant gel), 식각 겔(etch gel), 하나 이상의 마스크 물질들, 또는 다른 전도성 또는 유전체 물질들을 포함할 수 있다. 일반적으로, 기판(150)의 표면 상에 증착될 스크린 프린트 패턴은, 액츄에이터들(150), 및 검사 시스템(200)으로부터 시스템 제어기(101)에 의해 수신되는 정보를 이용하여, 스크린 프린팅 마스크를 배향시킴으로써, 자동화된 방식으로 기판(150)에 대해 정렬된다. 일 실시예에서, 프로세싱 헤드들(102)은, 약 125mm 내지 156mm의 폭 및 약 70mm 내지 156mm의 길이를 갖는 태양 전지 기판 상에 금속 함유 또는 유전체 함유 물질을 증착하도록 적응된다.
특정의 경우에 있어서, 각 기판 또는 웨이퍼(150)는 결정 프린팅 패턴들에 따라 자신의 상부 표면 상에 다수의 프린트 트랙들, 이 경우에는 실질적으로 서로 평행한 다수의 제 1 트랙들(15)("핑거들"이라 불림) 및 제 1 트랙들(15)과 실질적으로 직각이며 제 1 트랙들(15)을 교차하는 제 2 트랙들(16)("버스바들"이라 불림)을 수용하여, 제 1 트랙들을 서로 전기적으로 접속하는 데에 적절하다.
도 3에 개략적으로 도시된 바와 같이, 본 발명에 따른 방법의 제 1 단계에서, 상기 프린팅 헤드들(102) 중 하나를 이용하여, 제 1 트랙들(15)을 이들의 프린팅 패턴에 따라 증착하는 제 1 프린팅 단계가 기판 또는 웨이퍼(150) 상에서 실행된다.
이러한 동일한 단계에서, 본 방법은 또한 동일한 프린트 물질로 기판 또는 웨이퍼(15) 상에 마커 엘리먼트(17)를 증착하는 것을 제공한다.
이 경우, 마커 엘리먼트(17)는 실질적으로 원형의 형상을 가지며, 제공되는 프린팅 패턴에 따라, 제 2 트랙(16)이 증착될 기판 또는 웨이퍼(150)의 일부와 대응하게 위치된다.
도 4에 도시된 바와 같이, 본 발명에 따른 방법의 제 2 단계는 기판 또는 웨이퍼(150) 상에 제 2 트랙(16)을 증착하는 것을 포함한다.
특히, 제 2 트랙(16)에는, 마커 엘리먼트(17)에 대해 상관된 형상 및 더 큰 크기를 갖는 쓰루 센터링 홀(through centering hole)(19)이 제공된다.
이러한 방식으로, 기판 또는 웨이퍼(150) 상의 마커 엘리먼트(17)에 의해 센터링 홀(19)의 위치를 센터링함으로써, 제 2 트랙(16)이 증착되는 위치가 시스템 제어기(101)를 이용하여 명확하게 한정되어, 제공되는 프린팅 패턴을 정확하게 준수(respect)하게 된다.
이 단계에서는, 예를 들어 시스템 제어기(101)에 의해 지시되는 검사 시스템(200)을 이용하여, 센터링 홀(19)과 마커 엘리먼트(17) 간에 한정되는 틈의 부재의 측정의 검출에 기초하는 품질 제어가 또한 제공될 수 있다.
실제로, 틈의 원주의 연장선(circumferential extension) 전체를 따라 이러한 틈의 폭을 검출하고, 검출되는 값들이 요구되는 허용오차들 내에 있음을 검증함으로써, 본 방법의 이러한 2 단계들에서 수행되는 프린트가 충족될 것으로 간주된다.
도 5에 도시된 바와 같이, 2개의 트랙들(15 및 16)을 프린트하고, 포지셔닝하고, 센터링하기 위해 단계들의 마지막에서, 센터링 홀(19) 및 마커 엘리먼트(17)가 놓여있는 기판 또는 웨이퍼(150)의 구역과 대응하게, 접속 페이스트(connection paste)(20)가 증착되는 마무리 단계가 제공된다.
이러한 접속 페이스트(20)는 센터링 홀(19) 및 마커 엘리먼트(17)를 완전히 덮을 뿐 아니라, 제 2 트랙(16)의 전체 길이 상에, 또는 적어도 (다르게는 연속성의 중단을 정의하는) 틈과 대응하게, 구조적 및 기능적인 접속을 확립한다.
이러한 방식으로, 특히 전도성 트랙들의 경우, 최대 수율(yield)의 전기적 전도성, 및 이에 따라 기판 또는 웨이퍼(150)로 이루어지는 광전지의 최대 수율을 얻을 수 있도록, 접속 페이스트(20)는 도체 물질로 이루어진다.
도 6, 7 및 8에 도시된 형태의 실시예에서, 제 1 단계는 제 2 트랙(16)의 원하는 정렬, 이 경우에는 제 1 트랙들(15)에 대해 실질적으로 직교하는 정렬을 보증하기 위해, 동일한 제 2 트랙(16)에 대해 2개의 마커 엘리먼트들(17)을 증착하는 것을 제공한다.
일 실시예에서, 이러한 정렬은, 시스템 제어기(101)로부터의 커맨드 신호들에 따라, 액츄에이터들(15)에 의해 프린트 헤드(102)를 움직임으로써 제공될 수 있다.
이 경우, 2개의 마커 엘리먼트들(17)은, 제 1 트랙들(15)의 증착과 함께, 동일한 프린팅 단계에서 동시에 증착된다.
제 1 트랙들(15)의 일부가 또한 증착되는 제 1 프린팅 서브단계에서 2개의 마커 엘리먼트들(17) 중 첫 번째 마커 엘리먼트가 증착되는 한편, 나머지 및 이후의 제 1 트랙들(15) 또는 층들이 증착되는 제 2 프린팅 서브단계에서 2개의 마커 엘리먼트들(17) 중 두 번째 마커 엘리먼트가 증착되는 것 또한 본 발명이 제공하는 분야 내에 있다.
첨부 도면들에 도시되지 않은 다른 변형들에 따르면, 심지어 2개 보다 많은 마커 엘리먼트들(17)이 증착될 수 있는 바, 각 마커 엘리먼트가 제 1 트랙들(15)을 프린팅하는 각각의 서브단계에서 증착되거나, 1개 보다 많은 마커 엘리먼트가 트랙들(15)을 프린팅하는 동일한 서브단계에서 증착되거나, 또는 심지어 제 2 트랙(16)을 프린팅하는 단계 동안 증착될 수 있다.
이에 따라, 제 2 트랙(16)은 2개의 센터링 홀들(19)을 포함하는 바, 이들 각각은 관련된 마커 엘리먼트(17)에 대해 센터링되게 된다. 일 실시예에서는, 시스템 제어기(101)의 제어하에서 검사 시스템(200)을 이용함으로써, 상호 정렬(reciprocal alignment)이 제공될 수 있다.
2개의 관련된 마커 엘리먼트들(17)에 대해 2개의 센터링 홀들(19)을 동시에 센터링하는 것은, 제 1 트랙들(15)에 대해 제 2 트랙(16)을 원하는 방식으로 포지셔닝하고, 센터링할 수 있게 한다.
이러한 제 2 형태의 실시예 역시, 단일 단계 또는 몇 개의 서브단계들에서의 마커 엘리먼트들(17)의 증착과 상관없이, 원하는 기능적 및 구조적 접속을 한정하기 위해, 접속 페이스트(20)가 각각의 센터링 홀(19) 및 관련된 마커 엘리먼트(17)와 대응하게 증착되는 제 3 마무리 단계를 제공한다.
도 9, 10, 11 및 12에 도시된 변형들에서는, 마커 엘리먼트(17) 및 결과적으로 관련된 센터링 홀(19)의 4개의 가능한 형태들이 단지 예로서 나타나있다.
도 9에 도시된 바와 같이, 마커 엘리먼트(17)는, 놓여있는 평면의 2개의 축들 상에서 뿐 아니라, 구조(construction)에 대한 그의 기하학적인 축들의 배향에 대해, 그리고 이에 따른 제 1 트랙들(15)에 대한 그의 배향에 대해, 센터링을 그 자체로 한정하기 위해, 실질적으로 타원체의 형태를 갖는다.
도 10에 도시된 변형에서, 마커 엘리먼트(17) 및 대응하는 센터링 홀(19)은 실질적으로 십자 형상을 갖는다. 이 경우에서 또한, 마커 엘리먼트(17) 및 센터링 홀(19)의 형태는, 십자의 암들(arms)의 배향에 따라, 원하는 센터링 위치 및 배향을 한정한다.
도 11에 도시된 변형에서, 마커 엘리먼트(17) 및 센터링 홀(19)은 사각형 형상을 갖는다. 이 경우에서 또한, 하지만 이전의 변형들에서 보다 훨씬 더 단순화된 형태를 갖지만, 원하는 센터링 위치 및 배향이 동시에 보증된다.
도 12에 도시된 또 다른 변형에서, 마커 엘리먼트(17)는 제 1 트랙(15)의 라인의 인터럽션(interruption)에 의해 제공되며, 이러한 비-한정적인 경우에서, 센터링 홀(19)은 센터링 기능을 수행할 수 있도록 원형의 형상을 갖는다.
기판(150) 상에서의 이중 및 다중의 트랙들(핑거들 및 버스바들)의 프린트는 본 발명의 실시예들을 이용함으로써 특히 유리하다.
본 발명의 실시예들은 기판의 표면 상에 원하는 패턴(230)으로 형성되는 고 농도로 도핑된 영역들(241) 위에 금속 콘택들을 형성하는 것을 포함하는 태양 전지 형성 프로세스를 제공한다.
본 발명의 실시예들은, 고 농도로 도핑된 영역들(241)을 결정하기 위해 도펀트 페이스트가 프린트되고, 고 농도로 도핑된 영역들(241) 상에, 넓은 핑거들(260)을 한정하는 넓은 금속 라인이 프린트되고, 넓은 금속 라인 상에, 좁은 핑거들(260a)을 한정하는 좁은 금속 라인이 프린트된 다음(도 14a 및 14b 참조), 버스바들(261)이 프린트되는 것(도 13)을 제공한다.
도 13은, 고 농도로 도핑된 영역(241) 및 그 위에 형성되는 패터닝된 금속 콘택 구조(242), 이를 테면 핑거들(260) 및 버스바들(261)을 갖는 기판(150)의 표면(251)의 평면도이다.
도 14a는 도 13에 도시된 단면 라인(13-13)에서 생성되는 측단면도이며, 고 농도로 도핑된 영역(241) 상에 배치된 넓은 금속 핑거(260)를 갖는 표면(251)의 일부를 도시한다.
도 14b는 다른 실시예의 측단면도이며, 넓은 금속 핑거(260) 상에 배치된 좁은 금속 핑거(260a)를 갖는 표면(251)의 일부를 도시한다.
고 농도로 도핑된 영역들(241) 상에 핑거들(260, 260a) 및 버스바들(261)과 같은 금속 콘택 구조들이 형성되며, 이에 따라 이러한 2개의 영역들 사이에 고 품질의 전기 접속이 형성될 수 있게 된다. 저 저항의 안정한 콘택들은 태양 전지의 성능을 위해 중요하다. 고 농도로 도핑된 영역들(241)은 일반적으로 그 내에 배치되는 약 0.1 원자% 이하의 도펀트 원자들을 갖는 기판(150) 물질의 일부를 포함한다. 고 농도로 도핑된 영역들(241)의 패터닝된 타입은, 업계에 공지되어 있는, 통상의 리소그래피 및 이온 주입 기술들, 또는 통상의 유전체 마스킹 및 고온 로(furnace) 확산 기술들에 의해 형성될 수 있다.
하지만, 본 발명의 분야 및 범위를 벗어나지 않으면서, 지금까지 설명된 방법에 대해 단계들의 변경들 및/또는 부가들이 이루어질 수 있음이 명백하다.
예를 들어, 기판 또는 웨이퍼(150)의 다른 동작 및 기능적인 요건들에 따라, 제 1 트랙들(15)과 제 2 트랙들(16) 간에, 트랙들(15, 16)과 마커 엘리먼트(17) 간에, 트랙들(15, 16), 마커 엘리먼트(17)와 접속 페이스트(20) 간에, 다른 물질들을 이용하는 것은 본 발명의 분야 내에 있다.
또한, 각각의 제 2 트랙(16)에 대해, 관련된 센터링 홀들(19)과 함께, 2개 보다 많은 마커 엘리먼트들(17)이 제공되는 것도 본 발명의 분야 내에 있다.
또한, 본 발명은 특정 예들을 참조하여 기술되었지만, 명백히 청구항에 제시된 특성들 및 청구항에 의해 한정되는 보호 범위 내에 속하는 모든 특성들을 갖는, 프린트 트랙을 센터링하기 위한 방법의 다른 많은 등가의 형태들이 당업자에 의해 확실하게 달성될 것임이 명백하다.

Claims (9)

  1. 실리콘으로 만들어진 웨이퍼, 기판 또는 얇은 시트 상에 프린트 트랙(print track)을 센터링(centering)하기 위한 방법으로서,
    적어도 프린팅 스테이션(102)에 의해, 적어도 제 1 프린트 트랙(15) 및 적어도 제 2 프린트 트랙(16)이, 결정 배향(determinate orientation)에 따라, 프린트 기판(150) 상에 증착되며,
    상기 방법은 적어도 제 1 단계 및 제 2 단계를 포함하며,
    상기 제 1 단계에서는, 적어도 상기 제 1 프린트 트랙(15) 및 적어도 마커 엘리먼트(marker element)(17)가, 적어도 상기 제 2 프린트 트랙(16)이 증착될 수 있는 상기 기판(150)의 일부와 대응하게, 지지체(11) 상에 증착되며,
    상기 제 2 단계에서는, 적어도 상기 제 2 프린트 트랙(16)이 상기 기판(150) 상에 증착되며, 상기 적어도 제 2 프린트 트랙(16)이 프린트 물질(print material)이 없는 상기 제 2 트랙(16)의 구역(zone) 내에 존재하는 적어도 센터링 인터럽션(centering interruption)(19)을 제공하고, 상기 구역은 상기 마커 엘리먼트(17)에 의해 조정되는 방식을 따르고, 상기 센터링 인터럽션(19)은, 상기 제 1 프린트 트랙(15)에 대해 상기 제 2 프린트 트랙(16)의 포지셔닝(positioning) 및 센터링을 한정하기 위해, 상기 마커 엘리먼트(17)에 대해 포지셔닝되고 센터링되는,
    프린트 트랙을 센터링하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계의 마지막에, 상기 마커 엘리먼트(17)와 상기 센터링 인터럽션(19) 사이의 공통 구역에 대응하게, 상기 제 2 프린트 트랙(16) 상에, 적어도 상기 마커 엘리먼트(17) 및 상기 센터링 인터럽션(19)을 완전히 덮을 수 있는 접속 물질(connection material)(20)이 증착되는 제 3 마무리(finishing) 및 접속 단계가 제공되는,
    프린트 트랙을 센터링하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 단계는, 상기 제 2 프린트 트랙(16)이 증착되는 상기 기판(150)의 동일 부분 상에 2개의 상기 마커 엘리먼트들(17)을 증착하는 것을 제공하는,
    프린트 트랙을 센터링하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 제 2 프린트 트랙(16)은, 대응하는 2개의 마커 엘리먼트들(17)과의 센터링 및 포지셔닝에 있어서 매칭(match)하도록 상호적으로(reciprocally) 배치되는 2개의 센터링 인터럽션들을 제공하는,
    프린트 트랙을 센터링하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 마커 엘리먼트(17)는 실질적으로 원형의 형태(conformation)로 제조되며, 상기 센터링 인터럽션(19)은 상기 마커 엘리먼트(17)의 직경 보다 큰, 실질적으로 원형의 형태로 제조되는,
    프린트 트랙을 센터링하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 마커 엘리먼트(17)는 실질적으로 다각형(polygonal) 형상으로 제조되는,
    프린트 트랙을 센터링하기 위한 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 마커 엘리먼트(17)는 실질적으로 타원체(ellipsoidal) 형상으로 제조되는,
    프린트 트랙을 센터링하기 위한 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 마커 엘리먼트(17)는 상기 제 1 프린트 트랙(15)의 인터럽션(interruption)인,
    프린트 트랙을 센터링하기 위한 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 2개의 프린트 트랙들(15, 16)의 2개의 프린팅 단계들의 마지막에서, 상기 센터링 인터럽션(19)과 상기 마커 엘리먼트(17) 간의 틈(interstice)의 크기를 판독함으로써, 수행된 센터링의 정확성이 검증되는 제어 단계가 제공되는,
    프린트 트랙을 센터링하기 위한 방법.
KR1020127008644A 2009-09-03 2010-09-02 프린트 트랙을 센터링하기 위한 방법 KR20120080191A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUD2009A000150A IT1398429B1 (it) 2009-09-03 2009-09-03 Procedimento per l'allineamento di una traccia di stampa
ITUD2009A000150 2009-09-03

Publications (1)

Publication Number Publication Date
KR20120080191A true KR20120080191A (ko) 2012-07-16

Family

ID=41682550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008644A KR20120080191A (ko) 2009-09-03 2010-09-02 프린트 트랙을 센터링하기 위한 방법

Country Status (8)

Country Link
US (1) US20120216694A1 (ko)
EP (1) EP2474211B1 (ko)
JP (1) JP2013504194A (ko)
KR (1) KR20120080191A (ko)
CN (1) CN102484948B (ko)
IT (1) IT1398429B1 (ko)
TW (1) TW201115677A (ko)
WO (1) WO2011026880A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUD20110171A1 (it) * 2011-10-24 2013-04-25 Applied Materials Italia Srl Metodo ed impianto di controllo in retroazione ad anello chiuso per la stampa di uno schema multistrato
NL2013237B1 (en) * 2014-07-22 2016-08-16 Roth & Rau B V Inkjet printing system and method for processing wafers.
US10343417B2 (en) * 2015-07-15 2019-07-09 Hewlett-Packard Development Company, L.P. Diagnostic plot for printing system
NL2016137B1 (en) 2016-01-21 2017-07-25 Meyer Burger (Netherlands) B V Inkjet printing system and method for processing substrates.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376584A (en) * 1980-06-02 1983-03-15 Bell Telephone Laboratories, Inc. Pattern printing including aligning masks and monitoring such alignment
US4590327A (en) * 1984-09-24 1986-05-20 Energy Conversion Devices, Inc. Photovoltaic device and method
JPH01253297A (ja) * 1988-03-31 1989-10-09 Taiyo Yuden Co Ltd 厚膜回路装置の製造方法
JPH0229566U (ko) * 1988-08-18 1990-02-26
JPH02129761U (ko) * 1989-03-31 1990-10-25
JPH04307791A (ja) * 1991-04-04 1992-10-29 Nec Corp 印刷配線板の製造方法
WO2005109524A1 (ja) * 2004-05-07 2005-11-17 Mitsubishi Denki Kabushiki Kaisha 太陽電池及びその製造方法
DE102007041057A1 (de) * 2007-08-29 2009-03-05 Manz Automation Ag Verfahren zum Herstellen einer Solarzelle

Also Published As

Publication number Publication date
CN102484948A (zh) 2012-05-30
ITUD20090150A1 (it) 2011-03-04
IT1398429B1 (it) 2013-02-22
TW201115677A (en) 2011-05-01
EP2474211B1 (en) 2014-03-05
JP2013504194A (ja) 2013-02-04
WO2011026880A1 (en) 2011-03-10
CN102484948B (zh) 2015-01-07
EP2474211A1 (en) 2012-07-11
US20120216694A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
EP2474212B1 (en) Method and apparatus to detect the alignment of a substrate
JP5599411B2 (ja) 自動スクリーン印刷プロセス
TWI462670B (zh) 多層圖案之網印方法及設備
US9412898B2 (en) Apparatus and method of testing a substrate using a supporting nest and testing probes
KR20130045200A (ko) 다층 패턴의 인쇄의 폐루프 피드백 제어를 위한 장치 및 방법들
WO2011000442A1 (en) Substrate processing system
KR20120080191A (ko) 프린트 트랙을 센터링하기 위한 방법
EP2473356B1 (en) Multiple control method for printing a multilayer pattern and relative plant
EP2704204A1 (en) Method and apparatus for printing a pattern on a substrate
WO2018077422A1 (en) Apparatus for processing of a substrate used in the manufacture of a solar cell, and method for processing of a substrate used in the manufacture of a solar cell
EP3295488A1 (en) Method for screen printing on a substrate for the production of a solar cell, screen used in screen printing on a substrate for the production of a solar cell, and apparatus for screen printing on a substrate for the production of a solar cell

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid