KR20120079391A - Nitride-based semiconductor light emitting device and method of manufacturing the same - Google Patents

Nitride-based semiconductor light emitting device and method of manufacturing the same Download PDF

Info

Publication number
KR20120079391A
KR20120079391A KR1020110000641A KR20110000641A KR20120079391A KR 20120079391 A KR20120079391 A KR 20120079391A KR 1020110000641 A KR1020110000641 A KR 1020110000641A KR 20110000641 A KR20110000641 A KR 20110000641A KR 20120079391 A KR20120079391 A KR 20120079391A
Authority
KR
South Korea
Prior art keywords
layer
type nitride
nitride layer
growth
emitting device
Prior art date
Application number
KR1020110000641A
Other languages
Korean (ko)
Inventor
박치권
오충석
장성환
정호일
박건
Original Assignee
(주)세미머티리얼즈
박건
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미머티리얼즈, 박건 filed Critical (주)세미머티리얼즈
Priority to KR1020110000641A priority Critical patent/KR20120079391A/en
Publication of KR20120079391A publication Critical patent/KR20120079391A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A nitride-based semiconductor light emitting device and method of manufacturing the same are provided to minimize a total reflection of light by varying a light route coming from an active layer through a p-type nitride layer and a growth preventing film. CONSTITUTION: A n-type nitride layer(130) and active layer(140) are grown on a substrate. A growth preventing film(150) is formed as a previously fixed pattern on the top of the active layer. A p-type nitride layer(160) is formed on the outside of the growth preventing file on the top of the active layer. The p-type nitride layer is formed thicker than the growth preventing film. A transparent electrode layer(170) is included on the top of the growth preventing film and the p-type nitride layer.

Description

질화물 반도체 발광소자 및 이의 제조방법{NITRIDE-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}Nitride semiconductor light emitting device and its manufacturing method {NITRIDE-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 발광소자 및 이의 제조 방법에 관한 것이다. 구체적으로, 광 추출효율(light extraction efficiency)이 개선된 반도체 발광소자 및 이의 제조방법에 관한 것이다.The present invention relates to a semiconductor light emitting device and a method of manufacturing the same. Specifically, the present invention relates to a semiconductor light emitting device having improved light extraction efficiency and a method of manufacturing the same.

반도체 발광소자는 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성 및 높은 진동 저항 등의 다양한 장점을 갖는다. 따라서, 그 수요가 지속적으로 증가하고 있다.The semiconductor light emitting device has various advantages such as long life, low power consumption, excellent initial driving characteristics, and high vibration resistance. Therefore, the demand continues to increase.

반도체 발광소자는 기판 상에 n형 질화물층, 양자우물구조를 갖는 활성층 및 p형 질화물층이 순차적으로 적층된 구조를 갖는다. 그리고, n형 질화물층에서 제공되는 전자와 p형 질화물층에서 제공되는 정공이 활성층에서 재결합되어 발광이 이루어진다.The semiconductor light emitting device has a structure in which an n-type nitride layer, an active layer having a quantum well structure, and a p-type nitride layer are sequentially stacked on a substrate. Then, electrons provided in the n-type nitride layer and holes provided in the p-type nitride layer are recombined in the active layer to emit light.

활성층에서 발생되는 빛 중 일부는 발광소자의 표면을 통해 외부로 방출되고, 나머지는 발광소자의 표면에서 전반사 된다. 전반사된 빛은 외부로 방출되지 못하고, 발광소자의 기판 또는 질화물층에 흡수된다. 따라서, 발광소자의 발광효율을 저하시키고, 내부 발열을 야기하는 문제가 있다.Some of the light generated in the active layer is emitted to the outside through the surface of the light emitting device, the rest is totally reflected at the surface of the light emitting device. The totally reflected light is not emitted to the outside and absorbed by the substrate or the nitride layer of the light emitting device. Therefore, there is a problem of lowering the luminous efficiency of the light emitting device and causing internal heat generation.

본 발명은 상기와 같은 문제점을 해결하기 위해, 발광소자의 표면에서 발생하는 빛의 전반사를 최소화시킬 수 있는 반도체 발광소자 및 이의 제조방법을 제공하기 위함이다.The present invention is to provide a semiconductor light emitting device and a method of manufacturing the same that can minimize the total reflection of the light generated on the surface of the light emitting device to solve the above problems.

상기한 본 발명의 목적은, 성장 방지막에 의해 소정 패턴을 갖도록 성장된 p형 질화물층을 포함하는 반도체 발광소자 및 이의 제조방법에 의해 달성될 수 있다.The above object of the present invention can be achieved by a semiconductor light emitting device including a p-type nitride layer grown to have a predetermined pattern by a growth prevention film and a method of manufacturing the same.

여기서, p형 질화물층 및 성장 방지막은 활성층 상측에 형성되며, p형 질화물층은 성장 방지막보다 두꺼운 두께를 갖는다. 따라서, p형 질화물층은 성장 방지막 형성된 위치에 공동 (空洞; hollow) 구조가 형성된다.Here, the p-type nitride layer and the growth prevention film are formed above the active layer, and the p-type nitride layer has a thickness thicker than that of the growth prevention film. Therefore, the p-type nitride layer is formed with a hollow structure at the position where the growth prevention film is formed.

한편, 투명 전극층은 p형 질화물과 성장 방지막 상측에 형성된다. 그리고, 투명 전극층은 p형 질화물층의 상면과 상기 공동 구조의 내벽면과 접촉한다. 따라서, 종래에 비해 투명 전극층과 p형 질화물층이 접촉하는 면적이 넓어진다.On the other hand, the transparent electrode layer is formed on the p-type nitride and the growth prevention film. The transparent electrode layer is in contact with the upper surface of the p-type nitride layer and the inner wall surface of the cavity structure. Therefore, the area where the transparent electrode layer and the p-type nitride layer come into contact with each other is wider than in the related art.

성장 방지막은 투명한 재질로 형성된다. 예를 들어 SiO2 또는 SixNy(x, y>0)의 재질을 이용한다. 성장 방지막은 일정한 형상을 갖는 다수개의 도트(dot)로 구성되며, 상기 활성층 상면에 일정한 간격으로 배치될 수 있다.The growth prevention film is formed of a transparent material. For example, a material of SiO 2 or Si x N y (x, y> 0) is used. The growth prevention film is composed of a plurality of dots having a predetermined shape, and may be disposed at regular intervals on the upper surface of the active layer.

한편, 상기한 본 발명의 목적은 성장 방지막에 의해 소정 패턴을 갖도록 성장된 p형 질화물층을 포함하는 수직형 반도체 발광소자 및 이의 제조방법에 의해서도 달성될 수 있다.On the other hand, the above object of the present invention can also be achieved by a vertical semiconductor light emitting device including a p-type nitride layer grown to have a predetermined pattern by the growth prevention film and a manufacturing method thereof.

여기서, 성장 방지막 및 p형 질화물층은 도전성 기판과 활성층 사이에 형성된다. 성장 방지막은 활성층 저면에 기 설정된 패턴으로 형성된다. 그리고, p형 질화물층은 활성층 저면 중 성장 방지막이 형성되지 않은 부분에 형성된다.Here, the growth prevention film and the p-type nitride layer are formed between the conductive substrate and the active layer. The growth prevention film is formed in a predetermined pattern on the bottom of the active layer. The p-type nitride layer is formed in the portion of the bottom of the active layer where the growth prevention film is not formed.

p형 질화물층은 성장 방지막보다 두꺼운 두께를 갖는다. 따라서, p형 질화물층은 성장 방지막이 형성된 위치에 공동 (空洞; hollow) 구조가 형성된다.The p-type nitride layer has a thickness thicker than that of the growth prevention film. Therefore, the p-type nitride layer has a hollow structure formed at the position where the growth prevention film is formed.

한편, 도전성 기판의 상면에는 금속층이 형성된다. 그리고, 금속층은 p형 질화물층의 저면과 상기 공동 구조의 내벽면과 접촉한다. 따라서, 종래에 비해 금속층과 p형 질화물층이 접촉하는 면적이 넓어진다.On the other hand, a metal layer is formed on the upper surface of the conductive substrate. The metal layer is in contact with the bottom surface of the p-type nitride layer and the inner wall surface of the cavity structure. Therefore, the area where the metal layer and the p-type nitride layer come into contact with each other is wider than in the related art.

본 발명에 의할 경우, 성장 방지막과 p형 질화물층에 의해 활성층에서 조사되는 빛의 경로를 다변화시킨다. 따라서, 발광소자 표면에서 빛의 전반사가 일어나는 것을 최소화하여 광 추출효율이 개선된다.According to the present invention, the growth prevention film and the p-type nitride layer diversify the path of light irradiated from the active layer. Thus, light extraction efficiency is improved by minimizing total reflection of light on the surface of the light emitting device.

도 1은 본 발명의 제1 실시예에 따른 질화물 반도체 발광소자의 사시도,
도 2는 도 1의 질화물 반도체 발광소자의 단면도,
도 3은 도 1의 질화물 반도체 발광소자의 평면도,
도 4는 도 1의 질화물 반도체 발광소자를 제조하는 방법에 대한 순서도,
도 5는 도 4의 제조 방법의 순서를 개략적으로 도시한 개략도,
도 6은 본 발명의 제2 실시예에 따른 수직형 질화물 반도체 발광소자의 단면도이고,
도 7은 도 6의 수직형 질화물 반도체 발광소자의 제조 방법의 순서를 개략적으로 도시한 개략도이다.
1 is a perspective view of a nitride semiconductor light emitting device according to a first embodiment of the present invention;
2 is a cross-sectional view of the nitride semiconductor light emitting device of FIG.
3 is a plan view of the nitride semiconductor light emitting device of FIG.
4 is a flowchart illustrating a method of manufacturing the nitride semiconductor light emitting device of FIG. 1;
5 is a schematic diagram schematically showing the sequence of the manufacturing method of FIG.
6 is a cross-sectional view of a vertical nitride semiconductor light emitting device according to a second embodiment of the present invention;
FIG. 7 is a schematic diagram schematically illustrating a procedure of a method of manufacturing the vertical nitride semiconductor light emitting device of FIG. 6.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 제1 실시예를 구체적으로 설명한다. 다만, 각 구성요소의 위치관계를 설명함에 있어, '상측', '하측', '상면', '저면' 등의 수식은 각각의 구성요소가 직접 맞닿아 있는 경우(directly) 및 다른 구성요소가 사이에 개재된 상태로 위치하는 경우(indirectly)를 모두 포함한다. 그리고, 각 구성요소의 위치관계는 도면을 기준으로 설명한다. 도면에 도시된 구성요소의 크기는 설명을 위해 과장되어 표시될 수 있으며, 실제 크기를 의미하는 것은 아님을 앞서 밝혀둔다.Hereinafter, with reference to the accompanying drawings will be described in detail a first preferred embodiment of the present invention. However, in describing the positional relationship of each component, the formulas such as 'top', 'bottom', 'top', 'bottom', etc. are used when each component is in direct contact with each other and Includes all indirectly intervened. In addition, the positional relationship of each component is demonstrated based on drawing. The size of the components shown in the drawings may be exaggerated for description, it does not mean that the actual size is noted above.

도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자의 사시도이다. 도 2는 상기 반도체 발광소자의 단면도이고, 도 3은 상기 반도체 발광소자의 평면도이다.1 is a perspective view of a semiconductor light emitting device according to a first embodiment of the present invention. 2 is a cross-sectional view of the semiconductor light emitting device, and FIG. 3 is a plan view of the semiconductor light emitting device.

도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 질화물 반도체 발광소자는 기판(110) 및 기판 상에 순차적으로 적층되는 버퍼층(buffer layer)(120), n형 질화물층(130) 및 활성층(140)을 포함한다. 활성층(140)의 상측에는 소정 패턴으로 다수개의 성장 방지막(150)이 구비되고, 성장 방지막(150)이 형성되지 않은 부분에 p형 질화물층(160)이 형성된다. 그리고, 성장 방지막(150)과 p형 질화물층(160)의 상측으로는 투명 전극(170)이 형성된다.As shown in FIG. 1 and FIG. 2, the nitride semiconductor light emitting device according to the present exemplary embodiment includes a substrate 110 and a buffer layer 120, an n-type nitride layer 130, and the like, which are sequentially stacked on the substrate. The active layer 140 is included. A plurality of growth prevention layers 150 are provided in a predetermined pattern on the upper side of the active layer 140, and the p-type nitride layer 160 is formed in a portion where the growth prevention layer 150 is not formed. The transparent electrode 170 is formed above the growth prevention film 150 and the p-type nitride layer 160.

구체적으로, 기판(110)은 상면에 질화물층을 격자 성장시킬 수 있는 재질로 구성된다. 본 실시예에서는 질화물층과 같은 육방정계 격자구조(hexagonal crystal system)를 갖는 사파이어(Al2O3) 기판(110)을 이용한다. 이 이외에도, 실리콘 카바이드(SiC), 실리콘(Si), 산화아연(ZnO), 비화갈륨(Ga), 질화갈륨(GaN), 사파이어(Al2O3), 스피넬(MgAlO4) 등의 기판을 이용할 수도 있다.Specifically, the substrate 110 is made of a material capable of lattice growing a nitride layer on the upper surface. In this embodiment, a sapphire (Al 2 O 3 ) substrate 110 having a hexagonal crystal system such as a nitride layer is used. In addition, substrates such as silicon carbide (SiC), silicon (Si), zinc oxide (ZnO), gallium arsenide (Ga), gallium nitride (GaN), sapphire (Al 2 O 3 ), spinel (MgAlO 4 ), and the like may be used. It may be.

버퍼층(120)은 사파이어 기판(110)과 n형 질화물층(130) 사이에 형성된다. 그리고, 사파이어 기판(110)과 n형 질화물층(130)의 격자 구조의 차이를 완충하는 역할을 하여, 기판(110)과 n형 질화물층(130)의 격자 정합(lattice matching)을 향상시킨다. 버퍼층(120)은 도핑이 이루어지지 않은(undopped) AlN 또는 GaN의 질화물로 이루어진다.The buffer layer 120 is formed between the sapphire substrate 110 and the n-type nitride layer 130. In addition, the gap between the sapphire substrate 110 and the n-type nitride layer 130 serves as a buffer to improve the lattice matching between the substrate 110 and the n-type nitride layer 130. The buffer layer 120 is made of nitride of AlN or GaN which is undopped.

도 1 및 도 2에서는 버퍼층(120)을 하나의 층으로 도시하고 있으나, 다수개의 층으로 구성할 수도 있다. 예를 들어, 성장 온도를 다르게 하여 특성이 상이한 다수개의 버퍼층(120)을 구성할 수 있다. 또는, 성장시 공급되는 공정가스를 다르게 하여 재질이 상이한 다수개의 버퍼층(120)을 구성하는 것도 가능하다.In FIG. 1 and FIG. 2, the buffer layer 120 is illustrated as one layer, but may be configured as a plurality of layers. For example, a plurality of buffer layers 120 having different characteristics may be configured by different growth temperatures. Alternatively, a plurality of buffer layers 120 having different materials may be configured by different process gases supplied during growth.

n형 질화물층(130)은 버퍼층(120)의 상측에 위치한다. n형 질화물층(130)은 n형 도펀트(n-type dopant)로 도핑된 GaN 또는 AlGaN의 질화물층으로 구성된다. n형 질화물층(130)은 n측 전극 패드(182)와 전기적으로 연결된다. 그리고, n측 전극 패드(182)로 전류가 인가되면 n형 질화물층(130)은 활성층(140)으로 전자를 제공한다.The n-type nitride layer 130 is located above the buffer layer 120. The n-type nitride layer 130 is composed of a nitride layer of GaN or AlGaN doped with an n-type dopant. The n-type nitride layer 130 is electrically connected to the n-side electrode pad 182. In addition, when a current is applied to the n-side electrode pad 182, the n-type nitride layer 130 provides electrons to the active layer 140.

본 실시예에서는 n형 도펀트로써 실리콘(Si)을 사용한다. 이 이외에도 게르마늄(Ge) 또는 주석(Sn) 등을 이용할 수 있다.In this embodiment, silicon (Si) is used as the n-type dopant. In addition, germanium (Ge), tin (Sn), or the like can be used.

p형 질화물층(160)은 p형 도펀트(p-type dopant)로 도핑된 GaN 또는 AlGaN의 질화물층으로 구성된다. p형 질화물층(160)은 투명전극(미도시)를 통해 p측 전극 패드(181)와 전기적으로 연결된다. 그리고, p측 전극 패드(181)로 전류가 인가되면, p형 질화물층(160)은 활성층(140)으로 정공(hole)을 제공한다.The p-type nitride layer 160 is composed of a nitride layer of GaN or AlGaN doped with a p-type dopant. The p-type nitride layer 160 is electrically connected to the p-side electrode pad 181 through a transparent electrode (not shown). When a current is applied to the p-side electrode pad 181, the p-type nitride layer 160 provides holes to the active layer 140.

본 실시예에서는 p형 도펀트로써 마그네슘(Mg)을 사용하며, 이 이외에도 아연(Zn) 또는 베릴륨(Be)을 사용할 수 있다.In the present embodiment, magnesium (Mg) is used as the p-type dopant, and zinc (Zn) or beryllium (Be) may be used in addition to this.

한편, 활성층(140)은 n형 질화물층(130)과 p형 질화물층(160) 사이에 형성된다. 여기서, 활성층(140)은 양자장벽층(미도시)과 양자우물층(미도시)이 교대로 적층되어 다중 우물구조 또는 단일 우물구조를 형성한다.Meanwhile, the active layer 140 is formed between the n-type nitride layer 130 and the p-type nitride layer 160. Here, the active layer 140 is a quantum barrier layer (not shown) and the quantum well layer (not shown) are alternately stacked to form a multi-well structure or a single well structure.

양자우물층은 가시광 영역의 빛을 발산하도록, AlxInyGa1 -x- yN (0=x<1, 0<y<1, x+y=1) 형태의 삼원계 또는 사원계 질화물층으로 구성된다. 양자장벽층은 GaN, AlInGaN 또는 InGaN의 질화물층으로 이루어지며, 양자우물층에 비해 큰 에너지 밴드갭(energy band gap)을 갖는다.The quantum well layer is a ternary or quaternary nitride in the form of Al x In y Ga 1 -x- y N (0 = x <1, 0 <y <1, x + y = 1) to emit light in the visible region. It is composed of layers. The quantum barrier layer is formed of a nitride layer of GaN, AlInGaN or InGaN, and has a larger energy band gap than the quantum well layer.

이러한 질화물 반도체 발광소자는 전류가 인가되면, n형 질화물층(130) 및 p형 질화물층(160)으로부터 각각 전자 및 정공을 활성층으로 제공한다. 전자 및 정공은 활성층(140)에서 양자 장벽층을 통과하며 각각의 양자우물층에 배치된다. 그리고, 양자우물층에서 전자와 정공이 재결합이 이루어지며, 양자우물층의 에너지 밴드갭(energy band gap)에 해당하는 파장의 빛을 조사한다.When a current is applied to the nitride semiconductor light emitting device, electrons and holes are provided as active layers from the n-type nitride layer 130 and the p-type nitride layer 160, respectively. Electrons and holes pass through the quantum barrier layer in the active layer 140 and are disposed in each quantum well layer. In addition, electrons and holes are recombined in the quantum well layer, and irradiate light having a wavelength corresponding to an energy band gap of the quantum well layer.

활성층에서 상향으로 조사되는 빛의 일부는 발광소자 p형 질화물층의 표면을 통과하여 외부로 방출된다. 그리고, 나머지는 p형 질화물층의 표면에서 전반사되어 발광소자 내부에 흡수된다. 따라서, 발광소자의 발광 효율이 저하되고, 발광소자의 내부 발열을 초래할 수 있다.Some of the light irradiated upward from the active layer passes through the surface of the light emitting device p-type nitride layer and is emitted to the outside. The remainder is totally reflected on the surface of the p-type nitride layer and absorbed into the light emitting device. Therefore, the luminous efficiency of the light emitting device is lowered, which may cause internal heat generation of the light emitting device.

따라서, 본 발명에 따른 p형 질화물층(160)은 소정의 패턴을 갖는 입체 구조로 형성된다. 일 예로서, p형 질화물층은 일정한 패턴으로 배치되는 다수개의 기둥 형상으로 형성될 수 있다. 다른 예로서, p형 질화물층은 내측에 일정한 패턴의 공동(hollow) 구조를 구비하도록 구성될 수 있다. 이 이외에도, 다양한 형상으로 p형 질화물층(160)을 구성할 수 있다.Therefore, the p-type nitride layer 160 according to the present invention is formed in a three-dimensional structure having a predetermined pattern. As an example, the p-type nitride layer may be formed in a plurality of columnar shapes arranged in a predetermined pattern. As another example, the p-type nitride layer may be configured to have a hollow structure of a predetermined pattern inside. In addition to this, the p-type nitride layer 160 can be configured in various shapes.

이 경우, p형 질화물층(160)은 종래와 같이 단순한 평면 플레이트 구조로 형성되었던 것에 비해, 다양한 방향으로 형성된 표면을 구비한다. 따라서, 활성층(140)에서 조사되는 빛이 p형 질화물층(160)의 표면에서 전반사 되는 현상을 최소화시킬 수 있다.In this case, the p-type nitride layer 160 has a surface formed in various directions as compared with the conventional flat plate structure. Therefore, the phenomenon that the light irradiated from the active layer 140 is totally reflected on the surface of the p-type nitride layer 160 can be minimized.

구체적으로, 활성층(140)의 상측에는 다수개의 성장 방지막(150)이 기 설정된 패턴으로 구비된다. p형 질화물층(160)은 성장 방지막(150)이 형성된 부분에서는 성장이 이루어지지 않고, 활성층(140)의 상측 중 성장 방지막(150)이 형성되지 않은 부분에 성장된다.In detail, a plurality of growth prevention layers 150 are provided in a predetermined pattern on the upper side of the active layer 140. The p-type nitride layer 160 is not grown on the portion where the growth barrier layer 150 is formed, but is grown on the portion where the growth barrier layer 150 is not formed on the upper side of the active layer 140.

도 2에 도시된 바와 같이, p형 질화물층(160)은 성장 방지막(150)보다 두꺼운 두께를 갖고, 수직 방향으로 높게 성장된다. 따라서, p형 질화물층(160)은 성장 방지막(150)의 측면을 둘러싸는 형태로 형성된다. 성장 방지막(150) 상측으로는 p형 질화물층(160)이 성장하지 못하고 다수개의 공동(空洞; hollow) 구조(H)가 형성된다.As shown in FIG. 2, the p-type nitride layer 160 has a thickness thicker than that of the growth prevention film 150 and is grown high in the vertical direction. Accordingly, the p-type nitride layer 160 is formed to surround the side surface of the growth prevention film 150. The p-type nitride layer 160 does not grow above the growth barrier 150, and a plurality of hollow structures H are formed.

이처럼, p형 질화물층(160)은 성장 방지막에 의해 내부에 다수개의 공동 구조(空洞; hollow)(H)를 구비한다. 따라서, 활성층(140)에서 조사된 빛은 p형 질화물층(160)의 상면 뿐 아니라, 공동 구조(空洞; hollow) (H)의 내벽면을 통해 외부로 방출된다.As such, the p-type nitride layer 160 includes a plurality of hollow structures H therein by the growth prevention film. Therefore, the light irradiated from the active layer 140 is emitted to the outside not only through the upper surface of the p-type nitride layer 160 but also through the inner wall surface of the hollow H.

여기서, p형 질화물층의 공동 구조는 성장 방지막에 의하지 않고, p형 질화물층을 직접 식각하여 형성하는 것도 가능하다. 그런데, p형 질화물층은 p형 도펀트의 원자 반지름이 크고, 수소와 결합하는 성질이 강하여 격자 구조가 상대적으로 불안정하다. 따라서, p형 질화물층은 식각 등의 후공정에 의해 결정 품질이 쉽게 저하되고, 이로 인해 정공(hole)의 밀도가 저하될 우려가 있다.Here, the cavity structure of the p-type nitride layer can be formed by directly etching the p-type nitride layer without using the growth prevention film. However, the p-type nitride layer has a large atomic radius of the p-type dopant and a strong bonding property with hydrogen, so that the lattice structure is relatively unstable. Therefore, the p-type nitride layer is easily degraded in crystal quality by a post-process, such as etching, thereby reducing the density of holes (holes).

이에 비해, 본 발명은 성장 방지막(150)에 의해 p형 질화물층(160)이 성장되는 위치를 선택적으로 제한하여 다수개의 공동 구조(H)를 형성한다. 따라서, 본 발명은 p형 질화물층(160)의 결정 품질을 저하시킬 우려가 없다.In contrast, the present invention selectively limits the position where the p-type nitride layer 160 is grown by the growth preventing film 150 to form a plurality of cavity structures (H). Therefore, in the present invention, there is no fear of lowering the crystal quality of the p-type nitride layer 160.

한편, 도 3에 도시된 바와 같이 본 실시예에 따른 성장 방지막(150)은 다수개의 원형 도트(dot)로 형성된다. 그리고, 각각의 원형 도트(dot)는 일정한 간격으로 배치된다. Meanwhile, as shown in FIG. 3, the growth preventing film 150 according to the present embodiment is formed of a plurality of circular dots. Each circular dot is arranged at regular intervals.

다만, 이는 일 예로서, 본 발명이 이에 한정되는 것은 아니다. 이 이외에도, 성장 방지막은 사각형 또는 육각형 등 다양한 형상의 도트(dot)로 구성될 수 있다. 또는, 도트(dot) 형상이 아닌 다수개의 띠 형상으로 구성될 수도 있다.However, this is only one example, and the present invention is not limited thereto. In addition to this, the growth prevention film may be composed of dots of various shapes such as square or hexagon. Alternatively, the present invention may be configured in a plurality of band shapes instead of dots.

한편, 성장 방지막(150)은 투명한 재질로 형성된다. 따라서, 성장 방지막(150)이 형성된 부분으로 조사되는 빛은 성장 방지막(150)을 통해 외부로 방출된다. 또는, 성장 방지막(150)과 p형 질화물층(160)을 순차적으로 통과하여 외부로 방출된다.On the other hand, the growth barrier 150 is formed of a transparent material. Therefore, the light irradiated to the portion where the growth prevention film 150 is formed is emitted to the outside through the growth prevention film 150. Alternatively, the growth barrier 150 and the p-type nitride layer 160 may be sequentially passed through and discharged to the outside.

성장 방지막(150)은 SiO2과 같은 규소 산화물 또는 SixNy(x, y>0)로 이루어진 규소 질화물의 재질로 구성된다. 이러한 성장 방지막(150)의 재질은 인접한 활성층(140) 및 p형 질화물층(160)의 재질과 상이한 굴절율을 갖는다. 따라서, 활성층(140)에서 조사되는 빛은 성장 방지막(150)을 통과하면서 진행 경로가 다변화되어, 발광소자의 광 추출효율이 개선된다. The growth preventing film 150 is made of a silicon oxide such as SiO 2 or a silicon nitride made of Si x N y (x, y> 0). The material of the growth preventing film 150 has a refractive index different from that of the adjacent active layer 140 and the p-type nitride layer 160. Therefore, the light radiated from the active layer 140 passes through the growth preventing layer 150, and thus, the propagation path is diversified, thereby improving light extraction efficiency of the light emitting device.

한편, 성장 방지막(150)과 p형 질화물층(160) 상측에는 투명 전극(170)이 형성된다. 투명 전극(170)은 p형 질화물층(160)과 오믹 접합(ohmic contact)된다. 투명 전극(180)의 상측에는 p측 전극 패드(181)가 구비된다. 따라서, 투명 전극(180)은 p측 전극 패드(181)로부터 제공되는 전류를 p형 질화물층(160)으로 확산시킨다.On the other hand, the transparent electrode 170 is formed above the growth prevention film 150 and the p-type nitride layer 160. The transparent electrode 170 is in ohmic contact with the p-type nitride layer 160. The p-side electrode pad 181 is provided on the transparent electrode 180. Therefore, the transparent electrode 180 diffuses the current provided from the p-side electrode pad 181 to the p-type nitride layer 160.

투명 전극(170)은 니켈(Ni)이나 은(Au) 등의 금속 재질을 포함하여 형성된다. 또는, 인듐주석산화물(ITO)과 같이 빛 투과성이 우수한 전도성 산화물 재질로 형성된다.The transparent electrode 170 is formed to include a metal material such as nickel (Ni) or silver (Au). Or, it is formed of a conductive oxide material having excellent light transmittance, such as indium tin oxide (ITO).

도 2에 도시된 바와 같이, 투명 전극(180)은 p형 질화물층(160)과 성장 방지막(150) 상층에 증착된다. 따라서, p형 질화물층(160)에 구비되는 다수개의 공동(hollow) 구조(H)는 투명 전극(180)에 의해 충전된다. 따라서, 투명 전극(180)은 p형 질화물층(160)의 상면 및 공동구조(H)의 내벽면에서 p형 질화물층(160)과 접촉면을 형성한다.As shown in FIG. 2, the transparent electrode 180 is deposited on the p-type nitride layer 160 and the growth prevention layer 150. Therefore, the plurality of hollow structures H included in the p-type nitride layer 160 are filled by the transparent electrode 180. Accordingly, the transparent electrode 180 forms a contact surface with the p-type nitride layer 160 on the upper surface of the p-type nitride layer 160 and the inner wall surface of the cavity structure H.

이에 의해, p형 질화물층(160)과 투명 전극(180)은 종래에 비해 접촉면의 면적이 증가한다. 따라서, 투명 전극(180)으로 유입되는 전류는 p형 질화물층(160)으로 고르게 확산될 수 있다.As a result, the area of the contact surface of the p-type nitride layer 160 and the transparent electrode 180 increases. Therefore, the current flowing into the transparent electrode 180 may be evenly spread to the p-type nitride layer 160.

한편, p측 전극 패드(181)는 전술한 바와 같이 투명 전극(170) 상측에 설치되며, n측 전극 패드(182)는 n형 질화물층(130)에 설치된다.
Meanwhile, as described above, the p-side electrode pad 181 is provided above the transparent electrode 170, and the n-side electrode pad 182 is provided in the n-type nitride layer 130.

도 4는 도 1의 질화물 반도체 발광소자를 제조하는 방법에 대한 순서도이고, 도 5는 도 4의 제조 방법의 순서를 개략적으로 도시한 개략도이다. 이하에서는, 도 4 및 도 5를 참조하여 제1 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명한다.FIG. 4 is a flowchart illustrating a method of manufacturing the nitride semiconductor light emitting device of FIG. 1, and FIG. 5 is a schematic diagram schematically illustrating the procedure of the manufacturing method of FIG. 4. Hereinafter, a method of manufacturing the nitride semiconductor light emitting device according to the first embodiment will be described with reference to FIGS. 4 and 5.

우선, 사파이어 기판(110)을 MOCVD(metal organic chemical vapor deposition) 장치에 투입한다. MOCVD 장치의 내부로 수소(H2)를 공급한다. 그리고,MOCVD 장치의 히터를 구동하여 소정 시간 동안 열처리 하여 기판을 클리닝한다(S10).First, the sapphire substrate 110 is introduced into a metal organic chemical vapor deposition (MOCVD) apparatus. Hydrogen (H 2 ) is supplied into the MOCVD apparatus. Then, the substrate is cleaned by heat treatment for a predetermined time by driving the heater of the MOCVD apparatus (S10).

이후, 기판(110) 상에 공정가스를 공급하여 버퍼층(120)을 형성한다(S20). 본 실시예에서는 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 GaN 재질의 버퍼층(130)을 형성한다. 버퍼층(130)은 500~600℃의 온도에서 30~50㎛의 두께로 성장시킨 후, 온도를 1000℃ 이상으로 상승시켜 1~3㎛의 두께만큼 추가 성장시킬 수 있다.Thereafter, a process gas is supplied onto the substrate 110 to form the buffer layer 120 (S20). In the present embodiment, trimethyl gallium (TMGa) and ammonia (NH 3 ) are supplied to form a buffer layer 130 made of GaN. After the buffer layer 130 is grown to a thickness of 30 to 50 μm at a temperature of 500 to 600 ° C., the buffer layer 130 may be further grown by a thickness of 1 to 3 μm by increasing the temperature to 1000 ° C. or more.

버퍼층(130)의 성장이 완료되면, n형 질화물층(140)을 성장시킨다(S30). 이때, 수소 분위기에서 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 GaN층을 성장시키면서, 실레인(silane, SiH4) 가스를 공급하여 GaN층에 실리콘(Si)을 도핑한다. 본 공정은 1000~1200℃의 온도에서 진행되며, n형 질화물층(140)을 3~5㎛의 두께로 성장시킨다.When the growth of the buffer layer 130 is completed, the n-type nitride layer 140 is grown (S30). In this case, while growing a GaN layer by supplying trimethyl gallium (TMGa) and ammonia (NH 3 ) in a hydrogen atmosphere, a silane (silane, SiH 4 ) gas is supplied to dope silicon (Si) in the GaN layer. This process is performed at a temperature of 1000 ~ 1200 ℃, to grow the n-type nitride layer 140 to a thickness of 3 ~ 5㎛.

n형 질화물층(140) 상측으로는, 다수개의 양자 장벽층 및 다수개의 양자 우물층을 포함하는 활성층(150)을 성장시킨다(S40). 양자 장벽층은 트리메틸 갈륨(TMGa) 및 암모니아(NH3)가 공급되는 환경에서 GaN층으로 성장된다. 그리고, 양자우물층은 트리메틸 갈륨(TMGa), 트리메틸 인듐(TMIn) 및 암모니아(NH3)가 공급되는 환경에서 InGaN층으로 성장된다. 이러한 양자 장벽층과 양자 우물층은 번갈아가며 적층 성장되어 다중 우물구조를 형성한다.Above the n-type nitride layer 140, an active layer 150 including a plurality of quantum barrier layers and a plurality of quantum well layers is grown (S40). The quantum barrier layer is grown into a GaN layer in an environment supplied with trimethyl gallium (TMGa) and ammonia (NH 3 ). The quantum well layer is grown to an InGaN layer in an environment in which trimethyl gallium (TMGa), trimethyl indium (TMIn), and ammonia (NH 3 ) are supplied. The quantum barrier layer and the quantum well layer are alternately stacked to form a multi-well structure.

활성층(140)의 성장이 종료되면, 활성층(140)의 상측으로 성장 방지막(150)을 증착한다(S50). 성장 방지막(150)은 포토 리소그래피(photo graphy) 공정을 거쳐 기 설정된 패턴으로 증착된다.When the growth of the active layer 140 is finished, the growth prevention film 150 is deposited on the active layer 140 (S50). The growth prevention layer 150 is deposited in a predetermined pattern through a photo lithography process.

구체적으로, 포토 레지스트(photoresist)(R)를 활성층(140)의 상측에 도포한다. 그리고, 패턴이 형성된 마스크(M)를 이용하여 노광 공정을 진행한다(도 5의 a 참조). Specifically, a photoresist R is applied on the active layer 140. Then, the exposure process is performed using the mask M on which the pattern is formed (see a in FIG. 5).

노광 공정에 의해 변성된 포토 레지스트(R) 일부를 제거하여 패턴을 형성한다(도 5의 b 참조).A portion of the photoresist R modified by the exposure process is removed to form a pattern (see FIG. 5B).

그리고, 기판(110)을 PECVD(plasma enhanced chemical vapor deposition) 장치에 투입한다. PECVD 장치로 실레인(silane, SiH4) 가스와 산소(O2)를 공급하여 플라즈마 반응을 유도한다. 이에 의해, 기판(110)의 활성층(140)과 포토 레지스트(R)의 상측으로 SiO2가 증착된다(도 5의 c 참조).Then, the substrate 110 is introduced into a plasma enhanced chemical vapor deposition (PECVD) apparatus. The plasma reaction is induced by supplying silane (SiH 4 ) gas and oxygen (O 2 ) to the PECVD apparatus. As a result, SiO 2 is deposited on the active layer 140 and the photoresist R of the substrate 110 (see FIG. 5C).

이후, 식각 공정을 진행하여 활성층(140) 상에 잔류한 포토 레지스트(R) 및 포토 레지스트(R) 상에 성장된 SiO2를 제거한다. 이로 인해, 활성층(140) 상에는 기 설정된 패턴으로 형성되는 다수개의 성장 방지막(150)이 형성된다(도 5의 d 참조).Thereafter, an etching process is performed to remove the photoresist R remaining on the active layer 140 and the SiO 2 grown on the photoresist R. As a result, a plurality of growth preventing films 150 formed in a predetermined pattern are formed on the active layer 140 (see FIG. 5D).

성장 방지막(150)이 형성되면, 기판(110)을 다시 MOCVD 장치로 이동시킨다. 그리고, 활성층(140) 상으로 p형 질화물층(160)을 성장시킨다 (S60). p형 질화물층(160)은 수소 분위기에서 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급함에 따라 GaN층으로 성장되며, Cp2Mg(bis magnesium)을 소량 공급하여 마그네슘(Mg)이 도핑된다.When the growth prevention film 150 is formed, the substrate 110 is moved back to the MOCVD apparatus. Then, the p-type nitride layer 160 is grown on the active layer 140 (S60). The p-type nitride layer 160 is grown into a GaN layer by supplying trimethyl gallium (TMGa) and ammonia (NH 3 ) in a hydrogen atmosphere, and magnesium (Mg) is doped by supplying a small amount of Cp 2 Mg (bis magnesium). .

여기서, 활성층(140) 상측 중 성장 방지막(150)이 형성되지 않는 부분에서 p형 질화물층(160)이 성장된다. 성장 방지막(150)이 형성된 부분에서는 p형 질화물층(160)이 성장되지 않는다 (도 5의 e 참조).Here, the p-type nitride layer 160 is grown at the portion where the growth preventing film 150 is not formed on the active layer 140. The p-type nitride layer 160 is not grown in the portion where the growth prevention film 150 is formed (see e of FIG. 5).

다만, 압력이 낮거나, 온도가 높은 공정 조건에서는, p형 질화물층의 수평 방향 성장(ELOG, epitaxial lateral over growth)이 진행될 수 있다. 이 경우, p형 질화물층은 성장 방지막의 상면을 덮으면서 성장되어, 공동 구조가 형성되지 않는다.However, under low pressure or high temperature, epitaxial lateral over growth (ELOG) of the p-type nitride layer may be performed. In this case, the p-type nitride layer is grown while covering the upper surface of the growth prevention film, so that no cavity structure is formed.

따라서, 본 실시예에서는 p형 질화물층의 성장 환경이 40~80Torr의 압력 및 950~1050℃의 온도를 유지하도록 MOCVD 장치를 제어한다. 이로 인해, p형 질화물층(160)은 수직 방향으로 성장하여 다수개의 공동 구조(H)를 형성한다.Therefore, in this embodiment, the MOCVD apparatus is controlled such that the growth environment of the p-type nitride layer maintains a pressure of 40 to 80 Torr and a temperature of 950 to 1050 ° C. As a result, the p-type nitride layer 160 grows in the vertical direction to form a plurality of cavity structures (H).

p형 질화물층(160)은 성장 방지막(150)의 두께보다 두껍게 성장되며, 10~500nm의 두께로 성장된다.The p-type nitride layer 160 is grown thicker than the thickness of the growth barrier 150 and is grown to a thickness of 10 ~ 500nm.

p형 질화물층(160) 성장이 완료되면, p형 질화물층 상측으로 투명 전극(170)을 증착한다(S70). 본 실시예에 따른 투명전극(170)은 인듐주석산화물(ITO) 재질로 이루어지며, 스퍼터링(sputerring) 방식 또는 E-beam 증착 방식에 의해 증착된다. 이에 의해 투명 전극(170)은 p형 질화물층(160) 및 성장 방지막(150) 상측을 덮도록 증착된다(도 5의 f 참조). 이때, 성장 방지막(150) 상측에 형성되는 공동(hollow) 구조(H) 또한 투명 전극(170)에 의해 충전된다.When the growth of the p-type nitride layer 160 is completed, the transparent electrode 170 is deposited on the p-type nitride layer (S70). The transparent electrode 170 according to the present embodiment is made of an indium tin oxide (ITO) material, and is deposited by a sputtering method or an E-beam deposition method. As a result, the transparent electrode 170 is deposited to cover the upper surface of the p-type nitride layer 160 and the growth prevention film 150 (see FIG. 5F). In this case, the hollow structure H formed on the growth prevention layer 150 is also filled by the transparent electrode 170.

투명 전극(170)이 형성되면, n측 전극 패드(182)과 p측 전극 패드(181)을 각각 설치하여(S80), 질화물 반도체 발광소자를 제조할 수 있다(도 5의 g 참조).
When the transparent electrode 170 is formed, the n-side electrode pad 182 and the p-side electrode pad 181 are provided (S80), respectively, to manufacture a nitride semiconductor light emitting device (see FIG. 5G).

이하에서는, 본 발명의 제2 실시예에 따른 질화물 반도체 발광소자에 대해 설명한다. 전술한 실시예에서는 수평형 반도체 발광소자를 이용하여 설명하였다. 이에 비해, 본 실시예에서는 본 발명을 적용한 수직형 질화물 반도체 발광소자를 이용하여 설명한다. 다만, 설명의 중복을 피하기 위해 전술한 실시예와 유사한 구성 및 방법에 대해서는 설명을 생략한다.Hereinafter, a nitride semiconductor light emitting device according to a second embodiment of the present invention will be described. In the above embodiment, the horizontal semiconductor light emitting device has been described. On the contrary, in the present embodiment, the vertical nitride semiconductor light emitting device to which the present invention is applied will be described. However, in order to avoid duplication of description, a description of the configuration and method similar to the above-described embodiment will be omitted.

도 6은 본 발명의 제2 실시예에 따른 수직형 질화물 반도체 발광소자의 단면도이다.6 is a cross-sectional view of a vertical nitride semiconductor light emitting device according to a second embodiment of the present invention.

도 6에 도시된 바와 같이, 본 실시예에 따른 수직형 질화물 반도체 발광소자는 도전성 기판(280)이 저면에 구비된다. 그리고, 도전성 기판(280)의 상측으로 p형 질화물층(260), 활성층(240) 및 n형 질화물층(230)이 순차적으로 적층된다. n형 질화물층(230)의 상측에는 투명 전극 및 n측 전극 패드(290)가 구비된다.As shown in FIG. 6, in the vertical nitride semiconductor light emitting device according to the present embodiment, a conductive substrate 280 is provided on a bottom surface thereof. The p-type nitride layer 260, the active layer 240, and the n-type nitride layer 230 are sequentially stacked on the conductive substrate 280. An upper side of the n-type nitride layer 230 is provided with a transparent electrode and an n-side electrode pad 290.

활성층(240) 저면에는 성장 방지막(250)이 기 설정된 패턴으로 구비된다. 성장 방지막은 p형 질화물층(260)이 성장되는 영역을 제한한다. 따라서, p형 질화물층(260)은 활성층(240)의 저면 중 성장 방지막(250)이 형성되지 않은 부분에 형성된다.On the bottom of the active layer 240, a growth prevention film 250 is provided in a predetermined pattern. The growth prevention film limits a region in which the p-type nitride layer 260 is grown. Accordingly, the p-type nitride layer 260 is formed at a portion of the bottom surface of the active layer 240 where the growth prevention film 250 is not formed.

여기서, p형 질화물층(260)은 성장 방지막(250)보다 두꺼운 두께를 갖는다. 따라서, 각각의 성장 방지막(250)의 하측으로 다수개의 공동(hollow) 구조가 형성된다. 이러한 구성은 전술한 제1 실시예에서 구체적으로 설명하였으므로, 구체적인 설명은 생략한다.Here, the p-type nitride layer 260 has a thickness thicker than the growth prevention film 250. Therefore, a plurality of hollow structures are formed below each growth preventing film 250. Since this configuration has been described in detail in the above-described first embodiment, a detailed description thereof will be omitted.

도전성 기판(280)은 p형 질화물층(260) 하측에 설치된다. 도전성 기판(280)은 불순물이 도핑된 실리콘(Si), 게르마늄(Ge), GaAs, GaP, GaN 기판을 사용할 수 있다. 또는 알루미늄(Al), 아연(Zn), 은(Ag) 등의 금속 기판 또는 이들의 합금 기판을 이용하는 것도 가능하다.The conductive substrate 280 is provided below the p-type nitride layer 260. The conductive substrate 280 may use a silicon (Si), germanium (Ge), GaAs, GaP, or GaN substrate doped with impurities. Or it is also possible to use metal substrates, such as aluminum (Al), zinc (Zn), silver (Ag), or these alloy substrates.

도전성 기판(280)과 p형 질화물층(260) 사이에는 금속층(270)이 형성된다. 금속층(270)은 도전성이 우수한 재질로 구성된다. 따라서, 도전성 기판(280)으로부터 공급되는 전류는 금속층(270)을 통해 p형 질화물층(260)으로 유입된다. The metal layer 270 is formed between the conductive substrate 280 and the p-type nitride layer 260. The metal layer 270 is made of a material having excellent conductivity. Therefore, the current supplied from the conductive substrate 280 flows into the p-type nitride layer 260 through the metal layer 270.

한편, 도면에는 도시되지 않았으나, 이러한 금속층은 금속 반사층과 금속 접착층이 적층된 구조로 구성될 수 있다.On the other hand, although not shown in the drawings, such a metal layer may be composed of a structure in which a metal reflective layer and a metal adhesive layer are stacked.

금속 반사층은 p형 질화물층(260)과 성장 방지막(250)의 하면 및 공동 구조(H)의 내벽면에 코팅된다. 여기서, 금속 반사층은 은(Ag) 또는 알루미늄(Al)과 같이 반사율이 우수한 재질로 구성된다. 따라서, 활성층(240)으로부터 하향 조사되는 빛은 금속 반사층에 의해 반사되어 발광소자의 상면을 통해 방출된다.The metal reflective layer is coated on the lower surface of the p-type nitride layer 260 and the growth preventing film 250 and the inner wall surface of the cavity structure H. Here, the metal reflective layer is made of a material having excellent reflectance such as silver (Ag) or aluminum (Al). Therefore, the light irradiated downward from the active layer 240 is reflected by the metal reflective layer is emitted through the upper surface of the light emitting device.

금속 접착층은 도전성 기판(280) 상면에 형성된다. 도전성 기판(280)은 금속 접착층에 의해 p형 질화물층(260) 하면에 부착된다.The metal adhesive layer is formed on the upper surface of the conductive substrate 280. The conductive substrate 280 is attached to the lower surface of the p-type nitride layer 260 by a metal adhesive layer.

금속 접착층은 플립칩 본딩(flip chip bonding) 에 사용되는 합금 재질로 이루어진다. 이러한 합금은 200~300℃의 낮은 융점을 갖고, 저온에서 접착력을 갖는다. 구체적으로, 금속 접착층은 Au-Sn, Sn, In, Au-Ag, Pb-Sn 중 적어도 어느 하나를 포함하는 재질로 이루어진다.The metal adhesive layer is made of an alloy material used for flip chip bonding. These alloys have a low melting point of 200-300 ° C. and have adhesion at low temperatures. Specifically, the metal adhesive layer is made of a material containing at least one of Au-Sn, Sn, In, Au-Ag, Pb-Sn.

이와 같이, 본 실시예의 금속층(270)은 금속 반사층 및 금속 접착층으로 구분된다. 그러나, 금속 반사층을 별도로 구비하지 않고, 반사율이 우수한 재질로 금속 접착층을 구성하는 것도 가능하다.As such, the metal layer 270 of the present embodiment is divided into a metal reflective layer and a metal adhesive layer. However, it is also possible to construct the metal adhesive layer from a material having excellent reflectance without providing a metal reflective layer separately.

이러한 금속층(270)은 p형 질화물층(260)과 도전성 기판(280) 사이에 형성된다. 그리고, 성장 방지막(250) 하측에 형성된 공동(hollow) 구조(H) 내측으로 충전된다. 따라서, 금속층(270)은 p형 질화물층(260)의 하면 뿐 아니라, 공동 구조(H)의 내벽면 및 성장 방지막(250)의 하면과도 접촉면을 형성한다.The metal layer 270 is formed between the p-type nitride layer 260 and the conductive substrate 280. Then, the inside of the hollow structure H formed under the growth prevention film 250 is filled. Therefore, the metal layer 270 forms a contact surface not only on the lower surface of the p-type nitride layer 260 but also on the inner wall surface of the cavity structure H and the lower surface of the growth prevention film 250.

본 실시예에 따른 수직형 반도체 발광소자는 활성층(240)에서 하향으로 빛이 조사되면, 금속층(270)에 의해 상향으로 반사되어 방출된다. 이때, 금속층(270)의 반사면은 다수개의 공동 구조(H)에 의해 요철 구조의 패턴을 갖는다. 따라서, 본 발명은 요철 구조를 갖는 반사면에 의해 빛을 난반사시킴으로써 광 추출효율이 개선된다.In the vertical semiconductor light emitting device according to the present embodiment, when light is irradiated downwardly from the active layer 240, the vertical semiconductor light emitting device is upwardly reflected by the metal layer 270 and is emitted. In this case, the reflective surface of the metal layer 270 has a pattern of an uneven structure by the plurality of cavity structures (H). Therefore, the present invention improves light extraction efficiency by diffusely reflecting light by the reflecting surface having an uneven structure.

또한, 성장 방지막(250)은 인접한 p형 질화물층(260)과 상이한 굴절률을 갖는다. 따라서, 활성층(240)에서 조사되는 빛은 성장 방지막(250)을 통과하면서 진행 경로가 다변화되어, 광 추출효율이 개선된다.In addition, the growth prevention layer 250 has a refractive index different from that of the adjacent p-type nitride layer 260. Therefore, the light radiated from the active layer 240 passes through the growth prevention layer 250 and the path of the light is diversified, thereby improving light extraction efficiency.

나아가, 전술한 바와 같이 본 발명은 종래에 비해 금속층(270)과 p형 질화물층(260)이 접촉하는 면적이 넓다. 이처럼 p형 질화물층(260)이 금속층(270)과 통전되는 면적이 넓어지므로, p형 질화물층(260)으로 전류가 고르게 유입된다.
Furthermore, as described above, the present invention has a larger area where the metal layer 270 and the p-type nitride layer 260 contact each other than in the related art. As such, since the area where the p-type nitride layer 260 is energized with the metal layer 270 is widened, current flows evenly into the p-type nitride layer 260.

도 7은 도 6에 따른 발광소자의 제조 방법을 개략적으로 도시한 개략도이다. 이하에서는, 도 7을 참조하여 제2 실시예에 따른 질화물 반도체 발광소자의 제조방법에 대해 구체적으로 설명하도록 한다.7 is a schematic diagram schematically illustrating a method of manufacturing the light emitting device according to FIG. 6. Hereinafter, a method of manufacturing the nitride semiconductor light emitting device according to the second embodiment will be described in detail with reference to FIG. 7.

우선, 성장 기판(growth substrate)(210) 상에 버퍼층(220), n형 질화물층(230) 및 활성층(240)을 성장시킨다. 그리고, 활성층(240) 상에 기 설정된 패턴으로 성장 방지막(250)을 형성한다. 그리고, 성장 방지막(250)이 형성되지 않은 부분으로 p형 질화물층(260)을 성장시킨다. 본 과정에 대한 설명은 제1 실시예에서 상세하게 설명하였으므로, 생략한다(도 7의 a 참조).First, a buffer layer 220, an n-type nitride layer 230, and an active layer 240 are grown on a growth substrate 210. In addition, the growth prevention layer 250 is formed on the active layer 240 in a predetermined pattern. Then, the p-type nitride layer 260 is grown to a portion where the growth prevention film 250 is not formed. Since the description of this process has been described in detail in the first embodiment, it will be omitted (refer to a of FIG. 7).

그리고, p형 질화물층(260)에 도전성 기판(280)을 부착한다 (도 7의 b 참조). 도전성 기판(280)은 불순물이 도핑된 실리콘(Si) 기판을 이용하나, 다른 재질의 기판을 이용할 수 있다.Then, the conductive substrate 280 is attached to the p-type nitride layer 260 (see b of FIG. 7). The conductive substrate 280 uses a silicon (Si) substrate doped with impurities, but may use a substrate of another material.

이때, 도전성 기판(280)은 접착성을 갖는 금속층(270)에 의해 p형 질화물층(260) 에 부착된다. 일 예로, 도전성 기판(280)에 금속층(270)을 도포하고, 도전성 기판(280)을 p형 질화물층(260) 에 부착할 수 있다. 또는, p형 질화물층(260)에 금속층(270)을 도포한 후, 도전성 기판(280)을 p형 질화물층(260) 에 부착할 수 있다.At this time, the conductive substrate 280 is attached to the p-type nitride layer 260 by the adhesive metal layer 270. For example, the metal layer 270 may be coated on the conductive substrate 280, and the conductive substrate 280 may be attached to the p-type nitride layer 260. Alternatively, after applying the metal layer 270 to the p-type nitride layer 260, the conductive substrate 280 may be attached to the p-type nitride layer 260.

따라서, p형 질화물층(260)과 금속층(270)의 접촉면은 반사면을 형성한다. 그리고, 금속층(270)이 공동 구조(H) 내부로 충전되므로, 공동 구조(H)의 내벽면 및 성장 방지막(250)의 상면 또한 반사면을 형성한다(도 6 기준).Accordingly, the contact surface of the p-type nitride layer 260 and the metal layer 270 forms a reflective surface. Since the metal layer 270 is filled into the cavity structure H, the inner wall surface of the cavity structure H and the top surface of the growth prevention film 250 also form reflective surfaces (see FIG. 6).

다만, 금속층(270)이 반사율이 좋지 않은 재질로 이루어진 경우, 도전성 기판(280)을 부착하기 전에 은(Ag) 또는 알루미늄(Al)의 재질로 반사면을 코팅하는 것도 가능하다.However, when the metal layer 270 is made of a material having a poor reflectance, the reflective surface may be coated with a material of silver (Ag) or aluminum (Al) before attaching the conductive substrate 280.

한편, 도전성 기판(280)이 부착되면, 성장 기판(210)을 제거한다. 본 단계는 버퍼층(220)으로 레이저를 조사하여, 성장 기판(210)을 분리하는 레이저 리프트 오프(laser lift off) 방식으로 이루어진다(도 7의 c 참조).On the other hand, when the conductive substrate 280 is attached, the growth substrate 210 is removed. This step is performed by a laser lift off method of irradiating a laser to the buffer layer 220 to separate the growth substrate 210 (see FIG. 7C).

성장 기판(210)이 버퍼층(220)으로부터 분리되면, 버퍼층(220)을 식각하여 n형 질화물층(230)을 노출시킨다. 그리고, 노출된 n형 질화물층(230)에 투명 전극을 형성하고, n측 전극 패드(290)를 설치하여 수직형 질화물 반도체 발광소자를 완성한다(도 6 참조).When the growth substrate 210 is separated from the buffer layer 220, the buffer layer 220 is etched to expose the n-type nitride layer 230. Then, a transparent electrode is formed on the exposed n-type nitride layer 230, and an n-side electrode pad 290 is provided to complete the vertical nitride semiconductor light emitting device (see FIG. 6).

이처럼 본 실시예에 따른 질화물 반도체 발광소자는 p형 질화물층(260)을 패턴 성장 시킴으로써 광 추출효율이 개선된다. 또한, p형 질화물층(260)으로 전류가 유입되는 면적 또한 증가하므로 활성층(240)에서의 발광 효율이 개선된다.As such, in the nitride semiconductor light emitting device according to the present embodiment, light extraction efficiency is improved by pattern-growing the p-type nitride layer 260. In addition, since the area into which the current flows into the p-type nitride layer 260 also increases, the luminous efficiency of the active layer 240 is improved.

이상에서, 두 가지 실시예를 들어 본 발명을 설명하였다. 다만, 본 발명이 이에 한정되는 것은 아니며, 이 이외에도 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 다양한 변형 및 응용이 가능하다.In the above, the present invention has been described with reference to two examples. However, the present invention is not limited thereto, and various modifications and applications may be made by those skilled in the art without departing from the essential characteristics of the present embodiment.

110 : 기판 120 : 버퍼층
130 : n형 질화물층 140 : 활성층
150 : 성장 방지막 160 : p형 질화물층
170 : 투명 전극
110 substrate 120 buffer layer
130: n-type nitride layer 140: active layer
150: growth prevention film 160: p-type nitride layer
170: transparent electrode

Claims (20)

기판 상에 성장되는 n형 질화물과 활성층;
상기 활성층 상측에 기 설정된 패턴으로 형성되는 성장 방지막;
상기 활성층 상측 중 상기 성장방지막 이외의 부분에 형성되는 p형 질화물층; 그리고,
상기 성장 방지막 및 상기 p형 질화물층 상측에 구비되는 투명 전극층을 포함하는 질화물 반도체 발광소자.
An n-type nitride and an active layer grown on the substrate;
A growth prevention layer formed in a predetermined pattern on the active layer;
A p-type nitride layer formed on a portion of the active layer other than the growth prevention film; And,
A nitride semiconductor light emitting device comprising the growth prevention layer and a transparent electrode layer provided on the p-type nitride layer.
제1항에 있어서,
상기 p형 질화물층은 상기 성장 방지막보다 두껍게 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The p-type nitride layer is formed thicker than the growth prevention film nitride semiconductor light emitting device.
제2항에 있어서,
상기 p형 질화물층은 상기 성장 방지막의 측면을 둘러싸고, 상기 성장 방지막의 상측으로 공동(空洞; hollow) 구조를 구비하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 2,
The p-type nitride layer surrounds a side surface of the growth prevention film, and has a hollow structure above the growth prevention film.
제3항에 있어서,
상기 투명 전극층은 상기 p형 질화물층의 상면 및 상기 공동(空洞; hollow) 구조의 내벽면과 접촉면을 형성하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 3,
And the transparent electrode layer forms a contact surface with an upper surface of the p-type nitride layer and an inner wall surface of the hollow structure.
제1항에 있어서,
상기 성장방지막은 투명한 재질로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The growth preventing film is a nitride semiconductor light emitting device, characterized in that formed of a transparent material.
제5항에 있어서,
상기 성장 방지막은 SiO2 또는 SixNy(x, y>0)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 5,
The growth preventing film is a nitride semiconductor light emitting device, characterized in that consisting of SiO 2 or Si x N y (x, y> 0).
제1항에 있어서,
상기 성장 방지막은 일정한 형상을 갖는 다수개의 도트(dot)로 구성되며, 상기 활성층의 상측에 일정한 간격으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The growth prevention film is composed of a plurality of dots (dot) having a predetermined shape, characterized in that formed on the upper side of the active layer nitride semiconductor light emitting device.
도전성 기판; 그리고
상기 도전성 기판의 상측에 순차적으로 구비되는 p형 질화물층, 활성층 및 n형 질화물층을 포함하고,
상기 활성층의 저면에는 기 설정된 패턴으로 형성된 성장 방지막이 구비되고, 상기 p형 질화물층은 상기 성장방지막이 형성되지 않은 상기 활성층의 저면에 구비되는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
Conductive substrates; And
It includes a p-type nitride layer, an active layer and an n-type nitride layer provided sequentially on the conductive substrate,
And a growth prevention film formed in a predetermined pattern on a bottom surface of the active layer, and the p-type nitride layer is provided on a bottom surface of the active layer in which the growth prevention film is not formed.
제8항에 있어서,
상기 p형 질화물층은 상기 성장 방지막의 측면을 둘러싸도록 형성되며, 상기 성장 방지막보다 두껍게 형성되어 상기 성장 방지막의 하측으로 공동(空洞; hollow) 구조를 구비하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
The method of claim 8,
The p-type nitride layer is formed to surround the side of the growth prevention film, and formed thicker than the growth prevention film, the vertical nitride semiconductor light emitting device, characterized in that it has a hollow structure below the growth prevention film .
제8항에 있어서,
상기 성장방지막은 투명한 재질로 형성되는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
The method of claim 8,
The growth preventing film is a vertical nitride semiconductor light emitting device, characterized in that formed of a transparent material.
제8항에 있어서,
상기 성장 방지막은 일정한 형상을 갖는 다수개의 도트(dot)로 구성되며, 상기 활성층의 하면에 일정한 간격으로 형성되는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
The method of claim 8,
The growth preventing film is composed of a plurality of dots (dot) having a predetermined shape, characterized in that formed on the lower surface of the active layer vertical nitride semiconductor light emitting device.
제10항에 있어서,
상기 도전성 기판 상측에는 반사율이 우수한 금속층이 형성되고, 상기 금속층은 상기 p형 질화물층의 하면 및 상기 공극 구조의 내벽면과 접촉면을 형성하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
The method of claim 10,
A metal layer having excellent reflectance is formed on the conductive substrate, and the metal layer forms a contact surface with a lower surface of the p-type nitride layer and an inner wall surface of the pore structure.
기판의 상측으로 n형 질화물층 및 활성층을 성장시키는 단계;
상기 활성층의 상측에 기 설정된 패턴으로 성장 방지막을 형성하는 단계;
상기 활성층의 상측으로 p형 질화물층을 성장시키는 단계; 및
상기 p형 질화물층의 상측으로 투명 전극층을 증착시키는 단계를 포함하고,
상기 p형 질화물층은 상기 활성층의 상측 중 성장 방지막이 형성되지 않은 위치에서 성장되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
Growing an n-type nitride layer and an active layer over the substrate;
Forming a growth prevention film in a predetermined pattern on the active layer;
Growing a p-type nitride layer over the active layer; And
Depositing a transparent electrode layer on top of the p-type nitride layer,
And the p-type nitride layer is grown at a position where a growth prevention film is not formed on the upper side of the active layer.
제13항에 있어서,
상기 p형 질화물층은 상기 성장 방지막의 두께보다 두껍게 성장시키는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 13,
And the p-type nitride layer is grown thicker than the thickness of the growth prevention film.
제13항에 있어서,
상기 p형 질화물층을 성장시키는 단계는 상기 성장 방지막의 상측으로 공동(空洞; hollow) 구조가 형성되도록 상기 p형 질화물층을 성장시키고,
상기 투명 전극층을 증착시키는 단계는 상기 p형 질화물층의 상면 및 상기 공동 구조의 내벽면과 접촉면을 형성하도록 상기 투명 전극층을 증착시키는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 13,
The p-type nitride layer may be grown by growing the p-type nitride layer such that a hollow structure is formed above the growth barrier layer.
The depositing of the transparent electrode layer may include depositing the transparent electrode layer to form a contact surface with an upper surface of the p-type nitride layer and an inner wall surface of the cavity structure.
제13항에 있어서, 상기 성장 방지막을 형성하는 단계는
상기 활성층의 상측에 포토 레지스트를 도포하는 단계;
상기 포토 레지스트를 노광시켜 소정 패턴을 형성하는 단계; 및
상기 포토 레지스트에 형성되는 패턴에 대응되도록 상기 성장 방지막을 증착하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 13, wherein the forming of the growth barrier layer is performed.
Applying a photoresist on top of the active layer;
Exposing the photoresist to form a predetermined pattern; And
And depositing the growth preventing film so as to correspond to the pattern formed in the photoresist.
제13항에 있어서,
상기 성장 방지막은 SiO2 또는 SixNy(x, y>0)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 13,
The growth preventing film is a method of manufacturing a nitride semiconductor light emitting device, characterized in that consisting of SiO 2 or Si x N y (x, y> 0).
성장 기판(growth substrate) 상에 n형 질화물층 및 활성층을 성장시키는 단계;
상기 활성층의 상측에 기 설정된 패턴으로 성장 방지막을 형성하는 단계;
상기 활성층의 상측 중 상기 성장 방지막 이외의 부분에 p형 질화물층을 성장시키는 단계;
상기 p형 질화물층 상측으로 도전성 기판을 설치하는 단계; 및
상기 성장기판을 제거하고 전극 패드를 형성하는 단계;를 포함하는 수직형 질화물 반도체 발광소자의 제조방법.
Growing an n-type nitride layer and an active layer on a growth substrate;
Forming a growth prevention film in a predetermined pattern on the active layer;
Growing a p-type nitride layer on a portion of the upper side of the active layer other than the growth prevention film;
Providing a conductive substrate above the p-type nitride layer; And
Removing the growth substrate and forming an electrode pad; and manufacturing a vertical nitride semiconductor light emitting device.
제18항에 있어서,
상기 p형 질화물층을 성장시키는 단계는, 상기 성장 방지막의 상측으로 공동(空洞; hollow) 구조가 형성되도록 상기 p형 질화물층을 상기 성장 방지막보다 두껍게 성장시키는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
19. The method of claim 18,
In the growing of the p-type nitride layer, the p-type nitride layer is grown thicker than the growth prevention layer so that a hollow structure is formed above the growth prevention layer. Manufacturing method.
제19항에 있어서,
상기 도전성 기판과 상기 p형 질화물층 사이에 금속층을 형성하는 단계를 더 포함하고,
상기 금속층을 형성하는 단계는 상기 공동(空洞; hollow) 구조 내측으로 상기 금속층을 충전하여 상기 공동 구조의 내벽면과 상기 금속층이 접촉면을 형성하도록 구성하는 것을 특징으로 하는 수직형 반도체 발광소자의 제조방법.
20. The method of claim 19,
Forming a metal layer between the conductive substrate and the p-type nitride layer;
The forming of the metal layer may include filling the metal layer into the hollow structure to form a contact surface between the inner wall surface of the cavity structure and the metal layer. .
KR1020110000641A 2011-01-04 2011-01-04 Nitride-based semiconductor light emitting device and method of manufacturing the same KR20120079391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000641A KR20120079391A (en) 2011-01-04 2011-01-04 Nitride-based semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000641A KR20120079391A (en) 2011-01-04 2011-01-04 Nitride-based semiconductor light emitting device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120079391A true KR20120079391A (en) 2012-07-12

Family

ID=46712356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000641A KR20120079391A (en) 2011-01-04 2011-01-04 Nitride-based semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120079391A (en)

Similar Documents

Publication Publication Date Title
TWI434438B (en) Light-emitting element
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP4223797B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP4994758B2 (en) Gallium nitride semiconductor light emitting device and method for manufacturing the same
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
CN105576108B (en) Light emitting device
JP4699258B2 (en) Flip chip light emitting diode and manufacturing method thereof
JP2006135311A (en) Light-emitting diode using nitride semiconductor
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101258582B1 (en) Nano rod light emitting device
KR100973259B1 (en) VERTICALLY STRUCTURED GaN TYPE LED DEVICE WITH SIDEWALL REFLECTOR AND MANUFACTURING METHOD THEREOF
JP5845557B2 (en) Manufacturing method of semiconductor light emitting device
TWI493747B (en) Light emitting diodes and manufacture thereof
KR20130025856A (en) Nano rod light emitting device
KR100735488B1 (en) Method for forming the gan type led device
JP4803302B2 (en) Nitride semiconductor light emitting device
KR101008268B1 (en) Vertical Light Emitting Diode and manufacturing method of the same
TW201411883A (en) Semiconductor ultraviolet light emitting device
JP5644753B2 (en) Group III nitride semiconductor light emitting device
JP2013179150A (en) Method for manufacturing light-emitting diode
KR101283444B1 (en) Lateral power led and manufacturing method of the same
KR101039970B1 (en) Method for forming a semiconductor layer and fabricating light emitting device
KR20120079391A (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
JP2013016537A (en) Group iii nitride semiconductor light-emitting element manufacturing method
KR101340322B1 (en) Lateral power LED

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee