JP2013016537A - Group iii nitride semiconductor light-emitting element manufacturing method - Google Patents

Group iii nitride semiconductor light-emitting element manufacturing method Download PDF

Info

Publication number
JP2013016537A
JP2013016537A JP2011146253A JP2011146253A JP2013016537A JP 2013016537 A JP2013016537 A JP 2013016537A JP 2011146253 A JP2011146253 A JP 2011146253A JP 2011146253 A JP2011146253 A JP 2011146253A JP 2013016537 A JP2013016537 A JP 2013016537A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
iii nitride
group iii
semiconductor light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011146253A
Other languages
Japanese (ja)
Inventor
Shugo Nitta
州吾 新田
Masahito Nakai
真仁 中井
Koichi Mizutani
浩一 水谷
Mitsuhiro Inoue
光宏 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2011146253A priority Critical patent/JP2013016537A/en
Publication of JP2013016537A publication Critical patent/JP2013016537A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve controllability and reproducibility of irregular pattern processing.SOLUTION: A group-III nitride semiconductor light-emitting element manufacturing method comprises: subsequently, forming a dotted irregular pattern having a cycle of 0.1-1 μm on a surface of a sapphire substrate 10; forming a buffer layer 11 composed of AlN on the sapphire substrate 10; laminating an n-type layer 12, a luminescent layer 13 and a p-type layer 14 on the buffer layer 11; subsequently, forming a p electrode 15 on the p-type layer 14; bonding the p electrode 15 and a support substrate 17 via a low-melting-point metal layer 16; and subsequently, removing the sapphire substrate 10 and the buffer layer 11 by laser lift-off. An irregular pattern 20 provided on the sapphire substrate 10 is transferred to the n-type layer 12 on a removal side of the sapphire substrate 10 and an irregular pattern 19 is formed. Since AlN is used as the buffer layer 11, the fine irregular pattern 19 can be formed in excellent reproducibility and controllability.

Description

本発明は、成長基板を除去するIII 族窒化物半導体発光素子の製造方法において、その成長基板除去側の表面に凹凸を設けて光取り出し効率の向上を図るものである。   The present invention is intended to improve light extraction efficiency by providing irregularities on the surface of the growth substrate removal side in the method of manufacturing a group III nitride semiconductor light emitting device for removing the growth substrate.

III 族窒化物半導体の成長基板として、一般的にサファイア基板が用いられている。しかし、サファイアは熱伝導性が低く、III 族窒化物半導体よりも屈折率が低いため、成長基板としてサファイア基板を用いたIII 族窒化物半導体発光素子では、放熱性や光取り出し効率の悪さが問題となる。   A sapphire substrate is generally used as a growth substrate for a group III nitride semiconductor. However, since sapphire has a low thermal conductivity and a refractive index lower than that of a group III nitride semiconductor, a group III nitride semiconductor light emitting device using a sapphire substrate as a growth substrate has problems such as poor heat dissipation and light extraction efficiency. It becomes.

そこで、サファイア基板上にIII 族窒化物半導体からなる素子構造を形成後、レーザーリフトオフなどの技術によってサファイア基板を除去する方法が知られている。しかし、サファイア基板を除去しても光取り出し効率の向上は十分でなく、n型層表面のサファイア基板除去側に、ウェットエッチングによって微細な凹凸を設けることで、さらなる光取り出し効率の向上が図られている。   Therefore, a method is known in which an element structure made of a group III nitride semiconductor is formed on a sapphire substrate, and then the sapphire substrate is removed by a technique such as laser lift-off. However, even if the sapphire substrate is removed, the light extraction efficiency is not sufficiently improved. By providing fine irregularities on the sapphire substrate removal side of the n-type layer surface by wet etching, the light extraction efficiency can be further improved. ing.

また、特許文献1、2のように、あらかじめ成長基板表面を凹凸パターンに加工しておき、その上に素子構造を形成してレーザーリフトオフにより成長基板を除去することにより、n型層の成長基板側表面に凹凸パターンを転写する方法も知られている。特許文献1には、凹凸パターンの周期が0.2〜10μmで、成長基板上に形成するバッファ層には窒化ガリウム系材料を用いることが示されている。しかし、具体的なバッファ層の材料については記載がない。また、特許文献2には、凹凸パターンの周期が0.5λ/N〜20λ/N(λは発光波長、Nは半導体層の屈折率)であることが示されている。また、特許文献2には成長基板上に形成するバッファ層に何を用いるかは記載されていない。   Further, as in Patent Documents 1 and 2, the growth substrate surface is processed in advance into a concavo-convex pattern, an element structure is formed thereon, and the growth substrate is removed by laser lift-off, whereby an n-type layer growth substrate is obtained. A method for transferring a concavo-convex pattern to a side surface is also known. Patent Document 1 discloses that the period of the concavo-convex pattern is 0.2 to 10 μm, and a gallium nitride-based material is used for the buffer layer formed on the growth substrate. However, there is no description about the material of the specific buffer layer. Patent Document 2 shows that the period of the concavo-convex pattern is 0.5λ / N to 20λ / N (where λ is the emission wavelength and N is the refractive index of the semiconductor layer). Further, Patent Document 2 does not describe what is used for the buffer layer formed on the growth substrate.

特開2007−36240JP2007-36240 特開2006−49855JP 2006-49855 A

しかし、ウェットエッチングによってn型層表面に微細な凹凸を形成する方法では、再現性や制御性が低いことが問題であった。   However, the method of forming fine irregularities on the surface of the n-type layer by wet etching has a problem that reproducibility and controllability are low.

また、特許文献1、2のように、成長基板に凹凸パターンを設けることにより、n型層表面に凹凸パターンを転写する方法では、微細な凹凸パターンではうまく転写することができないことがあった。   Further, as in Patent Documents 1 and 2, by providing a concavo-convex pattern on the growth substrate, the method of transferring the concavo-convex pattern to the surface of the n-type layer may not be able to transfer well with a fine concavo-convex pattern.

そこで本発明の目的は、成長基板を除去してn型層表面に凹凸パターンを設けるIII 族窒化物半導体発光素子の製造方法において、再現性、制御性に優れた凹凸パターンの形成方法を提供することである。   Accordingly, an object of the present invention is to provide a method for forming a concavo-convex pattern excellent in reproducibility and controllability in a method for manufacturing a group III nitride semiconductor light-emitting device in which a concavo-convex pattern is provided on the surface of an n-type layer by removing a growth substrate. That is.

第1の発明は、成長基板の表面に凹凸パターンを形成し、凹凸パターン形成側の成長基板上に、バッファ層を介してIII 族窒化物半導体からなるn型層、発光層、p型層を積層し、p型層上にp電極を形成し、p電極と支持基板とを接合した後、成長基板を除去してn型層の成長基板側表面に、凹凸パターンの反転パターンを転写するIII 族窒化物半導体発光素子の製造方法において、バッファ層はAlNであり、凹凸パターンは、周期が0.1〜10μmのパターンである、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   In the first invention, an uneven pattern is formed on the surface of the growth substrate, and an n-type layer, a light emitting layer, and a p-type layer made of a group III nitride semiconductor are provided on the growth substrate on the uneven pattern formation side via a buffer layer. After laminating and forming a p-electrode on the p-type layer, joining the p-electrode and the support substrate, removing the growth substrate and transferring an inverted pattern of the concavo-convex pattern onto the growth substrate side surface of the n-type layer III In the method for manufacturing a group nitride semiconductor light emitting device, the buffer layer is AlN, and the concave / convex pattern is a pattern having a period of 0.1 to 10 μm. is there.

ここでIII 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第13族元素であるBやTlで置換したもの、Nの一部を他の第15族元素であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。 Here, the group III nitride semiconductor is a semiconductor represented by the general formula Al x Ga y In z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), and a part of Al, Ga, and In Are substituted with other group 13 elements B and Tl, and part of N is substituted with other group 15 elements P, As, Sb, Bi. More generally, GaN, InGaN, AlGaN, or AlGaInN containing at least Ga is shown. Usually, Si is used as an n-type impurity and Mg is used as a p-type impurity.

III 族窒化物半導体の成長基板は、サファイアが一般的であるが、他にもSiC、ZnO、スピネル、Si、GaAs、Ga2 3 などを用いることができる。また、支持基板には、Si、Ge、GaAs、Cu、Cu−Wなどの基板を用いることができ、金属層を介してp電極と支持基板を接合することで、支持基板上にp電極を形成することができる。金属層には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層を用いることができ、Au層、Sn層、Cu層などを用いることもできる。また、p電極上に直接めっきやスパッタなどによってCuなどの金属層を形成して支持体としてもよい。成長基板にサファイアやGa2 3 などの透明基板を用いる場合には、成長基板の除去にはレーザーリフトオフを用いることができる。ここで透明基板とは、レーザーリフトオフに用いるレーザーの波長帯に対して透過する材料の基板であることを意味する。また、成長基板にSiやGaAsを用いる場合には、ウェットエッチングによって成長基板を除去することができる。 The growth substrate of the group III nitride semiconductor is generally sapphire, but other materials such as SiC, ZnO, spinel, Si, GaAs, and Ga 2 O 3 can be used. In addition, a substrate such as Si, Ge, GaAs, Cu, or Cu-W can be used as the support substrate, and the p electrode is attached to the support substrate by bonding the p electrode and the support substrate through a metal layer. Can be formed. As the metal layer, a metal eutectic layer such as an Au—Sn layer, an Au—Si layer, an Ag—Sn—Cu layer, or a Sn—Bi layer can be used, and an Au layer, a Sn layer, a Cu layer, or the like is used. You can also. Further, a metal layer such as Cu may be formed directly on the p-electrode by plating, sputtering, or the like to form a support. When a transparent substrate such as sapphire or Ga 2 O 3 is used as the growth substrate, laser lift-off can be used to remove the growth substrate. Here, the transparent substrate means a substrate made of a material that transmits the laser wavelength band used for laser lift-off. When Si or GaAs is used for the growth substrate, the growth substrate can be removed by wet etching.

凹凸パターンは周期が0.1〜10μmのパターンであれば任意のパターンでよい。凹部ないし凸部を正方格子状、三角格子状などの周期的なパターンに配列したドット状のパターンや、ストライプ状、格子状などのパターンである。周期が1〜10μmのドット状のパターンとする場合、凹凸の深さを0.7〜2μm、凹凸側面の傾斜角度を40〜80°とするのがよい。より光取り出し効率を向上させることができるからである。また、周期が0.1〜1μmのパターンとする場合、反転パターンがフォトニック結晶、モスアイ構造、回折格子などの構造となるパターンとすることができる。周期が0.1〜1μmのドット状のパターンとする場合、凹部ないし凸部の直径に対する、凹部ないし凸部の深さの比を0.3〜2.0、凹部ないし凸部側面の傾斜角度を45〜90°とするのがよい。   The concave / convex pattern may be any pattern as long as the period is a pattern of 0.1 to 10 μm. A dot-like pattern in which concave portions or convex portions are arranged in a periodic pattern such as a square lattice shape or a triangular lattice shape, or a pattern such as a stripe shape or a lattice shape. In the case of a dot-like pattern with a period of 1 to 10 μm, it is preferable that the depth of the unevenness is 0.7 to 2 μm and the inclination angle of the uneven surface is 40 to 80 °. This is because the light extraction efficiency can be further improved. Further, when the pattern has a period of 0.1 to 1 μm, the inversion pattern can be a pattern having a structure such as a photonic crystal, a moth-eye structure, or a diffraction grating. In the case of a dot-shaped pattern with a period of 0.1 to 1 μm, the ratio of the depth of the recess or projection to the diameter of the recess or projection is 0.3 to 2.0, and the inclination angle of the side surface of the recess or projection It is good to set it as 45-90 degrees.

第2の発明は、第1の発明において、バッファ層は、MOCVD法またはスパッタ法により形成することを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A second invention is a method for manufacturing a group III nitride semiconductor light emitting device according to the first invention, wherein the buffer layer is formed by MOCVD or sputtering.

バッファ層をMOCVD法によって形成する場合、成長温度は300〜500℃とすることが望ましい。スパッタ法は、マグネトロンスパッタリングやICPスパッタリングを用いることができる。   When the buffer layer is formed by the MOCVD method, the growth temperature is desirably 300 to 500 ° C. As the sputtering method, magnetron sputtering or ICP sputtering can be used.

第3の発明は、第1の発明または第2の発明において、凹凸パターンは、周期が1〜10μmのパターンであることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A third invention is a method for producing a Group III nitride semiconductor light emitting device according to the first invention or the second invention, wherein the concavo-convex pattern is a pattern having a period of 1 to 10 μm.

第4の発明は、第1の発明から第3の発明において、凹凸パターンは、深さ0.7〜2μmで側面の傾斜角度が40〜80°の凸部ないし凹部が配列されたドット状のパターンである、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   In a fourth aspect based on the first aspect to the third aspect, the concavo-convex pattern has a dot shape in which convex portions or concave portions having a depth of 0.7 to 2 μm and a side surface inclination angle of 40 to 80 ° are arranged. It is a manufacturing method of the group III nitride semiconductor light-emitting device characterized by being a pattern.

第5の発明は、第1の発明または第2の発明において、凹凸パターンは、周期が0.1〜1μmのパターンであることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A fifth invention is a method for producing a Group III nitride semiconductor light-emitting device according to the first invention or the second invention, wherein the concavo-convex pattern is a pattern having a period of 0.1 to 1 μm.

第6の発明は、第5の発明において、n型層の成長基板側表面の反転パターンは、フォトニック結晶、モスアイ構造、または回折格子であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A sixth invention is the III-nitride semiconductor light emitting device according to the fifth invention, wherein the inversion pattern on the growth substrate side surface of the n-type layer is a photonic crystal, a moth-eye structure, or a diffraction grating. It is a manufacturing method.

第7の発明は、第1の発明から第6の発明において、成長基板は透明基板であり、レーザーリフトオフにより成長基板を除去する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A seventh invention is a method of manufacturing a group III nitride semiconductor light emitting device according to the first to sixth inventions, wherein the growth substrate is a transparent substrate and the growth substrate is removed by laser lift-off. is there.

ここで透明基板とは、レーザーリフトオフに用いるレーザーの波長帯に対して透明な材料の基板であることを意味する。たとえばサファイアやGa2 3 などの基板である。 Here, the transparent substrate means a substrate made of a material transparent to the laser wavelength band used for laser lift-off. For example, a substrate such as sapphire or Ga 2 O 3 .

第8の発明は、第1の発明から第6の発明において、成長基板はSi基板またはGaAs基板であり、ウェットエッチングにより成長基板を除去する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   An eighth invention is a Group III nitride semiconductor light emitting device according to any one of the first to sixth inventions, wherein the growth substrate is a Si substrate or a GaAs substrate, and the growth substrate is removed by wet etching. It is a manufacturing method.

第9の発明は、第1の発明から第8の発明において、成長基板への凹凸パターンの形成は、ナノインプリント、ステッパー、干渉露光、レーザー露光、または電子ビーム露光を用いてマスクを形成してドライエッチングすることにより行う、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   According to a ninth aspect of the present invention, in the first to eighth aspects of the invention, the uneven pattern is formed on the growth substrate by forming a mask using nanoimprint, stepper, interference exposure, laser exposure, or electron beam exposure. A method for producing a Group III nitride semiconductor light-emitting device, which is performed by etching.

本発明によると、バッファ層としてAlNを用いることにより、再現性、制御性よくn型層表面に微細な凹凸パターンを形成することができ、光取り出し効率を向上させることができる。本発明によって周期1〜10μmの凹凸パターンを形成すれば、凹凸側面から軸上(成長基板に垂直な方向)に光を効率的に透過させて光取り出し効率を向上させることができる。また、本発明によって周期0.1〜1μmの凹凸パターンを形成すれば、フォトニック結晶、モスアイ構造、回折格子などの特殊な光学特性も再現性、制御性よく実現することができる。   According to the present invention, by using AlN as the buffer layer, a fine uneven pattern can be formed on the surface of the n-type layer with good reproducibility and controllability, and the light extraction efficiency can be improved. If a concavo-convex pattern with a period of 1 to 10 μm is formed according to the present invention, light can be efficiently transmitted from the concavo-convex side to the axis (in a direction perpendicular to the growth substrate), thereby improving light extraction efficiency. In addition, if a concavo-convex pattern having a period of 0.1 to 1 μm is formed according to the present invention, special optical characteristics such as a photonic crystal, a moth-eye structure, and a diffraction grating can be realized with good reproducibility and controllability.

実施例1のIII 族窒化物半導体発光素子の構成について示した図。FIG. 3 is a diagram showing a configuration of a group III nitride semiconductor light-emitting element of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1.

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図1は、実施例1のIII 族窒化物半導体発光素子の構成を示した図である。図1のように、実施例1のIII 族窒化物半導体発光素子は、支持基板17と、支持基板17上に低融点金属層16を介して接合されたp電極15と、p電極15上に順に積層されたIII 族窒化物半導体からなるp型層14、発光層13、n型層12と、n型層12上に形成されたn電極18と、によって構成されている。   FIG. 1 is a diagram showing a configuration of a group III nitride semiconductor light emitting device of Example 1. As shown in FIG. 1, the group III nitride semiconductor light emitting device of Example 1 includes a support substrate 17, a p electrode 15 bonded on the support substrate 17 via a low melting point metal layer 16, and a p electrode 15. The p-type layer 14, the light emitting layer 13, the n-type layer 12, and the n-type electrode 18 formed on the n-type layer 12 are sequentially stacked.

支持基板17には、Si、GaAs、Cu、Cu−Wなどからなる導電性基板を用いることができる。支持基板の裏面(p電極側とは反対側の面)には、裏面電極(図示しない)が形成されていて、実施例1のIII 族窒化物半導体発光素子は素子面に垂直な方向に導通を取る構成となっている。   As the support substrate 17, a conductive substrate made of Si, GaAs, Cu, Cu—W, or the like can be used. A back electrode (not shown) is formed on the back surface (the surface opposite to the p-electrode side) of the support substrate, and the group III nitride semiconductor light-emitting device of Example 1 conducts in a direction perpendicular to the device surface. It becomes the composition which takes.

低融点金属層16には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層を用いることができ、低融点金属ではないが、Au層、Sn層、Cu層などを用いることもできる。低融点金属層16を用いて支持基板17とp電極15とを接合するのに代えて、p電極15上に直接めっきやスパッタなどによってCuなどの金属層を形成して支持基板17としてもよい。   As the low melting point metal layer 16, a metal eutectic layer such as an Au—Sn layer, an Au—Si layer, an Ag—Sn—Cu layer, or a Sn—Bi layer can be used. An Sn layer, a Cu layer, or the like can also be used. Instead of joining the support substrate 17 and the p electrode 15 using the low melting point metal layer 16, a metal layer such as Cu may be directly formed on the p electrode 15 by plating, sputtering, or the like to form the support substrate 17. .

p電極15は、Ag、Rh、Pt、Ruやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属である。他にp電極15の材料として、Ni、Ni合金、Au合金などを用いることもでき、ITOなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属層16とp電極15との間には、低融点金属層16の材料である金属がp電極15側へ拡散するのを防止するための防止層を設けることが望ましい。   The p-electrode 15 is a metal with high light reflectivity and low contact resistance, such as Ag, Rh, Pt, Ru, or an alloy containing these metals as a main component. In addition, Ni, a Ni alloy, an Au alloy, or the like can be used as the material of the p electrode 15, and a composite layer made of a transparent electrode film such as ITO and a highly reflective metal film may be used. It is desirable to provide a prevention layer between the low melting point metal layer 16 and the p electrode 15 for preventing the metal which is the material of the low melting point metal layer 16 from diffusing to the p electrode 15 side.

n型層12、発光層13、p型層14は、III 族窒化物半導体発光素子の構成として従来知られている任意の構成でよい。p型層14は、たとえば、支持基板17側から順に、GaNからなるMgがドープされたpコンタクト層、AlGaNからなるMgがドープされたpクラッド層が積層された構造である。発光層13は、たとえば、GaNからなる障壁層とInGaNからなる井戸層が繰り返し積層されたMQW構造である。n型層12は、たとえば、発光層13側から順に、GaNからなるnクラッド層、GaNからなる高濃度にSiがドープされたn型コンタクト層、が積層された構造である。   The n-type layer 12, the light-emitting layer 13, and the p-type layer 14 may have any configuration conventionally known as the configuration of a group III nitride semiconductor light-emitting device. The p-type layer 14 has, for example, a structure in which a p-contact layer doped with Mg made of GaN and a p-cladding layer doped with Mg made of AlGaN are stacked in this order from the support substrate 17 side. The light emitting layer 13 has, for example, an MQW structure in which a barrier layer made of GaN and a well layer made of InGaN are repeatedly stacked. The n-type layer 12 has, for example, a structure in which an n-clad layer made of GaN and an n-type contact layer doped with Si at a high concentration are laminated in order from the light emitting layer 13 side.

n型層12の表面(発光層13側とは反対側の面)には、凹凸パターン19が設けられている。この凹凸パターン19は、凹部あるいは凸部を正方格子状、三角格子状などの周期的なパターンに配列したものである。その凹凸パターン19の周期は1〜10μmである。また、凹凸の深さは0.7〜2μmであり、凹部側面あるいは凸部側面の傾斜角度は40〜80°である。これは凹凸パターン19の周期が3〜5μmの時により光取り出し効率を向上できて望ましい。凹凸の深さを1.3〜1.8μm、凹部側面あるいは凸部側面の傾斜角度を40〜60°とすると、さらに望ましい。   An uneven pattern 19 is provided on the surface of the n-type layer 12 (surface opposite to the light emitting layer 13 side). The concavo-convex pattern 19 is a pattern in which concave or convex portions are arranged in a periodic pattern such as a square lattice shape or a triangular lattice shape. The period of the uneven pattern 19 is 1 to 10 μm. Moreover, the depth of the unevenness is 0.7 to 2 μm, and the inclination angle of the side surface of the concave portion or the side surface of the convex portion is 40 to 80 °. This is desirable because the light extraction efficiency can be improved when the period of the concavo-convex pattern 19 is 3 to 5 μm. More preferably, the depth of the unevenness is 1.3 to 1.8 μm, and the inclination angle of the side surface of the concave portion or the side surface of the convex portion is 40 to 60 °.

n電極18は、素子面方向への電流拡散性を向上させるために、ボンディングワイヤと接続するパッド部と、パッド部から素子面方向へ配線状に伸びる配線状部と、を有する構成としてもよい。また、n型層12とn電極18との間に透明電極を設け、この透明電極によって電流拡散性を向上させてもよい。   In order to improve current diffusibility in the element surface direction, the n-electrode 18 may have a pad part connected to the bonding wire and a wiring part extending from the pad part to the element surface direction in a wiring shape. . Further, a transparent electrode may be provided between the n-type layer 12 and the n-electrode 18 and current diffusivity may be improved by this transparent electrode.

実施例1のIII 族窒化物半導体発光素子は、n型層12表面に設けられた凹凸パターン19による凹凸側面から、素子面に垂直な方向へと光が効率的に外部に取り出される。そのため、光取り出し効率が向上されている。   In the group III nitride semiconductor light-emitting device of Example 1, light is efficiently extracted from the uneven side surface by the uneven pattern 19 provided on the surface of the n-type layer 12 in the direction perpendicular to the device surface. Therefore, the light extraction efficiency is improved.

次に、実施例1のIII 族窒化物半導体発光素子の製造工程について説明する。 Next, the manufacturing process of the group III nitride semiconductor light emitting device of Example 1 will be described.

まず、サファイア基板10の一方の表面に、ナノインプリント、ステッパー、干渉露光、レーザー露光、電子ビーム露光などの方法を用いてマスクを形成し、ドライエッチングを行うことによって、高さ0.7〜2μm、傾斜角度40〜80°の凸部ないし凹部を周期1〜10μmで配列したドット状の凹凸パターン20とする(図2.A)。ナノインプリントを用いる場合、光硬化性樹脂を用いる方式と熱硬化性樹脂を用いる方式のどちらを用いてもよい。 First, by forming a mask on one surface of the sapphire substrate 10 using a method such as nanoimprint, stepper, interference exposure, laser exposure, electron beam exposure, and performing dry etching, a height of 0.7 to 2 μm, Let it be the dot-shaped uneven | corrugated pattern 20 which arranged the convex part thru | or a recessed part with an inclination angle of 40-80 degrees with a period of 1-10 micrometers (FIG. 2.A). When using nanoimprinting, either a method using a photocurable resin or a method using a thermosetting resin may be used.

次に、サファイア基板10をサーマルクリーニングした後、サファイア基板10の凹凸パターン20形成側表面に、MOCVD法またはスパッタ法によってAlNからなるバッファ層11を形成する(図2.B)。MOCVD法によって形成する場合、Al源ガスはTMA(トリメチルアルミニウム)、窒素源ガスにはアンモニア、キャリアガスには水素、窒素を用いる。バッファ層11は、凹凸パターン20に沿って膜状に形成される。 Next, after the sapphire substrate 10 is thermally cleaned, a buffer layer 11 made of AlN is formed on the surface of the sapphire substrate 10 on the side where the concavo-convex pattern 20 is formed by MOCVD or sputtering (FIG. 2.B). When formed by MOCVD, TMA (trimethylaluminum) is used as the Al source gas, ammonia is used as the nitrogen source gas, and hydrogen and nitrogen are used as the carrier gas. The buffer layer 11 is formed in a film shape along the uneven pattern 20.

次に、バッファ層11上に、MOCVD法によって、n型層12、発光層13、p型層14を順に積層させる(図2.C)。用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 とN2 である。 Next, the n-type layer 12, the light emitting layer 13, and the p-type layer 14 are sequentially laminated on the buffer layer 11 by MOCVD (FIG. 2.C). The source gases used are ammonia (NH 3 ) as a nitrogen source, trimethylgallium (Ga (CH 3 ) 3 ) as a Ga source, trimethylindium (In (CH 3 ) 3 ) as an In source, and trimethyl as an Al source. Aluminum (Al (CH 3 ) 3 ), silane (SiH 4 ) as n-type doping gas, cyclopentadienylmagnesium (Mg (C 5 H 5 ) 2 ) as p-type doping gas, H 2 and N as carrier gas 2 .

次に、p型層14上にp電極15をスパッタや蒸着によって形成し、さらにp電極15上に低融点金属層16を形成する(図2.D)。   Next, a p-electrode 15 is formed on the p-type layer 14 by sputtering or vapor deposition, and a low melting point metal layer 16 is formed on the p-electrode 15 (FIG. 2.D).

次に、支持基板17を用意し、低融点金属層16を介して、支持基板17とp電極15とを接合する(図2.E)。なお、p電極15と低融点金属層16との間に、低融点金属層16の金属がp電極15側に拡散するのを防止するための防止層をあらかじめ形成しておくとよい。   Next, a support substrate 17 is prepared, and the support substrate 17 and the p-electrode 15 are bonded via the low melting point metal layer 16 (FIG. 2.E). A prevention layer may be formed in advance between the p electrode 15 and the low melting point metal layer 16 to prevent the metal of the low melting point metal layer 16 from diffusing to the p electrode 15 side.

次に、サファイア基板10側からレーザー光を照射し、レーザーリフトオフを行ってサファイア基板10を除去する。レーザ光の波長は、サファイアやAlNでは吸収されず、GaNでは吸収される波長とする。たとえば、KrFエキシマレーザーなどである。このレーザー光の照射により、バッファ層11とn型層12との界面近傍においてn型層12が分解する。その結果、バッファ層11とn型層12との界面で剥離が生じ、サファイア基板10およびバッファ層11を除去することができる(図2.F)。サファイア基板10除去後のn型層12表面(サファイア基板10側の面)には、サファイア基板10表面の凹凸パターン20を反転したパターンである凹凸パターン19が転写されて形成されている。バッファ層11としてAlNを用いたことにより、レーザーリフトオフによるサファイア基板10の除去時にn型層12側にバッファ層11が残存せず、非常に高い精度で、かつ、再現性、制御性よく凹凸パターン20を転写させることができる。   Next, laser light is irradiated from the sapphire substrate 10 side, laser lift-off is performed, and the sapphire substrate 10 is removed. The wavelength of the laser light is not absorbed by sapphire or AlN but is absorbed by GaN. For example, KrF excimer laser. By this laser light irradiation, the n-type layer 12 is decomposed in the vicinity of the interface between the buffer layer 11 and the n-type layer 12. As a result, peeling occurs at the interface between the buffer layer 11 and the n-type layer 12, and the sapphire substrate 10 and the buffer layer 11 can be removed (FIG. 2.F). On the surface of the n-type layer 12 after removing the sapphire substrate 10 (surface on the sapphire substrate 10 side), a concavo-convex pattern 19 that is a pattern obtained by inverting the concavo-convex pattern 20 on the surface of the sapphire substrate 10 is transferred and formed. By using AlN as the buffer layer 11, when the sapphire substrate 10 is removed by laser lift-off, the buffer layer 11 does not remain on the n-type layer 12 side, and the concavo-convex pattern with very high accuracy, reproducibility and controllability. 20 can be transferred.

次にサファイア基板10の除去により露出したn型層12表面の所定の領域に、リフトオフによりn電極18を形成する。以上により、図1に示した実施例1のIII 族窒化物半導体発光素子が製造される。   Next, an n electrode 18 is formed by lift-off in a predetermined region on the surface of the n-type layer 12 exposed by removing the sapphire substrate 10. Thus, the group III nitride semiconductor light-emitting device of Example 1 shown in FIG. 1 is manufactured.

なお、実施例では成長基板としてサファイア基板10を用い、レーザーリフトオフによりサファイア基板10を除去しているが、他にも成長基板としてSi、GaAs、SiC、ZnO、スピネル、Ga2 3 などを用いることができる。サファイア基板10と同様に透明な基板であるGa2 3 などの基板を成長基板として用いれば、サファイア基板10を用いた場合と同様にレーザーリフトオフを適用することができる。また、実施例では素子分離していない状態でレーザーリフトオフを行う、いわゆるウェハレベルLLO(レーザーリフトオフ)であるが、本発明は、フリップチップ型の素子を作製して素子分離し、その後サブマウントなどに実装した状態でLLOを行う方法、いわゆるチップLLOを用いることも可能である。また、成長基板としてSiやGaAs等を用いる場合には、ウェットエッチングによって成長基板を除去してもよい。 In the embodiment, the sapphire substrate 10 is used as a growth substrate, and the sapphire substrate 10 is removed by laser lift-off, but other materials such as Si, GaAs, SiC, ZnO, spinel, and Ga 2 O 3 are used as the growth substrate. be able to. If a substrate such as Ga 2 O 3, which is a transparent substrate like the sapphire substrate 10, is used as the growth substrate, laser lift-off can be applied as in the case where the sapphire substrate 10 is used. In the embodiment, the so-called wafer level LLO (laser lift-off) is performed in which laser lift-off is performed in a state where the elements are not separated. However, the present invention produces a flip-chip type element and then separates the element, and then performs a submount or the like. It is also possible to use a so-called chip LLO method in which LLO is performed in a state where it is mounted on the chip. When Si, GaAs or the like is used as the growth substrate, the growth substrate may be removed by wet etching.

また、実施例では、凹凸パターンを周期1〜10μmのドット状としたが、凹凸パターンは周期パターンでその周期が0.1〜10μmであれば任意のパターンでよい。ドット状以外に、たとえば格子状、ストライプ状などのパターンを用いることができ、同様にIII 族窒化物半導体発光素子の光取り出し効率を向上させることができる。凹凸パターンの周期を0.1〜1μmとしてもよく、これによりフォトニック結晶、モスアイ構造や回折格子などの構造を実現することも可能である。たとえば凹凸パターンの周期を発光波長程度とすることでフォトニック結晶を実現し、特殊な光学特性を得られるようにしてもよい。凹凸パターンのより望ましい周期は0.2〜0.6μmである。   Moreover, in the Example, although the uneven | corrugated pattern was made into a dot shape with a period of 1-10 micrometers, an uneven | corrugated pattern may be an arbitrary pattern if the period is 0.1-10 micrometers. In addition to the dot shape, a pattern such as a lattice shape or a stripe shape can be used, and similarly, the light extraction efficiency of the group III nitride semiconductor light emitting device can be improved. The period of the concavo-convex pattern may be 0.1 to 1 μm, and it is also possible to realize a structure such as a photonic crystal, a moth-eye structure, or a diffraction grating. For example, a photonic crystal may be realized by setting the period of the concavo-convex pattern to about the emission wavelength, and special optical characteristics may be obtained. A more desirable period of the concavo-convex pattern is 0.2 to 0.6 μm.

本発明より製造されるIII 族窒化物半導体発光素子は、照明装置などに利用することができる。 The group III nitride semiconductor light-emitting device produced from the present invention can be used for lighting devices and the like.

10:サファイア基板
11:バッファ層
12:n型層
13:発光層
14:p型層
15:p電極
16:低融点金属層
17:支持基板
18:n電極
19、20:凹凸パターン
10: sapphire substrate 11: buffer layer 12: n-type layer 13: light-emitting layer 14: p-type layer 15: p-electrode 16: low melting point metal layer 17: support substrate 18: n-electrode 19, 20: uneven pattern

Claims (9)

成長基板の表面に凹凸パターンを形成し、凹凸パターン形成側の前記成長基板上に、バッファ層を介してIII 族窒化物半導体からなるn型層、発光層、p型層を積層し、前記p型層上にp電極を形成し、前記p電極と支持基板とを接合した後、前記成長基板を除去して前記n型層の前記成長基板側表面に、前記凹凸パターンの反転パターンを転写するIII 族窒化物半導体発光素子の製造方法において、
前記バッファ層はAlNであり、
前記凹凸パターンは、周期が0.1〜10μmのパターンである、
ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
A concavo-convex pattern is formed on the surface of the growth substrate, and an n-type layer, a light emitting layer, and a p-type layer made of a group III nitride semiconductor are stacked on the growth substrate on the concavo-convex pattern formation side via a buffer layer, and the p After forming a p-electrode on the mold layer and bonding the p-electrode and the support substrate, the growth substrate is removed, and a reverse pattern of the concavo-convex pattern is transferred to the growth substrate side surface of the n-type layer In the method of manufacturing a group III nitride semiconductor light emitting device,
The buffer layer is AlN;
The concavo-convex pattern is a pattern having a period of 0.1 to 10 μm.
A method for producing a Group III nitride semiconductor light-emitting device.
前記バッファ層は、MOCVD法またはスパッタ法により形成することを特徴とするIII 族窒化物半導体発光素子の製造方法。   The method of manufacturing a group III nitride semiconductor light-emitting device, wherein the buffer layer is formed by MOCVD or sputtering. 前記凹凸パターンは、周期が1〜10μmのパターンであることを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体発光素子の製造方法。   The method for manufacturing a group III nitride semiconductor light emitting device according to claim 1, wherein the uneven pattern has a period of 1 to 10 μm. 前記凹凸パターンは、深さ0.7〜2μmで側面の傾斜角度が40〜80°の凸部ないし凹部が配列されたドット状のパターンである、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。   4. The concavo-convex pattern is a dot-like pattern in which convex portions or concave portions having a depth of 0.7 to 2 [mu] m and a side surface tilt angle of 40 to 80 [deg.] Are arranged. The manufacturing method of the group III nitride semiconductor light-emitting device of any one of these. 前記凹凸パターンは、周期が0.1〜1μmのパターンであることを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体発光素子の製造方法。   The method for manufacturing a group III nitride semiconductor light emitting device according to claim 1, wherein the concavo-convex pattern is a pattern having a period of 0.1 to 1 μm. 前記n型層の前記成長基板側表面の前記反転パターンは、フォトニック結晶、モスアイ構造、または回折格子であることを特徴とする請求項5に記載のIII 族窒化物半導体発光素子の製造方法。   6. The method for manufacturing a group III nitride semiconductor light emitting device according to claim 5, wherein the inversion pattern on the growth substrate side surface of the n-type layer is a photonic crystal, a moth-eye structure, or a diffraction grating. 前記成長基板は透明基板であり、レーザーリフトオフにより前記成長基板を除去する、ことを特徴とする請求項1ないし請求項6のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。   7. The method for manufacturing a group III nitride semiconductor light-emitting element according to claim 1, wherein the growth substrate is a transparent substrate, and the growth substrate is removed by laser lift-off. 前記成長基板はSi基板またはGaAs基板であり、ウェットエッチングにより前記成長基板を除去する、ことを特徴とする請求項1ないし請求項6のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。   The group III nitride semiconductor light-emitting device according to any one of claims 1 to 6, wherein the growth substrate is a Si substrate or a GaAs substrate, and the growth substrate is removed by wet etching. Production method. 前記成長基板への前記凹凸パターンの形成は、ナノインプリント、ステッパー、干渉露光、レーザー露光、または電子ビーム露光を用いてマスクを形成してドライエッチングすることにより行う、ことを特徴とする請求項1ないし請求項8のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。   The formation of the concavo-convex pattern on the growth substrate is performed by forming a mask using nanoimprint, stepper, interference exposure, laser exposure, or electron beam exposure and performing dry etching. The manufacturing method of the group III nitride semiconductor light-emitting device of any one of Claim 8.
JP2011146253A 2011-06-30 2011-06-30 Group iii nitride semiconductor light-emitting element manufacturing method Pending JP2013016537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011146253A JP2013016537A (en) 2011-06-30 2011-06-30 Group iii nitride semiconductor light-emitting element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146253A JP2013016537A (en) 2011-06-30 2011-06-30 Group iii nitride semiconductor light-emitting element manufacturing method

Publications (1)

Publication Number Publication Date
JP2013016537A true JP2013016537A (en) 2013-01-24

Family

ID=47688954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146253A Pending JP2013016537A (en) 2011-06-30 2011-06-30 Group iii nitride semiconductor light-emitting element manufacturing method

Country Status (1)

Country Link
JP (1) JP2013016537A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115830A1 (en) * 2013-01-28 2014-07-31 エルシード株式会社 Method for manufacturing semiconductor light-emitting element
US20140217457A1 (en) * 2011-05-25 2014-08-07 Wavesquare Inc. Light-emitting element chip and manufacturing method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049855A (en) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
JP2007305909A (en) * 2006-05-15 2007-11-22 Kyocera Corp Production method of gallium nitride-based compound semiconductor, and production method of light-emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049855A (en) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
JP2007305909A (en) * 2006-05-15 2007-11-22 Kyocera Corp Production method of gallium nitride-based compound semiconductor, and production method of light-emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217457A1 (en) * 2011-05-25 2014-08-07 Wavesquare Inc. Light-emitting element chip and manufacturing method therefor
WO2014115830A1 (en) * 2013-01-28 2014-07-31 エルシード株式会社 Method for manufacturing semiconductor light-emitting element
JPWO2014115830A1 (en) * 2013-01-28 2017-01-26 エルシード株式会社 Manufacturing method of semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR100896576B1 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
JP4637781B2 (en) GaN-based semiconductor light emitting device manufacturing method
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP4130163B2 (en) Semiconductor light emitting device
JP5849215B2 (en) Ultraviolet semiconductor light emitting device
TWI497753B (en) Iii-nitride light emitting device incorporating boron
JP4626306B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP6077201B2 (en) Light emitting diode and manufacturing method thereof
JP2007165613A (en) Gallium-nitride compound semiconductor light emitting element, and its fabrication process
WO2007108532A1 (en) Method for manufacturing gallium nitride compound semiconductor light-emitting device, gallium nitride compound semiconductor light-emitting device and lamp using same
JP4951443B2 (en) Manufacturing method of light emitting diode
JP2011061036A (en) Group-iii nitride semiconductor light emitting element
JP5077224B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
US8309381B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2006147787A (en) Light emitting element and its manufacturing method
JP2010287681A (en) Method of manufacturing group iii nitride semiconductor light emitting element
JP2013016537A (en) Group iii nitride semiconductor light-emitting element manufacturing method
JP5644753B2 (en) Group III nitride semiconductor light emitting device
JP5605033B2 (en) Light emitting diode manufacturing method, cutting method, and light emitting diode
JP2013179150A (en) Method for manufacturing light-emitting diode
JP2015043468A (en) Ultraviolet semiconductor light-emitting element
JP2013128150A (en) Method of manufacturing group-iii nitride semiconductor light-emitting element
JP2016039168A (en) Group iii nitride semiconductor light emitting element and manufacturing method of the same
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
TW201511328A (en) Light emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805