KR20120078100A - Touch screen integrated display device and method of fabricating the same - Google Patents

Touch screen integrated display device and method of fabricating the same Download PDF

Info

Publication number
KR20120078100A
KR20120078100A KR1020100140285A KR20100140285A KR20120078100A KR 20120078100 A KR20120078100 A KR 20120078100A KR 1020100140285 A KR1020100140285 A KR 1020100140285A KR 20100140285 A KR20100140285 A KR 20100140285A KR 20120078100 A KR20120078100 A KR 20120078100A
Authority
KR
South Korea
Prior art keywords
common
electrode
line
common electrode
gate
Prior art date
Application number
KR1020100140285A
Other languages
Korean (ko)
Other versions
KR101757929B1 (en
Inventor
우윤환
김철세
이선정
황상수
한만협
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100140285A priority Critical patent/KR101757929B1/en
Publication of KR20120078100A publication Critical patent/KR20120078100A/en
Application granted granted Critical
Publication of KR101757929B1 publication Critical patent/KR101757929B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A touch screen integrated type display device and a method for manufacturing the same are provided to reduce the thickness of the display device and to simply implement manufacturing processes. CONSTITUTION: A gate line(110) and first common lines are parallelly formed on a substrate such that distances of the gate line and the first common lines are constant. A data line(120) crosses the gate line to define a pixel region, and a gate insulating film is interposed between the data line and the gate line. Second common lines(123a, 123b1) are parallelly formed, and distances of the second common lines and the data line are constant. A thin film transistor is formed at the crossed region of the gate line and the data line. Common electrodes(130a1 to 130a4, 130b1, 130b2) are in connection with the thin film transistor and are formed in the pixel region.

Description

터치 스크린 일체형 표시장치 및 그 제조방법{TOUCH SCREEN INTEGRATED DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TOUCH SCREEN INTEGRATED DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 사용자의 터치를 인식할 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법에 관한 것이다.
The present invention relates to a touch screen integrated display device capable of recognizing a user's touch and a method of manufacturing the same.

최근, 키보드, 마우스, 트랙볼, 조이스틱, 디지타이저(digitizer) 등의 다양한 입력장치(input device)들이 사용자와 가전기기 또는 각종 정보통신기기 사이의 인터페이스를 구성하기 위해 사용되고 있다. 그러나, 상술한 바와 같은 입력장치를 사용하는 것은 사용법을 익혀야 하고 공간을 차지하는 등의 불편을 야기하여 제품의 완성도를 높이기 어려운 면이 있었다. 따라서, 편리하면서도 간단하고 오작동을 감소시킬 수 있는 입력장치에 대한 요구가 날로 증가되고 있다. 이와 같은 요구에 따라 사용자가 손이나 펜 등으로 화면과 직접 접촉하여 정보를 입력하는 터치 스크린(touch screen)이 제안되었다. Recently, various input devices such as a keyboard, a mouse, a trackball, a joystick, a digitizer, and the like have been used to configure an interface between a user and a home appliance or various information communication devices. However, the use of the input device as described above has been difficult to increase the degree of completeness of the product by causing inconveniences such as taking up usage and taking up space. Thus, there is an increasing demand for an input device that is convenient, simple and can reduce malfunctions. In accordance with such a request, a touch screen has been proposed in which a user directly contacts a screen with a hand or a pen to input information.

터치 스크린은 간단하고, 오작동이 적으며, 별도의 입력기기를 사용하지 않고도 입력이 가능할 뿐 아니라 사용자가 화면에 표시되는 내용을 통해 신속하고 용이하게 조작할 수 있다는 편리성 때문에 다양한 표시패널에 적용되고 있다. The touch screen is applied to various display panels because of its simplicity, low malfunction, easy inputting without the use of a separate input device, and the convenience of the user to operate quickly and easily through the contents displayed on the screen. have.

터치 패널은 구조에 따라서, 상판 부착형(add-on type)과 상판 일체형(on-cell type)으로 나눌 수 있다. 상판 부착형은 표시장치와 터치 패널을 개별적으로 제조한 후에, 표시장치의 상판에 터치 패널을 부착하는 방식이다. 상판 일체형은 표시장치의 상부 유리 기판 표면에 터치 패널을 구성하는 소자들을 직접 형성하는 방식이다.The touch panel may be divided into an add-on type and an on-cell type according to a structure. The top plate attaching type is a method of attaching the touch panel to the top plate of the display device after separately manufacturing the display device and the touch panel. The upper plate integrated type directly forms elements constituting the touch panel on the upper glass substrate surface of the display device.

상판 부착형은 표시장치 위에 완성된 터치 패널이 올라가 장착되는 구조로 두께가 두껍고, 표시장치의 밝기가 어두워져 시인성이 저하되는 문제가 있다. The upper plate attaching type is a structure in which a completed touch panel is mounted on a display device and is thick, and the brightness of the display device is dark, thereby degrading visibility.

한편, 상판 일체형의 경우, 표시장치의 상면에 별도의 터치 스크린이 형성된 구조로 상판 부착형 보다 두께를 줄일 수 있지만, 여전히 터치 스크린을 구성하는 구동전극층과 센싱전극층 및 이들을 절연시키기 위한 절연층 때문에 전체 두께가 증가하고 공정수가 증가하여 제조가격 증가하는 문제점이 있었다. On the other hand, in the case of the upper plate integrated type, a separate touch screen is formed on the upper surface of the display device, so that the thickness can be reduced than the upper plate attached type. There was a problem that the manufacturing price increases due to the increase in thickness and the number of processes.

따라서, 이러한 종래 기술에 의한 문제점들을 해결할 수 있는 표시장치의 필요성이 대두되었다.
Accordingly, there is a need for a display device that can solve the problems caused by the prior art.

본 발명은 상술한 종래의 문제점을 해소하기 위한 것으로, 표시장치의 터치를 인식하기 위한 터치 센싱 소자를 표시장치 구성요소와 겸용하게 함으로써 두께를 절감하고 공정수를 줄일 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
The present invention is to solve the above-mentioned problems, the touch screen integrated display device that can reduce the thickness and the number of processes by using a touch sensing element for recognizing the touch of the display device and the display device components and It aims at providing the manufacturing method.

상기 목적달성을 위해 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치는 기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인; 상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지터; 상기 박막 트랜지스터와 접속되며 복수의 픽셀영역에 형성되는 공통 전극; 상기 게이트 절연막 상에 형성되며 상기 공통 전극 및 상기 박막 트랜지스터를 덮는 보호막; 및 상기 보호막 상에 상기 공통 전극과 중첩되게 형성되어 상기 공통 전극과의 사이에 전계를 형성하며, 상기 박막 트랜지스터와 접속되는 픽셀전극을 포함하며, 상기 공통 전극은 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 1 공통전극과 분리되도록 형성되며, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며, 상기 제 1 공통전극과 상기 제 2 공통전극은 제 1 방향으로 번갈아 배치되고, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀 전극과 중첩되도록 형성되는 것을 특징으로 한다.According to one or more exemplary embodiments, a touch screen integrated display device includes: a gate line and a first common line formed side by side at a predetermined distance on a substrate; A data line crossing the gate line with a gate insulating layer interposed therebetween to define a pixel area, and a second common line formed parallel to the data line; A thin film transistor formed at an intersection of the gate line and the data line; A common electrode connected to the thin film transistor and formed in a plurality of pixel regions; A passivation layer formed on the gate insulating layer and covering the common electrode and the thin film transistor; And a pixel electrode formed on the passivation layer to overlap the common electrode to form an electric field between the common electrode and the pixel electrode connected to the thin film transistor, wherein the common electrode is connected to a first common line. And a second common electrode formed to be separated from the common electrode and the first common electrode, and connected to the second common line, wherein the first common electrode and the second common electrode are alternately disposed in a first direction. Each of the first and second common electrodes may be formed to overlap at least two pixel electrodes.

상기 구성에서 제 2 공통전극의 제 1 방향의 폭은 상기 제 1 공통전극의 제 1 방향의 폭과 같거나 작고, 제 2 방향의 폭은 상기 제 1 공통전극의 제 2 방향의 폭보다 적어도 2배 이상 크도록 형성된다. In the above configuration, the width in the first direction of the second common electrode is equal to or smaller than the width in the first direction of the first common electrode, and the width in the second direction is at least two than the width in the second direction of the first common electrode. It is formed to be larger than twice.

상기 구성에서, 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속된다.In the above configuration, a first common line is connected to the first common electrode through at least one contact hole, and the second common line is connected to the second common electrode through at least one contact hole.

상기 구성에서, 픽셀전극은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하도록 형성된다. In the above configuration, the pixel electrode is formed to include a plurality of slits formed long at regular intervals.

또한, 터치 스크린 일체형 표시장치는 이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 전원부를 더 포함하도록 구성된다.The touch screen integrated display device may further include a power supply unit supplying a common voltage to the first and common electrodes in a display mode for displaying an image, and supplying a pulse voltage in a touch mode for touch recognition. .

또한, 제 1 공통전극에 접속되는 상기 제 1 공통라인의 수와 상기 제 2 공통전극에 접속되는 상기 제 2 공통라인의 수는 적어도 1 이상이 되도록 설정된다.The number of the first common lines connected to the first common electrode and the number of the second common lines connected to the second common electrode are set to be at least one.

상기 목적달성을 위해, 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 상기 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막의 전면 상에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막을 에칭하여 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀 및 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 제 1 및 제 2 콘택홀들이 형성된 상기 제 1 보호막 상에 제 3 도전층으로서의 제 1 투명 도전층을 증착시키고, 제 5 마스크 공정을 이용하여 상기 제 1 투명 도전층을 패터닝함으로써 공통전극을 형성하는 단계; 상기 공통전극이 형성된 상기 제 1 보호막 상에 상기 제 2 보호막을 형성하고, 제 6 마스크 공정을 이용하여 상기 제 2 보호막의 일부를 에칭함으로써 상기 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계; 및 상기 공통전극이 형성된 상기 제 1 보호막 상에 제 2 보호막을 형성한 후, 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 7 마스크 공정을 이용하여 상기 제 2 투명 도전층을 에칭함으로써 픽셀 전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 1 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 2 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention deposits a gate metal layer as a first conductive layer on a substrate, and uses a gate line and a gate line on the substrate using a first mask process. Forming a first conductive pattern group including a gate electrode extending from the gate line and a first common line spaced apart from and parallel to the gate line; Forming a semiconductor pattern on a region corresponding to the gate electrode by patterning the semiconductor layer using a second mask process after forming a semiconductor layer on the substrate on which the first conductive pattern group is formed; Depositing a data metal layer as a second conductive layer on the gate insulating film on which the semiconductor pattern is formed, and patterning the data metal layer using a third mask process to include a data line, a source electrode, a drain electrode, and a second common line. Forming a second conductive pattern group; Forming a first passivation layer on the entire surface of the gate insulating layer on which the second conductive pattern group is formed, and etching the first passivation layer and the gate insulating layer using a fourth mask process to expose a portion of the first common line; Forming a second contact hole exposing a first contact hole and a portion of the second common line; A common electrode is formed by depositing a first transparent conductive layer as a third conductive layer on the first passivation layer on which the first and second contact holes are formed, and patterning the first transparent conductive layer using a fifth mask process. Making; Forming a third contact hole exposing a part of the drain electrode by forming a second passivation layer on the first passivation layer on which the common electrode is formed, and etching a part of the second passivation layer by using a sixth mask process; step; And forming a second protective film on the first protective film on which the common electrode is formed, depositing a second transparent conductive layer as a fourth conductive layer, and etching the second transparent conductive layer using a seventh mask process. And forming a pixel electrode, wherein the first common electrode is connected to the first common line through the first contact hole, and the second common electrode is connected to the second common line through the second contact hole. And the first and second common electrodes are overlapped with at least two pixel electrodes.

또한, 상기 제 2 도전성 패턴을 형성하는 단계는, 상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 상기 데이터 금속층을 증착시키는 단계; 상기 데이터 금속층 상에 포토레지스트를 전면 도포한 후 상기 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴을 형성하는 단계; 및 상기 제 3 포토레지스트 패턴에 의해 노출된 상기 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 상기 데이터 라인, 상기 데이터 라인으로부터 연장된 상기 소스 전극, 상기 소스 전극과 대향하는 상기 드레인 전극, 및 상기 데이터 라인과 이격되어 상기 데이터 라인과 평행하게 형성되는 상기 제 2 공통라인을 형성하는 단계를 포함한다.The forming of the second conductive pattern may include depositing the data metal layer on the gate insulating layer on which the semiconductor pattern is formed; A photolithography process using the third mask after the photoresist is entirely coated on the data metal layer to expose the data metal layer except for a region where the data line, the source electrode, the drain electrode, and the first common line are to be formed. Forming a photoresist pattern; And the data line crossing the gate line with the gate insulating layer interposed therebetween by etching and removing the data metal layer exposed by the third photoresist pattern and removing the third photoresist pattern remaining on the data metal layer. Forming the source electrode extending from the data line, the drain electrode facing the source electrode, and the second common line spaced apart from the data line and parallel to the data line.

또한, 상기 제 1 및 제 2 공통 전극을 형성하는 단계는, 상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 증착 공정을 통해 상기 제 2 투명 도전층을 전면 증착하는 단계; 상기 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 상기 제 7 마스크를 이용한 포토리소그래피 공정을 수행함으로써 상기 트랜지스터가 형성된 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의해 노출된 상기 제 2 투명 도전층을 에칭한 후 잔류하는 상기 포토레지스트 패턴을 제거함으로써 상기 공통전극을 형성하는 단계를 포함한다.
The forming of the first and second common electrodes may include depositing the second transparent conductive layer on the first passivation layer on which the first and second contact holes are formed through a deposition process; Forming a photoresist pattern exposing a region on which the transistor is formed by performing a photolithography process using the seventh mask after the entire photoresist is formed on the second transparent conductive layer; And forming the common electrode by removing the photoresist pattern remaining after etching the second transparent conductive layer exposed by the photoresist pattern.

본 발명의 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 구성요소인 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 그 만큼 표시장치의 두께를 줄일 수 있을 뿐 아니라 제조공정수를 절감할 수 있는 효과가 있다.According to a touch screen integrated display device and a method of manufacturing the same, a common electrode, which is a component of the display device, may be configured as a first common electrode and a second common electrode to be used as a touch driving electrode and a touch sensing electrode. As a result, the thickness of the display device can be reduced, and the number of manufacturing processes can be reduced.

또한, 제 1 및 제 2 공통전극의 크기를 복수의 픽셀단위로 형성하고, 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄여 터치 감도를 향상시킬 수 있는 효과가 있다.
In addition, the sizes of the first and second common electrodes may be formed in a plurality of pixel units, the first common electrodes may be connected in rows by using at least one first common line, and the second common electrode may also be formed in columns. Since the second common line is connected, the resistance of the first and second common electrodes may be reduced, thereby improving touch sensitivity.

도 1a는 본 발명의 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도,
도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀 영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면,
도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도,
도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도,
도 2a는 도 1a에 도시된 제 1 공통전극을 도시한 평면도,
도 2b는 도 1 a에 도시된 제 2 공통전극을 도시한 평면도,
도 3은 도 1b에 도시된 각 픽셀 영역에 형성되는 픽셀 전극을 도시한 평면도,
도 4a는 도 1a에 도시된 A부분을 확대 도시한 터치 스크린 일체형 표시장치의 평면도,
도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도,
도 5a는 도 1a에 도시된 B부분을 확대 도시한 터치 스크린 일체형 표시장치의 평면도,
도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도,
도 6a 및 도 6b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도,
도 7a 및 도 7b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도,
도 8a 및 도 8b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도,
도 9a 및 도 9b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도,
도 10a 및 도 10b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도,
도 11a 및 도 11b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도,
도 12a 및 도 12b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도,
도 13은 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프.
1A is a schematic diagram illustrating a touch screen integrated display device according to an embodiment of the present invention;
FIG. 1B conceptually illustrates a relationship between a pixel area of a touch screen integrated display device illustrated in FIG. 1A, a driving area for sensing touch, and a sensing area; FIG.
FIG. 1C is a cross-sectional view taken along line II ′ of the touch screen integrated display device illustrated in FIG. 1A;
FIG. 1D is a cross-sectional view taken along line II-II 'of the touch screen integrated display device shown in FIG. 1A;
2A is a plan view illustrating the first common electrode illustrated in FIG. 1A;
2B is a plan view illustrating the second common electrode illustrated in FIG. 1A;
3 is a plan view illustrating a pixel electrode formed in each pixel region illustrated in FIG. 1B;
FIG. 4A is a plan view of a touch screen integrated display device in which portion A of FIG. 1A is enlarged.
4B is a cross-sectional view taken along the line III-III ′ shown in FIG. 4A;
FIG. 5A is a plan view of an integrated touch screen display device, which is an enlarged view of a portion B shown in FIG. 1A;
FIG. 5B is a cross sectional view taken along the line IV-IV ′ shown in FIG. 5A;
6A and 6B are a plan view and a cross-sectional view showing a first mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
7A and 7B are plan and cross-sectional views illustrating a second mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention;
8A and 8B are a plan view and a sectional view showing a third mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
9A and 9B are plan and cross-sectional views illustrating a fourth mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
10A and 10B are a plan view and a sectional view showing a fifth mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
11A and 11B are a plan view and a sectional view of a sixth mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
12A and 12B are a plan view and a sectional view showing a seventh mask process for manufacturing a touch screen integrated display device according to an embodiment of the present invention;
FIG. 13 is a graph illustrating a resistance value of a first common electrode according to the number of common lines disposed in the touch driving region, and is 0 to 50 first common to first common electrodes having a size corresponding to a 50 × 50 pixel area. Tables and graphs showing changes in resistance values when lines are formed.

이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지의 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

우선, 도 1a 내지 도 5b를 참조하여 본 발명의 실시예에 따르는 터치 스크린일체형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 도 1a는 본 발명의 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도, 도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면, 도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도, 도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도이다.First, a touch screen integrated display device according to an exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 1A to 5B. FIG. 1A is a schematic diagram illustrating a touch screen integrated display device according to an exemplary embodiment of the present invention, and FIG. 1B conceptually illustrates a relationship between a pixel area, a driving area for touch recognition, and a sensing area of the touch screen integrated display device shown in FIG. 1A. 1C is a cross-sectional view taken along line II ′ of the touch screen integrated display device illustrated in FIG. 1A, and FIG. 1D is taken along line II-II ′ of the touch screen integrated display device illustrated in FIG. 1A. It is a section taken.

이하의 설명에서는 터치 스크린 일체형 표시장치의 일례로서 액정표시장치를 들어 구체적으로 설명하기로 한다.In the following description, a liquid crystal display device will be described in detail as an example of a touch screen integrated display device.

도 1a 내지 도 1d를 참조하면, 본 발명의 실시예에 따르는 터치 스크린 일체형 액정 표시장치(이하, 표시장치라 함)는 복수의 게이트 라인(110)과 복수의 데이터 라인(120)의 교차에 의해 정의되며, 문자, 이미지, 동영상 등의 정보를 표시하기 위한 복수의 픽셀영역(PA1~PA36)으로 이루어지는 표시부(DP)와, 표시부 외부에 형성되어 표시부를 제어하고 터치인식을 위한 각종 콘트롤러들이 구비되는 비표시부(도시생략)를 포함한다.1A to 1D, a touch screen integrated liquid crystal display (hereinafter, referred to as a display device) according to an exemplary embodiment of the present invention is formed by crossing a plurality of gate lines 110 and a plurality of data lines 120. And a display unit DP including a plurality of pixel areas PA1 to PA36 for displaying information such as a text, an image, a video, and the like, and are formed outside the display to control the display and provide various controllers for touch recognition. A non-display portion (not shown) is included.

표시부(DP)(표시부의 영역은 도 1b 참조)는 컬러필터 어레이(도시생략)와 박막 트랜지스터 어레이(TFTA)(도 1c 및 도 1d 참조)를 포함하며, 이들 2개의 어레이 사이에는 액정층과 액정층의 셀갭을 유지하기 위한 스페이서가 형성되어 있다. 컬러필터 어레이의 구성과 액정층 및 스페이서는 공지의 구성을 적용할 수 있으므로 설명의 간략화를 위해 그에 대한 상세한 설명은 생략한다. 또한 표시부(DP)는 박막 트랜지스터 어레이(TFTA) 하부에 배치되어 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 빛을 공급하기 위한 백라이트 유닛(도시생략)를 포함한다.The display portion DP (the region of the display portion is shown in FIG. 1B) includes a color filter array (not shown) and a thin film transistor array TFTA (see FIGS. 1C and 1D), and a liquid crystal layer and a liquid crystal between these two arrays. Spacers are formed to maintain the cell gap of the layer. Since the configuration of the color filter array and the liquid crystal layer and the spacer may be known, a detailed description thereof is omitted for simplicity. In addition, the display unit DP is disposed under the thin film transistor array TFTA and includes a backlight unit (not shown) for supplying light to the thin film transistor array TFTA and the color filter array.

비표시부에는 호스트 콘트롤러(200), 전원부(202), 타이밍 콘트롤러(204), 게이트 드라이버(210), 데이터 드라이버(220), 터치 구동 드라이버(230), 터치 센싱 드라이버(240)가 형성된다. 본 발명에서는 호스트 콘트롤러(200)와 전원부(202)가 표시장치와 일체로 구성되는 것으로 설명하였으나 이들은 표시장치와 분리되어 독립적으로 구성될 수도 있다. The non-display unit includes a host controller 200, a power supply unit 202, a timing controller 204, a gate driver 210, a data driver 220, a touch driving driver 230, and a touch sensing driver 240. In the present invention, the host controller 200 and the power supply unit 202 are described as being integrally formed with the display device, but they may be configured separately from the display device.

박막 트랜지스터 어레이(TFTA)는 도 1a 내지 도 1c와 도 4a 내지 도 5b를 참조하면 알 수 있는 바와 같이, 기판(100)의 일면에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(110)과, 게이트 절연막(115)를 사이에 두고 복수의 게이트 라인들(110)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(120)과, 이들 게이트 라인(110)과 데이터 라인들(120)이 교차하는 영역에 형성되는 박막 트랜지스터(T)를 포함한다. As described with reference to FIGS. 1A to 1C and 4A to 5B, the thin film transistor array TFTA may have a plurality of thin film transistor arrays TFTA formed side by side in a first direction (for example, x direction) on one surface of the substrate 100. Data lines 120 formed in parallel in a second direction (eg, y direction) to intersect the gate lines 110 and the plurality of gate lines 110 with the gate insulating layer 115 therebetween. ) And a thin film transistor T formed in an area where these gate lines 110 and data lines 120 cross each other.

박막 트랜지스터(T)는 도 4a 내지 도 5b에 도시된 바와 같이 게이트 라인(110)으로부터 연장되어 기판(100) 상에 형성되는 게이트 전극(G)과, 게이트 절연막(115)을 사이에 두고 게이트 전극(G)의 위치에 대응하여 형성되는 반도체 패턴(117), 상기 반도체 패턴(117)의 중앙부가 노출되도록 게이트 절연막(115) 및 반도체 패턴(117) 상에 형성되며 서로 대향하여 형성되는 소스전극(S) 및 드레인 전극(D)을 포함한다. The thin film transistor T extends from the gate line 110 and is formed on the substrate 100 as shown in FIGS. 4A to 5B, and the gate electrode G is interposed between the gate electrode G and the gate insulating layer 115. A semiconductor pattern 117 formed corresponding to the position (G), a source electrode formed on the gate insulating layer 115 and the semiconductor pattern 117 so as to be exposed to the center portion of the semiconductor pattern 117, and formed to face each other; S) and the drain electrode D.

또한, 박막 트랜지스터 어레이(TFTA)는 게이트 라인들(110)과 데이터 라인들(120)의 교차에 의해 정의되는 복수의 픽셀 영역들(PA1~PA36)을 포함하며, 복수의 픽셀 영역들(PA1~PA36)의 각각은 복수의 서브 픽셀영역들(SP1, SP2, SP3)을 포함한다(도 1b 참조). 박막 트랜지스터 어레이(TFTA)는 제 1 보호막(125)에 의해 데이터 라인들(120)과 절연되도록 제 1 보호막(125) 상에 형성되는 복수의 제 1 공통전극들(130a1, 130a2, 130a3, 130a4)과 복수의 제 2 공통전극들(130b1, 130b2)을 포함한다. 복수의 제 1 공통전극들(130a1, 130a2, 130a3, 130a4)은 제 1 방향(본 실시예에서는 x축 방향, 이하 동일)에서는 제 2 공통전극(130b1, 130b2)과 번갈아 배치되어 서로 분리되도록 형성되며, 제 2 방향(본 실시예에서는 y축 방향, 이하 동일)에서는 서로 이웃하도록 배치된다. In addition, the thin film transistor array TFTA includes a plurality of pixel areas PA1 to PA36 defined by the intersection of the gate lines 110 and the data lines 120, and includes a plurality of pixel areas PA1 to PA36. Each of the PA36 includes a plurality of sub pixel regions SP1, SP2, and SP3 (see FIG. 1B). The thin film transistor array TFTA is formed on the first passivation layer 125 to be insulated from the data lines 120 by the first passivation layer 125. The first common electrodes 130a1, 130a2, 130a3, and 130a4 are formed on the first passivation layer 125. And a plurality of second common electrodes 130b1 and 130b2. The plurality of first common electrodes 130a1, 130a2, 130a3, and 130a4 may be alternately disposed with the second common electrodes 130b1 and 130b2 in the first direction (in the present embodiment, the same as the x-axis direction). In the second direction (y-axis direction, the same in the present embodiment), they are arranged to be adjacent to each other.

본 발명의 실시예에서는 설명의 간략화를 위해 6 X 6 = 36개의 픽셀 영역(PA1~PA36)에 대응하여 형성되는 4개의 제 1 공통전극(130a1, 130a2, 130a3, 130a4)과 2개의 제 2 공통전극(130b1, 130b2)의 구성을 예로 들어 설명하기로 한다. 또한, 각각의 제 1 공통전극(130a, 130a2, 130a3, 130a4)은 6개(2 X 3)의 픽셀영역에 대응하는 크기로 형성되며, 각각의 제 2 공통전극(130b1, 130b2)은 6개(1 X 6)의 픽셀 영역에 대응하는 크기로 형성되는 것으로 설명한다. 이에 따라 제 1 공통전극(130a1)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA1, PA2, PA7, PA8, PA13, PA14)에 대응하는 크기로 형성되고, 제 1 공통전극(130a2)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA4, PA5, PA10, PA11, PA16, PA17)에 대응하는 크기로 형성되되며, 제 1 공통전극(130a3)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA19, PA20, PA25, PA26, PA31, PA32)에 대응하는 크기로 형성되고, 제 1 공통전극(130a4)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA22, PA23, PA28, PA29, PA34, PA354)에 대응하는 크기로 형성된다. 또한, 제 2 공통전극(130b1)은 상하로 서로 인접한 6개의 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33)에 대응하는 크기로 형성되고, 제 2 공통전극(130b2)은 상하로 서로 인접한 6개의 픽셀 영역(PA6, PA12, PA18, PA24, PA30, PA36)에 대응하는 크기로 형성된다. In the exemplary embodiment of the present invention, for the sake of simplicity, four first common electrodes 130a1, 130a2, 130a3, and 130a4 and two second common electrodes formed corresponding to 6 × 6 = 36 pixel areas PA1 to PA36 are provided. The configuration of the electrodes 130b1 and 130b2 will be described as an example. In addition, each of the first common electrodes 130a, 130a2, 130a3, and 130a4 has a size corresponding to six (2 × 3) pixel regions, and each of the second common electrodes 130b1 and 130b2 is six It is described that it is formed in a size corresponding to the pixel area of (1 × 6). Accordingly, the first common electrode 130a1 is formed to have sizes corresponding to six pixel areas PA1, PA2, PA7, PA8, PA13, and PA14 adjacent to each other vertically, vertically, horizontally, and vertically. The first common electrode 130a3 is formed to have sizes corresponding to six pixel areas PA4, PA5, PA10, PA11, PA16, and PA17 adjacent to each other, and the six common pixel areas PA19, PA20, The first common electrode 130a4 is formed to have a size corresponding to PA25, PA26, PA31, and PA32, and the first common electrode 130a4 has a size corresponding to six pixel areas PA22, PA23, PA28, PA29, PA34, and PA354 adjacent to each other vertically and horizontally. Is formed. In addition, the second common electrode 130b1 is formed to have sizes corresponding to the six pixel areas PA3, PA9, PA15, PA21, PA27, and PA33 adjacent to each other vertically, and the second common electrode 130b2 is vertical to each other. It is formed in a size corresponding to six adjacent pixel areas PA6, PA12, PA18, PA24, PA30, and PA36.

본 발명의 실시예에서 설명한 제 1 및 제 2 공통전극들의 크기 및 수는 단순히 설명의 편의를 위해 예시적으로 기재한 것에 지나지 않으며, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 제 1 및 제 2 방향으로 배열된 복수의 픽셀 영역을 적어도 2 이상으로 그룹화하여 형성한 픽셀 영역에 대응하는 크기로 제 1 공통전극을 형성하고, 제 1 및 제 2 방향 중 어느 하나의 방향으로만 배열된 픽셀 영역을 하나로 그룹화하여 형성된 픽셀영역에 대응하는 크기로 제 2 공통전극을 형성하는 것을 포함한다. The size and number of the first and second common electrodes described in the embodiments of the present invention are merely illustrative for convenience of description and the present invention is not limited thereto. According to an embodiment of the present invention, a first common electrode is formed to have a size corresponding to a pixel region formed by grouping a plurality of pixel regions arranged in the first and second directions into at least two or more, and by using any one of the first and second directions. And forming a second common electrode having a size corresponding to the pixel region formed by grouping pixel regions arranged in only one direction.

따라서, 제 1 및 제 2 공통전극의 각각의 크기 및 수는 손가락 등이 터치하는 면적 및 표시장치(MP3, PDA, PMP, 스마트폰, 노트북 컴퓨터, 넷북, 대형 표시장치 등)의 크기 등을 고려하여 적절하게 변경할 수 있다. 예컨대, 현재의 표시장치에 적용되는 1픽셀 영역의 크기를 100 X 100 ㎛라고 하면 손가락으로 터치가 이루어지는 경우를 고려하여, 제 1 공통전극(130a1, 130a2, 130a3, 130a4)의 크기를 50 X 50 픽셀의 크기(대략 5 X 5 mm)로 형성하는 것도 가능하다. Therefore, the size and number of each of the first and second common electrodes are considered in terms of the area touched by a finger and the size of the display device (MP3, PDA, PMP, smart phone, notebook computer, netbook, large display device, etc.). Can be changed accordingly. For example, if the size of one pixel area applied to the current display device is 100 × 100 μm, the size of the first common electrode 130a1, 130a2, 130a3, 130a4 may be 50 × 50 in consideration of the case where the touch is performed with a finger. It is also possible to form a pixel size (approximately 5 X 5 mm).

한편, 제 2 공통전극(130b1, 130b2)은 터치가 발생하였을 경우 센싱전극으로서의 기능을 하고, 제 1 방향의 제 1 행에 배열된 제 1 공통전극들(130a1, 130a2) 사이 및 제 1 방향의 제 2 행에 배열된 제 1 공통전극들(130a3, 130a4) 사이에 위치되어 제 1 공통전극들(130a1, 130a2, 130a3, 130a4)과 교차하는 방향으로 배열되도록 형성된다.Meanwhile, when a touch occurs, the second common electrodes 130b1 and 130b2 function as sensing electrodes, and between the first common electrodes 130a1 and 130a2 arranged in the first row in the first direction and in the first direction. The first common electrodes 130a3 and 130a4 arranged in the second row are positioned to intersect the first common electrodes 130a1, 130a2, 130a3, and 130a4.

이와 같이 제 1 공통전극들(130a1, 130a2, 130a3, 130a4)과 제 2 공통전극(130b1, 130b2)의 크기는 픽셀영역의 크기 및 터치가 수행되는 손가락 등의 터치면적 등을 고려하여 적절하게 조정될 수 있으므로 수개에서 수백개의 픽셀 영역에 대응하는 크기로 형성될 수 있다. 제 1 공통전극들(130a1, 130a2, 130a3, 130a4)과 제 2 공통전극(130b1, 130b2)의 수 또한 적용되는 표시장치의 크기에 따라 적절히 조정될 수 있다. As such, the sizes of the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 may be appropriately adjusted in consideration of the size of the pixel area and the touch area of a finger on which touch is performed. As such, it may be formed in a size corresponding to several to several hundred pixel areas. The number of the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 may also be appropriately adjusted according to the size of the display device.

도 2a는 도 1a에 도시된 제 1 공통전극(130a1)을 구성을 도시한 평면도이고, 도 2b는 도 1 a에 도시된 제 2 공통전극(130b1)을 도시한 평면도이다. FIG. 2A is a plan view illustrating a configuration of the first common electrode 130a1 illustrated in FIG. 1A, and FIG. 2B is a plan view illustrating the second common electrode 130b1 illustrated in FIG. 1A.

본 발명의 실시예에 따른 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)은 후술할 픽셀 전극(140)과 함께 전계를 형성하여 액정을 구동시키는 기능과 함께 표시장치에 터치가 발생하였을 경우 그 터치 위치를 인식할 수 있는 구동전극과 센싱전극으로서의 기능을 한다. 따라서 제 1 공통전극(130a1, 130a2, 130a3, 130a4)과 제 2 공통전극(130b1, 130b2)은 터치 구동전극과 터치 센싱전극과 동일한 의미로 이해하여야 한다. 도 1b에서는 참고를 위해 복수의 제 1 및 제 2 공통전극들(130a1, 130a2, 130a3, 130a4; 130b1, 130b2)이 형성되는 영역을 제 1 내지 제 4 터치 구동영역(DA1~DA4)과 제 1 및 제 2 터치 센싱영역(SA1, SA2)으로 구분하여 도시하였다.The first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 according to the embodiment of the present invention have a function of driving an liquid crystal by forming an electric field together with the pixel electrode 140 to be described later. In addition, when a touch occurs in the display device, it functions as a driving electrode and a sensing electrode that can recognize the touch position. Therefore, the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 should be understood to have the same meaning as the touch driving electrode and the touch sensing electrode. In FIG. 1B, an area in which the plurality of first and second common electrodes 130a1, 130a2, 130a3, 130a4; 130b1, 130b2 is formed is referred to as a first to fourth touch driving area DA1 to DA4 and a first area. And second touch sensing areas SA1 and SA2.

한편, 본 발명의 실시예에 따르는 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)은 액정구동을 위한 전극으로서의 기능을 하여야 하기 때문에 투명물질로 형성되어야 한다. 그런데, 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)은 ITO, IZO 등의 산화물 계열의 투명 도전성 물질로 형성되기 때문에 금속계열의 도전성 물질로 형성되는 경우에 비해 저항이 증가하게 된다. 이는 터치 신호의 손실 및 정전용량의 시정수(time constance)을 증가시켜 터치 성능을 저하시킬 수 있다. 따라서 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)에 사용되는 재료로 인해 발생하는 저항을 감소시킬 필요가 있다. Meanwhile, since the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 according to the embodiment of the present invention should function as electrodes for liquid crystal driving, they should be formed of a transparent material. . However, when the first common electrode 130a1, 130a2, 130a3, 130a4 and the second common electrode 130b1, 130b2 are formed of an oxide-based transparent conductive material such as ITO or IZO, the first common electrode 130a1, 130a2, 130a3, 130a4 is formed of a metal-based conductive material. The resistance is increased compared to. This may decrease the touch performance by increasing the loss of the touch signal and the time constant of the capacitance. Therefore, it is necessary to reduce the resistance generated due to the materials used for the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2.

또한, 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)은 액정 구동을 위한 기능과 함께 터치 구동전극과 터치 센싱전극으로서의 기능도 하여야 한다. 따라서, 터치 구동전극과 터치 센싱전극으로서의 기능을 위해 제 2 공통전극(130b1; 130b2)에 의해 분리되는 제 1 공통전극(130a1, 130a2; 130a3, 130a4)을 서로 연결해 줄 필요가 있다. In addition, the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 should also function as touch driving electrodes and touch sensing electrodes as well as functions for driving liquid crystals. Therefore, in order to function as the touch driving electrode and the touch sensing electrode, it is necessary to connect the first common electrodes 130a1, 130a2; 130a3, and 130a4 separated by the second common electrodes 130b1 and 130b2.

본 발명에서는 제 1 공통전극(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)의 저항감소 및 터치기능을 위해 제 1 공통전극(130a1, 130a2, 130a3, 130a4)은 제 1 공통라인(113a1, 113a2, 113b1, 113b2)을 이용하여 행 단위로, 제 2 공통전극(130b1, 130b2)은 제 2 공통라인(123a1, 123b1)을 이용하여 열 단위로 각각 연결하고 있다. In the present invention, the first common electrodes 130a1, 130a2, 130a3, and 130a4 are used to reduce the resistance of the first common electrodes 130a1, 130a2, 130a3, 130a4 and the second common electrodes 130b1 and 130b2. The second common electrodes 130b1 and 130b2 are connected in rows by using the common lines 113a1, 113a2, 113b1, and 113b2, and are connected in columns by using the second common lines 123a1 and 123b1.

도 1a 및 도 1b를 참조하면, 제 1 방향의 첫 번째 행에 배열되는 제 1 및 제 2 터치 구동영역(DA1, DA2)에 형성되는 제 1 공통전극들(130a1, 130a2)은 2개의 제 1 공통라인들(113a1, 113a2)에 의해 전기적으로 연결되고, 두 번째 행에 배열되는 제 3 및 제 4 터치 구동영역(DA3, DA4)에 형성되는 제 1 공통전극들(130a3, 130a4)은 2개의 제 1 공통라인들(113b1, 113b2)에 의해 전기적으로 연결된다. 또한, 제 2 방향의 첫 번째 열에 배열되는 제 1 터치 센싱영역(SA1)에 형성되는 제 2 공통전극은(130b1)은 제 2 공통라인(123a1)과 전기적으로 연결되고, 두 번째 열에 배열되는 제 2 터치 센싱영역(SA2)에 형성되는 제 2 공통전극(130b2)은 제 2 공통라인(123b1)에 전기적으로 연결된다.1A and 1B, the first common electrodes 130a1 and 130a2 formed in the first and second touch driving areas DA1 and DA2 arranged in the first row in the first direction are divided into two first parts. The first common electrodes 130a3 and 130a4 electrically connected by the common lines 113a1 and 113a2 and formed in the third and fourth touch driving areas DA3 and DA4 arranged in the second row are two. The first common lines 113b1 and 113b2 are electrically connected to each other. In addition, the second common electrode 130b1 formed in the first touch sensing area SA1 arranged in the first column in the second direction is electrically connected to the second common line 123a1 and is arranged in the second column. The second common electrode 130b2 formed in the second touch sensing area SA2 is electrically connected to the second common line 123b1.

이하, 제 1 공통라인(113a1, 113a2, 113b1, 113b2)과 제 1 공통전극(130a1, 130a2)의 연결관계 및 제 2 공통라인(123a1, 123b1)과 제 2 공통전극(130b1, 130b2)의 연결관계를 도 1a, 도 4a 내지 도 5b를 참조하여 보다 상세히 설명하기로 한다. 도 4a는 도 1a에 도시된 A부분(픽셀영역 PA1내의 서브픽셀)을 확대 도시한 터치 스크린 일체형 표시장치의 평면도, 도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도, 도 5a는 도 1a에 도시된 B부분(픽셀영역 PA3 내의 서브픽셀)을 확대 도시한 터치 스크린 일체형 표시장치의 평면도, 도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도이다.Hereinafter, a connection relationship between the first common lines 113a1, 113a2, 113b1, and 113b2 and the first common electrodes 130a1 and 130a2, and a connection between the second common lines 123a1 and 123b1 and the second common electrodes 130b1 and 130b2. The relationship will be described in more detail with reference to FIGS. 1A, 4A-5B. FIG. 4A is a plan view of a touch screen integrated display device showing an enlarged portion A (sub-pixel in pixel area PA1) shown in FIG. 1A, and FIG. 4B is a cross-sectional view taken along the line III-III 'shown in FIG. 4A, and FIG. 5A. Is a plan view of a touch screen integrated display device in which portion B (subpixel in pixel area PA3) shown in FIG. 1A is enlarged, and FIG. 5B is a cross-sectional view taken along line IV-IV 'of FIG. 5A.

제 1 공통라인(113a1, 113a2, 113b1, 113b2)은 도 1a, 도 1b, 도 4a 및 도 4b에 도시된 바와 같이 제 1 방향으로 픽셀 영역(PA1~PA6; PA7~PA12; PA19~PA24; PA25~PA30)을 가로 질러 연장되도록 기판(100)상에 형성되며, 그 상부에 순차적으로 형성되는 게이트 절연막(115), 제 1 보호막(125)을 관통하는 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)을 통해 제 1 보호막(125) 상부에 형성되는 제 1 공통전극(130a1)과 연결된다. The first common lines 113a1, 113a2, 113b1, and 113b2 include the pixel areas PA1 to PA6; PA7 to PA12; PA19 to PA24; PA25 in the first direction as shown in FIGS. 1A, 1B, 4A, and 4B. A gate insulating film 115 formed on the substrate 100 so as to extend across the PA30 and sequentially formed thereon, and second contact holes CH2a, CH2b, and CH2c passing through the first passivation layer 125. CH2d, CH2e, CH2f, CH2g, CH2h, CH2i, and CH2j are connected to the first common electrode 130a1 formed on the first passivation layer 125.

구체적으로, 제 1 공통라인(113a1)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA1)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2a)을 통해 제 1 공통전극(130a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA5)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2b)을 통해 제 1 공통전극(130a2)과 접속되어, 제 2 공통전극(130b1)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(130a1, 130a2)을 전기적으로 접속시킨다.In detail, the first common line 113a1 is formed through the second contact hole CH2a formed in the subpixel area SP3 of the pixel area PA1 in the first touch driving area DA1. 130a1 is connected to the first common electrode 130a2 through a second contact hole CH2b formed in the subpixel area SP3 of the pixel area PA5 in the second touch driving area DA2. The first common electrodes 130a1 and 130a2 of the first row separated by the second common electrode 130b1 are electrically connected to each other.

제 1 공통라인(113a2)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA7)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2c)을 통해 제 1 공통전극(130a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA10)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2d)을 통해 제 1 공통전극(130a2)과 접속되어, 제 2 공통전극(130b)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(130a1, 130a2)을 전기적으로 접속시킨다. 제 1 공통라인들(113a1, 113a2)은 터치 구동라인(113a)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.The first common line 113a2 is connected to the first common electrode 130a1 through the second contact hole CH2c formed in the subpixel area SP2 of the pixel area PA7 in the first touch driving area DA1. Connected to the first common electrode 130a2 through a second contact hole CH2d formed in the subpixel area SP3 of the pixel area PA10 in the second touch driving area DA2. The first common electrodes 130a1 and 130a2 in the first row separated by the common electrode 130b are electrically connected to each other. The first common lines 113a1 and 113a2 are connected to the touch driving line 113a to receive a pulse voltage Vtsp from the touch driving driver 230.

제 1 공통라인(113b1)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA20)의 서브픽셀 영역(SP1)에 형성되는 제 2 콘택홀(CH2e)을 통해 제 1 공통전극(130a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA22)의 서브픽셀 영역(SP1)에 형성된 제 2 콘택홀(CH2f)과 픽셀 영역(PA23)의 서브픽셀 영역(SP2)에 형성된 제 2 콘택홀(CH2g)을 통해 제 1 공통전극(130a4)과 접속되어, 제 2 공통전극(130b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(130a3, 130a4)을 전기적으로 접속시킨다. The first common line 113b1 is connected to the first common electrode 130a3 through the second contact hole CH2e formed in the subpixel area SP1 of the pixel area PA20 in the third touch driving area DA3. A second contact hole CH2f formed in the subpixel area SP1 of the pixel area PA22 in the fourth touch driving area DA4 and a second pixel formed in the subpixel area SP2 of the pixel area PA23. The first common electrode 130a4 is connected through the second contact hole CH2g to electrically connect the first common electrodes 130a3 and 130a4 in the second row separated by the second common electrode 130b1. .

제 1 공통라인(113b2)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA25)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2h)과 픽셀 영역(PA26)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2i)을 통해 제 1 공통전극(130a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA28)의 서브픽셀 영역(SP3)에 형성된 제 2 콘택홀(CH2j)을 통해 제 1 공통전극(130a4)과 접속되어, 제 2 공통전극(130b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(130a3, 130a4)을 전기적으로 접속시킨다. 제 1 공통라인들(113b1, 113b2)은 터치 구동라인(113b)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.The first common line 113b2 is the second contact hole CH2h formed in the subpixel area SP2 of the pixel area PA25 in the third touch driving area DA3 and the subpixel area of the pixel area PA26. It is connected to the first common electrode 130a3 through the second contact hole CH2i formed in SP2 and is formed in the subpixel area SP3 of the pixel area PA28 in the fourth touch driving area DA4. The first common electrodes 130a3 and 130a4 in the second row, which are connected to the first common electrode 130a4 through the second contact hole CH2j and separated by the second common electrode 130b1, are electrically connected to each other. Let's do it. The first common lines 113b1 and 113b2 are connected to the touch driving line 113b to receive the pulse voltage Vtsp from the touch driving driver 230.

제 2 공통라인(123a1, 123b1)은 도 1a, 도 1b, 도 5a 및 도 5b에 도시된 바와 같이 제 2 방향으로 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33; PA6, PA12, PA18, PA24, PA30, PA36)을 가로 질러 연장되도록 게이트 절연막(115)상에 형성되며, 그 상부에 순차적으로 형성되는 제 1 및 제 2 보호막(125, 135)을 관통하는 제 2 콘택홀(CH3a, CH3b, CH3c)을 통해 제 2 보호막(135) 상부에 형성되는 제 2 공통전극(130b1, 130b2)과 연결된다.The second common lines 123a1 and 123b1 may include the pixel areas PA3, PA9, PA15, PA21, PA27, PA33; PA6, PA12, and PA18 in the second direction as shown in FIGS. 1A, 1B, 5A, and 5B. And second contact holes CH3a formed on the gate insulating film 115 to extend across the PA24, PA30, and PA36, and penetrating the first and second passivation layers 125 and 135 sequentially formed thereon. The second common electrodes 130b1 and 130b2 are formed on the second passivation layer 135 through CH3b and CH3c.

구체적으로, 제 2 공통라인(123b1)은 제 1 터치 센싱영역(SA1) 내에 있는 픽셀 영역(PA3)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3a)을 통해 제 2 공통전극(130b1)과 접속된다. In detail, the second common line 123b1 is connected to the second common electrode CH3a through the third contact hole CH3a formed in the subpixel area SP3 of the pixel area PA3 in the first touch sensing area SA1. 130b1).

제 2 공통라인(123b2)은 제 2 터치 센싱영역(SA2) 내에 있는 픽셀 영역(PA12)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3b)과 픽셀 영역(PA24)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3c)을 통해 제 2 공통전극(130b2)과 접속된다.The second common line 123b2 is a third contact hole CH3b formed in the subpixel area SP3 of the pixel area PA12 in the second touch sensing area SA2 and a subpixel area of the pixel area PA24. It is connected to the second common electrode 130b2 through the third contact hole CH3c formed in SP3.

상술한 바와 같이, 본 발명의 실시예에서는 1행의 터치 구동영역(DA1, DA2; DA3, DA4)에 대하여 2개의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 형성되고, 하나의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 각 터치 구동영역(DA1, DA2; DA3, DA4)에서 1개 또는 2개의 제 2 콘택홀(CH2a; CH2b; CH2c; CH2d; CH2e; CH2f, CH2g; CH2h, CH2i; CH2j)을 통하여 제 1 공통전극(130a1, 130a2, 130a3, 130a4)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 1 공통전극(130a1, 130a2, 130a3, 130a4)의 저항을 줄이기 위해 각 터치 구동영역에 배치되는 제 1 공통라인(113a1, 113a2, 113b1, 113b2)의 수와 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)의 수를 적절히 조정할 수 있다. As described above, in the embodiment of the present invention, two first common lines 113a1, 113a2; 113b1, and 113b2 are formed in one row of the touch driving areas DA1, DA2; DA3, and DA4. One common line 113a1, 113a2; 113b1, 113b2 has one or two second contact holes CH2a; CH2b; CH2c; CH2d; CH2e; CH2f, CH2g in each touch driving area DA1, DA2; DA3, DA4. Although it has been described that the first common electrode 130a1, 130a2, 130a3, and 130a4 is connected through CH2h, CH2i, and CH2j, the present invention is not limited thereto. For example, to reduce the resistance of the first common electrodes 130a1, 130a2, 130a3, and 130a4, the number of first common lines 113a1, 113a2, 113b1, and 113b2 and the second contact holes CH2a, The number of CH2b, CH2c, CH2d, CH2e, CH2f, CH2g, CH2h, CH2i and CH2j) can be appropriately adjusted.

또한, 본 발명의 실시예에서는 제 1 방향의 터치 센싱영역(SA1; SA2) 각각에 대하여 하나의 제 2 공통라인(123a1; 123b1)이 형성되고, 하나의 제 2 공통라인(123a1; 123b1)이 각 터치 센싱영역(SA1; SA2)에서 1 또는 2개의 제 3 콘택홀(CH3a; CH3b, CH3c)을 통하여 제 2 공통전극(130b1, 130b2)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 2 공통전극(130b1, 130b2)의 저항을 줄이기 위해 각 터치 센싱영역에 배치되는 제 2 공통라인(123a1, 123b1)의 수와 제 3 콘택홀(CH3a, CH3b, CH3c)의 수를 적절히 조정할 수 있다. In addition, in the exemplary embodiment of the present invention, one second common line 123a1 and 123b1 is formed for each of the touch sensing areas SA1 and SA2 in the first direction, and one second common line 123a1 and 123b1 is formed. Although each touch sensing area SA1 and SA2 has been described as being connected to the second common electrode 130b1 and 130b2 through one or two third contact holes CH3a (CH3b and CH3c), the present invention is not limited thereto. no. For example, in order to reduce the resistance of the second common electrodes 130b1 and 130b2, the number of the second common lines 123a1 and 123b1 and the number of the third contact holes CH3a, CH3b, and CH3c disposed in each touch sensing area are appropriately adjusted. I can adjust it.

또한, 박막 트랜지스터 어레이(TFTA)는 픽셀 영역(PA1~PA36)의 각각을 구성하는 서브픽셀 영역들(SP1, SP2, SP3)에 제 2 보호막(135)에 의해 제 1 공통전극들(130a1, 130a2, 130a3, 130a4) 및 제 2 공통전극(130b1, 130b2)과 절연되도록 형성되는 서브픽셀 전극들(140a, 140b, 140c)을 포함한다. 도 3은 각 픽셀 영역(PA)에 형성되는 서브픽셀 전극들(140a, 140b, 140c)을 도시한 평면도이다. 도 1b 및 도 3으로부터 서브픽셀 전극(140a, 140b, 140c)은 서브픽셀 영역(SP1, SP2, SP3)에 각각 형성되고, 3개의 서브픽셀 전극(140a, 140b, 140c)이 하나의 픽셀영역(PA1~PA36의 각각)을 구성함을 알 수 있다. In addition, the thin film transistor array TFTA includes the first common electrodes 130a1 and 130a2 by the second passivation layer 135 in the subpixel regions SP1, SP2, and SP3 constituting each of the pixel regions PA1 to PA36. And subpixel electrodes 140a, 140b, and 140c formed to be insulated from the second common electrode 130b1 and 130b2. 3 is a plan view illustrating subpixel electrodes 140a, 140b, and 140c formed in each pixel area PA. 1B and 3, the subpixel electrodes 140a, 140b, and 140c are formed in the subpixel regions SP1, SP2, and SP3, respectively, and the three subpixel electrodes 140a, 140b, 140c are formed in one pixel region ( It can be seen that each of PA1 ~ PA36).

한편, 픽셀 전극을 구성하는 서브픽셀 전극(140a, 140b, 140c)의 각각은 일정한 간격을 두고 길게 형성된 복수의 슬릿들(143a 또는 143b)을 포함한다. 이와 같이 서브픽셀 전극들(140a, 140b, 140c)에 각각 복수의 슬릿들(143a, 143b)을 형성하면, 이들 슬릿(143a, 143b)을 통해 픽셀 전극(140)과 제 1 및 제 2 공통전극(130a1, 130a2, 130a3, 130a4; 130b2, 130b2) 사이에 프린지 필드(fringe field)가 형성되어 액정을 프린지 필드 스위칭 모드(fringe field switching mode)로 구동할 수 있게 된다. Meanwhile, each of the subpixel electrodes 140a, 140b, and 140c constituting the pixel electrode includes a plurality of slits 143a or 143b formed to be elongated at regular intervals. As such, when the plurality of slits 143a and 143b are formed in the subpixel electrodes 140a, 140b and 140c, respectively, the pixel electrode 140 and the first and second common electrodes are formed through the slits 143a and 143b. A fringe field is formed between (130a1, 130a2, 130a3, 130a4; 130b2, 130b2) to drive the liquid crystal in the fringe field switching mode.

본 발명의 실시예에서는 하나의 픽셀 전극이 R(적색), G(녹색), B(청색) 컬러필터에 대응하는 3개의 서브픽셀 전극(140a, 140b, 140c)으로 구성되는 경우를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 컬러필터 어레이에 형성되는 컬러필터의 종류에 따라 하나의 픽셀 전극을 구성하는 서브픽셀 전극의 수는 적절히 변경할 수 있다. In the embodiment of the present invention, an example in which one pixel electrode includes three subpixel electrodes 140a, 140b, and 140c corresponding to an R (red), G (green), and B (blue) color filter will be described. However, the present invention is not limited thereto. For example, the number of subpixel electrodes constituting one pixel electrode can be appropriately changed depending on the type of color filter formed in the color filter array.

백라이트 유닛(도시생략)은 박막 트랜지스터 어레이(TFTA)의 아래에 배치된다. 백라이트 유닛은 다수의 광원들을 포함하여 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 균일하게 빛을 조사한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다. The backlight unit (not shown) is disposed under the thin film transistor array TFTA. The backlight unit uniformly irradiates the thin film transistor array TFTA and the color filter array including a plurality of light sources. The backlight unit may be implemented as a direct type backlight unit or an edge type backlight unit. The light source of the backlight unit may include at least one of a hot cathode fluorescent lamp (HCFL), a cold cathode fluorescent lamp (CCFL), an external electro fluorescent lamp (EEFL), and a light emitting diode (LED).

다시 도 1a를 참조하면, 게이트 드라이버(210)는 타이밍 콘트롤러(204)의 제어 하에 디스플레이 모드에서 게이트펄스(또는 스캔펄스)를 순차적으로 출력하고 그 출력의 스윙전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 쉬프트시킨다. 게이트 드라이버(210)로부터 출력되는 게이트펄스는 데이터 드라이버(220)로부터 출력되는 데이터전압에 동기되어 게이트 라인들(110)에 순차적으록 공급된다. 게이트 하이 전압(VGH)은 박막트랜지스터(T)의 문턱 전압 이상의 전압이고, 게이트 로우 전압(VGH)은 박막트랜지스터(T)의 문턱 전압보다 낮은 전압이다. 게이트 드라이버(210)의 게이트 드라이브 IC들은 TAP(Tape Automated Bonding) 공정을 통해 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 형성된 게이트 라인들(110)에 연결되거나 GIP(Gate In Panel) 공정으로 픽셀과 함께 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 직접 형성될 수 있다.Referring back to FIG. 1A, the gate driver 210 sequentially outputs a gate pulse (or scan pulse) in the display mode under the control of the timing controller 204, and sets the gate voltage of the output to the gate high voltage VGH and the gate. Shift to low voltage VGL. The gate pulses output from the gate driver 210 are sequentially supplied to the gate lines 110 in synchronization with the data voltages output from the data driver 220. The gate high voltage VGH is a voltage higher than or equal to the threshold voltage of the thin film transistor T, and the gate low voltage VGH is lower than the threshold voltage of the thin film transistor T. The gate drive ICs of the gate driver 210 are connected to gate lines 110 formed on the substrate 100 of the thin film transistor array (TFTA) through a tape automated bonding (TAP) process or a gate in panel (GIP) process. The pixel may be directly formed on the substrate 100 of the thin film transistor array TFTA.

데이터 드라이버(220)는 타이밍 콘트롤러(204)의 제어 하에 디지털 비디오 데이터(RGB)를 샘플링하고 래치한다. 데이터 드라이버(220)는 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압(GMA1~GMAn)으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(220)로부터 출력되는 정극성/부극성 데이터전압은 게이트 드라이버(210)로부터 출력되는 게이트 펄스에 동기된다. 데이터 드라이버(220)의 소스 드라이브 IC(Integrated Circuit)들 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시부의 데이터 라인들(120)에 접속될 수 있다. 소스 드라이브 IC는 타이밍 콘트롤러(204) 내에 집적되어 타이밍 콘트롤러(204)와 함께 원칩 IC로 구현될 수도 있다.The data driver 220 samples and latches the digital video data RGB under the control of the timing controller 204. The data driver 220 inverts the polarity of the data voltage by converting the digital video data RGB into positive / negative gamma compensation voltages GMA1 to GMAn. The positive / negative data voltage output from the data driver 220 is synchronized with the gate pulse output from the gate driver 210. Each of the source driver integrated circuits (ICs) of the data driver 220 may be connected to the data lines 120 of the display unit by a chip on glass (COG) process or a tape automated bonding (TAB) process. The source drive IC may be integrated into the timing controller 204 and implemented as a one-chip IC with the timing controller 204.

타이밍 콘트롤러(204)는 외부의 호스트 콘트롤러(200)로부터 공급되며 표시장치의 구동을 위해 필요한 타이밍 신호들을 이용하여 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들은 게이트 드라이버(210)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 드라이버(220)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. The timing controller 204 is supplied from an external host controller 200 and supplies timing control signals for controlling the operation timing of the gate driver 210 and the data driver 220 using timing signals necessary for driving the display device. Occurs. Timing control signals for controlling the operation timing of the gate driver 210 and the data driver 220 include gate timing control signals for controlling the operation timing of the gate driver 210, operation timing and data of the data driver 220. And a data timing control signal for controlling the polarity of the voltage.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 드라이버(210)로부터 매 프레임기간마다 가장 먼저 게이트펄스를 출력하는 첫 번째 게이트 드라이브 IC에 인가되어 그 게이트 드라이브 IC의 쉬프트 시작 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버(210)의 게이트 드라이브 IC들에 공통으로 입력되어 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버(210)의 게이트 드라이브 IC들의 출력 타이밍을 제어한다.The gate timing control signal includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (GOE), and the like. The gate start pulse GSP is applied from the gate driver 210 to the first gate drive IC which first outputs the gate pulse every frame period to control the shift start timing of the gate drive IC. The gate shift clock GSC is a clock signal which is commonly input to the gate drive ICs of the gate driver 210 to shift the gate start pulse GSP. The gate output enable signal GOE controls the output timing of the gate drive ICs of the gate driver 210.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(220)에서 가장 먼저 데이터를 샘플링하는 첫 번째 소스 드라이브 IC에 인가되어 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들의 출력 타이밍을 제어한다. mini LVDS(Low Voltage Differential Signaling) 인터페이스를 통해 데이터 드라이버(220)에 디지털 비디오 데이터(RGB)가 입력된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.The data timing control signal includes a source start pulse (SSP), a source sampling clock (SSC), a polarity control signal (POL), and a source output enable signal (SOE). It includes. The source start pulse SSP is applied to the first source drive IC sampling data first in the data driver 220 to control data sampling start timing. The source sampling clock SSC is a clock signal that controls sampling timing of data in the source drive ICs based on a rising or falling edge. The polarity control signal POL controls the polarity of the data voltages output from the source drive ICs. The source output enable signal SOE controls the output timing of the source drive ICs. If the digital video data RGB is input to the data driver 220 through a mini low voltage differential signaling (LVDS) interface, the source start pulse SSP and the source sampling clock SSC may be omitted.

전원부(202)는 PWM(Pulse Width Modulation) 변조회로, 부스트 컨버터(boost converter), 레귤레이터(regulater), 차지펌프(charge pump), 분압회로, 연산 증폭기(Operation Amplifier) 등을 포함한 DC-DC 컨버터(DC-DC Convertor)로 구현된다. 전원부(202)는 호스트 콘트롤러(200)로부터의 입력전압을 조정하여 표시부(DP), 게이트 드라이버(210), 데이터 드라이버(220), 타이밍 콘트롤러(204), 백라이트 유닛(도시생략)의 구동에 필요한 전원을 발생하다. 전원부(202)로부터 출력되는 전원들은 고전위 전원전압(VDD), 게이트 하이전압(VGH), 게이트 로우전압(VGL), 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1?VGMAn), 펄스전압(Vtsp) 등을 포함한다. 여기에서 공통전압(Vcom)은 제 1 공통전극(130a1, 130a2, 130a3, 130a4)과 제 2 공통전극(130b1, 130b2)에 공급되어 픽셀 전극(140)과의 사이에 프린지 필드 전계를 형성한다. 또한, 제 1 공통전극(130a1, 130a2, 130a3, 130a4)에는 공통전압(Vcom)이 공급되지 않는 기간에 펄스전압(Vtsp)이 공급되어 터치 인식을 위한 터치 구동전극으로서의 기능을 한다. 이러한 공통전압(Vocm)과 펄스전압(Vtsp)의 공급 타이밍은 호스트 콘트롤러(200)에 의해 제어되거나 타이밍 콘트롤러(204)에 의해 제어되도록 구성할 수 있다. The power supply unit 202 may include a DC-DC converter including a pulse width modulation (PWM) modulation circuit, a boost converter, a regulator, a charge pump, a voltage divider circuit, an operation amplifier, and the like. DC-DC Convertor). The power supply unit 202 adjusts an input voltage from the host controller 200 to drive the display unit DP, the gate driver 210, the data driver 220, the timing controller 204, and the backlight unit (not shown). Generate power. The powers output from the power supply unit 202 include a high potential power voltage VDD, a gate high voltage VGH, a gate low voltage VGL, a common voltage Vcom, and positive / negative gamma reference voltages VGMA1 to VGMAn. ), Pulse voltage (Vtsp) and the like. The common voltage Vcom is supplied to the first common electrodes 130a1, 130a2, 130a3, and 130a4 and the second common electrodes 130b1 and 130b2 to form a fringe field electric field between the pixel electrodes 140. In addition, the pulse voltage Vtsp is supplied to the first common electrodes 130a1, 130a2, 130a3, and 130a4 during a period in which the common voltage Vcom is not supplied, thereby functioning as a touch driving electrode for touch recognition. The supply timing of the common voltage Vocm and the pulse voltage Vtsp may be controlled by the host controller 200 or controlled by the timing controller 204.

호스트 콘트롤러(200)는 입력 영상의 디지털 비디오 데이터(RGB)와, 디스플레이 구동에 필요한 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 LVDS 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 타이밍 콘트롤러(204)에 전송한다. The host controller 200 transmits digital video data (RGB) of the input image and timing signals (Vsync, Hsync, DE, MCLK) required for driving the display through an interface such as an LVDS interface and a transition minimized differential signaling (TMDS) interface. Transfer to timing controller 204.

터치 구동드라이버(230)는 전원부(202)에서 발생된 펄스전압(Vtsp)을 터치 구동라인들(113a, 113b)과 제 1 공통라인들(113a1, 113a2, 113b1, 113b2)을 통해 제 1 공통전극(130a1, 130a2, 130a3, 130a4)에 공급한다. 제 1 공통전극(130a1, 130a2, 130a3, 130a4)에 공급되는 펄스전압(Vtsp)은 행 단위로 순차적으로 공급된다. 즉, 펄스전압(Vtsp)은 터치 구동라인(113a)과 제 1 공통라인들(113a1, 113a2) 및 제 2 콘택홀들(CH2a, CH2b, CH2c, CH2d)을 통해 첫번째 행에 배치된 제 1 공통전극들(130a1, 130a2)에 공급되고, 이어서, 터치 구동라인(113b)과 제 1 공통라인들(113b1, 113b2) 및 제 2 콘택홀들(CH2e, CH2f, CH2g, CH2h, CH2i, CH2j)을 통해 두번째 행에 배치된 제 1 공통전극들(130a3, 130a4)에 공급된다.The touch driver 230 may apply the pulse voltage Vtsp generated by the power supply unit 202 to the first common electrode through the touch driving lines 113a and 113b and the first common lines 113a1, 113a2, 113b1 and 113b2. It supplies to (130a1, 130a2, 130a3, 130a4). The pulse voltages Vtsp supplied to the first common electrodes 130a1, 130a2, 130a3, and 130a4 are sequentially supplied in units of rows. That is, the pulse voltage Vtsp is the first common line disposed in the first row through the touch driving line 113a, the first common lines 113a1 and 113a2 and the second contact holes CH2a, CH2b, CH2c, and CH2d. Supplied to the electrodes 130a1 and 130a2, and then the touch driving line 113b and the first common lines 113b1 and 113b2 and the second contact holes CH2e, CH2f, CH2g, CH2h, CH2i, and CH2j are disposed. The first common electrodes 130a3 and 130a4 arranged in the second row are supplied through the first row.

터치 구동드라이버(230)는 현재 펄스전압(Vtsp)이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는다. 예를 들어, 제 1 행에 배치된 제 1 공통전극들(130a1, 130a2)에 펄스전압이 인가된다면, 제 2 행에 배치된 제 1 공통전극들(130a3, 130a4)에는 펄스전압이 인가되지 않으며, 플로팅 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(130a3, 130a4) 사이의 전류경로(current path)는 개방된다. 반면, 제 2 행에 배치된 제 1 공통전극들(130a3, 130a4)에 펄스전압이 인가된다면, 제 1 행에 배치된 제 1 공통전극들(130a1, 130a2)에는 펄스전압이 인가되지 않으며, 펄스전압이 인가되지 않은 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(130a1, 130a2) 사이의 전류경로는 개방된다. The touch driver 230 does not apply a pulse voltage to the first common electrode disposed in a row other than the first common electrode of the row to which the current pulse voltage Vtsp is applied. For example, if a pulse voltage is applied to the first common electrodes 130a1 and 130a2 arranged in the first row, the pulse voltage is not applied to the first common electrodes 130a3 and 130a4 arranged in the second row. In the floating state, the current path between the touch driver 230 and the first common electrodes 130a3 and 130a4 is opened. On the other hand, if a pulse voltage is applied to the first common electrodes 130a3 and 130a4 arranged in the second row, the pulse voltage is not applied to the first common electrodes 130a1 and 130a2 arranged in the first row. In a state in which no voltage is applied, the current path between the touch driver 230 and the first common electrodes 130a1 and 130a2 is opened.

터치 센싱드라이버(240)는 터치 센싱라인들(123a, 123b)과 제 2 공통라인들(123a1, 123b1)을 통해 제 2 공통전극(130b1, 130b2)에 연결되며, 터치가 있었을 경우 제 1 공통전극(130a1, 130a2, 130a3, 130a4)과 제 2 공통전극(130b1, 130b2) 사이에 발생하는 정전용량의 변화를 감지하여 터치가 이루어진 위치의 x좌표 및 y좌표를 결정한다. The touch sensing driver 240 is connected to the second common electrodes 130b1 and 130b2 through the touch sensing lines 123a and 123b and the second common lines 123a1 and 123b1, and when there is a touch, the first common electrode. Determining a change in capacitance generated between the 130a1, 130a2, 130a3, and 130a4 and the second common electrode 130b1 and 130b2 determines the x and y coordinates of the touched position.

이하, 도 6a 내지 도 12b를 참조하여 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 서브픽셀 영역에 대해서만 설명하기로 한다. 또한, 하나의 서브픽셀 영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 하나의 데이터 라인만을 도시하였다. 참고로 도 6a 내지 도 12b에서 A는 도 1a의 A부분에 대응하는 서브픽셀을, B는 도 1a의 B부분에 대응하는 서브픽셀을 도시한 도면이다. Hereinafter, a method of manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 6A to 12B. For convenience of explanation, only one subpixel area will be described below. In addition, one subpixel region is formed on a pair of upper and lower gate lines and a pair of left and right data lines, but for simplicity, only one gate line and one data line are shown in the following description of the manufacturing method. For reference, in FIGS. 6A to 12B, A is a subpixel corresponding to part A of FIG. 1A, and B is a subpixel corresponding to part B of FIG. 1A.

도 6a 및 도 6b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도이다. 6A and 6B are plan and cross-sectional views illustrating a first mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 6a 및 도 6b를 참조하면, 기판(100)상에 스퍼터링 등의 증착 공정을 통해 제 1 도전층으로서의 게이트 금속층을 전면 증착한 다음 제 1 마스크 공정을 이용하여 기판(100) 상에 게이트 라인(110) 및 게이트 라인(110)으로부터 연장되는 게이트 전극(G)과, 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 포함하는 제 1 도전성 패턴군이 형성된다. 6A and 6B, the gate metal layer as the first conductive layer is deposited on the entire surface of the substrate 100 through a deposition process such as sputtering on the substrate 100, and then the gate line on the substrate 100 using the first mask process. A first conductive pattern group including a gate electrode G extending from the gate line 110 and the gate line 110 and a first common line 113a1 spaced apart from and in parallel with the gate line 110 is formed.

보다 구체적으로 설명하면, 기판(100)상에 포토레지스트(photo resist)를 전면 도포한 후 제 1 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 게이트 금속층을 노출시키는 제 1 포토레지스트 패턴(도시생략)을 형성한다. 그리고 제 1 포토레지스트 패턴에 의해 노출된 게이트 금속층을 습식 에칭(wet etching)을 통해 제거한 후 잔류하는 제 1 포토레지스트 패턴을 애싱함으로써, 기판(100)상에 게이트 라인(110), 상기 게이트 라인(110)과 일체로 형성된 게이트 전극(G) 및 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 형성한다. 게이트 금속층은 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 재료로 부터 선택된다. In more detail, a first photoresist pattern (not shown) exposing the gate metal layer is exposed by performing a photolithography process using a first mask after applying a photoresist on the substrate 100. Form. After the gate metal layer exposed by the first photoresist pattern is removed through wet etching, the remaining first photoresist pattern is ashed, thereby forming the gate line 110 and the gate line (eg, the gate line 110) on the substrate 100. A gate electrode G formed integrally with the 110 and a first common line 113a1 spaced apart from and parallel to the gate line 110 are formed. The gate metal layer is selected from materials such as aluminum (Al) -based metals, copper (Cu), chromium (Cr), and molybdenum.

도 7a 및 도 7b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도이다. 7A and 7B are plan and cross-sectional views illustrating a second mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 7a 및 도 7b를 참조하면, 게이트 전극(G)을 구비하는 게이트 라인(110) 및 제 1 공통라인(113a1)이 형성된 기판(100)상에 게이트 절연막(115)을 형성한 후, 게이트 절연막(115) 상에 반도체층을 형성한다. 이후, 반도체층 상에 포토레지스트를 전면 도포한 후 제 2 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 반도체층 중에서 채널영역에 대응되는 영역을 제외한 나머지 영역을 노출시키는 제 2 포토레지스트 패턴(도시생략)을 형성한다. 이어서 제 2 포토레지스트 패턴에 의해 노출된 반도체층을 에칭한 후 잔류하는 제 2 포토레지트 패턴을 제거함으로써 반도체 패턴(117)을 형성한다. 7A and 7B, after the gate insulating film 115 is formed on the substrate 100 on which the gate line 110 having the gate electrode G and the first common line 113a1 are formed, the gate insulating film 115 is formed. A semiconductor layer is formed on 115. Thereafter, the photoresist is entirely coated on the semiconductor layer, and then a photolithography process using a second mask is performed, thereby exposing a second photoresist pattern exposing the remaining regions of the semiconductor layer except for the region corresponding to the channel region (not shown). To form. Subsequently, the semiconductor pattern 117 is formed by etching the semiconductor layer exposed by the second photoresist pattern and then removing the remaining second photoresist pattern.

도 8a 및 도 8b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도이다. 8A and 8B are plan and cross-sectional views illustrating a third mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 8a 및 도 8b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 데이터 금속층 상에 포토레지스트를 전면 도포한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써, 게이트 절연막(115)을 사이에 두고 게이트 라인(110)과 교차되는 데이터 라인(120), 데이터 라인(120)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D)을 포함하는 트랜지스터(T), 및 데이터 라인(120)과 이격되어 데이터 라인(120)과 평행하게 형성되는 제 2 공통라인(123a1)을 형성한다.8A and 8B, a data metal layer as a second conductive layer is deposited on the gate insulating layer 115 on which the semiconductor pattern 117 is formed, and a photoresist is entirely coated on the data metal layer, and then a third mask is used. By performing the photolithography process, a third photoresist pattern (not shown) exposing the data metal layer except for the region where the data line, the source electrode, the drain electrode, and the first common line are to be formed is formed. The data metal layer exposed by the third photoresist pattern is etched and removed, and the third photoresist pattern remaining on the data metal layer is removed to cross the gate line 110 with the gate insulating layer 115 therebetween. Spaced apart from the data line 120, the source electrode S extending from the data line 120, the transistor T including the drain electrode D facing the source electrode S, and the data line 120. A second common line 123a1 is formed to be parallel to the data line 120.

도 9a 및 도 9b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도이다. 9A and 9B are plan and cross-sectional views illustrating a fourth mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 9a 및 도 9b를 참조하면, 데이터 라인(120)과 트랜지스터(T) 및 제 2 공통라인(123a1)이 형성된 게이트 절연막(115)의 전면 상에 제 1 보호막(125)을 형성하고, 제 1 보호막(125)상에 포토레지스트를 전면 도포한 후 제 4 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 공통라인(113a1) 및 제 2 공통라인(123a1)의 일부를 노출시키기 위한 제 4 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 4 포토레지스트 패턴에 의해 노출된 제 1 보호막(125)과 게이트 절연막(115)의 일부를 에칭한 후 잔류하는 제 4 포토레지스트 패턴을 제거함으로써 제 1 공통라인(113a1) 및 제 2 공통라인(123a1)의 일부를 각각 노출시키는 제 2 콘택홀(CH2) 및 제 3 콘택홀(CH3)을 형성한다. 여기에서, 제 1 보호막(125)은 게이트 라인(110)/데이터 라인(120)과 후술할 제 1 및 제 2 공통전극 사이의 기생 정전용량을 줄이기 위해 사용되며, 포토아크릴(PAC)등의 유기계 저유전 물질을 이용하여 형성한다. 9A and 9B, the first passivation layer 125 is formed on the entire surface of the gate insulating layer 115 on which the data line 120, the transistor T, and the second common line 123a1 are formed. A fourth photoresist for exposing a part of the first common line 113a1 and the second common line 123a1 by performing a photolithography process using a fourth mask after the photoresist is entirely coated on the passivation layer 125. A pattern (not shown) is formed. The first common line 113a1 and the second common line may be removed by etching a portion of the first passivation layer 125 and the gate insulating layer 115 exposed by the fourth photoresist pattern and then removing the remaining fourth photoresist pattern. The second contact hole CH2 and the third contact hole CH3 exposing a part of the line 123a1 are formed. Here, the first passivation layer 125 is used to reduce the parasitic capacitance between the gate line 110 / data line 120 and the first and second common electrodes, which will be described later, and may be organic based, such as photoacryl (PAC). It is formed using a low dielectric material.

도 10a 및 도 10b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도이다. 10A and 10B are plan and cross-sectional views illustrating a fifth mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 10a 및 도 10b를 참고하면, 제 2 및 제 3 콘택홀(CH2, CH3)이 형성된 제 1 보호막(125) 상에 PECVD 등의 증착 공정을 통해 제 3 도전층으로서의 제 1 투명 도전층을 전면 증착시킨다. 이후, 제 1 투명 도전층에 포토레지스트를 전면 형성한 후 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 공통전극이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 5 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 5 포토레지스트 패턴에 의해 노출된 투명 도전층을 에칭한 후 잔류하는 제 5 포토레지스트 패턴을 제거함으로써 도 2a 및 도 2b에 도시된 바와 같은 제 1 공통전극(130a1) 및 제 2 공통전극(130b1)을 형성한다. 제 1 및 제 2 공통전극(130a1, 130b1)은 ITO 등의 투명 도전성 물질로 형성된다. Referring to FIGS. 10A and 10B, the first transparent conductive layer serving as the third conductive layer may be formed on the first passivation layer 125 having the second and third contact holes CH2 and CH3 through a deposition process such as PECVD. Deposit. Subsequently, after the photoresist is entirely formed on the first transparent conductive layer, a fifth photoresist pattern (not shown) exposing the remaining regions other than the region where the common electrode is to be formed is performed by performing a photolithography process using a fifth mask. Form. The first common electrode 130a1 and the second common electrode as shown in FIGS. 2A and 2B are removed by removing the remaining fifth photoresist pattern after etching the transparent conductive layer exposed by the fifth photoresist pattern. 130b1 is formed. The first and second common electrodes 130a1 and 130b1 are formed of a transparent conductive material such as ITO.

도 11a 및 도 11b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도이다. 11A and 11B are plan and cross-sectional views illustrating a sixth mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 11a 및 도 11b를 참고하면, 제 1 및 제 2 공통전극(130a1, 130b1)이 형성된 제 1 보호막(125)의 전면 상에 제 2 보호막(135)을 형성하고, 제 2 보호막(135)상에 포토레지스트를 전면 도포한 후 제 6 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 드레인 전극(D)의 일부를 노출시키기 위한 제 6 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 6 포토레지스트 패턴에 의해 노출된 제 2 보호막(135) 및 제 1 보호막(125)의 일부를 순차적으로 에칭한 후 잔류하는 제 6 포토레지스트 패턴을 제거함으로써 드레인 전극(D)의 일부를 노출시키는 제 1 콘택홀(CH1)을 형성한다. 11A and 11B, a second passivation layer 135 is formed on the entire surface of the first passivation layer 125 on which the first and second common electrodes 130a1 and 130b1 are formed, and on the second passivation layer 135. After the entire surface of the photoresist is applied to a photolithography process using a sixth mask, a sixth photoresist pattern (not shown) for exposing a part of the drain electrode D is formed. Then, a portion of the drain electrode D is removed by sequentially etching the portions of the second passivation layer 135 and the first passivation layer 125 exposed by the sixth photoresist pattern, and then removing the remaining sixth photoresist pattern. The first contact hole CH1 exposing is formed.

도 12a 및 도 12b는 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도이다. 12A and 12B are plan and cross-sectional views illustrating a seventh mask process for manufacturing a touch screen integrated display device according to an exemplary embodiment of the present invention.

도 12a 및 도 12b를 참고하면, 제 2 보호막(135) 상에 PECVD 등의 증착 공정을 통해 제 4 도전층으로서의 제 2 투명 도전층을 전면 증착시킨다. 이후, 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 제 7 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 픽셀 전극(140)이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 7 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 7 포토레지스트 패턴에 의해 노출된 제 2 투명 도전층을 에칭한 후 잔류하는 제 7 포토레지스트 패턴을 제거함으로써 도 3에 도시된 바와 같이 복수의 슬릿들(143a 또는 143b)을 구비하는 픽셀 전극(140)을 형성한다. 이와 같이 형성된 픽셀 전극(140)은 제 1 콘택홀(Ch1)을 통해 드레인 전극(D)과 접속된다. 픽셀 전극(140)에 대해서는 이미 상세히 설명하였으므로 여기에서는 그에 대한 상세한 설명은 생략한다. 12A and 12B, a second transparent conductive layer serving as a fourth conductive layer is deposited on the second protective layer 135 through a deposition process such as PECVD. Subsequently, a seventh photoresist pattern exposing the remaining regions other than the region where the pixel electrode 140 is to be formed by performing a photolithography process using a seventh mask after forming the entire photoresist on the second transparent conductive layer. Omit). The pixel having a plurality of slits 143a or 143b as shown in FIG. 3 by removing the remaining seventh photoresist pattern after etching the second transparent conductive layer exposed by the seventh photoresist pattern. The electrode 140 is formed. The pixel electrode 140 formed as described above is connected to the drain electrode D through the first contact hole Ch1. Since the pixel electrode 140 has been described in detail, detailed description thereof will be omitted herein.

상술한 본 발명의 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 액정을 구동시키는 전계를 형성하기 위해 사용되는 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 터치 전극을 별도로 구성할 필요가 없다. 따라서, 터치 구동전극과 터치 센싱전극을 형성하기 위해 필요한 공정수를 절감할 수 있을 뿐만 아니라 그 두께만큼 표시장치의 두께를 얇게 할 수 있는 이점이 있다. According to the touch screen integrated display device and the manufacturing method thereof according to the above-described embodiment of the present invention, a common electrode used to form an electric field for driving the liquid crystal of the display device includes a first common electrode and a second common electrode. Since the touch driving electrode and the touch sensing electrode can be used, there is no need to separately configure the touch electrode. Therefore, the number of processes required for forming the touch driving electrode and the touch sensing electrode can be reduced, and the thickness of the display device can be reduced by the thickness thereof.

또한, 제 1 방향으로 배열되는 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄일 수 있다. 따라서, 터치 구동시의 부하를 줄여 터치 감도를 향상시킬 수 있는 이점이 있다. In addition, since the first common electrodes arranged in the first direction are connected in row units using at least one first common line, the second common electrodes are also connected in column units using a second common line. The resistance of the second common electrode can be reduced. Therefore, there is an advantage that the touch sensitivity can be improved by reducing the load during touch driving.

도 13은 하나의 터치 영역, 즉 하나의 터치 구동영역과 하나의 터치 센싱영역 중 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프이다. 제 1 공통라인이 없는 경우에는 1300Ω의 저항값을 보여주었으며, 5개인 경우는 434Ω의 저항값을, 10개인 경우에는 345Ω의 저항값을 보여주어 점차적으로 감소하였다. 그러나, 제 1 공통라인이 10개를 초과한 후에는 제 1 공통라인의 수를 증가시켜도 전체 저항값에 큰 변화를 보여주지 않았다. FIG. 13 is a graph illustrating a resistance value of a first common electrode according to the number of common lines disposed in one touch region, that is, one touch driving region and one touch sensing region, and is a 50 × 50 pixel region. Tables and graphs show changes in resistance values when 0 to 50 first common lines are formed in a first common electrode having a size corresponding to. In the absence of the first common line, the resistance value of 1300Ω was shown. In the case of five, the resistance value of 434Ω was shown and in the case of ten, the resistance value of 345Ω was gradually decreased. However, after the number of the first common lines exceeded 10, even if the number of the first common lines was increased, there was no significant change in the overall resistance value.

따라서, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우, 제 1 공통라인의 수는 10개 이하로 하는 것이 적절함을 알 수 있다. 각 픽셀이 통상 3개의 서브픽셀로 이루어지고 각 서브픽셀의 영역은 서로 이웃하는 2개의 데이터 라인과 서로 이웃하는 2개의 게이트 라인에 의해 정의되는 것을 감안하면, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우에 비해 공통라인의 수를 적어도 1/5로 줄일 수 있다는 이점이 있다. 또한, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우 이들 제 1 공통전극들을 연결하기 위한 제 2 콘택홀의 수도 서브픽셀의 수만큼 되어야 하나, 본 발명에서는 제 1 공통전극의 크기를 복수의 픽셀영역에 대응하는 크기로 형성할 수 있기 때문에 예를 들어, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우 제 2 콘택홀의 수를 적어도 1/25로 줄일 수 있다. 따라서, 미세한 콘택홀을 형성하기 위한 표시장치의 제조공정에서 발생할 수 있는 표시장치의 불량률을 그 만큼 줄일 수 있다는 이점이 있다. Therefore, when the size of one first common electrode is formed to correspond to, for example, a 50 × 50 pixel area, it can be seen that it is appropriate to set the number of the first common lines to 10 or less. Given that each pixel is typically composed of three subpixels and the area of each subpixel is defined by two data lines neighboring each other and two gate lines neighboring each other, the size of the first common electrode may be Compared with the case of forming in size, the number of common lines can be reduced to at least 1/5. In addition, when the size of the first common electrode is formed to be the size of the subpixel, the number of second contact holes for connecting the first common electrodes should be as large as the number of subpixels. For example, when the size of one first common electrode is formed to a size corresponding to, for example, 50 X 50 pixel area, the number of second contact holes is at least 1 /. Can be reduced to 25 Therefore, there is an advantage that the defective rate of the display device, which may occur in the manufacturing process of the display device for forming the fine contact hole, can be reduced by that much.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 설명하고 있는 제 1 방향이나 제 2 방향은 서로 반대되는 방향으로 변경하는 것이 가능하고, 제 1 및 제 2 공통전극의 크기 및 수, 제 1 및 제 2 공통라인의 수, 제 2 내지 제 5 콘택홀의 수는 임의로 적절히 변경할 수 있는 사항이며, 본 발명의 실시예에 기재된 것으로 한정되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 발명의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. For example, the first and second directions described in the embodiments of the present invention can be changed in directions opposite to each other, and the size and number of the first and second common electrodes, and the first and second common. The number of lines and the number of second to fifth contact holes are matters that can be arbitrarily changed appropriately, and are not limited to those described in the embodiments of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the invention but should be defined by the claims.

100 : 기판 110 : 게이트 라인
113a, 113b : 터치 구동라인
113a1, 113a2, 113b1, 113b2 : 제 1 공통라인
115 : 게이트 절연막 117 : 반도체 패턴
120 : 데이터 라인 123a, 123b : 터치 센싱라인
123a1, 123b1 : 제 2 공통라인 125 : 제 1 보호막
130a1, 130a2, 130a3, 130a4 : 제 1 공통전극
130b1, 130b2 : 제 2 공통 전극 140a, 140b, 140c : 서브픽셀 전극
140 : 픽셀 전극 135 : 제 2 보호막
143a, 143b : 슬릿 200 : 호스트 콘트롤러
202 : 전원부 204 : 타이밍 콘트롤러
210 : 게이트 드라이버 220 : 데이터 드라이버
230 : 터치 구동드라이버 240 : 터치 센싱드라이버
CH1 : 제 1 콘택홀
CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j : 제 2 콘택홀
CH3a, CH3b, CH3c : 제 3 콘택홀 D : 드레인 전극
DA1~DA6 : 구동 전극 G : 게이트 전극
PA1~PA36 : 픽셀 영역 S : 소스 전극
SA1~SA2 : 센싱 전극 SP1, SP2, SP3 : 서브픽셀 영역
T : 박막 트랜지스터 TFTA : 박막 트랜지스터 어레이
100: substrate 110: gate line
113a, 113b: touch drive line
113a1, 113a2, 113b1, 113b2: first common line
115: gate insulating film 117: semiconductor pattern
120: data line 123a, 123b: touch sensing line
123a1, 123b1: second common line 125: first passivation film
130a1, 130a2, 130a3, 130a4: first common electrode
130b1 and 130b2: second common electrode 140a, 140b and 140c: subpixel electrode
140 pixel electrode 135 second protective film
143a, 143b: Slit 200: Host Controller
202: power supply unit 204: timing controller
210: gate driver 220: data driver
230: touch drive driver 240: touch sensing driver
CH1: first contact hole
CH2a, CH2b, CH2c, CH2d, CH2e, CH2f, CH2g, CH2h, CH2i, CH2j: Second contact hole
CH3a, CH3b, CH3c: third contact hole D: drain electrode
DA1 to DA6: driving electrode G: gate electrode
PA1-PA36: pixel area S: source electrode
SA1 to SA2: sensing electrodes SP1, SP2, SP3: subpixel area
T: thin film transistor TFTA: thin film transistor array

Claims (9)

기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인;
게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인;
상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지터;
상기 박막 트랜지스터와 접속되며 복수의 픽셀영역에 형성되는 공통 전극;
상기 게이트 절연막 상에 형성되며 상기 공통 전극 및 상기 박막 트랜지스터를 덮는 보호막; 및
상기 보호막 상에 상기 공통 전극과 중첩되게 형성되어 상기 공통 전극과의 사이에 전계를 형성하며, 상기 박막 트랜지스터와 접속되는 픽셀전극을 포함하며,
상기 공통 전극은 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 1 공통전극과 분리되도록 형성되며, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며,
상기 제 1 공통전극과 상기 제 2 공통전극은 제 1 방향으로 번갈아 배치되고, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀 전극과 중첩되도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
A gate line and a first common line formed side by side at a predetermined distance on the substrate;
A data line crossing the gate line with a gate insulating layer interposed therebetween to define a pixel area, and a second common line formed parallel to the data line;
A thin film transistor formed at an intersection of the gate line and the data line;
A common electrode connected to the thin film transistor and formed in a plurality of pixel regions;
A passivation layer formed on the gate insulating layer and covering the common electrode and the thin film transistor; And
A pixel electrode formed on the passivation layer to overlap the common electrode to form an electric field between the common electrode, and a pixel electrode connected to the thin film transistor,
The common electrode includes a first common electrode connected to a first common line and a second common electrode formed to be separated from the first common electrode, and connected to the second common line.
The first common electrode and the second common electrode are alternately disposed in a first direction, and each of the first and second common electrodes is formed to overlap at least two or more pixel electrodes. .
제 1 항에 있어서,
상기 제 2 공통전극의 제 1 방향의 폭은 상기 제 1 공통전극의 제 1 방향의 폭과 같거나 작고, 제 2 방향의 폭은 상기 제 1 공통전극의 제 2 방향의 폭보다 적어도 2배 이상 큰 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 1,
The width in the first direction of the second common electrode is equal to or smaller than the width in the first direction of the first common electrode, and the width in the second direction is at least two times greater than the width in the second direction of the first common electrode. Touch screen integrated display device, characterized in that large.
제 1 항에 있어서,
상기 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 1,
The first common line is connected to the first common electrode through at least one contact hole, and the second common line is connected to the second common electrode through at least one contact hole. Display.
제 1 항에 있어서,
상기 픽셀전극은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 1,
And the pixel electrode includes a plurality of slits formed to be elongated at regular intervals.
제 1 항에 있어서,
이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 전원부를 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 1,
And a power supply unit which supplies a common voltage to the first and common electrodes in a display mode for displaying an image, and a pulse voltage in a touch mode for touch recognition.
제 1 항에 있어서,
상기 제 1 공통전극에 접속되는 상기 제 1 공통라인의 수와 상기 제 2 공통전극에 접속되는 상기 제 2 공통라인의 수는 적어도 1 이상인 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 1,
And the number of the first common lines connected to the first common electrode and the number of the second common lines connected to the second common electrode is at least one or more.
기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계;
상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계;
상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 상기 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계;
상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막의 전면 상에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막을 에칭하여 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀 및 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계;
상기 제 1 및 제 2 콘택홀들이 형성된 상기 제 1 보호막 상에 제 3 도전층으로서의 제 1 투명 도전층을 증착시키고, 제 5 마스크 공정을 이용하여 상기 제 1 투명 도전층을 패터닝함으로써 공통전극을 형성하는 단계;
상기 공통전극이 형성된 상기 제 1 보호막 상에 상기 제 2 보호막을 형성하고, 제 6 마스크 공정을 이용하여 상기 제 2 보호막의 일부를 에칭함으로써 상기 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계; 및
상기 공통전극이 형성된 상기 제 1 보호막 상에 제 2 보호막을 형성한 후, 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 7 마스크 공정을 이용하여 상기 제 2 투명 도전층을 에칭함으로써 픽셀 전극을 형성하는 단계를 포함하며,
상기 제 1 공통전극은 상기 제 1 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 2 콘택홀을 통해 상기 제 2 공통라인과 접속되며,
상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치의 제조방법.
Depositing a gate metal layer as a first conductive layer on the substrate, and using a first mask process, a gate line and a gate electrode extending from the gate line, and a first common spaced apart from and parallel to the gate line on the substrate Forming a first group of conductive patterns including lines;
Forming a semiconductor pattern on a region corresponding to the gate electrode by patterning the semiconductor layer using a second mask process after forming a semiconductor layer on the substrate on which the first conductive pattern group is formed;
Depositing a data metal layer as a second conductive layer on the gate insulating film on which the semiconductor pattern is formed, and patterning the data metal layer using a third mask process to include a data line, a source electrode, a drain electrode, and a second common line. Forming a second conductive pattern group;
Forming a first passivation layer on the entire surface of the gate insulating layer on which the second conductive pattern group is formed, and etching the first passivation layer and the gate insulating layer using a fourth mask process to expose a portion of the first common line; Forming a second contact hole exposing a first contact hole and a portion of the second common line;
A common electrode is formed by depositing a first transparent conductive layer as a third conductive layer on the first passivation layer on which the first and second contact holes are formed, and patterning the first transparent conductive layer using a fifth mask process. Making;
Forming a third contact hole exposing a part of the drain electrode by forming a second passivation layer on the first passivation layer on which the common electrode is formed, and etching a part of the second passivation layer by using a sixth mask process; step; And
After forming a second passivation film on the first passivation film on which the common electrode is formed, a second transparent conductive layer as a fourth conductive layer is deposited, and the second transparent conductive layer is etched using a seventh mask process to thereby etch the pixel. Forming an electrode;
The first common electrode is connected to the first common line through the first contact hole, and the second common electrode is connected to the second common line through the second contact hole.
And each of the first and second common electrodes is formed to overlap at least two pixel electrodes.
제 7 항에 있어서,
상기 제 2 도전성 패턴을 형성하는 단계는,
상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 상기 데이터 금속층을 증착시키는 단계;
상기 데이터 금속층 상에 포토레지스트를 전면 도포한 후 상기 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴을 형성하는 단계; 및
상기 제 3 포토레지스트 패턴에 의해 노출된 상기 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 상기 데이터 라인, 상기 데이터 라인으로부터 연장된 상기 소스 전극, 상기 소스 전극과 대향하는 상기 드레인 전극, 및 상기 데이터 라인과 이격되어 상기 데이터 라인과 평행하게 형성되는 상기 제 2 공통라인을 형성하는 단계를 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치의 제조방법.
The method of claim 7, wherein
Forming the second conductive pattern,
Depositing the data metal layer on the gate insulating layer on which the semiconductor pattern is formed;
A photolithography process using the third mask after the photoresist is entirely coated on the data metal layer to expose the data metal layer except for a region where the data line, the source electrode, the drain electrode, and the first common line are to be formed. Forming a photoresist pattern; And
The data line crossing the gate line with the gate insulating layer interposed therebetween by etching and removing the data metal layer exposed by the third photoresist pattern and removing the third photoresist pattern remaining on the data metal layer; Forming the source electrode extending from the data line, the drain electrode facing the source electrode, and the second common line spaced apart from the data line and formed parallel to the data line. Method of manufacturing a touch screen integrated display device.
제 7 항에 있어서,
상기 제 1 및 제 2 공통 전극을 형성하는 단계는,
상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 증착 공정을 통해 상기 제 2 투명 도전층을 전면 증착하는 단계;
상기 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 상기 제 7 마스크를 이용한 포토리소그래피 공정을 수행함으로써 상기 트랜지스터가 형성된 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴에 의해 노출된 상기 제 2 투명 도전층을 에칭한 후 잔류하는 상기 포토레지스트 패턴을 제거함으로써 상기 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치의 제조방법.
The method of claim 7, wherein
Forming the first and second common electrodes,
Depositing the second transparent conductive layer on the entire surface of the first passivation layer on which the first and second contact holes are formed through a deposition process;
Forming a photoresist pattern exposing a region on which the transistor is formed by performing a photolithography process using the seventh mask after the entire photoresist is formed on the second transparent conductive layer;
And removing the photoresist pattern remaining after etching the second transparent conductive layer exposed by the photoresist pattern to form the common electrode.
KR1020100140285A 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same KR101757929B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140285A KR101757929B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140285A KR101757929B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120078100A true KR20120078100A (en) 2012-07-10
KR101757929B1 KR101757929B1 (en) 2017-07-27

Family

ID=46711495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140285A KR101757929B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101757929B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085994A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Display Device With Integrated Touch Screen and Method for Manufacturing The Same
EP2674841A3 (en) * 2012-06-11 2014-11-05 LG Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
KR20150124507A (en) * 2014-04-28 2015-11-06 엘지디스플레이 주식회사 Touch sensing device and driving method thereof
CN105182633A (en) * 2015-09-07 2015-12-23 武汉华星光电技术有限公司 Array substrate and touch display device
EP3040825A1 (en) * 2014-12-30 2016-07-06 LG Display Co., Ltd. Ultra high resolution flat panel display having in-cell type touch sensor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760412B2 (en) * 2009-02-02 2014-06-24 Apple Inc. Dual configuration for display data lines

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674841A3 (en) * 2012-06-11 2014-11-05 LG Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
KR20140085994A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Display Device With Integrated Touch Screen and Method for Manufacturing The Same
KR20150124507A (en) * 2014-04-28 2015-11-06 엘지디스플레이 주식회사 Touch sensing device and driving method thereof
EP3040825A1 (en) * 2014-12-30 2016-07-06 LG Display Co., Ltd. Ultra high resolution flat panel display having in-cell type touch sensor
US9864447B2 (en) 2014-12-30 2018-01-09 Lg Display Co., Ltd. Ultra high resolution flat panel display having in-cell type touch sensor
CN105182633A (en) * 2015-09-07 2015-12-23 武汉华星光电技术有限公司 Array substrate and touch display device
WO2017041341A1 (en) * 2015-09-07 2017-03-16 武汉华星光电技术有限公司 Array substrate and touch control display apparatus
US10324322B2 (en) 2015-09-07 2019-06-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and touch display device

Also Published As

Publication number Publication date
KR101757929B1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
KR101757928B1 (en) Touch screen integrated display device and method of fabricating the same
US10572062B2 (en) Display device and touch detection method of display device
JP6321582B2 (en) Touch sensor integrated display device and manufacturing method thereof
KR101380479B1 (en) Touch screen integrated display device and method of fabricating the same
US8982083B2 (en) Touch sensor integrated type display device and method of manufacturing the same
US8659564B2 (en) Touch sensible display device having reduced number of image data lines
US8970524B2 (en) Touch sensor integrated type display device
JP6103650B2 (en) Touch sensor integrated display device
JP2016126751A (en) Display device
US20150268762A1 (en) In-cell touch panel and display device
WO2018040233A1 (en) Liquid crystal display device with touch sensor and driving method thereof
KR101757929B1 (en) Touch screen integrated display device and method of fabricating the same
KR102040654B1 (en) Touch sensor integrated type display device and method of fabricating the same
US10571753B2 (en) Liquid crystal panel
US10203808B2 (en) Position input device and display device having position input function
JP2018156588A (en) Display
KR102204300B1 (en) Touch sensor integrated display device
CN103869525A (en) Touch sensor integrated type display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant