KR20120073017A - 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 장치 - Google Patents

Abstract

본 발명의 반도체 소자 밀봉용 에폭시 수지 조성물은 에폭시 수지; 경화제; 무기 충전제; 및 실록산 화합물을 포함하며, 상기 실록산 화합물은 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane)을 포함하는 것을 특징으로 한다. 상기 에폭시 수지 조성물을 사용하여 반도체 소자 패키지 조립시 성형성 및 신뢰성을 개선시킴으로써 내부 기공 및 패키지 오염성을 포함한 성형성에 있어 향상된 반도체 장치를 제공할 수 있다.

Description

반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 장치{EPOXY RESIN COMPOSITION FOR ENCAPSULATING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR APPARATUS USING THE SAME}

본 발명은 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 장치에 관한 것으로, 보다 구체적으로는 각종 리드프레임 및 PCB의 PSR(Photo image-able Solder Resist mask, 에폭시 base)층과의 부착력 및 성형성을 개선시킴으로써 내크랙성을 포함한 소자 신뢰도 및 Void를 포함한 성형성을 향상시킬 수 있는 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 반도체 소자가 밀봉된 반도체 장치에 관한 것이다.

근래 폐기되는 전기/전자 제품 내의 납 성분의 인체에의 치명적인 영향이 밝혀짐에 따라 국가별로 지하수 1리터 당 납 용출량을 0.05 내지 0.3 mg으로 규제하고 있다. 특히 유럽을 중심으로 납 규제에 대한 법제화가 활발히 진행되고 있으며, 유해물질제한지침(Restriction of Hazardous Substances, RoHS) 규정을 통하여 납, 수은, 카드뮴, 6가 크롬 등의 무기 원소 및 브롬계 유기 난연제 규제법이 곧 시행될 예정이다.

따라서 규제법이 시행되기 이전에 전기/전자 제품 내 유해물질이 함유된 부품 전부를 환경 친화적으로 교체하여야 하므로 무연화(Pb free) 제품에 대한 개발이 절실히 필요한 실정이다. 전기/전자 부품 메이커(Maker) 및 세트(Set) 메이커에서 전자 부품 내 무연화하여야 할 대상은 다음과 같다.

현재 솔더(Solder, 땜납)의 경우 해외에서는 거의 무연화 솔더로 진행되고 있으며, Sn-Pb 도금(plating)도 점차 무연화가 진행되고 있는 단계이다. 기존의 주석-납(Sn-Pb) 도금을 대체하기 위하여 현재 개발되고 있는 무연화 방법으로는 순수 주석 도금(Pure Sn plating)과 니켈-팔라듐(Ni-Pd)의 선도금(pre-plating)을 들 수 있다.

일부 대형 반도체 제조업체에서는 니켈합금(Alloy42) 리드프레임(lead frame) 또는 구리(Cu) 리드프레임에 순수 주석 도금을 하는 방법을 적극적으로 검토하고 있다. 그러나, 휘스커(whisker) 문제를 극복하여야 하는 과제가 남아 있어 양산까지는 상당 시간이 소요될 것으로 예상된다.

이러한 문제를 극복하기 위해 니켈-팔라듐(Ni-Pd)의 도금 후에 은(Ag) 및 금(Au) 중 하나 이상을 도금한 리드프레임(소위 PPF: pre-plated frame)이 대안으로 제시되고 있다. 특히 유럽을 중심으로 구리 리드프레임에 대해 PPF 리드프레임으로의 대체가 활발히 진행되고 있으며 PPF 리드프레임의 사용량이 큰 폭으로 증가할 것으로 예상되고 있다.

그러나 PPF 리드프레임은 기존의 니켈합금 및 구리 재질의 리드프레임에 비하여 에폭시 수지 조성물과의 계면 부착력이 굉장히 낮아 후경화(PMC; post mold cure)후 박리가 발생하는 등 신뢰도가 현저하게 저하되는 문제를 가지고 있다.

일반적으로 용접 후의 신뢰도 저하를 개선하기 위해서는 무기 충전제의 충전량을 증가시켜 저흡습 및 저열팽창화를 달성하여 내크랙성을 향상시킴과 동시에 저점도 수지를 사용하여 고유동성을 유지하는 방법을 적용한다. 그러나, 용접처리 후의 신뢰성은 에폭시 수지 조성물의 경화물과 반도체 장치 내부에 존재하는 반도체 소자나 리드프레임 등의 기재와의 계면에서의 부착력에 더 크게 의존하게 된다. 만약 이러한 계면에서의 부착력이 약하다면 용접처리 후, 기재와의 계면에서 박리가 발생하고 나아가서는 이 박리에 의하여 반도체 소자에 크랙이 발생할 수 있다.

이에, 계면에서의 부착력을 향상시킬 목적으로 아민계 커플링제 등이 수지 조성물에 첨가되어 왔으나, 무연화에 의한 용접처리 온도의 상승(215~240℃ → 260℃)과 PPF 리드 프레임 등의 출현으로 충분한 부착 성능을 발휘하는 데는 한계가 있다.

또한, 최근 주목을 받고 있는 표면 실장형의 BOC(Borad On Chip), MCP(Multi Chip Package), uLGA(Mirco Land Grid Array), FCFBGA(Flip Chip Fine Ball Grid Array)형 패키지와 같은 새로운 형태의 패키지에서는 수지 조성물이 차지하는 부분의 두께가 백여 혹은 수십 미크론까지 얇아지기도 하는데, 이로 인해 패키지 밀봉 시 기공이 생기거나 불완전 성형이 발생하고 높은 접착력을 요구하고 있어 성형성 불량 및 신뢰도 불량이 빈번히 발생하고 있다. 또한 표면 실장형 패키지 조립시 Plasma 공정 skip으로 인해 PCB의 PSR(Photo image-able Solder Resist mask, 에폭시 base)층과 에폭시 조성물과의 부착력 향상이 필요하다.

본 발명의 목적은 리드프레임에 효과적으로 부착되고, 또한 표면실장형 패키지에서 반도체 소자에 내부 기공이 발생하지 않고 부착특성이 우수한 반도체 소자 밀봉용 에폭시 수지 조성물을 제공하는 것이다.

본 발명의 다른 목적은 PCB의 PSR(Photo image-able Solder Resist mask, 에폭시 base)층과 부착력이 향상된 반도체 소자 밀봉용 에폭시 수지 조성물을 제공하는 것이다.

본 발명의 또 다른 목적은 우수한 유동성, 성형성 및 난연성을 유지하면서, 각종 리드프레임과의 부착력 및 표면실장형 패키지에서 성형성 및 신뢰성이 향상된 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 장치를 제공하는 것이다.

본 발명의 상기 및 기타의 목적들은 상세히 설명되는 본 발명에 의하여 모두 달성될 수 있다.

본 발명의 관점은 반도체 소자 밀봉용 에폭시 수지 조성물에 관한 것이다. 상기 반도체 소자 밀봉용 에폭시 수지 조성물은 에폭시 수지; 경화제; 무기 충전제; 및 실록산 화합물을 포함하며, 상기 실록산 화합물은 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane)을 포함하는 것을 특징으로 한다.

상기 실록산 화합물은 하기 화학식 1로 표시되는 아민변성 실록산을 더 포함할 수 있다:

[화학식 1]

(상기에서, R1 및 R2는 각각 독립적으로 탄소수 1~4의 알킬기, 탄소수 6~12의 아릴기이며, n 은 1~4의 정수임)

상기 아민변성 실록산과 옥타메틸사이클로테트라실록산은 1:1~1:10으로 혼합될 수 있다.

상기 옥타메틸사이클로테트라실록산은 에폭시 수지 조성물 총 중량에 대하여 0.01 내지 2 중량%일 수 있다.

상기 아민변성 실록산과 옥타메틸사이클로테트라실록산의 혼합물은 에폭시 수지 조성물 총 중량에 대하여 0.01 내지 2 중량%일 수 있다.

상기 에폭시 수지는 하기 화학식 3로 표시되는 페놀아랄킬형 에폭시 수지 및 하기 화학식 4으로 표시되는 바이페닐형 에폭시 수지 중 하나 이상을 포함할 수 있다:

[화학식 3]

(상기 화학식 3에서, n의 평균치는 1 내지 7이다.)

[화학식 4]

(상기 화학식 4에서 R은 탄소수 1~4의 알킬기, n의 평균치는 0　내지 7이다.)

상기 경화제는 하기 화학식　5로　표시되는 페놀아랄킬형 페놀수지 및　하기 화학식　6로　표시되는　자일록형　페놀수지 중 하나 이상을 포함할 수 있다:

[화학식 5]

(상기 식에서, n의 평균치는 1 내지 7이다.)

[화학식 6]

(상기 식에서 n의 평균치는 0　내지 7이다.)

상기 경화제에 대한 에폭시 수지의 당량비가 0.5 내지 2 일 수 있다.

상기 반도체 소자 밀봉용 에폭시 수지 조성물은 경화촉매를 더 포함할 수 있다.

상기 반도체 소자 밀봉용 에폭시 수지 조성물은 실란커플링제를 더 포함할 수 있다.

본 발명의 다른 관점은 상기 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치에 관한 것이다.

본 발명의 반도체 소자 밀봉용 에폭시 수지 조성물은 리드프레임에 효과적으로 부착되고, 또한 표면실장형 패키지에서 반도체 소자에 내부 기공이 발생하지 않고 부착특성이 우수하며, PCB의 PSR(Photo image-able Solder Resist mask, 에폭시 base)층과 부착력이 향상되며, 우수한 유동성, 성형성 및 난연성을 유지하면서, 각종 리드프레임과의 부착력 및 표면실장형 패키지에서 성형성 및 신뢰성이 향상된 효과를 갖는다.

제1도는 본 발명의 한 구체예에 따른 에폭시 수지 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치의 개략적인 단면도이다.
제2도는 본 발명의 다른 구체예에 따른 에폭시 수지 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치의 개략적인 단면도이다.

본 발명의 반도체 소자 밀봉용 에폭시 수지 조성물은 에폭시 수지; 경화제; 무기 충전제; 및 실록산 화합물을 포함하며, 상기 실록산 화합물은 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane)을 포함하는 것을 특징으로 한다.

에폭시 수지

본 발명의 에폭시 수지로는 반도체 밀봉용으로　일반적으로 사용되는 에폭시 수지라면 특별히 제한되지 않으며, 분자 중에 2개 이상의 에폭시기를 함유하는 에폭시 화합물인 것이 바람직하다. 이와 같은 에폭시 수지로는 페놀 또는 알킬 페놀류와 히드록시벤즈알데히드와의 축합물을 에폭시화함으로써 얻어지는 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 다관능형 에폭시 수지, 나프톨노볼락형 에폭시 수지, 비스페놀Ａ/비스페놀F/비스페놀AD의 노볼락형 에폭시 수지, 비스페놀Ａ/비스페놀F/비스페놀AD의 글리시딜에테르, 비스히드록시비페닐계 에폭시 수지, 디시클로펜타디엔계 에폭시 수지　등을 들 수 있다.

특히 바람직한　에폭시 수지로서 하기 화학식 3로 표시되는 바이페닐(biphenyl)　유도체를 포함하는 노볼락 구조의 페놀아랄킬형 에폭시 수지와 하기 화학식 4으로 표시되는 바이페닐형 에폭시 수지를 들 수 있다:

[화학식 3]

(상기 화학식 3에서, n의 평균치는 1 내지 7이다.)

[화학식 4]

(상기 화학식 4에서 R은 탄소수 1~4의 알킬기, n의 평균치는 0　내지 7이다.)

상기에서 바람직하게는 R은 메틸기, 에틸기 이며, 더욱 바람직하게는 메틸기이다.

상기 화학식 3의 페놀아랄킬형　에폭시 수지는 페놀 골격을 바탕으로 하면서 중간에 바이페닐을 가지고 있는 구조를 형성하여 흡습성, 인성,　내산화성, 및 내크랙성이　우수하며, 가교 밀도가 낮아서 고온에서 연소 시 탄소층(char)을 형성하면서 그 자체로 어느 정도 수준의 난연성을 확보할 수 있는 장점이 있다. 상기 화학식 4의 바이페닐형 에폭시 수지는 수지 조성물의 유동성 및 신뢰성　강화 측면에서 바람직하다.

이들 에폭시 수지는 단독 혹은 병용하여 사용될 수 있으며, 에폭시 수지에 경화제, 경화 촉진제, 이형제, 커플링제, 응력완화제 등의 기타 성분과 멜트 마스터배치(melt master batch)와 같은 선반응을 시켜 만든　부가 화합물도 사용할 수 있다.　또한 내습 신뢰성 향상을 위해 에폭시 수지 중에 함유된 염소 이온(ion), 나트륨 이온(sodium ion), 및 그 밖의 이온성 불순물이 낮은 것을 사용한 것이 바람직하다.

상기 에폭시 수지는 반도체 소자 밀봉용 에폭시 수지 조성물 중 2 내지 15 중량%, 바람직하게는 3 내지 15 중량%, 더욱 바람직하게는 3 내지 12 중량%일 수 있다.

경화제

본 발명의 경화제는 반도체 밀봉용으로　일반적으로 사용되는 것으로 2개 이상의 반응기를 가진 것이라면 특별히 한정되지 않는다.

구체예로는 페놀아랄킬형 페놀수지,　페놀노볼락형 페놀수지, 자일록(xylok)형 페놀수지, 크레졸 노볼락형 페놀수지, 나프톨형 페놀수지, 테르펜형 페놀수지, 다관능형 페놀수지, 디시클로펜타디엔계 페놀수지, 비스페놀 A와 레졸로부터 합성된 노볼락형　페놀수지, 트리스(하이드록시페닐)메탄, 디하이드록시바이페닐을 포함하는 다가 페놀 화합물, 무수 말레인산　및　무수　프탈산을 포함하는　산무수물, 메타페닐렌디아민, 디아미노디페닐메탄, 디아미노디페닐설폰　등의 방향족 아민　등을 들　수 있다. 특히 바람직한　경화제로는　하기 화학식　5로　표시되는,　분자 중에 바이페닐　유도체를 포함하는 노볼락 구조의 페놀아랄킬형 페놀수지 또는　하기 화학식　6로　표시되는　자일록(xylok)형　페놀수지를 들 수 있다.

[화학식 5]

(상기 식에서, n의 평균치는 1 내지 7이다.)

[화학식 6]

(상기 식에서 n의 평균치는 0　내지 7이다.)

상기 화학식 5의 페놀아랄킬형 페놀수지는 상기 페놀아랄킬형　에폭시수지와 반응하여 탄소층(char)을 형성하여 주변의 열 및 산소의 전달을 차단함으로써 난연성을 달성하게 된다. 상기 화학식 6의 자일록형 페놀수지는 수지 조성물의 유동성 및 신뢰성　강화 측면에서 바람직하다.

이들 경화제는 단독 혹은 병용하여 사용될 수 있으며, 경화제에 에폭시 수지, 경화 촉진제, 이형제, 커플링제, 응력완화제 등의 기타 성분과 멜트 마스터배치(melt master batch)와 같은 선반응을 시켜 만든　부가 화합물로도 사용할 수 있다.　

상기 경화제는 반도체 소자 밀봉용 에폭시 수지 조성물 중 0.5 내지 13 중량%, 바람직하게는 1 내지 10중량%, 더욱 바람직하게는 2 내지 8중량% 일 수 있다.

상기 에폭시 수지와 경화제와의 배합비는 패키지에서의 기계적 성질 및 내습 신뢰성의 요구에 따라 조절될 수 있다. 구체예에서는 경화제에 대한　에폭시 수지의 화학 당량비가 0.5 내지 2일 수 있으며, 바람직하게는 0.8 내지 1.6 범위에서 사용할 수 있다.

무기 충전제

본 발명에 사용되는 무기 충전제는 에폭시 수지 조성물의　기계적 물성의 향상과 저응력화를 위하여 사용되는 물질이다. 일반적으로 사용되는 예로는 용융실리카, 결정성　실리카, 탄산칼슘, 탄산마그네슘, 알루미나, 마그네시아, 클레이(clay), 탈크, 규산칼슘, 산화티탄, 산화안티몬, 유리섬유 등을 들 수 있다.

바람직하게는 저응력화를 위해서는 선팽창계수가 낮은 용융실리카를 사용한다. 상기 용융실리카는 진비중이 2.3　이하인 비결정성 실리카를 의미하는 것으로 결정성 실리카를 용융하여 만들거나 다양한 원료로부터 합성한 비결정성 실리카도 포함된다. 용융실리카의 형상 및 입경은 특별히 한정되지는 않지만, 평균 입경 5~30 ㎛의 구상용융실리카를 50~99 중량%, 평균입경 0.001~1 ㎛의 구상용융실리카를 1~50 중량%를 포함한 용융실리카　혼합물을　전체 충전제에　대하여　40~100 중량%가 되도록　포함하는 것이 좋다. 또한, 용도에 맞춰 그 최대 입경을 45 ㎛, 55 ㎛　및　75 ㎛　중 어느 하나로 조정해서 사용할 수가 있다.　상기 용융구상실리카에는 도전성의 카본이 실리카 표면에 이물질로서 포함되는 경우가 있으나 극성 이물질의 혼입이 적은 물질을 선택하는 것도 중요하다.　

본 발명에서 무기 충전제의 사용량은 성형성, 저응력성, 고온강도 등의 요구 물성에 따라 다르다. 구체예에서는 반도체 소자 밀봉용 에폭시 수지 조성물 중 70 내지 95 중량%일, 바람직하게는 75 내지 92중량%일 수 있다.

실록산 화합물

본 발명의 실록산 화합물은 하기 화학식 2로 표시되는 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane)을 포함한다:

[화학식 2]

상기 옥타메틸사이클로테트라실록산을 포함함으로서, 반도체 소자 밀봉용 에폭시 수지 조성물이 리드 프레임에 효과적으로 부착되고, 표면실장용 패키지에서 소자 내부에 기공이 발생하지 않고 부착특성을 향상시킬 수 있다.

바람직하게는 실록산 화합물로 하기 화학식 1로 표시되는 아민변성 실록산을 함께 적용하여 부착특성을 더욱 향상시킬 수 있다:

[화학식 1]

(상기에서, R1 및 R2는 각각 독립적으로 탄소수 1~4의 알킬기, 탄소수 6~12의 아릴기이며, n 은 1~4의 정수임)

상기에서, R1 및 R2는 각각 독립적으로 메틸기, 에틸기이며, 더욱 바람직하게는 메틸기이다.

구체예에서는 상기 아민변성 실록산과 옥타메틸사이클로테트라실록산은 1: 1~1:10 으로 혼합될 수 있다. 바람직하게는 상기 아민변성 실록산과 옥타메틸사이클로테트라실록산은 1: 3 내지 1: 5로 혼합될 수 있다. 상기 범위에서 반도체 장치의 리드프레임에 대한 반도체 소자 밀봉용 경화물의 부착력의 현저한 상승효과를 얻을 수 있고, 신뢰성 및 성형성이 탁월하다.

상기 아민변성 실록산과 옥타메틸사이클로테트라실록산의 혼합물은 반도체 소자 밀봉용 에폭시 수지 조성물 총 중량에 대하여 0.01 내지 2 중량%, 바람직하게는 0.02 내지 1.5 중량%, 더욱 바람직하게는 0.03 내지 1 중량%일 수 있다. 상기 범위에서 반도체 성형성과 패키지 신뢰성이 우수하다.

상기 실록산 화합물은 에폭시 수지 조성물 제조시에 단독으로 투입하여 사용할 수 있으며, 균일한 분산을 위해 에폭시 수지 조성물 제조 전에 멜트 마스터배치(melt master batch; MMB)와 같은 방법을 통하여 에폭시 수지 또는 경화제의 용융물에 미리 녹여 분산하여 조성물에 투입하여 사용할 수 있다.　바람직하게는 경화제와 미리 선 반응하여 투입하는 것이 보다 바람직하다.

경화 촉진제

본 발명의 반도체 소자 밀봉용 에폭시 수지 조성물은 경화 촉진제를 더 포함할 수 있다. 상기 경화 촉진제는 에폭시 수지와 경화제의 반응을 촉진하는 물질이다. 예를 들면,　3급 아민, 유기금속화합물, 유기인화합물, 이미다졸, 붕소화합물 등이 사용 가능하다. 3급 아민에는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌디아민, 디에틸아미노에탄올, 트리(디메틸아미노메틸)페놀, 2-2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디아미노메틸)페놀과 트리-2-에틸헥실산염 등이 있다. 유기 금속화합물에는 크로뮴아세틸아세토네이트, 징크아세틸아세토네이트, 니켈아세틸아세토네이트　등이 있다. 유기인화합물에는 트리스-4-메톡시포스핀, 테트라부틸포스포늄브로마이드, 테트라페닐포스포늄브로마이드, 페닐포스핀, 디페닐포스핀, 트리페닐포스핀, 트리페닐포스핀트리페닐보란, 트리페닐포스핀-1,4-벤조퀴논　부가물 등이 있다. 이미다졸류에는 2-메틸이미다졸,　2-페닐이미다졸,　2-아미노이미다졸, 2메틸-1-비닐이미다졸, 2-에틸-4-메틸이미다졸, 2-헵타데실이미다졸　등이 있다. 붕소화합물에는 테트라페닐포스포늄-테트라페닐보레이트, 트리페닐포스핀 테트라페닐보레이트, 테트라페닐보론염, 트리플루오로보란-n-헥실아민, 트리플루오로보란모노에틸아민, 테트라플루오로보란트리에틸아민, 테트라플루오로보란아민 등이 있다. 이외에도 1,5-디아자바이시클로[4.3.0]논-5-엔(1,5-diazabicyclo[4.3.0]non-5-ene: DBN), 1,8-디아자바이시클로[5.4.0]운덱-7-엔(1,8-diazabicyclo[5.4.0]undec-7-ene: DBU) 및　페놀노볼락 수지염　등을 사용할 수 있다. 특히 바람직한　경화 촉진제로는 유기인화합물, 붕소화합물, 아민계 또는 이미다졸계 경화 촉진제를 단독 혹은 혼합하여 사용하는 것을 들 수 있다. 상기 경화 촉진제는 에폭시 수지 또는 경화제와 선반응하여 만든 부가물을 사용하는 것도 가능하다.

본 발명에서 경화 촉진제의 사용량은 에폭시 수지 조성물 총 중량에 대하여　0.01 내지 2중량%일 수 있으며, 바람직하게는 0.02 내지 1.5중량%, 더욱 바람직하게는 0.05 내지 1중량%이다.　

실란 커플링제

본 발명의 반도체 소자 밀봉용 에폭시 수지 조성물은 커플링제를 더 포함할 수 있다. 상기 커플링제는 실란 커플링제일 수 있다. 사용될 수 있는 실란 커플링제는 에폭시 수지와 무기 충전재 사이에서 반응하여, 에폭시 수지와 무기 충전재의 계면강도를 향상시키는 것이면 특별히 한정되지 않으며, 예를 들면 에폭시 실란, 아미노 실란, 우레이도 실란, 머캅토 실란 등일 수 있다. 상기 커플링제는 단독으로 사용할 수 있으며 병용해서 사용할 수도 있다.

상기 커플링제는 에폭시 수지 조성물 총 중량에 대해 0.01 내지 5 중량%, 바람직하게는 0.05 내지 3 중량%일 수 있다. 더욱 바람직하게는 0.1 내지 2 중량%이다.

이외에도, 본 발명의 에폭시 수지 조성물은　본 발명의 목적을 해하지 않는 범위에서 고급 지방산, 고급 지방산 금속염, 에스테르계 왁스 등의 이형제; 카본블랙, 유기염료, 무기염료 등의 착색제; 및 변성 실리콘 오일, 실리콘 파우더, 실리콘 레진 등의 응력완화제　등을　필요에 따라 추가로 함유할 수 있다.

이상과 같은 원재료를 이용하여 에폭시　수지 조성물을 제조하는 일반적인 방법으로는 소정의 배합량을 헨셀　믹서(Hensel mixer)나 뢰디게 믹서(Lodige mixer)를 이용하여 균일하게 충분히 혼합한 뒤, 롤밀(roll-mill)이나 니이더(kneader)로 용융혼련한 후, 냉각, 분쇄과정을 거쳐 최종 분말 제품을 얻는 방법이 사용되고 있다.

본 발명에서 얻어진 에폭시　수지 조성물을 사용하여 반도체 소자를 밀봉하는 방법으로써는 저압 트랜스퍼 성형법이 일반적으로 사용될 수 있다. 그러나, 인젝션(injection) 성형법이나 캐스팅(casting) 등의 방법으로도 성형이　가능하다. 상기 방법에 의해 에폭시 수지 조성물을, 구리계 리드프레임(예: 은 도금된 구리 리드프레임),　니켈합금계 리드프레임, 상기 리드프레임에 니켈과 팔라듐을 포함하는 물질로 선도금후 은(Ag) 및 금(Au) 중 하나 이상으로 도금된 리드프레임 등과 부착시켜 반도체 소자를 밀봉한 반도체 장치를 제조할 수 있다.

도 1은 본 발명의 한 구체예에 따른 에폭시 수지 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치의 개략적인 단면을 나타낸 것이다. 도 1을 참조하면, 다이본딩재 경화물(6)을 매개로 다이패드(die pad)(2)상에 반도체 소자(1)가 고정되어 있다. 반도체 소자(1)의 전극패드와 리드프레임(4) 사이는 금속 배선(3)에 의해 접속되어 있다. 반도체 소자(1)는 본 발명의 에폭시 수지 조성물을 경화하여 얻어진 경화물(5)에 의해서 밀봉된다.

도 2는 본 발명의 다른 구체예에 따른 에폭시 수지 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치의 개략적인 단면을 나타낸 것이다. 도 2를 참조하면, PCB(40)의 하부에는 Solder 볼(30)이 형성되어 있으며, 다이-어태치 페이스트(70)를 매개로 반도체 소자(10)가 고정된다. 상기 PCB(40)에는 PSR(Photo image-able Solder Resist mask, 50)층이 형성되며, 금속 배선(20)을 통해 반도체 소자(10)와 연결된다. 상기 반도체 소자(10)는 본 발명의 에폭시 수지 조성물을 경화하여 얻어진 경화물(60)에 의해서 밀봉된다.

이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.

여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.

실시예

하기 실시예 및 비교실시예에서 사용된 각 성분의 사양은 다음과 같다:

(A) 에폭시 수지

(a1)페놀아랄킬형 에폭시수지: Nippon Kayaku에서 제조된 NC-3000 제품을 사용하였다.

(a2)바이페닐형 에폭시수지: Japan Epoxy Resin에서 제조된 YX-4000H 제품을 사용하였다.

(B) 경화제

(b1)자일록형 페놀수지: Meiwa kasei,에서 제조된 MEH-7800SS 제품을 사용하였다.

(b2)페놀아랄킬형 페놀수지: Meiwa kasei에서 제조된 MEH-7851SS 제품을 사용하였다.

(C) 무기충전제: 평균입경이 14 ㎛인 실리카를 사용하였다.

(D) 실록산 화합물

(d1)옥타메틸사이클로테트라실록산

(d2)하기 화학식 1에서 R1 및 R2는 메틸기이고, 동점도가 1500 centipoise 인 Dowcorning에서 제조된 아민변성 실록산을 사용하였다.

[화학식 1]

(E) 경화촉진제: Hokko에서 제조된 Tetraphenylphosphonium tetraphenylborate 를 사용하였다.

(F) 실란커플링제: (f1)머캅토프로필트리메톡시 실란, (f2)메틸트리메톡시실란 및 (f3) N-phenyl-gamma-aminopropyltrimethoxy silane을 혼합하여 사용하였다.

실시예 1~5 및 비교예 1~2

하기 표 1의 조성에 따라 헨셀 믹서(KEUM SUNG MACHINERY CO.LTD(KSM-22)를 이용하여 균일하게 혼합한 후,　연속 니이더를 이용하여 최고온도 110℃에서 용융 혼련 후 냉각, 분쇄하여 반도체 소자 밀봉용 에폭시 수지 조성물을 제조하였다.

상기 제조된 반도체 소자 밀봉용 에폭시 수지 조성물에 대하여 하기의 방법으로 물성 평가를 하였다.

<스파이럴 플로우>

저압 트랜스퍼 성형기를 사용하여, EMMI-1-66에 준한 스파이럴 플로우 측정용 금형에, 금형온도 175℃, 주입압력 9 MPa, 경화시간 90초의 조건으로 에폭시 수지 조성물을 주입하고, 유동장(流動長)(단위: inch)을 측정하였다. 측정값이 높을수록 유동성이 우수한 것이다.

<유리전이온도(Tg)>

표준시편(12.7×10.0×6.4 mm)을 만든 후 175℃에서 4시간 동안 경화시킨 시편으로 TMA(thermomechanical analyzer)를 이용하여 5℃/min 승온 조건 하에서 물성변곡점을 측정하였다.

<난연성>

UL 94 V-O 규격에 준하여 1/8인치 두께를 기준으로 난연성을 평가하였다.

<부착력, 성형성, 신뢰성>

구리 시편, Alloy42 시편, 은 도금된 구리 시편, 니켈-팔라듐 선도금후 은-금 도금된 시편을 준비하였다. 이렇게 준비된 금속 시편에 표 1의 에폭시 수지 조성물을 금형온도 175℃, 이송압력 9 MPa, 이송속도 1 mm/sec, 경화시간 90초의 조건으로 성형하여 경화　시편을 얻은 후, 시편을 175℃의 오븐에 넣어 4시간　동안 후경화(PMC; post mold cure)시켰다. 이후, 60℃,　60% 상대습도 조건 하에서 120시간 동안 방치시킨 후 260℃에서 30 초간 IR 리플로우를 1회 통과시키는 것을 3회 반복하는 프리컨디션 조건 하에서　부착력을 측정하였다. 이때 금속 시편에 닿는 에폭시 수지 조성물의 면적은 1 x 1 cm이며 인장력 측정은 각 측정 공정 당 2개의 시편에 대하여　UTM(Universal Testing Machine)을 이용하여 수행되었으며 평균값을 계산하였다. PCB의 PSR 층과의 접착력 측정 시편은 30mm x 30mm의 PCB PSR층 위에 직경 3mm의 에폭시 수지 조성물을 성형하여 경화 시편을 얻은 후, 시편을 175℃의 오븐에 넣어 4시간　동안 후경화(PMC; post mold cure)시켰다. 이후, 85℃,　85% 상대습도 조건하에서 48시간 동안 방치시킨 후 260℃에서 30 초간 IR 리플로우를 1회 통과시키는 것을 3회 반복하는 프리컨디션 조건하에서 Die shear test기(Dage 4000, DS-200 loaed cell)을 이용하여 부착력을 측정하였다.

표 1의 에폭시 수지 조성물로 MPS(Multi Plunger System) 성형기를 이용하여 175℃에서 70초간 트랜스퍼 몰딩으로 성형시켜 반도체 칩 4개가 유기물 접착필름에 의하여 상하로 적층(stack)된 MCP(Multi Chip Package) (14mm×18mm×1.6mm) 패키지를 각 조성별로 256개씩 제작하였다. 175℃에서 4시간 동안 후경화(PMC; post mold cure)시킨 이후 상온으로 냉각하였다.

상기 패키지에 대하여 내부 기공 형성 유무를 C-SAM(scanning acoutic microscope, Sonix사)으로 평가하고 polisher(Rotopol-25, Struers)를 이용하여 실제 패키지 내에 있는 기공 유무를 현미경으로 확인하였다.

상기 성형성 평가에 사용된 패키지 중 각 조성별로 128개씩을 125℃에서 24시간 건조시킨 후, 5 사이클(1 사이클은 패키지를 -65℃에서 10분, 25℃에서 5분, 150℃에서 10분씩 방치하는 것을 의미함)의 열충격 시험을 수행하였다. 이후, 패키지를 85℃, 85% 상대습도 조건 하에서 48시간 동안 방치한 후 260℃에서 30초 동안 IR 리플로우를 1회 통과시키는 것을 3회 반복하는 프리컨디션 조건 이후에 반도체 패키지의 외관 크랙 발생 유무를 광학 현미경으로 관찰하였다. 외관 크랙이 발생한 패키지에 대해서는 이후 평가를 진행하지 않았다. 외관 크랙이 발생하지 않은 패키지에 대해서는 TC(Temperature Cycle) 시험기에서 1000 사이클(1 사이클은 패키지를 -65℃에서 10분, 25℃에서 5분, 150℃에서 10분씩 방치하는 것을 의미함)의 열충격 시험을 수행하였고, 비파괴 검사기인 C-SAM(Scanning Acoustical Microscopy)을 이용하여 에폭시 수지 조성물과 리드 프레임 간의 크랙 및 박리 발생 유무를 평가하였다. 프리컨디션 조건 이후와 열충격 시험 두 단계에서 크랙이 하나라도 발생한 반도체 소자 수 및 열충격 시험 단계에서 박리가 발생한 반도체 소자 수를 측정하여 결과를 표 2에 나타내었다.

평가항목			실시예1	실시예2	실시예3	실시예4	실시예5	비교예1	비교예2
스파이럴 플로우(inch)			56	54	53	52	49	56	55
Tg(℃)			132	131	134	135	134	132	133
부착력 (kgf)	Cu주1)	After PMC	120	120	120	120	120	120	120
		After 85℃/85%+48hrs	115	115	115	115	115	115	115
	Alloy 42 주2)	After PMC	80	80	80	80	80	80	80
		After 85℃/85%+48hrs	78	78	78	78	78	78	78
	Ag 주3)	After PMC	58	61	68	65	66	38	52
		After 85℃/85%+48hrs	51	59	59	60	59	27	41
	Ni/Pd/Ag-Au주4)	After PMC	72	80	81	81	80	52	67
		After 85℃/85%+48hrs	69	80	78	79	81	32	51
	PCB주주5 )	After PMC	29	32	36	38	35	26	29
		After 85℃/85%+48hrs	29	33	34	35	33	22	25
난연성	UL 94 V-0		V-0	V-0	V-0	V-0	V-0	V-0	V-0
신뢰성	크랙발생수		0	0	0	0	0	86	45
신뢰성	박리 발생 수		0	0	0	0	20	30	25
성형성	내부 기공 발생 수(20um 이상)		0	0	0	0	0	8	21
총시험한 반도체 소자수			200	200	200	200	200	200	200

(주)

1) 구리 리드프레임

2) 니켈합금(Alloy42) 리드프레임

3) 구리 리드프레임에 은(Ag) 도금시킨 리드프레임

4) 구리 리드프레임에 니켈-팔라듐으로 도금 후 Ag-Au 도금시킨 리드프레임

5) 200FBGA, 0.22t, SSE

상기 표 2에 나타낸 바와 같이, Octamethylcyclotetrasiloxane을 포함하는 본 발명에 따른 반도체 소자 밀봉용 에폭시 수지 조성물은 각종 리드프레임, 특히 은 도금된 구리 리드프레임 및 니켈-팔라듐으로 선도금 후 은 및/또는 금으로 도금된 구리 리드프레임과의 부착력이 우수하고 표면실장형 패키지에 사용되는 PCB의 PSR(Photo image-able Solder Resist mask, 에폭시 base)층과의 부착력이 우수하며, 내부 기공 발생이 되지 않는 반도체 소자 밀봉시 높은 신뢰성 및 성형성을 갖는 반도체 장치를 제작할 수 있음을 알 수 있다.

이상 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

1, 10 : 반도체 소자 2: 다이패드
3, 20: 금속 배선 4: 리드프레임
5, 60: 반도체 소자 밀봉용 경화물 6: 다이본딩재 경화물
30: Solder 볼 40: PCB 50: PSR(Photo image-able Solder Resist mask)
70: 다이-어태치 페이스트

Claims (11)

1. 에폭시 수지; 경화제; 무기 충전제; 및 실록산 화합물을 포함하며, 상기 실록산 화합물은 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane)을 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
2. 제1항에 있어서, 상기 옥타메틸사이클로테트라실록산은 에폭시 수지 조성물 총 중량에 대하여 0.01 내지 2 중량%인 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
3. 제1항에 있어서, 상기 실록산 화합물은 하기 화학식 1로 표시되는 아민변성 실록산을 더 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물:
   
   [화학식 1]
   

   

   
   (상기에서, R1 및 R2는 각각 독립적으로 탄소수 1~4의 알킬기, 탄소수 6~12의 아릴기이며, n 은 1~4의 정수임).
   
4. 제3항에 있어서, 상기 아민변성 실록산과 옥타메틸사이클로테트라실록산은 1: 1~1:10 으로 혼합되는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
5. 제4항에 있어서, 상기 아민변성 실록산과 옥타메틸사이클로테트라실록산의 혼합물은 에폭시 수지 조성물 총 중량에 대하여 0.01 내지 2 중량%인 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
6. 제1항에 있어서, 상기 에폭시 수지는 하기 화학식 3로 표시되는 페놀아랄킬형 에폭시 수지 및 하기 화학식 4으로 표시되는 바이페닐형 에폭시 수지 중 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물:
   [화학식 3]
   

   

   
   (상기 화학식 3에서, n의 평균치는 1 내지 7이다.)
   
   [화학식 4]
   

   

   
   (상기 화학식 4에서 R은 탄소수 1~4의 알킬기, n의 평균치는 0　내지 7이다.)
   
7. 제1항에 있어서, 상기 경화제는 하기 화학식　5로　표시되는 페놀아랄킬형 페놀수지 및　하기 화학식　6로　표시되는　자일록형　페놀수지 중 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물:
   
   [화학식 5]
   

   

   
   (상기 식에서, n의 평균치는 1 내지 7이다.)
   
   [화학식 6]
   

   

   
   (상기 식에서 n의 평균치는 0　내지 7이다.)
   
8. 제1항에 있어서, 상기 경화제에 대한 에폭시 수지의 당량비가 0.5 내지 2 인 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
9. 제1항에 있어서, 상기 반도체 소자 밀봉용 에폭시 수지 조성물은 경화촉매를 더 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
   
10. 제1항에 있어서, 상기 반도체 소자 밀봉용 에폭시 수지 조성물은 실란커플링제를 더 포함하는 것을 특징으로 하는 반도체 소자 밀봉용 에폭시 수지 조성물.
    
11. 제1항 내지 제10항중 어느 한 한의 조성물을 이용하여 반도체 소자를 밀봉처리한 반도체 장치.
    
    

Images